表示装置及びアレイ基板
【課題】画素が含む電界効果トランジスタの静電破壊を抑制する。
【解決手段】本発明の表示装置は、絶縁基板ＳＵＢと、その上で配列した複数の画素ＰＸと、画素ＰＸが形成する行に沿って配列した複数の走査信号線ＳＬ１及びＳＬ２と、複数の画素ＰＸが形成する列に沿って配列した複数の映像信号線ＤＬとを具備し、各画素ＰＸが、表示素子ＯＬＥＤと、薄膜トランジスタＳＷ３ａ乃至ＳＷ３ｃと、薄膜トランジスタＳＷ３ａ乃至ＳＷ３ｃの半導体層ＳＣと誘電体層を挟んで向き合った浮動状態の電極ＦＥａ乃至ＦＥｃとを含んだことを特徴とする。
【解決手段】本発明の表示装置は、絶縁基板ＳＵＢと、その上で配列した複数の画素ＰＸと、画素ＰＸが形成する行に沿って配列した複数の走査信号線ＳＬ１及びＳＬ２と、複数の画素ＰＸが形成する列に沿って配列した複数の映像信号線ＤＬとを具備し、各画素ＰＸが、表示素子ＯＬＥＤと、薄膜トランジスタＳＷ３ａ乃至ＳＷ３ｃと、薄膜トランジスタＳＷ３ａ乃至ＳＷ３ｃの半導体層ＳＣと誘電体層を挟んで向き合った浮動状態の電極ＦＥａ乃至ＦＥｃとを含んだことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置及びそれに用いるアレイ基板に関する。
【背景技術】
【０００２】
以下の特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機エレクトロルミネッセンス（ＥＬ）表示装置が記載されている。このカレントコピー型の画素回路は、駆動制御素子であるｎチャネル電界効果トランジスタと、有機ＥＬ素子と、キャパシタと、出力制御スイッチと、映像信号供給制御スイッチと、ダイオード接続スイッチとを含んでいる。
【０００３】
駆動制御素子のソースは低電位の第１電源線に接続されており、キャパシタは駆動制御素子のゲートと第１電源線との間に接続されている。出力制御スイッチは駆動制御素子のドレインと有機ＥＬ素子の陰極との間に接続されており、有機ＥＬ素子の陽極はより高電位の第２電源線に接続されている。映像信号供給制御スイッチは駆動制御素子のドレインと映像信号線との間に接続されており、ダイオード接続スイッチは駆動制御素子のドレインとゲートとの間に接続されている。なお、各スイッチには、通常、電界効果トランジスタを使用する。
【０００４】
このカレントコピー型回路に代表されるように、アクティブマトリクス型有機ＥＬ表示装置の画素回路では、有機ＥＬ素子と電界効果トランジスタとを含んでいる。そのような有機ＥＬ表示装置の製造においては、画素電極を形成してから有機ＥＬ素子を完成するまでの間に、電界効果トランジスタの静電破壊（electrostatic damage）を生じることがある。画素内で電界効果トランジスタの静電破壊が生じると、その画素は、輝点又は滅点として視認される可能性がある。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、画素が含む電界効果トランジスタの静電破壊を抑制することにある。
【課題を解決するための手段】
【０００６】
本発明の第１側面によると、絶縁基板と、その上で配列した複数の画素と、前記複数の画素が形成する行に沿って配列した複数の走査信号線と、前記複数の画素が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、表示素子と、薄膜トランジスタと、前記薄膜トランジスタの半導体層と誘電体層を挟んで向き合った浮動状態の電極とを含んだことを特徴とする表示装置が提供される。
【０００７】
本発明の第２側面によると、絶縁基板と、その上で配列した複数の画素と、前記複数の画素が形成する行に沿って配列した複数の走査信号線と、前記複数の画素が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、表示素子と、薄膜トランジスタと、一方の電極が前記薄膜トランジスタのソース又はドレインであり且つ他方の電極が浮動状態にあるキャパシタとを含んだことを特徴とする表示装置が提供される。
【０００８】
本発明の第３側面によると、絶縁基板と、その上で配列した複数の画素回路と、前記複数の画素回路が形成する行に沿って配列した複数の走査信号線と、前記複数の画素回路が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、画素電極と、薄膜トランジスタと、前記薄膜トランジスタの半導体層と誘電体層を挟んで向き合った浮動状態の電極とを含んだことを特徴とするアレイ基板が提供される。
【０００９】
本発明の第４側面によると、絶縁基板と、その上で配列した複数の画素回路と、前記複数の画素回路が形成する行に沿って配列した複数の走査信号線と、前記複数の画素回路が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、画素電極と、薄膜トランジスタと、一方の電極が前記薄膜トランジスタのソース又はドレインであり且つ他方の電極が浮動状態にあるキャパシタとを含んだことを特徴とするアレイ基板が提供される。
【発明の効果】
【００１０】
本発明によると、画素が含む電界効果トランジスタの静電破壊を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１２】
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。図３は、図１の表示装置が含む画素の等価回路図である。図４は、図１の表示装置が含む画素に採用可能な構造の一例を概略的に示す平面図である。
【００１３】
なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。また、図４には、表示面側から見た画素の構造を描いている。
【００１４】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。
【００１５】
基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。
【００１６】
アンダーコート層ＵＣ上には、例えばチャネル及びソース・ドレインが形成されたポリシリコン層である半導体層ＳＣ、例えばＴＥＯＳ（TetraEthyl OrthoSilicate）などを用いて形成され得るゲート絶縁膜ＧＩ、及び例えばＭｏＷなどからなるゲートＧが順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタであり、図１、図３及び図４の画素ＰＸが含む駆動制御素子ＤＲ及びスイッチＳＷ１、ＳＷ２及びＳＷ３ａ乃至ＳＷ３ｃとして利用している。
【００１７】
半導体層ＳＣのうちスイッチＳＷ３ａ乃至ＳＷ３ａのソースに対応した部分は、それぞれ、後述するキャパシタＣ２ａ乃至Ｃ２ｃの一方の電極として利用する。また、それらの上に位置したゲート絶縁膜ＧＩは、キャパシタＣ２ａ乃至Ｃ２ｃの誘電体層として利用する。
【００１８】
ゲート絶縁膜ＧＩ上には、図１、図３及び図４に示す走査信号線ＳＬ１及びＳＬ２並びに図４に示す電極Ｅ１及びＦＥａ乃至ＦＥｃがさらに配置されている。走査信号線ＳＬ１及びＳＬ２並びに電極Ｅ１及びＦＥａ乃至ＦＥｃは、ゲートＧと同一の工程で形成可能である。
【００１９】
走査信号線ＳＬ１及びＳＬ２は、図１に示すように、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に交互に配列している。これら走査信号線ＳＬ１及びＳＬ２は、走査信号線ドライバＹＤＲに接続されている。
【００２０】
電極Ｅ１は、駆動制御素子ＤＲのゲートＧに接続されている。電極Ｅ１は、後述するキャパシタＣ１の一方の電極として利用する。
【００２１】
電極ＦＥａ乃至ＦＥｃは、浮動状態にある。電極ＦＥａ乃至ＦＥｃは、それぞれ、キャパシタＣ２ａ乃至Ｃ２ｃの他方の電極として利用する。
【００２２】
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１及びＳＬ２、並びに電極Ｅ１及びＦＥａ乃至ＦＥｃは、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。この層間絶縁膜ＩＩのうち電極Ｅ１上の部分は、キャパシタＣ１の誘電体層として利用する。
【００２３】
層間絶縁膜ＩＩ上には、図２と図４とに示すソース電極ＳＥ及びドレイン電極ＤＥ、図１と図３と図４とに示す映像信号線ＤＬ及び電源線ＰＳＬ、並びに図４に示す電極Ｅ２が配置されている。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。
【００２４】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
【００２５】
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬは、映像信号線ドライバＸＤＲに接続されている。
【００２６】
電源線ＰＳＬは、この例では、図４に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。
【００２７】
電極Ｅ２は、電源線ＰＳＬに接続されている。電極Ｅ２は、キャパシタＣ１の他方の電極として利用する。
【００２８】
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、電源線ＰＳＬ、及び電極Ｅ２は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００２９】
パッシベーション膜ＰＳ上には、図２に示すように、前面電極として、光透過性の第１電極ＰＥが互いから離間して並置されている。各第１電極ＰＥは、画素電極であり、図２及び図３に示すように、パッシベーション膜ＰＳに設けた貫通孔を介して、スイッチＳＷ１のドレイン電極ＤＥに接続されている。
【００３０】
第１電極ＰＥは、この例では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）のような透明導電性酸化物を使用することができる。
【００３１】
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００３２】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００３３】
第１電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００３４】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、背面電極である第２電極ＣＥで被覆されている。第２電極ＣＥは、画素ＰＸ間で互いに接続された対向電極，すなわち共通電極，であり、この例では光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。
【００３５】
各画素ＰＸを構成している画素回路は、この例では、図１、図３及び図４に示すように、有機ＥＬ素子ＯＬＥＤと、駆動制御素子ＤＲと、出力制御スイッチＳＷ１と、映像信号供給制御スイッチＳＷ２と、ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｃと、キャパシタＣ１と、キャパシタＣ２ａ乃至Ｃ２ｃとを含んでいる。上記の通り、この例では、駆動制御素子ＤＲ及びスイッチＳＷ１、ＳＷ２及びＳＷ３ａ乃至ＳＷ３ｃはｐチャネル薄膜トランジスタである。また、この例では、映像信号供給制御スイッチＳＷ２とダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｅとは、駆動制御素子ＤＲのドレインと映像信号線ＤＬと駆動制御素子ＤＲのゲートとの接続状態を、それらが互いに接続された第１状態と、それらが互いから遮断された第２状態との間で切り替えるスイッチ群を構成している。
【００３６】
駆動制御素子ＤＲと出力制御スイッチＳＷ１と有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、第１電源端子ＮＤ１は高電位電源端子であり、第２電源端子ＮＤ２は低電位電源端子である。
【００３７】
出力制御スイッチＳＷ１のゲートは、走査信号線ＳＬ１に接続されている。映像信号供給制御スイッチＳＷ２は駆動制御素子ＤＲのドレインと映像信号線ＤＬとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｃは、駆動制御素子ＤＲのドレインとゲートとの間で、この順に直列に接続されている。ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｃのゲートは、走査信号線ＳＬ２に接続されている。
【００３８】
キャパシタＣ１は、駆動制御素子ＤＲのゲートと定電位端子ＮＤ１’との間に接続されている。キャパシタＣ２ａは、一方の電極がダイオード接続スイッチＳＷ３ａのソースに接続されており、他方の電極は浮動状態にある。キャパシタＣ２ｂは、一方の電極がダイオード接続スイッチＳＷ３ｂのソースに接続されており、他方の電極は浮動状態にある。キャパシタＣ２ｃは、一方の電極がダイオード接続スイッチＳＷ３ｃのソースに接続されており、他方の電極は浮動状態にある。
【００３９】
なお、この有機ＥＬ表示装置から第２電極ＣＥや有機物層ＯＲＧを除いた構造がアレイ基板に相当している。
【００４０】
この有機ＥＬ表示装置で画像を表示する場合、例えば、走査信号線ＳＬ１及びＳＬ２の各々を線順次駆動する。そして、或る画素ＰＸに映像信号を書き込む書込期間では、まず、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷ１を開く走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷ２及びＳＷ３ａ乃至ＳＷ３ｃを閉じる走査信号を電圧信号として出力する。この状態で、映像信号線ドライバＸＤＲから、先の画素ＰＸが接続された映像信号線ＤＬに映像信号を電流信号として出力し、駆動制御素子ＤＲのゲート−ソース間電圧を、先の映像信号に対応した大きさに設定する。その後、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷ２及びＳＷ３ａ乃至ＳＷ３ｃを開く走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷ１を閉じる走査信号を電圧信号として出力する。
【００４１】
スイッチＳＷ１を閉じている有効表示期間では、有機ＥＬ素子ＯＬＥＤには、駆動制御素子ＤＲのゲート−ソース間電圧に対応した大きさの駆動電流が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流の大きさに対応した輝度で発光する。
【００４２】
ところで、画素電極を形成してから有機ＥＬ素子を完成するまでの間、薄膜トランジスタの半導体層は対向電極で覆われていない。そのため、半導体層は、例えば、蒸着用の金属マスクをアレイ基板に近づけた場合などにキャパシタを形成し、薄膜トランジスタのソース及びドレインに電位変化を生じさせる。この電位変化が大きい場合、薄膜トランジスタのソース又はドレインとゲートとの間に大きな電圧が加わり、それらが短絡する。薄膜トランジスタの静電破壊は、例えば、このような理由で生じる。
【００４３】
本態様では、薄膜トランジスタのソース及び／又はドレインにキャパシタＣ２ａ乃至Ｃ２ｃの一方の電極を接続し、それらの他方の電極は浮遊状態とする。そのため、半導体層のうちキャパシタＣ２ａ乃至Ｃ２ｃの一方の電極を接続した部分及びその近傍では、蒸着用の金属マスクをアレイ基板に近づけた場合などに大きな電位変化が生じることはない。すなわち、薄膜トランジスタのソース又はドレインとゲートとの間に大きな電圧が加わることを防止することができ、したがって、それらが短絡するのを抑制することができる。
【００４４】
キャパシタＣ２ａ乃至Ｃ２ｃのキャパシタンスは、例えば、０．０１ｐＦ乃至０．１ｐＦの範囲内とする。キャパシタＣ２ａ乃至Ｃ２ｃのキャパシタンスが小さい場合、上述した効果が十分に得られないことがある。キャパシタＣ２ａ乃至Ｃ２ｃのキャパシタンスが大きい場合、映像信号を短い時間で書き込むことが難しくなる可能性がある。
【００４５】
本態様では、駆動制御素子ＤＲのドレインとゲートとの間で３つのダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｃを直列に接続しているが、駆動制御素子ＤＲのドレインとゲートとの間に接続するダイオード接続スイッチの数に特に制限はない。要は、マルチゲートＴＦＴのゲート電極間に浮動状態にあるパターン金属を配置することにより、電位変動を個々のＴＦＴに分散させることが可能となる。これにより、静電気特性の影響を分散させることができる。
【００４６】
本態様では、ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｃのソースにキャパシタＣ２ａ乃至Ｃ２ｃの一方の電極をそれぞれ接続しているが、これら電極は他の薄膜トランジスタのソース及び／又はドレインに接続してもよい。また、本態様では、一方の電極が薄膜トランジスタのソース又はドレインに接続され且つ他方の電極が浮動状態にあるキャパシタとして、１つの画素ＰＸにつき３つのキャパシタＣ２ａ乃至Ｃ２ｃを配置しているが、画素ＰＸ内に配置するこのキャパシタの数に特に制限はない。
【００４７】
本態様では、有機ＥＬ表示装置を下面発光型としたが、上面発光型としてもよい。また、本態様では、画素ＰＸに図３の回路を採用したが、画素ＰＸには他の回路を採用してもよい。例えば、画素ＰＸには、映像信号として電流信号を使用する回路の代わりに、映像信号として電圧信号を使用する回路を採用してもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の一態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す断面図。
【図３】図１の表示装置が含む画素の等価回路図。
【図４】図１の表示装置が含む画素に採用可能な構造の一例を概略的に示す平面図。
【符号の説明】
【００４９】
Ｃ１…キャパシタ、Ｃ２ａ…キャパシタ、Ｃ２ｂ…キャパシタ、Ｃ２ｃ…キャパシタ、ＣＥ…第２電極、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲ…駆動制御素子、Ｅ１…電極、Ｅ２…電極、ＦＥａ…電極、ＦＥｂ…電極、ＦＥｃ…電極、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＮＤ１…第１電源端子、ＮＤ１’…定電位端子、ＮＤ２…第２電源端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…第１電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷ１…出力制御スイッチ、ＳＷ２…映像信号供給制御スイッチ、ＳＷ３…スイッチ群、ＳＷ３ａ…ダイオード接続スイッチ、ＳＷ３ｂ…ダイオード接続スイッチ、ＳＷ３ｃ…ダイオード接続スイッチ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【技術分野】
【０００１】
本発明は、アクティブマトリクス型表示装置及びそれに用いるアレイ基板に関する。
【背景技術】
【０００２】
以下の特許文献１には、カレントコピー型の回路を画素回路に採用したアクティブマトリクス型有機エレクトロルミネッセンス（ＥＬ）表示装置が記載されている。このカレントコピー型の画素回路は、駆動制御素子であるｎチャネル電界効果トランジスタと、有機ＥＬ素子と、キャパシタと、出力制御スイッチと、映像信号供給制御スイッチと、ダイオード接続スイッチとを含んでいる。
【０００３】
駆動制御素子のソースは低電位の第１電源線に接続されており、キャパシタは駆動制御素子のゲートと第１電源線との間に接続されている。出力制御スイッチは駆動制御素子のドレインと有機ＥＬ素子の陰極との間に接続されており、有機ＥＬ素子の陽極はより高電位の第２電源線に接続されている。映像信号供給制御スイッチは駆動制御素子のドレインと映像信号線との間に接続されており、ダイオード接続スイッチは駆動制御素子のドレインとゲートとの間に接続されている。なお、各スイッチには、通常、電界効果トランジスタを使用する。
【０００４】
このカレントコピー型回路に代表されるように、アクティブマトリクス型有機ＥＬ表示装置の画素回路では、有機ＥＬ素子と電界効果トランジスタとを含んでいる。そのような有機ＥＬ表示装置の製造においては、画素電極を形成してから有機ＥＬ素子を完成するまでの間に、電界効果トランジスタの静電破壊（electrostatic damage）を生じることがある。画素内で電界効果トランジスタの静電破壊が生じると、その画素は、輝点又は滅点として視認される可能性がある。
【特許文献１】米国特許第６３７３４５４号明細書
【発明の開示】
【発明が解決しようとする課題】
【０００５】
本発明の目的は、画素が含む電界効果トランジスタの静電破壊を抑制することにある。
【課題を解決するための手段】
【０００６】
本発明の第１側面によると、絶縁基板と、その上で配列した複数の画素と、前記複数の画素が形成する行に沿って配列した複数の走査信号線と、前記複数の画素が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、表示素子と、薄膜トランジスタと、前記薄膜トランジスタの半導体層と誘電体層を挟んで向き合った浮動状態の電極とを含んだことを特徴とする表示装置が提供される。
【０００７】
本発明の第２側面によると、絶縁基板と、その上で配列した複数の画素と、前記複数の画素が形成する行に沿って配列した複数の走査信号線と、前記複数の画素が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、表示素子と、薄膜トランジスタと、一方の電極が前記薄膜トランジスタのソース又はドレインであり且つ他方の電極が浮動状態にあるキャパシタとを含んだことを特徴とする表示装置が提供される。
【０００８】
本発明の第３側面によると、絶縁基板と、その上で配列した複数の画素回路と、前記複数の画素回路が形成する行に沿って配列した複数の走査信号線と、前記複数の画素回路が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、画素電極と、薄膜トランジスタと、前記薄膜トランジスタの半導体層と誘電体層を挟んで向き合った浮動状態の電極とを含んだことを特徴とするアレイ基板が提供される。
【０００９】
本発明の第４側面によると、絶縁基板と、その上で配列した複数の画素回路と、前記複数の画素回路が形成する行に沿って配列した複数の走査信号線と、前記複数の画素回路が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、画素電極と、薄膜トランジスタと、一方の電極が前記薄膜トランジスタのソース又はドレインであり且つ他方の電極が浮動状態にあるキャパシタとを含んだことを特徴とするアレイ基板が提供される。
【発明の効果】
【００１０】
本発明によると、画素が含む電界効果トランジスタの静電破壊を抑制することが可能となる。
【発明を実施するための最良の形態】
【００１１】
以下、本発明の態様について、図面を参照しながら詳細に説明する。なお、各図において、同様又は類似した機能を発揮する構成要素には同一の参照符号を付し、重複する説明は省略する。
【００１２】
図１は、本発明の一態様に係る表示装置を概略的に示す平面図である。図２は、図１の表示装置に採用可能な構造の一例を概略的に示す部分断面図である。図３は、図１の表示装置が含む画素の等価回路図である。図４は、図１の表示装置が含む画素に採用可能な構造の一例を概略的に示す平面図である。
【００１３】
なお、図２では、表示装置を、その表示面，すなわち前面又は光出射面，が下方を向き、背面が上方を向くように描いている。また、図４には、表示面側から見た画素の構造を描いている。
【００１４】
この表示装置は、アクティブマトリクス型駆動方式を採用した下面発光型の有機ＥＬ表示装置である。この有機ＥＬ表示装置は、例えば、ガラス基板などの絶縁基板ＳＵＢを含んでいる。
【００１５】
基板ＳＵＢ上には、図２に示すように、アンダーコート層ＵＣとして、例えば、ＳｉＮx層とＳｉＯx層とが順次積層されている。
【００１６】
アンダーコート層ＵＣ上には、例えばチャネル及びソース・ドレインが形成されたポリシリコン層である半導体層ＳＣ、例えばＴＥＯＳ（TetraEthyl OrthoSilicate）などを用いて形成され得るゲート絶縁膜ＧＩ、及び例えばＭｏＷなどからなるゲートＧが順次積層されており、それらはトップゲート型の薄膜トランジスタを構成している。この例では、これら薄膜トランジスタは、ｐチャネル薄膜トランジスタであり、図１、図３及び図４の画素ＰＸが含む駆動制御素子ＤＲ及びスイッチＳＷ１、ＳＷ２及びＳＷ３ａ乃至ＳＷ３ｃとして利用している。
【００１７】
半導体層ＳＣのうちスイッチＳＷ３ａ乃至ＳＷ３ａのソースに対応した部分は、それぞれ、後述するキャパシタＣ２ａ乃至Ｃ２ｃの一方の電極として利用する。また、それらの上に位置したゲート絶縁膜ＧＩは、キャパシタＣ２ａ乃至Ｃ２ｃの誘電体層として利用する。
【００１８】
ゲート絶縁膜ＧＩ上には、図１、図３及び図４に示す走査信号線ＳＬ１及びＳＬ２並びに図４に示す電極Ｅ１及びＦＥａ乃至ＦＥｃがさらに配置されている。走査信号線ＳＬ１及びＳＬ２並びに電極Ｅ１及びＦＥａ乃至ＦＥｃは、ゲートＧと同一の工程で形成可能である。
【００１９】
走査信号線ＳＬ１及びＳＬ２は、図１に示すように、各々が画素ＰＸの行方向（Ｘ方向）に延びており、画素ＰＸの列方向（Ｙ方向）に交互に配列している。これら走査信号線ＳＬ１及びＳＬ２は、走査信号線ドライバＹＤＲに接続されている。
【００２０】
電極Ｅ１は、駆動制御素子ＤＲのゲートＧに接続されている。電極Ｅ１は、後述するキャパシタＣ１の一方の電極として利用する。
【００２１】
電極ＦＥａ乃至ＦＥｃは、浮動状態にある。電極ＦＥａ乃至ＦＥｃは、それぞれ、キャパシタＣ２ａ乃至Ｃ２ｃの他方の電極として利用する。
【００２２】
ゲート絶縁膜ＧＩ、ゲートＧ、走査信号線ＳＬ１及びＳＬ２、並びに電極Ｅ１及びＦＥａ乃至ＦＥｃは、図２に示す層間絶縁膜ＩＩで被覆されている。層間絶縁膜ＩＩは、例えばプラズマＣＶＤ法などにより成膜されたＳｉＯxなどからなる。この層間絶縁膜ＩＩのうち電極Ｅ１上の部分は、キャパシタＣ１の誘電体層として利用する。
【００２３】
層間絶縁膜ＩＩ上には、図２と図４とに示すソース電極ＳＥ及びドレイン電極ＤＥ、図１と図３と図４とに示す映像信号線ＤＬ及び電源線ＰＳＬ、並びに図４に示す電極Ｅ２が配置されている。これらは、同一工程で形成可能であり、例えば、Ｍｏ／Ａｌ／Ｍｏの三層構造を有している。
【００２４】
ソース電極ＳＥ及びドレイン電極ＤＥは、層間絶縁膜ＩＩに設けられたコンタクトホールを介して薄膜トランジスタのソース及びドレインに電気的に接続されている。
【００２５】
映像信号線ＤＬは、図１に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。これら映像信号線ＤＬは、映像信号線ドライバＸＤＲに接続されている。
【００２６】
電源線ＰＳＬは、この例では、図４に示すように、各々がＹ方向に延びており、Ｘ方向に配列している。
【００２７】
電極Ｅ２は、電源線ＰＳＬに接続されている。電極Ｅ２は、キャパシタＣ１の他方の電極として利用する。
【００２８】
ソース電極ＳＥ、ドレイン電極ＤＥ、映像信号線ＤＬ、電源線ＰＳＬ、及び電極Ｅ２は、図２に示すパッシベーション膜ＰＳで被覆されている。パッシベーション膜ＰＳは、例えばＳｉＮxなどからなる。
【００２９】
パッシベーション膜ＰＳ上には、図２に示すように、前面電極として、光透過性の第１電極ＰＥが互いから離間して並置されている。各第１電極ＰＥは、画素電極であり、図２及び図３に示すように、パッシベーション膜ＰＳに設けた貫通孔を介して、スイッチＳＷ１のドレイン電極ＤＥに接続されている。
【００３０】
第１電極ＰＥは、この例では陽極である。第１電極ＰＥの材料としては、例えば、ＩＴＯ（Indium Tin Oxide）のような透明導電性酸化物を使用することができる。
【００３１】
パッシベーション膜ＰＳ上には、さらに、図２に示す隔壁絶縁層ＰＩが配置されている。隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられているか、或いは、第１電極ＰＥが形成する列又は行に対応した位置にスリットが設けられている。ここでは、一例として、隔壁絶縁層ＰＩには、第１電極ＰＥに対応した位置に貫通孔が設けられていることとする。
【００３２】
隔壁絶縁層ＰＩは、例えば、有機絶縁層である。隔壁絶縁層ＰＩは、例えば、フォトリソグラフィ技術を用いて形成することができる。
【００３３】
第１電極ＰＥ上には、活性層として、発光層を含んだ有機物層ＯＲＧが配置されている。発光層は、例えば、発光色が赤色、緑色、又は青色のルミネセンス性有機化合物を含んだ薄膜である。この有機物層ＯＲＧは、発光層に加え、正孔注入層、正孔輸送層、正孔ブロッキング層、電子輸送層、電子注入層などもさらに含むことができる。
【００３４】
隔壁絶縁層ＰＩ及び有機物層ＯＲＧは、背面電極である第２電極ＣＥで被覆されている。第２電極ＣＥは、画素ＰＸ間で互いに接続された対向電極，すなわち共通電極，であり、この例では光反射性の陰極である。第２電極ＣＥは、例えば、パッシベーション膜ＰＳと隔壁絶縁層ＰＩとに設けられたコンタクトホールを介して、映像信号線ＤＬと同一の層上に形成された電極配線（図示せず）に電気的に接続されている。各々の有機ＥＬ素子ＯＬＥＤは、第１電極ＰＥ、有機物層ＯＲＧ及び第２電極ＣＥで構成されている。
【００３５】
各画素ＰＸを構成している画素回路は、この例では、図１、図３及び図４に示すように、有機ＥＬ素子ＯＬＥＤと、駆動制御素子ＤＲと、出力制御スイッチＳＷ１と、映像信号供給制御スイッチＳＷ２と、ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｃと、キャパシタＣ１と、キャパシタＣ２ａ乃至Ｃ２ｃとを含んでいる。上記の通り、この例では、駆動制御素子ＤＲ及びスイッチＳＷ１、ＳＷ２及びＳＷ３ａ乃至ＳＷ３ｃはｐチャネル薄膜トランジスタである。また、この例では、映像信号供給制御スイッチＳＷ２とダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｅとは、駆動制御素子ＤＲのドレインと映像信号線ＤＬと駆動制御素子ＤＲのゲートとの接続状態を、それらが互いに接続された第１状態と、それらが互いから遮断された第２状態との間で切り替えるスイッチ群を構成している。
【００３６】
駆動制御素子ＤＲと出力制御スイッチＳＷ１と有機ＥＬ素子ＯＬＥＤとは、第１電源端子ＮＤ１と第２電源端子ＮＤ２との間で、この順に直列に接続されている。この例では、第１電源端子ＮＤ１は高電位電源端子であり、第２電源端子ＮＤ２は低電位電源端子である。
【００３７】
出力制御スイッチＳＷ１のゲートは、走査信号線ＳＬ１に接続されている。映像信号供給制御スイッチＳＷ２は駆動制御素子ＤＲのドレインと映像信号線ＤＬとの間に接続されており、そのゲートは走査信号線ＳＬ２に接続されている。ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｃは、駆動制御素子ＤＲのドレインとゲートとの間で、この順に直列に接続されている。ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｃのゲートは、走査信号線ＳＬ２に接続されている。
【００３８】
キャパシタＣ１は、駆動制御素子ＤＲのゲートと定電位端子ＮＤ１’との間に接続されている。キャパシタＣ２ａは、一方の電極がダイオード接続スイッチＳＷ３ａのソースに接続されており、他方の電極は浮動状態にある。キャパシタＣ２ｂは、一方の電極がダイオード接続スイッチＳＷ３ｂのソースに接続されており、他方の電極は浮動状態にある。キャパシタＣ２ｃは、一方の電極がダイオード接続スイッチＳＷ３ｃのソースに接続されており、他方の電極は浮動状態にある。
【００３９】
なお、この有機ＥＬ表示装置から第２電極ＣＥや有機物層ＯＲＧを除いた構造がアレイ基板に相当している。
【００４０】
この有機ＥＬ表示装置で画像を表示する場合、例えば、走査信号線ＳＬ１及びＳＬ２の各々を線順次駆動する。そして、或る画素ＰＸに映像信号を書き込む書込期間では、まず、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷ１を開く走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷ２及びＳＷ３ａ乃至ＳＷ３ｃを閉じる走査信号を電圧信号として出力する。この状態で、映像信号線ドライバＸＤＲから、先の画素ＰＸが接続された映像信号線ＤＬに映像信号を電流信号として出力し、駆動制御素子ＤＲのゲート−ソース間電圧を、先の映像信号に対応した大きさに設定する。その後、走査信号線ドライバＹＤＲから、先の画素ＰＸが接続された走査信号線ＳＬ２にスイッチＳＷ２及びＳＷ３ａ乃至ＳＷ３ｃを開く走査信号を電圧信号として出力し、続いて、先の画素ＰＸが接続された走査信号線ＳＬ１にスイッチＳＷ１を閉じる走査信号を電圧信号として出力する。
【００４１】
スイッチＳＷ１を閉じている有効表示期間では、有機ＥＬ素子ＯＬＥＤには、駆動制御素子ＤＲのゲート−ソース間電圧に対応した大きさの駆動電流が流れる。有機ＥＬ素子ＯＬＥＤは、駆動電流の大きさに対応した輝度で発光する。
【００４２】
ところで、画素電極を形成してから有機ＥＬ素子を完成するまでの間、薄膜トランジスタの半導体層は対向電極で覆われていない。そのため、半導体層は、例えば、蒸着用の金属マスクをアレイ基板に近づけた場合などにキャパシタを形成し、薄膜トランジスタのソース及びドレインに電位変化を生じさせる。この電位変化が大きい場合、薄膜トランジスタのソース又はドレインとゲートとの間に大きな電圧が加わり、それらが短絡する。薄膜トランジスタの静電破壊は、例えば、このような理由で生じる。
【００４３】
本態様では、薄膜トランジスタのソース及び／又はドレインにキャパシタＣ２ａ乃至Ｃ２ｃの一方の電極を接続し、それらの他方の電極は浮遊状態とする。そのため、半導体層のうちキャパシタＣ２ａ乃至Ｃ２ｃの一方の電極を接続した部分及びその近傍では、蒸着用の金属マスクをアレイ基板に近づけた場合などに大きな電位変化が生じることはない。すなわち、薄膜トランジスタのソース又はドレインとゲートとの間に大きな電圧が加わることを防止することができ、したがって、それらが短絡するのを抑制することができる。
【００４４】
キャパシタＣ２ａ乃至Ｃ２ｃのキャパシタンスは、例えば、０．０１ｐＦ乃至０．１ｐＦの範囲内とする。キャパシタＣ２ａ乃至Ｃ２ｃのキャパシタンスが小さい場合、上述した効果が十分に得られないことがある。キャパシタＣ２ａ乃至Ｃ２ｃのキャパシタンスが大きい場合、映像信号を短い時間で書き込むことが難しくなる可能性がある。
【００４５】
本態様では、駆動制御素子ＤＲのドレインとゲートとの間で３つのダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｃを直列に接続しているが、駆動制御素子ＤＲのドレインとゲートとの間に接続するダイオード接続スイッチの数に特に制限はない。要は、マルチゲートＴＦＴのゲート電極間に浮動状態にあるパターン金属を配置することにより、電位変動を個々のＴＦＴに分散させることが可能となる。これにより、静電気特性の影響を分散させることができる。
【００４６】
本態様では、ダイオード接続スイッチＳＷ３ａ乃至ＳＷ３ｃのソースにキャパシタＣ２ａ乃至Ｃ２ｃの一方の電極をそれぞれ接続しているが、これら電極は他の薄膜トランジスタのソース及び／又はドレインに接続してもよい。また、本態様では、一方の電極が薄膜トランジスタのソース又はドレインに接続され且つ他方の電極が浮動状態にあるキャパシタとして、１つの画素ＰＸにつき３つのキャパシタＣ２ａ乃至Ｃ２ｃを配置しているが、画素ＰＸ内に配置するこのキャパシタの数に特に制限はない。
【００４７】
本態様では、有機ＥＬ表示装置を下面発光型としたが、上面発光型としてもよい。また、本態様では、画素ＰＸに図３の回路を採用したが、画素ＰＸには他の回路を採用してもよい。例えば、画素ＰＸには、映像信号として電流信号を使用する回路の代わりに、映像信号として電圧信号を使用する回路を採用してもよい。
【図面の簡単な説明】
【００４８】
【図１】本発明の一態様に係る表示装置を概略的に示す平面図。
【図２】図１の表示装置に採用可能な構造の一例を概略的に示す断面図。
【図３】図１の表示装置が含む画素の等価回路図。
【図４】図１の表示装置が含む画素に採用可能な構造の一例を概略的に示す平面図。
【符号の説明】
【００４９】
Ｃ１…キャパシタ、Ｃ２ａ…キャパシタ、Ｃ２ｂ…キャパシタ、Ｃ２ｃ…キャパシタ、ＣＥ…第２電極、ＤＥ…ドレイン電極、ＤＬ…映像信号線、ＤＲ…駆動制御素子、Ｅ１…電極、Ｅ２…電極、ＦＥａ…電極、ＦＥｂ…電極、ＦＥｃ…電極、Ｇ…ゲート、ＧＩ…ゲート絶縁膜、ＩＩ…層間絶縁膜、ＮＤ１…第１電源端子、ＮＤ１’…定電位端子、ＮＤ２…第２電源端子、ＯＬＥＤ…有機ＥＬ素子、ＯＲＧ…有機物層、ＰＥ…第１電極、ＰＩ…隔壁絶縁層、ＰＳ…パッシベーション膜、ＰＳＬ…電源線、ＰＸ…画素、ＳＣ…半導体層、ＳＥ…ソース電極、ＳＬ１…走査信号線、ＳＬ２…走査信号線、ＳＵＢ…絶縁基板、ＳＷ１…出力制御スイッチ、ＳＷ２…映像信号供給制御スイッチ、ＳＷ３…スイッチ群、ＳＷ３ａ…ダイオード接続スイッチ、ＳＷ３ｂ…ダイオード接続スイッチ、ＳＷ３ｃ…ダイオード接続スイッチ、ＵＣ…アンダーコート層、ＸＤＲ…映像信号線ドライバ、ＹＤＲ…走査信号線ドライバ。
【特許請求の範囲】
【請求項１】
絶縁基板と、その上で配列した複数の画素と、前記複数の画素が形成する行に沿って配列した複数の走査信号線と、前記複数の画素が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、
表示素子と、
薄膜トランジスタと、
前記薄膜トランジスタの半導体層と誘電体層を挟んで向き合った浮動状態の電極とを含んだことを特徴とする表示装置。
【請求項２】
絶縁基板と、その上で配列した複数の画素と、前記複数の画素が形成する行に沿って配列した複数の走査信号線と、前記複数の画素が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、
表示素子と、
薄膜トランジスタと、
一方の電極が前記薄膜トランジスタのソース又はドレインであり且つ他方の電極が浮動状態にあるキャパシタとを含んだことを特徴とする表示装置。
【請求項３】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
絶縁基板と、その上で配列した複数の画素回路と、前記複数の画素回路が形成する行に沿って配列した複数の走査信号線と、前記複数の画素回路が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、
画素電極と、
薄膜トランジスタと、
前記薄膜トランジスタの半導体層と誘電体層を挟んで向き合った浮動状態の電極とを含んだことを特徴とするアレイ基板。
【請求項５】
絶縁基板と、その上で配列した複数の画素回路と、前記複数の画素回路が形成する行に沿って配列した複数の走査信号線と、前記複数の画素回路が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、
画素電極と、
薄膜トランジスタと、
一方の電極が前記薄膜トランジスタのソース又はドレインであり且つ他方の電極が浮動状態にあるキャパシタとを含んだことを特徴とするアレイ基板。
【請求項１】
絶縁基板と、その上で配列した複数の画素と、前記複数の画素が形成する行に沿って配列した複数の走査信号線と、前記複数の画素が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、
表示素子と、
薄膜トランジスタと、
前記薄膜トランジスタの半導体層と誘電体層を挟んで向き合った浮動状態の電極とを含んだことを特徴とする表示装置。
【請求項２】
絶縁基板と、その上で配列した複数の画素と、前記複数の画素が形成する行に沿って配列した複数の走査信号線と、前記複数の画素が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素のそれぞれは、
表示素子と、
薄膜トランジスタと、
一方の電極が前記薄膜トランジスタのソース又はドレインであり且つ他方の電極が浮動状態にあるキャパシタとを含んだことを特徴とする表示装置。
【請求項３】
前記表示素子は有機ＥＬ素子であることを特徴とする請求項１又は２に記載の表示装置。
【請求項４】
絶縁基板と、その上で配列した複数の画素回路と、前記複数の画素回路が形成する行に沿って配列した複数の走査信号線と、前記複数の画素回路が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、
画素電極と、
薄膜トランジスタと、
前記薄膜トランジスタの半導体層と誘電体層を挟んで向き合った浮動状態の電極とを含んだことを特徴とするアレイ基板。
【請求項５】
絶縁基板と、その上で配列した複数の画素回路と、前記複数の画素回路が形成する行に沿って配列した複数の走査信号線と、前記複数の画素回路が形成する列に沿って配列した複数の映像信号線とを具備し、前記複数の画素回路のそれぞれは、
画素電極と、
薄膜トランジスタと、
一方の電極が前記薄膜トランジスタのソース又はドレインであり且つ他方の電極が浮動状態にあるキャパシタとを含んだことを特徴とするアレイ基板。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００６−２８４９４２（Ｐ２００６−２８４９４２Ａ）
【公開日】平成１８年１０月１９日（２００６．１０．１９）
【国際特許分類】
【出願番号】特願２００５−１０５０９８（Ｐ２００５−１０５０９８）
【出願日】平成１７年３月３１日（２００５．３．３１）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
【公開日】平成１８年１０月１９日（２００６．１０．１９）
【国際特許分類】
【出願日】平成１７年３月３１日（２００５．３．３１）
【出願人】（３０２０２０２０７）東芝松下ディスプレイテクノロジー株式会社 (2,170)
【Ｆターム（参考）】
[ Back to top ]