設計データの補正方法、設計データの補正方法のプログラムを含む記憶媒体、及び、フォトマスクの製造方法
【課題】半導体デバイスの設計データの補正の効率化を図る。
【解決手段】本実施形態の設計データの補正方法は、半導体デバイスの配線レイアウトを示す第１の設計データに対して、変換差予測点が設定された第１のラインパターンとそれに隣接する第２のラインパターンとの開口角モデルを作成するステップ（ステップＳＴ１）と、開口角モデルに基づいて第１及び第２のラインパターンのライン幅及び間隔の少なくとも一方を補正し、前記第１の設計データを、補正された前記第１及び第２のラインパターンを含む第２の設計データに補正するステップ（ＳＴ２，ＳＴ３，ＳＴ４）と、を含む。
【解決手段】本実施形態の設計データの補正方法は、半導体デバイスの配線レイアウトを示す第１の設計データに対して、変換差予測点が設定された第１のラインパターンとそれに隣接する第２のラインパターンとの開口角モデルを作成するステップ（ステップＳＴ１）と、開口角モデルに基づいて第１及び第２のラインパターンのライン幅及び間隔の少なくとも一方を補正し、前記第１の設計データを、補正された前記第１及び第２のラインパターンを含む第２の設計データに補正するステップ（ＳＴ２，ＳＴ３，ＳＴ４）と、を含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、設計データの補正方法、設計データの補正プログラム及びフォトマスクの製造方法に関する。
【背景技術】
【０００２】
半導体デバイスの設計において、製品の仕様に沿った回路が設計された後、シリコンウェハ上に形成する回路パターンが描画される。この際、半導体プロセスにおける様々な制約（最小寸法、配線間隔、形状など）から定められたデザインルールとよばれる描画ルールに基づいて、ウェハ上における配線パターンを示す設計データを作成する。
【０００３】
その設計データは、ＴＡＴ（Turn Around Time）の短縮のため、プロセス条件が確定する前に、作成される場合がある。
【０００４】
上述のように、設計データを作成するためのデザインルールは、作製される半導体デバイスのプロセス条件を反映したルールであるため、設計データの作成後にプロセス条件が変更された場合において、作成された設計データに、その変更されたプロセス条件は反映されていない。そのため、変更されたプロセス条件を、設計データに反映し、設計データ内の配線パターンを補正する必要がある。
【０００５】
それゆえ、半導体デバイスの製造の効率化を考慮すると、プロセス条件の変更に対応するように、設計データ内の配線パターンを簡便且つ適切に補正できる手法が望まれている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１２２９４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
半導体デバイスの設計データの補正の効率化を図る技術を提案する。
【課題を解決するための手段】
【０００８】
本実施形態の設計データの補正方法は、半導体デバイスの配線レイアウトを示す第１及び第２のラインパターンを含む第１の設計データにおいて、ウェハ表面に対して垂直方向において変換差予測点が設定された前記第１のラインパターンとそれに隣接する前記第２のラインパターンとの間の開口角に基づいて、開口角モデルを作成するステップと、前記開口角モデルに基づいて、前記第１の設計データが含む第１及び第２のラインパターンのライン幅及び間隔の少なくとも一方を補正し、前記第１の設計データを、補正された前記第１及び第２のラインパターンを含む第２の設計データに補正するステップと、を含む。
【図面の簡単な説明】
【０００９】
【図１】本実施形態の設計データの補正方法を実行するための構成を示す模式図。
【図２】開口角モデルを説明するための図。
【図３】本実施形態の設計データの補正方法を説明するためのフローチャート。
【図４】本実施形態の設計データの補正方法を説明するための図。
【図５】本実施形態の設計データの補正方法を説明するための図。
【図６】本実施形態の設計データの補正方法を説明するための図。
【発明を実施するための形態】
【００１０】
［実施形態］
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【００１１】
（１） 実施形態
図１乃至図６を用いて、第１の実施形態の設計データの補正方法及びフォトマスクの製造方法（マスクデータの作成方法）について、説明する。
【００１２】
（ａ） 構成
図１は、本実施形態の設計データの補正方法及びフォトマスクの製造方法（マスクデータの作成方法）を実行するための構成を説明するための図である。
【００１３】
図１に示されるように、本実施形態の設計データの補正方法及びマスクデータの作成方法は、コンピュータ１及び記憶装置２に記憶されたデータベースＤＢ１，ＤＢ２，ＤＢ３を用いて、実行される。
【００１４】
コンピュータ１は、制御部１１、演算部１２及び記憶部１３を含んでいる。
【００１５】
コンピュータ１には、半導体デバイスを形成するための設計データ３が入力される。設計データ３は、ウェハ上に形成される電界効果トランジスタのゲートパターンやウェハ内に形成されるウェル（不純物領域）のレイアウトを示すパターンデータや各配線レベルにおける素子間を接続するための配線（ラインパターン、配線パターン）の形状やレイアウトを示すパターンデータなど、半導体デバイスを形成するための各製造工程に対応するように複数のデータ（レイヤーデータともよばれる）３０を含んでいる。このように、半導体デバイスの配線レイアウトを示す設計データ３は、複数のラインパターンを含む。設計データ内の各ラインパターンは、半導体デバイスの配線に対応し、半導体デバイスの配線レイアウトに応じて、所定の配線幅をそれぞれ有する。設計データ内の各ラインパターンは、所定のスペース（配線間隔）を有して、隣接している。
【００１６】
設計データ３は、人の手により作成される場合もあるし、演算装置などを用いて回路の配線図から自動的に作成される場合もある。また、設計データ３は、プロセス条件が確定する前に作成されたデータである場合もあるし、プロセス条件が確定した後に作成されたデータである場合もある。
【００１７】
制御部１１は、例えば、入力された設計データ３に対して、本実施形態の設計データの補正方法及びマスクデータの作成方法を実行するためのソフトウェア（プログラム）２００を有している。制御部１１は、演算部１２に、後述の本実施形態における設計データ３に対する補正処理及び補正された設計データに基づいたマスクデータの作成処理を実行させる。
【００１８】
演算部１２は、制御部１１の制御によって、設計データ３に対する補正処理及びマスクデータの作成処理のための計算処理を実行する。
【００１９】
記憶部１３は、演算部１２の計算結果を一時的に記憶する。記憶部１３は、例えば、設計データ３又は記憶装置２のデータのようなコンピュータ１の外部からのデータを一時的に記憶する。
【００２０】
例えば、コンピュータ１は、設計データを補正するためのツール１８、設計データ又は設計データに基づいて形成されるマスクデータにおいて半導体デバイスの形成時に短絡／断線（ショート／オープン）が生じる可能性がある箇所（例えば、危険点、エラー、プロセス危険箇所又はホットスポットとよばれる）を検出するために、制御部１１及び演算部１２が利用するツール１８を、有している。このような半導体デバイスの配線パターン／配線レイアウトを設計するための機能を有するツール１８のことを、設計ツール１８とよぶ。設計ツール１８は、例えば、ソフトウェアとして提供される。設計ツール１８は、例えば、ＴａｒｇｅｔＭＤＰとよばれる設計データの補正処理用のツールを含む。
【００２１】
記憶装置２は、複数のデータベースＤＢ１，ＤＢ２，ＤＢ３を、記憶している。
【００２２】
データベース（以下では、フィッティングパターンデータベースともよぶ）ＤＢ１には、後述する開口角モデルを作成するための複数のフィッティングパターンデータ２１が格納されている。データベース（以下では、開口角モデルデータベースともよぶ）ＤＢ２には、開口角モデルを示す複数のデータ２２が格納されている。データベース（以下では、危険点検出ルールデータベースともよぶ）ＤＢ３には、危険点検出ルールを示す複数のデータ２３が格納されている。
【００２３】
危険点検出ルールは、例えば、あるプロセス条件において、配線パターンの最小寸法、配線間の最小間隔及び配線の形状などに基づいて、配線の不良（短絡又は断線）が生じる可能性がある危険点を含む配線パターン及び配線レイアウトを、設計データ又はマスクデータから検出するためのルールである。
【００２４】
記憶装置２は、例えば、ＨＤＤ又はサーバーである。
【００２５】
シミュレータ４は、例えば、マスクデータに対するリソグラフィによるシミュレーションを実行する。また、シミュレータ４は、コンピュータ１の内部に取り込まれていても良い。
【００２６】
尚、本実施形態の設計データの補正方法及びフォトマスクの製造方法（マスクデータの作成方法）を実行するためのプログラム２００は、メモリカードや光ディスクなどの記憶媒体１９から、コンピュータ１の制御部１１に供給されてもよい。また、プログラム２００は、インターネットや無線通信などの通信回線によって、制御部１１に供給されてもよい。データベースＤＢ１，ＤＢ２，ＤＢ３のデータ２１，２２，２３が、通信回線によって、コンピュータ１に供給されてもよい。また、設計ツール１８は、コンピュータ１内の記憶部１３内に格納されるプログラムでもよいし、記憶媒体１９内に格納されるプログラムでもよいし、または、コンピュータ１の外部から提供されるプログラムでもよい。
【００２７】
コンピュータ１は、後述の本実施形態の設計データの補正方法に基づいて、記憶装置２内のデータベースＤＢ１，ＤＢ２を用いて、入力された設計データ３に対する補正処理を実行する。そして、コンピュータ１はコンピュータ外部への出力データ５として、設計データ３の補正データ５１を出力する。さらには、コンピュータ１は、後述の本実施形態の設計データの補正方法及びマスクデータの作成方法に基づいて、記憶装置２内のデータベースＤＢ１，ＤＢ２，ＤＢ３を用いて、入力された設計データ３に対する補正処理及びマスクデータの作成処理を実行する。そして、コンピュータ１はマスクデータ５２を出力データ５として出力することもできる。
【００２８】
本実施形態の設計データの補正方法及びマスクデータの作成方法において、半導体デバイスのラインパターン（配線パターン）の開口角モデルに基づくデータの作成処理及び補正処理によって、設計データの補正データ５１が、形成される。
【００２９】
図２を用いて、本実施形態の設計データの補正方法に用いられる開口角モデルについて説明する。
【００３０】
図２の（ａ）は、配線パターンを模式的に示す平面図である。図２の（ｂ）は、配線パターンを模式的に示す鳥瞰図である。
【００３１】
図２の（ａ）及び（ｂ）において、Ｘ方向及びＹ方向は、ウェハ表面に対して水平方向を示し、Ｚ方向は、ウェハ表面に対して垂直方向を示している。Ｘ方向及びＹ方向は、互いに直交する。
【００３２】
半導体デバイスにおいて、所望の電気的特性を実現するために、設計パターンとの誤差が小さい寸法及び形状の配線を、ウェハ上に形成することが好ましい。それゆえ、設計パターンの寸法とウェハ上に形成される配線の寸法との変換差ΔＣＤ（以下、寸法変換差ΔＣＤとよぶ）があらかじめ予測され、その寸法変換差が、設計データのパターン形状に反映される。その寸法変換差が反映された設計データに基づいて、リソグラフィ工程で用いられるマスクパターン（マスクデータ）が形成され、所望の電気的特性の許容範囲内の配線が、ウェハ上に実現される。
【００３３】
図２の（ａ）及び（ｂ）に示されるように、開口角モデルにおいて、寸法変換差ΔＣＤの予測を行うための基準点（以下、変換差予測点とよぶ）Ｐ０は、ある配線パターン１１０の上面からウェハ（半導体基板）表面に対して垂直方向（深さ方向）における位置（寸法、深さ）“Ｈ”に、設定される。尚、開口角モデルにおいて、配線パターン）の側面（断面）は、垂直であると仮定されている。
【００３４】
変換差予測点Ｐ０における開口角θが、寸法変換差ΔＣＤを計算するために、用いられる。
【００３５】
開口角モデルにおいて、ウェハ表面に対して垂直方向における隣接パターン間の開口角θは、変換差予測点Ｐ０を中心とした球（円）ＣＣのうち、変換差予測点Ｐ０から引き出された直線が近傍のパターン１１１に干渉しない部分Ｐ１と予測点Ｐ０とが形成する角度θである。開口角θは、立体角で表される。
【００３６】
ウェハ表面に対して垂直方向における開口角θは、ウェハ表面に対して垂直方向における変換差予測点Ｐ０の位置（深さ、寸法“Ｈ”）とウェハ表面に対して水平方向において変換予測点が設定されたパターン１１０とそのパターンに隣接するパターン１１１との間のスペースの寸法（以下、スペース長とよぶ）“Ｓ”とにより、変動する。例えば、スペース長Ｓが大きくなれば、開口角θは大きくなり、寸法Ｈが大きくなれば、開口角θは小さくなる。
【００３７】
それゆえ、スペース長Ｓとウェハ表面に対して垂直方向における角度θとの関係が、ウェハ表面に対して垂直方向における変換差予測点Ｐ０の位置（寸法Ｈ）ごとに解析されることによって、開口角θが寸法Ｈをパラメータとして求められる。例えば、寸法Ｈをパラメータとした開口角θ（Ｈ）は、“ａｒｃｔａｎ（Ｓ／Ｈ）”で示される。寸法Ｈをパラメータとした開口角θ（Ｈ）は、隣接するラインパターンのスペース長を解析することによって、設計データから得ることができる。
【００３８】
ラインパターン（配線パターン、マスクパターン）１１０，１１１間のスペース長Ｓ、ウェハ表面に対する垂直方向の寸法Ｈ、開口角θ及びラインパターンの配線幅ＬＷが、開口角モデルを作成するためのフィッティングパターンデータ２１として、データベースＤＢ１内に格納される。
【００３９】
開口角θの大きさは、変換差予測点における入射物（例えば、光、ラジカル及びイオンなど）の入射量に影響を与え、寸法変換差ΔＣＤが変動する要因となる。開口角θが大きくなれば、開口角θの大きさに応じて、変換差予測点Ｐ０に入射される入射物の量が増大する。そのため、その開口角を有するマスクに基づいて加工される部材（導電体、絶縁体又は半導体）のエッチング量が増大し、配線の長さや幅が小さくなる又は大きくなる可能性がある。
【００４０】
図２の（ｃ）は、配線間の間隔と寸法変換差との関係を示している。図２の（ｃ）に示されるように、寸法変換差ΔＣＤは、スペース長をパラメータとして含む開口角θと相関関係を有する。図２の（ｃ）において、丸印は、実測値（実験値又はシミュレーション値）を示している。図２の（ｃ）において、ある変換差予測点Ｐ０の位置におけるスペース長Ｓと寸法変換差ΔＣＤとの関係が示されている。実測値に基づいて、ある開口角θ（Ｈ）における寸法変換差のモデルが、形成される。例えば、開口角モデルの寸法変換差ΔＣＤは、“ΔＣＤ＝Ａ＋Ｂ×θ（Ｈ）”で示される式（式中のＡ及びＢは係数）でモデル化される。これによって、あるプロセス条件における開口角モデルのモデル式ＭＬが得られる。
【００４１】
この開口角モデルに基づく寸法変換差ΔＣＤのモデル式ＭＬが、開口角モデルのデータ２２として、データベースＤＢ２に格納される。
【００４２】
このように、ウェハ表面に対して垂直方向における変換差予測点の位置（寸法Ｈ）毎に、スペース長Ｓと寸法変換差ΔＣＤとの関係が、測定及びデータベース化され、記憶装置２内のデータベースＤＢ１内に記憶される。例えば、開口角モデルの実測値がデータベース化されることによって、寸法変換差ΔＣＤのモデル式中の係数Ａ，Ｂを比較的容易に計算できる。なお、係数Ａ，Ｂは、例えば、最小二乗法などによって計算される。
【００４３】
例えば、開口角θは、スペース長Ｓをパラメータとして含むため、補正対象のラインパターン（配線）に対する隣接ラインパターンの影響（隣接パターン間の相互干渉）が、開口角モデルを用いた設計データの補正処理に反映される。
【００４４】
本実施形態の設計データの補正方法において、開口角モデルを計算するためのデータベースＤＢ１が、構築される。なお、寸法変換差ΔＣＤを含む開口角モデルのデータベースＤＢ２も、開口角モデルによって構築できる。
【００４５】
本実施形態の設計データの補正方法は、プロセス条件が変更された場合、プロセス条件が確定した後のフィッティングパターンデータによって補正された（変更された）開口角モデルを用いた処理（例えば、ＴａｒｇｅｔＭＤＰ）によって、補正できる。
【００４６】
本実施形態の設計データの補正方法は、配線の形成時における短絡又は断線が生じる可能性がある箇所（危険点）が設計データから検出された場合において、開口角モデルに基づいて、設計データが含む複数のラインパターン（配線パターン）の形状を補正することができる。
【００４７】
本実施形態の設計データの補正方法に用いられる開口角モデルのように、あるラインパターンとそれに隣接するラインパターンとの間の開口角θを考慮することによって、変換差予測点Ｐ０が設定されたパターンの周囲のレイアウトを反映して、設計データの補正量を予測することができる。それゆえ、本実施形態のように、開口角モデルに基づいて設計データを補正することによって、ある補正ルール（例えば、設計データ内のラインパターンの形状に基づくデザインルール）に基づいてラインパターン毎にそのラインパターンの形状を補正する場合に比較して、ラインパターンの形状の急峻な変化の発生を抑制できる。
【００４８】
また、本実施形態では、隣接するラインパターン間の相互干渉を考慮して、ラインパターンを補正できる。それゆえ、本実施形態の設計データの補正方法は、ある補正ルールに基づいて互いに隣接するラインパターンがそれぞれ補正された場合においてその補正された箇所が新たな危険点となってしまうようなエラー（補正エラー）が発生するのを、抑制できる。
【００４９】
したがって、本実施形態のように、開口角モデルを適用した設計データの補正方法は、比較的簡便に、プロセス条件の確定前の設計データを、プロセス条件が確定した後のデータに補正できる。
【００５０】
以上のように、本実施形態の設計データの補正方法は、半導体デバイスの設計データの作成及び補正の効率化を図る。
【００５１】
（ｂ） 方法
図３乃至図６を参照して、本実施形態の設計データの補正方法及びマスクデータの作成方法について説明する。図３は、本実施形態の設計データの補正方法及びマスクデータの作成方法（フォトマスクの製造方法）の処理フローを示している。図４は、コンピュータに入力されるデータ、入力されたデータに対するプロセス、及び、そのプロセスの結果として出力されるデータの対応関係を示す模式図である。以下では、図１及び図２も適宜用いて、図３に示される本実施形態の設計データの補正方法の処理フローについて説明する。
【００５２】
図３及び図４に示されるように、図１のコンピュータ１に、半導体デバイスの配線レイアウトを示す設計データ３が入力される（ＳＴ０）。例えば、設計データ３は、コンピュータ１の記憶部１３に一時的に記憶される。コンピュータ１の制御部１１は、設計データの補正方法及びマスクデータの作成方法が記述されたプログラム２００に基づいて、設計データ３に対する計算処理（補正処理）を、演算部１２に実行させる。
【００５３】
制御部１１は、演算部１２に、フィッティングパターンデータ２１から開口角モデルのパラメータを作成させる、又は、パラメータを調整させる（ステップＳＴ１）。
【００５４】
この開口角モデルのパラメータを作成する又は調整するための処理を、フィッティング処理（又は、単に、フィッティング）とよぶ。
【００５５】
例えば、フィッティング処理される開口角モデルは、プロセス条件が確定される前における暫定的なフィッティングパターンデータ２１から作成された開口角モデルでもよいし、プロセス条件が確定した後のフィッティングパターンデータ２１から作成された開口角モデルでもよい。
【００５６】
制御部１１は、記憶装置２のデータベースＤＢ１から、例えば、過去の実験又は製造プロセスに基づいて用意された開口角モデル作成用のフィッティングパターンデータ２１を、取得する。尚、フィッティング処理は、記憶装置２内に記憶されたデータを利用して実行されてもよいし、入力された設計データに対して開口角モデルのパラメータを新たに作成するように実行されてもよい。
【００５７】
フィッティング処理における設計データが含むラインパターンに対するパラメータの調整によって、例えば、隣接するパターンのピッチを変更せずに、パターン（ラインパターン）の幅（配線幅）又は、ラインパターン間の間隔（スペース）が、大きくされたり、小さくされたりする。このフィッティング処理時にプロセス条件が確定している場合、例えば、ラインパターンの形状の調整は、確定したプロセス条件に対応するように、実行される。
【００５８】
図５は、あるプロセス条件における開口角モデルに基づく配線レイアウトのデザインルールの一例が示されている。尚、開口角モデルにおける危険点（エラー）を含むライン幅及びスペースの組み合わせは、半導体デバイスの製造に用いられるプロセス条件に応じて、異なる。
【００５９】
図５の（ａ）において、網掛けで示された領域９９は、プロセス条件の確定前における危険点を含む加工形状（仕上がり形状）となるライン幅（配線幅）とスペース（配線間隔）との組み合わせを、示している。また、白抜きで示された領域９０は、プロセス条件の確定前における危険点を含ない仕上がり形状が得られるライン幅とスペースとの組み合わせを、示している。
【００６０】
設計データ３に対応する開口角モデルの精度を向上させるために、フィッティング処理に用いられるフィッティングパターンデータ２１のバリエーションは、複数であることが好ましい。
【００６１】
フィッティング処理におけるパラメータを調整するために設定されるプロセス条件は、半導体デバイスを形成するために確定されたプロセス条件でもよいし、設計データの補正後又はマスクデータの作成後に変更される可能性があるプロセス条件（暫定のプロセス条件）でもよい。このフィッティング処理において、プロセス条件が確定される前に作成されたフィッティングパターンデータに、確定されたプロセス条件が反映され、確定されたプロセス条件に基づくフィッティングパターンデータが作成されてもよい。
【００６２】
例えば、フィッティング処理によって作成又は調整された開口角モデルのモデル式は、開口角モデルデータ２２として開口角モデルデータベースＤＢ２に記憶される。
【００６３】
制御部１１は、開口角モデルデータベースＤＢ２に記憶された複数の開口角モデルデータ２２から入力された設計データ３に対応する開口角モデルデータ２２を取得する。ただし、入力された設計データの一部分に対応する開口角モデルデータ２２が、制御部１１によって取得される場合もある。そして、制御部１１は、開口角モデルに基づいて、設計データ３に対するパターン補正処理を、演算部１２に実行させる（ステップＳＴ２）。
【００６４】
開口角モデルデータ２２を用いた設計データ３に対するパターン補正処理は、例えば、ＴａｒｇｅｔＭＤＰなどの設計ツール１８を用いて実行される。図４に示されるように、入力Ｉ１としての設計データＡ（図１の設計データ３に相当）が、例えば、ターゲットＭＤＰなどの設計ツール１８を用いて、開口角モデルにおける寸法変換差のモデル式を考慮して、補正処理され、出力Ｏ１として設計データＢが出力される。
【００６５】
入力された設計データＡがプロセス条件の確定前に作成されたデータであり、かつ、このパターン補正処理後に半導体デバイスのプロセス条件が調整又は確定されている場合を、考える。この場合、フィッティング処理において、半導体デバイスのプロセス条件の調整後／確定後のフィッティングパターンデータを用いて、開口角モデルが作成される。以下では、半導体デバイスのプロセス条件の調整後／確定後のフィッティングパターンデータを用いて作成された開口角モデルのことを、その条件の反映後の開口角モデルとよぶ場合がある。開口角モデルが作成された後、設計データＡに条件の反映後の開口角モデルを用いた補正処理が再度行われることによって、プロセス条件の変更に対応した設計データＢが作成される。
【００６６】
補正後の開口角モデルに基づいた設計データに対する補正処理によって、図５の（ｂ）に示されるように、補正後のデザインルールでは、危険点が発生する可能性があるライン幅及びスペースの組み合わせ（斜線で示された領域ＮＡ）は、自動的に危険点が発生しないライン幅及びスペースの組み合わせに、補正される。
【００６７】
例えば、図５の（ｂ）に示されるように、プロセス条件が変更されることにより、暫定のプロセス条件において危険点を含む加工形状を含むパターン（レイアウト）を示す領域９９に加えて、変更されたプロセス条件において危険点が新たに発生した加工形状を含むパターンを示す領域（追加領域とよぶ）９５が、追加される。ここで、図５の（ｂ）において、組み合わせＮＡは、プロセス条件の変更前において危険点を含まない領域９０であったが、プロセス条件の変更後において危険点を含む追加領域９５になっている。ここで、変更されたプロセス条件によるフィッティングパターンデータを、開口角モデルに反映させることによって、補正後の開口角モデルに基づいた設計データのパターンの補正が実行される。その結果として、危険点を含む組み合わせＮＡから危険点を含まない組み合わせＯＡへ設計データのパターンが、自動的に変更される（補正される）。例えば、変更されたプロセス条件を用いて設計データに対するフィッティング処理が実行されることに伴って、設計ツール１８のプログラムが自動的に修正される。
【００６８】
尚、半導体デバイスに求められるパターンのレイアウトに応じて、ライン幅のみを小さくする又は大きくするように、設計データ内のラインパターンを補正してもよいし、スペースのみを小さくする又は大きくするように、設計データ内のラインパターン間の間隔を補正してもよい。
【００６９】
以上のように、本実施形態の開口角モデルを用いた設計データの補正方法は、プロセス条件が変更されることによる設計データの補正が、飛躍的に簡易になる。従来の設計データの補正処理において、プロセス条件が変更されると、人の手により、設計データのパターン、又は、危険点を含む組み合わせＮＡから危険点を含まない組み合わせＯＡへ補正するための設計ツール１８のプログラムを修正していた。
【００７０】
一方、本実施形態の設計データの補正方法において、プロセス条件の変更後の条件で設計データに対するフィッティング処理が実行されることによって、設計ツール１８のプログラムが自動的に修正される。その結果として、本実施形態の設計データの補正方法によれば、設計データの補正が、飛躍的に簡易になり、設計データの入力からマスクの作成までを短期間で行うことができる。
【００７１】
開口角モデルに基づいた設計データ内のラインパターンの補正は、基板（ウェハ）表面に対して垂直方向における位置を基準として、隣り合うラインパターン間の相互干渉を含めた補正を、実行できる。それゆえ、本実施形態のような開口角モデルを用いた設計データの補正は、補正対象のラインパターンのライン幅及び形状のみ考慮して設計データを補正する方法に比較して、高精度で、設計データ内のラインパターンまたはスペースを補正できる。
【００７２】
図３及び図４に示されるように、制御部１１は、開口角モデルに基づくパターン補正処理が施された設計データＢを入力Ｉ２として、その設計データに対する寸法変換差の反映を、演算部１２に実行させる（ステップＳＴ３）。
【００７３】
これによって、最初の設計データ内のパターン形状を寸法変換差が反映された設計データＢが、出力Ｏ２として、得られ、補正データ５１が形成される。この寸法変換差を設計データに反映する処理を、本実施形態では、寸法変換差反映処理とよぶ場合がある。この寸法変換差反映処理は、例えば、設計データＢと実際に加工されたパターンとを比較して、設計データＢのパターン形状を一律に太めたり、細めたりする。この寸法変換差反映処理も開口角モデルを用いて実行できる。
【００７４】
図３及び図４に示されるように、制御部１１は、設計データに対する補正処理を、演算部１２に実行させ、設計データに対応するマスクデータ５２を作成させる（ステップＳＴ４）。
【００７５】
図４に示されるように、開口角モデルに基づいた補正及び寸法変換差が反映された設計データＢが入力Ｉ３として扱われ、その設計データＢに対して、例えば、光近接効果補正処理（ＯＰＣ）が施される。これによって、出力Ｏ３としてのフォトマスクを製造するためのマスクデータ５２が、作成される。マスクデータが含むラインパターン（配線パターン）のことを、ラインマスクパターン（配線マスクパターン）とよぶ。
【００７６】
図３及び図４に示されるように、制御部１１は、作成されたマスクデータに対するシミュレーションを、例えばシミュレータ４を用いて、実行する（ステップＳＴ５）。このシミュレーションによって、作成されたマスクデータのラインマスクパターン及び隣接するラインマスクパターン間に、危険点（プロセス危険箇所、ホットスポット）が生じるか否かチェック（検証）される。
【００７７】
それゆえ、図４に示されるように、入力Ｉ４としてのマスクデータに対して、シミュレーションが実行される。実行されるシミュレーションは、例えば、リソグラフィシミュレーションである。これによって、出力Ｏ４としてのマスクデータのシミュレーション結果が得られる。
【００７８】
制御部１１は、記憶装置２内に格納されたデータベースＤＢ３から危険点検出ルールデータ２３を読み出す。制御部１１は、マスクデータに対するシミュレーション結果と危険点検出ルールデータ２３とに基づいて、例えば設計ツール１８によって、ラインマスクパターン及び隣接するラインマスクパターン間の危険点の有無を、確認する（ステップＳＴ６）。
【００７９】
開口角モデルに基づいた設計データに対する補正処理に加えて、このようなシミュレーションによるマスクデータ（又は設計データ）の検証処理によって、形成されるマスクデータの品質が向上される。
【００８０】
シミュレーションによって検証されたマスクデータ内に危険点が、検出された場合、フィッティング処理が再度実行される。この際、マスクデータ内において危険点が検出されたラインパターン又はラインパターンとスペースパターンとの組み合わせが、適切に補正されるように、マスクデータ内の危険点を含むラインパターンまたはラインパターンとスペースパターンとの組み合わせが、フィッティングパターンに反映される（ステップＳＴ７）。
【００８１】
マスクデータ内の危険点を含むラインパターンまたはラインパターンとスペースパターンとの組み合わせが追加されたフィッティングパターンデータ２１が作成され、設計データの補正処理中及びマスクデータの作成処理中に作成されたデータ２１は、フィッティングパターン２１のデータベースＤＢ１に、新たに格納（記憶）される。
【００８２】
そして、危険点を含む可能性がある設計データに対して、開口角モデルのフィッティング処理（ステップＳＴ１）が再度実行され、さらに、ステップＳＴ２からステップＳＴ５までの処理が、形成されるマスクデータ内に危険点が検出されなくなるまで繰り返される。
【００８３】
危険点が検出されない場合、開口角モデルに基づく設計データに対する補正処理及びマスクデータの作成処理が終了する。
【００８４】
作成されたマスクデータに基づいて、フォトマスクが製造され、製造されたフォトマスクを用いて、半導体デバイスが形成される。
【００８５】
これによって、入力された設計データを補正するための開口角モデルが形成され、入力された設計データは、その開口角モデルに基づいて補正される。
【００８６】
図６を用いて、本実施形態の設計データの補正方法によって形成されたパターン形状について説明する。
【００８７】
図６の（ａ）は、入力として与えられた設計データＤＤ内のラインパターンのレイアウトを示している。図６の（ｂ）は、設計データＤＤの領域ＡＡ内において隣接するラインパターンＤＰ１，ＤＰ２が、開口角モデルに基づいた設計データの補正処理によって補正された場合におけるシミュレーション形状ＳＰ１，ＳＰ２を、示している。図６の（ｃ）は、設計データＤＤの領域ＡＡ内において隣接するラインパターンＤＰ１，ＤＰ２を、周知の方法で設計データが補正された場合におけるシミュレーション形状ＳＰ１’，ＳＰ２’を、示している。図６の（ｂ）及び（ｃ）において、破線で示される形状は、設計データＤＤのラインパターンＤＰ１，ＤＰ２に対応している。
【００８８】
図６の（ｂ）及び（ｃ）において、図６の（ａ）の設計データＤＤ内のラインパターンＤＰ１，ＤＰ２に対して、開口角モデルに基づく補正処理及び周知の方法による補正処理が、それぞれ施されている。
【００８９】
図６の（ｂ）に示されるように、本実施形態で述べた開口角モデルに基づく設計データの補正処理が実行された場合、形成されるシミュレーションパターンＳＰ１，ＳＰ２は、設計パターンＤＰ１、ＤＰ２に近似したライン幅を実現している。そして、隣接するパターンＳＰ１，ＳＰ２間のスペースは、０．２００（任意値）となる。
【００９０】
図６の（ｃ）に示されるように、周知の技術によって、設計データＤＤ内の隣接するラインパターンＤＰ１，ＤＰ２が補正されたされた場合、そのシミュレーションパターンＳＰ１’，ＳＰ２’は、開口角モデルに基づいた補正処理に比較して、ライン幅が大きくなる。その結果として、隣接するシミュレーションパターンＳＰ１’，ＳＰ２’間の間隔は、０．１８０（任意値）となり、図６の（ｂ）の開口角モデルに基づくシミュレーションパターンＳＰ１，ＳＰ２間のスペースより、狭くなっている。
【００９１】
このように、開口角モデルに基づいた設計データのラインパターンに対する補正処理は、パターンの補正に起因して隣接するラインパターンの間隔が狭くなるのを、抑制できる。
【００９２】
以上のように、本実施形態の設計データの補正方法は、開口角モデルを用いたラインパターン及びラインパターン間のスペースの補正処理によって、設計データを補正する。
【００９３】
周知のルールベースに基づいた設計データ内のラインパターンの補正処理では、補正対象のラインパターンに加えて、他のラインパターンに予期しない補正処理が施される場合がある。また、隣接するラインパターンの両方に補正処理が施されたことによって、補正された箇所が新たな危険点となる可能性がある。周知の設計データに対する補正処理では、このような予期しない補正処理や補正により生じた危険点に起因して、ウェハに対する露光によって転写されたパターンの短絡や断線を引き起こされる可能性がある。このような設計データに対する補正処理に起因するラインパターン（またはスペース）の危険点の発生を抑制するために、補正のためのルール又は設計データを変更すると、新たな箇所で危険点が発生する可能性があり、設計データの補正と新たな危険点（補正エラー）の発生の連続となる。その結果として、設計データに対する補正処理が煩雑となり、半導体デバイスのＴＡＴが長期化する。
【００９４】
これに対して、本実施形態の設計データの補正方法は、ウェハ表面に対して垂直方向に寸法変換差の基準点が設定された開口角モデルを用い、補正対象のラインパターンとそれに隣り合うラインパターンとの相互干渉を考慮して、設計データの補正処理を実行する。これによって、本実施形態の設計データの補正方法は、比較的簡便に、設計データ内のラインパターン及びスペースパターンを補正できる。この結果として、設計データの補正処理が煩雑になるのを回避でき、半導体デバイスのＴＡＴを短縮できる。また、設計データの補正に開口角モデルを用いることによって、設計データを高精度で補正でき、半導体デバイスの製造歩留まりを向上できる。
【００９５】
また、本実施形態の設計データの補正方法によって補正された設計データに基づいて、フォトマスクを製造するためのマスクデータを作成することによって、高品質のフォトマスクを形成でき、半導体デバイスの製造歩留まりを向上できる。
【００９６】
尚、上述のように、本実施形態の設計データの補正方法及び補正された設計データに基づいてマスクデータを作成する方法は、記憶媒体１９に記憶されたプログラム２００として提供できる。
【００９７】
以上のように、本実施形態の設計データの補正方法によれば、半導体デバイスの設計データの作成及び補正の効率を向上できる。
【００９８】
［その他］
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９９】
１：コンピュータ、２：記憶装置、４：シミュレータ、３：設計データ、５１：補正データ、ＤＢ１：フィッティングパターンデータベース、ＤＢ２：開口角モデルデータベース、ＤＢ：危険点検出ルールデータベース。
【技術分野】
【０００１】
本発明の実施形態は、設計データの補正方法、設計データの補正プログラム及びフォトマスクの製造方法に関する。
【背景技術】
【０００２】
半導体デバイスの設計において、製品の仕様に沿った回路が設計された後、シリコンウェハ上に形成する回路パターンが描画される。この際、半導体プロセスにおける様々な制約（最小寸法、配線間隔、形状など）から定められたデザインルールとよばれる描画ルールに基づいて、ウェハ上における配線パターンを示す設計データを作成する。
【０００３】
その設計データは、ＴＡＴ（Turn Around Time）の短縮のため、プロセス条件が確定する前に、作成される場合がある。
【０００４】
上述のように、設計データを作成するためのデザインルールは、作製される半導体デバイスのプロセス条件を反映したルールであるため、設計データの作成後にプロセス条件が変更された場合において、作成された設計データに、その変更されたプロセス条件は反映されていない。そのため、変更されたプロセス条件を、設計データに反映し、設計データ内の配線パターンを補正する必要がある。
【０００５】
それゆえ、半導体デバイスの製造の効率化を考慮すると、プロセス条件の変更に対応するように、設計データ内の配線パターンを簡便且つ適切に補正できる手法が望まれている。
【先行技術文献】
【特許文献】
【０００６】
【特許文献１】特開２００８−１２２９４８号公報
【発明の概要】
【発明が解決しようとする課題】
【０００７】
半導体デバイスの設計データの補正の効率化を図る技術を提案する。
【課題を解決するための手段】
【０００８】
本実施形態の設計データの補正方法は、半導体デバイスの配線レイアウトを示す第１及び第２のラインパターンを含む第１の設計データにおいて、ウェハ表面に対して垂直方向において変換差予測点が設定された前記第１のラインパターンとそれに隣接する前記第２のラインパターンとの間の開口角に基づいて、開口角モデルを作成するステップと、前記開口角モデルに基づいて、前記第１の設計データが含む第１及び第２のラインパターンのライン幅及び間隔の少なくとも一方を補正し、前記第１の設計データを、補正された前記第１及び第２のラインパターンを含む第２の設計データに補正するステップと、を含む。
【図面の簡単な説明】
【０００９】
【図１】本実施形態の設計データの補正方法を実行するための構成を示す模式図。
【図２】開口角モデルを説明するための図。
【図３】本実施形態の設計データの補正方法を説明するためのフローチャート。
【図４】本実施形態の設計データの補正方法を説明するための図。
【図５】本実施形態の設計データの補正方法を説明するための図。
【図６】本実施形態の設計データの補正方法を説明するための図。
【発明を実施するための形態】
【００１０】
［実施形態］
以下、図面を参照しながら、本実施形態について詳細に説明する。以下の説明において、同一の機能及び構成を有する要素については、同一符号を付し、重複する説明は必要に応じて行う。
【００１１】
（１） 実施形態
図１乃至図６を用いて、第１の実施形態の設計データの補正方法及びフォトマスクの製造方法（マスクデータの作成方法）について、説明する。
【００１２】
（ａ） 構成
図１は、本実施形態の設計データの補正方法及びフォトマスクの製造方法（マスクデータの作成方法）を実行するための構成を説明するための図である。
【００１３】
図１に示されるように、本実施形態の設計データの補正方法及びマスクデータの作成方法は、コンピュータ１及び記憶装置２に記憶されたデータベースＤＢ１，ＤＢ２，ＤＢ３を用いて、実行される。
【００１４】
コンピュータ１は、制御部１１、演算部１２及び記憶部１３を含んでいる。
【００１５】
コンピュータ１には、半導体デバイスを形成するための設計データ３が入力される。設計データ３は、ウェハ上に形成される電界効果トランジスタのゲートパターンやウェハ内に形成されるウェル（不純物領域）のレイアウトを示すパターンデータや各配線レベルにおける素子間を接続するための配線（ラインパターン、配線パターン）の形状やレイアウトを示すパターンデータなど、半導体デバイスを形成するための各製造工程に対応するように複数のデータ（レイヤーデータともよばれる）３０を含んでいる。このように、半導体デバイスの配線レイアウトを示す設計データ３は、複数のラインパターンを含む。設計データ内の各ラインパターンは、半導体デバイスの配線に対応し、半導体デバイスの配線レイアウトに応じて、所定の配線幅をそれぞれ有する。設計データ内の各ラインパターンは、所定のスペース（配線間隔）を有して、隣接している。
【００１６】
設計データ３は、人の手により作成される場合もあるし、演算装置などを用いて回路の配線図から自動的に作成される場合もある。また、設計データ３は、プロセス条件が確定する前に作成されたデータである場合もあるし、プロセス条件が確定した後に作成されたデータである場合もある。
【００１７】
制御部１１は、例えば、入力された設計データ３に対して、本実施形態の設計データの補正方法及びマスクデータの作成方法を実行するためのソフトウェア（プログラム）２００を有している。制御部１１は、演算部１２に、後述の本実施形態における設計データ３に対する補正処理及び補正された設計データに基づいたマスクデータの作成処理を実行させる。
【００１８】
演算部１２は、制御部１１の制御によって、設計データ３に対する補正処理及びマスクデータの作成処理のための計算処理を実行する。
【００１９】
記憶部１３は、演算部１２の計算結果を一時的に記憶する。記憶部１３は、例えば、設計データ３又は記憶装置２のデータのようなコンピュータ１の外部からのデータを一時的に記憶する。
【００２０】
例えば、コンピュータ１は、設計データを補正するためのツール１８、設計データ又は設計データに基づいて形成されるマスクデータにおいて半導体デバイスの形成時に短絡／断線（ショート／オープン）が生じる可能性がある箇所（例えば、危険点、エラー、プロセス危険箇所又はホットスポットとよばれる）を検出するために、制御部１１及び演算部１２が利用するツール１８を、有している。このような半導体デバイスの配線パターン／配線レイアウトを設計するための機能を有するツール１８のことを、設計ツール１８とよぶ。設計ツール１８は、例えば、ソフトウェアとして提供される。設計ツール１８は、例えば、ＴａｒｇｅｔＭＤＰとよばれる設計データの補正処理用のツールを含む。
【００２１】
記憶装置２は、複数のデータベースＤＢ１，ＤＢ２，ＤＢ３を、記憶している。
【００２２】
データベース（以下では、フィッティングパターンデータベースともよぶ）ＤＢ１には、後述する開口角モデルを作成するための複数のフィッティングパターンデータ２１が格納されている。データベース（以下では、開口角モデルデータベースともよぶ）ＤＢ２には、開口角モデルを示す複数のデータ２２が格納されている。データベース（以下では、危険点検出ルールデータベースともよぶ）ＤＢ３には、危険点検出ルールを示す複数のデータ２３が格納されている。
【００２３】
危険点検出ルールは、例えば、あるプロセス条件において、配線パターンの最小寸法、配線間の最小間隔及び配線の形状などに基づいて、配線の不良（短絡又は断線）が生じる可能性がある危険点を含む配線パターン及び配線レイアウトを、設計データ又はマスクデータから検出するためのルールである。
【００２４】
記憶装置２は、例えば、ＨＤＤ又はサーバーである。
【００２５】
シミュレータ４は、例えば、マスクデータに対するリソグラフィによるシミュレーションを実行する。また、シミュレータ４は、コンピュータ１の内部に取り込まれていても良い。
【００２６】
尚、本実施形態の設計データの補正方法及びフォトマスクの製造方法（マスクデータの作成方法）を実行するためのプログラム２００は、メモリカードや光ディスクなどの記憶媒体１９から、コンピュータ１の制御部１１に供給されてもよい。また、プログラム２００は、インターネットや無線通信などの通信回線によって、制御部１１に供給されてもよい。データベースＤＢ１，ＤＢ２，ＤＢ３のデータ２１，２２，２３が、通信回線によって、コンピュータ１に供給されてもよい。また、設計ツール１８は、コンピュータ１内の記憶部１３内に格納されるプログラムでもよいし、記憶媒体１９内に格納されるプログラムでもよいし、または、コンピュータ１の外部から提供されるプログラムでもよい。
【００２７】
コンピュータ１は、後述の本実施形態の設計データの補正方法に基づいて、記憶装置２内のデータベースＤＢ１，ＤＢ２を用いて、入力された設計データ３に対する補正処理を実行する。そして、コンピュータ１はコンピュータ外部への出力データ５として、設計データ３の補正データ５１を出力する。さらには、コンピュータ１は、後述の本実施形態の設計データの補正方法及びマスクデータの作成方法に基づいて、記憶装置２内のデータベースＤＢ１，ＤＢ２，ＤＢ３を用いて、入力された設計データ３に対する補正処理及びマスクデータの作成処理を実行する。そして、コンピュータ１はマスクデータ５２を出力データ５として出力することもできる。
【００２８】
本実施形態の設計データの補正方法及びマスクデータの作成方法において、半導体デバイスのラインパターン（配線パターン）の開口角モデルに基づくデータの作成処理及び補正処理によって、設計データの補正データ５１が、形成される。
【００２９】
図２を用いて、本実施形態の設計データの補正方法に用いられる開口角モデルについて説明する。
【００３０】
図２の（ａ）は、配線パターンを模式的に示す平面図である。図２の（ｂ）は、配線パターンを模式的に示す鳥瞰図である。
【００３１】
図２の（ａ）及び（ｂ）において、Ｘ方向及びＹ方向は、ウェハ表面に対して水平方向を示し、Ｚ方向は、ウェハ表面に対して垂直方向を示している。Ｘ方向及びＹ方向は、互いに直交する。
【００３２】
半導体デバイスにおいて、所望の電気的特性を実現するために、設計パターンとの誤差が小さい寸法及び形状の配線を、ウェハ上に形成することが好ましい。それゆえ、設計パターンの寸法とウェハ上に形成される配線の寸法との変換差ΔＣＤ（以下、寸法変換差ΔＣＤとよぶ）があらかじめ予測され、その寸法変換差が、設計データのパターン形状に反映される。その寸法変換差が反映された設計データに基づいて、リソグラフィ工程で用いられるマスクパターン（マスクデータ）が形成され、所望の電気的特性の許容範囲内の配線が、ウェハ上に実現される。
【００３３】
図２の（ａ）及び（ｂ）に示されるように、開口角モデルにおいて、寸法変換差ΔＣＤの予測を行うための基準点（以下、変換差予測点とよぶ）Ｐ０は、ある配線パターン１１０の上面からウェハ（半導体基板）表面に対して垂直方向（深さ方向）における位置（寸法、深さ）“Ｈ”に、設定される。尚、開口角モデルにおいて、配線パターン）の側面（断面）は、垂直であると仮定されている。
【００３４】
変換差予測点Ｐ０における開口角θが、寸法変換差ΔＣＤを計算するために、用いられる。
【００３５】
開口角モデルにおいて、ウェハ表面に対して垂直方向における隣接パターン間の開口角θは、変換差予測点Ｐ０を中心とした球（円）ＣＣのうち、変換差予測点Ｐ０から引き出された直線が近傍のパターン１１１に干渉しない部分Ｐ１と予測点Ｐ０とが形成する角度θである。開口角θは、立体角で表される。
【００３６】
ウェハ表面に対して垂直方向における開口角θは、ウェハ表面に対して垂直方向における変換差予測点Ｐ０の位置（深さ、寸法“Ｈ”）とウェハ表面に対して水平方向において変換予測点が設定されたパターン１１０とそのパターンに隣接するパターン１１１との間のスペースの寸法（以下、スペース長とよぶ）“Ｓ”とにより、変動する。例えば、スペース長Ｓが大きくなれば、開口角θは大きくなり、寸法Ｈが大きくなれば、開口角θは小さくなる。
【００３７】
それゆえ、スペース長Ｓとウェハ表面に対して垂直方向における角度θとの関係が、ウェハ表面に対して垂直方向における変換差予測点Ｐ０の位置（寸法Ｈ）ごとに解析されることによって、開口角θが寸法Ｈをパラメータとして求められる。例えば、寸法Ｈをパラメータとした開口角θ（Ｈ）は、“ａｒｃｔａｎ（Ｓ／Ｈ）”で示される。寸法Ｈをパラメータとした開口角θ（Ｈ）は、隣接するラインパターンのスペース長を解析することによって、設計データから得ることができる。
【００３８】
ラインパターン（配線パターン、マスクパターン）１１０，１１１間のスペース長Ｓ、ウェハ表面に対する垂直方向の寸法Ｈ、開口角θ及びラインパターンの配線幅ＬＷが、開口角モデルを作成するためのフィッティングパターンデータ２１として、データベースＤＢ１内に格納される。
【００３９】
開口角θの大きさは、変換差予測点における入射物（例えば、光、ラジカル及びイオンなど）の入射量に影響を与え、寸法変換差ΔＣＤが変動する要因となる。開口角θが大きくなれば、開口角θの大きさに応じて、変換差予測点Ｐ０に入射される入射物の量が増大する。そのため、その開口角を有するマスクに基づいて加工される部材（導電体、絶縁体又は半導体）のエッチング量が増大し、配線の長さや幅が小さくなる又は大きくなる可能性がある。
【００４０】
図２の（ｃ）は、配線間の間隔と寸法変換差との関係を示している。図２の（ｃ）に示されるように、寸法変換差ΔＣＤは、スペース長をパラメータとして含む開口角θと相関関係を有する。図２の（ｃ）において、丸印は、実測値（実験値又はシミュレーション値）を示している。図２の（ｃ）において、ある変換差予測点Ｐ０の位置におけるスペース長Ｓと寸法変換差ΔＣＤとの関係が示されている。実測値に基づいて、ある開口角θ（Ｈ）における寸法変換差のモデルが、形成される。例えば、開口角モデルの寸法変換差ΔＣＤは、“ΔＣＤ＝Ａ＋Ｂ×θ（Ｈ）”で示される式（式中のＡ及びＢは係数）でモデル化される。これによって、あるプロセス条件における開口角モデルのモデル式ＭＬが得られる。
【００４１】
この開口角モデルに基づく寸法変換差ΔＣＤのモデル式ＭＬが、開口角モデルのデータ２２として、データベースＤＢ２に格納される。
【００４２】
このように、ウェハ表面に対して垂直方向における変換差予測点の位置（寸法Ｈ）毎に、スペース長Ｓと寸法変換差ΔＣＤとの関係が、測定及びデータベース化され、記憶装置２内のデータベースＤＢ１内に記憶される。例えば、開口角モデルの実測値がデータベース化されることによって、寸法変換差ΔＣＤのモデル式中の係数Ａ，Ｂを比較的容易に計算できる。なお、係数Ａ，Ｂは、例えば、最小二乗法などによって計算される。
【００４３】
例えば、開口角θは、スペース長Ｓをパラメータとして含むため、補正対象のラインパターン（配線）に対する隣接ラインパターンの影響（隣接パターン間の相互干渉）が、開口角モデルを用いた設計データの補正処理に反映される。
【００４４】
本実施形態の設計データの補正方法において、開口角モデルを計算するためのデータベースＤＢ１が、構築される。なお、寸法変換差ΔＣＤを含む開口角モデルのデータベースＤＢ２も、開口角モデルによって構築できる。
【００４５】
本実施形態の設計データの補正方法は、プロセス条件が変更された場合、プロセス条件が確定した後のフィッティングパターンデータによって補正された（変更された）開口角モデルを用いた処理（例えば、ＴａｒｇｅｔＭＤＰ）によって、補正できる。
【００４６】
本実施形態の設計データの補正方法は、配線の形成時における短絡又は断線が生じる可能性がある箇所（危険点）が設計データから検出された場合において、開口角モデルに基づいて、設計データが含む複数のラインパターン（配線パターン）の形状を補正することができる。
【００４７】
本実施形態の設計データの補正方法に用いられる開口角モデルのように、あるラインパターンとそれに隣接するラインパターンとの間の開口角θを考慮することによって、変換差予測点Ｐ０が設定されたパターンの周囲のレイアウトを反映して、設計データの補正量を予測することができる。それゆえ、本実施形態のように、開口角モデルに基づいて設計データを補正することによって、ある補正ルール（例えば、設計データ内のラインパターンの形状に基づくデザインルール）に基づいてラインパターン毎にそのラインパターンの形状を補正する場合に比較して、ラインパターンの形状の急峻な変化の発生を抑制できる。
【００４８】
また、本実施形態では、隣接するラインパターン間の相互干渉を考慮して、ラインパターンを補正できる。それゆえ、本実施形態の設計データの補正方法は、ある補正ルールに基づいて互いに隣接するラインパターンがそれぞれ補正された場合においてその補正された箇所が新たな危険点となってしまうようなエラー（補正エラー）が発生するのを、抑制できる。
【００４９】
したがって、本実施形態のように、開口角モデルを適用した設計データの補正方法は、比較的簡便に、プロセス条件の確定前の設計データを、プロセス条件が確定した後のデータに補正できる。
【００５０】
以上のように、本実施形態の設計データの補正方法は、半導体デバイスの設計データの作成及び補正の効率化を図る。
【００５１】
（ｂ） 方法
図３乃至図６を参照して、本実施形態の設計データの補正方法及びマスクデータの作成方法について説明する。図３は、本実施形態の設計データの補正方法及びマスクデータの作成方法（フォトマスクの製造方法）の処理フローを示している。図４は、コンピュータに入力されるデータ、入力されたデータに対するプロセス、及び、そのプロセスの結果として出力されるデータの対応関係を示す模式図である。以下では、図１及び図２も適宜用いて、図３に示される本実施形態の設計データの補正方法の処理フローについて説明する。
【００５２】
図３及び図４に示されるように、図１のコンピュータ１に、半導体デバイスの配線レイアウトを示す設計データ３が入力される（ＳＴ０）。例えば、設計データ３は、コンピュータ１の記憶部１３に一時的に記憶される。コンピュータ１の制御部１１は、設計データの補正方法及びマスクデータの作成方法が記述されたプログラム２００に基づいて、設計データ３に対する計算処理（補正処理）を、演算部１２に実行させる。
【００５３】
制御部１１は、演算部１２に、フィッティングパターンデータ２１から開口角モデルのパラメータを作成させる、又は、パラメータを調整させる（ステップＳＴ１）。
【００５４】
この開口角モデルのパラメータを作成する又は調整するための処理を、フィッティング処理（又は、単に、フィッティング）とよぶ。
【００５５】
例えば、フィッティング処理される開口角モデルは、プロセス条件が確定される前における暫定的なフィッティングパターンデータ２１から作成された開口角モデルでもよいし、プロセス条件が確定した後のフィッティングパターンデータ２１から作成された開口角モデルでもよい。
【００５６】
制御部１１は、記憶装置２のデータベースＤＢ１から、例えば、過去の実験又は製造プロセスに基づいて用意された開口角モデル作成用のフィッティングパターンデータ２１を、取得する。尚、フィッティング処理は、記憶装置２内に記憶されたデータを利用して実行されてもよいし、入力された設計データに対して開口角モデルのパラメータを新たに作成するように実行されてもよい。
【００５７】
フィッティング処理における設計データが含むラインパターンに対するパラメータの調整によって、例えば、隣接するパターンのピッチを変更せずに、パターン（ラインパターン）の幅（配線幅）又は、ラインパターン間の間隔（スペース）が、大きくされたり、小さくされたりする。このフィッティング処理時にプロセス条件が確定している場合、例えば、ラインパターンの形状の調整は、確定したプロセス条件に対応するように、実行される。
【００５８】
図５は、あるプロセス条件における開口角モデルに基づく配線レイアウトのデザインルールの一例が示されている。尚、開口角モデルにおける危険点（エラー）を含むライン幅及びスペースの組み合わせは、半導体デバイスの製造に用いられるプロセス条件に応じて、異なる。
【００５９】
図５の（ａ）において、網掛けで示された領域９９は、プロセス条件の確定前における危険点を含む加工形状（仕上がり形状）となるライン幅（配線幅）とスペース（配線間隔）との組み合わせを、示している。また、白抜きで示された領域９０は、プロセス条件の確定前における危険点を含ない仕上がり形状が得られるライン幅とスペースとの組み合わせを、示している。
【００６０】
設計データ３に対応する開口角モデルの精度を向上させるために、フィッティング処理に用いられるフィッティングパターンデータ２１のバリエーションは、複数であることが好ましい。
【００６１】
フィッティング処理におけるパラメータを調整するために設定されるプロセス条件は、半導体デバイスを形成するために確定されたプロセス条件でもよいし、設計データの補正後又はマスクデータの作成後に変更される可能性があるプロセス条件（暫定のプロセス条件）でもよい。このフィッティング処理において、プロセス条件が確定される前に作成されたフィッティングパターンデータに、確定されたプロセス条件が反映され、確定されたプロセス条件に基づくフィッティングパターンデータが作成されてもよい。
【００６２】
例えば、フィッティング処理によって作成又は調整された開口角モデルのモデル式は、開口角モデルデータ２２として開口角モデルデータベースＤＢ２に記憶される。
【００６３】
制御部１１は、開口角モデルデータベースＤＢ２に記憶された複数の開口角モデルデータ２２から入力された設計データ３に対応する開口角モデルデータ２２を取得する。ただし、入力された設計データの一部分に対応する開口角モデルデータ２２が、制御部１１によって取得される場合もある。そして、制御部１１は、開口角モデルに基づいて、設計データ３に対するパターン補正処理を、演算部１２に実行させる（ステップＳＴ２）。
【００６４】
開口角モデルデータ２２を用いた設計データ３に対するパターン補正処理は、例えば、ＴａｒｇｅｔＭＤＰなどの設計ツール１８を用いて実行される。図４に示されるように、入力Ｉ１としての設計データＡ（図１の設計データ３に相当）が、例えば、ターゲットＭＤＰなどの設計ツール１８を用いて、開口角モデルにおける寸法変換差のモデル式を考慮して、補正処理され、出力Ｏ１として設計データＢが出力される。
【００６５】
入力された設計データＡがプロセス条件の確定前に作成されたデータであり、かつ、このパターン補正処理後に半導体デバイスのプロセス条件が調整又は確定されている場合を、考える。この場合、フィッティング処理において、半導体デバイスのプロセス条件の調整後／確定後のフィッティングパターンデータを用いて、開口角モデルが作成される。以下では、半導体デバイスのプロセス条件の調整後／確定後のフィッティングパターンデータを用いて作成された開口角モデルのことを、その条件の反映後の開口角モデルとよぶ場合がある。開口角モデルが作成された後、設計データＡに条件の反映後の開口角モデルを用いた補正処理が再度行われることによって、プロセス条件の変更に対応した設計データＢが作成される。
【００６６】
補正後の開口角モデルに基づいた設計データに対する補正処理によって、図５の（ｂ）に示されるように、補正後のデザインルールでは、危険点が発生する可能性があるライン幅及びスペースの組み合わせ（斜線で示された領域ＮＡ）は、自動的に危険点が発生しないライン幅及びスペースの組み合わせに、補正される。
【００６７】
例えば、図５の（ｂ）に示されるように、プロセス条件が変更されることにより、暫定のプロセス条件において危険点を含む加工形状を含むパターン（レイアウト）を示す領域９９に加えて、変更されたプロセス条件において危険点が新たに発生した加工形状を含むパターンを示す領域（追加領域とよぶ）９５が、追加される。ここで、図５の（ｂ）において、組み合わせＮＡは、プロセス条件の変更前において危険点を含まない領域９０であったが、プロセス条件の変更後において危険点を含む追加領域９５になっている。ここで、変更されたプロセス条件によるフィッティングパターンデータを、開口角モデルに反映させることによって、補正後の開口角モデルに基づいた設計データのパターンの補正が実行される。その結果として、危険点を含む組み合わせＮＡから危険点を含まない組み合わせＯＡへ設計データのパターンが、自動的に変更される（補正される）。例えば、変更されたプロセス条件を用いて設計データに対するフィッティング処理が実行されることに伴って、設計ツール１８のプログラムが自動的に修正される。
【００６８】
尚、半導体デバイスに求められるパターンのレイアウトに応じて、ライン幅のみを小さくする又は大きくするように、設計データ内のラインパターンを補正してもよいし、スペースのみを小さくする又は大きくするように、設計データ内のラインパターン間の間隔を補正してもよい。
【００６９】
以上のように、本実施形態の開口角モデルを用いた設計データの補正方法は、プロセス条件が変更されることによる設計データの補正が、飛躍的に簡易になる。従来の設計データの補正処理において、プロセス条件が変更されると、人の手により、設計データのパターン、又は、危険点を含む組み合わせＮＡから危険点を含まない組み合わせＯＡへ補正するための設計ツール１８のプログラムを修正していた。
【００７０】
一方、本実施形態の設計データの補正方法において、プロセス条件の変更後の条件で設計データに対するフィッティング処理が実行されることによって、設計ツール１８のプログラムが自動的に修正される。その結果として、本実施形態の設計データの補正方法によれば、設計データの補正が、飛躍的に簡易になり、設計データの入力からマスクの作成までを短期間で行うことができる。
【００７１】
開口角モデルに基づいた設計データ内のラインパターンの補正は、基板（ウェハ）表面に対して垂直方向における位置を基準として、隣り合うラインパターン間の相互干渉を含めた補正を、実行できる。それゆえ、本実施形態のような開口角モデルを用いた設計データの補正は、補正対象のラインパターンのライン幅及び形状のみ考慮して設計データを補正する方法に比較して、高精度で、設計データ内のラインパターンまたはスペースを補正できる。
【００７２】
図３及び図４に示されるように、制御部１１は、開口角モデルに基づくパターン補正処理が施された設計データＢを入力Ｉ２として、その設計データに対する寸法変換差の反映を、演算部１２に実行させる（ステップＳＴ３）。
【００７３】
これによって、最初の設計データ内のパターン形状を寸法変換差が反映された設計データＢが、出力Ｏ２として、得られ、補正データ５１が形成される。この寸法変換差を設計データに反映する処理を、本実施形態では、寸法変換差反映処理とよぶ場合がある。この寸法変換差反映処理は、例えば、設計データＢと実際に加工されたパターンとを比較して、設計データＢのパターン形状を一律に太めたり、細めたりする。この寸法変換差反映処理も開口角モデルを用いて実行できる。
【００７４】
図３及び図４に示されるように、制御部１１は、設計データに対する補正処理を、演算部１２に実行させ、設計データに対応するマスクデータ５２を作成させる（ステップＳＴ４）。
【００７５】
図４に示されるように、開口角モデルに基づいた補正及び寸法変換差が反映された設計データＢが入力Ｉ３として扱われ、その設計データＢに対して、例えば、光近接効果補正処理（ＯＰＣ）が施される。これによって、出力Ｏ３としてのフォトマスクを製造するためのマスクデータ５２が、作成される。マスクデータが含むラインパターン（配線パターン）のことを、ラインマスクパターン（配線マスクパターン）とよぶ。
【００７６】
図３及び図４に示されるように、制御部１１は、作成されたマスクデータに対するシミュレーションを、例えばシミュレータ４を用いて、実行する（ステップＳＴ５）。このシミュレーションによって、作成されたマスクデータのラインマスクパターン及び隣接するラインマスクパターン間に、危険点（プロセス危険箇所、ホットスポット）が生じるか否かチェック（検証）される。
【００７７】
それゆえ、図４に示されるように、入力Ｉ４としてのマスクデータに対して、シミュレーションが実行される。実行されるシミュレーションは、例えば、リソグラフィシミュレーションである。これによって、出力Ｏ４としてのマスクデータのシミュレーション結果が得られる。
【００７８】
制御部１１は、記憶装置２内に格納されたデータベースＤＢ３から危険点検出ルールデータ２３を読み出す。制御部１１は、マスクデータに対するシミュレーション結果と危険点検出ルールデータ２３とに基づいて、例えば設計ツール１８によって、ラインマスクパターン及び隣接するラインマスクパターン間の危険点の有無を、確認する（ステップＳＴ６）。
【００７９】
開口角モデルに基づいた設計データに対する補正処理に加えて、このようなシミュレーションによるマスクデータ（又は設計データ）の検証処理によって、形成されるマスクデータの品質が向上される。
【００８０】
シミュレーションによって検証されたマスクデータ内に危険点が、検出された場合、フィッティング処理が再度実行される。この際、マスクデータ内において危険点が検出されたラインパターン又はラインパターンとスペースパターンとの組み合わせが、適切に補正されるように、マスクデータ内の危険点を含むラインパターンまたはラインパターンとスペースパターンとの組み合わせが、フィッティングパターンに反映される（ステップＳＴ７）。
【００８１】
マスクデータ内の危険点を含むラインパターンまたはラインパターンとスペースパターンとの組み合わせが追加されたフィッティングパターンデータ２１が作成され、設計データの補正処理中及びマスクデータの作成処理中に作成されたデータ２１は、フィッティングパターン２１のデータベースＤＢ１に、新たに格納（記憶）される。
【００８２】
そして、危険点を含む可能性がある設計データに対して、開口角モデルのフィッティング処理（ステップＳＴ１）が再度実行され、さらに、ステップＳＴ２からステップＳＴ５までの処理が、形成されるマスクデータ内に危険点が検出されなくなるまで繰り返される。
【００８３】
危険点が検出されない場合、開口角モデルに基づく設計データに対する補正処理及びマスクデータの作成処理が終了する。
【００８４】
作成されたマスクデータに基づいて、フォトマスクが製造され、製造されたフォトマスクを用いて、半導体デバイスが形成される。
【００８５】
これによって、入力された設計データを補正するための開口角モデルが形成され、入力された設計データは、その開口角モデルに基づいて補正される。
【００８６】
図６を用いて、本実施形態の設計データの補正方法によって形成されたパターン形状について説明する。
【００８７】
図６の（ａ）は、入力として与えられた設計データＤＤ内のラインパターンのレイアウトを示している。図６の（ｂ）は、設計データＤＤの領域ＡＡ内において隣接するラインパターンＤＰ１，ＤＰ２が、開口角モデルに基づいた設計データの補正処理によって補正された場合におけるシミュレーション形状ＳＰ１，ＳＰ２を、示している。図６の（ｃ）は、設計データＤＤの領域ＡＡ内において隣接するラインパターンＤＰ１，ＤＰ２を、周知の方法で設計データが補正された場合におけるシミュレーション形状ＳＰ１’，ＳＰ２’を、示している。図６の（ｂ）及び（ｃ）において、破線で示される形状は、設計データＤＤのラインパターンＤＰ１，ＤＰ２に対応している。
【００８８】
図６の（ｂ）及び（ｃ）において、図６の（ａ）の設計データＤＤ内のラインパターンＤＰ１，ＤＰ２に対して、開口角モデルに基づく補正処理及び周知の方法による補正処理が、それぞれ施されている。
【００８９】
図６の（ｂ）に示されるように、本実施形態で述べた開口角モデルに基づく設計データの補正処理が実行された場合、形成されるシミュレーションパターンＳＰ１，ＳＰ２は、設計パターンＤＰ１、ＤＰ２に近似したライン幅を実現している。そして、隣接するパターンＳＰ１，ＳＰ２間のスペースは、０．２００（任意値）となる。
【００９０】
図６の（ｃ）に示されるように、周知の技術によって、設計データＤＤ内の隣接するラインパターンＤＰ１，ＤＰ２が補正されたされた場合、そのシミュレーションパターンＳＰ１’，ＳＰ２’は、開口角モデルに基づいた補正処理に比較して、ライン幅が大きくなる。その結果として、隣接するシミュレーションパターンＳＰ１’，ＳＰ２’間の間隔は、０．１８０（任意値）となり、図６の（ｂ）の開口角モデルに基づくシミュレーションパターンＳＰ１，ＳＰ２間のスペースより、狭くなっている。
【００９１】
このように、開口角モデルに基づいた設計データのラインパターンに対する補正処理は、パターンの補正に起因して隣接するラインパターンの間隔が狭くなるのを、抑制できる。
【００９２】
以上のように、本実施形態の設計データの補正方法は、開口角モデルを用いたラインパターン及びラインパターン間のスペースの補正処理によって、設計データを補正する。
【００９３】
周知のルールベースに基づいた設計データ内のラインパターンの補正処理では、補正対象のラインパターンに加えて、他のラインパターンに予期しない補正処理が施される場合がある。また、隣接するラインパターンの両方に補正処理が施されたことによって、補正された箇所が新たな危険点となる可能性がある。周知の設計データに対する補正処理では、このような予期しない補正処理や補正により生じた危険点に起因して、ウェハに対する露光によって転写されたパターンの短絡や断線を引き起こされる可能性がある。このような設計データに対する補正処理に起因するラインパターン（またはスペース）の危険点の発生を抑制するために、補正のためのルール又は設計データを変更すると、新たな箇所で危険点が発生する可能性があり、設計データの補正と新たな危険点（補正エラー）の発生の連続となる。その結果として、設計データに対する補正処理が煩雑となり、半導体デバイスのＴＡＴが長期化する。
【００９４】
これに対して、本実施形態の設計データの補正方法は、ウェハ表面に対して垂直方向に寸法変換差の基準点が設定された開口角モデルを用い、補正対象のラインパターンとそれに隣り合うラインパターンとの相互干渉を考慮して、設計データの補正処理を実行する。これによって、本実施形態の設計データの補正方法は、比較的簡便に、設計データ内のラインパターン及びスペースパターンを補正できる。この結果として、設計データの補正処理が煩雑になるのを回避でき、半導体デバイスのＴＡＴを短縮できる。また、設計データの補正に開口角モデルを用いることによって、設計データを高精度で補正でき、半導体デバイスの製造歩留まりを向上できる。
【００９５】
また、本実施形態の設計データの補正方法によって補正された設計データに基づいて、フォトマスクを製造するためのマスクデータを作成することによって、高品質のフォトマスクを形成でき、半導体デバイスの製造歩留まりを向上できる。
【００９６】
尚、上述のように、本実施形態の設計データの補正方法及び補正された設計データに基づいてマスクデータを作成する方法は、記憶媒体１９に記憶されたプログラム２００として提供できる。
【００９７】
以上のように、本実施形態の設計データの補正方法によれば、半導体デバイスの設計データの作成及び補正の効率を向上できる。
【００９８】
［その他］
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【００９９】
１：コンピュータ、２：記憶装置、４：シミュレータ、３：設計データ、５１：補正データ、ＤＢ１：フィッティングパターンデータベース、ＤＢ２：開口角モデルデータベース、ＤＢ：危険点検出ルールデータベース。
【特許請求の範囲】
【請求項１】
半導体デバイスの配線レイアウトを示す第１及び第２のラインパターンを含む第１の設計データにおいて、ウェハ表面に対して垂直方向において変換差予測点が設定された前記第１のラインパターンとそれに隣接する前記第２のラインパターンとの間の開口角に基づいて、開口角モデルを作成するステップと、
前記開口角モデルに基づいて、前記第１の設計データが含む第１及び第２のラインパターンのライン幅及び間隔の少なくとも一方を補正し、前記第１の設計データを、補正された前記第１及び第２のラインパターンを含む第２の設計データに補正するステップと、
を具備することを特徴とする設計データの補正方法。
【請求項２】
前記第２の設計データに基づいてフォトマスクを製造するためのマスクデータを作成し、前記マスクデータ内のマスクパターンが前記半導体デバイスの形成時における危険点を含むか否か検証するステップを、さらに具備することを特徴とする請求項１に記載の設計データの補正方法。
【請求項３】
前記配線マスクパターンが危険点を含む場合に、検出された危険点に対応するライン幅及び間隔の少なくとも一方を、前記開口角モデルに反映するステップと、
を具備することを特徴とする請求項２に記載の設計データの補正方法。
【請求項４】
請求項１乃至３のいずれか１項に記載の設計データの補正方法のプログラムを含む記憶媒体。
【請求項５】
請求項１乃至３のいずれか１項に記載の設計データの補正方法によって補正された設計データに基づいて、前記半導体デバイスに対応するマスクデータを形成するステップを、具備することを特徴とするフォトマスクの製造方法。
【請求項１】
半導体デバイスの配線レイアウトを示す第１及び第２のラインパターンを含む第１の設計データにおいて、ウェハ表面に対して垂直方向において変換差予測点が設定された前記第１のラインパターンとそれに隣接する前記第２のラインパターンとの間の開口角に基づいて、開口角モデルを作成するステップと、
前記開口角モデルに基づいて、前記第１の設計データが含む第１及び第２のラインパターンのライン幅及び間隔の少なくとも一方を補正し、前記第１の設計データを、補正された前記第１及び第２のラインパターンを含む第２の設計データに補正するステップと、
を具備することを特徴とする設計データの補正方法。
【請求項２】
前記第２の設計データに基づいてフォトマスクを製造するためのマスクデータを作成し、前記マスクデータ内のマスクパターンが前記半導体デバイスの形成時における危険点を含むか否か検証するステップを、さらに具備することを特徴とする請求項１に記載の設計データの補正方法。
【請求項３】
前記配線マスクパターンが危険点を含む場合に、検出された危険点に対応するライン幅及び間隔の少なくとも一方を、前記開口角モデルに反映するステップと、
を具備することを特徴とする請求項２に記載の設計データの補正方法。
【請求項４】
請求項１乃至３のいずれか１項に記載の設計データの補正方法のプログラムを含む記憶媒体。
【請求項５】
請求項１乃至３のいずれか１項に記載の設計データの補正方法によって補正された設計データに基づいて、前記半導体デバイスに対応するマスクデータを形成するステップを、具備することを特徴とするフォトマスクの製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１３−９７２６７（Ｐ２０１３−９７２６７Ａ）
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願番号】特願２０１１−２４１４７５（Ｐ２０１１−２４１４７５）
【出願日】平成２３年１１月２日（２０１１．１１．２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２５年５月２０日（２０１３．５．２０）
【国際特許分類】
【出願日】平成２３年１１月２日（２０１１．１１．２）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]