送信回路、受信回路、送信方法、受信方法及び信号伝達システム
【課題】従来の信号伝達システムは、動作環境により論理判定に誤りが生じる問題があった。
【解決手段】本発明にかかる信号伝達システム１は、一次側コイル１１、二次側コイル１２、送信回路２、受信回路３を備える。一次側コイル１１と二次側コイル１２とは磁気的に結合される。送信回路２は、送信データに基づいて生成される送信信号の立ち上がりエッジ又は立ち下がりエッジに応じてドライブ回路２１に駆動制御信号を出力するプリドライバ回路２２と、駆動制御信号に応じて一次側コイル１１に増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流を供給するドライブ回路２１とを有する。受信回路３は、送信信号により二次側コイル１２に生じる受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力する受信信号検出回路３１と、検出電圧と基準電圧との電圧差に基づいて送信データを再生するヒステリシスコンパレータ３２とを有する。
【解決手段】本発明にかかる信号伝達システム１は、一次側コイル１１、二次側コイル１２、送信回路２、受信回路３を備える。一次側コイル１１と二次側コイル１２とは磁気的に結合される。送信回路２は、送信データに基づいて生成される送信信号の立ち上がりエッジ又は立ち下がりエッジに応じてドライブ回路２１に駆動制御信号を出力するプリドライバ回路２２と、駆動制御信号に応じて一次側コイル１１に増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流を供給するドライブ回路２１とを有する。受信回路３は、送信信号により二次側コイル１２に生じる受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力する受信信号検出回路３１と、検出電圧と基準電圧との電圧差に基づいて送信データを再生するヒステリシスコンパレータ３２とを有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は送信回路、受信回路、送信方法、受信方法及び信号伝達システムに関し、特に磁気的な結合により信号を伝達する交流結合手段を介して通信を行う送信回路、受信回路、送信方法、受信方法及び信号伝達システムに関する。
【背景技術】
【０００２】
電源電圧の異なる複数の半導体チップ間で信号を伝達する場合、配線により直接信号を伝達すると、伝達する信号の直流電圧成分に生じた電圧差によって半導体チップの破損や信号伝達の不具合が生じることがある。そこで、電源電圧の異なる複数の半導体チップ間で信号を伝達する場合、半導体チップ間を交流結合素子で接続し、交流信号のみを伝達することが行われる。この交流結合素子には、コンデンサやトランスフォーマ（以下、トランスと称す）がある。
【０００３】
ここで、トランスは、一次側コイルと二次側コイルとが磁気的に結合される交流結合素子である。交流結合素子としてトランスを用いた場合、トランスの一次側コイルと二次側コイルとの巻線比を調節することで、送信側の半導体チップの送信信号の電圧振幅にかかわらず受信側の半導体チップに適切な電圧振幅の信号を伝達することができる。そのため、トランスを用いて異なる電源電圧で動作する半導体チップ間の通信を行うことで、送信信号又は受信信号の電圧振幅を半導体チップ上で調節する必要が無くなる。以下の説明では、半導体チップ上に形成されたトランスを場合に応じてオンチップトランスと称す。
【０００４】
トランスを用いた信号伝達技術の例が特許文献１〜１１に開示されている。特許文献１〜５には、２つのオンチップトランスフォーマを用いて、データの値が第１の値から第２の値に遷移すると第１のトランスフォーマにパルス信号を送出し、データの値が第２の値から第１の値に遷移すると第２のトランスフォーマにパルス信号を送出する技術が開示されている。しかし、本方式では、直径が数百μｍから１ｍｍのトランスを二つ用いるためチップ面積が大きくなる問題がある。
【０００５】
特許文献１、２、４〜６には、データの値が第１の値の期間はオンチップトランスフォーマに連続的なパルス信号を送出し続け、データの値が第２の値の期間はオンチップトランスフォーマに信号を固定する技術が開示されている。しかし、本方式では、トランスを介して送信される信号の論理値が一定のレベルにある間は信号を送信し続けなければならないため、消費電力が大きくなる問題がある。
【０００６】
特許文献１、２、４、５には、データの値が第１の値の期間はオンチップトランスフォーマに第１の周波数の連続的なパルス信号を送出し続け、データの値が第２の値の期間はオンチップトランスフォーマに第２の周波数の連続的なパルス信号を送出し続ける技術が開示されている。しかし、本方式においても、トランスを介して送信される信号の論理値が一定のレベルにある間は信号を送信し続けなければならないため、消費電力が大きくなる問題がある。さらに、本方式では、周波数を判定するために用いる回路が煩雑になる、又は、フィルタ回路等の回路面積が大きくなる問題がある。
【０００７】
特許文献７には、データの値が第１の値から第２の値に遷移するとオンチップトランスフォーマに１つのパルスからなる信号を送出し、データの値が第２の値から第１の値に遷移するとオンチップトランスフォーマに連続する２つのパルスからなる信号を送出する技術が開示されている。しかし、本方式では、信号遅延が大きくなる問題がある。また、本方式では、受信回路においてパルス数を判別する判別回路が煩雑になる問題がある。
【０００８】
特許文献８、９には、交流結合素子を介して信号を伝達する半導体装置に搭載される受信回路が開示されている。当該受信回路では、受信回路側の二次コイルに生じた正のパルスと負のパルスとを受信クロックにより取り込む。しかし、特許文献８、９に記載の技術では、送信回路の送信タイミングと受信回路の受信タイミングとを同期する必要があり、非同期通信に対応できない問題がある。また、受信回路において常に受信クロックを生成する必要があり、消費電力が大きくなる問題がある。
【０００９】
上記特許文献１〜９に記載の技術では、チップ面積が増大する、又は、消費電力が増大する問題がある。そこで、チップ面積及び消費電力を抑制するために、二次側コイルに生じた電圧変動から送信された伝達信号を再生する技術が特許文献１０、１１に開示されている。
【００１０】
特許文献１０には、伝達信号の立ち上がりエッジ及び立ち下がりエッジのぞれぞれで正の電流パルス及び負の電流パルスを生成する送信回路と、正の電流パルス及び負の電流パルスにより二次コイルに生じた誘導起電力及び逆誘導起電力から正の電流パルスに対応したパルスｏｕｔｎと負の電流パルスに対応したパルスｏｕｔｐとを生成し、パルスｏｕｔｎ、ｏｕｔｐの順序により伝達信号の立ち上がりと立ち下がりを判定し、伝達信号を再生する受信回路と、が開示されている。
【００１１】
特許文献１１には、伝達信号の立ち上がりエッジと立ち下がりエッジとに対応して、一次側コイルに流れる電流を急峻に上昇または下降させ、エッジに続く信号レベルが一定になる期間にコイルに流れる電流を指数関数的にゼロまで戻す技術が開示されている。これにより、特許文献１１では、二次側コイルに生じる電圧を上下非対称とし、受信回路のヒステリシスコンパレータにより当該二次側コイルに生じる電圧を検出し、当該検出結果から伝達信号を再生する。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第６２６２６００号明細書
【特許文献２】米国特許第６５２５５６６号明細書
【特許文献３】米国特許第６８７３０６５号明細書
【特許文献４】米国特許第６９０３５７８号明細書
【特許文献５】米国特許第６９２２０８０号明細書
【特許文献６】米国特許第７３０２２４７号明細書
【特許文献７】米国特許第７０７５３２９号明細書
【特許文献８】特開２００５−２２８９８１号公報
【特許文献９】特開２００９−１８８４６８号公報
【特許文献１０】特開２００７−３６４９７号公報
【特許文献１１】特開平８−２３６６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１０に記載の技術では、伝達信号をパルス幅の短い短パルスで変調して送信する場合に、二次側コイルに生じる電圧変動の間隔が狭くなり、受信回路において受信信号の誤判定が発生する問題がある。また、特許文献１１に記載の技術では、短パルスにより伝達信号を変調する場合、短パルスの立ち上がりエッジと立ち下がりエッジとの間隔を一次側コイルの駆動電流がゼロに戻るまでの期間よりも短くした場合に、受信回路において受信信号の誤判定が発生する問題がある。
【００１４】
本発明は、このような問題を解決するためになされたものであり、送信信号をパルス幅の短い短パルスで変調して送信する場合においても、受信信号の誤受信を防止する送信回路、受信回路、送信方法、受信方法及び信号伝達システムを提供することを目的としている。
【課題を解決するための手段】
【００１５】
本発明にかかる送信回路は、送信データに基づいて生成される送信信号の立ち上がりエッジ又は立ち下がりエッジに応じて前記ドライブ回路に駆動制御信号を出力するプリドライバ回路と、受信回路側に設けられる二次側コイルと磁気的に結合される一次側コイルを前記駆動制御信号に応じて増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動するドライブ回路と、を有するものである。
【００１６】
本発明にかかる受信回路は、増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動される一次側コイルと磁気的に結合される二次側コイルに、前記一次側コイルに流れる送信信号により生じる受信信号を受信する受信回路であって、前記二次側コイルの一方の端子に接続され、前記受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力する受信信号検出回路と、前記検出電圧と比較電圧との電圧差に基づいて前記受信信号を生成した送信データを再生するヒステリシスコンパレータと、を有するものである。
【００１７】
本発明にかかる送信方法は、受信回路側に設けられる二次側コイルと磁気的に結合される一次側コイルに駆動電流を供給することにより、送信データに基づいて生成される送信信号を前記受信回路に送信する送信方法であって、前記送信信号の立ち上がりエッジ又は立ち下がりエッジに応じて駆動制御信号を出力し、前記駆動制御信号に応じて立ち上がり時間変化量と立ち下がり時間変化量とが異なる前記駆動電流を出力するものである。
【００１８】
本発明にかかる受信方法は、増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動される一次側コイルと磁気的に結合される二次側コイルに、前記一次側コイルに流れる送信信号により生じる受信信号を受信する受信方法であって、前記二次側コイルの一方の端子から、前記受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力し、前記検出電圧と比較電圧との電圧差に基づいて前記受信信号を生成した送信データを再生するものである。
【００１９】
本発明にかかる信号伝達システムは、送信回路側に設けられる一次側コイルと、前記一次側コイルと磁気的に結合される二次側コイルと、送信データに基づいて生成される送信信号の立ち上がりエッジ又は立ち下がりエッジに応じて前記ドライブ回路に駆動制御信号を出力するプリドライバ回路と、前記駆動制御信号に応じて前記一次側コイルに増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流を供給するドライブ回路と、前記二次側コイルの一方の端子に接続され、前記送信信号により前記二次側コイルに生じる受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力する受信信号検出回路と、前記検出電圧と比較電圧との電圧差に基づいて前記受信信号を生成した送信データを再生するヒステリシスコンパレータと、を有するものである。
【発明の効果】
【００２０】
本発明により、動作環境に起因する論理判定の誤りを防ぐことができる信号伝達システムを提供することができる。
【図面の簡単な説明】
【００２１】
【図１】実施の形態１にかかる信号伝達システムの構成例を示す図である。
【図２】実施の形態１にかかる信号伝達システムの実装例を示す図である。
【図３】実施の形態１にかかる信号伝達システムの構成例を示す図である。
【図４】実施の形態１にかかるヒステリシスコンパレータの動作特性を示す図である。
【図５】実施の形態１にかかるドライブ回路の回路図である。
【図６】実施の形態１にかかる送信回路の動作を示すタイミングチャートである。
【図７】実施の形態１にかかる送信回路の動作を示すタイミングチャートである。
【図８】実施の形態１にかかる送信回路の動作を示すタイミングチャートである。
【図９】実施の形態１にかかる送信回路の回路図である。
【図１０】実施の形態１にかかる送信回路の動作を示すタイミングチャートである。
【図１１】実施の形態１にかかる送信回路の動作を示すタイミングチャートである。
【図１２】実施の形態１にかかる送信回路の回路図である。
【図１３】関連する送信回路の動作を示すタイミングチャートである。
【図１４】実施の形態１にかかる受信回路の構成例を示すである。
【図１５】実施の形態１にかかる閾値回路の出力特性を示す図である。
【図１６】閾値素子の構成例を示す図である。
【図１７】実施の形態１にかかる受信回路の回路図である。
【図１８】実施の形態１にかかる受信回路の動作を示すタイミングチャートである。
【図１９】実施の形態１にかかる受信回路の回路図である。
【図２０】実施の形態２にかかる送信回路の構成例を示すである。
【図２１】実施の形態２にかかる送信回路の構成例を示すである。
【図２２】実施の形態３にかかる送信回路の構成例を示すである。
【図２３】実施の形態３にかかる送信回路の構成例を示すである。
【図２４】実施の形態３にかかる送信回路の動作を示すタイミングチャートである。
【図２５】実施の形態３にかかる送信回路の構成例を示すである。
【図２６】実施の形態３にかかる送信回路の動作を示すタイミングチャートである。
【図２７】実施の形態４にかかる受信回路の構成例を示すである。
【図２８】実施の形態４にかかる受信回路の構成例を示すである。
【図２９】実施の形態４にかかる受信回路の構成例を示すである。
【図３０】実施の形態４にかかる受信回路の構成例を示すである。
【図３１】実施の形態５にかかる受信回路の構成例を示すである。
【図３２】実施の形態６にかかる受信回路の構成例を示すである。
【図３３】実施の形態６にかかる受信信号検出回路の動作を示すタイミングチャートである。
【図３４】実施の形態１〜５にかかる受信信号検出回路の動作を示すタイミングチャートである。
【図３５】実施の形態１〜５にかかる受信信号検出回路の動作を示すタイミングチャートである。
【図３６】実施の形態６にかかる受信回路の回路図である。
【図３７】実施の形態６にかかる受信回路の回路図である。
【図３８】本発明にかかる送信回路及び受信回路の構成例である。
【図３９】本発明にかかる信号伝達システムの実装例を示すである。
【図４０】本発明にかかる信号伝達システムの実装例を示すである。
【図４１】本発明にかかる信号伝達システムの実装例を示すである。
【図４２】本発明にかかる信号伝達システムの実装例を示すである。
【図４３】本発明にかかる信号伝達システムの実装例を示すである。
【図４４】本発明にかかる信号伝達システムの実装例を示すである。
【図４５】本発明にかかる信号伝達システムの実装例を示すである。
【図４６】本発明にかかる信号伝達システムの実装例を示すである。
【図４７】本発明にかかる信号伝達システムの実装例を示すである。
【図４８】本発明にかかる信号伝達システムの実装例を示すである。
【発明を実施するための形態】
【００２２】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明にかかる信号伝達システム１全体の構成例を示すものである。図１に示した信号伝達システム１は、送信回路２、受信回路３、トランスフォーマ１０を備える。トランスフォーマ１０は、一次側コイル１１及び二次側コイル１２とからなり、交流信号を一次側コイル１１から二次側コイルに伝達する交流結合素子である。トランスフォーマ１０は、互いに磁気的に結合される。
【００２３】
図２に信号伝達システム１の実装例を示す。図２に示す実装状態は、半導体パッケージ９１に第１の半導体チップ９３及び第２の半導体チップ９４が搭載される。この第１の半導体チップ９３及び第２の半導体チップ９４は、それぞれパッドＰｄを有する。そして、第１の半導体チップ９３及び第２の半導体チップ９４のパッドＰｄは、図示しないボンディングワイヤを介して半導体パッケージ９１に設けられたリード端子９２と接続される。
【００２４】
第１の半導体チップ９３には送信回路２が形成される。また、第１の半導体チップ９３には、一次側コイル１１及び二次側コイル１２が形成される。一方、第２の半導体チップ９４には、受信回路３が形成される。第２の半導体チップ９４には、受信回路３と接続されるパッドが形成され、第１の半導体チップ９３には、二次側コイル１２と接続されるパッドが形成される。そして、受信回路３は、パッドとボンディングワイヤとを介して第１の半導体チップ９３に形成された二次側コイル１２と接続される。
【００２５】
信号伝達システム１は、パッドＰｄから入力される送信データを送信回路２が駆動信号に変換し、一次側コイルに送信信号として出力する。信号伝達システム１は、トランスフォーマ１０の一次側コイル１１を用いて送信信号（ｉ（ｔ））を磁気信号に変換し、二次側コイル１２を用いて当該磁気信号を受信信号（ＶＲ）に変換する。そして、受信回路３は、受信信号に基づいて送信データを再生する。これによって、電気的に絶縁された第１の半導体チップ９３と第２の半導体チップ９４との間で信号伝達を可能にする。
【００２６】
続いて、信号伝達システム１の構成例の詳細について説明する。図３に示した回路は、実施の形態１にかかる信号伝達システム１の詳細なブロック図である。送信回路２は、ドライブ回路２１、プリドライバ回路２２を有する。ドライブ回路２１は、受信回路３側に設けられる二次側コイル１２と磁気的に結合される一次側コイル１１を、駆動制御信号に応じて増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動する。なお、正の駆動電流及び負の駆動電流は、駆動電流ｉ（ｔ）として一次側コイル１１に供給される。プリドライバ回路２２は、送信データＴｘＩＮに基づいて生成される送信信号の立ち上がりエッジ又は立ち下がりエッジに応じてドライブ回路に駆動制御信号を出力する。
【００２７】
受信回路３は、受信信号検出回路３１、ヒステリシスコンパレータ３２を有する。受信信号検出回路３１は、入力端子が二次側コイル１２と接続される。受信信号検出回路３１は、二次側コイル１２の一方の端子に接続され、受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力する。
【００２８】
ヒステリシスコンパレータ３２は、受信信号検出回路３１の出力端子に接続され、検出電圧と比較電圧との電圧差に基づいて受信信号を生成した送信データＴｘＩＮを再生し、出力データＲｘＯＵＴとして出力する。具体的には、図４に示すように、ヒステリシスコンパレータ３２は、検出電圧と比較電圧との電位差ＶＲ２が入力電圧Ｖｉｎとして入力され、入力電圧Ｖｉｎが所定の電位差Ｖｔｈ１以上になると出力電圧Ｖｏｕｔの論理レベルをハイレベルとする。一方、ヒステリシスコンパレータ３２は、入力電圧Ｖｉｎが所定の電位差Ｖｔｈ２以下になると出力電圧Ｖｏｕｔの論理レベルをローレベルとする。これらの論理レベルが出力データＲｘＯＵＴとして出力される。
【００２９】
次に、送信回路２の具体的な構成及び動作について説明する。図５は、ドライブ回路２１の具体的な回路の構成例を示す図である。図５に示すように、ドライブ回路２１は、ｐチャネルＭＯＳトランジスタＭＰ１、ＭＰ２と、ｎチャネルＭＯＳトランジスタＭＮ１、ＭＮ２を有する。ｐチャネルＭＯＳトランジスタＭＰ１のソースは第１の基準電圧（例えば、電源Ｖｒｅｆ）に接続され、ドレインはｎチャネルＭＯＳトランジスタＭＮ１のドレインに接続される。また、ｐチャネルＭＯＳトランジスタＭＰ１のドレインとｎチャネルトランジスタＭＮ１のドレインとが接続されるノードは、一次側コイルの第１の端子に接続される。ｎチャネルＭＯＳトランジスタＭＮ１のソースは第２の基準電圧（例えば、グランド）に接続される。また、ｐチャネルＭＯＳトランジスタＭＰ１のゲートには、制御信号ＶＧＰ１が与えられる。ｎチャネルＭＯＳトランジスタＭＮ１のゲートには、制御信号ＶＧＮ１が与えられる。
【００３０】
ｐチャネルＭＯＳトランジスタＭＰ２のソースは第１の基準電圧（例えば、電源Ｖｒｅｆ）に接続され、ドレインはｎチャネルＭＯＳトランジスタＭＮ２のドレインに接続される。また、ｐチャネルＭＯＳトランジスタＭＰ２のドレインとｎチャネルトランジスタＭＮ２のドレインとが接続されるノードは、一次側コイルの第２の端子に接続される。ｎチャネルＭＯＳトランジスタＭＮ２のソースは第２の基準電圧（例えば、グランド）に接続される。また、ｐチャネルＭＯＳトランジスタＭＰ２のゲートには、制御信号ＶＧＰ２が与えられる。ｎチャネルＭＯＳトランジスタＭＮ２のゲートには、制御信号ＶＧＮ２が与えられる。
【００３１】
なお、図５に示す例では、制御信号ＶＧＮ２を出力するプリドライバ回路２２のみが接続された構成を示したが、それぞれのトランジスタのゲートには、プリドライバ回路２２が接続されるか、または送信データＴｘＩＮを電圧信号に変換するアンプが接続される（図示省略）。つまり、送信データＴｘＩＮがプリドライバ回路２２またはアンプを介してそれぞれのトランジスタのゲートに入力される。制御信号ＶＧＰ１、ＶＧＰ２、ＶＧＮ１は、送信データＴｘＩＮに基づき図示を省略した回路が生成するものである。
【００３２】
また、ドライブ回路２１は、一次側コイルに対して正の駆動電流と負の駆動電流を与える。この正の駆動電流とは、一次側コイルの第１の端子から第２の端子に向かって流れる電流のことを言い、負の駆動電流とは、一次側コイルの第２の端子から第１の端子に向かって流れる電流のことを言う。
【００３３】
ここで、図５に示したドライブ回路２１の動作例について、図６に示す送信回路２内部の波形を用いて説明する。プリドライバ回路２２は送信回路２のｎチャネルＭＯＳトランジスタＭＮ１、ＭＮ２のゲートに、急峻な立ち上がりと緩やかな立ち下がりを有する電圧ＶＧＮ１、ＶＧＮ２を与える。このとき、オン状態にするｎチャネルＭＯＳトランジスタと対角の位置にあるｐチャネルＭＯＳトランジスタ（ＭＮ１に対してはＭＰ２、ＭＮ２に対してはＭＰ１）を予めオン状態にしておく。つまり、ｐチャネルＭＯＳトランジスタをオン状態とするために、アンプを介した送信データＴｘＩＮ、すなわちゲート電圧ＶＧＰ１、ＶＧＰ２がゲートに与えられる。
【００３４】
ここで、ｎチャネルＭＯＳトランジスタに与えるゲート電圧と、ソース‐ドレイン間に流れる電流はおおよそ比例する。そのため、図６に示すようにｎチャネルＭＯＳトランジスタＭＮ１、ＭＮ２のゲートに入力された急峻な立ち上がりと緩やかな立ち下がりを有する電圧ＶＧＮ１、ＶＧＮ２によって、一次側コイル１１に流れる駆動電流ｉは急峻な立ち上がりと緩やかな立ち下がりを有することとなる。
【００３５】
なお、ｎチャネルＭＯＳトランジスタを予めオン状態にしておき、ｐチャネルＭＯＳトランジスタのゲート端子に急峻な立ち上がりと立ち下がりを有する電圧波形を印加してもよい。
【００３６】
また、一次側コイル１１に流れる電流の向きを逆転させるためには、図５に示したｐチャネルＭＯＳトランジスタＭＰ１とｎチャネルＭＯＳトランジスタＭＮ２をオンさせるか、ｐチャネルＭＯＳトランジスタＭＰ２とｎチャネルＭＯＳトランジスタＭＮ１をオンさせるかを、それぞれのゲート電圧の制御によって選択すればよい。
【００３７】
一方、図７に示すように、予めｎチャネルＭＯＳトランジスタをオン状態としておき、ｐチャネルＭＯＳトランジスタのゲート電圧を急峻にローレベルにすることで一次側コイルの駆動電流ｉを急峻に立ち上げてもよい。これにより、駆動電流ｉは急峻に立ち上がる。一方、駆動電流ｉを緩やかに立ち下げる場合は、予めオン状態にしておいたｎチャネルＭＯＳトランジスタのゲート電圧を緩やかにローレベルにすることによって、一次側コイル１１の駆動電流ｉが緩やかに立ち下がる。
【００３８】
このように、ドライブ回路２１が有するそれぞれのトランジスタのゲート電圧を制御することにより、一次側コイル１１に流れる電流は急峻な立ち上がりと緩やかな立ち下がり、または急峻な立ち下がりと緩やかな立ち上がりを有する波形となる。
【００３９】
次に、プリドライバ回路２２の動作例について説明する。プリドライバ回路２２は、上記のようにドライブ回路２１のトランジスタのゲート電圧を制御する駆動制御信号を出力する。具体的には、制御するゲートに対して電流を供給したり電流を引き抜いたりする。
【００４０】
このとき、式（１）に示すように、二次側コイル１２に現れる電圧ＶＲは、一次側コイル１１に流れる電流の時間微分に比例する。また、一次側コイル１１に流れる電流は、おおよそドライブ回路２１のトランジスタ（ＭＰ１、ＭＰ２、ＮＭ１、ＭＮ２）のゲート電圧に比例する。さらに、ドライブ回路２１のトランジスタのゲート電圧は、当該ゲートに流れる電流の積分に比例する。したがって、二次側コイル１２に現れる電圧は、一次側コイル１１に流れる電流を制限しているドライブ回路２１のトランジスタのゲート電圧におおよそ比例する。なお、ｇｍはＭＯＳトランジスタのトランスコンダクタンスである。
【００４１】
【数１】
【００４２】
つまり、プリドライバ回路２２が、ドライブ回路２１のトランジスタのゲートに流す電流を制御することによって、二次側コイル１２に現れる電圧ＶＲの波形を制御することができる。プリドライバ回路２２がｎチャネルＭＯＳトランジスタＭＮ２に出力する電流ＩＧＮ２、ｎチャネルＭＯＳトランジスタＭＮ２のゲート電圧ＶＧＮ２、二次側コイル１２に現れる電圧ＶＲの波形を図８に示す。
【００４３】
図８に示した波形における動作を説明する。まず、図５に示した回路において、ドライブ回路２１のｐチャネルＭＯＳトランジスタＭＰ１を予めオン状態にしておく。次に、ｎチャネルＭＯＳトランジスタＭＮ２のゲート電圧ＶＧＮ２を急峻に立ち上げるように、プリドライバ回路２２は大きな電流ｉＧＮ２を供給する。すると、急峻に立ち上がったゲート電圧ＶＧＮ２によって、ドライブ回路２１から一次側コイル１１に大きな駆動電流ｉが流れるため、二次側コイル１２には振幅の大きい電圧ＶＲが生じる。
【００４４】
その後、ゲート電圧ＶＧＮ２を緩やかに立ち下げるように、プリドライバ回路２２は、小さな電流ｉＧＮ２をゲートから引き抜く。これによって、ゲート電圧ＶＧＮ２が緩やかに立ち下がり、二次側コイル１２には小さな負の振幅を有する電圧ＶＲが生じる。
【００４５】
このように、ドライブ回路２１のトランジスタのゲート電流を制御するプリドライバ回路２２を備えることによって、二次側コイル１２に現れる電圧ＶＲの振幅、つまり電圧ＶＲの時間変化率を制御する。なお、ｎチャネルＭＯＳトランジスタＭＮ１を予めオン状態にしておき、ｐチャネルＭＯＳトランジスタＭＰ２のゲート電流をプリドライバ回路２２によって制御してもよいし、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタの双方のゲートにプリドライバ回路２２を接続し、ｎチャネルＭＯＳトランジスタのゲートを大きな電流で急速にチャージして、その後ｐチャネルＭＯＳトランジスタのゲートを小さな電流で徐々にオフ状態にする制御をしてもよい。
【００４６】
図９は、プリドライバ回路２２の具体的な回路の構成例を示した図である。プリドライバ回路２２は、ｐチャネルＭＯＳトランジスタＭＰ３、ｎチャネルＭＯＳトランジスタＭＮ３、パルス発生器２２１を有する。ｐチャネルＭＯＳトランジスタＭＰ３のソース端子には第３の基準電圧源に接続され、ｎチャネルＭＯＳトランジスタＭＮ３のソース端子は第４の基準電圧源（例えば、グランド）に接続される。また、ｐチャネルＭＯＳトランジスタＭＰ３のドレイン端子とｎチャネルＭＯＳトランジスタＭＮ３のドレイン端子は、プリドライバ回路２２の出力端子に接続される。なお、図９の回路においてはプリドライバ回路２２の出力端子はｎチャネルＭＯＳトランジスタＭＮ１のゲートに接続される。
【００４７】
パルス発生器２２１には、送信データＴｘＩＮが入力される。パルス発生器２２１は、ｐチャネルＭＯＳトランジスタＭＰ３及びｎチャネルＭＯＳトランジスタＭＮ３のそれぞれのゲートに、送信データＴｘＩＮの論理レベルに対応したパルスを出力し、これらのトランジスタを交互にオン状態にする。ここで、図１０に示すようにｎチャネルＭＯＳトランジスタＭＮ１のゲート電圧をチャージする場合には大きな電流ｉＧＮ１を供給し、ディスチャージする場合には小さな電流ｉＧＮ１を徐々に引き抜く場合においては、プリドライバ回路２２のｐチャネルＭＯＳトランジスタＭＰ３のオン抵抗ＲＯＮＰを小さくし、ｎチャネルＭＯＳトランジスタＭＮ３のオン抵抗ＲＯＮＮを大きくする。これによって、ｎチャネルＭＯＳトランジスタＭＮ１のゲートに供給する電流と引き抜く電流の大きさを変えることができる。
【００４８】
例えば、ＲＯＮＰ：ＲＯＮＮ＝１：２とすると、ｎチャネルＭＯＳトランジスタＭＮ１のゲートに流れる電流ｉＧＮ１の比は、立ち上がり電流：立ち下がり電流＝２：１となる。同様に、二次側コイル１２の起電力（ＶＲ）もゲートに流れる電流ｉＧＮ１に比例した正負の振幅を有するパルスが現れる。
【００４９】
このように、プリドライバ回路２２のｐチャネルＭＯＳトランジスタＭＮ３とｎチャネルＭＯＳトランジスタＭＮ３のオン抵抗の比を予め設定しておくことにより、二次側コイル１２に現れる電圧ＶＲの波形の正負の向き及び振幅を設定することができる。したがって、受信回路３において、二次側コイル１２に生じる電圧ＶＲの波形が、正負のどちらの振幅が閾値を超えたか、または正負のどちらの振幅が大きいかを判別すれば、送信回路２が送出した信号の論理レベルを判定することができる。
【００５０】
図１１に示すように二次側コイル１２に正の大きな振幅を有する波形を発生させる場合には、図１２に示した回路構成としてもよい。つまり、プリドライバ回路２２をｐチャネルＭＯＳトランジスタＭＰ１のゲートに接続する構成としてもよい。このとき、ＲＯＮＰ：ＲＯＮＮ＝２：１とすると、ｐチャネルＭＯＳトランジスタＭＰ１のゲートに流れる電流ｉＧＰ１の比は、立ち上がり電流：立ち下がり電流＝１：２となる。
【００５１】
以上が送信回路２の構成及び動作の説明である。通常、送信データＴｘＩＮの論理レベルに応じて一次側コイル１１の電流ｉの流す向きを変える方式においては、図１３に示すように、電圧ＶＲの波形が短時間で正負の両極に振れる。そのため、信号成分ｓｉｇとノイズ成分ｎｏｉｓｅの判別が難しく、受信回路３における論理値の判定が困難であった。
【００５２】
しかし、本発明にかかる送信回路２は、プリドライバ回路２２がドライブ回路２１を制御することによって、一次側コイル１１に供給する電流の立ち上がりと立ち下がりの時間変化率を制御できる。その結果、図８において説明したように、二次側コイルに生じる電圧ＶＲの波形の正負の振幅に差を設けることができるだけでなく、波形の変化の速度も調整することができる。したがって、二次側コイル１２に生じる電圧ＶＲが短時間に正負の両極に振れる信号とならないため、論理値の誤判定を防止することができる。
【００５３】
以下では、受信回路３の構成及び動作について説明する。図１４は、受信回路３の具体的な回路の構成例を示す図である。受信信号検出回路３１は、閾値回路３１１、容量素子３１２、抵抗素子３１３を有する。閾値回路３１１は、入力端子が二次側コイル１２と接続され、出力端子がヒステリシスコンパレータ３２と接続され、入力端子と出力端子との間の電圧Ｖｍが一定値以上になると電流ｉｍが流れる。また、閾値回路３１１の出力端子には、比較電圧となるバイアス電圧ＶＢＩＡＳが印加され、電圧ＶＢＩＡＳの電圧源（図示省略）と容量素子を介して接続される。
【００５４】
図１５に閾値回路３１１の動作を表すグラフを示す。上述したように、閾値回路３１１の両端の電圧Ｖｍが閾値電圧Ｖｔｈ３よりも大きくなると、当該電圧Ｖｍに比例した大きさの電流ｉｍが流れる。また、両端の電圧Ｖｍが閾値電圧Ｖｔｈ４よりも小さくなった場合にも、当該電圧Ｖｍの大きさに比例した大きさの電流ｉｍが流れる。一方、両端の電圧Ｖｍが閾値電圧Ｖｔｈ４以上Ｖｔｈ３以下である場合には、閾値回路３１１には電流は流れない。
【００５５】
ここで、図１６を用いて、閾値回路３１１の具体的な構成例について説明する。図１６に示すように、閾値回路３１１が有する閾値素子としてＰＮ接合やショットキー接合を用いたダイオード用いてもよいし、ｎチャネルＭＯＳトランジスタまたはｐチャネルＭＯＳトランジスタのゲートをソースまたはドレインに短絡させた構成を用いてもよい。このとき、閾値素子の入力端子には、トランジスタのドレインとソースのいずれか一方が接続され、閾値素子の出力端子にはトランジスタのドレインとソースの他方が接続される。
【００５６】
一般的なＣＭＯＳプロセスのＰＮ接合ダイオードを用いた場合には、電源電圧等に関係なく０．７Ｖ程度で安定した閾値を得ることが可能である。トランジスタを用いた場合には、その閾値はＣＭＯＳプロセスの世代や最小加工寸法に依存し０．２Ｖ程度から１Ｖ程度である。しかし、プロセス、電源電圧、温度などの変動条件を考慮しても、閾値の変動は±０．１Ｖ程度に抑えられる場合が多い。これらの閾値の変動は、一般にヒステリシス回路のしきい値の変動よりも小さい。そのため、これらを用いることで、閾値の安定した受信回路３を構成することが可能になる。
【００５７】
図１７に閾値素子として上記したダイオードを有する閾値回路３１１の具体的な構成例を示す。図１７に示した閾値回路３１１は、入力端子と出力端子の間に一定の電圧差が生じると電流が流れる２つの閾値素子であるダイオード３１１１、３１１２を有する。ダイオード３１１１のアノード及びダイオード３１１２のカソードは、二次側コイル１２と接続される。また、ダイオード３１１１のカソード及びダイオード３１１２のアノードは、ヒステリシスコンパレータ３２と接続される。なお、閾値素子は、ダイオードに限られるものではなく、上記したようにｎチャネルＭＯＳトランジスタまたはｐチャネルＭＯＳトランジスタのゲート端子をソース端子またはドレイン端子に短絡させた構成を用いてもよい。
【００５８】
受信信号検出回路３１の動作を示す波形を図１８に示す。送信回路２において説明したように、一次側コイル１１に流れる増加率と減少率とが非対称になる正の駆動電流ｉ（ｔ）により生じた磁気信号によって、二次側コイル１２には図１８に示したような正の振幅と負の振幅の大きさが異なる電圧ＶＲの波形が発生する。
【００５９】
発生した電圧ＶＲが閾値電圧Ｖｔｈ３を超える場合、または閾値電圧Ｖｔｈ４を下回る場合には、電流ｉｍが流れるため、閾値回路３１１とヒステリシスコンパレータ３２との間に設けられた容量素子３１２に電荷がチャージまたはディスチャージされる。その結果、ヒステリシスコンパレータ３２に入力される電圧はＶＲから電圧ＶＲ２に変化する。ヒステリシスコンパレータ３２は、電圧ＶＲ２が増加した場合には、ハイレベルとみなして、ハイレベルの出力データＲｘＯＵＴを送出する。一方、電圧ＶＲ２が減少した場合には、ヒステリシスコンパレータ３２はローレベルとみなして、ローレベルの出力データＲｘＯＵＴを送出する。その後、一定以上の時間、容量素子３１２のチャージ、ディスチャージが行われなければ、抵抗素子３１３を介してヒステリシスコンパレータ３２への入力電圧ＶＲ２は一定の電圧ＶＢＩＡＳに収束する。
【００６０】
図１８に示すように、二次側コイル１２に生じる電圧ＶＲは、信号成分ｓｉｇの振幅がノイズ成分ｎｏｉｓｅの振幅よりも大きい信号となっている。そのため、振幅が大きいパルスを信号成分として判定を行うことが容易となる。しかし、ヒステリシスコンパレータ３２は、プロセス、電源電圧、温度等の環境の変動によって、図４に示した閾値Ｖｔｈ１、Ｖｔｈ２が変動しやすい。そのため、電圧ＶＲをそのままヒステリシスコンパレータ３２に入力すると、図１８に示したノイズ成分ｎｏｉｓｅの信号を信号成分ｓｉｇであると誤判定する恐れがある。
【００６１】
しかし、本発明にかかる受信回路３は、上述したように、受信信号検出回路３１によって、二次側コイル１２に発生した電圧ＶＲを電圧ＶＲ２に変換する。つまり、図１８に示すように、受信信号検出回路３１は、二次側コイル１２に生じた電圧ＶＲからノイズ成分ｎｏｉｓｅを除去した信号である電圧ＶＲ２を生成する。その結果、ヒステリシスコンパレータ３２の閾値に多少の変動が生じる場合であっても、誤判定を起こすことを抑制することができる。また、本実施の形態における受信回路３では、受信信号の正の振幅と負の振幅のうち閾値回路３１１の閾値を超えた成分の絶対値の差に応じて電圧ＶＲ２を生成することができる。つまり、受信回路３では、閾値回路３の閾値が変動した場合においても、受信信号の正の振幅と負の振幅のうち閾値回路３１１の閾値を超えた成分の絶対値の差に基づき、誤判定を防止することができる。
【００６２】
なお、図１７に示した受信回路３は、図１９に示すような構成としてもよい。閾値回路３１１の入力端子が入力側容量素子３５を介して二次側コイル１２の一端に接続される。図１９に示した受信回路３においても、閾値回路３１１の両端子が電圧ＶＢＩＡＳによりバイアスされる。したがって、図１７の受信回路３と同様に動作し、図１８に示す波形が発生する。また、二次側コイルＬ２の他端がグランドに接続され、入力側容量素子３５によって閾値回路３１１とは絶縁されるため、二次側コイル１２は、グランド電位をバイアス電圧として動作する。
【００６３】
実施の形態２
本実施の形態にかかる信号伝達システム４について説明する。図２０に示した信号伝達システム４においては、送信回路２のドライブ回路２１が電流源２１１を備える。電流源２１１は、ｎチャネルＭＯＳトランジスタＭＮ１、ＭＮ２のソースとグランドとの間に挿入される。電流源２１１としては、例えば図２０に示すようにゲート端子を一定の電圧でバイアスしたトランジスタを用いて構成される。なお、その他の構成については信号伝達システム１と同様であるため、説明を省略する。
【００６４】
一般に、トランジスタに流れる電流は、プロセス変動、電源電圧変動、温度変動等の影響を受けて変動する。そのため、これらの要因の変動により送信回路の消費電力が変動したり、二次側コイル１２に現れる受信信号の振幅が変動したりする。一方、本実施の形態にかかるドライブ回路２１は、グランドとの間に電流源２１１が設けられる。この電流源２１１は、ｐチャネルＭＯＳトランジスタＭＰ１、ＭＰ２、ｎチャネルＭＯＳトランジスタＭＮ１、ＭＮ２に流れる電流値を設定する。そのため、本実施の形態にかかるドライブ回路２１では、プロセス変動、電源電圧変動、温度変動等の影響によらず一次側コイル１１に流れる駆動電流ｉ（ｔ）の大きさを設定することができる。その結果、送信回路２の消費電流や、二次側コイル１２に現れる受信信号の波形の大きさ、つまり電圧ＶＲの振幅の制御性を向上させることができる。また、電流源２１１を設けることで、一次側コイルに過大な電流が流れることを防止することもでき、消費電流の抑制及び機器の信頼性向上も実現できる。なお、図２１に示すように、ｐチャネルＭＯＳトランジスタと電源との間に電流源２１１を挿入してもよい。
【００６５】
実施の形態３
本実施の形態にかかる信号伝達システム５について説明する。図２２に示した信号伝達システム５は、送信回路２のプリドライバ回路２２が電流源２２２を備える。電流源２２２は、実施の形態２と同様に、例えばゲート端子を一定の電圧Ｖｒｅｆでバイアスしたトランジスタを用いて構成される。なお、その他の構成については信号伝達システム１と同様であるため、説明を省略する。
【００６６】
図２２におけるプリドライバ回路２２には、ｎチャネルＭＯＳトランジスタＭＮ３とグランドとの間に電流源２２２が設けられる。そのため、ゲート電圧ＶＧＮ１を立ち下げる場合は、電流源２２２により制限された電流ｉＧＮ１によりディスチャージされる。一方、ｐチャネルＭＯＳトランジスタＭＰ３と電源との間には電流源は設けられていないため、ゲート電圧ＶＧＮ１を立ち上げるために供給する電流ｉＧＮ１は制限されない。その結果、ｎチャネルＭＯＳトランジスタＭＮ１のゲートのチャージ電流とディスチャージ電流の大きさを制御することができる。
【００６７】
つまり、図８に示した波形と同様に、一次側コイル１１に流れる電流ｉの立ち上がり電流と立ち下がり電流の時間変化率を制御でき、二次側コイル１２に生じる電圧ＶＲの波形は、正負の振幅が異なる大きさの波形となる。
【００６８】
このように、本実施の形態にかかる信号伝達システム５の構成によれば、二次側コイル１２に生じる受信信号の正負の振幅が異なった大きさとなる。その結果、受信回路３において、受信信号の正負のどちらの振幅が閾値を超えたか、またはどちらの振幅が大きいかを判定すれば、誤判定せずに送信データＴｘＩＮの論理レベルを判定することができる。
【００６９】
ここで、ドライブ回路２１及びプリドライバ回路２２の双方に電流源を備えた送信回路２の構成例を図２３に示す。また、その動作例について図２４のタイミングチャートを用いて説明する。図２３に示した送信回路２は、ドライブ回路２１のｎチャネルＭＯＳトランジスタＭＮ１、ＭＮ２のゲートにプリドライバ回路２２が接続される。一方、ｐチャネルＭＯＳトランジスタＭＰ１、ＭＰ２のゲートには、アンプ２３、２４がそれぞれ接続される。ドライブ回路２１のソース端子は電流源２１１を介して接地される。これによって、プロセス、電源電圧、温度等の変化による消費電流の変化、二次側コイル１２に現れる受信信号の変化を抑制する。
【００７０】
続いて、図２４を用いて動作例について説明する。送信データＴｘＩＮがローレベルからハイレベルに切り替わった際には、アンプ２３は、送信データＴｘＩＮの論理レベルを反転させた信号をドライブ回路２１のｐチャネルＭＯＳトランジスタＭＰ１のゲートに出力する。そのため、ｐチャネルＭＯＳトランジスタＭＰ１をオン状態にする。また、プリドライバ回路２２のパルス発生器２２１２は、送信データＴｘＩＮの論理レベルの切り替わりに短パルスを出力し（ＶＰＲＥＮ２）、プリドライバ回路２２は、駆動制御信号としてｎチャネルＭＯＳトランジスタＭＮ２のゲートに電流を流す。すると、ｎチャネルＭＯＳトランジスタＭＮ２にはゲート電圧ＶＧＮ２が発生し、短時間だけオン状態となる。これによって、ドライブ回路２１は一次側コイル１１に短パルス状の電流ｉを流す。
【００７１】
このとき、二次側コイル１２の端子間電圧ＶＲは正の方向に短時間だけ大きく振れる。ｎチャネルＭＯＳトランジスタＭＮ２のゲート電圧ＶＧＮ２を下げる過程では、プリドライバ回路２２の電流源２２２によって電流の大きさが制限される。そのため、プリドライバ回路２２によってｎチャネルＭＯＳトランジスタＭＮ２のゲートからゆっくりと電流が引き抜かれ、一次側コイル１１に流れる電流ｉは緩やかに小さくなっていく。したがって、二次側コイル１２の端子間電圧ＶＲは負の方向の小さな振幅で比較的長い時間振れる。
【００７２】
一方、送信データＴｘＩＮがハイレベルからローレベルに切り替わった際には、アンプ２４が送信データＴｘＩＮの論理レベルと同一の論理レベルの信号を出力する。そのため、ドライブ回路２１のｐチャネルＭＯＳトランジスタＭＰ２はオン状態となる。また、パルス発生器２２１１は、送信データＴｘＩＮの論理レベルの切り替わりに短パルスを出力する（ＶＰＲＥＮ１）。それに対応して、プリドライバ回路２２は、ｎチャネルＭＯＳトランジスタＭＮ１を短時間だけオン状態にする駆動制御信号をドライブ回路２１に出力する。ｎチャネルＭＯＳトランジスタＭＮ１のゲート電圧の立ち上がりと立ち下がりは上記のｎチャネルＭＯＳトランジスタＭＮ２の場合と同様に制御される。そのため、二次側コイル１２には短時間で振幅の大きい負の電圧と、比較的長い時間で振幅の小さい正の電圧が現れる。その結果、受信回路３は二次側コイル１２の電圧ＶＲが所定の閾値を超えるか、あるいは正と負の振幅の大きさを比較してどちらが大きいかによって、送信回路が送出した論理レベルを判定することができる。
【００７３】
図２２に示した送信回路２は、ｎチャネルＭＯＳトランジスタのゲートにプリドライバ回路２２が接続される構成であったが、図２５には、ｐチャネルＭＯＳトランジスタのゲートにプリドライバ回路２２が接続される送信回路２の構成例を示す。
【００７４】
図２５に示した信号伝達システム５の動作を示すタイミングチャートを図２６に示す。図２５においては、ｐチャネルＭＯＳトランジスタにプリドライバ回路２２が接続される。そのため、送信データＴｘＩＮの論理レベルの切り替わりにパルス発生器２２１１、２２１２が出力するパルス信号の論理レベルが図２４のタイミングチャートと反対になる。それによって、送信データＴｘＩＮの論理レベルが切り替わる際にｐチャネルＭＯＳトランジスタのゲート電圧ＶＧＰ１、ＶＧＰ２は急峻にローレベルとなる。その結果、一次側コイル１１には、正または負の駆動電流ｉが急峻に流れる。その後、プリドライバ回路２２のｐチャネルＭＯＳトランジスタのソースと電源との間に設けられた電流源２２２によって制限された電流が駆動制御信号としてｐチャネルＭＯＳトランジスタのゲートに供給される。その結果、駆動電流ｉの振幅は緩やかに減少する。したがって、図２４の電圧ＶＲと同様の波形の受信信号が二次側コイル１２に生じる。
【００７５】
なお、プリドライバ回路２２やアンプの構成及び接続関係は、図２３や図２５の回路構成に限られない。図２４や図２６に示したように、ドライブ回路２１が有するトランジスタのゲート電圧の制御によって立ち上がりと立ち下がりの時間変化率が異なる駆動電流が出力可能であればよい。
【００７６】
実施の形態４
本発明にかかる実施の形態４について説明する。図２７に、信号伝達システム６の構成例を示す。本実施の形態にかかる信号伝達システム６の閾値回路３１１は、両端に異なる電圧（ＶＢＩＡＳ１、ＶＢＩＡＳ２）が印加される。
【００７７】
図２７の受信回路３には、二次側コイル１２の両端に閾値回路３１１、容量素子３１２及び抵抗素子３１３が設けられる。それぞれの閾値回路３１１の入力端子にはＶＢＩＡＳ１が印加され、出力端子にはＶＢＩＡＳ２が印加される。また、それぞれの出力端子には、電荷をチャージするための容量素子３１２が接続される。つまり、受信信号検出回路３１が二次側コイル１２の両端子に設けられた構成となり、一方の受信信号検出回路３２が検出電圧を生成し、他方の受信信号検出回路３２が比較電圧を生成する。その他の構成については図１４に示した信号伝達システムと同様であるため、説明を省略する。
【００７８】
一般に、閾値素子の閾値は、その素子固有の値であるため、回路設計においてその閾値を変えることができない場合がある。本実施の形態においては、閾値回路３１１の両端に異なる電圧を印加する。そのため、二次側コイル１２に生じる電圧ＶＲが同じ大きさであっても、バイアスのかけ具合によって、閾値回路３１１に電流が流れたり、流れなかったりする。すなわち、閾値回路３１１の閾値を大きくまたは小さくしたことと等価な動作をさせることが可能となる。
【００７９】
なお、図２８〜図３０に、図２７に示した信号伝達システム６と同様の動作が可能である受信回路３を備える信号伝達システムを示す。これらの回路も閾値回路の閾値を実質的に変更することができる。例えば、ＶＢＩＡＳ１をＶＢＩＡＳ２よりも高い直流電圧に設定すると、二次側コイル１２に現れるＶＲの振幅が小さくても、閾値回路３１１に電流を流すことができる。逆に、ＶＢＩＡＳ１をＶＢＩＡＳ２よりも低い直流電圧に設定すると、二次側コイル１２に現れるＶＲの振幅が前者の場合よりも大きくなければ、閾値回路３１１に電流が流れない。なお、図３０に示した受信回路３は、入力側容量素子３５を有しており、閾値回路３１１の入力端子は入力側容量素子３５を介して二次側コイル１２に接続される。
【００８０】
実施の形態５
本発明にかかる実施の形態５について説明する。図３１に示した本実施の形態にかかる信号伝達システム７は、図１７に示した受信回路３の構成に加えて、さらに電流源３３、抵抗素子３４、入力側容量素子３５を備える。なお、その他の構成については信号伝達システム１と同様であるため、説明を省略する。
【００８１】
電流源３３及び抵抗素子３４は、電源とグランドとの間に接続される。また、電流源３３と抵抗素子３４との間にはダイオード３１１１のアノード端子、ダイオード３１１２のカソード端子、閾値回路３１１の出力端子がそれぞれ接続される。これによって、ダイオード３１１１のアノード端子、ダイオード３１１２のカソード端子、閾値回路３１１の出力端子には、それぞれ異なる直流電圧が印加される。なお、ダイオード３１１１のアノード端子及びダイオード３１１２のカソード端子は、入力側容量素子３５を介して二次側コイル１２に接続される。
【００８２】
つまり、図３１に示した回路は、実施の形態４と同様に、閾値素子の両端子に異なる直流電圧をバイアスすることにより、閾値回路３１１の閾値を制御することができる。この回路では、ダイオード３１１１のアノード端子の直流電圧は抵抗３４と定電流ｉｂ１によって制御され、ダイオード３１１２のカソード端子の直流電圧は抵抗３４と定電流ｉｂ２によって制御され、ダイオード３１１１のカソード端子とダイオード３１１２のアノード端子の直流電圧は抵抗３４と定電流ｉｂ３によって制御される。
【００８３】
電流ｉ１〜ｉ３の大きさと閾値との関係について具体的に説明する。電流ｉ１〜ｉ３の関係がｉｂ１＜ｉｂ３＜ｉｂ２の場合、ヒステリシスコンパレータ３２を動作させるために必要な電圧ＶＲの振幅、すなわち、閾値回路３１１に電流を流すために必要な電圧ＶＲの振幅は、ダイオードの閾値電圧よりも低くなる。
【００８４】
一方、ｉｂ１＞ｉｂ３＞ｉｂ２の場合、ヒステリシスコンパレータ３２を動作させるために必要な電圧ＶＲの振幅は、ダイオードの閾値電圧よりも高くなる。このように、本実施の形態にかかる信号伝達システム７を用いることによって、二次側コイル１２の電圧ＶＲがヒステリシスコンパレータ３２を動作させるために必要な閾値電圧を任意の値に設定可能である。
【００８５】
実施の形態６
本発明にかかる実施の形態６について説明する。図３２に示した信号伝達システム８は、受信信号検出回路３１が、ピークホールド回路３１４、ボトムホールド回路３１５、反転増幅器３１６、差動増幅器３１７を備える。
【００８６】
図３２において、二次側コイル１２の一端には受信信号検出回路３１が接続される。二次側コイル１２の他端はグランドに接続される。受信信号検出回路３１の入力端子には、ピークホールド回路３１４及びボトムホールド回路３１５の入力端子が接続される。また、ピークホールド回路３１４の出力端子は、差動増幅器３１７に接続され、ボトムホールド回路３１５の出力端子は反転増幅器３１６を介して差動増幅器３１７に接続される。
【００８７】
ここで、ピークホールド回路３１４は、入力される電圧ＶＲの波形の正の振幅を検出する。一方、ボトムホールド回路３１５は入力される電圧ＶＲの波形の負の振幅を検出する。また、反転増幅器３１６は、ボトムホールド回路３１５から送られる波形を反転して出力する。
【００８８】
差動増幅器３１７の出力端子はヒステリシスコンパレータ３２に接続される。差動増幅器３１７は、ピークホールド回路３１４及びボトムホールド回路３１５の出力信号に基づいて生成した検出電圧及び比較電圧をヒステリシスコンパレータ３２に送出する。
【００８９】
続いて、図３２に示した信号伝達システム８の動作例について説明する。信号伝達システム８が有する受信信号検出回路３１は、一定時間内に現れる正の振幅と負の振幅の大きさを差動増幅器３１７が比較して、どちらが大きいかによって論理レベルを判別するものである。
【００９０】
図３３に示すように、まず、ピークホールド回路３１４が二次側コイル１２に生じた電圧ＶＲの正の波形Ｖｐｅａｋを検出する。同様に、ボトムホールド回路３１５が二次側コイル１２に生じた電圧ＶＲの負の波形Ｖｂｏｔｔｏｍを検出する。次に、反転増幅器３１６がボトムホールド回路３１５から出力された波形を反転させた信号（比較電圧）を生成する。
【００９１】
差動増幅器３１７は、Ｖｐｅａｋの振幅とＶｂｏｔｔｏｍを反転した振幅とを比較する。そして、振幅が大きい波形を信号成分ｓｉｇとして、ヒステリシスコンパレータ３２に送出する信号Ｖｃｏｍｐ（検出電圧及び比較電圧）を生成する。これによって、送信回路２から出力される送信信号の振幅が大きくても小さくても、信号成分ｓｉｇの振幅がノイズ成分ｎｏｉｓｅの振幅よりも大きいため、正と負の振幅の大小関係を判定することにより論理レベルが判定可能である。
【００９２】
例えば、ピークホールド回路３１４によって検出される正の振幅が、ボトムホールド回路３１５によって検出される負の振幅よりも大きければ、差動入力信号Ｖｃｏｍｐには正の振幅のみが現れる。そのため、ヒステリシスコンパレータ３２は、論理値をハイレベルと判定する。一方、 ボトムホールド回路３１５によって検出される負の振幅が、ピークホールド回路３１４によって検出される正の振幅よりも大きければ、差動入力信号Ｖｃｏｍｐには負の振幅のみが現れる。そのため、ヒステリシスコンパレータ３２は、論理値をローレベルと判定する。
【００９３】
ここで、ピークホールド回路３１４及びボトムホールド回路３１５を用いない場合の入出力について、図３４、図３５に示した波形を用いて説明する。送信回路２が出力する信号振幅が一定ではなく、プロセス、電源電圧、温度等の変動によって出力信号振幅が変動する場合は、受信信号電圧を一定の閾値と比較して論理値を判別することができなくなる。また、トランスフォーマ１０のサイズやインダクタンス値、コイル間のギャップの大きさによってトランスフォーマ１０の伝達ゲインが変化する。そのため、二次側コイル１２に現れる信号振幅が変わってしまう。したがって、トランスの設計を変更すると受信回路３の閾値をチューニングする手間が生じてしまう。
【００９４】
例えば、図３４に示すように、送信回路２から出力される送信信号の振幅が小さい場合は、二次側コイル１２に生じる電圧ＶＲの振幅も小さくなる。受信回路３の閾値が±ＶｔｈＡに設定されていれば、受信回路３は正しく論理判定を行うことができる。しかし、閾値が±ＶｔｈＢに設定されている場合は、正しい受信動作を行うことができない。
【００９５】
一方、図３５に示すように、送信回路２から出力される送信信号の振幅が大きい場合は、二次側コイル１２に生じる電圧ＶＲの振幅も大きくなる。受信回路３の閾値が±ＶｔｈＡに設定されていれば、受信回路３は、受信動作を正しく行うことができない。しかし、閾値が±ＶｔｈＢに設定されている場合は、受信回路３は正しい受信動作を行うことができる。
【００９６】
このように、受信回路３にとって適切な閾値の大きさは、送信回路２から出力される送信信号の振幅に依存する。特に、送信回路２と受信回路３が別チップに配置される場合には、受信回路３から送信回路２のプロセス条件、電源電圧、温度等を知ることができない。そのため、送信回路２から出力される送信信号の振幅を予測することができない。したがって、適切な閾値電圧を設定することが困難である。
【００９７】
しかしながら、本実施の形態の受信信号検出回路３１は、送信回路２から出力される送信信号の振幅において、信号成分とノイズ成分との相対的な大きさを比較して、論理レベルを判断する。その結果、一定の閾値電圧を設定する必要がない。したがって、上述したような送信回路２から送出される信号振幅の大きさの変動に起因する論理値の誤判定を防ぐことができる。
【００９８】
図３６に信号伝達システム８における受信回路３の具体的な回路の構成例を示す。ピークホールド回路３１４は第１の閾値素子としてダイオード３１１１及び第１の容量素子３１２１を有し、ボトムホールド回路３１５は第２の閾値素子としてダイオード３１１２及び第２の容量素子３１２２を有する。なお、信号伝達システム８は、ピークホールド回路３１４及びボトムホールド回路３１５の二次側コイル１２側の端子は、入力側容量素子３５を介して二次側コイル１２と接続され、同一の入力側基準電圧によりバイアスされる。図３６に示す例では、ダイオード３１１１のアノード端子及びダイオード３１１２のカソード端子は、第１の電源（例えば基準電圧ＶＲＥＦ）と第２の電源（例えばグランド）とを抵抗分割した電圧が入力側基準電圧として印加され、入力側容量素子３５を介して二次側コイル１２と接続される。一方、ダイオード３１１１のカソード端子は差動増幅器３１７に接続され、ダイオード３１１２のアノード端子は反転増幅器３１６を介して差動増幅器３１７に接続される。
【００９９】
第１の容量素子３１２１は、ダイオード３１１１のカソード端子と第３の電源（例えばグランド）との間に接続される。また、ダイオード３１１１のカソード端子には、出力側基準電圧が印加される。第２の容量素子３１２２は、ダイオード３１１２のアノード端子と第３の電源（例えばグランド）との間に接続される。また、ダイオード３１１２ダイオード３１１２のアノード端子は、出力側基準電圧が印加される。
【０１００】
続いて、図３６に示した受信回路３の動作について説明する。二次側コイル１２にダイオード３１１１または３１１２の閾値を超える電圧ＶＲが生じると、ダイオード３１１１または３１１２に電流が流れる。ダイオード３１１１を流れた電流は第１の容量素子３１２１にチャージされる。つまり電圧ＶＲの正の振幅が第１の容量素子３１２１に保持される。
【０１０１】
一方、ダイオード３１１２に電流が流れた場合は、第２の容量素子３１２２から電流が引き抜かれる。つまり、電圧ＶＲの負の振幅が第２の容量素子３１２２に保持される。このようにして、ピークホールド回路３１４は二次側コイル１２に生じた電圧ＶＲの正の波形Ｖｐｅａｋを検出し、ボトムホールド回路３１５は二次側コイル１２に生じた電圧ＶＲの負の波形Ｖｂｏｔｔｏｍを検出する。その後の反転増幅器３１６、差動増幅器３１７、ヒステリシスコンパレータ３２動作については、上述した動作と同様であるため説明を省略する。
【０１０２】
また、信号伝達システム８の別の例として、図３７に、ダイオード３１１１のアノード端子とダイオード３１１２のカソード端子に印加される入力側基準電圧が異なる場合の受信回路３の構成を示す。図３７に示すように、入力側基準電圧は、ダイオード３１１１のアノード端子とダイオード３１１２のカソード端子とに別々に印加される。この場合、ダイオード３１１１とダイオード３１１２を個別に絶縁するために、入力側容量素子３５もそれぞれ個別に設けられる（例えば、個別に設けられた入力側容量素子を第１の入力側容量素子及び第２の入力側容量素子と称す）。
【０１０３】
また、図３７に示す例では、第１の容量素子３１２１がダイオード３１１のカソード端子と第１の電源（例えば基準電圧ＶＲＥＦ）との間に接続され、第２の容量素子３１２２がダイオード３１１２のアノード端子と第３の電源（例えば、グランド）との間に接続される。また、ダイオード３１１１のカソード端子は第１の差動増幅器の正転入力端子に接続され、ダイオード３１１２のアノード端子は第２の差動増幅器の反転入力端子に接続される。また、ダイオード３１１１のカソード端子とダイオード３１１２のアノード端子との間に接続される抵抗分割回路により生成される中点電圧が第１の差動増幅器の反転入力端子と第２の差動増幅器の正転入力端子とに与えられる。
【０１０４】
ピークホールド回路３１４及びボトムホールド回路３１５は、上述したように、直流バイアス回路、積分器とダイオードによって構成される。二次側コイル１２に直流バイアス電圧よりも高い電圧が現れると、ピークホールド回路３１４の第１の容量素子３１２１がチャージされる。これにより、正の振幅のピークを検出する。
【０１０５】
二次側コイル１２に直流バイアス電圧よりも低い電圧が現れると、ボトムホールド回路３１５の第２の容量素子３１２２がディスチャージされる。これにより、負の振幅のボトムを検出する。次段の差動アンプでボトムホールド回路３１５の出力の極性が反転される。負の振幅が大きいほど高い電圧が出力される。
【０１０６】
ヒステリシスコンパレータ３２では、ピークホールド回路３１４及びボトムホールド回路３１５から出力される正負の振幅の大きさに比例した電圧を受け取り、どちらが大きいかによって論理値を判定して出力データＲｘＯＵＴとして出力する。ピークホールド回路３１４、ボトムホールド回路３１５では、ダイオード３１１１のアノード端子とダイオード３１１２のカソード端子に異なる直流電圧をバイアスする。そのため、ダイオード固有の閾値に依存せず二次側コイル１２の電圧ＶＲがヒステリシスコンパレータ３２を動作させることができる。つまり図３１で説明した原理と同様に、閾値電圧を任意の電圧に設定することができる。
【０１０７】
ここで、図２２に示した送信回路２と図３６に示した受信回路３とを備える信号伝達システム９の構成例を図３８に示す。なお、具体的な回路の構成についてはそれぞれの図２２及び図３６における説明と同様であるので説明を省略する。
【０１０８】
送信回路２では信号振幅を電流源で制限しつつ、一次側コイル１１に流れる電流の立ち上がりと立ち下がりが異なる傾きを有するように制御する。受信回路３では、受信した信号の正の振幅の大きさと負の振幅の大きさを比較することで論理値の判定を行う。また、ダイオード３１１１及び３１１２が閾値値を有する閾値回路３１１であるため、一次側コイル１１の電流の立ち下がり過程で、二次側コイル１２に生じるノイズ成分の電圧が０．７Ｖ以下ならそれを除去することもできる。このような送受信回路を組み合わせることにより、プロセス、電源電圧、温度などの変動に影響されにくい信号伝達システムを構成することができる。
【０１０９】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、送信回路２、受信回路３、トランスフォーマ１０の配置は、図２に示した構成に限られるものではない。また、ヒステリシスコンパレータ３２に代えて、所定の閾値を超えた値を一定期間保持するシュミットトリガ回路又は状態回路を用いることも可能である。図３９〜図４６に本発明にかかる信号伝達システムのその他の実装例を示す。
【０１１０】
図３９に示す実装状態は、第１の半導体チップ９３には送信回路２が形成される。一方、第２の半導体チップ９４には、一次側コイル１１、二次側コイル１２及び受信回路３が形成される。また、第１の半導体チップ９３には、送信回路２と接続されるパッドが形成され、第２の半導体チップ９４には、一次側コイル１１と接続されるパッドが形成される。そして、送信回路２は、パッドとボンディングワイヤとを介して第２の半導体チップ９４に形成された一次側コイル１１と接続される。
【０１１１】
図４０に示す実装状態は、第１の半導体チップ９３に一次側コイル１１、二次側コイル１２及び送信回路２が形成される。一方、第２の半導体チップ９４には受信回路３が形成される。また、第１の半導体チップ９３には、二次側コイル１２と接続されるパッドが形成され、第２の半導体チップ９４には、受信回路３と接続されるパッドが形成される。そして、受信回路３は、パッドとボンディングワイヤとを介して第１の半導体チップ９４に形成された二次側コイル１２と接続される。
【０１１２】
図４１に示す実装状態は、第１の半導体チップ９３に送信回路２が形成される。一方、第２の半導体チップ９４には、一次側コイル１１、二次側コイル１２及び受信回路３が形成される。また、第１の半導体チップ９３には、送信回路２と接続されるパッドが形成され、第２の半導体チップ９４には、一次側コイル１１と接続されるパッドが形成される。そして、送信回路２は、パッドとボンディングワイヤとを介して第２の半導体チップ９４に形成された一次側コイル１１と接続される。
【０１１３】
図４２に示す実装状態は、第１の半導体チップ９３に一次側コイル１１、二次側コイル１２及び送信回路２が形成される。一方、第２の半導体チップ９４には受信回路３が形成される。また、第１の半導体チップ９３には、二次側コイル１２と接続されるパッドが形成され、第２の半導体チップ９４には、受信回路３と接続されるパッドが形成される。そして、受信回路３は、パッドとボンディングワイヤとを介して第１の半導体チップ９３に形成された二次側コイル１２と接続される。
【０１１４】
なお、図４１、図４２に示す例では、一次側コイル１１と二次側コイル１２は、１つの半導体チップの同一の配線層に形成される。また、一次側コイル１１と二次側コイル１２は、同一の中心位置を有する巻線として形成される。
【０１１５】
図４３に示す実装状態は、第１の半導体チップ９３に送信回路２が形成され、第２の半導体チップ９４に受信回路３が形成され、第３の半導体チップ９５に一次側コイル１１及び二次側コイル１２が形成される。また、第１の半導体チップ９３には、一次側コイル１１と接続されるパッドが形成され、第２の半導体チップ９４には、二次側コイル１２と接続されるパッドが形成され、第３の半導体チップ９５には一次側コイル１１に接続されるパッド及び二次側コイル１２に接続されるパッドが形成される。そして、送信回路２はパッド及びボンディングワイヤを介して第３の半導体チップ９５上に形成された一次側コイル１１と接続され、受信回路３はパッド及びボンディングワイヤを介して第３の半導体チップ９５上に形成される二次側コイル１２と接続される。なお、図４３に示す例では、一次側コイル１１と二次側コイル１２は、１つの半導体チップ内において上下方向に積層される第１の配線層と第２の配線層を用いて形成される。
【０１１６】
図４４、図４５に示す例は、送信回路２及び一次側コイル１１が第１の半導体基板に形成され、受信回路２及び二次側コイル１２が第２の半導体基板に形成される例である。図４４、図４５に示す例は、第１の半導体チップ９３と第２の半導体チップ９４とが積層される。また、図４４、図４５に示す例では、積層された状態において、一次側コイル１１の中心位置と二次側コイル１２の中心位置とが同一直線上になるように第１の半導体チップ９３及び第２の半導体チップ９４が配置される。
【０１１７】
図４６に示す例は、同一の半導体基板９６上に送信回路２、受信回路３、一次側コイル１１及び二次側コイル１２が形成されるものである。図４６に示す例では、一次側コイル１１と二次側コイル１２は、上下方向に積層される第１の配線層と第２の配線層を用いて形成される。そして、送信回路２が配置される領域と受信回路３が配置される領域は、半導体基板９６に形成される絶縁層により互いに絶縁される。
【０１１８】
ここで、半導体基板９６の断面図を図４７、図４８に示す。図４７に示す例では、送信回路２が形成される領域と受信回路３が形成される領域とが絶縁層により電気的に分断される。そして、一次側コイル１１及び二次側コイル１２は受信回路３が形成される領域に設けられる。一方、図４８に示す例では、送信回路２が形成される領域と受信回路３が形成される領域とが絶縁層により電気的に分断される。そして、一次側コイル１１及び二次側コイル１２は送信回路２が形成される領域に設けられる。
【符号の説明】
【０１１９】
１、４〜９ 信号伝達システム
２ 送信回路
３ 受信回路
１０ トランスフォーマ
１１ 一次側コイル
１２ 二次側コイル
２１ ドライブ回路
２２ プリドライバ回路
３１ 受信信号検出回路
３２ ヒステリシスコンパレータ
３３ 電流源
３４ 抵抗素子
３５ 入力側容量素子
９１ 半導体パッケージ
９２ リード端子
９３ 第１の半導体チップ
９４ 第２の半導体チップ
９５ 第３の半導体チップ
９６ 半導体基板
２１１ 電流源
２２１ パルス発生器
２２２ 電流源
３１１ 閾値回路
３１２ 容量素子
３１３ 抵抗素子
３１４ ピークホールド回路
３１５ ボトムホールド回路
３１６ 反転増幅器
３１７ 差動増幅器
３１１１、３１１２ ダイオード
３１２１ 第１の容量素子
３１２２ 第２の容量素子
【技術分野】
【０００１】
本発明は送信回路、受信回路、送信方法、受信方法及び信号伝達システムに関し、特に磁気的な結合により信号を伝達する交流結合手段を介して通信を行う送信回路、受信回路、送信方法、受信方法及び信号伝達システムに関する。
【背景技術】
【０００２】
電源電圧の異なる複数の半導体チップ間で信号を伝達する場合、配線により直接信号を伝達すると、伝達する信号の直流電圧成分に生じた電圧差によって半導体チップの破損や信号伝達の不具合が生じることがある。そこで、電源電圧の異なる複数の半導体チップ間で信号を伝達する場合、半導体チップ間を交流結合素子で接続し、交流信号のみを伝達することが行われる。この交流結合素子には、コンデンサやトランスフォーマ（以下、トランスと称す）がある。
【０００３】
ここで、トランスは、一次側コイルと二次側コイルとが磁気的に結合される交流結合素子である。交流結合素子としてトランスを用いた場合、トランスの一次側コイルと二次側コイルとの巻線比を調節することで、送信側の半導体チップの送信信号の電圧振幅にかかわらず受信側の半導体チップに適切な電圧振幅の信号を伝達することができる。そのため、トランスを用いて異なる電源電圧で動作する半導体チップ間の通信を行うことで、送信信号又は受信信号の電圧振幅を半導体チップ上で調節する必要が無くなる。以下の説明では、半導体チップ上に形成されたトランスを場合に応じてオンチップトランスと称す。
【０００４】
トランスを用いた信号伝達技術の例が特許文献１〜１１に開示されている。特許文献１〜５には、２つのオンチップトランスフォーマを用いて、データの値が第１の値から第２の値に遷移すると第１のトランスフォーマにパルス信号を送出し、データの値が第２の値から第１の値に遷移すると第２のトランスフォーマにパルス信号を送出する技術が開示されている。しかし、本方式では、直径が数百μｍから１ｍｍのトランスを二つ用いるためチップ面積が大きくなる問題がある。
【０００５】
特許文献１、２、４〜６には、データの値が第１の値の期間はオンチップトランスフォーマに連続的なパルス信号を送出し続け、データの値が第２の値の期間はオンチップトランスフォーマに信号を固定する技術が開示されている。しかし、本方式では、トランスを介して送信される信号の論理値が一定のレベルにある間は信号を送信し続けなければならないため、消費電力が大きくなる問題がある。
【０００６】
特許文献１、２、４、５には、データの値が第１の値の期間はオンチップトランスフォーマに第１の周波数の連続的なパルス信号を送出し続け、データの値が第２の値の期間はオンチップトランスフォーマに第２の周波数の連続的なパルス信号を送出し続ける技術が開示されている。しかし、本方式においても、トランスを介して送信される信号の論理値が一定のレベルにある間は信号を送信し続けなければならないため、消費電力が大きくなる問題がある。さらに、本方式では、周波数を判定するために用いる回路が煩雑になる、又は、フィルタ回路等の回路面積が大きくなる問題がある。
【０００７】
特許文献７には、データの値が第１の値から第２の値に遷移するとオンチップトランスフォーマに１つのパルスからなる信号を送出し、データの値が第２の値から第１の値に遷移するとオンチップトランスフォーマに連続する２つのパルスからなる信号を送出する技術が開示されている。しかし、本方式では、信号遅延が大きくなる問題がある。また、本方式では、受信回路においてパルス数を判別する判別回路が煩雑になる問題がある。
【０００８】
特許文献８、９には、交流結合素子を介して信号を伝達する半導体装置に搭載される受信回路が開示されている。当該受信回路では、受信回路側の二次コイルに生じた正のパルスと負のパルスとを受信クロックにより取り込む。しかし、特許文献８、９に記載の技術では、送信回路の送信タイミングと受信回路の受信タイミングとを同期する必要があり、非同期通信に対応できない問題がある。また、受信回路において常に受信クロックを生成する必要があり、消費電力が大きくなる問題がある。
【０００９】
上記特許文献１〜９に記載の技術では、チップ面積が増大する、又は、消費電力が増大する問題がある。そこで、チップ面積及び消費電力を抑制するために、二次側コイルに生じた電圧変動から送信された伝達信号を再生する技術が特許文献１０、１１に開示されている。
【００１０】
特許文献１０には、伝達信号の立ち上がりエッジ及び立ち下がりエッジのぞれぞれで正の電流パルス及び負の電流パルスを生成する送信回路と、正の電流パルス及び負の電流パルスにより二次コイルに生じた誘導起電力及び逆誘導起電力から正の電流パルスに対応したパルスｏｕｔｎと負の電流パルスに対応したパルスｏｕｔｐとを生成し、パルスｏｕｔｎ、ｏｕｔｐの順序により伝達信号の立ち上がりと立ち下がりを判定し、伝達信号を再生する受信回路と、が開示されている。
【００１１】
特許文献１１には、伝達信号の立ち上がりエッジと立ち下がりエッジとに対応して、一次側コイルに流れる電流を急峻に上昇または下降させ、エッジに続く信号レベルが一定になる期間にコイルに流れる電流を指数関数的にゼロまで戻す技術が開示されている。これにより、特許文献１１では、二次側コイルに生じる電圧を上下非対称とし、受信回路のヒステリシスコンパレータにより当該二次側コイルに生じる電圧を検出し、当該検出結果から伝達信号を再生する。
【先行技術文献】
【特許文献】
【００１２】
【特許文献１】米国特許第６２６２６００号明細書
【特許文献２】米国特許第６５２５５６６号明細書
【特許文献３】米国特許第６８７３０６５号明細書
【特許文献４】米国特許第６９０３５７８号明細書
【特許文献５】米国特許第６９２２０８０号明細書
【特許文献６】米国特許第７３０２２４７号明細書
【特許文献７】米国特許第７０７５３２９号明細書
【特許文献８】特開２００５−２２８９８１号公報
【特許文献９】特開２００９−１８８４６８号公報
【特許文献１０】特開２００７−３６４９７号公報
【特許文献１１】特開平８−２３６６９６号公報
【発明の概要】
【発明が解決しようとする課題】
【００１３】
しかしながら、特許文献１０に記載の技術では、伝達信号をパルス幅の短い短パルスで変調して送信する場合に、二次側コイルに生じる電圧変動の間隔が狭くなり、受信回路において受信信号の誤判定が発生する問題がある。また、特許文献１１に記載の技術では、短パルスにより伝達信号を変調する場合、短パルスの立ち上がりエッジと立ち下がりエッジとの間隔を一次側コイルの駆動電流がゼロに戻るまでの期間よりも短くした場合に、受信回路において受信信号の誤判定が発生する問題がある。
【００１４】
本発明は、このような問題を解決するためになされたものであり、送信信号をパルス幅の短い短パルスで変調して送信する場合においても、受信信号の誤受信を防止する送信回路、受信回路、送信方法、受信方法及び信号伝達システムを提供することを目的としている。
【課題を解決するための手段】
【００１５】
本発明にかかる送信回路は、送信データに基づいて生成される送信信号の立ち上がりエッジ又は立ち下がりエッジに応じて前記ドライブ回路に駆動制御信号を出力するプリドライバ回路と、受信回路側に設けられる二次側コイルと磁気的に結合される一次側コイルを前記駆動制御信号に応じて増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動するドライブ回路と、を有するものである。
【００１６】
本発明にかかる受信回路は、増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動される一次側コイルと磁気的に結合される二次側コイルに、前記一次側コイルに流れる送信信号により生じる受信信号を受信する受信回路であって、前記二次側コイルの一方の端子に接続され、前記受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力する受信信号検出回路と、前記検出電圧と比較電圧との電圧差に基づいて前記受信信号を生成した送信データを再生するヒステリシスコンパレータと、を有するものである。
【００１７】
本発明にかかる送信方法は、受信回路側に設けられる二次側コイルと磁気的に結合される一次側コイルに駆動電流を供給することにより、送信データに基づいて生成される送信信号を前記受信回路に送信する送信方法であって、前記送信信号の立ち上がりエッジ又は立ち下がりエッジに応じて駆動制御信号を出力し、前記駆動制御信号に応じて立ち上がり時間変化量と立ち下がり時間変化量とが異なる前記駆動電流を出力するものである。
【００１８】
本発明にかかる受信方法は、増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動される一次側コイルと磁気的に結合される二次側コイルに、前記一次側コイルに流れる送信信号により生じる受信信号を受信する受信方法であって、前記二次側コイルの一方の端子から、前記受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力し、前記検出電圧と比較電圧との電圧差に基づいて前記受信信号を生成した送信データを再生するものである。
【００１９】
本発明にかかる信号伝達システムは、送信回路側に設けられる一次側コイルと、前記一次側コイルと磁気的に結合される二次側コイルと、送信データに基づいて生成される送信信号の立ち上がりエッジ又は立ち下がりエッジに応じて前記ドライブ回路に駆動制御信号を出力するプリドライバ回路と、前記駆動制御信号に応じて前記一次側コイルに増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流を供給するドライブ回路と、前記二次側コイルの一方の端子に接続され、前記送信信号により前記二次側コイルに生じる受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力する受信信号検出回路と、前記検出電圧と比較電圧との電圧差に基づいて前記受信信号を生成した送信データを再生するヒステリシスコンパレータと、を有するものである。
【発明の効果】
【００２０】
本発明により、動作環境に起因する論理判定の誤りを防ぐことができる信号伝達システムを提供することができる。
【図面の簡単な説明】
【００２１】
【図１】実施の形態１にかかる信号伝達システムの構成例を示す図である。
【図２】実施の形態１にかかる信号伝達システムの実装例を示す図である。
【図３】実施の形態１にかかる信号伝達システムの構成例を示す図である。
【図４】実施の形態１にかかるヒステリシスコンパレータの動作特性を示す図である。
【図５】実施の形態１にかかるドライブ回路の回路図である。
【図６】実施の形態１にかかる送信回路の動作を示すタイミングチャートである。
【図７】実施の形態１にかかる送信回路の動作を示すタイミングチャートである。
【図８】実施の形態１にかかる送信回路の動作を示すタイミングチャートである。
【図９】実施の形態１にかかる送信回路の回路図である。
【図１０】実施の形態１にかかる送信回路の動作を示すタイミングチャートである。
【図１１】実施の形態１にかかる送信回路の動作を示すタイミングチャートである。
【図１２】実施の形態１にかかる送信回路の回路図である。
【図１３】関連する送信回路の動作を示すタイミングチャートである。
【図１４】実施の形態１にかかる受信回路の構成例を示すである。
【図１５】実施の形態１にかかる閾値回路の出力特性を示す図である。
【図１６】閾値素子の構成例を示す図である。
【図１７】実施の形態１にかかる受信回路の回路図である。
【図１８】実施の形態１にかかる受信回路の動作を示すタイミングチャートである。
【図１９】実施の形態１にかかる受信回路の回路図である。
【図２０】実施の形態２にかかる送信回路の構成例を示すである。
【図２１】実施の形態２にかかる送信回路の構成例を示すである。
【図２２】実施の形態３にかかる送信回路の構成例を示すである。
【図２３】実施の形態３にかかる送信回路の構成例を示すである。
【図２４】実施の形態３にかかる送信回路の動作を示すタイミングチャートである。
【図２５】実施の形態３にかかる送信回路の構成例を示すである。
【図２６】実施の形態３にかかる送信回路の動作を示すタイミングチャートである。
【図２７】実施の形態４にかかる受信回路の構成例を示すである。
【図２８】実施の形態４にかかる受信回路の構成例を示すである。
【図２９】実施の形態４にかかる受信回路の構成例を示すである。
【図３０】実施の形態４にかかる受信回路の構成例を示すである。
【図３１】実施の形態５にかかる受信回路の構成例を示すである。
【図３２】実施の形態６にかかる受信回路の構成例を示すである。
【図３３】実施の形態６にかかる受信信号検出回路の動作を示すタイミングチャートである。
【図３４】実施の形態１〜５にかかる受信信号検出回路の動作を示すタイミングチャートである。
【図３５】実施の形態１〜５にかかる受信信号検出回路の動作を示すタイミングチャートである。
【図３６】実施の形態６にかかる受信回路の回路図である。
【図３７】実施の形態６にかかる受信回路の回路図である。
【図３８】本発明にかかる送信回路及び受信回路の構成例である。
【図３９】本発明にかかる信号伝達システムの実装例を示すである。
【図４０】本発明にかかる信号伝達システムの実装例を示すである。
【図４１】本発明にかかる信号伝達システムの実装例を示すである。
【図４２】本発明にかかる信号伝達システムの実装例を示すである。
【図４３】本発明にかかる信号伝達システムの実装例を示すである。
【図４４】本発明にかかる信号伝達システムの実装例を示すである。
【図４５】本発明にかかる信号伝達システムの実装例を示すである。
【図４６】本発明にかかる信号伝達システムの実装例を示すである。
【図４７】本発明にかかる信号伝達システムの実装例を示すである。
【図４８】本発明にかかる信号伝達システムの実装例を示すである。
【発明を実施するための形態】
【００２２】
実施の形態１
以下、図面を参照して本発明の実施の形態について説明する。図１は、本発明にかかる信号伝達システム１全体の構成例を示すものである。図１に示した信号伝達システム１は、送信回路２、受信回路３、トランスフォーマ１０を備える。トランスフォーマ１０は、一次側コイル１１及び二次側コイル１２とからなり、交流信号を一次側コイル１１から二次側コイルに伝達する交流結合素子である。トランスフォーマ１０は、互いに磁気的に結合される。
【００２３】
図２に信号伝達システム１の実装例を示す。図２に示す実装状態は、半導体パッケージ９１に第１の半導体チップ９３及び第２の半導体チップ９４が搭載される。この第１の半導体チップ９３及び第２の半導体チップ９４は、それぞれパッドＰｄを有する。そして、第１の半導体チップ９３及び第２の半導体チップ９４のパッドＰｄは、図示しないボンディングワイヤを介して半導体パッケージ９１に設けられたリード端子９２と接続される。
【００２４】
第１の半導体チップ９３には送信回路２が形成される。また、第１の半導体チップ９３には、一次側コイル１１及び二次側コイル１２が形成される。一方、第２の半導体チップ９４には、受信回路３が形成される。第２の半導体チップ９４には、受信回路３と接続されるパッドが形成され、第１の半導体チップ９３には、二次側コイル１２と接続されるパッドが形成される。そして、受信回路３は、パッドとボンディングワイヤとを介して第１の半導体チップ９３に形成された二次側コイル１２と接続される。
【００２５】
信号伝達システム１は、パッドＰｄから入力される送信データを送信回路２が駆動信号に変換し、一次側コイルに送信信号として出力する。信号伝達システム１は、トランスフォーマ１０の一次側コイル１１を用いて送信信号（ｉ（ｔ））を磁気信号に変換し、二次側コイル１２を用いて当該磁気信号を受信信号（ＶＲ）に変換する。そして、受信回路３は、受信信号に基づいて送信データを再生する。これによって、電気的に絶縁された第１の半導体チップ９３と第２の半導体チップ９４との間で信号伝達を可能にする。
【００２６】
続いて、信号伝達システム１の構成例の詳細について説明する。図３に示した回路は、実施の形態１にかかる信号伝達システム１の詳細なブロック図である。送信回路２は、ドライブ回路２１、プリドライバ回路２２を有する。ドライブ回路２１は、受信回路３側に設けられる二次側コイル１２と磁気的に結合される一次側コイル１１を、駆動制御信号に応じて増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動する。なお、正の駆動電流及び負の駆動電流は、駆動電流ｉ（ｔ）として一次側コイル１１に供給される。プリドライバ回路２２は、送信データＴｘＩＮに基づいて生成される送信信号の立ち上がりエッジ又は立ち下がりエッジに応じてドライブ回路に駆動制御信号を出力する。
【００２７】
受信回路３は、受信信号検出回路３１、ヒステリシスコンパレータ３２を有する。受信信号検出回路３１は、入力端子が二次側コイル１２と接続される。受信信号検出回路３１は、二次側コイル１２の一方の端子に接続され、受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力する。
【００２８】
ヒステリシスコンパレータ３２は、受信信号検出回路３１の出力端子に接続され、検出電圧と比較電圧との電圧差に基づいて受信信号を生成した送信データＴｘＩＮを再生し、出力データＲｘＯＵＴとして出力する。具体的には、図４に示すように、ヒステリシスコンパレータ３２は、検出電圧と比較電圧との電位差ＶＲ２が入力電圧Ｖｉｎとして入力され、入力電圧Ｖｉｎが所定の電位差Ｖｔｈ１以上になると出力電圧Ｖｏｕｔの論理レベルをハイレベルとする。一方、ヒステリシスコンパレータ３２は、入力電圧Ｖｉｎが所定の電位差Ｖｔｈ２以下になると出力電圧Ｖｏｕｔの論理レベルをローレベルとする。これらの論理レベルが出力データＲｘＯＵＴとして出力される。
【００２９】
次に、送信回路２の具体的な構成及び動作について説明する。図５は、ドライブ回路２１の具体的な回路の構成例を示す図である。図５に示すように、ドライブ回路２１は、ｐチャネルＭＯＳトランジスタＭＰ１、ＭＰ２と、ｎチャネルＭＯＳトランジスタＭＮ１、ＭＮ２を有する。ｐチャネルＭＯＳトランジスタＭＰ１のソースは第１の基準電圧（例えば、電源Ｖｒｅｆ）に接続され、ドレインはｎチャネルＭＯＳトランジスタＭＮ１のドレインに接続される。また、ｐチャネルＭＯＳトランジスタＭＰ１のドレインとｎチャネルトランジスタＭＮ１のドレインとが接続されるノードは、一次側コイルの第１の端子に接続される。ｎチャネルＭＯＳトランジスタＭＮ１のソースは第２の基準電圧（例えば、グランド）に接続される。また、ｐチャネルＭＯＳトランジスタＭＰ１のゲートには、制御信号ＶＧＰ１が与えられる。ｎチャネルＭＯＳトランジスタＭＮ１のゲートには、制御信号ＶＧＮ１が与えられる。
【００３０】
ｐチャネルＭＯＳトランジスタＭＰ２のソースは第１の基準電圧（例えば、電源Ｖｒｅｆ）に接続され、ドレインはｎチャネルＭＯＳトランジスタＭＮ２のドレインに接続される。また、ｐチャネルＭＯＳトランジスタＭＰ２のドレインとｎチャネルトランジスタＭＮ２のドレインとが接続されるノードは、一次側コイルの第２の端子に接続される。ｎチャネルＭＯＳトランジスタＭＮ２のソースは第２の基準電圧（例えば、グランド）に接続される。また、ｐチャネルＭＯＳトランジスタＭＰ２のゲートには、制御信号ＶＧＰ２が与えられる。ｎチャネルＭＯＳトランジスタＭＮ２のゲートには、制御信号ＶＧＮ２が与えられる。
【００３１】
なお、図５に示す例では、制御信号ＶＧＮ２を出力するプリドライバ回路２２のみが接続された構成を示したが、それぞれのトランジスタのゲートには、プリドライバ回路２２が接続されるか、または送信データＴｘＩＮを電圧信号に変換するアンプが接続される（図示省略）。つまり、送信データＴｘＩＮがプリドライバ回路２２またはアンプを介してそれぞれのトランジスタのゲートに入力される。制御信号ＶＧＰ１、ＶＧＰ２、ＶＧＮ１は、送信データＴｘＩＮに基づき図示を省略した回路が生成するものである。
【００３２】
また、ドライブ回路２１は、一次側コイルに対して正の駆動電流と負の駆動電流を与える。この正の駆動電流とは、一次側コイルの第１の端子から第２の端子に向かって流れる電流のことを言い、負の駆動電流とは、一次側コイルの第２の端子から第１の端子に向かって流れる電流のことを言う。
【００３３】
ここで、図５に示したドライブ回路２１の動作例について、図６に示す送信回路２内部の波形を用いて説明する。プリドライバ回路２２は送信回路２のｎチャネルＭＯＳトランジスタＭＮ１、ＭＮ２のゲートに、急峻な立ち上がりと緩やかな立ち下がりを有する電圧ＶＧＮ１、ＶＧＮ２を与える。このとき、オン状態にするｎチャネルＭＯＳトランジスタと対角の位置にあるｐチャネルＭＯＳトランジスタ（ＭＮ１に対してはＭＰ２、ＭＮ２に対してはＭＰ１）を予めオン状態にしておく。つまり、ｐチャネルＭＯＳトランジスタをオン状態とするために、アンプを介した送信データＴｘＩＮ、すなわちゲート電圧ＶＧＰ１、ＶＧＰ２がゲートに与えられる。
【００３４】
ここで、ｎチャネルＭＯＳトランジスタに与えるゲート電圧と、ソース‐ドレイン間に流れる電流はおおよそ比例する。そのため、図６に示すようにｎチャネルＭＯＳトランジスタＭＮ１、ＭＮ２のゲートに入力された急峻な立ち上がりと緩やかな立ち下がりを有する電圧ＶＧＮ１、ＶＧＮ２によって、一次側コイル１１に流れる駆動電流ｉは急峻な立ち上がりと緩やかな立ち下がりを有することとなる。
【００３５】
なお、ｎチャネルＭＯＳトランジスタを予めオン状態にしておき、ｐチャネルＭＯＳトランジスタのゲート端子に急峻な立ち上がりと立ち下がりを有する電圧波形を印加してもよい。
【００３６】
また、一次側コイル１１に流れる電流の向きを逆転させるためには、図５に示したｐチャネルＭＯＳトランジスタＭＰ１とｎチャネルＭＯＳトランジスタＭＮ２をオンさせるか、ｐチャネルＭＯＳトランジスタＭＰ２とｎチャネルＭＯＳトランジスタＭＮ１をオンさせるかを、それぞれのゲート電圧の制御によって選択すればよい。
【００３７】
一方、図７に示すように、予めｎチャネルＭＯＳトランジスタをオン状態としておき、ｐチャネルＭＯＳトランジスタのゲート電圧を急峻にローレベルにすることで一次側コイルの駆動電流ｉを急峻に立ち上げてもよい。これにより、駆動電流ｉは急峻に立ち上がる。一方、駆動電流ｉを緩やかに立ち下げる場合は、予めオン状態にしておいたｎチャネルＭＯＳトランジスタのゲート電圧を緩やかにローレベルにすることによって、一次側コイル１１の駆動電流ｉが緩やかに立ち下がる。
【００３８】
このように、ドライブ回路２１が有するそれぞれのトランジスタのゲート電圧を制御することにより、一次側コイル１１に流れる電流は急峻な立ち上がりと緩やかな立ち下がり、または急峻な立ち下がりと緩やかな立ち上がりを有する波形となる。
【００３９】
次に、プリドライバ回路２２の動作例について説明する。プリドライバ回路２２は、上記のようにドライブ回路２１のトランジスタのゲート電圧を制御する駆動制御信号を出力する。具体的には、制御するゲートに対して電流を供給したり電流を引き抜いたりする。
【００４０】
このとき、式（１）に示すように、二次側コイル１２に現れる電圧ＶＲは、一次側コイル１１に流れる電流の時間微分に比例する。また、一次側コイル１１に流れる電流は、おおよそドライブ回路２１のトランジスタ（ＭＰ１、ＭＰ２、ＮＭ１、ＭＮ２）のゲート電圧に比例する。さらに、ドライブ回路２１のトランジスタのゲート電圧は、当該ゲートに流れる電流の積分に比例する。したがって、二次側コイル１２に現れる電圧は、一次側コイル１１に流れる電流を制限しているドライブ回路２１のトランジスタのゲート電圧におおよそ比例する。なお、ｇｍはＭＯＳトランジスタのトランスコンダクタンスである。
【００４１】
【数１】
【００４２】
つまり、プリドライバ回路２２が、ドライブ回路２１のトランジスタのゲートに流す電流を制御することによって、二次側コイル１２に現れる電圧ＶＲの波形を制御することができる。プリドライバ回路２２がｎチャネルＭＯＳトランジスタＭＮ２に出力する電流ＩＧＮ２、ｎチャネルＭＯＳトランジスタＭＮ２のゲート電圧ＶＧＮ２、二次側コイル１２に現れる電圧ＶＲの波形を図８に示す。
【００４３】
図８に示した波形における動作を説明する。まず、図５に示した回路において、ドライブ回路２１のｐチャネルＭＯＳトランジスタＭＰ１を予めオン状態にしておく。次に、ｎチャネルＭＯＳトランジスタＭＮ２のゲート電圧ＶＧＮ２を急峻に立ち上げるように、プリドライバ回路２２は大きな電流ｉＧＮ２を供給する。すると、急峻に立ち上がったゲート電圧ＶＧＮ２によって、ドライブ回路２１から一次側コイル１１に大きな駆動電流ｉが流れるため、二次側コイル１２には振幅の大きい電圧ＶＲが生じる。
【００４４】
その後、ゲート電圧ＶＧＮ２を緩やかに立ち下げるように、プリドライバ回路２２は、小さな電流ｉＧＮ２をゲートから引き抜く。これによって、ゲート電圧ＶＧＮ２が緩やかに立ち下がり、二次側コイル１２には小さな負の振幅を有する電圧ＶＲが生じる。
【００４５】
このように、ドライブ回路２１のトランジスタのゲート電流を制御するプリドライバ回路２２を備えることによって、二次側コイル１２に現れる電圧ＶＲの振幅、つまり電圧ＶＲの時間変化率を制御する。なお、ｎチャネルＭＯＳトランジスタＭＮ１を予めオン状態にしておき、ｐチャネルＭＯＳトランジスタＭＰ２のゲート電流をプリドライバ回路２２によって制御してもよいし、ｐチャネルＭＯＳトランジスタ及びｎチャネルＭＯＳトランジスタの双方のゲートにプリドライバ回路２２を接続し、ｎチャネルＭＯＳトランジスタのゲートを大きな電流で急速にチャージして、その後ｐチャネルＭＯＳトランジスタのゲートを小さな電流で徐々にオフ状態にする制御をしてもよい。
【００４６】
図９は、プリドライバ回路２２の具体的な回路の構成例を示した図である。プリドライバ回路２２は、ｐチャネルＭＯＳトランジスタＭＰ３、ｎチャネルＭＯＳトランジスタＭＮ３、パルス発生器２２１を有する。ｐチャネルＭＯＳトランジスタＭＰ３のソース端子には第３の基準電圧源に接続され、ｎチャネルＭＯＳトランジスタＭＮ３のソース端子は第４の基準電圧源（例えば、グランド）に接続される。また、ｐチャネルＭＯＳトランジスタＭＰ３のドレイン端子とｎチャネルＭＯＳトランジスタＭＮ３のドレイン端子は、プリドライバ回路２２の出力端子に接続される。なお、図９の回路においてはプリドライバ回路２２の出力端子はｎチャネルＭＯＳトランジスタＭＮ１のゲートに接続される。
【００４７】
パルス発生器２２１には、送信データＴｘＩＮが入力される。パルス発生器２２１は、ｐチャネルＭＯＳトランジスタＭＰ３及びｎチャネルＭＯＳトランジスタＭＮ３のそれぞれのゲートに、送信データＴｘＩＮの論理レベルに対応したパルスを出力し、これらのトランジスタを交互にオン状態にする。ここで、図１０に示すようにｎチャネルＭＯＳトランジスタＭＮ１のゲート電圧をチャージする場合には大きな電流ｉＧＮ１を供給し、ディスチャージする場合には小さな電流ｉＧＮ１を徐々に引き抜く場合においては、プリドライバ回路２２のｐチャネルＭＯＳトランジスタＭＰ３のオン抵抗ＲＯＮＰを小さくし、ｎチャネルＭＯＳトランジスタＭＮ３のオン抵抗ＲＯＮＮを大きくする。これによって、ｎチャネルＭＯＳトランジスタＭＮ１のゲートに供給する電流と引き抜く電流の大きさを変えることができる。
【００４８】
例えば、ＲＯＮＰ：ＲＯＮＮ＝１：２とすると、ｎチャネルＭＯＳトランジスタＭＮ１のゲートに流れる電流ｉＧＮ１の比は、立ち上がり電流：立ち下がり電流＝２：１となる。同様に、二次側コイル１２の起電力（ＶＲ）もゲートに流れる電流ｉＧＮ１に比例した正負の振幅を有するパルスが現れる。
【００４９】
このように、プリドライバ回路２２のｐチャネルＭＯＳトランジスタＭＮ３とｎチャネルＭＯＳトランジスタＭＮ３のオン抵抗の比を予め設定しておくことにより、二次側コイル１２に現れる電圧ＶＲの波形の正負の向き及び振幅を設定することができる。したがって、受信回路３において、二次側コイル１２に生じる電圧ＶＲの波形が、正負のどちらの振幅が閾値を超えたか、または正負のどちらの振幅が大きいかを判別すれば、送信回路２が送出した信号の論理レベルを判定することができる。
【００５０】
図１１に示すように二次側コイル１２に正の大きな振幅を有する波形を発生させる場合には、図１２に示した回路構成としてもよい。つまり、プリドライバ回路２２をｐチャネルＭＯＳトランジスタＭＰ１のゲートに接続する構成としてもよい。このとき、ＲＯＮＰ：ＲＯＮＮ＝２：１とすると、ｐチャネルＭＯＳトランジスタＭＰ１のゲートに流れる電流ｉＧＰ１の比は、立ち上がり電流：立ち下がり電流＝１：２となる。
【００５１】
以上が送信回路２の構成及び動作の説明である。通常、送信データＴｘＩＮの論理レベルに応じて一次側コイル１１の電流ｉの流す向きを変える方式においては、図１３に示すように、電圧ＶＲの波形が短時間で正負の両極に振れる。そのため、信号成分ｓｉｇとノイズ成分ｎｏｉｓｅの判別が難しく、受信回路３における論理値の判定が困難であった。
【００５２】
しかし、本発明にかかる送信回路２は、プリドライバ回路２２がドライブ回路２１を制御することによって、一次側コイル１１に供給する電流の立ち上がりと立ち下がりの時間変化率を制御できる。その結果、図８において説明したように、二次側コイルに生じる電圧ＶＲの波形の正負の振幅に差を設けることができるだけでなく、波形の変化の速度も調整することができる。したがって、二次側コイル１２に生じる電圧ＶＲが短時間に正負の両極に振れる信号とならないため、論理値の誤判定を防止することができる。
【００５３】
以下では、受信回路３の構成及び動作について説明する。図１４は、受信回路３の具体的な回路の構成例を示す図である。受信信号検出回路３１は、閾値回路３１１、容量素子３１２、抵抗素子３１３を有する。閾値回路３１１は、入力端子が二次側コイル１２と接続され、出力端子がヒステリシスコンパレータ３２と接続され、入力端子と出力端子との間の電圧Ｖｍが一定値以上になると電流ｉｍが流れる。また、閾値回路３１１の出力端子には、比較電圧となるバイアス電圧ＶＢＩＡＳが印加され、電圧ＶＢＩＡＳの電圧源（図示省略）と容量素子を介して接続される。
【００５４】
図１５に閾値回路３１１の動作を表すグラフを示す。上述したように、閾値回路３１１の両端の電圧Ｖｍが閾値電圧Ｖｔｈ３よりも大きくなると、当該電圧Ｖｍに比例した大きさの電流ｉｍが流れる。また、両端の電圧Ｖｍが閾値電圧Ｖｔｈ４よりも小さくなった場合にも、当該電圧Ｖｍの大きさに比例した大きさの電流ｉｍが流れる。一方、両端の電圧Ｖｍが閾値電圧Ｖｔｈ４以上Ｖｔｈ３以下である場合には、閾値回路３１１には電流は流れない。
【００５５】
ここで、図１６を用いて、閾値回路３１１の具体的な構成例について説明する。図１６に示すように、閾値回路３１１が有する閾値素子としてＰＮ接合やショットキー接合を用いたダイオード用いてもよいし、ｎチャネルＭＯＳトランジスタまたはｐチャネルＭＯＳトランジスタのゲートをソースまたはドレインに短絡させた構成を用いてもよい。このとき、閾値素子の入力端子には、トランジスタのドレインとソースのいずれか一方が接続され、閾値素子の出力端子にはトランジスタのドレインとソースの他方が接続される。
【００５６】
一般的なＣＭＯＳプロセスのＰＮ接合ダイオードを用いた場合には、電源電圧等に関係なく０．７Ｖ程度で安定した閾値を得ることが可能である。トランジスタを用いた場合には、その閾値はＣＭＯＳプロセスの世代や最小加工寸法に依存し０．２Ｖ程度から１Ｖ程度である。しかし、プロセス、電源電圧、温度などの変動条件を考慮しても、閾値の変動は±０．１Ｖ程度に抑えられる場合が多い。これらの閾値の変動は、一般にヒステリシス回路のしきい値の変動よりも小さい。そのため、これらを用いることで、閾値の安定した受信回路３を構成することが可能になる。
【００５７】
図１７に閾値素子として上記したダイオードを有する閾値回路３１１の具体的な構成例を示す。図１７に示した閾値回路３１１は、入力端子と出力端子の間に一定の電圧差が生じると電流が流れる２つの閾値素子であるダイオード３１１１、３１１２を有する。ダイオード３１１１のアノード及びダイオード３１１２のカソードは、二次側コイル１２と接続される。また、ダイオード３１１１のカソード及びダイオード３１１２のアノードは、ヒステリシスコンパレータ３２と接続される。なお、閾値素子は、ダイオードに限られるものではなく、上記したようにｎチャネルＭＯＳトランジスタまたはｐチャネルＭＯＳトランジスタのゲート端子をソース端子またはドレイン端子に短絡させた構成を用いてもよい。
【００５８】
受信信号検出回路３１の動作を示す波形を図１８に示す。送信回路２において説明したように、一次側コイル１１に流れる増加率と減少率とが非対称になる正の駆動電流ｉ（ｔ）により生じた磁気信号によって、二次側コイル１２には図１８に示したような正の振幅と負の振幅の大きさが異なる電圧ＶＲの波形が発生する。
【００５９】
発生した電圧ＶＲが閾値電圧Ｖｔｈ３を超える場合、または閾値電圧Ｖｔｈ４を下回る場合には、電流ｉｍが流れるため、閾値回路３１１とヒステリシスコンパレータ３２との間に設けられた容量素子３１２に電荷がチャージまたはディスチャージされる。その結果、ヒステリシスコンパレータ３２に入力される電圧はＶＲから電圧ＶＲ２に変化する。ヒステリシスコンパレータ３２は、電圧ＶＲ２が増加した場合には、ハイレベルとみなして、ハイレベルの出力データＲｘＯＵＴを送出する。一方、電圧ＶＲ２が減少した場合には、ヒステリシスコンパレータ３２はローレベルとみなして、ローレベルの出力データＲｘＯＵＴを送出する。その後、一定以上の時間、容量素子３１２のチャージ、ディスチャージが行われなければ、抵抗素子３１３を介してヒステリシスコンパレータ３２への入力電圧ＶＲ２は一定の電圧ＶＢＩＡＳに収束する。
【００６０】
図１８に示すように、二次側コイル１２に生じる電圧ＶＲは、信号成分ｓｉｇの振幅がノイズ成分ｎｏｉｓｅの振幅よりも大きい信号となっている。そのため、振幅が大きいパルスを信号成分として判定を行うことが容易となる。しかし、ヒステリシスコンパレータ３２は、プロセス、電源電圧、温度等の環境の変動によって、図４に示した閾値Ｖｔｈ１、Ｖｔｈ２が変動しやすい。そのため、電圧ＶＲをそのままヒステリシスコンパレータ３２に入力すると、図１８に示したノイズ成分ｎｏｉｓｅの信号を信号成分ｓｉｇであると誤判定する恐れがある。
【００６１】
しかし、本発明にかかる受信回路３は、上述したように、受信信号検出回路３１によって、二次側コイル１２に発生した電圧ＶＲを電圧ＶＲ２に変換する。つまり、図１８に示すように、受信信号検出回路３１は、二次側コイル１２に生じた電圧ＶＲからノイズ成分ｎｏｉｓｅを除去した信号である電圧ＶＲ２を生成する。その結果、ヒステリシスコンパレータ３２の閾値に多少の変動が生じる場合であっても、誤判定を起こすことを抑制することができる。また、本実施の形態における受信回路３では、受信信号の正の振幅と負の振幅のうち閾値回路３１１の閾値を超えた成分の絶対値の差に応じて電圧ＶＲ２を生成することができる。つまり、受信回路３では、閾値回路３の閾値が変動した場合においても、受信信号の正の振幅と負の振幅のうち閾値回路３１１の閾値を超えた成分の絶対値の差に基づき、誤判定を防止することができる。
【００６２】
なお、図１７に示した受信回路３は、図１９に示すような構成としてもよい。閾値回路３１１の入力端子が入力側容量素子３５を介して二次側コイル１２の一端に接続される。図１９に示した受信回路３においても、閾値回路３１１の両端子が電圧ＶＢＩＡＳによりバイアスされる。したがって、図１７の受信回路３と同様に動作し、図１８に示す波形が発生する。また、二次側コイルＬ２の他端がグランドに接続され、入力側容量素子３５によって閾値回路３１１とは絶縁されるため、二次側コイル１２は、グランド電位をバイアス電圧として動作する。
【００６３】
実施の形態２
本実施の形態にかかる信号伝達システム４について説明する。図２０に示した信号伝達システム４においては、送信回路２のドライブ回路２１が電流源２１１を備える。電流源２１１は、ｎチャネルＭＯＳトランジスタＭＮ１、ＭＮ２のソースとグランドとの間に挿入される。電流源２１１としては、例えば図２０に示すようにゲート端子を一定の電圧でバイアスしたトランジスタを用いて構成される。なお、その他の構成については信号伝達システム１と同様であるため、説明を省略する。
【００６４】
一般に、トランジスタに流れる電流は、プロセス変動、電源電圧変動、温度変動等の影響を受けて変動する。そのため、これらの要因の変動により送信回路の消費電力が変動したり、二次側コイル１２に現れる受信信号の振幅が変動したりする。一方、本実施の形態にかかるドライブ回路２１は、グランドとの間に電流源２１１が設けられる。この電流源２１１は、ｐチャネルＭＯＳトランジスタＭＰ１、ＭＰ２、ｎチャネルＭＯＳトランジスタＭＮ１、ＭＮ２に流れる電流値を設定する。そのため、本実施の形態にかかるドライブ回路２１では、プロセス変動、電源電圧変動、温度変動等の影響によらず一次側コイル１１に流れる駆動電流ｉ（ｔ）の大きさを設定することができる。その結果、送信回路２の消費電流や、二次側コイル１２に現れる受信信号の波形の大きさ、つまり電圧ＶＲの振幅の制御性を向上させることができる。また、電流源２１１を設けることで、一次側コイルに過大な電流が流れることを防止することもでき、消費電流の抑制及び機器の信頼性向上も実現できる。なお、図２１に示すように、ｐチャネルＭＯＳトランジスタと電源との間に電流源２１１を挿入してもよい。
【００６５】
実施の形態３
本実施の形態にかかる信号伝達システム５について説明する。図２２に示した信号伝達システム５は、送信回路２のプリドライバ回路２２が電流源２２２を備える。電流源２２２は、実施の形態２と同様に、例えばゲート端子を一定の電圧Ｖｒｅｆでバイアスしたトランジスタを用いて構成される。なお、その他の構成については信号伝達システム１と同様であるため、説明を省略する。
【００６６】
図２２におけるプリドライバ回路２２には、ｎチャネルＭＯＳトランジスタＭＮ３とグランドとの間に電流源２２２が設けられる。そのため、ゲート電圧ＶＧＮ１を立ち下げる場合は、電流源２２２により制限された電流ｉＧＮ１によりディスチャージされる。一方、ｐチャネルＭＯＳトランジスタＭＰ３と電源との間には電流源は設けられていないため、ゲート電圧ＶＧＮ１を立ち上げるために供給する電流ｉＧＮ１は制限されない。その結果、ｎチャネルＭＯＳトランジスタＭＮ１のゲートのチャージ電流とディスチャージ電流の大きさを制御することができる。
【００６７】
つまり、図８に示した波形と同様に、一次側コイル１１に流れる電流ｉの立ち上がり電流と立ち下がり電流の時間変化率を制御でき、二次側コイル１２に生じる電圧ＶＲの波形は、正負の振幅が異なる大きさの波形となる。
【００６８】
このように、本実施の形態にかかる信号伝達システム５の構成によれば、二次側コイル１２に生じる受信信号の正負の振幅が異なった大きさとなる。その結果、受信回路３において、受信信号の正負のどちらの振幅が閾値を超えたか、またはどちらの振幅が大きいかを判定すれば、誤判定せずに送信データＴｘＩＮの論理レベルを判定することができる。
【００６９】
ここで、ドライブ回路２１及びプリドライバ回路２２の双方に電流源を備えた送信回路２の構成例を図２３に示す。また、その動作例について図２４のタイミングチャートを用いて説明する。図２３に示した送信回路２は、ドライブ回路２１のｎチャネルＭＯＳトランジスタＭＮ１、ＭＮ２のゲートにプリドライバ回路２２が接続される。一方、ｐチャネルＭＯＳトランジスタＭＰ１、ＭＰ２のゲートには、アンプ２３、２４がそれぞれ接続される。ドライブ回路２１のソース端子は電流源２１１を介して接地される。これによって、プロセス、電源電圧、温度等の変化による消費電流の変化、二次側コイル１２に現れる受信信号の変化を抑制する。
【００７０】
続いて、図２４を用いて動作例について説明する。送信データＴｘＩＮがローレベルからハイレベルに切り替わった際には、アンプ２３は、送信データＴｘＩＮの論理レベルを反転させた信号をドライブ回路２１のｐチャネルＭＯＳトランジスタＭＰ１のゲートに出力する。そのため、ｐチャネルＭＯＳトランジスタＭＰ１をオン状態にする。また、プリドライバ回路２２のパルス発生器２２１２は、送信データＴｘＩＮの論理レベルの切り替わりに短パルスを出力し（ＶＰＲＥＮ２）、プリドライバ回路２２は、駆動制御信号としてｎチャネルＭＯＳトランジスタＭＮ２のゲートに電流を流す。すると、ｎチャネルＭＯＳトランジスタＭＮ２にはゲート電圧ＶＧＮ２が発生し、短時間だけオン状態となる。これによって、ドライブ回路２１は一次側コイル１１に短パルス状の電流ｉを流す。
【００７１】
このとき、二次側コイル１２の端子間電圧ＶＲは正の方向に短時間だけ大きく振れる。ｎチャネルＭＯＳトランジスタＭＮ２のゲート電圧ＶＧＮ２を下げる過程では、プリドライバ回路２２の電流源２２２によって電流の大きさが制限される。そのため、プリドライバ回路２２によってｎチャネルＭＯＳトランジスタＭＮ２のゲートからゆっくりと電流が引き抜かれ、一次側コイル１１に流れる電流ｉは緩やかに小さくなっていく。したがって、二次側コイル１２の端子間電圧ＶＲは負の方向の小さな振幅で比較的長い時間振れる。
【００７２】
一方、送信データＴｘＩＮがハイレベルからローレベルに切り替わった際には、アンプ２４が送信データＴｘＩＮの論理レベルと同一の論理レベルの信号を出力する。そのため、ドライブ回路２１のｐチャネルＭＯＳトランジスタＭＰ２はオン状態となる。また、パルス発生器２２１１は、送信データＴｘＩＮの論理レベルの切り替わりに短パルスを出力する（ＶＰＲＥＮ１）。それに対応して、プリドライバ回路２２は、ｎチャネルＭＯＳトランジスタＭＮ１を短時間だけオン状態にする駆動制御信号をドライブ回路２１に出力する。ｎチャネルＭＯＳトランジスタＭＮ１のゲート電圧の立ち上がりと立ち下がりは上記のｎチャネルＭＯＳトランジスタＭＮ２の場合と同様に制御される。そのため、二次側コイル１２には短時間で振幅の大きい負の電圧と、比較的長い時間で振幅の小さい正の電圧が現れる。その結果、受信回路３は二次側コイル１２の電圧ＶＲが所定の閾値を超えるか、あるいは正と負の振幅の大きさを比較してどちらが大きいかによって、送信回路が送出した論理レベルを判定することができる。
【００７３】
図２２に示した送信回路２は、ｎチャネルＭＯＳトランジスタのゲートにプリドライバ回路２２が接続される構成であったが、図２５には、ｐチャネルＭＯＳトランジスタのゲートにプリドライバ回路２２が接続される送信回路２の構成例を示す。
【００７４】
図２５に示した信号伝達システム５の動作を示すタイミングチャートを図２６に示す。図２５においては、ｐチャネルＭＯＳトランジスタにプリドライバ回路２２が接続される。そのため、送信データＴｘＩＮの論理レベルの切り替わりにパルス発生器２２１１、２２１２が出力するパルス信号の論理レベルが図２４のタイミングチャートと反対になる。それによって、送信データＴｘＩＮの論理レベルが切り替わる際にｐチャネルＭＯＳトランジスタのゲート電圧ＶＧＰ１、ＶＧＰ２は急峻にローレベルとなる。その結果、一次側コイル１１には、正または負の駆動電流ｉが急峻に流れる。その後、プリドライバ回路２２のｐチャネルＭＯＳトランジスタのソースと電源との間に設けられた電流源２２２によって制限された電流が駆動制御信号としてｐチャネルＭＯＳトランジスタのゲートに供給される。その結果、駆動電流ｉの振幅は緩やかに減少する。したがって、図２４の電圧ＶＲと同様の波形の受信信号が二次側コイル１２に生じる。
【００７５】
なお、プリドライバ回路２２やアンプの構成及び接続関係は、図２３や図２５の回路構成に限られない。図２４や図２６に示したように、ドライブ回路２１が有するトランジスタのゲート電圧の制御によって立ち上がりと立ち下がりの時間変化率が異なる駆動電流が出力可能であればよい。
【００７６】
実施の形態４
本発明にかかる実施の形態４について説明する。図２７に、信号伝達システム６の構成例を示す。本実施の形態にかかる信号伝達システム６の閾値回路３１１は、両端に異なる電圧（ＶＢＩＡＳ１、ＶＢＩＡＳ２）が印加される。
【００７７】
図２７の受信回路３には、二次側コイル１２の両端に閾値回路３１１、容量素子３１２及び抵抗素子３１３が設けられる。それぞれの閾値回路３１１の入力端子にはＶＢＩＡＳ１が印加され、出力端子にはＶＢＩＡＳ２が印加される。また、それぞれの出力端子には、電荷をチャージするための容量素子３１２が接続される。つまり、受信信号検出回路３１が二次側コイル１２の両端子に設けられた構成となり、一方の受信信号検出回路３２が検出電圧を生成し、他方の受信信号検出回路３２が比較電圧を生成する。その他の構成については図１４に示した信号伝達システムと同様であるため、説明を省略する。
【００７８】
一般に、閾値素子の閾値は、その素子固有の値であるため、回路設計においてその閾値を変えることができない場合がある。本実施の形態においては、閾値回路３１１の両端に異なる電圧を印加する。そのため、二次側コイル１２に生じる電圧ＶＲが同じ大きさであっても、バイアスのかけ具合によって、閾値回路３１１に電流が流れたり、流れなかったりする。すなわち、閾値回路３１１の閾値を大きくまたは小さくしたことと等価な動作をさせることが可能となる。
【００７９】
なお、図２８〜図３０に、図２７に示した信号伝達システム６と同様の動作が可能である受信回路３を備える信号伝達システムを示す。これらの回路も閾値回路の閾値を実質的に変更することができる。例えば、ＶＢＩＡＳ１をＶＢＩＡＳ２よりも高い直流電圧に設定すると、二次側コイル１２に現れるＶＲの振幅が小さくても、閾値回路３１１に電流を流すことができる。逆に、ＶＢＩＡＳ１をＶＢＩＡＳ２よりも低い直流電圧に設定すると、二次側コイル１２に現れるＶＲの振幅が前者の場合よりも大きくなければ、閾値回路３１１に電流が流れない。なお、図３０に示した受信回路３は、入力側容量素子３５を有しており、閾値回路３１１の入力端子は入力側容量素子３５を介して二次側コイル１２に接続される。
【００８０】
実施の形態５
本発明にかかる実施の形態５について説明する。図３１に示した本実施の形態にかかる信号伝達システム７は、図１７に示した受信回路３の構成に加えて、さらに電流源３３、抵抗素子３４、入力側容量素子３５を備える。なお、その他の構成については信号伝達システム１と同様であるため、説明を省略する。
【００８１】
電流源３３及び抵抗素子３４は、電源とグランドとの間に接続される。また、電流源３３と抵抗素子３４との間にはダイオード３１１１のアノード端子、ダイオード３１１２のカソード端子、閾値回路３１１の出力端子がそれぞれ接続される。これによって、ダイオード３１１１のアノード端子、ダイオード３１１２のカソード端子、閾値回路３１１の出力端子には、それぞれ異なる直流電圧が印加される。なお、ダイオード３１１１のアノード端子及びダイオード３１１２のカソード端子は、入力側容量素子３５を介して二次側コイル１２に接続される。
【００８２】
つまり、図３１に示した回路は、実施の形態４と同様に、閾値素子の両端子に異なる直流電圧をバイアスすることにより、閾値回路３１１の閾値を制御することができる。この回路では、ダイオード３１１１のアノード端子の直流電圧は抵抗３４と定電流ｉｂ１によって制御され、ダイオード３１１２のカソード端子の直流電圧は抵抗３４と定電流ｉｂ２によって制御され、ダイオード３１１１のカソード端子とダイオード３１１２のアノード端子の直流電圧は抵抗３４と定電流ｉｂ３によって制御される。
【００８３】
電流ｉ１〜ｉ３の大きさと閾値との関係について具体的に説明する。電流ｉ１〜ｉ３の関係がｉｂ１＜ｉｂ３＜ｉｂ２の場合、ヒステリシスコンパレータ３２を動作させるために必要な電圧ＶＲの振幅、すなわち、閾値回路３１１に電流を流すために必要な電圧ＶＲの振幅は、ダイオードの閾値電圧よりも低くなる。
【００８４】
一方、ｉｂ１＞ｉｂ３＞ｉｂ２の場合、ヒステリシスコンパレータ３２を動作させるために必要な電圧ＶＲの振幅は、ダイオードの閾値電圧よりも高くなる。このように、本実施の形態にかかる信号伝達システム７を用いることによって、二次側コイル１２の電圧ＶＲがヒステリシスコンパレータ３２を動作させるために必要な閾値電圧を任意の値に設定可能である。
【００８５】
実施の形態６
本発明にかかる実施の形態６について説明する。図３２に示した信号伝達システム８は、受信信号検出回路３１が、ピークホールド回路３１４、ボトムホールド回路３１５、反転増幅器３１６、差動増幅器３１７を備える。
【００８６】
図３２において、二次側コイル１２の一端には受信信号検出回路３１が接続される。二次側コイル１２の他端はグランドに接続される。受信信号検出回路３１の入力端子には、ピークホールド回路３１４及びボトムホールド回路３１５の入力端子が接続される。また、ピークホールド回路３１４の出力端子は、差動増幅器３１７に接続され、ボトムホールド回路３１５の出力端子は反転増幅器３１６を介して差動増幅器３１７に接続される。
【００８７】
ここで、ピークホールド回路３１４は、入力される電圧ＶＲの波形の正の振幅を検出する。一方、ボトムホールド回路３１５は入力される電圧ＶＲの波形の負の振幅を検出する。また、反転増幅器３１６は、ボトムホールド回路３１５から送られる波形を反転して出力する。
【００８８】
差動増幅器３１７の出力端子はヒステリシスコンパレータ３２に接続される。差動増幅器３１７は、ピークホールド回路３１４及びボトムホールド回路３１５の出力信号に基づいて生成した検出電圧及び比較電圧をヒステリシスコンパレータ３２に送出する。
【００８９】
続いて、図３２に示した信号伝達システム８の動作例について説明する。信号伝達システム８が有する受信信号検出回路３１は、一定時間内に現れる正の振幅と負の振幅の大きさを差動増幅器３１７が比較して、どちらが大きいかによって論理レベルを判別するものである。
【００９０】
図３３に示すように、まず、ピークホールド回路３１４が二次側コイル１２に生じた電圧ＶＲの正の波形Ｖｐｅａｋを検出する。同様に、ボトムホールド回路３１５が二次側コイル１２に生じた電圧ＶＲの負の波形Ｖｂｏｔｔｏｍを検出する。次に、反転増幅器３１６がボトムホールド回路３１５から出力された波形を反転させた信号（比較電圧）を生成する。
【００９１】
差動増幅器３１７は、Ｖｐｅａｋの振幅とＶｂｏｔｔｏｍを反転した振幅とを比較する。そして、振幅が大きい波形を信号成分ｓｉｇとして、ヒステリシスコンパレータ３２に送出する信号Ｖｃｏｍｐ（検出電圧及び比較電圧）を生成する。これによって、送信回路２から出力される送信信号の振幅が大きくても小さくても、信号成分ｓｉｇの振幅がノイズ成分ｎｏｉｓｅの振幅よりも大きいため、正と負の振幅の大小関係を判定することにより論理レベルが判定可能である。
【００９２】
例えば、ピークホールド回路３１４によって検出される正の振幅が、ボトムホールド回路３１５によって検出される負の振幅よりも大きければ、差動入力信号Ｖｃｏｍｐには正の振幅のみが現れる。そのため、ヒステリシスコンパレータ３２は、論理値をハイレベルと判定する。一方、 ボトムホールド回路３１５によって検出される負の振幅が、ピークホールド回路３１４によって検出される正の振幅よりも大きければ、差動入力信号Ｖｃｏｍｐには負の振幅のみが現れる。そのため、ヒステリシスコンパレータ３２は、論理値をローレベルと判定する。
【００９３】
ここで、ピークホールド回路３１４及びボトムホールド回路３１５を用いない場合の入出力について、図３４、図３５に示した波形を用いて説明する。送信回路２が出力する信号振幅が一定ではなく、プロセス、電源電圧、温度等の変動によって出力信号振幅が変動する場合は、受信信号電圧を一定の閾値と比較して論理値を判別することができなくなる。また、トランスフォーマ１０のサイズやインダクタンス値、コイル間のギャップの大きさによってトランスフォーマ１０の伝達ゲインが変化する。そのため、二次側コイル１２に現れる信号振幅が変わってしまう。したがって、トランスの設計を変更すると受信回路３の閾値をチューニングする手間が生じてしまう。
【００９４】
例えば、図３４に示すように、送信回路２から出力される送信信号の振幅が小さい場合は、二次側コイル１２に生じる電圧ＶＲの振幅も小さくなる。受信回路３の閾値が±ＶｔｈＡに設定されていれば、受信回路３は正しく論理判定を行うことができる。しかし、閾値が±ＶｔｈＢに設定されている場合は、正しい受信動作を行うことができない。
【００９５】
一方、図３５に示すように、送信回路２から出力される送信信号の振幅が大きい場合は、二次側コイル１２に生じる電圧ＶＲの振幅も大きくなる。受信回路３の閾値が±ＶｔｈＡに設定されていれば、受信回路３は、受信動作を正しく行うことができない。しかし、閾値が±ＶｔｈＢに設定されている場合は、受信回路３は正しい受信動作を行うことができる。
【００９６】
このように、受信回路３にとって適切な閾値の大きさは、送信回路２から出力される送信信号の振幅に依存する。特に、送信回路２と受信回路３が別チップに配置される場合には、受信回路３から送信回路２のプロセス条件、電源電圧、温度等を知ることができない。そのため、送信回路２から出力される送信信号の振幅を予測することができない。したがって、適切な閾値電圧を設定することが困難である。
【００９７】
しかしながら、本実施の形態の受信信号検出回路３１は、送信回路２から出力される送信信号の振幅において、信号成分とノイズ成分との相対的な大きさを比較して、論理レベルを判断する。その結果、一定の閾値電圧を設定する必要がない。したがって、上述したような送信回路２から送出される信号振幅の大きさの変動に起因する論理値の誤判定を防ぐことができる。
【００９８】
図３６に信号伝達システム８における受信回路３の具体的な回路の構成例を示す。ピークホールド回路３１４は第１の閾値素子としてダイオード３１１１及び第１の容量素子３１２１を有し、ボトムホールド回路３１５は第２の閾値素子としてダイオード３１１２及び第２の容量素子３１２２を有する。なお、信号伝達システム８は、ピークホールド回路３１４及びボトムホールド回路３１５の二次側コイル１２側の端子は、入力側容量素子３５を介して二次側コイル１２と接続され、同一の入力側基準電圧によりバイアスされる。図３６に示す例では、ダイオード３１１１のアノード端子及びダイオード３１１２のカソード端子は、第１の電源（例えば基準電圧ＶＲＥＦ）と第２の電源（例えばグランド）とを抵抗分割した電圧が入力側基準電圧として印加され、入力側容量素子３５を介して二次側コイル１２と接続される。一方、ダイオード３１１１のカソード端子は差動増幅器３１７に接続され、ダイオード３１１２のアノード端子は反転増幅器３１６を介して差動増幅器３１７に接続される。
【００９９】
第１の容量素子３１２１は、ダイオード３１１１のカソード端子と第３の電源（例えばグランド）との間に接続される。また、ダイオード３１１１のカソード端子には、出力側基準電圧が印加される。第２の容量素子３１２２は、ダイオード３１１２のアノード端子と第３の電源（例えばグランド）との間に接続される。また、ダイオード３１１２ダイオード３１１２のアノード端子は、出力側基準電圧が印加される。
【０１００】
続いて、図３６に示した受信回路３の動作について説明する。二次側コイル１２にダイオード３１１１または３１１２の閾値を超える電圧ＶＲが生じると、ダイオード３１１１または３１１２に電流が流れる。ダイオード３１１１を流れた電流は第１の容量素子３１２１にチャージされる。つまり電圧ＶＲの正の振幅が第１の容量素子３１２１に保持される。
【０１０１】
一方、ダイオード３１１２に電流が流れた場合は、第２の容量素子３１２２から電流が引き抜かれる。つまり、電圧ＶＲの負の振幅が第２の容量素子３１２２に保持される。このようにして、ピークホールド回路３１４は二次側コイル１２に生じた電圧ＶＲの正の波形Ｖｐｅａｋを検出し、ボトムホールド回路３１５は二次側コイル１２に生じた電圧ＶＲの負の波形Ｖｂｏｔｔｏｍを検出する。その後の反転増幅器３１６、差動増幅器３１７、ヒステリシスコンパレータ３２動作については、上述した動作と同様であるため説明を省略する。
【０１０２】
また、信号伝達システム８の別の例として、図３７に、ダイオード３１１１のアノード端子とダイオード３１１２のカソード端子に印加される入力側基準電圧が異なる場合の受信回路３の構成を示す。図３７に示すように、入力側基準電圧は、ダイオード３１１１のアノード端子とダイオード３１１２のカソード端子とに別々に印加される。この場合、ダイオード３１１１とダイオード３１１２を個別に絶縁するために、入力側容量素子３５もそれぞれ個別に設けられる（例えば、個別に設けられた入力側容量素子を第１の入力側容量素子及び第２の入力側容量素子と称す）。
【０１０３】
また、図３７に示す例では、第１の容量素子３１２１がダイオード３１１のカソード端子と第１の電源（例えば基準電圧ＶＲＥＦ）との間に接続され、第２の容量素子３１２２がダイオード３１１２のアノード端子と第３の電源（例えば、グランド）との間に接続される。また、ダイオード３１１１のカソード端子は第１の差動増幅器の正転入力端子に接続され、ダイオード３１１２のアノード端子は第２の差動増幅器の反転入力端子に接続される。また、ダイオード３１１１のカソード端子とダイオード３１１２のアノード端子との間に接続される抵抗分割回路により生成される中点電圧が第１の差動増幅器の反転入力端子と第２の差動増幅器の正転入力端子とに与えられる。
【０１０４】
ピークホールド回路３１４及びボトムホールド回路３１５は、上述したように、直流バイアス回路、積分器とダイオードによって構成される。二次側コイル１２に直流バイアス電圧よりも高い電圧が現れると、ピークホールド回路３１４の第１の容量素子３１２１がチャージされる。これにより、正の振幅のピークを検出する。
【０１０５】
二次側コイル１２に直流バイアス電圧よりも低い電圧が現れると、ボトムホールド回路３１５の第２の容量素子３１２２がディスチャージされる。これにより、負の振幅のボトムを検出する。次段の差動アンプでボトムホールド回路３１５の出力の極性が反転される。負の振幅が大きいほど高い電圧が出力される。
【０１０６】
ヒステリシスコンパレータ３２では、ピークホールド回路３１４及びボトムホールド回路３１５から出力される正負の振幅の大きさに比例した電圧を受け取り、どちらが大きいかによって論理値を判定して出力データＲｘＯＵＴとして出力する。ピークホールド回路３１４、ボトムホールド回路３１５では、ダイオード３１１１のアノード端子とダイオード３１１２のカソード端子に異なる直流電圧をバイアスする。そのため、ダイオード固有の閾値に依存せず二次側コイル１２の電圧ＶＲがヒステリシスコンパレータ３２を動作させることができる。つまり図３１で説明した原理と同様に、閾値電圧を任意の電圧に設定することができる。
【０１０７】
ここで、図２２に示した送信回路２と図３６に示した受信回路３とを備える信号伝達システム９の構成例を図３８に示す。なお、具体的な回路の構成についてはそれぞれの図２２及び図３６における説明と同様であるので説明を省略する。
【０１０８】
送信回路２では信号振幅を電流源で制限しつつ、一次側コイル１１に流れる電流の立ち上がりと立ち下がりが異なる傾きを有するように制御する。受信回路３では、受信した信号の正の振幅の大きさと負の振幅の大きさを比較することで論理値の判定を行う。また、ダイオード３１１１及び３１１２が閾値値を有する閾値回路３１１であるため、一次側コイル１１の電流の立ち下がり過程で、二次側コイル１２に生じるノイズ成分の電圧が０．７Ｖ以下ならそれを除去することもできる。このような送受信回路を組み合わせることにより、プロセス、電源電圧、温度などの変動に影響されにくい信号伝達システムを構成することができる。
【０１０９】
なお、本発明は上記実施の形態に限られたものではなく、趣旨を逸脱しない範囲で適宜変更することが可能である。例えば、送信回路２、受信回路３、トランスフォーマ１０の配置は、図２に示した構成に限られるものではない。また、ヒステリシスコンパレータ３２に代えて、所定の閾値を超えた値を一定期間保持するシュミットトリガ回路又は状態回路を用いることも可能である。図３９〜図４６に本発明にかかる信号伝達システムのその他の実装例を示す。
【０１１０】
図３９に示す実装状態は、第１の半導体チップ９３には送信回路２が形成される。一方、第２の半導体チップ９４には、一次側コイル１１、二次側コイル１２及び受信回路３が形成される。また、第１の半導体チップ９３には、送信回路２と接続されるパッドが形成され、第２の半導体チップ９４には、一次側コイル１１と接続されるパッドが形成される。そして、送信回路２は、パッドとボンディングワイヤとを介して第２の半導体チップ９４に形成された一次側コイル１１と接続される。
【０１１１】
図４０に示す実装状態は、第１の半導体チップ９３に一次側コイル１１、二次側コイル１２及び送信回路２が形成される。一方、第２の半導体チップ９４には受信回路３が形成される。また、第１の半導体チップ９３には、二次側コイル１２と接続されるパッドが形成され、第２の半導体チップ９４には、受信回路３と接続されるパッドが形成される。そして、受信回路３は、パッドとボンディングワイヤとを介して第１の半導体チップ９４に形成された二次側コイル１２と接続される。
【０１１２】
図４１に示す実装状態は、第１の半導体チップ９３に送信回路２が形成される。一方、第２の半導体チップ９４には、一次側コイル１１、二次側コイル１２及び受信回路３が形成される。また、第１の半導体チップ９３には、送信回路２と接続されるパッドが形成され、第２の半導体チップ９４には、一次側コイル１１と接続されるパッドが形成される。そして、送信回路２は、パッドとボンディングワイヤとを介して第２の半導体チップ９４に形成された一次側コイル１１と接続される。
【０１１３】
図４２に示す実装状態は、第１の半導体チップ９３に一次側コイル１１、二次側コイル１２及び送信回路２が形成される。一方、第２の半導体チップ９４には受信回路３が形成される。また、第１の半導体チップ９３には、二次側コイル１２と接続されるパッドが形成され、第２の半導体チップ９４には、受信回路３と接続されるパッドが形成される。そして、受信回路３は、パッドとボンディングワイヤとを介して第１の半導体チップ９３に形成された二次側コイル１２と接続される。
【０１１４】
なお、図４１、図４２に示す例では、一次側コイル１１と二次側コイル１２は、１つの半導体チップの同一の配線層に形成される。また、一次側コイル１１と二次側コイル１２は、同一の中心位置を有する巻線として形成される。
【０１１５】
図４３に示す実装状態は、第１の半導体チップ９３に送信回路２が形成され、第２の半導体チップ９４に受信回路３が形成され、第３の半導体チップ９５に一次側コイル１１及び二次側コイル１２が形成される。また、第１の半導体チップ９３には、一次側コイル１１と接続されるパッドが形成され、第２の半導体チップ９４には、二次側コイル１２と接続されるパッドが形成され、第３の半導体チップ９５には一次側コイル１１に接続されるパッド及び二次側コイル１２に接続されるパッドが形成される。そして、送信回路２はパッド及びボンディングワイヤを介して第３の半導体チップ９５上に形成された一次側コイル１１と接続され、受信回路３はパッド及びボンディングワイヤを介して第３の半導体チップ９５上に形成される二次側コイル１２と接続される。なお、図４３に示す例では、一次側コイル１１と二次側コイル１２は、１つの半導体チップ内において上下方向に積層される第１の配線層と第２の配線層を用いて形成される。
【０１１６】
図４４、図４５に示す例は、送信回路２及び一次側コイル１１が第１の半導体基板に形成され、受信回路２及び二次側コイル１２が第２の半導体基板に形成される例である。図４４、図４５に示す例は、第１の半導体チップ９３と第２の半導体チップ９４とが積層される。また、図４４、図４５に示す例では、積層された状態において、一次側コイル１１の中心位置と二次側コイル１２の中心位置とが同一直線上になるように第１の半導体チップ９３及び第２の半導体チップ９４が配置される。
【０１１７】
図４６に示す例は、同一の半導体基板９６上に送信回路２、受信回路３、一次側コイル１１及び二次側コイル１２が形成されるものである。図４６に示す例では、一次側コイル１１と二次側コイル１２は、上下方向に積層される第１の配線層と第２の配線層を用いて形成される。そして、送信回路２が配置される領域と受信回路３が配置される領域は、半導体基板９６に形成される絶縁層により互いに絶縁される。
【０１１８】
ここで、半導体基板９６の断面図を図４７、図４８に示す。図４７に示す例では、送信回路２が形成される領域と受信回路３が形成される領域とが絶縁層により電気的に分断される。そして、一次側コイル１１及び二次側コイル１２は受信回路３が形成される領域に設けられる。一方、図４８に示す例では、送信回路２が形成される領域と受信回路３が形成される領域とが絶縁層により電気的に分断される。そして、一次側コイル１１及び二次側コイル１２は送信回路２が形成される領域に設けられる。
【符号の説明】
【０１１９】
１、４〜９ 信号伝達システム
２ 送信回路
３ 受信回路
１０ トランスフォーマ
１１ 一次側コイル
１２ 二次側コイル
２１ ドライブ回路
２２ プリドライバ回路
３１ 受信信号検出回路
３２ ヒステリシスコンパレータ
３３ 電流源
３４ 抵抗素子
３５ 入力側容量素子
９１ 半導体パッケージ
９２ リード端子
９３ 第１の半導体チップ
９４ 第２の半導体チップ
９５ 第３の半導体チップ
９６ 半導体基板
２１１ 電流源
２２１ パルス発生器
２２２ 電流源
３１１ 閾値回路
３１２ 容量素子
３１３ 抵抗素子
３１４ ピークホールド回路
３１５ ボトムホールド回路
３１６ 反転増幅器
３１７ 差動増幅器
３１１１、３１１２ ダイオード
３１２１ 第１の容量素子
３１２２ 第２の容量素子
【特許請求の範囲】
【請求項１】
送信データに基づいて生成される送信信号の立ち上がりエッジ又は立ち下がりエッジに応じて前記ドライブ回路に駆動制御信号を出力するプリドライバ回路と、
受信回路側に設けられる二次側コイルと磁気的に結合される一次側コイルを前記駆動制御信号に応じて増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動するドライブ回路と、
を有する送信回路。
【請求項２】
前記プリドライバ回路は、前記送信信号の立ち上がりエッジ又は立ち下がりエッジに対応して立ち下がりエッジと立ち上がりエッジの時間変化率が非対称なパルス形状の波形を有する前記駆動制御信号を生成する請求項１に記載の送信回路。
【請求項３】
前記ドライブ回路が前記正の駆動電流を出力する場合には、
前記プリドライバ回路は、前記駆動制御信号の立ち上がりエッジの時間変化率を立ち下がりエッジの時間変化率よりも大きくし、
前記ドライブ回路が前記負の駆動電流を出力する場合には、
前記プリドライバ回路は、前記駆動制御信号の立ち上がりエッジの時間変化率を立ち下がりエッジの時間変化率よりも小さくする請求項３に記載の送信回路。
【請求項４】
前記ドライブ回路は、
ソースが前記第１の基準電圧源に接続され、ドレインが前記一次側コイルに接続された第１及び第２のｐチャネルＭＯＳトランジスタと、
ソースが前記第２の基準電圧源に接続され、ドレインが前記一次側コイルに接続された第１及び第２のｎチャネルＭＯＳトランジスタと、を有し、
前記第１のｐチャネルＭＯＳトランジスタのドレイン端子と前記第１のｎチャネルＭＯＳトランジスタのドレイン端子は、前記送信回路の第１の出力端子に接続され、
前記第２のｐチャネルＭＯＳトランジスタのドレイン端子と前記第２のｎチャネルＭＯＳトランジスタのドレイン端子は、前記送信回路の第２の出力端子に接続され、
前記第１のｐチャネルＭＯＳトランジスタ及び前記第２のｎチャネルＭＯＳトランジスタ、または前記第２のｐチャネルＭＯＳトランジスタ及び前記第２のｎチャネルＭＯＳトランジスタがオン状態となることによって、前記駆動電流を出力する請求項１〜３のいずれか一項に記載の送信回路。
【請求項５】
前記第１及び第２のｐチャネルＭＯＳトランジスタのソースは、第１の定電流源を介して、前記第１の基準電圧源に接続される請求項４に記載の送信回路。
【請求項６】
前記第１及び第２のｎチャネルＭＯＳトランジスタのソースは、第１の定電流源を介して、前記第２の基準電圧源に接続される請求項４に記載の送信回路。
【請求項７】
前記プリドライバ回路は、
ソースが第３の基準電圧源に接続された第３のｐチャネルＭＯＳトランジスタと、
ソースが第４の基準電圧源に接続された第３のｎチャネルＭＯＳトランジスタと、
前記第３のｐチャネルＭＯＳトランジスタ及び前記第３のｎチャネルＭＯＳトランジスタのゲートに接続され、前記送信データが入力されるパルス発生器と、を有し、
前記第３のｐチャネルＭＯＳトランジスタのドレイン端子と前記第３のｎチャネルＭＯＳトランジスタのドレイン端子は、前記プリドライバ回路の出力端子に接続され、
前記送信データの論理レベルの切り替えに応じて前記パルス発生器から出力されるパルス信号に基づいて、前記駆動制御信号を出力する請求項１〜５のいずれか一項に記載の送信回路。
【請求項８】
前記プリドライバ回路は、
前記第１または第２のｐチャネルＭＯＳトランジスタをオン状態にし、当該オン状態となったｐチャネルＭＯＳトランジスタの位置に応じて、前記第１または第２のｎチャネルＭＯＳトランジスタのゲート電圧を立ち上げ、当該ｎチャネルＭＯＳトランジスタのゲート電圧の立ち上がりよりも小さい時間変化率によって、当該ｎチャネルＭＯＳトランジスタのゲート電圧を立ち下げる前記駆動制御信号を生成する請求項４〜７のいずれか一項に記載の送信回路。
【請求項９】
前記プリドライバ回路は、
前記第１または第２のｎチャネルＭＯＳトランジスタをオン状態にし、当該オン状態となったｎチャネルＭＯＳトランジスタの位置に応じて、前記第１または第２のｐチャネルＭＯＳトランジスタのゲート電圧を立ち下げ、前記オン状態にしたｎチャネルＭＯＳトランジスタのゲート電圧を、当該ｐチャネルＭＯＳトランジスタのゲート電圧の立ち下がりよりも小さい時間変化率によって立ち下げる前記駆動制御信号を生成する請求項４〜７のいずれか一項に記載の送信回路。
【請求項１０】
前記第３のｐチャネルＭＯＳトランジスタのオン抵抗が前記第３のｎチャネルＭＯＳトランジスタのオン抵抗の２倍以上または１／２倍以下である請求項７〜９のいずれか一項に記載の送信回路。
【請求項１１】
前記第３のｐチャネルＭＯＳトランジスタのソースは、第２の定電流源を介して、前記第３の基準電圧源に接続される請求項７〜９のいずれか一項に記載の送信回路。
【請求項１２】
前記第３のｎチャネルＭＯＳトランジスタのソースは、第２の定電流源を介して、前記第４の基準電圧源に接続される請求項７〜９のいずれか一項に記載の送信回路。
【請求項１３】
増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動される一次側コイルと磁気的に結合される二次側コイルに、前記一次側コイルに流れる送信信号により生じる受信信号を受信する受信回路であって、
前記二次側コイルの一方の端子に接続され、前記受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力する受信信号検出回路と、
前記検出電圧と比較電圧との電圧差に基づいて前記受信信号を生成した送信データを再生するヒステリシスコンパレータと、
を有する受信回路。
【請求項１４】
前記受信信号検出回路は、前記受信信号の正の振幅と負の振幅との絶対値の差に応じた電圧値及び電圧保持期間に基づいて当該受信信号を保持することによって、前記検出電圧を生成する請求項１３に記載の受信回路。
【請求項１５】
前記受信回路は、前記二次側コイルの他方の端子に、さらに前記受信信号検出回路が接続され、当該受信信号検出回路は、前記比較電圧を出力する請求項１３又は１４に記載の受信回路。
【請求項１６】
前記受信信号検出回路は、
入力端子が前記二次側コイルと接続され、出力端子が前記ヒステリシスコンパレータと接続され、前記入力端子と前記出力端子との間に一定の電圧差が生じると電流が流れる閾値回路を有し、
前記閾値回路の出力端子は、基準電圧が印加され、当該基準電圧の電圧源と容量素子を介して接続され、前記受信信号を前記容量素子に保持する請求項１３〜１５に記載の受信回路。
【請求項１７】
前記閾値回路の入力端子には、入力側基準電圧が印加される請求項１６に記載の受信回路。
【請求項１８】
前記閾値回路の入力端子は、入力側容量素子を介して前記二次側コイルと接続される請求項１７に記載の受信回路。
【請求項１９】
前記閾値回路は、
入力端子と出力端子との間に一定の電圧差が生じると電流が流れる第１及び第２の閾値素子を有し、
前記第１の閾値素子の入力端子及び前記第２の閾値素子の出力端子は、前記二次側コイルと接続され、
前記第１の閾値素子の出力端子及び前記第２の閾値素子の入力端子は、前記ヒステリシスコンパレータと接続される請求項１７又は１８に記載の受信回路。
【請求項２０】
前記第１の閾値素子の入力端子及び前記第２の閾値素子の出力端子には、互いに独立した前記入力側基準電圧が印加され、
前記第１の閾値素子の入力端子は、第１の入力側容量素子を介して前記二次側コイルと接続され、
前記第２の閾値素子の出力端子は、第２の入力側容量素子を介して前記二次側コイルと接続される請求項１９に記載の受信回路。
【請求項２１】
前記受信信号検出回路は、
前記受信信号の正の振幅を検出し、前記正の振幅の大きさに応じて、電圧値及び電圧保持期間が決まるピークホールド電圧を出力するピークホールド回路と、
前記受信信号の負の振幅を検出し、前記負の振幅の大きさに応じて、電圧値及び電圧保持期間が決まるボトムホールド電圧を出力するボトムホールド回路と、
前記ボトムホールド電圧の極性を反転させたホールド電圧を出力する反転増幅器と、
前記ピークホールド電圧と前記反転させたホールド電圧との電圧差に応じて前記検出電圧及び前記比較電圧を生成し、出力する差動増幅器と、
を備える請求項１３に記載の受信回路。
【請求項２２】
前記ピークホールド回路は、入力端子が前記二次側コイルに接続され、出力端子が前記差動増幅器に接続された第１の閾値素子と、前記第１の閾値素子を介して供給される電荷を蓄積する第１の容量素子と、を有し、
前記ボトムホールド回路は、入力端子が前記反転増幅器を介して、前記差動増幅器に接続され、出力端子が前記二次側コイルに接続された第２の閾値素子と、前記第２の閾値素子を介して蓄積している電荷を放出する第２の容量素子と、を有する請求項２１に記載の受信回路。
【請求項２３】
前記第１の閾値素子の出力端子と前記第２の閾値素子の入力端子とは、異なる基準電圧が印加される請求項２２に記載の受信回路。
【請求項２４】
前記第１の閾値素子の入力端子と前記第２の閾値素子の出力端子とは、同一の入力側基準電圧が印加され、
前記第１の閾値素子の入力端子と前記第２の閾値素子の出力端子とは、入力側容量素子を介して前記二次側コイルを介して接続される請求項２２又は２３に記載の受信回路。
【請求項２５】
前記第１の閾値素子の入力端子及び前記第２の閾値素子の出力端子には、互いに独立した入力側基準電圧が印加され、
前記第１の閾値素子の入力端子は、第１の入力側容量素子を介して前記二次側コイルと接続され、
前記第２の閾値素子の出力端子は、第２の入力側容量素子を介して前記二次側コイルと接続される請求項２２又は２３に記載の受信回路。
【請求項２６】
前記ピークホールド電圧を増幅して前記差動増幅器に与える正転増幅器をさらに有し、
前記正転増幅器は、正転入力端子に前記ピークホールド電圧が印加され、
前記反転増幅器は、反転入力端子に前記ボトムホールド電圧が印加され、
前記正転増幅器の反転入力端子及び前記反転増幅器の正転入力端子には、前記ピークホールド電圧と前記ボトムホールド電圧との間の電圧値を有する中点電圧が印加される
請求項２１乃至２５のいずれか１項に記載の受信回路。
【請求項２７】
前記第１及び第２の閾値素子は、ダイオードであって、
前記第１及び第２の閾値素子の入力端子は前記ダイオードのアノードであり、第１及び第２の閾値素子の前記出力端子は前記ダイオードのカソードである請求項１９、２２、２３、２４、２５及び２６のいずれか１項に記載の受信回路。
【請求項２８】
前記第１及び第２の閾値素子は、ドレインとゲートが短絡されたトランジスタであって、
前記第１及び第２の閾値素子の入力端子には、前記トランジスタのドレインとソースのいずれか一方が接続され、第１及び第２の閾値素子の前記出力端子には前記トランジスタのドレインとソースの他方が接続される請求項１９、２２、２３、２４、２５及び２６のいずれか１項に記載の受信回路。
【請求項２９】
受信回路側に設けられる二次側コイルと磁気的に結合される一次側コイルに駆動電流を供給することにより、送信データに基づいて生成される送信信号を前記受信回路に送信する送信方法であって、
前記送信信号の立ち上がりエッジ又は立ち下がりエッジに応じて駆動制御信号を出力し、
前記駆動制御信号に応じて立ち上がり時間変化量と立ち下がり時間変化量とが異なる前記駆動電流を出力する送信方法。
【請求項３０】
前記一次側コイルに正の駆動電流を出力する場合には、
前記駆動制御信号の立ち上がりエッジの時間変化率を立ち下がりエッジの時間変化率よりも大きくし、
前記一次側コイルに負の駆動電流を出力する場合には、
前記駆動制御信号の立ち上がりエッジの時間変化率を立ち下がりエッジの時間変化率よりも小さくする請求項２９に記載の送信方法。
【請求項３１】
増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動される一次側コイルと磁気的に結合される二次側コイルに、前記一次側コイルに流れる送信信号により生じる受信信号を受信する受信方法であって、
前記二次側コイルの一方の端子から、前記受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力し、
前記検出電圧と比較電圧との電圧差に基づいて前記受信信号を生成した送信データを再生する受信方法。
【請求項３２】
前記受信信号の正の振幅と負の振幅との絶対値の差に応じた電圧値及び電圧保持期間に基づいて当該受信信号を保持することにより、前記検出電圧を生成する請求項３１に記載の受信方法。
【請求項３３】
前記受信信号の正の振幅と負の振幅との絶対値の差に応じた電圧値及び電圧保持期間に基づいて当該受信信号を保持することにより、前記比較電圧を生成する請求項３１又は３２に記載の受信方法。
【請求項３４】
前記受信信号の正の振幅を検出し、前記正の振幅の大きさに応じた電圧値及び電圧保持期間に基づいて前記受信信号を保持し、
前記受信信号の負の振幅を検出し、前記負の振幅の大きさに応じた電圧値及び電圧保持期間に基づいて前記受信信号を保持し、
前記負の振幅の大きさに基づいて保持した前記受信信号の極性を反転し、
前記正の振幅の大きさに基づいて保持した前記受信信号と前記反転させた受信信号との電圧差に応じて前記検出電圧及び前記比較電圧を生成する請求項３１に記載の受信方法。
【請求項３５】
送信回路側に設けられる一次側コイルと、
前記一次側コイルと磁気的に結合される二次側コイルと、
送信データに基づいて生成される送信信号の立ち上がりエッジ又は立ち下がりエッジに応じて前記ドライブ回路に駆動制御信号を出力するプリドライバ回路と、
前記駆動制御信号に応じて前記一次側コイルに増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流を供給するドライブ回路と、
前記二次側コイルの一方の端子に接続され、前記送信信号により前記二次側コイルに生じる受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力する受信信号検出回路と、
前記検出電圧と比較電圧との電圧差に基づいて前記受信信号を生成した送信データを再生するヒステリシスコンパレータと、
を有する信号伝達システム。
【請求項１】
送信データに基づいて生成される送信信号の立ち上がりエッジ又は立ち下がりエッジに応じて前記ドライブ回路に駆動制御信号を出力するプリドライバ回路と、
受信回路側に設けられる二次側コイルと磁気的に結合される一次側コイルを前記駆動制御信号に応じて増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動するドライブ回路と、
を有する送信回路。
【請求項２】
前記プリドライバ回路は、前記送信信号の立ち上がりエッジ又は立ち下がりエッジに対応して立ち下がりエッジと立ち上がりエッジの時間変化率が非対称なパルス形状の波形を有する前記駆動制御信号を生成する請求項１に記載の送信回路。
【請求項３】
前記ドライブ回路が前記正の駆動電流を出力する場合には、
前記プリドライバ回路は、前記駆動制御信号の立ち上がりエッジの時間変化率を立ち下がりエッジの時間変化率よりも大きくし、
前記ドライブ回路が前記負の駆動電流を出力する場合には、
前記プリドライバ回路は、前記駆動制御信号の立ち上がりエッジの時間変化率を立ち下がりエッジの時間変化率よりも小さくする請求項３に記載の送信回路。
【請求項４】
前記ドライブ回路は、
ソースが前記第１の基準電圧源に接続され、ドレインが前記一次側コイルに接続された第１及び第２のｐチャネルＭＯＳトランジスタと、
ソースが前記第２の基準電圧源に接続され、ドレインが前記一次側コイルに接続された第１及び第２のｎチャネルＭＯＳトランジスタと、を有し、
前記第１のｐチャネルＭＯＳトランジスタのドレイン端子と前記第１のｎチャネルＭＯＳトランジスタのドレイン端子は、前記送信回路の第１の出力端子に接続され、
前記第２のｐチャネルＭＯＳトランジスタのドレイン端子と前記第２のｎチャネルＭＯＳトランジスタのドレイン端子は、前記送信回路の第２の出力端子に接続され、
前記第１のｐチャネルＭＯＳトランジスタ及び前記第２のｎチャネルＭＯＳトランジスタ、または前記第２のｐチャネルＭＯＳトランジスタ及び前記第２のｎチャネルＭＯＳトランジスタがオン状態となることによって、前記駆動電流を出力する請求項１〜３のいずれか一項に記載の送信回路。
【請求項５】
前記第１及び第２のｐチャネルＭＯＳトランジスタのソースは、第１の定電流源を介して、前記第１の基準電圧源に接続される請求項４に記載の送信回路。
【請求項６】
前記第１及び第２のｎチャネルＭＯＳトランジスタのソースは、第１の定電流源を介して、前記第２の基準電圧源に接続される請求項４に記載の送信回路。
【請求項７】
前記プリドライバ回路は、
ソースが第３の基準電圧源に接続された第３のｐチャネルＭＯＳトランジスタと、
ソースが第４の基準電圧源に接続された第３のｎチャネルＭＯＳトランジスタと、
前記第３のｐチャネルＭＯＳトランジスタ及び前記第３のｎチャネルＭＯＳトランジスタのゲートに接続され、前記送信データが入力されるパルス発生器と、を有し、
前記第３のｐチャネルＭＯＳトランジスタのドレイン端子と前記第３のｎチャネルＭＯＳトランジスタのドレイン端子は、前記プリドライバ回路の出力端子に接続され、
前記送信データの論理レベルの切り替えに応じて前記パルス発生器から出力されるパルス信号に基づいて、前記駆動制御信号を出力する請求項１〜５のいずれか一項に記載の送信回路。
【請求項８】
前記プリドライバ回路は、
前記第１または第２のｐチャネルＭＯＳトランジスタをオン状態にし、当該オン状態となったｐチャネルＭＯＳトランジスタの位置に応じて、前記第１または第２のｎチャネルＭＯＳトランジスタのゲート電圧を立ち上げ、当該ｎチャネルＭＯＳトランジスタのゲート電圧の立ち上がりよりも小さい時間変化率によって、当該ｎチャネルＭＯＳトランジスタのゲート電圧を立ち下げる前記駆動制御信号を生成する請求項４〜７のいずれか一項に記載の送信回路。
【請求項９】
前記プリドライバ回路は、
前記第１または第２のｎチャネルＭＯＳトランジスタをオン状態にし、当該オン状態となったｎチャネルＭＯＳトランジスタの位置に応じて、前記第１または第２のｐチャネルＭＯＳトランジスタのゲート電圧を立ち下げ、前記オン状態にしたｎチャネルＭＯＳトランジスタのゲート電圧を、当該ｐチャネルＭＯＳトランジスタのゲート電圧の立ち下がりよりも小さい時間変化率によって立ち下げる前記駆動制御信号を生成する請求項４〜７のいずれか一項に記載の送信回路。
【請求項１０】
前記第３のｐチャネルＭＯＳトランジスタのオン抵抗が前記第３のｎチャネルＭＯＳトランジスタのオン抵抗の２倍以上または１／２倍以下である請求項７〜９のいずれか一項に記載の送信回路。
【請求項１１】
前記第３のｐチャネルＭＯＳトランジスタのソースは、第２の定電流源を介して、前記第３の基準電圧源に接続される請求項７〜９のいずれか一項に記載の送信回路。
【請求項１２】
前記第３のｎチャネルＭＯＳトランジスタのソースは、第２の定電流源を介して、前記第４の基準電圧源に接続される請求項７〜９のいずれか一項に記載の送信回路。
【請求項１３】
増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動される一次側コイルと磁気的に結合される二次側コイルに、前記一次側コイルに流れる送信信号により生じる受信信号を受信する受信回路であって、
前記二次側コイルの一方の端子に接続され、前記受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力する受信信号検出回路と、
前記検出電圧と比較電圧との電圧差に基づいて前記受信信号を生成した送信データを再生するヒステリシスコンパレータと、
を有する受信回路。
【請求項１４】
前記受信信号検出回路は、前記受信信号の正の振幅と負の振幅との絶対値の差に応じた電圧値及び電圧保持期間に基づいて当該受信信号を保持することによって、前記検出電圧を生成する請求項１３に記載の受信回路。
【請求項１５】
前記受信回路は、前記二次側コイルの他方の端子に、さらに前記受信信号検出回路が接続され、当該受信信号検出回路は、前記比較電圧を出力する請求項１３又は１４に記載の受信回路。
【請求項１６】
前記受信信号検出回路は、
入力端子が前記二次側コイルと接続され、出力端子が前記ヒステリシスコンパレータと接続され、前記入力端子と前記出力端子との間に一定の電圧差が生じると電流が流れる閾値回路を有し、
前記閾値回路の出力端子は、基準電圧が印加され、当該基準電圧の電圧源と容量素子を介して接続され、前記受信信号を前記容量素子に保持する請求項１３〜１５に記載の受信回路。
【請求項１７】
前記閾値回路の入力端子には、入力側基準電圧が印加される請求項１６に記載の受信回路。
【請求項１８】
前記閾値回路の入力端子は、入力側容量素子を介して前記二次側コイルと接続される請求項１７に記載の受信回路。
【請求項１９】
前記閾値回路は、
入力端子と出力端子との間に一定の電圧差が生じると電流が流れる第１及び第２の閾値素子を有し、
前記第１の閾値素子の入力端子及び前記第２の閾値素子の出力端子は、前記二次側コイルと接続され、
前記第１の閾値素子の出力端子及び前記第２の閾値素子の入力端子は、前記ヒステリシスコンパレータと接続される請求項１７又は１８に記載の受信回路。
【請求項２０】
前記第１の閾値素子の入力端子及び前記第２の閾値素子の出力端子には、互いに独立した前記入力側基準電圧が印加され、
前記第１の閾値素子の入力端子は、第１の入力側容量素子を介して前記二次側コイルと接続され、
前記第２の閾値素子の出力端子は、第２の入力側容量素子を介して前記二次側コイルと接続される請求項１９に記載の受信回路。
【請求項２１】
前記受信信号検出回路は、
前記受信信号の正の振幅を検出し、前記正の振幅の大きさに応じて、電圧値及び電圧保持期間が決まるピークホールド電圧を出力するピークホールド回路と、
前記受信信号の負の振幅を検出し、前記負の振幅の大きさに応じて、電圧値及び電圧保持期間が決まるボトムホールド電圧を出力するボトムホールド回路と、
前記ボトムホールド電圧の極性を反転させたホールド電圧を出力する反転増幅器と、
前記ピークホールド電圧と前記反転させたホールド電圧との電圧差に応じて前記検出電圧及び前記比較電圧を生成し、出力する差動増幅器と、
を備える請求項１３に記載の受信回路。
【請求項２２】
前記ピークホールド回路は、入力端子が前記二次側コイルに接続され、出力端子が前記差動増幅器に接続された第１の閾値素子と、前記第１の閾値素子を介して供給される電荷を蓄積する第１の容量素子と、を有し、
前記ボトムホールド回路は、入力端子が前記反転増幅器を介して、前記差動増幅器に接続され、出力端子が前記二次側コイルに接続された第２の閾値素子と、前記第２の閾値素子を介して蓄積している電荷を放出する第２の容量素子と、を有する請求項２１に記載の受信回路。
【請求項２３】
前記第１の閾値素子の出力端子と前記第２の閾値素子の入力端子とは、異なる基準電圧が印加される請求項２２に記載の受信回路。
【請求項２４】
前記第１の閾値素子の入力端子と前記第２の閾値素子の出力端子とは、同一の入力側基準電圧が印加され、
前記第１の閾値素子の入力端子と前記第２の閾値素子の出力端子とは、入力側容量素子を介して前記二次側コイルを介して接続される請求項２２又は２３に記載の受信回路。
【請求項２５】
前記第１の閾値素子の入力端子及び前記第２の閾値素子の出力端子には、互いに独立した入力側基準電圧が印加され、
前記第１の閾値素子の入力端子は、第１の入力側容量素子を介して前記二次側コイルと接続され、
前記第２の閾値素子の出力端子は、第２の入力側容量素子を介して前記二次側コイルと接続される請求項２２又は２３に記載の受信回路。
【請求項２６】
前記ピークホールド電圧を増幅して前記差動増幅器に与える正転増幅器をさらに有し、
前記正転増幅器は、正転入力端子に前記ピークホールド電圧が印加され、
前記反転増幅器は、反転入力端子に前記ボトムホールド電圧が印加され、
前記正転増幅器の反転入力端子及び前記反転増幅器の正転入力端子には、前記ピークホールド電圧と前記ボトムホールド電圧との間の電圧値を有する中点電圧が印加される
請求項２１乃至２５のいずれか１項に記載の受信回路。
【請求項２７】
前記第１及び第２の閾値素子は、ダイオードであって、
前記第１及び第２の閾値素子の入力端子は前記ダイオードのアノードであり、第１及び第２の閾値素子の前記出力端子は前記ダイオードのカソードである請求項１９、２２、２３、２４、２５及び２６のいずれか１項に記載の受信回路。
【請求項２８】
前記第１及び第２の閾値素子は、ドレインとゲートが短絡されたトランジスタであって、
前記第１及び第２の閾値素子の入力端子には、前記トランジスタのドレインとソースのいずれか一方が接続され、第１及び第２の閾値素子の前記出力端子には前記トランジスタのドレインとソースの他方が接続される請求項１９、２２、２３、２４、２５及び２６のいずれか１項に記載の受信回路。
【請求項２９】
受信回路側に設けられる二次側コイルと磁気的に結合される一次側コイルに駆動電流を供給することにより、送信データに基づいて生成される送信信号を前記受信回路に送信する送信方法であって、
前記送信信号の立ち上がりエッジ又は立ち下がりエッジに応じて駆動制御信号を出力し、
前記駆動制御信号に応じて立ち上がり時間変化量と立ち下がり時間変化量とが異なる前記駆動電流を出力する送信方法。
【請求項３０】
前記一次側コイルに正の駆動電流を出力する場合には、
前記駆動制御信号の立ち上がりエッジの時間変化率を立ち下がりエッジの時間変化率よりも大きくし、
前記一次側コイルに負の駆動電流を出力する場合には、
前記駆動制御信号の立ち上がりエッジの時間変化率を立ち下がりエッジの時間変化率よりも小さくする請求項２９に記載の送信方法。
【請求項３１】
増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流により駆動される一次側コイルと磁気的に結合される二次側コイルに、前記一次側コイルに流れる送信信号により生じる受信信号を受信する受信方法であって、
前記二次側コイルの一方の端子から、前記受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力し、
前記検出電圧と比較電圧との電圧差に基づいて前記受信信号を生成した送信データを再生する受信方法。
【請求項３２】
前記受信信号の正の振幅と負の振幅との絶対値の差に応じた電圧値及び電圧保持期間に基づいて当該受信信号を保持することにより、前記検出電圧を生成する請求項３１に記載の受信方法。
【請求項３３】
前記受信信号の正の振幅と負の振幅との絶対値の差に応じた電圧値及び電圧保持期間に基づいて当該受信信号を保持することにより、前記比較電圧を生成する請求項３１又は３２に記載の受信方法。
【請求項３４】
前記受信信号の正の振幅を検出し、前記正の振幅の大きさに応じた電圧値及び電圧保持期間に基づいて前記受信信号を保持し、
前記受信信号の負の振幅を検出し、前記負の振幅の大きさに応じた電圧値及び電圧保持期間に基づいて前記受信信号を保持し、
前記負の振幅の大きさに基づいて保持した前記受信信号の極性を反転し、
前記正の振幅の大きさに基づいて保持した前記受信信号と前記反転させた受信信号との電圧差に応じて前記検出電圧及び前記比較電圧を生成する請求項３１に記載の受信方法。
【請求項３５】
送信回路側に設けられる一次側コイルと、
前記一次側コイルと磁気的に結合される二次側コイルと、
送信データに基づいて生成される送信信号の立ち上がりエッジ又は立ち下がりエッジに応じて前記ドライブ回路に駆動制御信号を出力するプリドライバ回路と、
前記駆動制御信号に応じて前記一次側コイルに増加率と減少率とが非対称になる正の駆動電流又は負の駆動電流を供給するドライブ回路と、
前記二次側コイルの一方の端子に接続され、前記送信信号により前記二次側コイルに生じる受信信号の正の振幅と負の振幅との絶対値の差に応じた検出電圧を出力する受信信号検出回路と、
前記検出電圧と比較電圧との電圧差に基づいて前記受信信号を生成した送信データを再生するヒステリシスコンパレータと、
を有する信号伝達システム。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図３６】
【図３７】
【図３８】
【図３９】
【図４０】
【図４１】
【図４２】
【図４３】
【図４４】
【図４５】
【図４６】
【図４７】
【図４８】
【公開番号】特開２０１１−１４６９３４（Ｐ２０１１−１４６９３４Ａ）
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願番号】特願２０１０−６１７５（Ｐ２０１０−６１７５）
【出願日】平成２２年１月１４日（２０１０．１．１４）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２３年７月２８日（２０１１．７．２８）
【国際特許分類】
【出願日】平成２２年１月１４日（２０１０．１．１４）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]