逆阻止型サイリスタ
【課題】本発明は、高い周波数のスイッチング動作に対応でき、且つ、電力損失を低減できる逆阻止型サイリスタを提供することを目的とする。
【解決手段】Ｐ領域（１ａ、１ｂ）とＮ領域（２ａ、２ｂ）とＰ領域３とＮ領域４とが順に接合された逆阻止型サイリスタ１００は、Ｐ領域（１ａ、１ｂ）からＮ領域４に順方向電圧が印加された場合にＰ領域（１ａ、１ｂ）とＮ領域４の間を導通させる前の最大電圧値を示すブレークオーバ電圧が、Ｎ領域４からＰ領域（１ａ、１ｂ）に逆方向電圧が印加された場合にＮ領域４とＰ領域（１ａ、１ｂ）の間の導通を阻止する限界の電圧値を示すブレークダウン電圧より低くなるように電圧差を生じさせる電圧差生成領域３０を有する。
【解決手段】Ｐ領域（１ａ、１ｂ）とＮ領域（２ａ、２ｂ）とＰ領域３とＮ領域４とが順に接合された逆阻止型サイリスタ１００は、Ｐ領域（１ａ、１ｂ）からＮ領域４に順方向電圧が印加された場合にＰ領域（１ａ、１ｂ）とＮ領域４の間を導通させる前の最大電圧値を示すブレークオーバ電圧が、Ｎ領域４からＰ領域（１ａ、１ｂ）に逆方向電圧が印加された場合にＮ領域４とＰ領域（１ａ、１ｂ）の間の導通を阻止する限界の電圧値を示すブレークダウン電圧より低くなるように電圧差を生じさせる電圧差生成領域３０を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、逆阻止型サイリスタに関する。
【背景技術】
【０００２】
従来、２端子サイリスタ素子（以下、ＴＨＹという）は、電源回路などのスイッチ素子として用いられる。図５（ａ）に示される高電圧パルス発生装置では、入力抵抗Ｒを介してＴＨＹのブレークオーバ電圧より高い直流電源電圧をＴＨＹに印加して、ＴＨＹをターンオンさせる。一度導通状態になったＴＨＹをターンオフさせるためには、ＴＨＹの保持電流値ＩＨ以下の入力電流にする必要がある。つまり、式（１）を満足する場合に、ターンオフ動作する。
【０００３】
（「電源電圧Ｖ」／「入力抵抗Ｒ」）＜「ＴＨＹのＩＨ」 ・・・ （１）
【０００４】
ところで、図５（ａ）に示される高電圧パルス発生装置では、高い周波数に対応するためには、入力抵抗を小さくする必要がある。入力抵抗を小さくすると、より低い電源電圧まで低下しないと、式（１）に示される条件を満足しない場合が生じる。その結果、ＴＨＹは、一度ターンオンした後、導通状態を維持する（図６（ａ））。
【０００５】
高い周波数に対応するために、スイッチ素子と直列にファストリカバリダイオード（以下、ＦＲＤという）を追加する技術は周知の事実である。また、効果は異なるがスイッチ素子と直列にＦＲＤを追加する技術が開示されている（例えば、特許文献１から特許文献３を参照）。図５（ｂ）に示される高電圧パルス発生装置は、図５（ａ）の高電圧パルス発生装置にＴＨＹと直列に接続されるＦＲＤを追加した場合を示す。
図５（ｂ）に示される高電圧パルス発生装置では、トランスのインダクタンスによる逆起電圧が発生した場合に、ＦＲＤによって逆方向に流れようとする電流を強制的にカットする。ＦＲＤが逆方向に流れる電流をカットしている間に、ＴＨＹ内の残留キャリアが消滅する。これにより、ＴＨＹは、ターンオフされるため、図５（ｂ）に示される高電圧パルス発生装置は、高い周波数に対応できる（図６（ｂ））。
【０００６】
一方、従来のＴＨＹでは、ＴＨＹに順方向の電圧を印加した際に導通状態にするブレークオーバ電圧と、ＴＨＹに逆方向の電圧を印加した際に導通を阻止する限界電圧を示すブレークダウン電圧とは、ほぼ等しいことが一般的である（例えば、特許文献４及び特許文献５を参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−１６４１４０号公報
【特許文献２】特開平７−２１１９７０号公報
【特許文献３】特開２００７−１７４７３４号公報
【特許文献４】特開平３−２３３９７３号公報
【特許文献５】特開平３−６２５７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図５（ｂ）に示される高電圧パルス発生装置では、ＦＲＤの順方向電圧ＶＦ分の損失が生じる。このため、電力損失が大きくなるという問題がある。
また、図５（ａ）に示される高電圧パルス発生装置では、従来のＴＨＹを用いた場合、ＴＨＹのブレークオーバ電圧とブレークダウン電圧とがほぼ等しいために、逆方向に流れる電流をカットできない。また、逆方向のブレークダウン電圧を超えると、流れる電流経路がｎ型半導体→ｐ型半導体→ｎ型半導体の順になるため、２次降伏破壊を引き起こす場合がある。このため、図５（ａ）に示される高電圧パルス発生装置では、高い周波数のスイッチング動作に対応できないという問題がある。
【０００９】
本発明は、上記問題を解決すべくなされたもので、その目的は、電源装置などにスイッチ素子として使用するサイリスタにおいて、高い周波数のスイッチング動作に対応でき、且つ、電力損失を低減できる逆阻止型サイリスタを提供することにある。
【課題を解決するための手段】
【００１０】
上記問題を解決するために、本発明は、ｐ型半導体の第１領域とｎ型半導体の第２領域とｐ型半導体の第３領域とｎ型半導体の第４領域とが順に接合された逆阻止型サイリスタであって、前記第３領域は、前記第１領域から前記第４領域に順方向電圧が印加された場合に前記第１領域と前記第４領域の間が導通する前の最大電圧値を示すブレークオーバ電圧が、前記第４領域から前記第１領域に逆方向電圧が印加された場合に前記第４領域と前記第１領域の間の導通を阻止する限界の電圧値を示すブレークダウン電圧より低くなるように電圧差を生じさせる電圧差生成領域を有する逆阻止型サイリスタである。
【００１１】
また、本発明は、上記発明において、前記電圧差生成領域は、前記第２領域と前記第３領域の接合部に形成され、前記第３領域より不純物濃度が高いｐ型半導体の第５領域を含むことを特徴とする。
【００１２】
また、本発明は、上記発明において、前記電圧差生成領域は、前記第３領域と前記第４領域の接合部に形成され、前記第３領域より不純物濃度が低いｐ型半導体の第６領域を含むことを特徴とする。
【００１３】
また、本発明は、上記発明において、前記第４領域は、少数キャリアの寿命を短縮するライフタイム制御領域を含むことを特徴とする。
【００１４】
また、本発明は、上記発明において、前記第４領域は、少数キャリアの寿命を短縮し、前記第５領域に対向した位置に形成されたライフタイム制御領域を含むことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ｐ型半導体の第１領域とｎ型半導体の第２領域とｐ型半導体の第３領域とｎ型半導体の第４領域とが順に接合された逆阻止型サイリスタは、第３領域に電圧差生成領域を有する。電圧差生成領域は、順方向電圧が導通する前の最大電圧値を示すブレークオーバ電圧が、逆方向電圧の導通を阻止する限界の電圧値を示すブレークダウン電圧より低くなるように電圧差を生じさせる。ブレークダウン電圧をブレークオーバ電圧より高い電圧にすることで、本発明の逆阻止型サイリスタは、逆方向電圧が印加された際にＦＲＤと同等に機能する。このため、本発明の逆阻止型サイリスタは、高い周波数のスイッチング動作に対応できる。また、ＦＲＤを直列に挿入する必要がないため、電力損失を低減できる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態による逆阻止型サイリスタを示す断面構成図である。
【図２】同実施形態における逆阻止型サイリスタの等価回路を示す図である。
【図３】同実施形態における動作を示すグラフである。
【図４】第２の実施形態による逆阻止型サイリスタを示す断面構成図である。
【図５】従来のサイリスタを用いた高電圧パルス発生装置を示すブロック図である。
【図６】従来のサイリスタを用いた高電圧パルス発生装置の動作を示す図である。
【発明を実施するための形態】
【００１７】
＜第１の実施形態＞
以下、本発明の第１の実施形態による逆阻止型サイリスタについて図面を参照して説明する。
図１は、本実施形態による逆阻止型サイリスタ１００を示す断面構成図である。
図１において、逆阻止型サイリスタ１００は、Ｐ領域（１ａ、１ｂ、３）、Ｎ領域（２ａ、２ｂ、４）、チャネルストッパ（５〜８）、電極（１１、１２）、及び絶縁層（２１〜２５）を備える。
【００１８】
Ｐ領域３は、ｐ型半導体の領域であり、逆阻止型サイリスタ１００のバルク層となる半導体基板を構成する。ここで、図１における半導体基板の上側の面を第１の表面Ｆ１とし、半導体基板の下側の面を第２の表面Ｆ２とする。また、Ｐ領域３は、ブレークオーバ電圧がブレークダウン電圧より低くなるように電圧差を生じさせる電圧差生成領域３０を有する。ここで、ブレークオーバ電圧は、電極１１から電極１２（Ｐ領域（１ａ、１ｂ）からＮ領域４）に順方向電圧が印加された場合に、電極１１と電極１２（Ｐ領域（１ａ、１ｂ）とＮ領域４）の間が導通する前の最大電圧である。また、ブレークダウン電圧は、電極１２から電極１１（Ｎ領域４からＰ領域（１ａ、１ｂ））に逆方向電圧が印加された場合に、電極１２と電極１１（Ｎ領域４とＰ領域（１ａ、１ｂ））の間の導通を阻止する限界の電圧である。また、ここで、順方向電圧は、電極１２より電極１１が高い電位を示す。また、逆方向電圧は、電極１２より電極１１が低い電位を示す。
【００１９】
Ｎ領域（２ａ、２ｂ）は、ｎ型半導体の領域である。Ｎ領域２ａは、Ｐ領域１ａとＰ領域３の間に形成され、その一部分が、第１の表面Ｆ１に接する。また、Ｎ領域２ｂは、Ｐ領域１ｂとＰ領域３の間に形成され、その一部分が、第１の表面Ｆ１に接する。なお、Ｎ領域２ａと２ｂをまとめて表す場合は、Ｎ領域２という。
Ｐ領域（１ａ、１ｂ）は、ｐ型半導体の領域である。Ｐ領域１ａは、Ｎ領域２ａと接して形成され、第１の表面Ｆ１に露呈させて形成される。また、Ｐ領域１ｂは、Ｎ領域２ｂと接して形成され、第１の表面Ｆ１に露呈させて形成される。なお、Ｐ領域１ａと１ｂをまとめて表す場合は、Ｐ領域１という。
Ｎ領域４は、ｎ型半導体の領域である。Ｎ領域４は、Ｐ領域３に接して形成され、第２の表面Ｆ２に露呈させて形成される。また、Ｎ領域４は、少数キャリアの寿命を短縮するライフタイム制御領域４０を含む。
【００２０】
チャネルストッパ（５〜８）は、第１の表面Ｆ１又は第２の表面Ｆ２と逆阻止型サイリスタ１００の側面に接して形成され、Ｐ領域３よりも不純物濃度が高いｐ型半導体の領域である。チャネルストッパ（５〜８）は、逆阻止型サイリスタ１００の機能として望ましくない漏れ電流（チャネル電流）を抑制する。
【００２１】
絶縁層２１は、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２１は、チャネルストッパ５の一部分からＮ領域２ａの一部分までを覆うように形成される。絶縁層２２は、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２２は、チャネルストッパ６の一部分からＮ領域２ｂの一部分までを覆うように形成される。また、絶縁層２３は、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２３は、Ｐ領域１ａの一部分からＰ領域１ｂの一部分までを覆うように形成される。
絶縁層２４は、第２の表面Ｆ２に接して設けられ、第２の表面Ｆ２に面している。絶縁層２４は、チャネルストッパ７の一部分からＮ領域４の一部分までを覆うように形成される。絶縁層２５は、第２の表面Ｆ２に接して設けられ、第２の表面Ｆ２に面している。絶縁層２５は、チャネルストッパ８の一部分からＮ領域４の一部分までを覆うように形成される。
【００２２】
電極１１は、第１の表面Ｆ１にそって、絶縁層２１に覆われていないＮ領域２ａの一部分と、絶縁層２２に覆われていないＮ領域２ｂの一部分と、絶縁層２３に覆われていないＰ領域（１ａ、１ｂ）の一部分とに接して形成される。電極１１の材質は、金属であり、例えば、アルミニウムである。電極１１は、Ｐ領域１ａとＮ領域２ａ及びＰ領域１ｂとＮ領域２ｂをそれぞれ短絡させると共に、Ｐ領域（１ａ、１ｂ）及びＮ領域（２ａ、２ｂ）とオーミック接触する。
また、電極１２は、第２の表面Ｆ２にそって、絶縁層２４に覆われていないＮ領域４の一部分と絶縁層２５に覆われていないＮ領域４の一部分に接して形成される。電極１２の材質は、金属であり、例えば、アルミニウムである。電極１２は、Ｎ領域４とオーミック接触する。
【００２３】
電圧差生成領域３０は、Ｎ領域（２ａ、２ｂ）に接して絶縁層２３直下のＰ領域３に形成され、Ｐ領域３より不純物濃度が高いｐ型半導体のＰ＋＋領域である。すなわち、電圧差生成領域３０は、Ｎ領域（２ａ、２ｂ）とＰ領域３の接合部に形成され、Ｐ領域３よりより不純物濃度が高い領域である。また、電圧差生成領域３０は、例えば、イオン注入法などにより第１の表面Ｆ１に露呈させて形成される。
ライフタイム制御領域４０は、例えば、白金などの不純物（重金属）を含む領域であり、重金属拡散法によってＮ領域４に形成される。また、ライフタイム制御領域４０は、Ｎ領域４における電圧差生成領域３０に対向した位置に形成される。例えば、ライフタイム制御領域４０は、逆阻止型サイリスタ１００が導通状態である場合に、電流が流れる経路におけるＮ領域４の部分に形成される。ライフタイム制御領域４０は、Ｎ領域４の少数キャリアの寿命を短縮する制御を行い、ライフタイムキラーと呼ばれる。
【００２４】
逆阻止型サイリスタ１００は、電極１１に接続された端子Ｔ１と、電極１２に接続された端子Ｔ２との間にバイアス電圧が印加され、端子Ｔ２の端子電圧より端子Ｔ１の端子電圧が高い第１の場合には、ＰＮＰＮサイリスタとして動作する。ここで、第１の場合は、Ｐ領域１及びＮ領域２からＮ領域４に順方向電圧が印加された場合である。この第１の場合に、逆阻止型サイリスタ１００は、Ｐ領域１ａ（第１領域）、Ｎ領域２ａ（第２領域）、Ｐ領域３（第３領域）、Ｎ領域４（第４領域）及びＰ領域１ｂ（第１領域）、Ｎ領域２ｂ（第２領域）、Ｐ領域３（第３領域）、Ｎ領域４（第４領域）がＰＮＰＮの順に接合されたサイリスタとして機能する。ここで、電圧差生成領域３０は、第５領域とする。
【００２５】
また、逆阻止型サイリスタ１００は、端子Ｔ２と端子Ｔ１との間にバイアス電圧が印加され、端子Ｔ１の端子電圧より端子Ｔ２の端子電圧が高い第２の場合には、逆バイアスとなり導通しない。ここで、第２の場合は、Ｎ領域４からＰ領域１及びＮ領域２に逆方向電圧が印加された場合である。この第２の場合には、Ｐ領域３（第３領域）とＮ領域４（第４領域）とがファストリカバリダイオード（以下、ＦＲＤという）として機能する。
【００２６】
また、接合部Ｊ２ａは、Ｎ領域２ａ（第２領域）とＰ領域３（第３領域）との接合部であり、接合部Ｊ２ｂは、Ｎ領域２ｂ（第２領域）とＰ領域３（第３領域）との接合部である。また、接合部Ｊ４ａは、Ｎ領域２ａ（第２領域）と電圧差生成領域３０（第５領域）との接合部であり、接合部Ｊ２ｂは、Ｎ領域２ｂ（第２領域）と電圧差生成領域３０（第５領域）との接合部である。また、接合部Ｊ３は、Ｎ領域４（第４領域）とＰ領域３（第３領域）との接合部である。
【００２７】
次に、本実施形態の動作について説明する。
まず、図１に示される逆阻止型サイリスタ１００において、端子Ｔ１と端子Ｔ２との間にバイアス電圧が印加された上記第１の場合の動作を説明する。
図１において、上記第１の場合、接合部（Ｊ２ａ、Ｊ２ｂ）と接合部（Ｊ４ａ、Ｊ４ｂ）にそれぞれ逆方向電圧（逆バイアス）が印加される。
【００２８】
また、電圧差生成領域３０の不純物濃度は、Ｐ領域３の不純物濃度より高い。このため、接合部Ｊ４ａ及びＪ４ｂの接合耐圧は、接合部Ｊ２ａ及びＪ２ｂの接合耐圧より低くなる。これにより、接合部Ｊ４ａ及びＪ４ｂが、接合部Ｊ２ａ及びＪ２ｂより先にブレークダウンする。その結果、Ｎ領域２ａと電圧差生成領域３０が接合する部分（Ｊ４ａ）に電流が集中して流れる。この電流が増大すると、Ｎ領域２ａにおける横方向の抵抗成分、すなわち、電極１１とＮ領域２ａとの接触面からＰ領域１ａの下方を通って電圧差生成領域３０に到達する領域の抵抗成分により、Ｐ領域１ａ直下のＮ領域２ａに電圧降下が生じる。この電圧降下により、Ｐ領域１ａとＮ領域２ａとの接合部Ｊ１ａが順バイアスされ、電圧差生成領域３０において、バイアス値が最大となる。このバイアスが、接合部Ｊ１ａの拡散電位を超えるとＰ領域１ａから正孔の注入が起こると共に、Ｎ領域４から電子の注入が起こり、端子Ｔ１と端子Ｔ２間がターンターンオン状態に移行する。
【００２９】
また、接合部Ｊ４ｂが、接合部Ｊ２ｂより先にブレークダウンすると、Ｎ領域２ｂと電圧差生成領域３０が接合する部分（Ｊ４ｂ）に電流が集中して流れる。この電流が増大すると、Ｎ領域２ｂにおける横方向の抵抗成分、すなわち、電極１１とＮ領域２ｂとの接触面からＰ領域１ｂの下方を通って電圧差生成領域３０に到達する領域の抵抗成分により、Ｐ領域１ｂ直下のＮ領域２ｂに電圧降下が生じる。この電圧降下により、Ｐ領域１ｂとＮ領域２ｂとの接合部Ｊ１ｂが順バイアスされ、電圧差生成領域３０において、バイアス値が最大となる。このバイアスが、接合部Ｊ１ｂの拡散電位を超えるとＰ領域１ｂから正孔の注入が起こると共に、Ｎ領域４から電子の注入が起こり、端子Ｔ１と端子Ｔ２間がターンオン状態に移行する。
【００３０】
なお、逆阻止型サイリスタ１００において、上記第１の場合に端子Ｔ１と端子Ｔ２間がターンオン状態に移行する前の最大電圧をブレークオーバ電圧という。ブレークオーバ電圧は、接合部Ｊ４ａ及びＪ４ｂがブレークダウンする電圧と等しくなる。接合部Ｊ４ａがブレークダウンする電圧は、電圧差生成領域３０の不純物濃度とＮ領域２ａの不純物濃度とによって設定される。接合部Ｊ４ｂがブレークダウンする電圧は、電圧差生成領域３０の不純物濃度とＮ領域２ｂの不純物濃度とによって設定される。つまり、上記第１の場合のブレークオーバ電圧は、電圧差生成領域３０の不純物濃度とＮ領域２（２ａ及び２ｂ）の不純物濃度とによって設定される。
【００３１】
次に、図１に示される逆阻止型サイリスタ１００において、端子Ｔ２と端子Ｔ１との間にバイアス電圧が印加された上記第２の場合の動作を説明する。
図１において、上記第２の場合、接合部Ｊ３に逆方向電圧（逆バイアス）が印加される。この上記第２の場合、Ｐ領域３とＮ領域４は、ＦＲＤとして機能し、接合部Ｊ３に逆方向電圧（逆バイアス）が印加されるため、端子Ｔ２と端子Ｔ１との間の導通は阻止される。
【００３２】
一般にダイオードに順バイアスを印加した後、急激に逆バイアスを印加した場合、少数キャリアの蓄積効果によって大きな逆方向の電流が短い時間に流れる。ここでは、この際に流れる逆方向の電流を逆方向電流という。また、この逆方向電流が流れる時間を逆回復時間という。
図１に示される逆阻止型サイリスタ１００では、上記第１の場合から上記第２の場合に移行する場合、ライフタイム制御領域４０によって少数キャリア（電子）の寿命を短縮するため、逆方向電流を低減できる。また、この逆方向電流が流れる時間（逆回復時間）を短縮できる。
【００３３】
なお、接合部Ｊ３の接合耐圧は、Ｎ領域４の不純物濃度とＰ領域３の不純物濃度とによって設定される。Ｐ領域３の不純物濃度は、電圧差生成領域３０の不純物濃度よりも低い。そのため、接合部Ｊ３の接合耐圧は、接合部Ｊ４ａ及びＪ４ｂの接合耐圧（接合部Ｊ４ａ及びＪ４ｂの接合がブレークダウンする電圧）より高い。従って、上記第２の場合に端子Ｔ２と端子Ｔ１との間の導通を阻止する限界の電圧値を示すブレークダウン電圧は、上記第１の場合におけるブレークオーバ電圧より高い。すなわち、電圧差生成領域３０は、上記第１の場合にＰ領域１とＮ領域４の間が導通する前の最大電圧値を示すブレークオーバ電圧が、上記第２の場合にＮ領域４とＰ領域１の間の導通を阻止する限界の電圧値を示すブレークダウン電圧より低くなるように電圧差を生じさせる。
【００３４】
図２は、同実施形態における逆阻止型サイリスタ１００の等価回路を示す図である。
図２（ａ）は、同実施形態における逆阻止型サイリスタ１００の等価回路を示す。
また、図２（ｂ）は、図５（ｂ）に示される従来のサイリスタとＦＲＤとを合わせた等価回路を比較のために示す。
図２（ｂ）に示される従来のサイリスタとＦＲＤを直列に接続した場合に比べて、図２（ａ）に示される逆阻止型サイリスタ１００は、接合部が１つ少ないことを示す。つまり、逆阻止型サイリスタ１００は、従来のサイリスタとＦＲＤとを１つの素子に取り込み、両方の機能を備える。これにより、逆阻止型サイリスタ１００では、順方向バイアス時におけるＦＲＤの順方向電圧ＶＦ分による電力損失を低減できる。
【００３５】
図３は、同実施形態における動作を示すグラフである。
この図において、グラフは、逆阻止型サイリスタ１００に印加する電圧と流れる電流の関係を示す。このグラフにおいて、横軸は、逆阻止型サイリスタ１００に印加する電圧を示し、縦軸は、端子Ｔ１から端子Ｔ２に流れる電流を示す。
【００３６】
波形３０１は、逆阻止型サイリスタ１００の動作を示す。波形３０１において、Ｐ領域１（第１領域）からＮ領域４（第４領域）に順方向電圧が印加された上記第１の場合、順方向電圧がブレークオーバ電圧（Ａ１［Ｖ（ボルト）］）に達すると、Ｐ領域１（第１領域）とＮ領域４（第４領域）の間が導通する。一方、Ｎ領域４（第４領域）からＰ領域１（第１領域）に逆方向電圧が印加された上記第２の場合、Ｎ領域４（第４領域）とＰ領域１（第１領域）の間における導通が阻止される。しかし、逆方向電圧がブレークダウン電圧（Ｂ［Ｖ］）に達すると、接合部Ｊ３にブレークダウンが生じて、Ｎ領域４（第４領域）とＰ領域１（第１領域）の間が導通する。ここで、ブレークダウン電圧（Ｂ［Ｖ］）は、ブレークオーバ電圧（Ａ１［Ｖ］）に比べて、はるかに大きい値となる。
【００３７】
波形３０２は、従来のサイリスタの動作を示す。波形３０２において、ブレークオーバ電圧（Ａ２［Ｖ］）は、ブレークダウン電圧（Ｂ［Ｖ］）とほぼ等しい値となる。
【００３８】
以上のように、本実施形態における逆阻止型サイリスタ１００は、Ｐ領域３（第３領域）におけるＮ領域２（第２領域）との接合部（Ｊ２ａ、Ｊ２ｂ）に形成され、Ｐ領域３（第３領域）より不純物濃度が高い電圧差生成領域３０（第５領域）を有する。電圧差生成領域３０は、Ｐ領域３より不純物濃度が高いため、上記第１の場合におけるブレークオーバ電圧を低減させるように作用する。そのため、電圧差生成領域３０は、上記第１の場合におけるブレークオーバ電圧（Ａ１［Ｖ］）が上記第２の場合におけるブレークダウン電圧（Ｂ［Ｖ］）より低くなるように電圧差を生じさせる。ブレークダウン電圧（Ｂ［Ｖ］）をブレークオーバ電圧（Ａ１［Ｖ］）より高い電圧にすることで、逆阻止型サイリスタ１００は、逆方向電圧が印加された際（上記第２の場合）にＦＲＤと同等に機能する。そのため、逆阻止型サイリスタ１００は、図５（ａ）に示される高電圧パルス発生装置に適用した場合に、高い周波数のスイッチング動作に対応できる。
【００３９】
また、ＦＲＤを直列に挿入する必要がないため、順方向バイアス時におけるＦＲＤの順方向電圧ＶＦ分による電力損失を低減できる。これにより、逆阻止型サイリスタ１００は、図５（ａ）に示される高電圧パルス発生装置に適用した場合に、従来のサイリスタとＦＲＤを使用した場合に比べてトランスの２次側に出力される出力電圧を大きくすることができる。
【００４０】
また、逆阻止型サイリスタ１００は、Ｎ領域４（第４領域）に少数キャリアの寿命を短縮し、電圧差生成領域３０（第５領域）に対向した位置に形成されたライフタイム制御領域４０を含む。これにより、逆方向電圧が印加された際（上記第２の場合）に、ライフタイム制御領域４０によって少数キャリア（電子）の寿命を短縮することができる。すなわち、ライフタイム制御領域４０は、少数キャリア（残留キャリア）を消滅させ易くする。そのため、逆阻止型サイリスタ１００は、逆方向電流を低減できる。また、逆阻止型サイリスタ１００は、この逆方向電流が流れる時間（逆回復時間）を短縮できる。
また、ライフタイム制御領域４０は、逆阻止型サイリスタ１００が導通状態である場合に電流が流れる経路に部分的に形成される。これにより、電力損失の増大や温度特性の劣化など、逆阻止型サイリスタ１００の特性に、ライフタイム制御領域４０が与える影響を低減できる。
【００４１】
＜第２の実施形態＞
以下、本発明の第２の実施形態による逆阻止型サイリスタについて図面を参照して説明する。
図４は、本実施形態による逆阻止型サイリスタ１００ａを示す断面構成図である。
図４において、逆阻止型サイリスタ１００ａは、Ｐ領域（１ｃ、３）、Ｎ領域（２ｃ、４）、チャネルストッパ（５〜８）、電極（１１ａ、１２）、及び絶縁層（２１ａ、２２ａ、２４、２５）を備える。この図において、図１と同じ構成には同一の符号を付す。
【００４２】
Ｐ領域３は、ｐ型半導体の領域（Ｐ＋領域）であり、逆阻止型サイリスタ１００ａのバルク層となる半導体基板を構成する。ここで、図４における半導体基板の上側の面を第１の表面Ｆ１とし、半導体基板の下側の面を第２の表面Ｆ２とする。また、Ｐ領域３は、ブレークオーバ電圧がブレークダウン電圧より低くなるように電圧差を生じさせる電圧差生成領域３０ａを有する。ここで、ブレークオーバ電圧は、電極１１ａから電極１２（Ｐ領域１ｃからＮ領域４）に順方向電圧が印加された場合に、電極１１ａと電極１２（Ｐ領域１ｃとＮ領域４）の間が導通する前の最大電圧である。また、ブレークダウン電圧は、電極１２から電極１１ａ（Ｎ領域４からＰ領域１ｃ）に逆方向電圧が印加された場合に、電極１２と電極１１ａ（Ｎ領域４とＰ領域１ｃ）の間の導通を阻止する限界の電圧値である。また、ここで、順方向電圧は、電極１２より電極１１ａが高い電位を示す。また、逆方向電圧は、電極１２より電極１１ａが低い電位を示す。
【００４３】
Ｎ領域２ｃは、ｎ型半導体の領域である。Ｎ領域２ｃは、Ｐ領域１ｃとＰ領域３の間に形成され、その一部分が、第１の表面Ｆ１に接する。
Ｐ領域１ｃは、ｐ型半導体の領域（Ｐ＋＋領域）である。Ｐ領域１ｃは、Ｐ領域３よりも不純物濃度が高いＰ＋＋領域である。Ｐ領域１ｃは、Ｎ領域２ｃと接して形成され、第１の表面Ｆ１に露呈させて形成される。
Ｎ領域４は、ｎ型半導体の領域である。Ｎ領域４は、Ｐ領域３の電圧差生成領域３０ａに接して形成され、第２の表面Ｆ２に露呈させて形成される。また、Ｎ領域４は、少数キャリアの寿命を短縮するライフタイム制御領域４０ａを含む。
【００４４】
絶縁層２１ａは、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２１ａは、チャネルストッパ５の一部分からＮ領域２ｃの一部分までを覆うように形成される。絶縁層２２ａは、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２２ａは、チャネルストッパ６の一部分からＮ領域２ｃの一部分までを覆うように形成される。
電極１１ａは、第１の表面Ｆ１にそって、絶縁層２１ａ及び２２ａに覆われていないＮ領域２ｃの一部分とＰ領域１ｃとに接して形成される。電極１１ａの材質は、金属であり、例えば、アルミニウムである。電極１１ａは、Ｐ領域１ｃとＮ領域２ｃとを短絡させると共に、Ｐ領域１ｃ及びＮ領域２ｃとオーミック接触する。
【００４５】
電圧差生成領域３０ａは、Ｎ領域４に接してＰ領域３に形成され、Ｐ領域３より不純物濃度が低いｐ型半導体のＰ−領域である。すなわち、電圧差生成領域３０ａは、Ｐ領域３とＮ領域４の接合部に形成され、Ｐ領域３より不純物濃度が低い領域である。また、電圧差生成領域３０ａは、例えば、エピタキシャル成長法などにより半導体基板に不純物濃度差を設けて、第１の表面Ｆ１に露呈させて形成される。
ライフタイム制御領域４０ａは、例えば、白金などの不純物（重金属）を含む領域であり、重金属拡散法によってＮ領域４に形成される。また、ライフタイム制御領域４０ａは、Ｎ領域４における電圧差生成領域３０ａに対向した位置に形成される。ライフタイム制御領域４０ａは、Ｎ領域４における第２の表面Ｆ２に接する面と平行な面全体に形成される。ライフタイム制御領域４０ａは、ライフタイム制御領域４０ａは、Ｎ領域４の少数キャリアの寿命を短縮する制御を行い、ライフタイムキラーと呼ばれる。
【００４６】
逆阻止型サイリスタ１００ａは、電極１１ａに接続された端子Ｔ１と、電極１２に接続された端子Ｔ２との間にバイアス電圧が印加され、端子Ｔ２の端子電圧より端子Ｔ１の端子電圧が高い第１の場合には、ＰＮＰＮサイリスタとして動作する。ここで、第１の場合は、Ｐ領域１ｃ及びＮ領域２ｃからＮ領域４に順方向電圧が印加された場合である。この第１の場合に、逆阻止型サイリスタ１００ａは、Ｐ領域１ｃ（第１領域）、Ｎ領域２ｃ（第２領域）、Ｐ領域３（第３領域）、Ｎ領域４（第４領域）がＰＮＰＮの順に接合されたサイリスタとして機能する。ここで、電圧差生成領域３０ａは、第６領域とする。
【００４７】
また、逆阻止型サイリスタ１００ａは、端子Ｔ２と端子Ｔ１との間にバイアス電圧が印加され、端子Ｔ１の端子電圧より端子Ｔ２の端子電圧が高い第２の場合には、逆バイアスとなり導通しない。ここで、第２の場合は、Ｎ領域４からＰ領域１ｃ及びＮ領域２ｃに逆方向電圧が印加された場合である。この第２の場合には、Ｐ領域３（第３領域）とＮ領域４（第４領域）とがＦＲＤというとして機能する。
【００４８】
また、接合部Ｊ２は、Ｎ領域２ｃ（第２領域）とＰ領域３（第３領域）との接合部である。また、接合部Ｊ３ａは、Ｎ領域４（第４領域）と電圧差生成領域３０ａ（第６領域）との接合部である。
【００４９】
次に、本実施形態の動作について説明する。
まず、図４に示される逆阻止型サイリスタ１００ａにおいて、端子Ｔ１と端子Ｔ２との間にバイアス電圧が印加された上記第１の場合の動作を説明する。
図４において、上記第１の場合、接合部Ｊ２に逆方向電圧（逆バイアス）が印加される。
【００５０】
逆方向電圧の値が大きくなると、接合部Ｊ２においてブレークダウンが発生する。その結果、ブレークダウンが発生した部分に電流が集中して流れる。この電流が増大すると、Ｎ領域２ｃにおける横方向の抵抗成分、すなわち、電極１１ａとＮ領域２ｃとの接触面からＰ領域１ｃの下方を通ってブレークダウンが発生した部分に到達する領域の抵抗成分により、Ｐ領域１ｃ直下のＮ領域２ｃに電圧降下が生じる。この電圧降下により、Ｐ領域１ｃとＮ領域２ｃとの接合部Ｊ１が順バイアスされ、バイアス値が最大となる。このバイアスが、接合部Ｊ１の拡散電位を超えるとＰ領域１ｃから正孔の注入が起こると共に、Ｎ領域から電子の注入が起こり、端子Ｔ１と端子Ｔ２間がターンオン状態に移行する。
【００５１】
なお、逆阻止型サイリスタ１００ａにおいて、上記第１の場合に端子Ｔ１と端子Ｔ２間がターンオン状態に移行する前の最大電圧をブレークオーバ電圧という。ブレークオーバ電圧は、接合部Ｊ２がブレークダウンする電圧と等しくなる。接合部Ｊ２がブレークダウンする電圧は、Ｐ領域３の不純物濃度とＮ領域２ｃの不純物濃度とによって設定される。
【００５２】
次に、図４に示される逆阻止型サイリスタ１００ａにおいて、端子Ｔ２と端子Ｔ１との間にバイアス電圧が印加された上記第２の場合の動作を説明する。
図４において、上記第２の場合、接合部Ｊ３ａに逆方向電圧（逆バイアス）が印加される。この上記第２の場合、Ｐ領域３とＮ領域４は、ＦＲＤとして機能し、接合部Ｊ３ａに逆方向電圧（逆バイアス）が印加されるため、端子Ｔ２と端子Ｔ１との間の導通は阻止される。
【００５３】
なお、接合部Ｊ３ａの接合耐圧は、Ｎ領域４の不純物濃度と電圧差生成領域３０ａの不純物濃度とによって設定される。電圧差生成領域３０ａの不純物濃度は、Ｐ領域３の不純物濃度よりも低い。そのため、接合部Ｊ３ａの接合耐圧は、接合部Ｊ２の接合耐圧（ブレークダウンする電圧）より高い。従って、上記第２の場合に端子Ｔ２と端子Ｔ１との間の導通を阻止する限界の電圧値を示すブレークダウン電圧は、上記第１の場合におけるブレークオーバ電圧より高い。すなわち、電圧差生成領域３０ａは、上記第１の場合にＰ領域１ｃとＮ領域４の間が導通する前の最大電圧値を示すブレークオーバ電圧が、上記第２の場合にＮ領域４とＰ領域１ｃの間の導通を阻止する限界の電圧値を示すブレークダウン電圧より低くなるように電圧差を生じさせる。
【００５４】
また、図４に示される逆阻止型サイリスタ１００ａでは、上記第１の場合から上記第２の場合に移行する場合、ライフタイム制御領域４０ａによって少数キャリア（電子）の寿命を短縮するため、逆方向電流を低減できる。また、この逆方向電流が流れる時間（逆回復時間）を短縮できる。
また、同実施形態における動作を示すグラフは、図３における波形３０１と同様である。
【００５５】
以上のように、本実施形態における逆阻止型サイリスタ１００ａは、Ｐ領域３（第３領域）におけるＮ領域４（第４領域）との接合部Ｊ３ａに形成され、Ｐ領域３（第３領域）より不純物濃度が低い電圧差生成領域３０ａ（第６領域）を有する。電圧差生成領域３０ａは、Ｐ領域３より不純物濃度が低いため、上記第２の場合におけるブレークダウン電圧を高めるように作用する。そのため、電圧差生成領域３０ａは、上記第１の場合におけるブレークオーバ電圧（Ａ１［Ｖ］）が上記第２の場合におけるブレークダウン電圧（Ｂ［Ｖ］）より低くなるように電圧差を生じさせる。ブレークダウン電圧（Ｂ［Ｖ］）をブレークオーバ電圧（Ａ１［Ｖ］）より高い電圧にすることで、逆阻止型サイリスタ１００ａは、逆方向電圧が印加された際（上記第２の場合）にＦＲＤと同等に機能する。このため、逆阻止型サイリスタ１００ａは、図５（ａ）に示される高電圧パルス発生装置に適用した場合に、高い周波数のスイッチング動作に対応できる。
【００５６】
また、ＦＲＤを直列に挿入する必要がないため、順方向バイアス時におけるＦＲＤの順方向電圧ＶＦ分による電力損失を低減できる。これにより、逆阻止型サイリスタ１００ａは、図５（ａ）に示される高電圧パルス発生装置に適用した場合に、従来のサイリスタとＦＲＤを使用した場合に比べてトランスの２次側に出力される出力電圧を大きくすることができる。
【００５７】
また、逆阻止型サイリスタ１００ａは、Ｎ領域４（第４領域）に少数キャリアの寿命を短縮するライフタイム制御領域４０ａを含む。これにより、逆方向電圧が印加された際（上記第２の場合）に、ライフタイム制御領域４０ａによって少数キャリア（電子）の寿命を短縮することができる。そのため、逆阻止型サイリスタ１００ａは、逆方向電流を低減できる。また、逆阻止型サイリスタ１００ａは、この逆方向電流が流れる時間（逆回復時間）を短縮できる。
また、ライフタイム制御領域４０ａは、Ｎ領域４における第２の表面Ｆ２に接する面と平行な面全体に形成される。このため、ライフタイム制御領域４０ａを形成し易いという効果が期待できる。
【００５８】
なお、本発明の実施形態によれば、ｐ型半導体の第１領域（Ｐ領域１（又は１ｃ））とｎ型半導体の第２領域（Ｎ領域２（又は２ｃ））とｐ型半導体の第３領域（Ｐ領域３）とｎ型半導体の第４領域（Ｎ領域４）とが順に接合された逆阻止型サイリスタ１００（又は１００ａ）は、第３領域（Ｐ領域３）は、第１領域（Ｐ領域１（又は１ｃ））から第４領域（Ｎ領域４）に順方向電圧が印加された場合に第１領域（Ｐ領域１（又は１ｃ））と第４領域（Ｎ領域４）の間が導通する前の最大電圧値を示すブレークオーバ電圧（Ａ１［Ｖ］）が、第４領域（Ｎ領域４）から第１領域（Ｐ領域１（又は１ｃ））に逆方向電圧が印加された場合に第４領域（Ｎ領域４）と第１領域（Ｐ領域１（又は１ｃ））の間の導通を阻止する限界の電圧値を示すブレークダウン電圧（Ｂ［Ｖ］）より低くなるように電圧差を生じさせる電圧差生成領域３０（又は３０ａ）を有する。
これにより、逆阻止型サイリスタ１００（又は１００ａ）は、図５（ａ）に示される高電圧パルス発生装置に適用した場合に、高い周波数のスイッチング動作に対応できる。また、ＦＲＤを直列に挿入する必要がないため、順方向バイアス時におけるＦＲＤの順方向電圧ＶＦ分による電力損失を低減できる。
【００５９】
また、電圧差生成領域３０は、第２領域（Ｎ領域２）と第３領域（Ｐ領域３）の接合部に形成され、第３領域（Ｐ領域３）より不純物濃度が高いｐ型半導体の第５領域を含む。
これにより、電圧差生成領域３０は、第３領域（Ｐ領域３）より不純物濃度が高いため、ブレークオーバ電圧を低減させるように作用する。そのため、電圧差生成領域３０は、ブレークオーバ電圧（Ａ１［Ｖ］）がブレークダウン電圧（Ｂ［Ｖ］）より低くなるように電圧差を生じさせる。ブレークダウン電圧（Ｂ［Ｖ］）をブレークオーバ電圧（Ａ１［Ｖ］）より高い電圧にすることで、逆阻止型サイリスタ１００は、逆方向電圧が印加された際（上記第２の場合）にＦＲＤと同等に機能させることができる。
【００６０】
また、電圧差生成領域３０ａは、第３領域（Ｐ領域３）と第４領域（Ｎ領域４）の接合部に形成され、第３領域（Ｐ領域３）より不純物濃度が低いｐ型半導体の第６領域を含む。
これにより、電圧差生成領域３０ａは、第３領域（Ｐ領域３）より不純物濃度が低いため、ブレークダウン電圧を高めるように作用する。そのため、電圧差生成領域３０ａは、ブレークオーバ電圧（Ａ１［Ｖ］）がブレークダウン電圧（Ｂ［Ｖ］）より低くなるように電圧差を生じさせる。ブレークダウン電圧（Ｂ［Ｖ］）をブレークオーバ電圧（Ａ１［Ｖ］）より高い電圧にすることで、逆阻止型サイリスタ１００ａは、逆方向電圧が印加された際（上記第２の場合）にＦＲＤと同等に機能させることができる。
【００６１】
また、第４領域（Ｎ領域４）は、少数キャリアの寿命を短縮するライフタイム制御領域４０（又は４０ａ）を含む。
これにより、逆方向電圧が印加された際に、ライフタイム制御領域４０（又は４０ａ）によって少数キャリア（電子）の寿命を短縮することができる。そのため、逆阻止型サイリスタ１００（又は１００ａ）は、逆方向電流を低減できる。また、逆阻止型サイリスタ１００（又は１００ａ）は、この逆方向電流が流れる時間（逆回復時間）を短縮できる。
【００６２】
また、第４領域（Ｎ領域４）は、少数キャリアの寿命を短縮し、第５領域（電圧差生成領域３０）に対向した位置に形成されたライフタイム制御領域４０を含む。
これにより、ライフタイム制御領域４０は、逆阻止型サイリスタ１００が導通状態である場合に電流が流れる経路に部分的に形成される。そのため、電力損失の増大や温度特性の劣化など、逆阻止型サイリスタ１００の特性に、ライフタイム制御領域４０が与える影響を低減できる。
【００６３】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。上記の各実施形態において、チャネルストッパ（５〜８）を備える形態を説明したが、本発明は、チャネルストッパ（５〜８）を備えない形態に適用しても良い。
また、上記の各実施形態において、ライフタイム制御領域（４０、４０ａ）は、重金属拡散法によって白金などの不純物（重金属）を含む領域として形成される形態を説明したがこれに限定されない。重金属拡散法によって金などの他の重金属を含む領域を形成する形態で良いし、他の方法によってライフタイム制御領域（４０、４０ａ）を形成する形態でも良い。例えば、電子線照射やＨｅ（ヘリウム）、プロトンなどのイオン照射によって、ライフタイム制御領域（４０、４０ａ）を形成する形態でも良い。
【００６４】
また、第１の実施形態において、電圧差生成領域３０は、Ｎ領域２ａ及び２ｂの両方に接する１つの領域として形成される形態を説明したが、Ｎ領域２ａに接する領域とＮ領域２ｂに接する複数の領域として形成される形態でも良い。また、電圧差生成領域３０は、埋め込み拡散法などにより半導体基板（Ｐ領域３）の内部に埋め込まれて形成される形態でも良い。また、Ｐ領域３は、電圧差生成領域３０と第２の実施形態における電圧差生成領域３０ａとの両方を備える形態でも良い。電圧差生成領域は、ブレークオーバ電圧が、ブレークダウン電圧より低くなるように電圧差を生じさせる領域であれば、他の形態でも良い。
また、第２の実施形態においても同様に、Ｐ領域３は、電圧差生成領域３０ａと第１の実施形態における電圧差生成領域３０との両方を備える形態でも良い。
なお、上記の各実施形態において、逆阻止型サイリスタ（１００、１００ａ）は、ｐ型半導体とｎ型半導体が逆の位置に形成される形態であって、逆にバイアスされる形態でも良い。
【符号の説明】
【００６５】
１、１ａ、１ｂ、１ｃ、３ Ｐ領域
２、２ａ、２ｂ、２ｃ、４ Ｎ領域
５、６、７、８ チャネルストッパ
１１、１１ａ、１２ 電極
２１、２１ａ、２２、２２ａ、２３、２４、２５ 絶縁層
３０、３０ａ 電圧差生成領域
４０、４０ａ ライフタイム制御領域
１００、１００ａ 逆阻止型サイリスタ
【技術分野】
【０００１】
本発明は、逆阻止型サイリスタに関する。
【背景技術】
【０００２】
従来、２端子サイリスタ素子（以下、ＴＨＹという）は、電源回路などのスイッチ素子として用いられる。図５（ａ）に示される高電圧パルス発生装置では、入力抵抗Ｒを介してＴＨＹのブレークオーバ電圧より高い直流電源電圧をＴＨＹに印加して、ＴＨＹをターンオンさせる。一度導通状態になったＴＨＹをターンオフさせるためには、ＴＨＹの保持電流値ＩＨ以下の入力電流にする必要がある。つまり、式（１）を満足する場合に、ターンオフ動作する。
【０００３】
（「電源電圧Ｖ」／「入力抵抗Ｒ」）＜「ＴＨＹのＩＨ」 ・・・ （１）
【０００４】
ところで、図５（ａ）に示される高電圧パルス発生装置では、高い周波数に対応するためには、入力抵抗を小さくする必要がある。入力抵抗を小さくすると、より低い電源電圧まで低下しないと、式（１）に示される条件を満足しない場合が生じる。その結果、ＴＨＹは、一度ターンオンした後、導通状態を維持する（図６（ａ））。
【０００５】
高い周波数に対応するために、スイッチ素子と直列にファストリカバリダイオード（以下、ＦＲＤという）を追加する技術は周知の事実である。また、効果は異なるがスイッチ素子と直列にＦＲＤを追加する技術が開示されている（例えば、特許文献１から特許文献３を参照）。図５（ｂ）に示される高電圧パルス発生装置は、図５（ａ）の高電圧パルス発生装置にＴＨＹと直列に接続されるＦＲＤを追加した場合を示す。
図５（ｂ）に示される高電圧パルス発生装置では、トランスのインダクタンスによる逆起電圧が発生した場合に、ＦＲＤによって逆方向に流れようとする電流を強制的にカットする。ＦＲＤが逆方向に流れる電流をカットしている間に、ＴＨＹ内の残留キャリアが消滅する。これにより、ＴＨＹは、ターンオフされるため、図５（ｂ）に示される高電圧パルス発生装置は、高い周波数に対応できる（図６（ｂ））。
【０００６】
一方、従来のＴＨＹでは、ＴＨＹに順方向の電圧を印加した際に導通状態にするブレークオーバ電圧と、ＴＨＹに逆方向の電圧を印加した際に導通を阻止する限界電圧を示すブレークダウン電圧とは、ほぼ等しいことが一般的である（例えば、特許文献４及び特許文献５を参照）。
【先行技術文献】
【特許文献】
【０００７】
【特許文献１】特開２００３−１６４１４０号公報
【特許文献２】特開平７−２１１９７０号公報
【特許文献３】特開２００７−１７４７３４号公報
【特許文献４】特開平３−２３３９７３号公報
【特許文献５】特開平３−６２５７１号公報
【発明の概要】
【発明が解決しようとする課題】
【０００８】
しかしながら、図５（ｂ）に示される高電圧パルス発生装置では、ＦＲＤの順方向電圧ＶＦ分の損失が生じる。このため、電力損失が大きくなるという問題がある。
また、図５（ａ）に示される高電圧パルス発生装置では、従来のＴＨＹを用いた場合、ＴＨＹのブレークオーバ電圧とブレークダウン電圧とがほぼ等しいために、逆方向に流れる電流をカットできない。また、逆方向のブレークダウン電圧を超えると、流れる電流経路がｎ型半導体→ｐ型半導体→ｎ型半導体の順になるため、２次降伏破壊を引き起こす場合がある。このため、図５（ａ）に示される高電圧パルス発生装置では、高い周波数のスイッチング動作に対応できないという問題がある。
【０００９】
本発明は、上記問題を解決すべくなされたもので、その目的は、電源装置などにスイッチ素子として使用するサイリスタにおいて、高い周波数のスイッチング動作に対応でき、且つ、電力損失を低減できる逆阻止型サイリスタを提供することにある。
【課題を解決するための手段】
【００１０】
上記問題を解決するために、本発明は、ｐ型半導体の第１領域とｎ型半導体の第２領域とｐ型半導体の第３領域とｎ型半導体の第４領域とが順に接合された逆阻止型サイリスタであって、前記第３領域は、前記第１領域から前記第４領域に順方向電圧が印加された場合に前記第１領域と前記第４領域の間が導通する前の最大電圧値を示すブレークオーバ電圧が、前記第４領域から前記第１領域に逆方向電圧が印加された場合に前記第４領域と前記第１領域の間の導通を阻止する限界の電圧値を示すブレークダウン電圧より低くなるように電圧差を生じさせる電圧差生成領域を有する逆阻止型サイリスタである。
【００１１】
また、本発明は、上記発明において、前記電圧差生成領域は、前記第２領域と前記第３領域の接合部に形成され、前記第３領域より不純物濃度が高いｐ型半導体の第５領域を含むことを特徴とする。
【００１２】
また、本発明は、上記発明において、前記電圧差生成領域は、前記第３領域と前記第４領域の接合部に形成され、前記第３領域より不純物濃度が低いｐ型半導体の第６領域を含むことを特徴とする。
【００１３】
また、本発明は、上記発明において、前記第４領域は、少数キャリアの寿命を短縮するライフタイム制御領域を含むことを特徴とする。
【００１４】
また、本発明は、上記発明において、前記第４領域は、少数キャリアの寿命を短縮し、前記第５領域に対向した位置に形成されたライフタイム制御領域を含むことを特徴とする。
【発明の効果】
【００１５】
本発明によれば、ｐ型半導体の第１領域とｎ型半導体の第２領域とｐ型半導体の第３領域とｎ型半導体の第４領域とが順に接合された逆阻止型サイリスタは、第３領域に電圧差生成領域を有する。電圧差生成領域は、順方向電圧が導通する前の最大電圧値を示すブレークオーバ電圧が、逆方向電圧の導通を阻止する限界の電圧値を示すブレークダウン電圧より低くなるように電圧差を生じさせる。ブレークダウン電圧をブレークオーバ電圧より高い電圧にすることで、本発明の逆阻止型サイリスタは、逆方向電圧が印加された際にＦＲＤと同等に機能する。このため、本発明の逆阻止型サイリスタは、高い周波数のスイッチング動作に対応できる。また、ＦＲＤを直列に挿入する必要がないため、電力損失を低減できる。
【図面の簡単な説明】
【００１６】
【図１】第１の実施形態による逆阻止型サイリスタを示す断面構成図である。
【図２】同実施形態における逆阻止型サイリスタの等価回路を示す図である。
【図３】同実施形態における動作を示すグラフである。
【図４】第２の実施形態による逆阻止型サイリスタを示す断面構成図である。
【図５】従来のサイリスタを用いた高電圧パルス発生装置を示すブロック図である。
【図６】従来のサイリスタを用いた高電圧パルス発生装置の動作を示す図である。
【発明を実施するための形態】
【００１７】
＜第１の実施形態＞
以下、本発明の第１の実施形態による逆阻止型サイリスタについて図面を参照して説明する。
図１は、本実施形態による逆阻止型サイリスタ１００を示す断面構成図である。
図１において、逆阻止型サイリスタ１００は、Ｐ領域（１ａ、１ｂ、３）、Ｎ領域（２ａ、２ｂ、４）、チャネルストッパ（５〜８）、電極（１１、１２）、及び絶縁層（２１〜２５）を備える。
【００１８】
Ｐ領域３は、ｐ型半導体の領域であり、逆阻止型サイリスタ１００のバルク層となる半導体基板を構成する。ここで、図１における半導体基板の上側の面を第１の表面Ｆ１とし、半導体基板の下側の面を第２の表面Ｆ２とする。また、Ｐ領域３は、ブレークオーバ電圧がブレークダウン電圧より低くなるように電圧差を生じさせる電圧差生成領域３０を有する。ここで、ブレークオーバ電圧は、電極１１から電極１２（Ｐ領域（１ａ、１ｂ）からＮ領域４）に順方向電圧が印加された場合に、電極１１と電極１２（Ｐ領域（１ａ、１ｂ）とＮ領域４）の間が導通する前の最大電圧である。また、ブレークダウン電圧は、電極１２から電極１１（Ｎ領域４からＰ領域（１ａ、１ｂ））に逆方向電圧が印加された場合に、電極１２と電極１１（Ｎ領域４とＰ領域（１ａ、１ｂ））の間の導通を阻止する限界の電圧である。また、ここで、順方向電圧は、電極１２より電極１１が高い電位を示す。また、逆方向電圧は、電極１２より電極１１が低い電位を示す。
【００１９】
Ｎ領域（２ａ、２ｂ）は、ｎ型半導体の領域である。Ｎ領域２ａは、Ｐ領域１ａとＰ領域３の間に形成され、その一部分が、第１の表面Ｆ１に接する。また、Ｎ領域２ｂは、Ｐ領域１ｂとＰ領域３の間に形成され、その一部分が、第１の表面Ｆ１に接する。なお、Ｎ領域２ａと２ｂをまとめて表す場合は、Ｎ領域２という。
Ｐ領域（１ａ、１ｂ）は、ｐ型半導体の領域である。Ｐ領域１ａは、Ｎ領域２ａと接して形成され、第１の表面Ｆ１に露呈させて形成される。また、Ｐ領域１ｂは、Ｎ領域２ｂと接して形成され、第１の表面Ｆ１に露呈させて形成される。なお、Ｐ領域１ａと１ｂをまとめて表す場合は、Ｐ領域１という。
Ｎ領域４は、ｎ型半導体の領域である。Ｎ領域４は、Ｐ領域３に接して形成され、第２の表面Ｆ２に露呈させて形成される。また、Ｎ領域４は、少数キャリアの寿命を短縮するライフタイム制御領域４０を含む。
【００２０】
チャネルストッパ（５〜８）は、第１の表面Ｆ１又は第２の表面Ｆ２と逆阻止型サイリスタ１００の側面に接して形成され、Ｐ領域３よりも不純物濃度が高いｐ型半導体の領域である。チャネルストッパ（５〜８）は、逆阻止型サイリスタ１００の機能として望ましくない漏れ電流（チャネル電流）を抑制する。
【００２１】
絶縁層２１は、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２１は、チャネルストッパ５の一部分からＮ領域２ａの一部分までを覆うように形成される。絶縁層２２は、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２２は、チャネルストッパ６の一部分からＮ領域２ｂの一部分までを覆うように形成される。また、絶縁層２３は、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２３は、Ｐ領域１ａの一部分からＰ領域１ｂの一部分までを覆うように形成される。
絶縁層２４は、第２の表面Ｆ２に接して設けられ、第２の表面Ｆ２に面している。絶縁層２４は、チャネルストッパ７の一部分からＮ領域４の一部分までを覆うように形成される。絶縁層２５は、第２の表面Ｆ２に接して設けられ、第２の表面Ｆ２に面している。絶縁層２５は、チャネルストッパ８の一部分からＮ領域４の一部分までを覆うように形成される。
【００２２】
電極１１は、第１の表面Ｆ１にそって、絶縁層２１に覆われていないＮ領域２ａの一部分と、絶縁層２２に覆われていないＮ領域２ｂの一部分と、絶縁層２３に覆われていないＰ領域（１ａ、１ｂ）の一部分とに接して形成される。電極１１の材質は、金属であり、例えば、アルミニウムである。電極１１は、Ｐ領域１ａとＮ領域２ａ及びＰ領域１ｂとＮ領域２ｂをそれぞれ短絡させると共に、Ｐ領域（１ａ、１ｂ）及びＮ領域（２ａ、２ｂ）とオーミック接触する。
また、電極１２は、第２の表面Ｆ２にそって、絶縁層２４に覆われていないＮ領域４の一部分と絶縁層２５に覆われていないＮ領域４の一部分に接して形成される。電極１２の材質は、金属であり、例えば、アルミニウムである。電極１２は、Ｎ領域４とオーミック接触する。
【００２３】
電圧差生成領域３０は、Ｎ領域（２ａ、２ｂ）に接して絶縁層２３直下のＰ領域３に形成され、Ｐ領域３より不純物濃度が高いｐ型半導体のＰ＋＋領域である。すなわち、電圧差生成領域３０は、Ｎ領域（２ａ、２ｂ）とＰ領域３の接合部に形成され、Ｐ領域３よりより不純物濃度が高い領域である。また、電圧差生成領域３０は、例えば、イオン注入法などにより第１の表面Ｆ１に露呈させて形成される。
ライフタイム制御領域４０は、例えば、白金などの不純物（重金属）を含む領域であり、重金属拡散法によってＮ領域４に形成される。また、ライフタイム制御領域４０は、Ｎ領域４における電圧差生成領域３０に対向した位置に形成される。例えば、ライフタイム制御領域４０は、逆阻止型サイリスタ１００が導通状態である場合に、電流が流れる経路におけるＮ領域４の部分に形成される。ライフタイム制御領域４０は、Ｎ領域４の少数キャリアの寿命を短縮する制御を行い、ライフタイムキラーと呼ばれる。
【００２４】
逆阻止型サイリスタ１００は、電極１１に接続された端子Ｔ１と、電極１２に接続された端子Ｔ２との間にバイアス電圧が印加され、端子Ｔ２の端子電圧より端子Ｔ１の端子電圧が高い第１の場合には、ＰＮＰＮサイリスタとして動作する。ここで、第１の場合は、Ｐ領域１及びＮ領域２からＮ領域４に順方向電圧が印加された場合である。この第１の場合に、逆阻止型サイリスタ１００は、Ｐ領域１ａ（第１領域）、Ｎ領域２ａ（第２領域）、Ｐ領域３（第３領域）、Ｎ領域４（第４領域）及びＰ領域１ｂ（第１領域）、Ｎ領域２ｂ（第２領域）、Ｐ領域３（第３領域）、Ｎ領域４（第４領域）がＰＮＰＮの順に接合されたサイリスタとして機能する。ここで、電圧差生成領域３０は、第５領域とする。
【００２５】
また、逆阻止型サイリスタ１００は、端子Ｔ２と端子Ｔ１との間にバイアス電圧が印加され、端子Ｔ１の端子電圧より端子Ｔ２の端子電圧が高い第２の場合には、逆バイアスとなり導通しない。ここで、第２の場合は、Ｎ領域４からＰ領域１及びＮ領域２に逆方向電圧が印加された場合である。この第２の場合には、Ｐ領域３（第３領域）とＮ領域４（第４領域）とがファストリカバリダイオード（以下、ＦＲＤという）として機能する。
【００２６】
また、接合部Ｊ２ａは、Ｎ領域２ａ（第２領域）とＰ領域３（第３領域）との接合部であり、接合部Ｊ２ｂは、Ｎ領域２ｂ（第２領域）とＰ領域３（第３領域）との接合部である。また、接合部Ｊ４ａは、Ｎ領域２ａ（第２領域）と電圧差生成領域３０（第５領域）との接合部であり、接合部Ｊ２ｂは、Ｎ領域２ｂ（第２領域）と電圧差生成領域３０（第５領域）との接合部である。また、接合部Ｊ３は、Ｎ領域４（第４領域）とＰ領域３（第３領域）との接合部である。
【００２７】
次に、本実施形態の動作について説明する。
まず、図１に示される逆阻止型サイリスタ１００において、端子Ｔ１と端子Ｔ２との間にバイアス電圧が印加された上記第１の場合の動作を説明する。
図１において、上記第１の場合、接合部（Ｊ２ａ、Ｊ２ｂ）と接合部（Ｊ４ａ、Ｊ４ｂ）にそれぞれ逆方向電圧（逆バイアス）が印加される。
【００２８】
また、電圧差生成領域３０の不純物濃度は、Ｐ領域３の不純物濃度より高い。このため、接合部Ｊ４ａ及びＪ４ｂの接合耐圧は、接合部Ｊ２ａ及びＪ２ｂの接合耐圧より低くなる。これにより、接合部Ｊ４ａ及びＪ４ｂが、接合部Ｊ２ａ及びＪ２ｂより先にブレークダウンする。その結果、Ｎ領域２ａと電圧差生成領域３０が接合する部分（Ｊ４ａ）に電流が集中して流れる。この電流が増大すると、Ｎ領域２ａにおける横方向の抵抗成分、すなわち、電極１１とＮ領域２ａとの接触面からＰ領域１ａの下方を通って電圧差生成領域３０に到達する領域の抵抗成分により、Ｐ領域１ａ直下のＮ領域２ａに電圧降下が生じる。この電圧降下により、Ｐ領域１ａとＮ領域２ａとの接合部Ｊ１ａが順バイアスされ、電圧差生成領域３０において、バイアス値が最大となる。このバイアスが、接合部Ｊ１ａの拡散電位を超えるとＰ領域１ａから正孔の注入が起こると共に、Ｎ領域４から電子の注入が起こり、端子Ｔ１と端子Ｔ２間がターンターンオン状態に移行する。
【００２９】
また、接合部Ｊ４ｂが、接合部Ｊ２ｂより先にブレークダウンすると、Ｎ領域２ｂと電圧差生成領域３０が接合する部分（Ｊ４ｂ）に電流が集中して流れる。この電流が増大すると、Ｎ領域２ｂにおける横方向の抵抗成分、すなわち、電極１１とＮ領域２ｂとの接触面からＰ領域１ｂの下方を通って電圧差生成領域３０に到達する領域の抵抗成分により、Ｐ領域１ｂ直下のＮ領域２ｂに電圧降下が生じる。この電圧降下により、Ｐ領域１ｂとＮ領域２ｂとの接合部Ｊ１ｂが順バイアスされ、電圧差生成領域３０において、バイアス値が最大となる。このバイアスが、接合部Ｊ１ｂの拡散電位を超えるとＰ領域１ｂから正孔の注入が起こると共に、Ｎ領域４から電子の注入が起こり、端子Ｔ１と端子Ｔ２間がターンオン状態に移行する。
【００３０】
なお、逆阻止型サイリスタ１００において、上記第１の場合に端子Ｔ１と端子Ｔ２間がターンオン状態に移行する前の最大電圧をブレークオーバ電圧という。ブレークオーバ電圧は、接合部Ｊ４ａ及びＪ４ｂがブレークダウンする電圧と等しくなる。接合部Ｊ４ａがブレークダウンする電圧は、電圧差生成領域３０の不純物濃度とＮ領域２ａの不純物濃度とによって設定される。接合部Ｊ４ｂがブレークダウンする電圧は、電圧差生成領域３０の不純物濃度とＮ領域２ｂの不純物濃度とによって設定される。つまり、上記第１の場合のブレークオーバ電圧は、電圧差生成領域３０の不純物濃度とＮ領域２（２ａ及び２ｂ）の不純物濃度とによって設定される。
【００３１】
次に、図１に示される逆阻止型サイリスタ１００において、端子Ｔ２と端子Ｔ１との間にバイアス電圧が印加された上記第２の場合の動作を説明する。
図１において、上記第２の場合、接合部Ｊ３に逆方向電圧（逆バイアス）が印加される。この上記第２の場合、Ｐ領域３とＮ領域４は、ＦＲＤとして機能し、接合部Ｊ３に逆方向電圧（逆バイアス）が印加されるため、端子Ｔ２と端子Ｔ１との間の導通は阻止される。
【００３２】
一般にダイオードに順バイアスを印加した後、急激に逆バイアスを印加した場合、少数キャリアの蓄積効果によって大きな逆方向の電流が短い時間に流れる。ここでは、この際に流れる逆方向の電流を逆方向電流という。また、この逆方向電流が流れる時間を逆回復時間という。
図１に示される逆阻止型サイリスタ１００では、上記第１の場合から上記第２の場合に移行する場合、ライフタイム制御領域４０によって少数キャリア（電子）の寿命を短縮するため、逆方向電流を低減できる。また、この逆方向電流が流れる時間（逆回復時間）を短縮できる。
【００３３】
なお、接合部Ｊ３の接合耐圧は、Ｎ領域４の不純物濃度とＰ領域３の不純物濃度とによって設定される。Ｐ領域３の不純物濃度は、電圧差生成領域３０の不純物濃度よりも低い。そのため、接合部Ｊ３の接合耐圧は、接合部Ｊ４ａ及びＪ４ｂの接合耐圧（接合部Ｊ４ａ及びＪ４ｂの接合がブレークダウンする電圧）より高い。従って、上記第２の場合に端子Ｔ２と端子Ｔ１との間の導通を阻止する限界の電圧値を示すブレークダウン電圧は、上記第１の場合におけるブレークオーバ電圧より高い。すなわち、電圧差生成領域３０は、上記第１の場合にＰ領域１とＮ領域４の間が導通する前の最大電圧値を示すブレークオーバ電圧が、上記第２の場合にＮ領域４とＰ領域１の間の導通を阻止する限界の電圧値を示すブレークダウン電圧より低くなるように電圧差を生じさせる。
【００３４】
図２は、同実施形態における逆阻止型サイリスタ１００の等価回路を示す図である。
図２（ａ）は、同実施形態における逆阻止型サイリスタ１００の等価回路を示す。
また、図２（ｂ）は、図５（ｂ）に示される従来のサイリスタとＦＲＤとを合わせた等価回路を比較のために示す。
図２（ｂ）に示される従来のサイリスタとＦＲＤを直列に接続した場合に比べて、図２（ａ）に示される逆阻止型サイリスタ１００は、接合部が１つ少ないことを示す。つまり、逆阻止型サイリスタ１００は、従来のサイリスタとＦＲＤとを１つの素子に取り込み、両方の機能を備える。これにより、逆阻止型サイリスタ１００では、順方向バイアス時におけるＦＲＤの順方向電圧ＶＦ分による電力損失を低減できる。
【００３５】
図３は、同実施形態における動作を示すグラフである。
この図において、グラフは、逆阻止型サイリスタ１００に印加する電圧と流れる電流の関係を示す。このグラフにおいて、横軸は、逆阻止型サイリスタ１００に印加する電圧を示し、縦軸は、端子Ｔ１から端子Ｔ２に流れる電流を示す。
【００３６】
波形３０１は、逆阻止型サイリスタ１００の動作を示す。波形３０１において、Ｐ領域１（第１領域）からＮ領域４（第４領域）に順方向電圧が印加された上記第１の場合、順方向電圧がブレークオーバ電圧（Ａ１［Ｖ（ボルト）］）に達すると、Ｐ領域１（第１領域）とＮ領域４（第４領域）の間が導通する。一方、Ｎ領域４（第４領域）からＰ領域１（第１領域）に逆方向電圧が印加された上記第２の場合、Ｎ領域４（第４領域）とＰ領域１（第１領域）の間における導通が阻止される。しかし、逆方向電圧がブレークダウン電圧（Ｂ［Ｖ］）に達すると、接合部Ｊ３にブレークダウンが生じて、Ｎ領域４（第４領域）とＰ領域１（第１領域）の間が導通する。ここで、ブレークダウン電圧（Ｂ［Ｖ］）は、ブレークオーバ電圧（Ａ１［Ｖ］）に比べて、はるかに大きい値となる。
【００３７】
波形３０２は、従来のサイリスタの動作を示す。波形３０２において、ブレークオーバ電圧（Ａ２［Ｖ］）は、ブレークダウン電圧（Ｂ［Ｖ］）とほぼ等しい値となる。
【００３８】
以上のように、本実施形態における逆阻止型サイリスタ１００は、Ｐ領域３（第３領域）におけるＮ領域２（第２領域）との接合部（Ｊ２ａ、Ｊ２ｂ）に形成され、Ｐ領域３（第３領域）より不純物濃度が高い電圧差生成領域３０（第５領域）を有する。電圧差生成領域３０は、Ｐ領域３より不純物濃度が高いため、上記第１の場合におけるブレークオーバ電圧を低減させるように作用する。そのため、電圧差生成領域３０は、上記第１の場合におけるブレークオーバ電圧（Ａ１［Ｖ］）が上記第２の場合におけるブレークダウン電圧（Ｂ［Ｖ］）より低くなるように電圧差を生じさせる。ブレークダウン電圧（Ｂ［Ｖ］）をブレークオーバ電圧（Ａ１［Ｖ］）より高い電圧にすることで、逆阻止型サイリスタ１００は、逆方向電圧が印加された際（上記第２の場合）にＦＲＤと同等に機能する。そのため、逆阻止型サイリスタ１００は、図５（ａ）に示される高電圧パルス発生装置に適用した場合に、高い周波数のスイッチング動作に対応できる。
【００３９】
また、ＦＲＤを直列に挿入する必要がないため、順方向バイアス時におけるＦＲＤの順方向電圧ＶＦ分による電力損失を低減できる。これにより、逆阻止型サイリスタ１００は、図５（ａ）に示される高電圧パルス発生装置に適用した場合に、従来のサイリスタとＦＲＤを使用した場合に比べてトランスの２次側に出力される出力電圧を大きくすることができる。
【００４０】
また、逆阻止型サイリスタ１００は、Ｎ領域４（第４領域）に少数キャリアの寿命を短縮し、電圧差生成領域３０（第５領域）に対向した位置に形成されたライフタイム制御領域４０を含む。これにより、逆方向電圧が印加された際（上記第２の場合）に、ライフタイム制御領域４０によって少数キャリア（電子）の寿命を短縮することができる。すなわち、ライフタイム制御領域４０は、少数キャリア（残留キャリア）を消滅させ易くする。そのため、逆阻止型サイリスタ１００は、逆方向電流を低減できる。また、逆阻止型サイリスタ１００は、この逆方向電流が流れる時間（逆回復時間）を短縮できる。
また、ライフタイム制御領域４０は、逆阻止型サイリスタ１００が導通状態である場合に電流が流れる経路に部分的に形成される。これにより、電力損失の増大や温度特性の劣化など、逆阻止型サイリスタ１００の特性に、ライフタイム制御領域４０が与える影響を低減できる。
【００４１】
＜第２の実施形態＞
以下、本発明の第２の実施形態による逆阻止型サイリスタについて図面を参照して説明する。
図４は、本実施形態による逆阻止型サイリスタ１００ａを示す断面構成図である。
図４において、逆阻止型サイリスタ１００ａは、Ｐ領域（１ｃ、３）、Ｎ領域（２ｃ、４）、チャネルストッパ（５〜８）、電極（１１ａ、１２）、及び絶縁層（２１ａ、２２ａ、２４、２５）を備える。この図において、図１と同じ構成には同一の符号を付す。
【００４２】
Ｐ領域３は、ｐ型半導体の領域（Ｐ＋領域）であり、逆阻止型サイリスタ１００ａのバルク層となる半導体基板を構成する。ここで、図４における半導体基板の上側の面を第１の表面Ｆ１とし、半導体基板の下側の面を第２の表面Ｆ２とする。また、Ｐ領域３は、ブレークオーバ電圧がブレークダウン電圧より低くなるように電圧差を生じさせる電圧差生成領域３０ａを有する。ここで、ブレークオーバ電圧は、電極１１ａから電極１２（Ｐ領域１ｃからＮ領域４）に順方向電圧が印加された場合に、電極１１ａと電極１２（Ｐ領域１ｃとＮ領域４）の間が導通する前の最大電圧である。また、ブレークダウン電圧は、電極１２から電極１１ａ（Ｎ領域４からＰ領域１ｃ）に逆方向電圧が印加された場合に、電極１２と電極１１ａ（Ｎ領域４とＰ領域１ｃ）の間の導通を阻止する限界の電圧値である。また、ここで、順方向電圧は、電極１２より電極１１ａが高い電位を示す。また、逆方向電圧は、電極１２より電極１１ａが低い電位を示す。
【００４３】
Ｎ領域２ｃは、ｎ型半導体の領域である。Ｎ領域２ｃは、Ｐ領域１ｃとＰ領域３の間に形成され、その一部分が、第１の表面Ｆ１に接する。
Ｐ領域１ｃは、ｐ型半導体の領域（Ｐ＋＋領域）である。Ｐ領域１ｃは、Ｐ領域３よりも不純物濃度が高いＰ＋＋領域である。Ｐ領域１ｃは、Ｎ領域２ｃと接して形成され、第１の表面Ｆ１に露呈させて形成される。
Ｎ領域４は、ｎ型半導体の領域である。Ｎ領域４は、Ｐ領域３の電圧差生成領域３０ａに接して形成され、第２の表面Ｆ２に露呈させて形成される。また、Ｎ領域４は、少数キャリアの寿命を短縮するライフタイム制御領域４０ａを含む。
【００４４】
絶縁層２１ａは、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２１ａは、チャネルストッパ５の一部分からＮ領域２ｃの一部分までを覆うように形成される。絶縁層２２ａは、第１の表面Ｆ１に接して設けられ、第１の表面Ｆ１に面している。絶縁層２２ａは、チャネルストッパ６の一部分からＮ領域２ｃの一部分までを覆うように形成される。
電極１１ａは、第１の表面Ｆ１にそって、絶縁層２１ａ及び２２ａに覆われていないＮ領域２ｃの一部分とＰ領域１ｃとに接して形成される。電極１１ａの材質は、金属であり、例えば、アルミニウムである。電極１１ａは、Ｐ領域１ｃとＮ領域２ｃとを短絡させると共に、Ｐ領域１ｃ及びＮ領域２ｃとオーミック接触する。
【００４５】
電圧差生成領域３０ａは、Ｎ領域４に接してＰ領域３に形成され、Ｐ領域３より不純物濃度が低いｐ型半導体のＰ−領域である。すなわち、電圧差生成領域３０ａは、Ｐ領域３とＮ領域４の接合部に形成され、Ｐ領域３より不純物濃度が低い領域である。また、電圧差生成領域３０ａは、例えば、エピタキシャル成長法などにより半導体基板に不純物濃度差を設けて、第１の表面Ｆ１に露呈させて形成される。
ライフタイム制御領域４０ａは、例えば、白金などの不純物（重金属）を含む領域であり、重金属拡散法によってＮ領域４に形成される。また、ライフタイム制御領域４０ａは、Ｎ領域４における電圧差生成領域３０ａに対向した位置に形成される。ライフタイム制御領域４０ａは、Ｎ領域４における第２の表面Ｆ２に接する面と平行な面全体に形成される。ライフタイム制御領域４０ａは、ライフタイム制御領域４０ａは、Ｎ領域４の少数キャリアの寿命を短縮する制御を行い、ライフタイムキラーと呼ばれる。
【００４６】
逆阻止型サイリスタ１００ａは、電極１１ａに接続された端子Ｔ１と、電極１２に接続された端子Ｔ２との間にバイアス電圧が印加され、端子Ｔ２の端子電圧より端子Ｔ１の端子電圧が高い第１の場合には、ＰＮＰＮサイリスタとして動作する。ここで、第１の場合は、Ｐ領域１ｃ及びＮ領域２ｃからＮ領域４に順方向電圧が印加された場合である。この第１の場合に、逆阻止型サイリスタ１００ａは、Ｐ領域１ｃ（第１領域）、Ｎ領域２ｃ（第２領域）、Ｐ領域３（第３領域）、Ｎ領域４（第４領域）がＰＮＰＮの順に接合されたサイリスタとして機能する。ここで、電圧差生成領域３０ａは、第６領域とする。
【００４７】
また、逆阻止型サイリスタ１００ａは、端子Ｔ２と端子Ｔ１との間にバイアス電圧が印加され、端子Ｔ１の端子電圧より端子Ｔ２の端子電圧が高い第２の場合には、逆バイアスとなり導通しない。ここで、第２の場合は、Ｎ領域４からＰ領域１ｃ及びＮ領域２ｃに逆方向電圧が印加された場合である。この第２の場合には、Ｐ領域３（第３領域）とＮ領域４（第４領域）とがＦＲＤというとして機能する。
【００４８】
また、接合部Ｊ２は、Ｎ領域２ｃ（第２領域）とＰ領域３（第３領域）との接合部である。また、接合部Ｊ３ａは、Ｎ領域４（第４領域）と電圧差生成領域３０ａ（第６領域）との接合部である。
【００４９】
次に、本実施形態の動作について説明する。
まず、図４に示される逆阻止型サイリスタ１００ａにおいて、端子Ｔ１と端子Ｔ２との間にバイアス電圧が印加された上記第１の場合の動作を説明する。
図４において、上記第１の場合、接合部Ｊ２に逆方向電圧（逆バイアス）が印加される。
【００５０】
逆方向電圧の値が大きくなると、接合部Ｊ２においてブレークダウンが発生する。その結果、ブレークダウンが発生した部分に電流が集中して流れる。この電流が増大すると、Ｎ領域２ｃにおける横方向の抵抗成分、すなわち、電極１１ａとＮ領域２ｃとの接触面からＰ領域１ｃの下方を通ってブレークダウンが発生した部分に到達する領域の抵抗成分により、Ｐ領域１ｃ直下のＮ領域２ｃに電圧降下が生じる。この電圧降下により、Ｐ領域１ｃとＮ領域２ｃとの接合部Ｊ１が順バイアスされ、バイアス値が最大となる。このバイアスが、接合部Ｊ１の拡散電位を超えるとＰ領域１ｃから正孔の注入が起こると共に、Ｎ領域から電子の注入が起こり、端子Ｔ１と端子Ｔ２間がターンオン状態に移行する。
【００５１】
なお、逆阻止型サイリスタ１００ａにおいて、上記第１の場合に端子Ｔ１と端子Ｔ２間がターンオン状態に移行する前の最大電圧をブレークオーバ電圧という。ブレークオーバ電圧は、接合部Ｊ２がブレークダウンする電圧と等しくなる。接合部Ｊ２がブレークダウンする電圧は、Ｐ領域３の不純物濃度とＮ領域２ｃの不純物濃度とによって設定される。
【００５２】
次に、図４に示される逆阻止型サイリスタ１００ａにおいて、端子Ｔ２と端子Ｔ１との間にバイアス電圧が印加された上記第２の場合の動作を説明する。
図４において、上記第２の場合、接合部Ｊ３ａに逆方向電圧（逆バイアス）が印加される。この上記第２の場合、Ｐ領域３とＮ領域４は、ＦＲＤとして機能し、接合部Ｊ３ａに逆方向電圧（逆バイアス）が印加されるため、端子Ｔ２と端子Ｔ１との間の導通は阻止される。
【００５３】
なお、接合部Ｊ３ａの接合耐圧は、Ｎ領域４の不純物濃度と電圧差生成領域３０ａの不純物濃度とによって設定される。電圧差生成領域３０ａの不純物濃度は、Ｐ領域３の不純物濃度よりも低い。そのため、接合部Ｊ３ａの接合耐圧は、接合部Ｊ２の接合耐圧（ブレークダウンする電圧）より高い。従って、上記第２の場合に端子Ｔ２と端子Ｔ１との間の導通を阻止する限界の電圧値を示すブレークダウン電圧は、上記第１の場合におけるブレークオーバ電圧より高い。すなわち、電圧差生成領域３０ａは、上記第１の場合にＰ領域１ｃとＮ領域４の間が導通する前の最大電圧値を示すブレークオーバ電圧が、上記第２の場合にＮ領域４とＰ領域１ｃの間の導通を阻止する限界の電圧値を示すブレークダウン電圧より低くなるように電圧差を生じさせる。
【００５４】
また、図４に示される逆阻止型サイリスタ１００ａでは、上記第１の場合から上記第２の場合に移行する場合、ライフタイム制御領域４０ａによって少数キャリア（電子）の寿命を短縮するため、逆方向電流を低減できる。また、この逆方向電流が流れる時間（逆回復時間）を短縮できる。
また、同実施形態における動作を示すグラフは、図３における波形３０１と同様である。
【００５５】
以上のように、本実施形態における逆阻止型サイリスタ１００ａは、Ｐ領域３（第３領域）におけるＮ領域４（第４領域）との接合部Ｊ３ａに形成され、Ｐ領域３（第３領域）より不純物濃度が低い電圧差生成領域３０ａ（第６領域）を有する。電圧差生成領域３０ａは、Ｐ領域３より不純物濃度が低いため、上記第２の場合におけるブレークダウン電圧を高めるように作用する。そのため、電圧差生成領域３０ａは、上記第１の場合におけるブレークオーバ電圧（Ａ１［Ｖ］）が上記第２の場合におけるブレークダウン電圧（Ｂ［Ｖ］）より低くなるように電圧差を生じさせる。ブレークダウン電圧（Ｂ［Ｖ］）をブレークオーバ電圧（Ａ１［Ｖ］）より高い電圧にすることで、逆阻止型サイリスタ１００ａは、逆方向電圧が印加された際（上記第２の場合）にＦＲＤと同等に機能する。このため、逆阻止型サイリスタ１００ａは、図５（ａ）に示される高電圧パルス発生装置に適用した場合に、高い周波数のスイッチング動作に対応できる。
【００５６】
また、ＦＲＤを直列に挿入する必要がないため、順方向バイアス時におけるＦＲＤの順方向電圧ＶＦ分による電力損失を低減できる。これにより、逆阻止型サイリスタ１００ａは、図５（ａ）に示される高電圧パルス発生装置に適用した場合に、従来のサイリスタとＦＲＤを使用した場合に比べてトランスの２次側に出力される出力電圧を大きくすることができる。
【００５７】
また、逆阻止型サイリスタ１００ａは、Ｎ領域４（第４領域）に少数キャリアの寿命を短縮するライフタイム制御領域４０ａを含む。これにより、逆方向電圧が印加された際（上記第２の場合）に、ライフタイム制御領域４０ａによって少数キャリア（電子）の寿命を短縮することができる。そのため、逆阻止型サイリスタ１００ａは、逆方向電流を低減できる。また、逆阻止型サイリスタ１００ａは、この逆方向電流が流れる時間（逆回復時間）を短縮できる。
また、ライフタイム制御領域４０ａは、Ｎ領域４における第２の表面Ｆ２に接する面と平行な面全体に形成される。このため、ライフタイム制御領域４０ａを形成し易いという効果が期待できる。
【００５８】
なお、本発明の実施形態によれば、ｐ型半導体の第１領域（Ｐ領域１（又は１ｃ））とｎ型半導体の第２領域（Ｎ領域２（又は２ｃ））とｐ型半導体の第３領域（Ｐ領域３）とｎ型半導体の第４領域（Ｎ領域４）とが順に接合された逆阻止型サイリスタ１００（又は１００ａ）は、第３領域（Ｐ領域３）は、第１領域（Ｐ領域１（又は１ｃ））から第４領域（Ｎ領域４）に順方向電圧が印加された場合に第１領域（Ｐ領域１（又は１ｃ））と第４領域（Ｎ領域４）の間が導通する前の最大電圧値を示すブレークオーバ電圧（Ａ１［Ｖ］）が、第４領域（Ｎ領域４）から第１領域（Ｐ領域１（又は１ｃ））に逆方向電圧が印加された場合に第４領域（Ｎ領域４）と第１領域（Ｐ領域１（又は１ｃ））の間の導通を阻止する限界の電圧値を示すブレークダウン電圧（Ｂ［Ｖ］）より低くなるように電圧差を生じさせる電圧差生成領域３０（又は３０ａ）を有する。
これにより、逆阻止型サイリスタ１００（又は１００ａ）は、図５（ａ）に示される高電圧パルス発生装置に適用した場合に、高い周波数のスイッチング動作に対応できる。また、ＦＲＤを直列に挿入する必要がないため、順方向バイアス時におけるＦＲＤの順方向電圧ＶＦ分による電力損失を低減できる。
【００５９】
また、電圧差生成領域３０は、第２領域（Ｎ領域２）と第３領域（Ｐ領域３）の接合部に形成され、第３領域（Ｐ領域３）より不純物濃度が高いｐ型半導体の第５領域を含む。
これにより、電圧差生成領域３０は、第３領域（Ｐ領域３）より不純物濃度が高いため、ブレークオーバ電圧を低減させるように作用する。そのため、電圧差生成領域３０は、ブレークオーバ電圧（Ａ１［Ｖ］）がブレークダウン電圧（Ｂ［Ｖ］）より低くなるように電圧差を生じさせる。ブレークダウン電圧（Ｂ［Ｖ］）をブレークオーバ電圧（Ａ１［Ｖ］）より高い電圧にすることで、逆阻止型サイリスタ１００は、逆方向電圧が印加された際（上記第２の場合）にＦＲＤと同等に機能させることができる。
【００６０】
また、電圧差生成領域３０ａは、第３領域（Ｐ領域３）と第４領域（Ｎ領域４）の接合部に形成され、第３領域（Ｐ領域３）より不純物濃度が低いｐ型半導体の第６領域を含む。
これにより、電圧差生成領域３０ａは、第３領域（Ｐ領域３）より不純物濃度が低いため、ブレークダウン電圧を高めるように作用する。そのため、電圧差生成領域３０ａは、ブレークオーバ電圧（Ａ１［Ｖ］）がブレークダウン電圧（Ｂ［Ｖ］）より低くなるように電圧差を生じさせる。ブレークダウン電圧（Ｂ［Ｖ］）をブレークオーバ電圧（Ａ１［Ｖ］）より高い電圧にすることで、逆阻止型サイリスタ１００ａは、逆方向電圧が印加された際（上記第２の場合）にＦＲＤと同等に機能させることができる。
【００６１】
また、第４領域（Ｎ領域４）は、少数キャリアの寿命を短縮するライフタイム制御領域４０（又は４０ａ）を含む。
これにより、逆方向電圧が印加された際に、ライフタイム制御領域４０（又は４０ａ）によって少数キャリア（電子）の寿命を短縮することができる。そのため、逆阻止型サイリスタ１００（又は１００ａ）は、逆方向電流を低減できる。また、逆阻止型サイリスタ１００（又は１００ａ）は、この逆方向電流が流れる時間（逆回復時間）を短縮できる。
【００６２】
また、第４領域（Ｎ領域４）は、少数キャリアの寿命を短縮し、第５領域（電圧差生成領域３０）に対向した位置に形成されたライフタイム制御領域４０を含む。
これにより、ライフタイム制御領域４０は、逆阻止型サイリスタ１００が導通状態である場合に電流が流れる経路に部分的に形成される。そのため、電力損失の増大や温度特性の劣化など、逆阻止型サイリスタ１００の特性に、ライフタイム制御領域４０が与える影響を低減できる。
【００６３】
なお、本発明は、上記の各実施形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲で変更可能である。上記の各実施形態において、チャネルストッパ（５〜８）を備える形態を説明したが、本発明は、チャネルストッパ（５〜８）を備えない形態に適用しても良い。
また、上記の各実施形態において、ライフタイム制御領域（４０、４０ａ）は、重金属拡散法によって白金などの不純物（重金属）を含む領域として形成される形態を説明したがこれに限定されない。重金属拡散法によって金などの他の重金属を含む領域を形成する形態で良いし、他の方法によってライフタイム制御領域（４０、４０ａ）を形成する形態でも良い。例えば、電子線照射やＨｅ（ヘリウム）、プロトンなどのイオン照射によって、ライフタイム制御領域（４０、４０ａ）を形成する形態でも良い。
【００６４】
また、第１の実施形態において、電圧差生成領域３０は、Ｎ領域２ａ及び２ｂの両方に接する１つの領域として形成される形態を説明したが、Ｎ領域２ａに接する領域とＮ領域２ｂに接する複数の領域として形成される形態でも良い。また、電圧差生成領域３０は、埋め込み拡散法などにより半導体基板（Ｐ領域３）の内部に埋め込まれて形成される形態でも良い。また、Ｐ領域３は、電圧差生成領域３０と第２の実施形態における電圧差生成領域３０ａとの両方を備える形態でも良い。電圧差生成領域は、ブレークオーバ電圧が、ブレークダウン電圧より低くなるように電圧差を生じさせる領域であれば、他の形態でも良い。
また、第２の実施形態においても同様に、Ｐ領域３は、電圧差生成領域３０ａと第１の実施形態における電圧差生成領域３０との両方を備える形態でも良い。
なお、上記の各実施形態において、逆阻止型サイリスタ（１００、１００ａ）は、ｐ型半導体とｎ型半導体が逆の位置に形成される形態であって、逆にバイアスされる形態でも良い。
【符号の説明】
【００６５】
１、１ａ、１ｂ、１ｃ、３ Ｐ領域
２、２ａ、２ｂ、２ｃ、４ Ｎ領域
５、６、７、８ チャネルストッパ
１１、１１ａ、１２ 電極
２１、２１ａ、２２、２２ａ、２３、２４、２５ 絶縁層
３０、３０ａ 電圧差生成領域
４０、４０ａ ライフタイム制御領域
１００、１００ａ 逆阻止型サイリスタ
【特許請求の範囲】
【請求項１】
ｐ型半導体の第１領域とｎ型半導体の第２領域とｐ型半導体の第３領域とｎ型半導体の第４領域とが順に接合された逆阻止型サイリスタであって、
前記第３領域は、
前記第１領域から前記第４領域に順方向電圧が印加された場合に前記第１領域と前記第４領域の間が導通する前の最大電圧値を示すブレークオーバ電圧が、前記第４領域から前記第１領域に逆方向電圧が印加された場合に前記第４領域と前記第１領域の間の導通を阻止する限界の電圧値を示すブレークダウン電圧より低くなるように電圧差を生じさせる電圧差生成領域を有する
ことを特徴とする逆阻止型サイリスタ。
【請求項２】
前記電圧差生成領域は、
前記第２領域と前記第３領域の接合部に形成され、前記第３領域より不純物濃度が高いｐ型半導体の第５領域を含む
ことを特徴とする請求項１に記載の逆阻止型サイリスタ。
【請求項３】
前記電圧差生成領域は、
前記第３領域と前記第４領域の接合部に形成され、前記第３領域より不純物濃度が低いｐ型半導体の第６領域を含む
ことを特徴とする請求項１又は請求項２に記載の逆阻止型サイリスタ。
【請求項４】
前記第４領域は、
少数キャリアの寿命を短縮するライフタイム制御領域を含む
ことを特徴とする請求項１から請求項３のいずれか１項に記載の逆阻止型サイリスタ。
【請求項５】
前記第４領域は、
少数キャリアの寿命を短縮し、前記第５領域に対向した位置に形成されたライフタイム制御領域を含む
ことを特徴とする請求項２に記載の逆阻止型サイリスタ。
【請求項１】
ｐ型半導体の第１領域とｎ型半導体の第２領域とｐ型半導体の第３領域とｎ型半導体の第４領域とが順に接合された逆阻止型サイリスタであって、
前記第３領域は、
前記第１領域から前記第４領域に順方向電圧が印加された場合に前記第１領域と前記第４領域の間が導通する前の最大電圧値を示すブレークオーバ電圧が、前記第４領域から前記第１領域に逆方向電圧が印加された場合に前記第４領域と前記第１領域の間の導通を阻止する限界の電圧値を示すブレークダウン電圧より低くなるように電圧差を生じさせる電圧差生成領域を有する
ことを特徴とする逆阻止型サイリスタ。
【請求項２】
前記電圧差生成領域は、
前記第２領域と前記第３領域の接合部に形成され、前記第３領域より不純物濃度が高いｐ型半導体の第５領域を含む
ことを特徴とする請求項１に記載の逆阻止型サイリスタ。
【請求項３】
前記電圧差生成領域は、
前記第３領域と前記第４領域の接合部に形成され、前記第３領域より不純物濃度が低いｐ型半導体の第６領域を含む
ことを特徴とする請求項１又は請求項２に記載の逆阻止型サイリスタ。
【請求項４】
前記第４領域は、
少数キャリアの寿命を短縮するライフタイム制御領域を含む
ことを特徴とする請求項１から請求項３のいずれか１項に記載の逆阻止型サイリスタ。
【請求項５】
前記第４領域は、
少数キャリアの寿命を短縮し、前記第５領域に対向した位置に形成されたライフタイム制御領域を含む
ことを特徴とする請求項２に記載の逆阻止型サイリスタ。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−２４９６０２（Ｐ２０１１−２４９６０２Ａ）
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願番号】特願２０１０−１２１８０２（Ｐ２０１０−１２１８０２）
【出願日】平成２２年５月２７日（２０１０．５．２７）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【Ｆターム（参考）】
【公開日】平成２３年１２月８日（２０１１．１２．８）
【国際特許分類】
【出願日】平成２２年５月２７日（２０１０．５．２７）
【出願人】（０００００２０３７）新電元工業株式会社 (776)
【Ｆターム（参考）】
[ Back to top ]