過電圧保護回路
【課題】、過電圧を正確な電圧で効果的に制限し、内部回路の継続的動作が可能な過電圧保護回路を提供する。
【解決手段】電源ライン１５とグランド１６との間に、スイッチング素子（ＦＥＴ１３ａ）とツェナーダイオード（ツェナーダイオード１３ｂ）とが直列接続された保護回路部１３を挿入する。そして、制御回路部１２は、電圧検知回路部１１で、電源ライン１５とグランド１６間の電圧が所定の電位を超えて上昇したことを検知した場合に、スイッチング素子を導通させて、電源ラインと、保護回路部１３と、グランドとの間で形成される短絡経路により過電圧を制限する。このとき、ツェナーダイオードは、逆電流に追従して可変抵抗的に動作する。
【解決手段】電源ライン１５とグランド１６との間に、スイッチング素子（ＦＥＴ１３ａ）とツェナーダイオード（ツェナーダイオード１３ｂ）とが直列接続された保護回路部１３を挿入する。そして、制御回路部１２は、電圧検知回路部１１で、電源ライン１５とグランド１６間の電圧が所定の電位を超えて上昇したことを検知した場合に、スイッチング素子を導通させて、電源ラインと、保護回路部１３と、グランドとの間で形成される短絡経路により過電圧を制限する。このとき、ツェナーダイオードは、逆電流に追従して可変抵抗的に動作する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電源ラインとグランド間に接続される内部回路を過電圧から保護する過電圧保護回路に関する。
【背景技術】
【０００２】
従来、回路に電源を供給する場合、電源電圧の変動等により生ずる過大な電圧や、誘導される過大なサージ電圧から内部回路を保護するために、過電圧保護回路が設けられることが知られている。特に、車載用電装部品は、過酷な環境で使用されることが多く、瞬時的な高電圧にも晒されることがあるため、サージ電圧（surge voltage）に対する保護対策が欠かせない。
【０００３】
このため、例えば、特許文献１に、簡易な構成で過電圧時に負荷の破壊を確実に防止するために、過電圧を検出すると、電源とグランド間をＦＥＴ（Field Effect Transistor）で短絡し、過電流でヒューズを切断して電源の供給を遮断する技術が開示されている。また、特許文献２には、暗電流の増加やコストアップを招くこと無く、入力ポートから電源端子に印加されるサージ電圧を取り除くために、電源端子とグランド間に、直列に接続された負荷抵抗とトランジスタとを挿入し、過電圧を検出すると、トランジスタをＯＮして過電流を抵抗で制限して電圧を制限する技術が紹介されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１７７８６５号公報
【特許文献２】特開２００７−３１２４６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、従来、過電圧保護回路として、電源ラインとグランド間にツェナーダイオードを挿入する方法が一般的である。しかしながら、周知のようにツェナーダイオードは、動作開始電圧にばらつきがあり、また、温度依存性もあるため、正確な電圧で過電圧を抑制することができない。したがって、内部回路等の使用部品に対し、電圧に対する耐性のマージンを持たせなければならず、結果的に高い機器コストを要する。
【０００６】
一方、特許文献１に開示された技術によれば、過電圧印加時にＦＥＴが地絡するため、供給電圧を維持することができず、機器を継続動作させることができなくなる。また、特許文献２に開示された技術によれば、短絡回路に抵抗が直列に接続される構成であるため、地絡により大電流が流れた場合に電圧の制限が不十分になる虞がある。
【０００７】
本発明は上記した課題を解決するためになされたものであり、過電圧を正確な電圧で効果的に制限し、内部回路の継続的動作が可能な過電圧保護回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記した課題を解決するために本発明の過電圧保護回路は、電源ラインとグランドとの間にスイッチング素子とツェナーダイオードとを順に直列接続した保護回路部と、前記電源ラインと前記グランド間の電圧を監視する電圧検知回路部と、前記電圧検知回路部にて前記電圧が所定の電位を越えて上昇したことを検知した場合に、前記スイッチング素子を導通させ、前記電源ラインと、前保護回路部と、前記グランドとの間で形成される短絡経路により前記電圧を制限する制御回路部と、を有することを特徴とする。
【０００９】
本発明によれば、制御回路部は、電圧検知回路部が、電源ラインとグランド間の電圧が所定の電位を超えて上昇したことを検知した場合に、スイッチング素子を導通させて、電源ラインと、保護回路部と、グランドとの間で形成される短絡経路により過電圧を制限する。このとき、ツェナーダイオードは、過電圧を正確な電圧で効果的に制限し、内部回路の継続的動作を可能にすることができる。
【００１０】
本発明において、前記ツェナーダイオードは、前記スイッチング素子が導通して所定値を超えた逆電流が流れるとクランピング電圧が上昇する特性を有することを特徴とする。本発明によれば、ツェナーダイオードは、スイッチング素子が導通して所定値を超えた逆電流が流れるとクランピング電圧が上昇し、結果、スイッチング素子のソース−ドレイン間電圧が減少することから、ドレイン電流は制限され、その結果、スイッチング素子は破壊を免れる。また、ツェナーダイオードは、ある程度の逆電流まではクランピング電圧は上昇しないため、抵抗のように電流を制限することは殆ど無く、したがって急峻なサージを効果的に制限することができる。
【発明の効果】
【００１１】
本発明によれば、過電圧を正確な電圧で効果的に制限し、内部回路の継続的動作が可能な過電圧保護回路を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係る過電圧保護回路の構成を示すブロック図である。
【図２】試験的に発生させたサージ波形の一例を示す図である。
【図３】本発明の実施の形態に係る過電圧保護回路で使用されるツェナーダイオードによるサージクランピング特性とカソード側電圧波形を示す図である。
【図４】本発明の実施の形態に係る過電圧保護回路で使用されるツェナーダイオードの逆電流−クランピング電圧特性の一例を示す図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明を実施するための形態（以下、実施形態）について詳細に説明する。なお、実施形態の説明の全体を通して同じ構成要素には同じ番号を付している。
【００１４】
（実施形態の構成）
図１は、本実施形態に係る過電圧保護回路の内部構成を示すブロック図である。図１に示されるように、本実施形態に係る過電圧保護回路１０は、電源供給元のＶｃｃに近い側から順に電源ラインとグランド（以下、ＧＮＤ１６という）との間に電圧検知回路部１１と、制御回路部１２と、スイッチング素子であるＦＥＴ１３ａ（Ｔｒ１）とツェナーダイオード１３ｂ（Ｄ１）とが直列に接続された保護回路部１３とが並列に接続されている。なお、この過電圧保護回路１０とは別に、電源ライン１５とグラント間に内部回路１７が接続されている。
【００１５】
電圧検知回路部１１は、電源ライン１５とＧＮＤ１６間に印加される電源電圧を常時監視しており、電源電圧が所定値を超えたときに制御回路部１２を起動する。制御回路部１２は、ＦＥＴ１３ａを導通（ＯＮ）させ、ツェナーダイオード１３ｂに電源電圧が印加され、電源電圧は一定電圧にクランプされる。なお、電圧検知回路部１１は、内蔵する抵抗と、抵抗により分圧される電圧と基準電圧（リファレンス）とを比較する比較器とからなる不図示の回路から構成される。
【００１６】
本実施形態に係る過電圧保護回路１０は、ツェナーダイオードに流れる電流が大きくなるとツェナー電圧が上昇するツェナーダイオード１３ｂの特性を利用したものである。すなわち、ツェナーダイオード１３ｂは、ＦＥＴ１３ａがＯＮされ、所定値（ツェナー電流）を超えた逆電流が流れると、クランピング電圧が上昇する特性を有する。また、ツェナーダイオード１３ｂは、ある程度までの電流についてはツェナー電圧が上昇せず、したがって、特許文献２に示される抵抗のように電流を制限することは殆どない。すなわち、ツェナーダイオード１３ｂは、逆電流に追従した可変抵抗的な動作を行うため、急峻なサージを効果的に制限する。
【００１７】
なお、内部回路１７は、例えば、車載用電装部品である。
【００１８】
（実施形態の動作）
以下、図２〜図４を参照しながら、図１に示本実施形態に係る過電圧保護回路１０の動作について詳細に説明する。
【００１９】
図２は、試験的に発生させたサージ波形を示す図である。ここで発生されたサージ波形は、電源ライン１５に印加される。電圧検知回路部１１でこの過電圧が検知されると、制御回路部１２により保護回路部１３のＦＥＴ１３ａがＯＮ制御される。その結果、例えば、図３に示すように過電圧を制限することができる。
【００２０】
具体的に、図３は、図２に示すピーク電圧が約１２０Ｖのサージ波形を電源ライン１５に入力したときの電源ライン１５の電圧波形と、符号ｂで示すツェナーダイオード１３ｂのカソード側電圧波形を示すグラフである。
【００２１】
図３に符号ａで示すサージクランピング波形は図２で示したサージ波形を電源ラインに印加したときの電源ラインの電圧である。このとき電源電圧Ｖｃｃは４０Ｖ以下に維持されており、内部回路１７は継続動作可能である。ここで使用されているツェナーダイオード１３ｂのクランピング電圧は３０Ｖであるが、本グラフに示されるツェナーダイオードのカソード側で測定された波形によれば３５Ｖ付近までクランピング電圧が上昇している。このことにより、ＦＥＴ１３ａのソース−ドレイン間電圧が減少し、ドレイン電流が制限されることでＦＥＴ１３ａは過電流から保護される。
【００２２】
図４に、ツェナーダイオード１３ｂのサージ逆電流−クランピング電圧特性の一例が示されている。本グラフはツェナーダイオードの一般的な特性を示している。図４は、縦軸に、逆方向に流し得るサージ逆電流を、横軸にクランピング電圧と特性図である。
【００２３】
ここで、ＦＥＴ１３ａのみで保護回路部１３を構成した場合を想定する。この場合、ＦＥＴ１３ａは地絡により瞬時に破壊する。これを防止するため、例えば、特許文献２で紹介されているように、ＦＥＴ１３ａのソース端子とＧＮＤ１６間に抵抗を挿入すればよいが、電流を十分に流すことが出来ず、サージ電圧を制限できない虞がある。このため、本実施形態に係る過電圧保護回路１０では、抵抗の代わりに、逆電流に追従して可変抵抗的な動作を行うツェナーダイオード１３ｂが挿入される。
【００２４】
具体的に、ツェナーダイオード１３ｂのカソード側の最大電圧は３５Ｖ付近（図３）になっている。これを図４に示す特性図に適用すれば、符号ｃで示すように、ＦＥＴ１３ａドレインに流れる電流は５０Ａ程度に制限されていることがわかる。更に、過大なサージにより電流が流れようとすれば、クランピング電圧は更に上昇し、ＦＥＴ１３ａのソース−ドレイン間電圧が減少することからドレイン電流が制限され、過電流によるＦＥＴ１３ａの破壊を防止することができる。
【００２５】
このように、ツェナーダイオード１３ｂの逆方向に大電流が流れるとツェナー電圧が上昇し、ＦＥＴ１３ａのソース−ドレイン間電圧が減少することにより、ドレイン電流が制限されＦＥＴ１３ａは破壊を免れることができる。また、ツェナーダイオード１３ｂは、ある程度までの電流が供給されてもツェナー電圧は上昇せず、したがって抵抗のように電流を制限することは殆どない。このため、急峻なサージを効果的に制限可能である。換言すれば、ツェナーダイオード１３ｂは、電流に追従した可変抵抗的に働くと言える。
【００２６】
（実施形態の効果）
以上説明のように本実施形態に係る過電圧保護回路１０によれば、制御回路部１２は、電圧検知回路部１１で、Ｖｃｃ１５とＧＮＤ１６間に印加される電源電圧が所定の電位を超えて上昇したことを検知した場合に、ＦＥＴ１３ａを導通させ、Ｖｃｃ１５と、保護回路部１３（ＦＥＴ１３ａ、ツェナーダイオード１３ｂ）と、ＧＮＤ１６との間で形成される短絡経路により、過電圧を制限する。このとき、ツェナーダイオード１３ｂは、電源電圧を一定の電圧にクランプするため、内部回路１７の継続的動作を可能にすることができる。
【００２７】
また、ツェナーダイオード１３ｂは、ＦＥＴ１３ａが導通して印加されたサージ電圧により所定値を超えた逆電流が流れるとクランピング電圧が上昇し、結果、ＦＥＴ１３ａのソース−ドレイン間電圧が減少することから、ドレイン電流が制限されＦＥＴ１３ａは破壊を免れる。また、ツェナーダイオード１３ｂは、ある程度の逆電流まではクランピング電圧は上昇しないため、抵抗のように電流を制限することは殆ど無く、したがって急峻なサージを効果的に制限することができる。
【００２８】
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
【符号の説明】
【００２９】
１０ 過電圧保護回路
１１ 電圧検知回路部
１２ 制御回路部
１３ 保護回路部
１３ａ スイッチング素子（ＦＥＴ）
１３ｂ ツェナーダイオード（ツェナーダイオード）
１５ 電源ライン
１６ グランド（ＧＮＤ）
１７ 内部回路
【技術分野】
【０００１】
本発明は、電源ラインとグランド間に接続される内部回路を過電圧から保護する過電圧保護回路に関する。
【背景技術】
【０００２】
従来、回路に電源を供給する場合、電源電圧の変動等により生ずる過大な電圧や、誘導される過大なサージ電圧から内部回路を保護するために、過電圧保護回路が設けられることが知られている。特に、車載用電装部品は、過酷な環境で使用されることが多く、瞬時的な高電圧にも晒されることがあるため、サージ電圧（surge voltage）に対する保護対策が欠かせない。
【０００３】
このため、例えば、特許文献１に、簡易な構成で過電圧時に負荷の破壊を確実に防止するために、過電圧を検出すると、電源とグランド間をＦＥＴ（Field Effect Transistor）で短絡し、過電流でヒューズを切断して電源の供給を遮断する技術が開示されている。また、特許文献２には、暗電流の増加やコストアップを招くこと無く、入力ポートから電源端子に印加されるサージ電圧を取り除くために、電源端子とグランド間に、直列に接続された負荷抵抗とトランジスタとを挿入し、過電圧を検出すると、トランジスタをＯＮして過電流を抵抗で制限して電圧を制限する技術が紹介されている。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１７７８６５号公報
【特許文献２】特開２００７−３１２４６０号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところで、従来、過電圧保護回路として、電源ラインとグランド間にツェナーダイオードを挿入する方法が一般的である。しかしながら、周知のようにツェナーダイオードは、動作開始電圧にばらつきがあり、また、温度依存性もあるため、正確な電圧で過電圧を抑制することができない。したがって、内部回路等の使用部品に対し、電圧に対する耐性のマージンを持たせなければならず、結果的に高い機器コストを要する。
【０００６】
一方、特許文献１に開示された技術によれば、過電圧印加時にＦＥＴが地絡するため、供給電圧を維持することができず、機器を継続動作させることができなくなる。また、特許文献２に開示された技術によれば、短絡回路に抵抗が直列に接続される構成であるため、地絡により大電流が流れた場合に電圧の制限が不十分になる虞がある。
【０００７】
本発明は上記した課題を解決するためになされたものであり、過電圧を正確な電圧で効果的に制限し、内部回路の継続的動作が可能な過電圧保護回路を提供することを目的とする。
【課題を解決するための手段】
【０００８】
上記した課題を解決するために本発明の過電圧保護回路は、電源ラインとグランドとの間にスイッチング素子とツェナーダイオードとを順に直列接続した保護回路部と、前記電源ラインと前記グランド間の電圧を監視する電圧検知回路部と、前記電圧検知回路部にて前記電圧が所定の電位を越えて上昇したことを検知した場合に、前記スイッチング素子を導通させ、前記電源ラインと、前保護回路部と、前記グランドとの間で形成される短絡経路により前記電圧を制限する制御回路部と、を有することを特徴とする。
【０００９】
本発明によれば、制御回路部は、電圧検知回路部が、電源ラインとグランド間の電圧が所定の電位を超えて上昇したことを検知した場合に、スイッチング素子を導通させて、電源ラインと、保護回路部と、グランドとの間で形成される短絡経路により過電圧を制限する。このとき、ツェナーダイオードは、過電圧を正確な電圧で効果的に制限し、内部回路の継続的動作を可能にすることができる。
【００１０】
本発明において、前記ツェナーダイオードは、前記スイッチング素子が導通して所定値を超えた逆電流が流れるとクランピング電圧が上昇する特性を有することを特徴とする。本発明によれば、ツェナーダイオードは、スイッチング素子が導通して所定値を超えた逆電流が流れるとクランピング電圧が上昇し、結果、スイッチング素子のソース−ドレイン間電圧が減少することから、ドレイン電流は制限され、その結果、スイッチング素子は破壊を免れる。また、ツェナーダイオードは、ある程度の逆電流まではクランピング電圧は上昇しないため、抵抗のように電流を制限することは殆ど無く、したがって急峻なサージを効果的に制限することができる。
【発明の効果】
【００１１】
本発明によれば、過電圧を正確な電圧で効果的に制限し、内部回路の継続的動作が可能な過電圧保護回路を提供することができる。
【図面の簡単な説明】
【００１２】
【図１】本発明の実施の形態に係る過電圧保護回路の構成を示すブロック図である。
【図２】試験的に発生させたサージ波形の一例を示す図である。
【図３】本発明の実施の形態に係る過電圧保護回路で使用されるツェナーダイオードによるサージクランピング特性とカソード側電圧波形を示す図である。
【図４】本発明の実施の形態に係る過電圧保護回路で使用されるツェナーダイオードの逆電流−クランピング電圧特性の一例を示す図である。
【発明を実施するための形態】
【００１３】
以下、添付図面を参照して、本発明を実施するための形態（以下、実施形態）について詳細に説明する。なお、実施形態の説明の全体を通して同じ構成要素には同じ番号を付している。
【００１４】
（実施形態の構成）
図１は、本実施形態に係る過電圧保護回路の内部構成を示すブロック図である。図１に示されるように、本実施形態に係る過電圧保護回路１０は、電源供給元のＶｃｃに近い側から順に電源ラインとグランド（以下、ＧＮＤ１６という）との間に電圧検知回路部１１と、制御回路部１２と、スイッチング素子であるＦＥＴ１３ａ（Ｔｒ１）とツェナーダイオード１３ｂ（Ｄ１）とが直列に接続された保護回路部１３とが並列に接続されている。なお、この過電圧保護回路１０とは別に、電源ライン１５とグラント間に内部回路１７が接続されている。
【００１５】
電圧検知回路部１１は、電源ライン１５とＧＮＤ１６間に印加される電源電圧を常時監視しており、電源電圧が所定値を超えたときに制御回路部１２を起動する。制御回路部１２は、ＦＥＴ１３ａを導通（ＯＮ）させ、ツェナーダイオード１３ｂに電源電圧が印加され、電源電圧は一定電圧にクランプされる。なお、電圧検知回路部１１は、内蔵する抵抗と、抵抗により分圧される電圧と基準電圧（リファレンス）とを比較する比較器とからなる不図示の回路から構成される。
【００１６】
本実施形態に係る過電圧保護回路１０は、ツェナーダイオードに流れる電流が大きくなるとツェナー電圧が上昇するツェナーダイオード１３ｂの特性を利用したものである。すなわち、ツェナーダイオード１３ｂは、ＦＥＴ１３ａがＯＮされ、所定値（ツェナー電流）を超えた逆電流が流れると、クランピング電圧が上昇する特性を有する。また、ツェナーダイオード１３ｂは、ある程度までの電流についてはツェナー電圧が上昇せず、したがって、特許文献２に示される抵抗のように電流を制限することは殆どない。すなわち、ツェナーダイオード１３ｂは、逆電流に追従した可変抵抗的な動作を行うため、急峻なサージを効果的に制限する。
【００１７】
なお、内部回路１７は、例えば、車載用電装部品である。
【００１８】
（実施形態の動作）
以下、図２〜図４を参照しながら、図１に示本実施形態に係る過電圧保護回路１０の動作について詳細に説明する。
【００１９】
図２は、試験的に発生させたサージ波形を示す図である。ここで発生されたサージ波形は、電源ライン１５に印加される。電圧検知回路部１１でこの過電圧が検知されると、制御回路部１２により保護回路部１３のＦＥＴ１３ａがＯＮ制御される。その結果、例えば、図３に示すように過電圧を制限することができる。
【００２０】
具体的に、図３は、図２に示すピーク電圧が約１２０Ｖのサージ波形を電源ライン１５に入力したときの電源ライン１５の電圧波形と、符号ｂで示すツェナーダイオード１３ｂのカソード側電圧波形を示すグラフである。
【００２１】
図３に符号ａで示すサージクランピング波形は図２で示したサージ波形を電源ラインに印加したときの電源ラインの電圧である。このとき電源電圧Ｖｃｃは４０Ｖ以下に維持されており、内部回路１７は継続動作可能である。ここで使用されているツェナーダイオード１３ｂのクランピング電圧は３０Ｖであるが、本グラフに示されるツェナーダイオードのカソード側で測定された波形によれば３５Ｖ付近までクランピング電圧が上昇している。このことにより、ＦＥＴ１３ａのソース−ドレイン間電圧が減少し、ドレイン電流が制限されることでＦＥＴ１３ａは過電流から保護される。
【００２２】
図４に、ツェナーダイオード１３ｂのサージ逆電流−クランピング電圧特性の一例が示されている。本グラフはツェナーダイオードの一般的な特性を示している。図４は、縦軸に、逆方向に流し得るサージ逆電流を、横軸にクランピング電圧と特性図である。
【００２３】
ここで、ＦＥＴ１３ａのみで保護回路部１３を構成した場合を想定する。この場合、ＦＥＴ１３ａは地絡により瞬時に破壊する。これを防止するため、例えば、特許文献２で紹介されているように、ＦＥＴ１３ａのソース端子とＧＮＤ１６間に抵抗を挿入すればよいが、電流を十分に流すことが出来ず、サージ電圧を制限できない虞がある。このため、本実施形態に係る過電圧保護回路１０では、抵抗の代わりに、逆電流に追従して可変抵抗的な動作を行うツェナーダイオード１３ｂが挿入される。
【００２４】
具体的に、ツェナーダイオード１３ｂのカソード側の最大電圧は３５Ｖ付近（図３）になっている。これを図４に示す特性図に適用すれば、符号ｃで示すように、ＦＥＴ１３ａドレインに流れる電流は５０Ａ程度に制限されていることがわかる。更に、過大なサージにより電流が流れようとすれば、クランピング電圧は更に上昇し、ＦＥＴ１３ａのソース−ドレイン間電圧が減少することからドレイン電流が制限され、過電流によるＦＥＴ１３ａの破壊を防止することができる。
【００２５】
このように、ツェナーダイオード１３ｂの逆方向に大電流が流れるとツェナー電圧が上昇し、ＦＥＴ１３ａのソース−ドレイン間電圧が減少することにより、ドレイン電流が制限されＦＥＴ１３ａは破壊を免れることができる。また、ツェナーダイオード１３ｂは、ある程度までの電流が供給されてもツェナー電圧は上昇せず、したがって抵抗のように電流を制限することは殆どない。このため、急峻なサージを効果的に制限可能である。換言すれば、ツェナーダイオード１３ｂは、電流に追従した可変抵抗的に働くと言える。
【００２６】
（実施形態の効果）
以上説明のように本実施形態に係る過電圧保護回路１０によれば、制御回路部１２は、電圧検知回路部１１で、Ｖｃｃ１５とＧＮＤ１６間に印加される電源電圧が所定の電位を超えて上昇したことを検知した場合に、ＦＥＴ１３ａを導通させ、Ｖｃｃ１５と、保護回路部１３（ＦＥＴ１３ａ、ツェナーダイオード１３ｂ）と、ＧＮＤ１６との間で形成される短絡経路により、過電圧を制限する。このとき、ツェナーダイオード１３ｂは、電源電圧を一定の電圧にクランプするため、内部回路１７の継続的動作を可能にすることができる。
【００２７】
また、ツェナーダイオード１３ｂは、ＦＥＴ１３ａが導通して印加されたサージ電圧により所定値を超えた逆電流が流れるとクランピング電圧が上昇し、結果、ＦＥＴ１３ａのソース−ドレイン間電圧が減少することから、ドレイン電流が制限されＦＥＴ１３ａは破壊を免れる。また、ツェナーダイオード１３ｂは、ある程度の逆電流まではクランピング電圧は上昇しないため、抵抗のように電流を制限することは殆ど無く、したがって急峻なサージを効果的に制限することができる。
【００２８】
以上、本発明の好ましい実施形態について説明したが、本発明は上述した実施形態に限定されるものではなく、特許請求の範囲に記載された本発明の要旨の範囲内において、種々の変形、変更が可能である。
【符号の説明】
【００２９】
１０ 過電圧保護回路
１１ 電圧検知回路部
１２ 制御回路部
１３ 保護回路部
１３ａ スイッチング素子（ＦＥＴ）
１３ｂ ツェナーダイオード（ツェナーダイオード）
１５ 電源ライン
１６ グランド（ＧＮＤ）
１７ 内部回路
【特許請求の範囲】
【請求項１】
電源ラインとグランドとの間にスイッチング素子とツェナーダイオードとを順に直列接続した保護回路部と、
前記電源ラインと前記グランド間の電圧を監視する電圧検知回路部と、
前記電圧検知回路部にて所定の電圧を検出した場合、前記スイッチング素子を導通させる制御回路部と、
を備えたことを特徴とする過電圧保護回路。
【請求項２】
前記ツェナーダイオードは、
所定以上の逆電流が流れると、クランピング電圧が上昇する特性を有することを特徴とする請求項１記載の過電圧保護回路。
【請求項１】
電源ラインとグランドとの間にスイッチング素子とツェナーダイオードとを順に直列接続した保護回路部と、
前記電源ラインと前記グランド間の電圧を監視する電圧検知回路部と、
前記電圧検知回路部にて所定の電圧を検出した場合、前記スイッチング素子を導通させる制御回路部と、
を備えたことを特徴とする過電圧保護回路。
【請求項２】
前記ツェナーダイオードは、
所定以上の逆電流が流れると、クランピング電圧が上昇する特性を有することを特徴とする請求項１記載の過電圧保護回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２０１３−３１２７３（Ｐ２０１３−３１２７３Ａ）
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願番号】特願２０１１−１６４８９４（Ｐ２０１１−１６４８９４）
【出願日】平成２３年７月２８日（２０１１．７．２８）
【出願人】（０００００６６１１）株式会社富士通ゼネラル (1,266)
【Ｆターム（参考）】
【公開日】平成２５年２月７日（２０１３．２．７）
【国際特許分類】
【出願日】平成２３年７月２８日（２０１１．７．２８）
【出願人】（０００００６６１１）株式会社富士通ゼネラル (1,266)
【Ｆターム（参考）】
[ Back to top ]