配線基板及びその製造方法
【課題】ピンとの接合に適した突起電極を備えることにより、信頼性を向上させることが可能な配線基板を提供すること。
【解決手段】本発明の配線基板１０１は、基板裏面１０３上の電極形成領域１０内に複数の突起電極１１が配置され、複数の突起電極１１上に母基板搭載用の複数のピン２１がはんだ部３１を介して接合された構造を有する。複数のピン２１は、軸部２２と、軸部２２よりも外径が大きい頭部２３とを有する。複数の突起電極１１は、凹み部１３を表面１２に有する。なお、頭部２３は、少なくとも一部が凹み部１３に入り込んだ状態で、はんだ部３１を介して突起電極１１上に接合される。
【解決手段】本発明の配線基板１０１は、基板裏面１０３上の電極形成領域１０内に複数の突起電極１１が配置され、複数の突起電極１１上に母基板搭載用の複数のピン２１がはんだ部３１を介して接合された構造を有する。複数のピン２１は、軸部２２と、軸部２２よりも外径が大きい頭部２３とを有する。複数の突起電極１１は、凹み部１３を表面１２に有する。なお、頭部２３は、少なくとも一部が凹み部１３に入り込んだ状態で、はんだ部３１を介して突起電極１１上に接合される。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、基板裏面上の電極形成領域内に複数の突起電極が配置され、複数の突起電極上に母基板搭載用の複数のピンがはんだ部を介して接合された配線基板及びその製造方法に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード（母基板）側の端子群に対してフリップチップの形態で接続される。但し、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常は、ＩＣチップを搭載してなる配線基板（いわゆる半導体パッケージ）を作製し、その配線基板をマザーボード上に搭載するという手法が採用される。
【０００３】
ここで、配線基板とマザーボードとの電気的な接続を図るための構造としては、配線基板の基板裏面上に配置された複数のパッド（突起電極）上にはんだバンプを形成した、いわゆるボールグリッドアレイ（ＢＧＡ）が提案されている。また、配線基板とマザーボードとの電気的な接続を図るための他の構造として、複数のパッド上にはんだ部を介してピンを接合した、いわゆるピングリッドアレイ（ＰＧＡ）も提案されている（例えば特許文献１，２参照）。なお、特許文献１には、平板状をなすパッド（ピン接合部１１１）にピンを接合する技術が開示されている。また、特許文献２には、表面が突出した形状を有するパッドにピンを接合する技術が開示されている。ここで、上記の配線基板におけるピンの接合方法について簡単に説明する。まず、基板裏面上に複数のパッドが形成された配線基板を準備する。また、複数のピンを専用の位置決め治具のピン挿入孔にセットした後、配線基板の下方に配置する。そして、各ピンの頭部を各パッドにはんだ付けすることにより、各ピンが配線基板に接合される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３３７８５５０号公報（図２等）
【特許文献２】特開２０１１−１０１０４５号公報（図９等）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、特許文献１，２に記載のパッドは、平板状であったり、表面が突出した形状であったりするため、ピンをはんだ付けする際に位置ずれするおそれがある。その結果、パッドとピンとの間に接続不良が発生する可能性がある。ゆえに、製造される配線基板が不良品となるため、配線基板の信頼性が低下するおそれがある。
【０００６】
本発明は上記の課題に鑑みてなされたものであり、その第１の目的は、ピンとの接続に適した突起電極を備えることにより、信頼性を向上させることが可能な配線基板を提供することにある。また、第２の目的は、上記の優れた配線基板を得るのに好適な製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するための手段（手段１）としては、基板裏面上の電極形成領域内に複数の突起電極が配置され、前記複数の突起電極上に母基板搭載用の複数のピンがはんだ部を介して接合された配線基板であって、前記複数のピンは、軸部と、前記軸部よりも外径が大きい頭部とを有し、前記複数の突起電極は、凹み部を表面に有し、前記頭部の少なくとも一部が前記凹み部に入り込んだ状態で、前記頭部が前記はんだ部を介して前記突起電極上に接合されていることを特徴とする配線基板がある。
【０００８】
従って、手段１の配線基板によると、ピンの頭部の少なくとも一部が凹み部内に入り込んだ状態で、頭部がはんだ部を介して突起電極上に接合されている。その結果、頭部が凹み部の内面に接触するなどしてピンの位置ずれが防止されるため、突起電極とピンとの接続不良を防止することができる。しかも、凹み部を有することにより、突起電極の表面の面積が増加する。その結果、突起電極とはんだ部との接触面積が大きくなるため、突起電極とはんだ部との接合強度、ひいては、突起電極とピンとの接合強度を向上させることができる。即ち、ピンとの接続に適した突起電極を備えることにより、配線基板の信頼性を向上させることが可能となる。
【０００９】
上記配線基板を形成する材料は特に限定されず任意であるが、例えば、樹脂基板などが好適である。好適な樹脂基板としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等からなる基板が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）との複合材料からなる基板を使用してもよい。その具体例としては、ガラス−ＢＴ複合基板、高Ｔｇガラス−エポキシ複合基板（ＦＲ−４、ＦＲ−５等）等の高耐熱性積層板などがある。また、これらの樹脂とポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。他の材料として、例えば各種のセラミックなどを選択することもできる。なお、かかる配線基板の構造としては特に限定されないが、例えばコア基板の片面または両面にビルドアップ層を有するビルドアップ多層配線基板や、コア基板を有さないコアレス配線基板などを挙げることができる。
【００１０】
上記基板裏面上の電極形成領域の位置及び数は特に限定されず任意であるが、例えばいわゆる多数個取り基板の場合には配線基板の取り数に相当する数だけ電極形成領域が存在している。電極形成領域は基板裏面のみに存在していてもよいが、基板主面及び基板裏面の両方に存在していてもよい。
【００１１】
また、複数の突起電極は、導電性の金属材料などによって形成することが可能である。突起電極を構成する金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられる。特に、突起電極は、導電性が高く安価な銅からなることが好ましい。また、突起電極は、めっきによって形成されることがよい。このようにすれば、突起電極を高精度かつ均一に形成することができる。仮に、突起電極を金属ペーストのリフローによって形成すると、突起電極を高精度かつ均一に形成することが困難になるため、個々の突起電極の高さにバラツキが生じてしまうおそれがある。
【００１２】
また、複数の突起電極は、凹み部を表面に有している。凹み部の深さは特に限定されず任意であるが、例えば突起電極の高さの１０％以上７０％以下であることがよい。仮に、凹み部の深さが突起電極の高さの１０％未満である場合、上記したピンの頭部の少なくとも一部が凹み部内に入り込んだとしても、ピンの位置ずれを防止することが困難になるため、突起電極とピンとの接続不良を防止できない可能性がある。一方、凹み部の深さが突起電極の高さの７０％よりも大きい場合、上記したピンを突起電極に接合する際に、はんだ部にボイドが発生して接続信頼性を低下させるおそれがある。
【００１３】
なお、突起電極は、最外周よりも突起電極の中心軸寄りの位置に最突出部を有し、突起電極の表面は、最外周から最突出部に向かって徐々に高くなり、最突出部から最深部に向かって徐々に低くなる形状をなしていることが好ましい。即ち、突起電極の表面全体が曲面状をなし、凹み部の内面全体が曲面状をなしているため、ピンの頭部が凹み部に入り込む際に、頭部は凹み部の最深部に導かれるようになる。よって、ピンの位置決めが容易になる。しかも、凹み部の最深部は、突起電極の中心軸上に位置するとともに、ピンの中心軸上に位置していることが好ましい。このようにすれば、ピンの頭部の少なくとも一部を凹み部内に挿入するだけで、突起電極の中心軸とピンの中心軸とを容易に一致させることができる。その結果、ピンが正確に位置決めされるため、ピンの位置ずれをより確実に防止することができる。
【００１４】
また、複数の突起電極は、外径が頭部の外径よりも大きく設定されていることが好ましい。このようにすれば、突起電極と頭部とをはんだ部を介して接触させやすくなる。その結果、突起電極とピンとをより確実に接合させることができるため、配線基板の信頼性をよりいっそう向上させることができる。
【００１５】
さらに、複数のピンは、軸部と、軸部よりも外径が大きい頭部とを有している。ピンの形状は特に限定されず任意であるが、例えば、ピンは、頭部の上面が凸面であることが好ましい。このようにすれば、頭部の上面を凹み部の内面に沿った形状とすることができるため、はんだ部を介して突起電極上にピンを接合した際に、凹み部の内面と頭部の上面との隙間が小さくなる。その結果、ピンのガタツキが小さくなるため、ピンの位置ずれをより確実に防止することができる。
【００１６】
なお、はんだ部に使用されるはんだ材料としては特に限定されないが、９０Ｐｂ−１０Ｓｎ、９５Ｐｂ−５Ｓｎ、４０Ｐｂ−６０ＳｎなどのＰｂ−Ｓｎ系はんだ、Ｓｎ−Ｓｂ系はんだ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ａｕ−Ｇｅ系はんだ、Ａｕ−Ｓｎ系はんだ、Ａｕ−Ｓｉ系はんだなどが挙げられる。特に、はんだ部は鉛フリーはんだからなることが好ましい。このようにすれば、はんだ部に鉛が含まれないため、配線基板の環境への負荷を低くすることができる。ここで、鉛フリーはんだとしては、Ｓｎ−Ｓｂ系はんだ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ａｕ−Ｇｅ系はんだ、Ａｕ−Ｓｎ系はんだ、Ａｕ−Ｓｉ系はんだなどが挙げられる。
【００１７】
なお、ピンの頭部の上面と凹み部の内面とは互いに離間していることが好ましい。このようにすれば、頭部の上面と凹み部の内面との間に対してはんだ部を確実に充填することができる。その結果、頭部とはんだ部との接触面積や、突起電極（凹み部）とはんだ部との接触面積が大きくなるため、突起電極とピンとの接合強度を向上させることができる。また、はんだ部の最大径は、突起電極の外径よりも大きく設定されることが好ましい。このようにした場合、はんだ部が突起電極の表面全体に接触するようになるため、突起電極とはんだ部との接合強度が向上する。
【００１８】
上記課題を解決するための別の手段（手段２）としては、上記手段１のいずれか１項に記載の配線基板を製造する方法であって、複数の層間絶縁層を積層してなる積層部を準備する積層部準備工程と、前記基板裏面を有する最下層の前記層間絶縁層上に前記突起電極を形成する突起電極形成工程と、前記頭部を前記突起電極側に向け、かつ、前記軸部を支持した状態で、前記複数のピンを前記配線基板よりも下方に配置した後、前記頭部を前記突起電極にはんだ付けするはんだ付け工程とを含むことを特徴とする配線基板の製造方法がある。
【００１９】
従って、手段２の配線基板の製造方法によれば、はんだ付け工程を行ってピンを突起電極に接合する際に、頭部の少なくとも一部が凹み部内に嵌り込むようになる。その結果、頭部が凹み部の内面に接触するなどしてピンの位置ずれが防止されるため、突起電極とピンとの接続不良を防止することができる。しかも、凹み部を有することにより、突起電極の表面の面積が増加する。その結果、突起電極とはんだ部との接触面積が大きくなるため、突起電極とはんだ部との接合強度、ひいては、突起電極とピンとの接合強度を向上させることができる。即ち、ピンとの接続に適した突起電極を備える配線基板を製造できるため、配線基板の信頼性を向上させることが可能となる。
【００２０】
以下、手段２にかかる配線基板の製造方法について説明する。
【００２１】
積層部準備工程では、複数の層間絶縁層を積層してなる積層部を準備する。層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。層間絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。なお、層間絶縁層には、層間接続のためのビア導体を形成するために、あらかじめビア穴が形成されていてもよい。
【００２２】
次に、突起電極形成工程を行い、基板裏面を有する最下層の層間絶縁層上に突起電極を形成する。さらに、はんだ付け工程を行い、頭部を突起電極側に向け、かつ、軸部を支持した状態で、複数のピンを配線基板よりも下方に配置した後、頭部を突起電極にはんだ付けする。以上のプロセスを経て、配線基板が製造される。
【図面の簡単な説明】
【００２３】
【図１】本実施形態におけるコアレス配線基板の構成を示す概略断面図。
【図２】コアレス配線基板の要部断面図。
【図３】コアレス配線基板の製造方法を示す説明図。
【図４】コアレス配線基板の製造方法を示す説明図。
【図５】コアレス配線基板の製造方法を示す説明図。
【図６】コアレス配線基板の製造方法を示す説明図。
【図７】コアレス配線基板の製造方法を示す説明図。
【図８】コアレス配線基板の製造方法を示す説明図。
【図９】コアレス配線基板の製造方法を示す説明図。
【図１０】コアレス配線基板の製造方法を示す説明図。
【図１１】コアレス配線基板の製造方法を示す説明図。
【図１２】コアレス配線基板の製造方法を示す説明図。
【図１３】コアレス配線基板の製造方法を示す説明図。
【図１４】他の実施形態におけるビルドアップ多層配線基板の製造方法を示す説明図。
【発明を実施するための形態】
【００２４】
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。
【００２５】
図１は、本実施形態のコアレス配線基板１０１（配線基板）を示す概略断面図である。コアレス配線基板１０１は、コア基板を有さず、エポキシ樹脂からなる４層の樹脂絶縁層４１，４２，４３，４４と銅からなる導体層５１とを交互に積層した構造を有する配線基板である。樹脂絶縁層４１〜４４は、同一の厚さ及び材料からなる層間絶縁層である。
【００２６】
さらに、各樹脂絶縁層４１〜４４には、それぞれビア穴１４６及びビア導体１４７が設けられている。各ビア穴１４６は、逆円錐台形状をなし、各樹脂絶縁層４１〜４４に対してＹＡＧレーザーまたは炭酸ガスレーザーを用いた穴あけ加工を施すことにより形成される。各ビア導体１４７は、同一方向（図１では上方向）に拡径した導体であって、各導体層５１を相互に電気的に接続している。なお、各ビア導体１４７の上端における外径は５０μｍ以上１２０μｍ以下（本実施形態では１００μｍ）に設定され、各ビア導体１４７の下端における外径は３０μｍ以上１００μｍ以下（本実施形態では６０μｍ）に設定されている。
【００２７】
図１に示されるように、コアレス配線基板１０１の基板主面１０２上（第４層の樹脂絶縁層４４の表面上）には、ビア導体１４７を介して導体層５１に電気的に接続される端子パッド５２がアレイ状に形成されている。また、各端子パッド５２は、はんだバンプ１３０を介して、矩形平板状をなすＩＣチップ１３１の底面に配置された接続端子１３２に接続されるようになっている。即ち、はんだバンプ１３０は、ＩＣチップ１３１の接続端子１３２とのフリップチップ接続に用いられる、いわゆるＣ４用のバンプである。なお、各端子パッド５２からなる領域は、ＩＣチップ１３１を搭載可能なＩＣチップ搭載領域１３３である。ＩＣチップ搭載領域１３３は、コアレス配線基板１０１の基板主面１０２に設定されている。
【００２８】
そして、基板主面１０２とＩＣチップ１３１との隙間には、アンダーフィル１３４が充填されている。その結果、コアレス配線基板１０１とＩＣチップ１３１とが、隙間が封止された状態で互いに固定される。なお、本実施形態のアンダーフィル１３４は、熱膨張係数が２０〜６０ｐｐｍ／℃程度（具体的には３４ｐｐｍ／℃）のエポキシ樹脂からなる。
【００２９】
一方、図１に示されるように、コアレス配線基板１０１の基板裏面１０３上（第１層の樹脂絶縁層４１の下面上）には、平面視矩形状の電極形成領域１０が設定されている。そして、電極形成領域１０内には、複数の突起電極１１が基板裏面１０３の面方向に沿ってアレイ状に配置されている。なお本実施形態では、電極形成領域１０内に存在する電極の全てが突起電極１１となっている。
【００３０】
また、各突起電極１１は、基板裏面１０３を有する最下層の樹脂絶縁層４１に設けられたビア導体１４７を介して導体層５１に電気的に接続されている。図２に示されるように、各突起電極１１は、平面視円形状をなし、ビア導体１４７の上端における外径（１００μｍ）、及び、ビア導体１４７の下端における外径（６０μｍ）よりも大きい外径Ｂ１（本実施形態では１．０５ｍｍ）を有している。さらに、突起電極１１は、高さ方向に切断した断面を平面方向から見たときの外形線が曲線状をなす表面１２を有している。
【００３１】
また、突起電極１１は、表面１２に凹み部１３を有している。凹み部１３は、すり鉢状をなすとともに、内面全体が曲面状をなしている。そして、凹み部１３の最深部１４は、突起電極１１の中心軸Ｃ１上に位置するとともに、突起電極１１に接するビア導体１４７の中心軸上に位置している。なお、「中心軸Ｃ１」とは、平面視で突起電極１１の中心となる箇所を通る軸線のことをいう。また、最深部１４の基板裏面１０３からの突出量Ｂ２は、本実施形態では３０μｍに設定されている。さらに、凹み部１３の内面の曲率半径は、本実施形態では０．５ｍｍに設定されている。
【００３２】
図２に示されるように、突起電極１１は、基板裏面１０３からの突出量が最大となる最突出部１５を有している。最突出部１５は、突起電極１１の最外周１６よりも中心軸Ｃ１寄りに位置している。また、最突出部１５の基板裏面１０３からの突出量Ｂ３は、本実施形態では５０μｍに設定されている。即ち、上記した凹み部１３は、突起電極１１の外側部に位置する最突出部１５の突出量Ｂ３よりも中心部に位置する最深部１４の突出量Ｂ２を小さくすることによって形成されている。また、凹み部１３の深さは、突起電極１１（最突出部１５）の高さの４０％であり、本実施形態では２０μｍに設定されている。そして、突起電極１１の表面１２は、最外周１６から最突出部１５に向かって徐々に高くなり、最突出部１５から最深部１４に向かって徐々に低くなる形状をなしている。
【００３３】
なお、各突起電極１１は、銅層、ニッケル層、パラジウム層及び金層によって構成されている。銅層は、銅箔７３（図７参照）に対してエッチングによるパターンニングを行うことにより、形成された金属層である。ニッケル層は、銅層の表面を無電解ニッケルめっきで被覆することによって形成されためっき層である。パラジウム層は、ニッケル層の表面を無電解パラジウムめっきで被覆することによって形成されためっき層である。金層は、パラジウム層の表面を無電解金めっきで被覆することによって形成されためっき層である。
【００３４】
図１に示されるように、各突起電極１１上には、図示しないマザーボード（母基板）側の端子との電気的な接続に用いられる複数のピン２１がはんだ部３１を介して接合されている。即ち、本実施形態のコアレス配線基板１０１は、ピングリッドアレイ（ＰＧＡ）タイプの半導体パッケージである。なお、各ピン２１は、基板主面１０２側のはんだバンプ１３０よりも高融点のはんだではんだ付けされている。
【００３５】
図２に示されるように、各ピン２１は、コバールや４２アロイ等の鉄ニッケル系合金または銅合金からなり、表面がニッケルめっき及び金めっきによって被覆されている。また、各ピン２１は、断面円形状をなす軸部２２と、同じく断面円形状をなす頭部２３とを有している。本実施形態において、軸部２２の外径Ａ１は０．３ｍｍに設定され、軸部２２の長さは２．０ｍｍに設定されている。一方、頭部２３の外径Ａ２は、軸部２２の外径Ａ１よりも大きく、本実施形態では０．７ｍｍに設定されている。即ち、上記した突起電極１１の外径Ｂ１（１．０５ｍｍ）は、頭部２３の外径Ａ２よりも大きく、具体的には、頭部２３の外径Ａ２の１．５倍に設定されている。さらに、頭部２３の上面２４は凸面となっている。頭部２３の上面２４の曲率半径は約０．４ｍｍに設定されている。即ち、上記した凹み部１３の内面の曲率半径（０．５ｍｍ）は、頭部２３の上面２４の曲率半径よりも大きくなっている。また、凹み部１３は、頭部２３の上面２４に沿った形状をなしている。そして、頭部２３は、軸部２２と頭部２３との接続部分からの突出量が最大となる最突出部２５を有している。なお、軸部２２と頭部２３との接続部分からの最突出部２５の突出量は、本実施形態では０．１ｍｍに設定されている。また、最突出部２５は、ピン２１の中心軸Ｃ２上に位置している。そして、中心軸Ｃ２は、上記した突起電極１１の中心軸Ｃ１と一致している。よって、中心軸Ｃ１に位置する凹み部１３の最深部１４は、ピン２１の中心軸Ｃ２上に位置することになる。なお、「中心軸Ｃ２」とは、平面視でピン２１の中心となる箇所を通る軸線のことをいう。
【００３６】
図２に示されるように、頭部２３は、一部が凹み部１３に入り込んだ状態で、はんだ部３１を介して突起電極１１上に接合されている。そして、頭部２３の上面２４は、凹み部１３の内面から離間した状態で、凹み部１３の内面と向かい合うように配置されている。なお、凹み部１３の内面と頭部２３の上面２４との隙間の大きさ（即ち、突起電極１１の最深部１４と頭部２３の最突出部２５との距離）は、本実施形態において０．０５ｍｍに設定されている。よって、凹み部１３の内面と頭部２３の上面２４との隙間の大きさは、最深部１４の基板裏面１０３からの突出量Ｂ２（３０μｍ）、最突出部１５の基板裏面１０３からの突出量Ｂ３（５０μｍ）、及び、軸部２２と頭部２３との接続部分からの最突出部２５の突出量（０．１ｍｍ）よりも小さくなっている。また、はんだ部３１は、突起電極１１の表面１２全体を覆うとともに、頭部２３の上面２４全体及び側面２６全体を覆っている。さらに、はんだ部３１を構成するはんだフィレット３２は、基板裏面１０３に接触している。従って、はんだフィレット３２（はんだ部３１）の最大径Ｄ１は、突起電極１１の外径Ｂ１（１．０５ｍｍ）よりも大きく、本実施形態では１．０７ｍｍに設定されている。
【００３７】
次に、コアレス配線基板１０１の製造方法について説明する。
【００３８】
積層部準備工程では、コアレス配線基板１０１の中間製品となるべき積層部８０を作製し、あらかじめ準備しておく。なお、コアレス配線基板１０１の中間製品は、コアレス配線基板１０１となるべき製品部を平面方向に沿って複数配列した構造を有している。コアレス配線基板１０１の中間製品は以下のように作製される。まず、ガラスエポキシ基板などの十分な強度を有する支持基板７０を準備する（図３参照）。次に、支持基板７０上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を半硬化の状態で貼り付けて下地樹脂絶縁層７１を形成することにより、支持基板７０及び下地樹脂絶縁層７１からなる基材６９を得る（図３参照）。そして、基材６９の片面（具体的には下地樹脂絶縁層７１の上面）に、積層金属シート体７２を配置する（図３参照）。ここでは、半硬化の状態の下地樹脂絶縁層７１上に積層金属シート体７２を配置することにより、以降の製造工程で積層金属シート体７２が下地樹脂絶縁層７１から剥れない程度の密着性が確保される。積層金属シート体７２は、２枚の銅箔７３，７４を剥離可能な状態で密着させる。具体的には、金属めっき（例えば、クロムめっき）を介して各銅箔７３，７４を積層することで積層金属シート体７２が形成されている。
【００３９】
その後、積層金属シート体７２上にシート状の絶縁樹脂基材４０を積層し、真空圧着熱プレス機（図示略）を用いて真空下にて加熱加圧することにより、絶縁樹脂基材４０を硬化させて第１層の樹脂絶縁層４１を形成する（図３参照）。そして、図４に示されるように、レーザー加工を施すことによって樹脂絶縁層４１の所定の位置にビア穴１４６を形成し、次いで各ビア穴１４６内のスミアを除去するデスミア処理を行う。その後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことにより、各ビア穴１４６内にビア導体１４７を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことにより、樹脂絶縁層４１上に導体層５１をパターン形成する（図５参照）。
【００４０】
また、第２層〜第４層の樹脂絶縁層４２〜４４及び導体層５１についても、上述した樹脂絶縁層４１及び導体層５１と同様の手法によって形成し、樹脂絶縁層４１上に積層していく。以上の製造工程によって、支持基板７０上に積層金属シート体７２、樹脂絶縁層４１〜４４及び導体層５１を積層してなる積層部８０を形成する（図６参照）。なお図６に示されるように、積層金属シート体７２上に位置する領域が、コアレス配線基板１０１の中間製品となるべき積層部８０となる。
【００４１】
次に、基材６９を除去して銅箔７３を露出させる。具体的に言うと、積層金属シート体７２における２枚の銅箔７３，７４の界面で剥離して、積層部８０を支持基板７０から分離する（図７参照）。
【００４２】
続く突起電極形成工程では、最下層の樹脂絶縁層４１上に突起電極１１を形成する。具体的には、積層部８０（樹脂絶縁層４１）の基板裏面１０３（下面）上にある銅箔７３に対してエッチングによるパターニングを行うことにより、樹脂絶縁層４１における基板裏面１０３上の領域に突起電極１１を形成する（図８参照）。さらに、基板裏面１０３上にエッチングレジスト形成用のドライフィルムをラミネートし、ドライフィルムに対して露光及び現像を行うことにより、複数の開口部を有するエッチングレジストを形成する。このとき、それぞれの開口部内には、突起電極１１の表面の中央部が露出する。そして、この状態でエッチングを行い、開口部内に露出している突起電極１１を部分的に除去する。その後、エッチングレジストを除去する。その結果、中央部に凹部１７を有した形状に突起電極１１が成形される（図９参照）。
【００４３】
その後、無電解ニッケルめっきを行い、突起電極１１となる銅層（銅箔７３の一部）の表面にニッケル層を形成する。さらに、無電解パラジウムめっきを行い、ニッケル層上にパラジウム層を形成する。そして、無電解金めっきを行い、パラジウム層上に金層を形成する。その結果、表面１２に凹み部１３を有した形状の突起電極１１が完成する（図１０参照）。ここで、銅層の厚さ（最大厚さ）は５０μｍ程度に設定され、ニッケル層、パラジウム層及び金層の厚さは、それぞれ０．０１μｍ以上１５μｍ以下に設定されている。なお、本実施形態のニッケル層、パラジウム層及び金層は、無電解めっき法によって形成されているが、電解めっき法、スパッタ法、ＣＶＤ等の他の方法により形成することも可能である。
【００４４】
続くはんだ付け工程では、頭部２３を突起電極１１側に向け、かつ、軸部２２を支持した状態で、複数のピン２１をコアレス配線基板１０１となる積層部８０よりも下方に配置した後、ピン２１の頭部２３を突起電極１１にはんだ付けする。詳述すると、まず、突起電極１１に対してはんだペースト３０を印刷する（図１１参照）。また、各ピン２１の位置決めに用いられる位置決め治具１５１を準備する（図１１参照）。なお、位置決め治具１５１には、上方に向けて開口する複数のピン挿入孔１５２が、ピン２１と等しいピッチで格子状に配列されている。本実施形態のピン挿入孔１５２は、開口部よりも深い部分が等断面形状に形成されている。一方、ピン挿入孔１５２の開口部は、面取りが施されており、開口部より深い部分よりも断面積が大きく形成されている。また、これらのピン挿入孔１５２の開口部は、ピン２１の頭部２３を収容可能な大きさの穴径を有している。なお、位置決め治具１５１は、機械的強度の高い金属材料によって形成されることが好ましく、例えば、タングステン・カーバイド（ＷＣ）とコバルト（Ｃｏ）などからなる超硬合金を用いて形成される。
【００４５】
次に、ピン２１の軸部２２をピン挿入孔１５２に挿入した後、複数のピン２１が挿入された位置決め治具１５１を積層部８０の下方に配置する。そして、各突起電極１１にピン２１の頭部２３を当接させた状態ではんだペースト３０を加熱溶融することにより、複数のピン２１が複数の突起電極１１に対して同時にはんだ付けされる（図１２参照）。なお、この時点で、コアレス配線基板１０１の中間製品が完成する。
【００４６】
続く分離工程では、従来周知の切断装置などを用いてコアレス配線基板１０１の中間製品を分割する。その結果、製品部同士が分割され、個々の製品であるコアレス配線基板１０１が多数個同時に得られる（図１参照）。
【００４７】
その後、ＩＣチップ搭載工程を実施する。具体的に言うと、まず、コアレス配線基板１０１のＩＣチップ搭載領域１３３にＩＣチップ１３１を載置する。このとき、ＩＣチップ１３１の底面側に配置されたはんだバンプ１３０を、コアレス配線基板１０１側に配置された端子パッド５２上に載置するようにする（図１３参照）。そして、２３０℃〜２６０℃程度の温度に加熱して各はんだバンプ１３０をリフローすることにより、端子パッド５２が接続端子１３２に対してフリップチップ接続され、コアレス配線基板１０１にＩＣチップ１３１が搭載される。さらに、コアレス配線基板１０１の基板主面１０２とＩＣチップ１３１との隙間にアンダーフィル１３４を充填して硬化処理を行い、隙間を封止する。
【００４８】
従って、本実施形態によれば以下の効果を得ることができる。
【００４９】
（１）本実施形態のコアレス配線基板１０１では、ピン２１の頭部２３の一部が凹み部１３内に入り込んだ状態で、頭部２３がはんだ部３１を介して突起電極１１上に接合されている。その結果、頭部２３が凹み部１３の内面に接触するなどしてピン２１の位置ずれが防止されるため、突起電極１１とピン２１との接続不良を防止することができる。しかも、凹み部１３を有することにより、突起電極１１の表面１２の面積が増加する。その結果、突起電極１１とはんだ部３１との接触面積が大きくなるため、突起電極１１とはんだ部３１との接合強度、ひいては、突起電極１１とピン２１との接合強度を向上させることができる。即ち、ピン２１との接続に適した突起電極１１を備えることにより、コアレス配線基板１０１の信頼性を向上させることが可能となる。
【００５０】
（２）本実施形態では、突起電極１１の外径Ｂ１がピン２１の頭部２３の外径Ａ２よりも大きく設定されているため、突起電極１１と頭部２３とをはんだ部３１を介して接触させやすくなる。その結果、突起電極１１とピン２１とをより確実に接合させることができるため、コアレス配線基板１０１の信頼性をよりいっそう向上させることができる。しかも、凹み部１３の最深部１４は突起電極１１の中心軸Ｃ１上に位置しているため、最深部１４と向かい合うようにピン２１の頭部２３を配置するだけで、突起電極１１の中心軸Ｃ１とピン２１の中心軸Ｃ２とを容易に一致させることができる。その結果、ピン２１を正確に位置決めされるため、ピン２１の位置ずれをより確実に防止することができる。
【００５１】
なお、本実施形態を以下のように変更してもよい。
【００５２】
・上記実施形態の突起電極形成工程では、銅箔７３に対してエッチングによるパターニングを行うことにより、最下層の樹脂絶縁層４１上に突起電極１１を形成していた（図７，図８参照）。しかし、他の方法を用いて突起電極１１を形成するようにしてもよい。
【００５３】
例えば、エッチングによって銅箔７３を完全に除去した後、レジスト形成工程、開口部形成工程及びめっき形成工程を順番に行うことにより、突起電極１１を形成してもよい。詳述すると、銅箔７３を除去した後、レジスト形成工程を行い、基板裏面１０３を有する最下層の樹脂絶縁層４１上にドライフィルムをラミネートして、めっきレジストを形成する。続く開口部形成工程では、めっきレジストに対して、内径が突起電極１１の外径Ｂ１よりも大きく設定された開口部を形成する。開口部を形成する方法としては、めっきレジストに対するドリル加工を行って開口部を形成する方法、めっきレジストに対するレーザー加工を行って開口部を形成する方法、感光及び現像を行って開口部を形成する方法、打ち抜き金型を用いてめっきレジストを打ち抜くことにより、めっきレジストに開口部を形成する方法などが挙げられる。続くめっき形成工程では、開口部の内面に対してめっきを行うことにより、開口部に突起電極１１を形成する。具体的に言うと、無電解銅めっき及び電解銅めっきを行い、開口部の内面、及び、基板裏面１０３に露出したビア導体１４７の下端面に対して突起電極１１を形成する。その後、めっきレジストを剥離する。さらに、突起電極１１に対してエッチングを行い、中央部に凹部１７を有した形状に突起電極１１を成形する。
【００５４】
なお、上記した突起電極の形成方法は、コア基板２０２の片面（または両面）にビルドアップ層２０３を有するビルドアップ多層配線基板２０１（図１４参照）にも好適に用いることができる。この場合、ビルドアップ層２０３は、層間絶縁層２０４，２０５，２０６を形成する層間絶縁層形成工程と、層間絶縁層２０４〜２０６上に導体層２０７を形成する導体層形成工程とを交互に行うことによって形成される。また、突起電極２１１は、ビルドアップ層２０３の表面側（下面側）に対して、レジスト形成工程、開口部形成工程及びめっき形成工程を順番に行うことによって形成される。即ち、ビルドアップ層２０３の表面には上記実施形態のような銅箔７３が存在しないため、レジスト形成工程、開口部形成工程及びめっき形成工程を経て突起電極２１１を形成することが好適となる。なお、突起電極２１１の凹み部２１２は、めっき形成工程において電解銅めっきを行った時点で形成される。具体的には、めっき条件を調整して、突起電極２１１の中央部のめっき析出を遅くすることにより、凹み部２１２を形成する。その後、突起電極２１１に対してエッチングを行うことにより、突起電極２１１の上面と突起電極２１１の側面との境界部分に曲面で構成されるアール部を形成するとともに、突起電極２１１の厚さを調整する。
【００５５】
・上記実施形態では、エッチングを行って中央部に凹部１７を有した形状に突起電極１１を成形した後、突起電極１１となる銅層の表面にめっきを行ってニッケル層、パラジウム層及び金層を形成することにより、表面１２に凹み部１３を有した形状の突起電極１１を成形していた（図９，図１０参照）。即ち、上記実施形態では、突起電極１１を化学的な方法を用いて成形するようになっていた。
【００５６】
しかし、突起電極１１を他の方法を用いて成形するようにしてもよい。例えば、突起電極１１に対してソフトエッチングを行うことにより、表面１２に凹み部１３を有した形状の突起電極１１を成形するようにしてもよい。また、突起電極１１の基端部分（基板裏面１０３側の部分）を通常のめっき条件で形成した後、通常とは異なるめっき条件に変更した状態で突起電極１１の先端部分（ピン２１側の部分）を形成することにより、突起電極１１を成形してもよい。ここで、めっき条件を変更する方法としては、例えば、めっき浴におけるめっきの撹拌量を減らすことや、めっきに含まれる光沢剤の分量を増加または減少させることや、めっきに弱酸（例えば、次亜塩素酸ナトリウムなど）を添加することなどが挙げられる。即ち、めっき条件を、ピットやザラツキなどのはんだ不良が発生する条件に敢えて変更することが考えられる。
【００５７】
また、突起電極１１を機械的な方法を用いて成形するようにしても勿論よい。例えば、治具を用いて複数の突起電極１１の表面１２をプレスすることにより、突起電極１１を成形してもよい。また、サンドブラストや研磨によって突起電極１１を成形してもよい。
【００５８】
・上記実施形態において、突起電極形成工程後かつはんだ付け工程前に、突起電極１１の表面１２を粗化させる粗化工程を行ってもよい。このようにすれば、はんだ部３１を介して突起電極１１上にピン２１の頭部２３を接合した際に、突起電極１１とはんだ部３１との密着強度が高くなる。その結果、突起電極１１とピン２１との接合強度の低下を確実に防止できるため、コアレス配線基板１０１の信頼性がよりいっそう向上する。
【００５９】
・上記実施形態において、コアレス配線基板１０１を構成する最下層の樹脂絶縁層４１の下面（基板裏面１０３）を、ソルダーレジスト（裏面側ソルダーレジスト）によって覆ってもよい。この場合、ソルダーレジストには、突起電極１１全体、はんだ部３１全体及びピン２１を露出させる開口部（裏面側開口部）が形成されるようになる。同様に、コアレス配線基板１０１を構成する最上層の樹脂絶縁層４４の上面（基板主面１０２）を、ソルダーレジスト（主面側ソルダーレジスト）によって覆ってもよい。この場合、ソルダーレジストには、端子パッド５２の少なくとも一部を露出させる開口部（主面側開口部）が形成されるようになる。
【００６０】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００６１】
（１）上記手段１において、前記凹み部は、前記頭部の上面に沿った形状をなしていることを特徴とする配線基板。
【００６２】
（２）上記手段１において、前記凹み部は、前記突起電極の外側部の突出量よりも中心部の突出量を小さくすることによって形成されていることを特徴とする配線基板。
【００６３】
（３）基板裏面上の電極形成領域内に複数の突起電極が配置され、前記複数の突起電極上に母基板搭載用の複数のピンがはんだ部を介して接合された配線基板であって、前記複数のピンは、軸部と、前記軸部よりも外径が大きい頭部とを有し、前記複数の突起電極は、基準面を有する中心部と、前記中心部を包囲するように設けられ、前記基準面よりも突出する突出部とを有し、前記頭部の少なくとも一部が前記突出部の内側に入り込んだ状態で、前記頭部が前記はんだ部を介して前記突起電極上に接合されていることを特徴とする配線基板。
【００６４】
（４）上記手段１において、前記基板裏面上に、内径が前記はんだ部の最大径よりも大きく設定された開口部を有するソルダーレジストが形成されていることを特徴とする配線基板。
【００６５】
（５）上記手段１において、前記配線基板は、基板主面及び基板裏面を有するとともに複数の層間絶縁層を積層してなる積層部を有し、前記層間絶縁層に設けられたビア導体が前記基板主面側に行くに従って拡径し、前記突起電極の外径は、前記ビア導体の前記基板主面側における外径よりも大きく設定されていることを特徴とする配線基板。従って、技術的思想（５）によれば、ビア導体のピン側における外径が小さくなるため、ピンを引っ張る方向に応力が加わった際に、ビア導体がピンに引っ張られて抜けることを防止できる。
【００６６】
（６）上記手段１において、前記配線基板は、コア基板を有さず、基板主面及び基板裏面を有するとともに複数の層間絶縁層を積層してなる積層部を有し、前記層間絶縁層に設けられたビア導体が前記基板主面側に行くに従って拡径し、前記基板主面上の半導体集積回路素子搭載領域内に配置された電極が、半導体集積回路素子とのフリップチップ接続に用いられる端子パッドとなり、前記基板裏面上の前記電極形成領域内に配置された前記突起電極上に、前記ピンが前記はんだ部を介して接合されるコアレス配線基板であることを特徴とする配線基板。
【００６７】
（７）上記手段２において、前記突起電極形成工程は、前記基板裏面を有する最下層の前記層間絶縁層上にめっきレジストを形成するレジスト形成工程と、前記めっきレジストに、内径が前記突起電極の外径よりも大きく設定された開口部を有する開口部形成工程と、前記開口部の内面に対してめっきを行うことにより、前記開口部に前記突起電極を形成するめっき形成工程とを含むことを特徴とする配線基板の製造方法。
【００６８】
（８）上記手段２において、前記はんだ付け工程では、前記複数のピンの前記軸部を位置決め治具のピン挿入孔に挿入することにより、前記複数のピンを前記配線基板よりも下方に配置することを特徴とする配線基板の製造方法。
【符号の説明】
【００６９】
１０…電極形成領域
１１，２１１…突起電極
１２…突起電極の表面
１３，２１２…凹み部
１４…最深部
１５…最突出部
１６…最外周
２１…ピン
２２…軸部
２３…頭部
２４…頭部の上面
３１…はんだ部
４１，４２，４３，４４…層間絶縁層としての樹脂絶縁層
８０…積層部
１０１…配線基板としてのコアレス配線基板
１０３…基板裏面
２０１…配線基板としてのビルドアップ多層配線基板
Ａ２…頭部の外径
Ｂ１…突起電極の外径
Ｃ１…突起電極の中心軸
Ｃ２…ピンの中心軸
Ｄ１…はんだ部の最大径
【技術分野】
【０００１】
本発明は、基板裏面上の電極形成領域内に複数の突起電極が配置され、複数の突起電極上に母基板搭載用の複数のピンがはんだ部を介して接合された配線基板及びその製造方法に関するものである。
【背景技術】
【０００２】
コンピュータのマイクロプロセッサ等として使用される半導体集積回路素子（ＩＣチップ）は、近年ますます高速化、高機能化しており、これに付随して端子数が増え、端子間ピッチも狭くなる傾向にある。一般的にＩＣチップの底面には多数の端子が密集してアレイ状に配置されており、このような端子群はマザーボード（母基板）側の端子群に対してフリップチップの形態で接続される。但し、ＩＣチップ側の端子群とマザーボード側の端子群とでは端子間ピッチに大きな差があることから、ＩＣチップをマザーボード上に直接的に接続することは困難である。そのため、通常は、ＩＣチップを搭載してなる配線基板（いわゆる半導体パッケージ）を作製し、その配線基板をマザーボード上に搭載するという手法が採用される。
【０００３】
ここで、配線基板とマザーボードとの電気的な接続を図るための構造としては、配線基板の基板裏面上に配置された複数のパッド（突起電極）上にはんだバンプを形成した、いわゆるボールグリッドアレイ（ＢＧＡ）が提案されている。また、配線基板とマザーボードとの電気的な接続を図るための他の構造として、複数のパッド上にはんだ部を介してピンを接合した、いわゆるピングリッドアレイ（ＰＧＡ）も提案されている（例えば特許文献１，２参照）。なお、特許文献１には、平板状をなすパッド（ピン接合部１１１）にピンを接合する技術が開示されている。また、特許文献２には、表面が突出した形状を有するパッドにピンを接合する技術が開示されている。ここで、上記の配線基板におけるピンの接合方法について簡単に説明する。まず、基板裏面上に複数のパッドが形成された配線基板を準備する。また、複数のピンを専用の位置決め治具のピン挿入孔にセットした後、配線基板の下方に配置する。そして、各ピンの頭部を各パッドにはんだ付けすることにより、各ピンが配線基板に接合される。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特許第３３７８５５０号公報（図２等）
【特許文献２】特開２０１１−１０１０４５号公報（図９等）
【発明の概要】
【発明が解決しようとする課題】
【０００５】
ところが、特許文献１，２に記載のパッドは、平板状であったり、表面が突出した形状であったりするため、ピンをはんだ付けする際に位置ずれするおそれがある。その結果、パッドとピンとの間に接続不良が発生する可能性がある。ゆえに、製造される配線基板が不良品となるため、配線基板の信頼性が低下するおそれがある。
【０００６】
本発明は上記の課題に鑑みてなされたものであり、その第１の目的は、ピンとの接続に適した突起電極を備えることにより、信頼性を向上させることが可能な配線基板を提供することにある。また、第２の目的は、上記の優れた配線基板を得るのに好適な製造方法を提供することにある。
【課題を解決するための手段】
【０００７】
上記課題を解決するための手段（手段１）としては、基板裏面上の電極形成領域内に複数の突起電極が配置され、前記複数の突起電極上に母基板搭載用の複数のピンがはんだ部を介して接合された配線基板であって、前記複数のピンは、軸部と、前記軸部よりも外径が大きい頭部とを有し、前記複数の突起電極は、凹み部を表面に有し、前記頭部の少なくとも一部が前記凹み部に入り込んだ状態で、前記頭部が前記はんだ部を介して前記突起電極上に接合されていることを特徴とする配線基板がある。
【０００８】
従って、手段１の配線基板によると、ピンの頭部の少なくとも一部が凹み部内に入り込んだ状態で、頭部がはんだ部を介して突起電極上に接合されている。その結果、頭部が凹み部の内面に接触するなどしてピンの位置ずれが防止されるため、突起電極とピンとの接続不良を防止することができる。しかも、凹み部を有することにより、突起電極の表面の面積が増加する。その結果、突起電極とはんだ部との接触面積が大きくなるため、突起電極とはんだ部との接合強度、ひいては、突起電極とピンとの接合強度を向上させることができる。即ち、ピンとの接続に適した突起電極を備えることにより、配線基板の信頼性を向上させることが可能となる。
【０００９】
上記配線基板を形成する材料は特に限定されず任意であるが、例えば、樹脂基板などが好適である。好適な樹脂基板としては、ＥＰ樹脂（エポキシ樹脂）、ＰＩ樹脂（ポリイミド樹脂）、ＢＴ樹脂（ビスマレイミド−トリアジン樹脂）、ＰＰＥ樹脂（ポリフェニレンエーテル樹脂）等からなる基板が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）との複合材料からなる基板を使用してもよい。その具体例としては、ガラス−ＢＴ複合基板、高Ｔｇガラス−エポキシ複合基板（ＦＲ−４、ＦＲ−５等）等の高耐熱性積層板などがある。また、これらの樹脂とポリアミド繊維等の有機繊維との複合材料からなる基板を使用してもよい。あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料からなる基板等を使用してもよい。他の材料として、例えば各種のセラミックなどを選択することもできる。なお、かかる配線基板の構造としては特に限定されないが、例えばコア基板の片面または両面にビルドアップ層を有するビルドアップ多層配線基板や、コア基板を有さないコアレス配線基板などを挙げることができる。
【００１０】
上記基板裏面上の電極形成領域の位置及び数は特に限定されず任意であるが、例えばいわゆる多数個取り基板の場合には配線基板の取り数に相当する数だけ電極形成領域が存在している。電極形成領域は基板裏面のみに存在していてもよいが、基板主面及び基板裏面の両方に存在していてもよい。
【００１１】
また、複数の突起電極は、導電性の金属材料などによって形成することが可能である。突起電極を構成する金属材料としては、例えば銅、銀、鉄、コバルト、ニッケルなどが挙げられる。特に、突起電極は、導電性が高く安価な銅からなることが好ましい。また、突起電極は、めっきによって形成されることがよい。このようにすれば、突起電極を高精度かつ均一に形成することができる。仮に、突起電極を金属ペーストのリフローによって形成すると、突起電極を高精度かつ均一に形成することが困難になるため、個々の突起電極の高さにバラツキが生じてしまうおそれがある。
【００１２】
また、複数の突起電極は、凹み部を表面に有している。凹み部の深さは特に限定されず任意であるが、例えば突起電極の高さの１０％以上７０％以下であることがよい。仮に、凹み部の深さが突起電極の高さの１０％未満である場合、上記したピンの頭部の少なくとも一部が凹み部内に入り込んだとしても、ピンの位置ずれを防止することが困難になるため、突起電極とピンとの接続不良を防止できない可能性がある。一方、凹み部の深さが突起電極の高さの７０％よりも大きい場合、上記したピンを突起電極に接合する際に、はんだ部にボイドが発生して接続信頼性を低下させるおそれがある。
【００１３】
なお、突起電極は、最外周よりも突起電極の中心軸寄りの位置に最突出部を有し、突起電極の表面は、最外周から最突出部に向かって徐々に高くなり、最突出部から最深部に向かって徐々に低くなる形状をなしていることが好ましい。即ち、突起電極の表面全体が曲面状をなし、凹み部の内面全体が曲面状をなしているため、ピンの頭部が凹み部に入り込む際に、頭部は凹み部の最深部に導かれるようになる。よって、ピンの位置決めが容易になる。しかも、凹み部の最深部は、突起電極の中心軸上に位置するとともに、ピンの中心軸上に位置していることが好ましい。このようにすれば、ピンの頭部の少なくとも一部を凹み部内に挿入するだけで、突起電極の中心軸とピンの中心軸とを容易に一致させることができる。その結果、ピンが正確に位置決めされるため、ピンの位置ずれをより確実に防止することができる。
【００１４】
また、複数の突起電極は、外径が頭部の外径よりも大きく設定されていることが好ましい。このようにすれば、突起電極と頭部とをはんだ部を介して接触させやすくなる。その結果、突起電極とピンとをより確実に接合させることができるため、配線基板の信頼性をよりいっそう向上させることができる。
【００１５】
さらに、複数のピンは、軸部と、軸部よりも外径が大きい頭部とを有している。ピンの形状は特に限定されず任意であるが、例えば、ピンは、頭部の上面が凸面であることが好ましい。このようにすれば、頭部の上面を凹み部の内面に沿った形状とすることができるため、はんだ部を介して突起電極上にピンを接合した際に、凹み部の内面と頭部の上面との隙間が小さくなる。その結果、ピンのガタツキが小さくなるため、ピンの位置ずれをより確実に防止することができる。
【００１６】
なお、はんだ部に使用されるはんだ材料としては特に限定されないが、９０Ｐｂ−１０Ｓｎ、９５Ｐｂ−５Ｓｎ、４０Ｐｂ−６０ＳｎなどのＰｂ−Ｓｎ系はんだ、Ｓｎ−Ｓｂ系はんだ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ａｕ−Ｇｅ系はんだ、Ａｕ−Ｓｎ系はんだ、Ａｕ−Ｓｉ系はんだなどが挙げられる。特に、はんだ部は鉛フリーはんだからなることが好ましい。このようにすれば、はんだ部に鉛が含まれないため、配線基板の環境への負荷を低くすることができる。ここで、鉛フリーはんだとしては、Ｓｎ−Ｓｂ系はんだ、Ｓｎ−Ａｇ系はんだ、Ｓｎ−Ａｇ−Ｃｕ系はんだ、Ａｕ−Ｇｅ系はんだ、Ａｕ−Ｓｎ系はんだ、Ａｕ−Ｓｉ系はんだなどが挙げられる。
【００１７】
なお、ピンの頭部の上面と凹み部の内面とは互いに離間していることが好ましい。このようにすれば、頭部の上面と凹み部の内面との間に対してはんだ部を確実に充填することができる。その結果、頭部とはんだ部との接触面積や、突起電極（凹み部）とはんだ部との接触面積が大きくなるため、突起電極とピンとの接合強度を向上させることができる。また、はんだ部の最大径は、突起電極の外径よりも大きく設定されることが好ましい。このようにした場合、はんだ部が突起電極の表面全体に接触するようになるため、突起電極とはんだ部との接合強度が向上する。
【００１８】
上記課題を解決するための別の手段（手段２）としては、上記手段１のいずれか１項に記載の配線基板を製造する方法であって、複数の層間絶縁層を積層してなる積層部を準備する積層部準備工程と、前記基板裏面を有する最下層の前記層間絶縁層上に前記突起電極を形成する突起電極形成工程と、前記頭部を前記突起電極側に向け、かつ、前記軸部を支持した状態で、前記複数のピンを前記配線基板よりも下方に配置した後、前記頭部を前記突起電極にはんだ付けするはんだ付け工程とを含むことを特徴とする配線基板の製造方法がある。
【００１９】
従って、手段２の配線基板の製造方法によれば、はんだ付け工程を行ってピンを突起電極に接合する際に、頭部の少なくとも一部が凹み部内に嵌り込むようになる。その結果、頭部が凹み部の内面に接触するなどしてピンの位置ずれが防止されるため、突起電極とピンとの接続不良を防止することができる。しかも、凹み部を有することにより、突起電極の表面の面積が増加する。その結果、突起電極とはんだ部との接触面積が大きくなるため、突起電極とはんだ部との接合強度、ひいては、突起電極とピンとの接合強度を向上させることができる。即ち、ピンとの接続に適した突起電極を備える配線基板を製造できるため、配線基板の信頼性を向上させることが可能となる。
【００２０】
以下、手段２にかかる配線基板の製造方法について説明する。
【００２１】
積層部準備工程では、複数の層間絶縁層を積層してなる積層部を準備する。層間絶縁層は、絶縁性、耐熱性、耐湿性等を考慮して適宜選択することができる。層間絶縁層の形成材料の好適例としては、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコーン樹脂、ポリイミド樹脂などの熱硬化性樹脂、ポリカーボネート樹脂、アクリル樹脂、ポリアセタール樹脂、ポリプロピレン樹脂などの熱可塑性樹脂等が挙げられる。そのほか、これらの樹脂とガラス繊維（ガラス織布やガラス不織布）やポリアミド繊維等の有機繊維との複合材料、あるいは、連続多孔質ＰＴＦＥ等の三次元網目状フッ素系樹脂基材にエポキシ樹脂などの熱硬化性樹脂を含浸させた樹脂−樹脂複合材料等を使用してもよい。なお、層間絶縁層には、層間接続のためのビア導体を形成するために、あらかじめビア穴が形成されていてもよい。
【００２２】
次に、突起電極形成工程を行い、基板裏面を有する最下層の層間絶縁層上に突起電極を形成する。さらに、はんだ付け工程を行い、頭部を突起電極側に向け、かつ、軸部を支持した状態で、複数のピンを配線基板よりも下方に配置した後、頭部を突起電極にはんだ付けする。以上のプロセスを経て、配線基板が製造される。
【図面の簡単な説明】
【００２３】
【図１】本実施形態におけるコアレス配線基板の構成を示す概略断面図。
【図２】コアレス配線基板の要部断面図。
【図３】コアレス配線基板の製造方法を示す説明図。
【図４】コアレス配線基板の製造方法を示す説明図。
【図５】コアレス配線基板の製造方法を示す説明図。
【図６】コアレス配線基板の製造方法を示す説明図。
【図７】コアレス配線基板の製造方法を示す説明図。
【図８】コアレス配線基板の製造方法を示す説明図。
【図９】コアレス配線基板の製造方法を示す説明図。
【図１０】コアレス配線基板の製造方法を示す説明図。
【図１１】コアレス配線基板の製造方法を示す説明図。
【図１２】コアレス配線基板の製造方法を示す説明図。
【図１３】コアレス配線基板の製造方法を示す説明図。
【図１４】他の実施形態におけるビルドアップ多層配線基板の製造方法を示す説明図。
【発明を実施するための形態】
【００２４】
以下、本発明を具体化した一実施形態を図面に基づき詳細に説明する。
【００２５】
図１は、本実施形態のコアレス配線基板１０１（配線基板）を示す概略断面図である。コアレス配線基板１０１は、コア基板を有さず、エポキシ樹脂からなる４層の樹脂絶縁層４１，４２，４３，４４と銅からなる導体層５１とを交互に積層した構造を有する配線基板である。樹脂絶縁層４１〜４４は、同一の厚さ及び材料からなる層間絶縁層である。
【００２６】
さらに、各樹脂絶縁層４１〜４４には、それぞれビア穴１４６及びビア導体１４７が設けられている。各ビア穴１４６は、逆円錐台形状をなし、各樹脂絶縁層４１〜４４に対してＹＡＧレーザーまたは炭酸ガスレーザーを用いた穴あけ加工を施すことにより形成される。各ビア導体１４７は、同一方向（図１では上方向）に拡径した導体であって、各導体層５１を相互に電気的に接続している。なお、各ビア導体１４７の上端における外径は５０μｍ以上１２０μｍ以下（本実施形態では１００μｍ）に設定され、各ビア導体１４７の下端における外径は３０μｍ以上１００μｍ以下（本実施形態では６０μｍ）に設定されている。
【００２７】
図１に示されるように、コアレス配線基板１０１の基板主面１０２上（第４層の樹脂絶縁層４４の表面上）には、ビア導体１４７を介して導体層５１に電気的に接続される端子パッド５２がアレイ状に形成されている。また、各端子パッド５２は、はんだバンプ１３０を介して、矩形平板状をなすＩＣチップ１３１の底面に配置された接続端子１３２に接続されるようになっている。即ち、はんだバンプ１３０は、ＩＣチップ１３１の接続端子１３２とのフリップチップ接続に用いられる、いわゆるＣ４用のバンプである。なお、各端子パッド５２からなる領域は、ＩＣチップ１３１を搭載可能なＩＣチップ搭載領域１３３である。ＩＣチップ搭載領域１３３は、コアレス配線基板１０１の基板主面１０２に設定されている。
【００２８】
そして、基板主面１０２とＩＣチップ１３１との隙間には、アンダーフィル１３４が充填されている。その結果、コアレス配線基板１０１とＩＣチップ１３１とが、隙間が封止された状態で互いに固定される。なお、本実施形態のアンダーフィル１３４は、熱膨張係数が２０〜６０ｐｐｍ／℃程度（具体的には３４ｐｐｍ／℃）のエポキシ樹脂からなる。
【００２９】
一方、図１に示されるように、コアレス配線基板１０１の基板裏面１０３上（第１層の樹脂絶縁層４１の下面上）には、平面視矩形状の電極形成領域１０が設定されている。そして、電極形成領域１０内には、複数の突起電極１１が基板裏面１０３の面方向に沿ってアレイ状に配置されている。なお本実施形態では、電極形成領域１０内に存在する電極の全てが突起電極１１となっている。
【００３０】
また、各突起電極１１は、基板裏面１０３を有する最下層の樹脂絶縁層４１に設けられたビア導体１４７を介して導体層５１に電気的に接続されている。図２に示されるように、各突起電極１１は、平面視円形状をなし、ビア導体１４７の上端における外径（１００μｍ）、及び、ビア導体１４７の下端における外径（６０μｍ）よりも大きい外径Ｂ１（本実施形態では１．０５ｍｍ）を有している。さらに、突起電極１１は、高さ方向に切断した断面を平面方向から見たときの外形線が曲線状をなす表面１２を有している。
【００３１】
また、突起電極１１は、表面１２に凹み部１３を有している。凹み部１３は、すり鉢状をなすとともに、内面全体が曲面状をなしている。そして、凹み部１３の最深部１４は、突起電極１１の中心軸Ｃ１上に位置するとともに、突起電極１１に接するビア導体１４７の中心軸上に位置している。なお、「中心軸Ｃ１」とは、平面視で突起電極１１の中心となる箇所を通る軸線のことをいう。また、最深部１４の基板裏面１０３からの突出量Ｂ２は、本実施形態では３０μｍに設定されている。さらに、凹み部１３の内面の曲率半径は、本実施形態では０．５ｍｍに設定されている。
【００３２】
図２に示されるように、突起電極１１は、基板裏面１０３からの突出量が最大となる最突出部１５を有している。最突出部１５は、突起電極１１の最外周１６よりも中心軸Ｃ１寄りに位置している。また、最突出部１５の基板裏面１０３からの突出量Ｂ３は、本実施形態では５０μｍに設定されている。即ち、上記した凹み部１３は、突起電極１１の外側部に位置する最突出部１５の突出量Ｂ３よりも中心部に位置する最深部１４の突出量Ｂ２を小さくすることによって形成されている。また、凹み部１３の深さは、突起電極１１（最突出部１５）の高さの４０％であり、本実施形態では２０μｍに設定されている。そして、突起電極１１の表面１２は、最外周１６から最突出部１５に向かって徐々に高くなり、最突出部１５から最深部１４に向かって徐々に低くなる形状をなしている。
【００３３】
なお、各突起電極１１は、銅層、ニッケル層、パラジウム層及び金層によって構成されている。銅層は、銅箔７３（図７参照）に対してエッチングによるパターンニングを行うことにより、形成された金属層である。ニッケル層は、銅層の表面を無電解ニッケルめっきで被覆することによって形成されためっき層である。パラジウム層は、ニッケル層の表面を無電解パラジウムめっきで被覆することによって形成されためっき層である。金層は、パラジウム層の表面を無電解金めっきで被覆することによって形成されためっき層である。
【００３４】
図１に示されるように、各突起電極１１上には、図示しないマザーボード（母基板）側の端子との電気的な接続に用いられる複数のピン２１がはんだ部３１を介して接合されている。即ち、本実施形態のコアレス配線基板１０１は、ピングリッドアレイ（ＰＧＡ）タイプの半導体パッケージである。なお、各ピン２１は、基板主面１０２側のはんだバンプ１３０よりも高融点のはんだではんだ付けされている。
【００３５】
図２に示されるように、各ピン２１は、コバールや４２アロイ等の鉄ニッケル系合金または銅合金からなり、表面がニッケルめっき及び金めっきによって被覆されている。また、各ピン２１は、断面円形状をなす軸部２２と、同じく断面円形状をなす頭部２３とを有している。本実施形態において、軸部２２の外径Ａ１は０．３ｍｍに設定され、軸部２２の長さは２．０ｍｍに設定されている。一方、頭部２３の外径Ａ２は、軸部２２の外径Ａ１よりも大きく、本実施形態では０．７ｍｍに設定されている。即ち、上記した突起電極１１の外径Ｂ１（１．０５ｍｍ）は、頭部２３の外径Ａ２よりも大きく、具体的には、頭部２３の外径Ａ２の１．５倍に設定されている。さらに、頭部２３の上面２４は凸面となっている。頭部２３の上面２４の曲率半径は約０．４ｍｍに設定されている。即ち、上記した凹み部１３の内面の曲率半径（０．５ｍｍ）は、頭部２３の上面２４の曲率半径よりも大きくなっている。また、凹み部１３は、頭部２３の上面２４に沿った形状をなしている。そして、頭部２３は、軸部２２と頭部２３との接続部分からの突出量が最大となる最突出部２５を有している。なお、軸部２２と頭部２３との接続部分からの最突出部２５の突出量は、本実施形態では０．１ｍｍに設定されている。また、最突出部２５は、ピン２１の中心軸Ｃ２上に位置している。そして、中心軸Ｃ２は、上記した突起電極１１の中心軸Ｃ１と一致している。よって、中心軸Ｃ１に位置する凹み部１３の最深部１４は、ピン２１の中心軸Ｃ２上に位置することになる。なお、「中心軸Ｃ２」とは、平面視でピン２１の中心となる箇所を通る軸線のことをいう。
【００３６】
図２に示されるように、頭部２３は、一部が凹み部１３に入り込んだ状態で、はんだ部３１を介して突起電極１１上に接合されている。そして、頭部２３の上面２４は、凹み部１３の内面から離間した状態で、凹み部１３の内面と向かい合うように配置されている。なお、凹み部１３の内面と頭部２３の上面２４との隙間の大きさ（即ち、突起電極１１の最深部１４と頭部２３の最突出部２５との距離）は、本実施形態において０．０５ｍｍに設定されている。よって、凹み部１３の内面と頭部２３の上面２４との隙間の大きさは、最深部１４の基板裏面１０３からの突出量Ｂ２（３０μｍ）、最突出部１５の基板裏面１０３からの突出量Ｂ３（５０μｍ）、及び、軸部２２と頭部２３との接続部分からの最突出部２５の突出量（０．１ｍｍ）よりも小さくなっている。また、はんだ部３１は、突起電極１１の表面１２全体を覆うとともに、頭部２３の上面２４全体及び側面２６全体を覆っている。さらに、はんだ部３１を構成するはんだフィレット３２は、基板裏面１０３に接触している。従って、はんだフィレット３２（はんだ部３１）の最大径Ｄ１は、突起電極１１の外径Ｂ１（１．０５ｍｍ）よりも大きく、本実施形態では１．０７ｍｍに設定されている。
【００３７】
次に、コアレス配線基板１０１の製造方法について説明する。
【００３８】
積層部準備工程では、コアレス配線基板１０１の中間製品となるべき積層部８０を作製し、あらかじめ準備しておく。なお、コアレス配線基板１０１の中間製品は、コアレス配線基板１０１となるべき製品部を平面方向に沿って複数配列した構造を有している。コアレス配線基板１０１の中間製品は以下のように作製される。まず、ガラスエポキシ基板などの十分な強度を有する支持基板７０を準備する（図３参照）。次に、支持基板７０上に、エポキシ樹脂からなるシート状の絶縁樹脂基材を半硬化の状態で貼り付けて下地樹脂絶縁層７１を形成することにより、支持基板７０及び下地樹脂絶縁層７１からなる基材６９を得る（図３参照）。そして、基材６９の片面（具体的には下地樹脂絶縁層７１の上面）に、積層金属シート体７２を配置する（図３参照）。ここでは、半硬化の状態の下地樹脂絶縁層７１上に積層金属シート体７２を配置することにより、以降の製造工程で積層金属シート体７２が下地樹脂絶縁層７１から剥れない程度の密着性が確保される。積層金属シート体７２は、２枚の銅箔７３，７４を剥離可能な状態で密着させる。具体的には、金属めっき（例えば、クロムめっき）を介して各銅箔７３，７４を積層することで積層金属シート体７２が形成されている。
【００３９】
その後、積層金属シート体７２上にシート状の絶縁樹脂基材４０を積層し、真空圧着熱プレス機（図示略）を用いて真空下にて加熱加圧することにより、絶縁樹脂基材４０を硬化させて第１層の樹脂絶縁層４１を形成する（図３参照）。そして、図４に示されるように、レーザー加工を施すことによって樹脂絶縁層４１の所定の位置にビア穴１４６を形成し、次いで各ビア穴１４６内のスミアを除去するデスミア処理を行う。その後、従来公知の手法に従って無電解銅めっき及び電解銅めっきを行うことにより、各ビア穴１４６内にビア導体１４７を形成する。さらに、従来公知の手法（例えばセミアディティブ法）によってエッチングを行うことにより、樹脂絶縁層４１上に導体層５１をパターン形成する（図５参照）。
【００４０】
また、第２層〜第４層の樹脂絶縁層４２〜４４及び導体層５１についても、上述した樹脂絶縁層４１及び導体層５１と同様の手法によって形成し、樹脂絶縁層４１上に積層していく。以上の製造工程によって、支持基板７０上に積層金属シート体７２、樹脂絶縁層４１〜４４及び導体層５１を積層してなる積層部８０を形成する（図６参照）。なお図６に示されるように、積層金属シート体７２上に位置する領域が、コアレス配線基板１０１の中間製品となるべき積層部８０となる。
【００４１】
次に、基材６９を除去して銅箔７３を露出させる。具体的に言うと、積層金属シート体７２における２枚の銅箔７３，７４の界面で剥離して、積層部８０を支持基板７０から分離する（図７参照）。
【００４２】
続く突起電極形成工程では、最下層の樹脂絶縁層４１上に突起電極１１を形成する。具体的には、積層部８０（樹脂絶縁層４１）の基板裏面１０３（下面）上にある銅箔７３に対してエッチングによるパターニングを行うことにより、樹脂絶縁層４１における基板裏面１０３上の領域に突起電極１１を形成する（図８参照）。さらに、基板裏面１０３上にエッチングレジスト形成用のドライフィルムをラミネートし、ドライフィルムに対して露光及び現像を行うことにより、複数の開口部を有するエッチングレジストを形成する。このとき、それぞれの開口部内には、突起電極１１の表面の中央部が露出する。そして、この状態でエッチングを行い、開口部内に露出している突起電極１１を部分的に除去する。その後、エッチングレジストを除去する。その結果、中央部に凹部１７を有した形状に突起電極１１が成形される（図９参照）。
【００４３】
その後、無電解ニッケルめっきを行い、突起電極１１となる銅層（銅箔７３の一部）の表面にニッケル層を形成する。さらに、無電解パラジウムめっきを行い、ニッケル層上にパラジウム層を形成する。そして、無電解金めっきを行い、パラジウム層上に金層を形成する。その結果、表面１２に凹み部１３を有した形状の突起電極１１が完成する（図１０参照）。ここで、銅層の厚さ（最大厚さ）は５０μｍ程度に設定され、ニッケル層、パラジウム層及び金層の厚さは、それぞれ０．０１μｍ以上１５μｍ以下に設定されている。なお、本実施形態のニッケル層、パラジウム層及び金層は、無電解めっき法によって形成されているが、電解めっき法、スパッタ法、ＣＶＤ等の他の方法により形成することも可能である。
【００４４】
続くはんだ付け工程では、頭部２３を突起電極１１側に向け、かつ、軸部２２を支持した状態で、複数のピン２１をコアレス配線基板１０１となる積層部８０よりも下方に配置した後、ピン２１の頭部２３を突起電極１１にはんだ付けする。詳述すると、まず、突起電極１１に対してはんだペースト３０を印刷する（図１１参照）。また、各ピン２１の位置決めに用いられる位置決め治具１５１を準備する（図１１参照）。なお、位置決め治具１５１には、上方に向けて開口する複数のピン挿入孔１５２が、ピン２１と等しいピッチで格子状に配列されている。本実施形態のピン挿入孔１５２は、開口部よりも深い部分が等断面形状に形成されている。一方、ピン挿入孔１５２の開口部は、面取りが施されており、開口部より深い部分よりも断面積が大きく形成されている。また、これらのピン挿入孔１５２の開口部は、ピン２１の頭部２３を収容可能な大きさの穴径を有している。なお、位置決め治具１５１は、機械的強度の高い金属材料によって形成されることが好ましく、例えば、タングステン・カーバイド（ＷＣ）とコバルト（Ｃｏ）などからなる超硬合金を用いて形成される。
【００４５】
次に、ピン２１の軸部２２をピン挿入孔１５２に挿入した後、複数のピン２１が挿入された位置決め治具１５１を積層部８０の下方に配置する。そして、各突起電極１１にピン２１の頭部２３を当接させた状態ではんだペースト３０を加熱溶融することにより、複数のピン２１が複数の突起電極１１に対して同時にはんだ付けされる（図１２参照）。なお、この時点で、コアレス配線基板１０１の中間製品が完成する。
【００４６】
続く分離工程では、従来周知の切断装置などを用いてコアレス配線基板１０１の中間製品を分割する。その結果、製品部同士が分割され、個々の製品であるコアレス配線基板１０１が多数個同時に得られる（図１参照）。
【００４７】
その後、ＩＣチップ搭載工程を実施する。具体的に言うと、まず、コアレス配線基板１０１のＩＣチップ搭載領域１３３にＩＣチップ１３１を載置する。このとき、ＩＣチップ１３１の底面側に配置されたはんだバンプ１３０を、コアレス配線基板１０１側に配置された端子パッド５２上に載置するようにする（図１３参照）。そして、２３０℃〜２６０℃程度の温度に加熱して各はんだバンプ１３０をリフローすることにより、端子パッド５２が接続端子１３２に対してフリップチップ接続され、コアレス配線基板１０１にＩＣチップ１３１が搭載される。さらに、コアレス配線基板１０１の基板主面１０２とＩＣチップ１３１との隙間にアンダーフィル１３４を充填して硬化処理を行い、隙間を封止する。
【００４８】
従って、本実施形態によれば以下の効果を得ることができる。
【００４９】
（１）本実施形態のコアレス配線基板１０１では、ピン２１の頭部２３の一部が凹み部１３内に入り込んだ状態で、頭部２３がはんだ部３１を介して突起電極１１上に接合されている。その結果、頭部２３が凹み部１３の内面に接触するなどしてピン２１の位置ずれが防止されるため、突起電極１１とピン２１との接続不良を防止することができる。しかも、凹み部１３を有することにより、突起電極１１の表面１２の面積が増加する。その結果、突起電極１１とはんだ部３１との接触面積が大きくなるため、突起電極１１とはんだ部３１との接合強度、ひいては、突起電極１１とピン２１との接合強度を向上させることができる。即ち、ピン２１との接続に適した突起電極１１を備えることにより、コアレス配線基板１０１の信頼性を向上させることが可能となる。
【００５０】
（２）本実施形態では、突起電極１１の外径Ｂ１がピン２１の頭部２３の外径Ａ２よりも大きく設定されているため、突起電極１１と頭部２３とをはんだ部３１を介して接触させやすくなる。その結果、突起電極１１とピン２１とをより確実に接合させることができるため、コアレス配線基板１０１の信頼性をよりいっそう向上させることができる。しかも、凹み部１３の最深部１４は突起電極１１の中心軸Ｃ１上に位置しているため、最深部１４と向かい合うようにピン２１の頭部２３を配置するだけで、突起電極１１の中心軸Ｃ１とピン２１の中心軸Ｃ２とを容易に一致させることができる。その結果、ピン２１を正確に位置決めされるため、ピン２１の位置ずれをより確実に防止することができる。
【００５１】
なお、本実施形態を以下のように変更してもよい。
【００５２】
・上記実施形態の突起電極形成工程では、銅箔７３に対してエッチングによるパターニングを行うことにより、最下層の樹脂絶縁層４１上に突起電極１１を形成していた（図７，図８参照）。しかし、他の方法を用いて突起電極１１を形成するようにしてもよい。
【００５３】
例えば、エッチングによって銅箔７３を完全に除去した後、レジスト形成工程、開口部形成工程及びめっき形成工程を順番に行うことにより、突起電極１１を形成してもよい。詳述すると、銅箔７３を除去した後、レジスト形成工程を行い、基板裏面１０３を有する最下層の樹脂絶縁層４１上にドライフィルムをラミネートして、めっきレジストを形成する。続く開口部形成工程では、めっきレジストに対して、内径が突起電極１１の外径Ｂ１よりも大きく設定された開口部を形成する。開口部を形成する方法としては、めっきレジストに対するドリル加工を行って開口部を形成する方法、めっきレジストに対するレーザー加工を行って開口部を形成する方法、感光及び現像を行って開口部を形成する方法、打ち抜き金型を用いてめっきレジストを打ち抜くことにより、めっきレジストに開口部を形成する方法などが挙げられる。続くめっき形成工程では、開口部の内面に対してめっきを行うことにより、開口部に突起電極１１を形成する。具体的に言うと、無電解銅めっき及び電解銅めっきを行い、開口部の内面、及び、基板裏面１０３に露出したビア導体１４７の下端面に対して突起電極１１を形成する。その後、めっきレジストを剥離する。さらに、突起電極１１に対してエッチングを行い、中央部に凹部１７を有した形状に突起電極１１を成形する。
【００５４】
なお、上記した突起電極の形成方法は、コア基板２０２の片面（または両面）にビルドアップ層２０３を有するビルドアップ多層配線基板２０１（図１４参照）にも好適に用いることができる。この場合、ビルドアップ層２０３は、層間絶縁層２０４，２０５，２０６を形成する層間絶縁層形成工程と、層間絶縁層２０４〜２０６上に導体層２０７を形成する導体層形成工程とを交互に行うことによって形成される。また、突起電極２１１は、ビルドアップ層２０３の表面側（下面側）に対して、レジスト形成工程、開口部形成工程及びめっき形成工程を順番に行うことによって形成される。即ち、ビルドアップ層２０３の表面には上記実施形態のような銅箔７３が存在しないため、レジスト形成工程、開口部形成工程及びめっき形成工程を経て突起電極２１１を形成することが好適となる。なお、突起電極２１１の凹み部２１２は、めっき形成工程において電解銅めっきを行った時点で形成される。具体的には、めっき条件を調整して、突起電極２１１の中央部のめっき析出を遅くすることにより、凹み部２１２を形成する。その後、突起電極２１１に対してエッチングを行うことにより、突起電極２１１の上面と突起電極２１１の側面との境界部分に曲面で構成されるアール部を形成するとともに、突起電極２１１の厚さを調整する。
【００５５】
・上記実施形態では、エッチングを行って中央部に凹部１７を有した形状に突起電極１１を成形した後、突起電極１１となる銅層の表面にめっきを行ってニッケル層、パラジウム層及び金層を形成することにより、表面１２に凹み部１３を有した形状の突起電極１１を成形していた（図９，図１０参照）。即ち、上記実施形態では、突起電極１１を化学的な方法を用いて成形するようになっていた。
【００５６】
しかし、突起電極１１を他の方法を用いて成形するようにしてもよい。例えば、突起電極１１に対してソフトエッチングを行うことにより、表面１２に凹み部１３を有した形状の突起電極１１を成形するようにしてもよい。また、突起電極１１の基端部分（基板裏面１０３側の部分）を通常のめっき条件で形成した後、通常とは異なるめっき条件に変更した状態で突起電極１１の先端部分（ピン２１側の部分）を形成することにより、突起電極１１を成形してもよい。ここで、めっき条件を変更する方法としては、例えば、めっき浴におけるめっきの撹拌量を減らすことや、めっきに含まれる光沢剤の分量を増加または減少させることや、めっきに弱酸（例えば、次亜塩素酸ナトリウムなど）を添加することなどが挙げられる。即ち、めっき条件を、ピットやザラツキなどのはんだ不良が発生する条件に敢えて変更することが考えられる。
【００５７】
また、突起電極１１を機械的な方法を用いて成形するようにしても勿論よい。例えば、治具を用いて複数の突起電極１１の表面１２をプレスすることにより、突起電極１１を成形してもよい。また、サンドブラストや研磨によって突起電極１１を成形してもよい。
【００５８】
・上記実施形態において、突起電極形成工程後かつはんだ付け工程前に、突起電極１１の表面１２を粗化させる粗化工程を行ってもよい。このようにすれば、はんだ部３１を介して突起電極１１上にピン２１の頭部２３を接合した際に、突起電極１１とはんだ部３１との密着強度が高くなる。その結果、突起電極１１とピン２１との接合強度の低下を確実に防止できるため、コアレス配線基板１０１の信頼性がよりいっそう向上する。
【００５９】
・上記実施形態において、コアレス配線基板１０１を構成する最下層の樹脂絶縁層４１の下面（基板裏面１０３）を、ソルダーレジスト（裏面側ソルダーレジスト）によって覆ってもよい。この場合、ソルダーレジストには、突起電極１１全体、はんだ部３１全体及びピン２１を露出させる開口部（裏面側開口部）が形成されるようになる。同様に、コアレス配線基板１０１を構成する最上層の樹脂絶縁層４４の上面（基板主面１０２）を、ソルダーレジスト（主面側ソルダーレジスト）によって覆ってもよい。この場合、ソルダーレジストには、端子パッド５２の少なくとも一部を露出させる開口部（主面側開口部）が形成されるようになる。
【００６０】
次に、前述した実施形態によって把握される技術的思想を以下に列挙する。
【００６１】
（１）上記手段１において、前記凹み部は、前記頭部の上面に沿った形状をなしていることを特徴とする配線基板。
【００６２】
（２）上記手段１において、前記凹み部は、前記突起電極の外側部の突出量よりも中心部の突出量を小さくすることによって形成されていることを特徴とする配線基板。
【００６３】
（３）基板裏面上の電極形成領域内に複数の突起電極が配置され、前記複数の突起電極上に母基板搭載用の複数のピンがはんだ部を介して接合された配線基板であって、前記複数のピンは、軸部と、前記軸部よりも外径が大きい頭部とを有し、前記複数の突起電極は、基準面を有する中心部と、前記中心部を包囲するように設けられ、前記基準面よりも突出する突出部とを有し、前記頭部の少なくとも一部が前記突出部の内側に入り込んだ状態で、前記頭部が前記はんだ部を介して前記突起電極上に接合されていることを特徴とする配線基板。
【００６４】
（４）上記手段１において、前記基板裏面上に、内径が前記はんだ部の最大径よりも大きく設定された開口部を有するソルダーレジストが形成されていることを特徴とする配線基板。
【００６５】
（５）上記手段１において、前記配線基板は、基板主面及び基板裏面を有するとともに複数の層間絶縁層を積層してなる積層部を有し、前記層間絶縁層に設けられたビア導体が前記基板主面側に行くに従って拡径し、前記突起電極の外径は、前記ビア導体の前記基板主面側における外径よりも大きく設定されていることを特徴とする配線基板。従って、技術的思想（５）によれば、ビア導体のピン側における外径が小さくなるため、ピンを引っ張る方向に応力が加わった際に、ビア導体がピンに引っ張られて抜けることを防止できる。
【００６６】
（６）上記手段１において、前記配線基板は、コア基板を有さず、基板主面及び基板裏面を有するとともに複数の層間絶縁層を積層してなる積層部を有し、前記層間絶縁層に設けられたビア導体が前記基板主面側に行くに従って拡径し、前記基板主面上の半導体集積回路素子搭載領域内に配置された電極が、半導体集積回路素子とのフリップチップ接続に用いられる端子パッドとなり、前記基板裏面上の前記電極形成領域内に配置された前記突起電極上に、前記ピンが前記はんだ部を介して接合されるコアレス配線基板であることを特徴とする配線基板。
【００６７】
（７）上記手段２において、前記突起電極形成工程は、前記基板裏面を有する最下層の前記層間絶縁層上にめっきレジストを形成するレジスト形成工程と、前記めっきレジストに、内径が前記突起電極の外径よりも大きく設定された開口部を有する開口部形成工程と、前記開口部の内面に対してめっきを行うことにより、前記開口部に前記突起電極を形成するめっき形成工程とを含むことを特徴とする配線基板の製造方法。
【００６８】
（８）上記手段２において、前記はんだ付け工程では、前記複数のピンの前記軸部を位置決め治具のピン挿入孔に挿入することにより、前記複数のピンを前記配線基板よりも下方に配置することを特徴とする配線基板の製造方法。
【符号の説明】
【００６９】
１０…電極形成領域
１１，２１１…突起電極
１２…突起電極の表面
１３，２１２…凹み部
１４…最深部
１５…最突出部
１６…最外周
２１…ピン
２２…軸部
２３…頭部
２４…頭部の上面
３１…はんだ部
４１，４２，４３，４４…層間絶縁層としての樹脂絶縁層
８０…積層部
１０１…配線基板としてのコアレス配線基板
１０３…基板裏面
２０１…配線基板としてのビルドアップ多層配線基板
Ａ２…頭部の外径
Ｂ１…突起電極の外径
Ｃ１…突起電極の中心軸
Ｃ２…ピンの中心軸
Ｄ１…はんだ部の最大径
【特許請求の範囲】
【請求項１】
基板裏面上の電極形成領域内に複数の突起電極が配置され、前記複数の突起電極上に母基板搭載用の複数のピンがはんだ部を介して接合された配線基板であって、
前記複数のピンは、軸部と、前記軸部よりも外径が大きい頭部とを有し、
前記複数の突起電極は、凹み部を表面に有し、
前記頭部の少なくとも一部が前記凹み部に入り込んだ状態で、前記頭部が前記はんだ部を介して前記突起電極上に接合されている
ことを特徴とする配線基板。
【請求項２】
前記頭部の上面が凸面であることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記凹み部の最深部が、前記突起電極の中心軸上に位置するとともに、前記ピンの中心軸上に位置していることを特徴とする請求項１または２に記載の配線基板。
【請求項４】
前記突起電極は、最外周よりも前記突起電極の中心軸寄りの位置に最突出部を有し、
前記突起電極の表面は、前記最外周から前記最突出部に向かって徐々に高くなり、前記最突出部から前記最深部に向かって徐々に低くなる形状をなしている
ことを特徴とする請求項３に記載の配線基板。
【請求項５】
前記複数の突起電極は、外径が前記頭部の外径よりも大きく設定されていることを特徴とする請求項１乃至４のいずれか１項に記載の配線基板。
【請求項６】
前記はんだ部の最大径が、前記突起電極の外径よりも大きく設定されることを特徴とする請求項１乃至５のいずれか１項に記載の配線基板。
【請求項７】
請求項１乃至６のいずれか１項に記載の配線基板を製造する方法であって、
複数の層間絶縁層を積層してなる積層部を準備する積層部準備工程と、
前記基板裏面を有する最下層の前記層間絶縁層上に前記突起電極を形成する突起電極形成工程と、
前記頭部を前記突起電極側に向け、かつ、前記軸部を支持した状態で、前記複数のピンを前記配線基板よりも下方に配置した後、前記頭部を前記突起電極にはんだ付けするはんだ付け工程と
を含むことを特徴とする配線基板の製造方法。
【請求項１】
基板裏面上の電極形成領域内に複数の突起電極が配置され、前記複数の突起電極上に母基板搭載用の複数のピンがはんだ部を介して接合された配線基板であって、
前記複数のピンは、軸部と、前記軸部よりも外径が大きい頭部とを有し、
前記複数の突起電極は、凹み部を表面に有し、
前記頭部の少なくとも一部が前記凹み部に入り込んだ状態で、前記頭部が前記はんだ部を介して前記突起電極上に接合されている
ことを特徴とする配線基板。
【請求項２】
前記頭部の上面が凸面であることを特徴とする請求項１に記載の配線基板。
【請求項３】
前記凹み部の最深部が、前記突起電極の中心軸上に位置するとともに、前記ピンの中心軸上に位置していることを特徴とする請求項１または２に記載の配線基板。
【請求項４】
前記突起電極は、最外周よりも前記突起電極の中心軸寄りの位置に最突出部を有し、
前記突起電極の表面は、前記最外周から前記最突出部に向かって徐々に高くなり、前記最突出部から前記最深部に向かって徐々に低くなる形状をなしている
ことを特徴とする請求項３に記載の配線基板。
【請求項５】
前記複数の突起電極は、外径が前記頭部の外径よりも大きく設定されていることを特徴とする請求項１乃至４のいずれか１項に記載の配線基板。
【請求項６】
前記はんだ部の最大径が、前記突起電極の外径よりも大きく設定されることを特徴とする請求項１乃至５のいずれか１項に記載の配線基板。
【請求項７】
請求項１乃至６のいずれか１項に記載の配線基板を製造する方法であって、
複数の層間絶縁層を積層してなる積層部を準備する積層部準備工程と、
前記基板裏面を有する最下層の前記層間絶縁層上に前記突起電極を形成する突起電極形成工程と、
前記頭部を前記突起電極側に向け、かつ、前記軸部を支持した状態で、前記複数のピンを前記配線基板よりも下方に配置した後、前記頭部を前記突起電極にはんだ付けするはんだ付け工程と
を含むことを特徴とする配線基板の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【公開番号】特開２０１３−１０５９７２（Ｐ２０１３−１０５９７２Ａ）
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願番号】特願２０１１−２５０３７１（Ｐ２０１１−２５０３７１）
【出願日】平成２３年１１月１６日（２０１１．１１．１６）
【出願人】（０００００４５４７）日本特殊陶業株式会社 (2,912)
【Ｆターム（参考）】
【公開日】平成２５年５月３０日（２０１３．５．３０）
【国際特許分類】
【出願日】平成２３年１１月１６日（２０１１．１１．１６）
【出願人】（０００００４５４７）日本特殊陶業株式会社 (2,912)
【Ｆターム（参考）】
[ Back to top ]