集積型可融リンクを有するプリント回路板アセンブリ
【課題】好適な電気アセンブリを提供すること。
【解決手段】本発明は、概して回路ジオメトリに直接集積された薄膜ヒューズを有するＰＣ板アセンブリに関し、本発明は、たとえば、複数の電気回路ジオメトリを規定するように、表面上に堆積された複数の導電性トレース（２５、３０）を有するプリント回路板を含むプリント回路板アセンブリ（１０）を提供する。複数の薄膜ヒューズ（３５）がプリント回路板上に堆積され、各ヒューズは、複数の導電性トレースの１つに回路保護を提供する。
【解決手段】本発明は、概して回路ジオメトリに直接集積された薄膜ヒューズを有するＰＣ板アセンブリに関し、本発明は、たとえば、複数の電気回路ジオメトリを規定するように、表面上に堆積された複数の導電性トレース（２５、３０）を有するプリント回路板を含むプリント回路板アセンブリ（１０）を提供する。複数の薄膜ヒューズ（３５）がプリント回路板上に堆積され、各ヒューズは、複数の導電性トレースの１つに回路保護を提供する。
【発明の詳細な説明】
【技術分野】
【０００１】
（技術分野）
本発明は、概して回路ジオメトリに直接集積された薄膜ヒューズを有するＰＣ板アセンブリに関する。
【背景技術】
【０００２】
（発明の背景）
従来のプリント回路（「ＰＣ」）板は、概して電気絶縁基板の薄板構成、導電層および接着剤を含む。接着剤は、導電層を絶縁体基板に接合する。例えば、銅クラッディングは、通常以下の材料、すなわちＦＲ−４、エポキシ、セラミック、ガラス−エポキシ混合物、ポリイミド、メラミンおよび電気絶縁体ポリマーのいずれかで形成される絶縁基板の表面を覆う。ＰＣ板の製造業者らは、多様な技術を用いて、導電層の一部を腐食させ、所望の電気回路ジオメトリを規定する導電トレースを残す。
【０００３】
さらに、多様な技術を用いて、個別に表面上に実装されたヒューズを含む電子部品を、これらの導電トレースに取り付けおよび相互接続させ、回路モジュール、アセンブリ、あるいはサブアセンブリを形成してきた。これらの個別に表面上に設置された電子部品は、典型的には導電トレースにはんだ付け、あるいは電気接続される。しかしながら、今日のアプリケーションの多くは、小型化条件がＰＣ板のデザインを決定する。ＰＣ板には、平面状基板の「実装可能面積（ｒｅａｌ ｅｓｔａｔｅ）」が最小限であり得る単一ＰＣ板アプリケーション、および複数のＰＣ板が垂直にスタックされなければならないマルチボードアプリケーションが含まれる。従って、規定された回路ジオメトリを保護するために、直接回路ジオメトリに集積されている薄膜電気ヒューズ、あるいは導電トレースを有するＰＣ板アセンブリが必要とされている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、この必要性に応え、かつこれらおよびその他の問題を解決するようにデザインされたものである。
【課題を解決するための手段】
【０００５】
（発明の要旨）
本発明は、ＰＣ板アセンブリの規定された回路ジオメトリに対して集積回路保護を提供することを目的とする。
【０００６】
本発明は、集積回路保護を有するＰＣ板アセンブリを製造する方法を提供することもまた目的とする。
【０００７】
本発明の第１の局面において、ＰＣ板の第１の表面上の電気回路ジオメトリを規定する、導電トレースを備えたＰＣ板アセンブリが提供される。ＰＣ板上の薄膜ヒューズは、導電トレースの第１の部分と第２部分とを電気的に接続する。この薄膜ヒューズは、第１の導電層および第２の導電層を含む可融リンクを有する。第２の導電層は、第１の導電層を構成する材料以外の材料により構成される。
【０００８】
本発明の第２の局面において、第１および第２の導電トレースを第１の表面上に有する、電気的絶縁基板を含む電気的アセンブリが提供される。これらの導電トレースは、それらに接続する電気部品を有するように構成されている。可融リンクは基板の第１の表面上に形成され、第１および第２の導電トレースを電気的に接続する。この可融リンクは、第１および第２の導電層を含み、第２の導電層は第１の導電層を構成する材料以外の材料により構成される。保護コーティングが可融リンクを覆っている。
【０００９】
本発明の第３の局面において、集積回路保護を有する電気的アセンブリを製造する方法が提供される。この電気的アセンブリは、その第１の表面上の電気的回路ジオメトリを規定する導電トレースを有する、電気的絶縁基板を含む。この方法は、電気的絶縁基板を露出するように導電トレースの一部を除去し、第１および第２の回路トレースを形成する工程を含む。第１の導電層は露出された基板上に堆積され、第１の回路トレースと第２の回路トレースとを接続する。第２の導電層は第１の導電層上に堆積され、可融リンクを形成する。
【００１０】
本発明の第４の局面において、集積回路保護を有する電気的アセンブリを製造する方法が提供される。この方法は、絶縁基板の表面を調整して、基板表面を導電層と結合しやすくする工程を含む。第１の導電層（すなわち可融要素）は、絶縁基板の粗い表面上に付与される。導電トレースは、絶縁基板に積層されて、可融要素がそれらの導電トレースを電気的に接続する。第２の導電層は、第１の導電層上に付与され、可融リンクを形成する。最後に、保護層が可融リンクに付与される。
【００１１】
本発明の最後の局面において、集積回路保護を有するＰＣ板アセンブリを製造する方法もまた提供される。ＰＣ板アセンブリは、基板の表面に取り付けられた第１の導電層を有する、電気的絶縁基板を備える。この製造方法は、導電層の一部を除去し、回路ジオメトリを規定する工程を含む。第２の導電層は、回路ジオメトリに付与され、可融リンクを形成する。最終工程において、保護コーティングが可融リンクに付与される。
【００１２】
本発明の他の特徴および利点は、以下の図面と合わせて後続の詳細から明らかとなる。
【発明を実施するための最良の形態】
【００１３】
（好適な実施形態の詳細な説明）
本発明が理解され得るために、以下、添付の図面を参照しながら例示として本発明を説明する。
【００１４】
本発明は、多くの異なる形における実施形態が可能であるが、本開示が、本発明の原理の例示と見なされ、図示説明する実施形態に本発明の広範な局面を限定することを意図するものではないという理解のもと、本発明の実施形態を図に示し、本明細書において詳細に説明する。
【００１５】
本発明は、薄膜ヒューズを直接ＰＣボードの回路に集積する。図１を参照して、本発明による電気的アセンブリ１０は、第１の表面２０を有する電気的絶縁基板１５を含む。第１の表面２０上には、第１および第２の導電トレース２５、３０があり、追加の電気的要素を接続するように適合されている。第１の表面２０上には、可融性のリンク３５があり、第１および第２の導電トレース２５、３０に電気的に接続されている。可融性のリンク３５は、第１の導電層４０および第２の導電層４５を含む。第２の導電層４５は、第１の導電層４０上に堆積され、第１の導電層４０に含まれる材料以外の材料から構成される。保護被覆５０が、可融性のリンク３５を覆い、可融性のリンク３５を衝撃および酸化から保護する。
【００１６】
図２は、垂直にスタックされたＰＣボード１５ａ、１５ｂで構成される電気的アセンブリ１０を示す。ＰＣボード１５ａは、その表面、即ち、可融性のリンク３５を介して接続された導電トレース２５、３０に集積ヒューズ保護を有する。可融性のリンクは、第１および第２の導電層４０、４５を含む。保護被膜５０が可融性のリンク３５を覆う。ＰＣボード１５ｂは、ＰＣボード１５ａ上に垂直にスタックされている。最終的に、ＰＣボード１５ａ、１５ｂは積層されて、単一のアセンブリを形成する。ＰＣボード１５ｂは、ＰＣボード１５ａに接続された、可融性のリンク３５を含む、電子的要素への電気的アクセスを可能にする開口５１、５２を有する。本発明が、図２に示すような複数の垂直スタックされたＰＣボードから構成される電気的アセンブリを想定していることを理解されたい。
【００１７】
ＰＣボードの回路に直接集積された薄膜ヒューズを有する電気的アセンブリのための２つの好適な方法を説明する。第１の好適な方法では、既存の回路の一部を除去し、ＰＣボードの絶縁基板を露出する。次に、従来の鍍金技術を用いて、絶縁基板上に薄膜ヒューズを形成する。この方法は、本明細書において「直接堆積法」と称する。第２の好適な方法では、既存の回路にヒューズを直接エッチングすることにより、薄膜ヒューズがＰＣボードに直接集積される。この方法は、本明細書において「直接エッチング法」と称する。
【００１８】
（図３Ａ〜図３Ｋに示す実施形態）
直接堆積法の好適な実施形態による電気的アセンブリを製造するための様々な工程を図３Ａ〜図３Ｋを参照しながら説明する。図３Ａおよび図３Ｂに図示するように、導電性被覆面６５を有するＰＣ板６０をフォトレジスト材料７０で被覆する。典型的には、ＰＣ板６０は、電気絶縁性基板（例えば、セラミック、ガラスエポキシ、電気絶縁性ポリマー、およびＦＲ４エポキシ）と、接着剤と、導電性箔との積層体である。複数の導電性トレース１２０は、当該分野においては周知であるように、マスクまたはフォトリソグラフィ技術を用いてＰＣ板６０上にイメージングする。導電性トレース１２０の所望のジオメトリ（ｇｅｏｍｅｔｒｙ）を形成する非マスクフォトレジスト材料７１を硬化する。
【００１９】
図３Ｃを参照して、硬化したフォトレジスト材料７１を現像し、これにより、未硬化フォトレジスト材料を除去して、導電性トレース１２０を規定する導電性被覆面６５を露出させる。図３Ｄに示す次の工程において、好ましくは層６５を塩化鉄（III)溶液に供することにより露出した導電性被覆面６５をエッチング除去し、これにより、ＰＣ板６０の絶縁性基板８７を露出させて、導電性トレース１２０のジオメトリを、硬化したフォトレジスト７１によって保護された状態で後に残す。
【００２０】
図３Ｅにおいて、硬化したフォトレジスト７１の一部（可融リンクの長さにほぼ等しい）を剥離し、これにより、導電性トレース１２０の中央部分１２１を露出させる。部分１２１を塩化鉄（III)溶液に供することにより露出した中央部分１２１をエッチング除去し、これにより、導電性トレース１２０の各部分間において電気絶縁性基板８７を露出させる。導電性トレース１２０の各部分間において露出した電気絶縁性基板８７上に導電性層を堆積することによって、可融リンクが形成されるので、この絶縁性基板８７の表面に接着剤が存在しないようにすることが重要である。これにより、堆積された可融リンクと露出した絶縁性基板８７とが確実に接続されるようになる。その後、導電性トレース１２０を被覆する残りの硬化したフォトレジストを除去し、これにより、複数の第１および第２の回路トレース１２５、１３０を形成する（図３Ｆ）。
【００２１】
図３Ｇを参照して、第１の導電性層１３５を基板８７上に堆積して、第１および第２の回路トレース１２５、１３０をそれぞれ接続する。好適な方法において、第１の導電性層１３５は、銅を含み、従来の無電解めっき技術を用いて基板上にめっきされる。
【００２２】
次の工程において、可融リンクのジオメトリが規定される。これは、導電性トレースを規定するのと同様に行われる（図３Ａ〜図３Ｄを参照）。図３Ｈ〜図３Ｊを参照して、フォトレジスト材料７０を、第１の導電性層１３５に塗布する。可融リンクのジオメトリを、当該分野においては周知であるように、マスクまたはフォトリソグラフィ技術を用いてフォトレジスト材料７０上にイメージングする。可融リンクのジオメトリを保護している非マスクフォトレジスト材料７１を硬化する。硬化したフォトレジスト７１を現像し、これにより、未硬化フォトレジスト材料を除去して、第１の導電性層１３５の部分を露出させる。好ましくは塩化鉄（III)溶液によって、第１の導電性層１３５の露出した部分をエッチング除去する。硬化したフォトレジスト材料７１によって保護されるこの可融リンクのジオメトリは、後に残る（図３Ｉ）。
【００２３】
図３Ｉに示す好適な実施形態において、可融リンクのジオメトリは、第１および第２の導電性トレース１２５、１３０の上に部分的に重なる端子パッド１３７を接続する薄い可融要素１３６を含み、これにより、それぞれ、確実な電気的接続状態を確保する。集積フューズおよび電気的アセンブリの所望の用途および定格に応じて、全体的な寸法を含む可融リンクのジオメトリが変わることが理解されるべきである。
【００２４】
図３Ｊを参照して、薄い可融要素１３６を保護する硬化したフォトレジスト材料７１の部分を剥離し、これにより、第１の導電性層１３５を露出させる。好ましくは錫または錫／鉛合金である第２の導電性層１３８を、可融リンク１３９を形成する薄い可融要素１３６の露出部分に塗布する。残りの硬化したフォトレジスト材料を、端子パッド１３７および薄い可融要素１３６から剥離し、これにより、第１の導電性層１３５を露出させる。図３Ｋに示す最終工程において、保護コーティング１４０を、可融リンク１３９に塗布する。好ましくは、保護コーティングはポリマー性材料である。ポリカーボネートフィルムは、保護コーティング１４０としての使用に非常に適している。
【００２５】
第１の導電性層１３５は、厚さｔclを有する。回路トレース１２５、１３０は、厚さｔctを有する。導電性層１３５が無電解めっきされた銅であり、回路トレース１２５、１３０が典型的に銅箔である好適な実施形態においては、ｔflはｔct未満である。
【００２６】
（図４Ａ〜４Ｅに示す実施形態）
図４Ａ〜４Ｅを参照して、直接堆積法の第２の実施形態を説明する。この方法において、絶縁基板１５０が提供される。絶縁基板の表面は、メッキ性を高めるために予め調整してあり、あるいは粗くされる。表面は、ＭｎＯ4に曝すことにより化学的に調整されてもよく、あるいはサンドブラスト加工などにより機械的に調整されてもよい。第１の導電層１３５が、絶縁基板１５０の処理面に付与される（図４Ｂ）。導電層は、例えば積層または無電解メッキなどの任意の従来技術によって付与され得る。好ましくは、第１の導電層１３５は無電解メッキされた銅を含んでなる。
【００２７】
図４Ｃを参照して、回路トレース１２５、１３０が第１の導電層１３５に電気的に接続されるように、回路トレース１２５、１３０を絶縁基板１５０に積層する。第２の導電層１３８を第１の導電層１３５に付与することにより、可融リンク１３９（図４Ｄ）を形成する。図４Ｅに示す最後の工程において、保護コーティング１４０を可融リンク１３９に付与することにより、可融リンク１３９を酸化物の形成および機械的応力の印加から保護する。
【００２８】
（図５Ａ〜５Ｆに示す実施形態）
直接エッチング法に基づいて電気的アセンブリを製造するための様々な工程を、図５Ａ〜５Ｈを参照して説明する。図５Ａにおいて、直接エッチング法は、回路ジオメトリが規定されていない外側の第１導電層６５を有する、従来の「バージン」ＰＣ板６０上に行われる。典型的には、ＰＣ板６０は電気的に絶縁性の基板（例えばセラミック、ガラスエポキシ、電気的に絶縁性のポリマー、およびＦＲ４エポキシ）、接着剤、および導電性箔の積層体である。直接エッチング法はまた、既に回路ジオメトリが規定されたＰＣ板上にも行い得ることが、当業者には理解される。
【００２９】
本発明の直接エッチング法によれば、従来のフォトリソグラフィ技術を用いて回路ジオメトリを第１の導電層６５にエッチングする。まず図５Ｂを参照して、ＰＣ板６０をフォトレジスト材料７０で覆う。上述のマスクまたはフォトリソグラフィ技術を用いて、回路トレース１２５、１３０および可融要素８５を基板６０上にイメージングする。マスクされていないフォトレジスト材料７１（すなわち回路トレース１２５、１３０を保護する材料および可融要素８５を保護する材料）を硬化する。
【００３０】
図５Ｃを参照すると、硬化したフォトレジスト材料７１は現像され、未硬化のフォトレジスト材料は除去されて、それによりＰＣ板６０の第１の導電層６５が露出する。硬化したフォトレジスト材料は７１は、さらなる処理工程中に、回路トレース１２５、１３０および可融要素８５を規定し、かつ保護する。ＰＣ板６０の露出した第１の導電層６５は、好適には露出した第１の導電層６５を塩化鉄（ＩＩＩ）溶液に曝すことによって、エッチングにより除去され、それによりＰＣ板６０の絶縁基板８７が露出する（図５Ｄ）。
【００３１】
直接堆積法に従って製造された電気アセンブリとは対照的に、直接エッチング法の場合は、回路トレース１２５、１３０および可融要素８５が同一の構造物、すなわち第１の導電層６５から形成される（図６と図７とを比較されたい）。従来のＰＣ板の場合、この構造物は概して金属箔、典型的には銅である。ヒューズをとばせるために、可融要素８５は好適には、回路トレース１２５、１３０の幅よりも小さい幅を有する。可融要素８５および回路トレース１２５、１３０のディメンションは、図５Ｂに関して上述したようにイメージング工程中に制御され得る。
【００３２】
第２の導電層１３８は可融要素８５に付与されて、可融リンク１３９を形成する。可融要素８５に対する第２の導電層１３８の付与は、可融リンク１３９の融点を、回路トレース１２５、１３０の融点よりも低下させる。これは、一般にＭ効果として知られている。
【００３３】
回路トレース１２５、１３０が銅箔を含み、かつ、第２の導電層１３８が半田、錫、鉛またはそれらの合金を含む、好適な実施形態において、導電トレース１２５、１３０と可融リンク１３９との間の融点の差は、約１２５０°Ｆである。可融リンク１３９の融点を低下させることにより、集積ヒューズの定格が制御され得る。さらに、ＰＣ板からの付着の存在によって起こる炭素のトラッキングおよび焦げが回避され得る。
【００３４】
図５Ｅに示すように、硬化したフォトレジスト材料７１の一部分を可融要素８５から剥離して第１の導電層６５を露出させることにより、第２の導電層１３８が可融要素８５に付与される。その後、第２の導電層１３８が、任意の従来の堆積法（例えば、蒸着、スパッタリング、メッキ）により、第１の導電層６５の露出した部分に付与されて、可融リンク１３９を形成する。
【００３５】
上述したように、好適な実施形態において、可融リンク１３９は、可融要素８５と第２の導電層１３８とを含む。可融リンク１３９の融点を低下させるために、第２の導電層１３８は、第１の導電層６５を構成する材料以外の材料を含む。例えば、第２の導電層１３８は、半田、錫、鉛またはそれらの合金を含み、第１の導電層６５は、銅、銀、ニッケル、チタン、アルミニウムおよびそれらの合金からなる群より選択される金属を含む。
【００３６】
最後に、硬化したフォトレジスト材料７１の残りが、回路トレース１２５、１３０および可融要素８５から剥離され、保護コーティング１４０が可融リンク１３９上に堆積されて、リンク１３９を衝撃および酸化から保護する。好適には、保護コーティング１４０はポリマー材料である。ポリカーボネート膜１４０が保護コーティング１４０として用いられるに適している。
【００３７】
図６は、本発明の直接堆積法によって製造された電気アセンブリ１０の前面図である。図７は、本発明の直接エッチング法によって製造された電気アセンブリ１０の前面図である。図６および図７には、単一の集積ヒューズ１５０のみが示されており、図３Ａ〜３Ｋ、図４Ａ〜図４Ｅ、および図５Ａ〜図５Ｆの様々なプロセス工程は限定された数の集積ヒューズに対して実施されるが、当業者には、本発明の電気アセンブリ１０は複数の集積ヒューズを有し得ることが理解されるべきである。
【００３８】
本発明はその意図または中心的特徴から逸脱することなく他の特定の形態で具現化されることが理解される。従って、本実施例および実施形態は、すべての局面で例としてのものであり本発明を限定しないと考えられるべきであり、本発明は本明細書に示された詳細によって限定されることはない。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施形態による集積回路保護を有する電気的アセンブリの上面図である。
【図２】本発明の第２の実施形態による集積回路保護を有する電気的アセンブリの側面図である。
【図３Ａ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｂ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｃ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｄ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｅ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｆ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｇ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｈ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｉ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｊ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｋ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図４Ａ】本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図である。
【図４Ｂ】本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図である。
【図４Ｃ】本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図である。
【図４Ｄ】本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図である。
【図４Ｅ】本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図である。
【図５Ａ】本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を示す図である。
【図５Ｂ】本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を示す図である。
【図５Ｃ】本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を示す図である。
【図５Ｄ】本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を示す図である。
【図５Ｅ】本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を示す図である。
【図５Ｆ】本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を示す図である。
【図６】本発明による直接堆積法により製造された電気的アセンブリの正面図である。
【図７】本発明による直接エッチング法により製造された電気的アセンブリの正面図である。
【技術分野】
【０００１】
（技術分野）
本発明は、概して回路ジオメトリに直接集積された薄膜ヒューズを有するＰＣ板アセンブリに関する。
【背景技術】
【０００２】
（発明の背景）
従来のプリント回路（「ＰＣ」）板は、概して電気絶縁基板の薄板構成、導電層および接着剤を含む。接着剤は、導電層を絶縁体基板に接合する。例えば、銅クラッディングは、通常以下の材料、すなわちＦＲ−４、エポキシ、セラミック、ガラス−エポキシ混合物、ポリイミド、メラミンおよび電気絶縁体ポリマーのいずれかで形成される絶縁基板の表面を覆う。ＰＣ板の製造業者らは、多様な技術を用いて、導電層の一部を腐食させ、所望の電気回路ジオメトリを規定する導電トレースを残す。
【０００３】
さらに、多様な技術を用いて、個別に表面上に実装されたヒューズを含む電子部品を、これらの導電トレースに取り付けおよび相互接続させ、回路モジュール、アセンブリ、あるいはサブアセンブリを形成してきた。これらの個別に表面上に設置された電子部品は、典型的には導電トレースにはんだ付け、あるいは電気接続される。しかしながら、今日のアプリケーションの多くは、小型化条件がＰＣ板のデザインを決定する。ＰＣ板には、平面状基板の「実装可能面積（ｒｅａｌ ｅｓｔａｔｅ）」が最小限であり得る単一ＰＣ板アプリケーション、および複数のＰＣ板が垂直にスタックされなければならないマルチボードアプリケーションが含まれる。従って、規定された回路ジオメトリを保護するために、直接回路ジオメトリに集積されている薄膜電気ヒューズ、あるいは導電トレースを有するＰＣ板アセンブリが必要とされている。
【発明の開示】
【発明が解決しようとする課題】
【０００４】
本発明は、この必要性に応え、かつこれらおよびその他の問題を解決するようにデザインされたものである。
【課題を解決するための手段】
【０００５】
（発明の要旨）
本発明は、ＰＣ板アセンブリの規定された回路ジオメトリに対して集積回路保護を提供することを目的とする。
【０００６】
本発明は、集積回路保護を有するＰＣ板アセンブリを製造する方法を提供することもまた目的とする。
【０００７】
本発明の第１の局面において、ＰＣ板の第１の表面上の電気回路ジオメトリを規定する、導電トレースを備えたＰＣ板アセンブリが提供される。ＰＣ板上の薄膜ヒューズは、導電トレースの第１の部分と第２部分とを電気的に接続する。この薄膜ヒューズは、第１の導電層および第２の導電層を含む可融リンクを有する。第２の導電層は、第１の導電層を構成する材料以外の材料により構成される。
【０００８】
本発明の第２の局面において、第１および第２の導電トレースを第１の表面上に有する、電気的絶縁基板を含む電気的アセンブリが提供される。これらの導電トレースは、それらに接続する電気部品を有するように構成されている。可融リンクは基板の第１の表面上に形成され、第１および第２の導電トレースを電気的に接続する。この可融リンクは、第１および第２の導電層を含み、第２の導電層は第１の導電層を構成する材料以外の材料により構成される。保護コーティングが可融リンクを覆っている。
【０００９】
本発明の第３の局面において、集積回路保護を有する電気的アセンブリを製造する方法が提供される。この電気的アセンブリは、その第１の表面上の電気的回路ジオメトリを規定する導電トレースを有する、電気的絶縁基板を含む。この方法は、電気的絶縁基板を露出するように導電トレースの一部を除去し、第１および第２の回路トレースを形成する工程を含む。第１の導電層は露出された基板上に堆積され、第１の回路トレースと第２の回路トレースとを接続する。第２の導電層は第１の導電層上に堆積され、可融リンクを形成する。
【００１０】
本発明の第４の局面において、集積回路保護を有する電気的アセンブリを製造する方法が提供される。この方法は、絶縁基板の表面を調整して、基板表面を導電層と結合しやすくする工程を含む。第１の導電層（すなわち可融要素）は、絶縁基板の粗い表面上に付与される。導電トレースは、絶縁基板に積層されて、可融要素がそれらの導電トレースを電気的に接続する。第２の導電層は、第１の導電層上に付与され、可融リンクを形成する。最後に、保護層が可融リンクに付与される。
【００１１】
本発明の最後の局面において、集積回路保護を有するＰＣ板アセンブリを製造する方法もまた提供される。ＰＣ板アセンブリは、基板の表面に取り付けられた第１の導電層を有する、電気的絶縁基板を備える。この製造方法は、導電層の一部を除去し、回路ジオメトリを規定する工程を含む。第２の導電層は、回路ジオメトリに付与され、可融リンクを形成する。最終工程において、保護コーティングが可融リンクに付与される。
【００１２】
本発明の他の特徴および利点は、以下の図面と合わせて後続の詳細から明らかとなる。
【発明を実施するための最良の形態】
【００１３】
（好適な実施形態の詳細な説明）
本発明が理解され得るために、以下、添付の図面を参照しながら例示として本発明を説明する。
【００１４】
本発明は、多くの異なる形における実施形態が可能であるが、本開示が、本発明の原理の例示と見なされ、図示説明する実施形態に本発明の広範な局面を限定することを意図するものではないという理解のもと、本発明の実施形態を図に示し、本明細書において詳細に説明する。
【００１５】
本発明は、薄膜ヒューズを直接ＰＣボードの回路に集積する。図１を参照して、本発明による電気的アセンブリ１０は、第１の表面２０を有する電気的絶縁基板１５を含む。第１の表面２０上には、第１および第２の導電トレース２５、３０があり、追加の電気的要素を接続するように適合されている。第１の表面２０上には、可融性のリンク３５があり、第１および第２の導電トレース２５、３０に電気的に接続されている。可融性のリンク３５は、第１の導電層４０および第２の導電層４５を含む。第２の導電層４５は、第１の導電層４０上に堆積され、第１の導電層４０に含まれる材料以外の材料から構成される。保護被覆５０が、可融性のリンク３５を覆い、可融性のリンク３５を衝撃および酸化から保護する。
【００１６】
図２は、垂直にスタックされたＰＣボード１５ａ、１５ｂで構成される電気的アセンブリ１０を示す。ＰＣボード１５ａは、その表面、即ち、可融性のリンク３５を介して接続された導電トレース２５、３０に集積ヒューズ保護を有する。可融性のリンクは、第１および第２の導電層４０、４５を含む。保護被膜５０が可融性のリンク３５を覆う。ＰＣボード１５ｂは、ＰＣボード１５ａ上に垂直にスタックされている。最終的に、ＰＣボード１５ａ、１５ｂは積層されて、単一のアセンブリを形成する。ＰＣボード１５ｂは、ＰＣボード１５ａに接続された、可融性のリンク３５を含む、電子的要素への電気的アクセスを可能にする開口５１、５２を有する。本発明が、図２に示すような複数の垂直スタックされたＰＣボードから構成される電気的アセンブリを想定していることを理解されたい。
【００１７】
ＰＣボードの回路に直接集積された薄膜ヒューズを有する電気的アセンブリのための２つの好適な方法を説明する。第１の好適な方法では、既存の回路の一部を除去し、ＰＣボードの絶縁基板を露出する。次に、従来の鍍金技術を用いて、絶縁基板上に薄膜ヒューズを形成する。この方法は、本明細書において「直接堆積法」と称する。第２の好適な方法では、既存の回路にヒューズを直接エッチングすることにより、薄膜ヒューズがＰＣボードに直接集積される。この方法は、本明細書において「直接エッチング法」と称する。
【００１８】
（図３Ａ〜図３Ｋに示す実施形態）
直接堆積法の好適な実施形態による電気的アセンブリを製造するための様々な工程を図３Ａ〜図３Ｋを参照しながら説明する。図３Ａおよび図３Ｂに図示するように、導電性被覆面６５を有するＰＣ板６０をフォトレジスト材料７０で被覆する。典型的には、ＰＣ板６０は、電気絶縁性基板（例えば、セラミック、ガラスエポキシ、電気絶縁性ポリマー、およびＦＲ４エポキシ）と、接着剤と、導電性箔との積層体である。複数の導電性トレース１２０は、当該分野においては周知であるように、マスクまたはフォトリソグラフィ技術を用いてＰＣ板６０上にイメージングする。導電性トレース１２０の所望のジオメトリ（ｇｅｏｍｅｔｒｙ）を形成する非マスクフォトレジスト材料７１を硬化する。
【００１９】
図３Ｃを参照して、硬化したフォトレジスト材料７１を現像し、これにより、未硬化フォトレジスト材料を除去して、導電性トレース１２０を規定する導電性被覆面６５を露出させる。図３Ｄに示す次の工程において、好ましくは層６５を塩化鉄（III)溶液に供することにより露出した導電性被覆面６５をエッチング除去し、これにより、ＰＣ板６０の絶縁性基板８７を露出させて、導電性トレース１２０のジオメトリを、硬化したフォトレジスト７１によって保護された状態で後に残す。
【００２０】
図３Ｅにおいて、硬化したフォトレジスト７１の一部（可融リンクの長さにほぼ等しい）を剥離し、これにより、導電性トレース１２０の中央部分１２１を露出させる。部分１２１を塩化鉄（III)溶液に供することにより露出した中央部分１２１をエッチング除去し、これにより、導電性トレース１２０の各部分間において電気絶縁性基板８７を露出させる。導電性トレース１２０の各部分間において露出した電気絶縁性基板８７上に導電性層を堆積することによって、可融リンクが形成されるので、この絶縁性基板８７の表面に接着剤が存在しないようにすることが重要である。これにより、堆積された可融リンクと露出した絶縁性基板８７とが確実に接続されるようになる。その後、導電性トレース１２０を被覆する残りの硬化したフォトレジストを除去し、これにより、複数の第１および第２の回路トレース１２５、１３０を形成する（図３Ｆ）。
【００２１】
図３Ｇを参照して、第１の導電性層１３５を基板８７上に堆積して、第１および第２の回路トレース１２５、１３０をそれぞれ接続する。好適な方法において、第１の導電性層１３５は、銅を含み、従来の無電解めっき技術を用いて基板上にめっきされる。
【００２２】
次の工程において、可融リンクのジオメトリが規定される。これは、導電性トレースを規定するのと同様に行われる（図３Ａ〜図３Ｄを参照）。図３Ｈ〜図３Ｊを参照して、フォトレジスト材料７０を、第１の導電性層１３５に塗布する。可融リンクのジオメトリを、当該分野においては周知であるように、マスクまたはフォトリソグラフィ技術を用いてフォトレジスト材料７０上にイメージングする。可融リンクのジオメトリを保護している非マスクフォトレジスト材料７１を硬化する。硬化したフォトレジスト７１を現像し、これにより、未硬化フォトレジスト材料を除去して、第１の導電性層１３５の部分を露出させる。好ましくは塩化鉄（III)溶液によって、第１の導電性層１３５の露出した部分をエッチング除去する。硬化したフォトレジスト材料７１によって保護されるこの可融リンクのジオメトリは、後に残る（図３Ｉ）。
【００２３】
図３Ｉに示す好適な実施形態において、可融リンクのジオメトリは、第１および第２の導電性トレース１２５、１３０の上に部分的に重なる端子パッド１３７を接続する薄い可融要素１３６を含み、これにより、それぞれ、確実な電気的接続状態を確保する。集積フューズおよび電気的アセンブリの所望の用途および定格に応じて、全体的な寸法を含む可融リンクのジオメトリが変わることが理解されるべきである。
【００２４】
図３Ｊを参照して、薄い可融要素１３６を保護する硬化したフォトレジスト材料７１の部分を剥離し、これにより、第１の導電性層１３５を露出させる。好ましくは錫または錫／鉛合金である第２の導電性層１３８を、可融リンク１３９を形成する薄い可融要素１３６の露出部分に塗布する。残りの硬化したフォトレジスト材料を、端子パッド１３７および薄い可融要素１３６から剥離し、これにより、第１の導電性層１３５を露出させる。図３Ｋに示す最終工程において、保護コーティング１４０を、可融リンク１３９に塗布する。好ましくは、保護コーティングはポリマー性材料である。ポリカーボネートフィルムは、保護コーティング１４０としての使用に非常に適している。
【００２５】
第１の導電性層１３５は、厚さｔclを有する。回路トレース１２５、１３０は、厚さｔctを有する。導電性層１３５が無電解めっきされた銅であり、回路トレース１２５、１３０が典型的に銅箔である好適な実施形態においては、ｔflはｔct未満である。
【００２６】
（図４Ａ〜４Ｅに示す実施形態）
図４Ａ〜４Ｅを参照して、直接堆積法の第２の実施形態を説明する。この方法において、絶縁基板１５０が提供される。絶縁基板の表面は、メッキ性を高めるために予め調整してあり、あるいは粗くされる。表面は、ＭｎＯ4に曝すことにより化学的に調整されてもよく、あるいはサンドブラスト加工などにより機械的に調整されてもよい。第１の導電層１３５が、絶縁基板１５０の処理面に付与される（図４Ｂ）。導電層は、例えば積層または無電解メッキなどの任意の従来技術によって付与され得る。好ましくは、第１の導電層１３５は無電解メッキされた銅を含んでなる。
【００２７】
図４Ｃを参照して、回路トレース１２５、１３０が第１の導電層１３５に電気的に接続されるように、回路トレース１２５、１３０を絶縁基板１５０に積層する。第２の導電層１３８を第１の導電層１３５に付与することにより、可融リンク１３９（図４Ｄ）を形成する。図４Ｅに示す最後の工程において、保護コーティング１４０を可融リンク１３９に付与することにより、可融リンク１３９を酸化物の形成および機械的応力の印加から保護する。
【００２８】
（図５Ａ〜５Ｆに示す実施形態）
直接エッチング法に基づいて電気的アセンブリを製造するための様々な工程を、図５Ａ〜５Ｈを参照して説明する。図５Ａにおいて、直接エッチング法は、回路ジオメトリが規定されていない外側の第１導電層６５を有する、従来の「バージン」ＰＣ板６０上に行われる。典型的には、ＰＣ板６０は電気的に絶縁性の基板（例えばセラミック、ガラスエポキシ、電気的に絶縁性のポリマー、およびＦＲ４エポキシ）、接着剤、および導電性箔の積層体である。直接エッチング法はまた、既に回路ジオメトリが規定されたＰＣ板上にも行い得ることが、当業者には理解される。
【００２９】
本発明の直接エッチング法によれば、従来のフォトリソグラフィ技術を用いて回路ジオメトリを第１の導電層６５にエッチングする。まず図５Ｂを参照して、ＰＣ板６０をフォトレジスト材料７０で覆う。上述のマスクまたはフォトリソグラフィ技術を用いて、回路トレース１２５、１３０および可融要素８５を基板６０上にイメージングする。マスクされていないフォトレジスト材料７１（すなわち回路トレース１２５、１３０を保護する材料および可融要素８５を保護する材料）を硬化する。
【００３０】
図５Ｃを参照すると、硬化したフォトレジスト材料７１は現像され、未硬化のフォトレジスト材料は除去されて、それによりＰＣ板６０の第１の導電層６５が露出する。硬化したフォトレジスト材料は７１は、さらなる処理工程中に、回路トレース１２５、１３０および可融要素８５を規定し、かつ保護する。ＰＣ板６０の露出した第１の導電層６５は、好適には露出した第１の導電層６５を塩化鉄（ＩＩＩ）溶液に曝すことによって、エッチングにより除去され、それによりＰＣ板６０の絶縁基板８７が露出する（図５Ｄ）。
【００３１】
直接堆積法に従って製造された電気アセンブリとは対照的に、直接エッチング法の場合は、回路トレース１２５、１３０および可融要素８５が同一の構造物、すなわち第１の導電層６５から形成される（図６と図７とを比較されたい）。従来のＰＣ板の場合、この構造物は概して金属箔、典型的には銅である。ヒューズをとばせるために、可融要素８５は好適には、回路トレース１２５、１３０の幅よりも小さい幅を有する。可融要素８５および回路トレース１２５、１３０のディメンションは、図５Ｂに関して上述したようにイメージング工程中に制御され得る。
【００３２】
第２の導電層１３８は可融要素８５に付与されて、可融リンク１３９を形成する。可融要素８５に対する第２の導電層１３８の付与は、可融リンク１３９の融点を、回路トレース１２５、１３０の融点よりも低下させる。これは、一般にＭ効果として知られている。
【００３３】
回路トレース１２５、１３０が銅箔を含み、かつ、第２の導電層１３８が半田、錫、鉛またはそれらの合金を含む、好適な実施形態において、導電トレース１２５、１３０と可融リンク１３９との間の融点の差は、約１２５０°Ｆである。可融リンク１３９の融点を低下させることにより、集積ヒューズの定格が制御され得る。さらに、ＰＣ板からの付着の存在によって起こる炭素のトラッキングおよび焦げが回避され得る。
【００３４】
図５Ｅに示すように、硬化したフォトレジスト材料７１の一部分を可融要素８５から剥離して第１の導電層６５を露出させることにより、第２の導電層１３８が可融要素８５に付与される。その後、第２の導電層１３８が、任意の従来の堆積法（例えば、蒸着、スパッタリング、メッキ）により、第１の導電層６５の露出した部分に付与されて、可融リンク１３９を形成する。
【００３５】
上述したように、好適な実施形態において、可融リンク１３９は、可融要素８５と第２の導電層１３８とを含む。可融リンク１３９の融点を低下させるために、第２の導電層１３８は、第１の導電層６５を構成する材料以外の材料を含む。例えば、第２の導電層１３８は、半田、錫、鉛またはそれらの合金を含み、第１の導電層６５は、銅、銀、ニッケル、チタン、アルミニウムおよびそれらの合金からなる群より選択される金属を含む。
【００３６】
最後に、硬化したフォトレジスト材料７１の残りが、回路トレース１２５、１３０および可融要素８５から剥離され、保護コーティング１４０が可融リンク１３９上に堆積されて、リンク１３９を衝撃および酸化から保護する。好適には、保護コーティング１４０はポリマー材料である。ポリカーボネート膜１４０が保護コーティング１４０として用いられるに適している。
【００３７】
図６は、本発明の直接堆積法によって製造された電気アセンブリ１０の前面図である。図７は、本発明の直接エッチング法によって製造された電気アセンブリ１０の前面図である。図６および図７には、単一の集積ヒューズ１５０のみが示されており、図３Ａ〜３Ｋ、図４Ａ〜図４Ｅ、および図５Ａ〜図５Ｆの様々なプロセス工程は限定された数の集積ヒューズに対して実施されるが、当業者には、本発明の電気アセンブリ１０は複数の集積ヒューズを有し得ることが理解されるべきである。
【００３８】
本発明はその意図または中心的特徴から逸脱することなく他の特定の形態で具現化されることが理解される。従って、本実施例および実施形態は、すべての局面で例としてのものであり本発明を限定しないと考えられるべきであり、本発明は本明細書に示された詳細によって限定されることはない。
【図面の簡単な説明】
【００３９】
【図１】本発明の第１の実施形態による集積回路保護を有する電気的アセンブリの上面図である。
【図２】本発明の第２の実施形態による集積回路保護を有する電気的アセンブリの側面図である。
【図３Ａ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｂ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｃ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｄ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｅ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｆ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｇ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｈ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｉ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｊ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図３Ｋ】本発明による電気的アセンブリのための直接堆積法の第１の実施形態を示す図である。
【図４Ａ】本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図である。
【図４Ｂ】本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図である。
【図４Ｃ】本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図である。
【図４Ｄ】本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図である。
【図４Ｅ】本発明による電気的アセンブリのための直接堆積法の第２の実施形態を示す図である。
【図５Ａ】本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を示す図である。
【図５Ｂ】本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を示す図である。
【図５Ｃ】本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を示す図である。
【図５Ｄ】本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を示す図である。
【図５Ｅ】本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を示す図である。
【図５Ｆ】本発明による電気的アセンブリのための直接エッチング法の第１の実施形態を示す図である。
【図６】本発明による直接堆積法により製造された電気的アセンブリの正面図である。
【図７】本発明による直接エッチング法により製造された電気的アセンブリの正面図である。
【特許請求の範囲】
【請求項１】
本願明細書に記載の電気アセンブリ。
【請求項１】
本願明細書に記載の電気アセンブリ。
【図１】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【図３Ｈ】
【図３Ｉ】
【図３Ｊ】
【図３Ｋ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【図６】
【図７】
【図２】
【図３Ａ】
【図３Ｂ】
【図３Ｃ】
【図３Ｄ】
【図３Ｅ】
【図３Ｆ】
【図３Ｇ】
【図３Ｈ】
【図３Ｉ】
【図３Ｊ】
【図３Ｋ】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図５Ａ】
【図５Ｂ】
【図５Ｃ】
【図５Ｄ】
【図５Ｅ】
【図５Ｆ】
【図６】
【図７】
【公開番号】特開２００８−２１１２５７（Ｐ２００８−２１１２５７Ａ）
【公開日】平成２０年９月１１日（２００８．９．１１）
【国際特許分類】
【出願番号】特願２００８−１４７４８１（Ｐ２００８−１４７４８１）
【出願日】平成２０年６月４日（２００８．６．４）
【分割の表示】特願２０００−５２３８３７（Ｐ２０００−５２３８３７）の分割
【原出願日】平成１０年１１月３０日（１９９８．１１．３０）
【出願人】（５０００１８０４４）リッテルフューズ インコーポレイテッド (1)
【Ｆターム（参考）】
【公開日】平成２０年９月１１日（２００８．９．１１）
【国際特許分類】
【出願日】平成２０年６月４日（２００８．６．４）
【分割の表示】特願２０００−５２３８３７（Ｐ２０００−５２３８３７）の分割
【原出願日】平成１０年１１月３０日（１９９８．１１．３０）
【出願人】（５０００１８０４４）リッテルフューズ インコーポレイテッド (1)
【Ｆターム（参考）】
[ Back to top ]