電力増幅器
【課題】本発明は、高出力時及び低出力時において効率を向上させるためにコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを可変としつつ、通過位相及び入力反射を一定に保つことができる電力増幅器を提供することを目的とする。
【解決手段】本願の発明にかかる電力増幅器は、入力整合回路を経由した入力信号を増幅する増幅用トランジスタと、該増幅用トランジスタのコレクタ電圧を変化させる手段と、該増幅用トランジスタのアイドル電流を変化させるバイアス回路と、該増幅用トランジスタの出力電力の変化による効率の悪化を抑制するように該コレクタ電圧とアイドル電流を変化させる前後で、通過位相と入力反射を一定に保つように該入力整合回路の容量の値を変化させる補償回路と、を備えたことを特徴とする。
【解決手段】本願の発明にかかる電力増幅器は、入力整合回路を経由した入力信号を増幅する増幅用トランジスタと、該増幅用トランジスタのコレクタ電圧を変化させる手段と、該増幅用トランジスタのアイドル電流を変化させるバイアス回路と、該増幅用トランジスタの出力電力の変化による効率の悪化を抑制するように該コレクタ電圧とアイドル電流を変化させる前後で、通過位相と入力反射を一定に保つように該入力整合回路の容量の値を変化させる補償回路と、を備えたことを特徴とする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、増幅用トランジスタのコレクタ電圧とアイドル電流を変化させる電力増幅器に関する。
【背景技術】
【０００２】
特許文献１には、増幅用トランジスタ（高周波トランジスタ）のコレクタ電圧Ｖｃとアイドル電流Ｉｃｑ（以後、増幅用トランジスタのコレクタ電圧Ｖｃ又はアイドル電流Ｉｃｑを単にコレクタ電圧Ｖｃ又はアイドル電流Ｉｃｑという）を増幅用トランジスタの出力電力に応じて変化させる電力増幅器が開示されている。この電力増幅器は、出力電力が高いときはコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを高くし、出力電力が低いときはコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを低くすることで、出力電力が低い場合にも効率を向上させるものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２７４４３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電力増幅器をＷ−ＣＤＭＡ方式に適合させるためには、電力増幅器の信号の通過位相が出力電力に関わらず一定であることが求められる。また、電力増幅器の入力反射の劣化を抑制するためには、電力増幅器の入力反射は出力電力に関わらず最適な値を保つことが求められる。
【０００５】
ところが、特許文献１の場合のようにコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを変化させると増幅用トランジスタのＳパラメータが変化し、その変化の前後で通過位相及び入力反射が変化してしまう。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、高出力時及び低出力時において効率を向上させるためにコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを可変としつつ、通過位相及び入力反射を一定に保つことができる電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願の発明にかかる電力増幅器は、入力整合回路を経由した入力信号を増幅する増幅用トランジスタと、該増幅用トランジスタのコレクタ電圧を変化させる手段と、該増幅用トランジスタのアイドル電流を変化させるバイアス回路と、該増幅用トランジスタの出力電力の変化による効率の悪化を抑制するように該コレクタ電圧とアイドル電流を変化させる前後で、通過位相と入力反射を一定に保つように該入力整合回路の容量の値を変化させる補償回路と、を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、電力増幅器の効率を向上させるためにコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを可変としつつ、通過位相及び入力反射を一定に保つことができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る電力増幅器を示す図である。
【図２】本発明の実施の形態１に係るバイアス回路を示す図である。
【図３】高出力時及び低出力時における電力増幅器の効率などを示す図である。
【図４】本発明の実施の形態１に係る電力増幅器がコレクタ電圧とアイドル電流の変化の前後で通過位相と入力反射を一定に保つことを示す図である。
【図５】増幅用トランジスタのベース端から増幅用トランジスタ側を見込んだインピーダンスを示すスミスチャートである。
【図６】本発明の実施の形態２に係る電力増幅器の補償回路を示す図である。
【図７】本発明の実施の形態２に係る電力増幅器の補償回路の変形例を示す図である。
【図８】本発明の実施の形態２に係る電力増幅器の補償回路の変形例を示す図である。
【図９】本発明の実施の形態３に係る電力増幅器の補償回路を示す図である。
【図１０】本発明の実施の形態４に係る電力増幅器の補償回路を示す図である。
【図１１】本発明の実施の形態４に係る電力増幅器の補償回路の変形例を示す図である。
【図１２】本発明の実施の形態５に係る電力増幅器の補償回路を示す図である。
【図１３】本発明の実施の形態６に係る電力増幅器の補償回路を示す図である。
【図１４】本発明の実施の形態７に係る電力増幅器の補償回路を示す図である。
【図１５】本発明の実施の形態７に係る電力増幅器の補償回路の変形例を示す図である。
【図１６】本発明の実施の形態８に係る電力増幅器の補償回路を示す図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は本発明の実施の形態１に係る電力増幅器を示す図である。電力増幅器１０は電力増幅器１０の入力端子ＩＮと出力端子ＯＵＴを備えている。入力端子ＩＮには入力整合回路１２の一端が接続されている。入力整合回路１２の他端には容量Ｃ１を介して増幅用トランジスタＴｒ１のベースが接続されている。増幅用トランジスタＴｒ１はヘテロ接合バイポーラトランジスタ（ＨＢＴ）である。増幅用トランジスタＴｒ１のコレクタには所定の電気長を有する線路Ｌ１１を介してコレクタ電圧端子Ｖｃ１及び容量Ｃｄ１が接続されている。
【００１１】
増幅用トランジスタＴｒ１のコレクタにはさらに段間整合回路１４の一端が接続されている。段間整合回路１４の他端には増幅用トランジスタＴｒ２のベースが接続されている。増幅用トランジスタＴｒ２はＨＢＴで構成されている。増幅用トランジスタＴｒ２のコレクタには所定の電気長を有する線路Ｌ２３を介してコレクタ電圧端子Ｖｃ２及び容量Ｃｄ２が接続されている。増幅用トランジスタＴｒ２のコレクタにはさらに出力整合回路１６の一端が接続されている。出力整合回路１６の他端は出力端子ＯＵＴと接続されている。ここで、コレクタ電圧端子Ｖｃ１及びＶｃ２は電力増幅器１０の外部のＤＣ−ＤＣコンバータにより制御される。
【００１２】
増幅用トランジスタＴｒ１のベースにはバイアス回路１８が接続されている。増幅用トランジスタＴｒ２のベースにはバイアス回路２０が接続されている。バイアス回路１８及び２０はそれぞれ増幅用トランジスタＴｒ１及びＴｒ２のアイドル電流を制御するものである。バイアス回路１８及び２０は、基準電圧端子Ｖｒｅｆ、電源電圧端子Ｖｃｂ、及びバイアス回路の制御信号端子Ｖｍｏｄｅ１と接続されている。ここで、図２を参照してバイアス回路１８及び２０の構成を説明する。図２は本発明の実施の形態１に係るバイアス回路を示す図である。バイアス回路１８及び２０は制御信号端子Ｖｍｏｄｅ１のオンオフによりトランジスタＦｂ１のオンオフを切り替えるように構成される。トランジスタＦｂ１をオンにするとＶｒｅｆの電力はトランジスタＦｂ１を経由して供給され、トランジスタＦｂ１をオフにするとＶｒｅｆの電力は抵抗Ｒｂｂ７を経由して供給される。
【００１３】
図１の説明に戻る。入力整合回路１２の他端には補償回路２２が接続されている。補償回路２２は、トランジスタＦｃ１、抵抗Ｒｃ１及びｒｃ２、並びに容量Ｃｃ１（シャント容量）を備えている。トランジスタＦｃ１のソースは入力整合回路１２の他端と接続され、ドレインは容量Ｃｃ１に接続されている。ソースとドレインをつなぐように抵抗Ｒｃ２が接続されている。トランジスタＦｃ１のゲートは抵抗Ｒｃ１を介して制御信号端子Ｖｍｏｄｅ２に接続されている。容量Ｃｃ１はドレインと接地端の間に接続されている。
【００１４】
次に、本発明の実施の形態１に係る電力増幅器１０の動作について説明する。電力増幅器１０は高出力（たとえば２６〜２９ｄＢｍ程度）で動作する場合（高出力時という）と低出力（たとえば１０ｄＢｍ以下）で動作する場合（低出力時という）がある。図３は高出力時及び低出力時における電力増幅器の効率などを示す図である。まず、高出力時について説明する。高出力時は制御信号端子Ｖｍｏｄｅ１をＨｉｇｈとし、バイアス回路１８及び２０のトランジスタＦｂ１をオンとする。トランジスタＦｂ１がオンとなると抵抗Ｒｂｂ７に電流が流れず、基準電圧端子Ｖｒｅｆの電圧の電圧降下がほとんどない。よって、増幅用トランジスタＴｒ１及びＴｒ２のアイドル電流Ｉｃｑが増大する。また増幅用トランジスタＴｒ１及びＴｒ２のコレクタ電圧Ｖｃも高い値とする。
【００１５】
高出力時には制御信号端子Ｖｍｏｄｅ２の電圧をＬｏｗとする。そうすると補償回路２２のトランジスタＦｃ１はオフ（非動作状態）となり、容量Ｃｃ１は入力整合回路１２から切り離される。
【００１６】
一方、低出力時には制御信号端子Ｖｍｏｄｅ１をＬｏｗとし、バイアス回路１８及び２０のトランジスタＦｂ１をオフとする。トランジスタＦｂ１がオフとなると抵抗Ｒｂｂ７に電流が流れ、基準電圧端子Ｖｒｅｆの電圧の電圧降下が起こる。そのため、増幅用トランジスタＴｒ１及びＴｒ２のアイドル電流Ｉｃｑが低下する。また増幅用トランジスタＴｒ１及びＴｒ２のコレクタ電圧Ｖｃも低い値とする。
【００１７】
低出力時には制御信号端子Ｖｍｏｄｅ２の電圧をＨｉｇｈとする。そうすると補償回路２２のトランジスタＦｃ１はオン（動作状態）となり、容量Ｃｃ１は入力整合回路１２に付加される。このように補償回路２２はコレクタ電圧Ｖｃとアイドル電流Ｉｃｑの制御に同期して動作する。
【００１８】
ところで、本発明の実施の形態１に係る電力増幅器１０は高出力時に歪特性や効率が最適となるように設計されている。そして、本発明の実施の形態１に係る電力増幅器１０は、低出力時における歪特性や効率が悪化しないように、高出力時のＶｃ及びＩｃｑと比べて、低出力時のＶｃ及びＩｃｑを低くする。これにより、高出力時のみならず低出力時においても電力増幅器１０の歪特性や効率を高めることができる。なお、図３の破線は高出力時のＶｃ及びＩｃｑを低出力時にも利用した場合の効率を示す。この破線の場合には低出力時の効率は低いが、本発明の実施の形態１に係る電力増幅器１０では低出力時に実線に示すとおり効率を高めることができる。具体的には、出力電力７ｄＢｍでの効率を２％程度から７％程度まで高めることができる（図３の白矢印に示す）。
【００１９】
このように高出力時と低出力時でＶｃとＩｃｑを変化させると、電力増幅器の信号の通過位相が高出力時と低出力時で数十度変化することになる。具体的には、低出力時の方が高出力時より通過位相が数十度大きくなる。この場合、たとえば電力増幅器の信号の通過位相が出力電力に関わらず一定であることが求められるＷ−ＣＤＭＡ方式に適合させることができない。
【００２０】
また、高出力時と低出力時でＶｃとＩｃｑを変化させると、増幅用トランジスタＴｒ１又はＴｒ２のベース端から増幅用トランジスタＴｒ１又はＴｒ２を見込んだインピーダンスが変化する。電力増幅器の入力反射は高出力時に最適化されているため、このインピーダンスの変化に伴い、低出力時では入力反射が劣化する。
【００２１】
ところが、本発明の実施の形態１に係る電力増幅器１０によれば 効率を向上させるためにコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを可変としつつ、通過位相及び入力反射を一定に保つことができる。このことについて図４を参照して説明する。図４は本発明の実施の形態１に係る電力増幅器がコレクタ電圧Ｖｃとアイドル電流Ｉｃｑの変化の前後で通過位相と入力反射を一定に保つことを示す図である。この効果は低出力時にＶｍｏｄｅ２をＨｉｇｈとして、入力整合回路１２に容量Ｃｃ１を付加することにより得られるものである。なお、図４の破線は補償回路２２がない場合の通過位相と入力反射を示す。
【００２２】
図５は増幅用トランジスタＴｒ１のベース端から増幅用トランジスタＴｒ１側を見込んだインピーダンスを示すスミスチャートである。補償回路２２がない場合の低出力時におけるインピーダンス（Ｐ１）は高出力時のインピーダンス（Ｐ２）と相違する。しかし補償回路２２により入力整合回路１２に容量Ｃｃ１を付加すると、図５において矢印で示すようにＰ１をＰ２へ近づけることができる。
【００２３】
以上より、本発明の実施の形態１に係る電力増幅器１０によれば、低出力時の効率を向上させるためにコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを可変としつつ、通過位相及び入力反射を一定に保つことができる。
【００２４】
高出力時と低出力時において効率を高くするためには、増幅用トランジスタのコレクタ電圧Ｖｃを変化させる手段と、増幅用トランジスタのアイドル電流Ｉｃｑを変化させるバイアス回路を有していればよい。よって、コレクタ電圧Ｖｃを変化させる手段とバイアス回路の構成は上述の構成に限定されない。
【００２５】
また、増幅用トランジスタの出力電力の変化による効率の悪化を抑制するようにコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを変化させる前後で、通過位相と入力反射を一定に保つためには、「入力整合回路１２の容量の値を変化させる補償回路」を備えればよい。よって補償回路の構成は、容量を付加又は切り離しするものに限定されない。
【００２６】
また、本発明の実施の形態１に係る電力増幅器１０は、高出力時に歪特性や効率が最適となるように設計されたが本発明はこれに限定されない。電力増幅器１０は低出力時に歪特性や効率が最適となるように設計されていても、上述と同様に効率を高め、かつ通過位相と入力反射を一定に保つことができる。
【００２７】
実施の形態２．
図６は本発明の実施の形態２に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００２８】
補償回路３０では、容量Ｃｃ１に対し直列に抵抗Ｒｃ３が接続されている。この補償回路３０では、トランジスタＦｃ１がオンしたときに抵抗Ｒｃ３で電力損失が発生するため、電力増幅器１０としての利得が減少する。したがって、抵抗Ｒｃ３を任意の値に設定することにより、トランジスタＦｃ１がオンの場合の利得を調整することができる。
【００２９】
図７は本発明の実施の形態２に係る電力増幅器の補償回路の変形例を示す図である。補償回路３２は図６の補償回路３０の抵抗Ｒｃ３を、抵抗Ｒｃ４及びダイオードＤｃ１で構成される可変抵抗に置き換えて、接地端側へ移動したことを特徴とする。すなわち、抵抗Ｒｃ４から電圧を印加しダイオードＤｃ１の順方向バイアス電圧を制御することにより、ダイオードＤｃ１を可変抵抗として動作させることができる。したがって、利得減少量を電気的かつアナログ的に制御し、電力増幅器の利得をアナログ的に制御できる。なお、その他の可変抵抗を用いてもよい。
【００３０】
図８は本発明の実施の形態２に係る電力増幅器の補償回路の変形例を示す図である。補償回路３４は図６の補償回路３０の抵抗Ｒｃ３を、半導体層を用いた抵抗Ｒｃ５で形成したことを特徴とする。半導体層を用いた抵抗Ｒｃ５における半導体層とは例えばベース層であるが特に限定されない。半導体層を用いた抵抗Ｒｃ５の抵抗値は温度により変化（例えばベース層を用いた抵抗の場合は温度の上昇により抵抗値が増大する）するので、利得減少量を温度によって変えることができる。
【００３１】
実施の形態３．
図９は本発明の実施の形態３に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００３２】
補償回路４０における容量は、抵抗Ｒｃ６、ダイオードＤｃ２、及び容量Ｃｃ２からなる可変容量で形成されている。すなわち、補償回路４０では、本発明の実施の形態１に係る補償回路２２の容量Ｃｃ１が抵抗Ｒｃ６、ダイオードＤｃ２、及び容量Ｃｃ２からなる可変容量で置き換えられている。
【００３３】
この可変容量は、抵抗Ｒｃ６から印加する電圧によりダイオードＤｃ２の逆バイアス電圧を制御して容量値を可変にするものである。つまり、Ｒｃ６から印加する電圧により通過位相と入力反射の補償量を可変にすることができる。例えば、製造ばらつき等により、コレクタ電圧Ｖｃとアイドル電流Ｉｃｑの変化の前後において補償すべき通過位相と入力反射の量の変動が生じた場合に、当該補償量を電気的に調整することが可能である。なお、容量Ｃｃ２はダイオードＤｃ２のアノード側に電圧を印加するためのDCカットの役割を果たしている。
【００３４】
実施の形態４．
図１０は本発明の実施の形態４に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００３５】
補償回路５０は、補償回路を２系統配置したことを特徴とする。すなわち、補償回路５０は独立して制御できる２つの容量Ｃｃ１ＡとＣｃ２Ａを備えている。容量Ｃｃ１Ａを制御するのは抵抗Ｒｃ１ＡとトランジスタＦｃ１Ａである。容量Ｃｃ１Ｂを制御するのは抵抗Ｒｃ１ＢとトランジスタＦｃ１Ｂである。補償回路５０によれば、容量Ｃｃ１Ａのみをオンとする場合、容量Ｃｃ１Ｂのみをオンとする場合、又は容量Ｃｃ１Ａ及びＣｃ１Ｂをオンとする場合という風に３種類の補償量を実現できる。
【００３６】
図１１は本発明の実施の形態４に係る電力増幅器の補償回路の変形例を示す図である。補償回路５２は、補償回路を２系統配置し２つの容量Ｃｃ１ＡとＣｃ１ＢはそれぞれボンディングパッドＰｃ１ＡとＰｃ１Ｂに接続されている。また、補償回路５２は接地されたボンディングパッドＰｃ２（接地端子）も有している。補償回路５２の構成によれば、ワイヤボンディングパッドＰｃ２を、ワイヤボンディングパッド（Ｐｃ１Ａ、Ｐｃ１Ｂ）のいずれか又は両方にワイヤボンディングするかを選択し、複数の補償量を設定できる。また、複数の補償量を設定するための制御信号は本発明の実施の形態１に係る電力増幅器と同様に１つでよい。
【００３７】
実施の形態５．
図１２は本発明の実施の形態５に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００３８】
補償回路６０は、容量Ｃｃ３に直列にインダクタＬｃ１が接続されたことを特徴とする。補償回路６０によれば、トランジスタＦｃ１がオンしたときにインダクタＬｃ１が動作するので、本発明の実施の形態１に係る電力増幅器とは通過位相及び入力インピーダンスの補償の方向を逆にすることができる。
【００３９】
実施の形態６．
図１３は本発明の実施の形態６に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００４０】
補償回路７０は、減衰器ＡＴＴを備えたことを特徴とする。減衰器ＡＴＴはトランジスタＦｃ２、抵抗Ｒｃ７、及び抵抗Ｒｃ８で構成されている。補償回路７０によれば、トランジスタＦｃ１がオンのときにトランジスタＦｃ２をオフさせ、トランジスタＦｃ１がオフのときにトランジスタＦｃ２をオンさせて、容量Ｃｃ１が動作する際にＲＦ信号（入力信号）を減衰させることができる。つまり、通過位相と入力反射を補償すると同時に、利得を任意の値に設定することができる。なお、減衰器ＡＴＴの減衰量は、抵抗Ｒｃ８により任意の値に設定できる。
【００４１】
実施の形態７．
図１４は本発明の実施の形態７に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００４２】
補償回路８０は、電界効果トランジスタ（ＦＥＴ）を用いずに、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）プロセスで製作可能な第１ダイオードＤｃ３及び第２ダイオードＤｃ４を用いて構成されている。第１ダイオードＤｃ３と第２ダイオードＤｃ４の間に接続された抵抗Ｒｃ９に第１ダイオードＤｃ３の閾値以上の電圧を印加した場合、第２ダイオードＤｃ４がオンし、第１ダイオードＤｃ３は逆バイアスされて容量として動作する。このように、補償回路８０ではＦＥＴではなく第２ダイオードＤｃ４がスイッチの役割を果たしている。ここで、抵抗Ｒｃ９及びＲｃ１０は第１ダイオードＤｃ３及び第２ダイオードＤｃ４にバイアスを印加するための抵抗であるが、ＲＦ動作に影響を与えないような十分高い抵抗値にすることが望ましい。
【００４３】
本発明の実施の形態７に係る補償回路８０は、ＦＥＴを用いることなく、ＨＢＴプロセスで製作可能なダイオードＤｃ３とＤｃ４を用いている。従って、安価に製造することができる。また、ＦＥＴの製造ばらつきによる特性変動（補償量や利得の変動）も回避できる。
【００４４】
図１５は本発明の実施の形態７に係る電力増幅器の補償回路の変形例を示す図である。補償回路９０は、ダイオードＤｃ５及びＤｃ６が並列接続されているため、補償回路８０の場合と比較してスイッチを構成するダイオードが２倍になるので耐電力をおよそ4倍大きくすることができる。なお、容量Ｃｃ４はＤＣカットのための容量であり、実施の形態１に係る補償回路２２の容量Ｃｃ１に相当するのは容量Ｃｃ５である。また、抵抗Ｒｃ１１とＲｃ１２はダイオードＤｃ５とＤｃ６にバイアスを印加するための抵抗であるので、ＲＦ動作に影響を与えないように十分高い抵抗値に設定することが望ましい。
【００４５】
実施の形態８．
図１６は本発明の実施の形態８に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００４６】
補償回路１００は、容量Ｃｃ１の付加又は切り離しに用いるＦＥＴであるトランジスタＦｃ１のゲート−ドレイン間に容量Ｃｃ６を付加したことを特徴とする。容量Ｃｃ６によりトランジスタＦｃ１の耐電力が向上するため、コレクタ電圧Ｖｃとアイドル電流Ｉｃｑを切り替える電力が比較的高い場合でも、トランジスタの段数を増やさないですむ。つまり、MMICのチップ面積の増加を最小限に抑えることができる。
【００４７】
なお、図１３乃至１６では、各補償回路を左右に貫く配線が図１の入力整合回路１２と容量Ｃ１の間の配線を構成するものである。
【符号の説明】
【００４８】
１０ 電力増幅器、 １２ 入力整合回路、 １４ 段間整合回路、 １６ 出力整合回路、 １８，２０ バイアス回路、 ２２ 補償回路、 Ｔｒ１，Ｔｒ２ 増幅用トランジスタ
【技術分野】
【０００１】
本発明は、増幅用トランジスタのコレクタ電圧とアイドル電流を変化させる電力増幅器に関する。
【背景技術】
【０００２】
特許文献１には、増幅用トランジスタ（高周波トランジスタ）のコレクタ電圧Ｖｃとアイドル電流Ｉｃｑ（以後、増幅用トランジスタのコレクタ電圧Ｖｃ又はアイドル電流Ｉｃｑを単にコレクタ電圧Ｖｃ又はアイドル電流Ｉｃｑという）を増幅用トランジスタの出力電力に応じて変化させる電力増幅器が開示されている。この電力増幅器は、出力電力が高いときはコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを高くし、出力電力が低いときはコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを低くすることで、出力電力が低い場合にも効率を向上させるものである。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００４−２７４４３３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
電力増幅器をＷ−ＣＤＭＡ方式に適合させるためには、電力増幅器の信号の通過位相が出力電力に関わらず一定であることが求められる。また、電力増幅器の入力反射の劣化を抑制するためには、電力増幅器の入力反射は出力電力に関わらず最適な値を保つことが求められる。
【０００５】
ところが、特許文献１の場合のようにコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを変化させると増幅用トランジスタのＳパラメータが変化し、その変化の前後で通過位相及び入力反射が変化してしまう。
【０００６】
本発明は、上述のような課題を解決するためになされたもので、高出力時及び低出力時において効率を向上させるためにコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを可変としつつ、通過位相及び入力反射を一定に保つことができる電力増幅器を提供することを目的とする。
【課題を解決するための手段】
【０００７】
本願の発明にかかる電力増幅器は、入力整合回路を経由した入力信号を増幅する増幅用トランジスタと、該増幅用トランジスタのコレクタ電圧を変化させる手段と、該増幅用トランジスタのアイドル電流を変化させるバイアス回路と、該増幅用トランジスタの出力電力の変化による効率の悪化を抑制するように該コレクタ電圧とアイドル電流を変化させる前後で、通過位相と入力反射を一定に保つように該入力整合回路の容量の値を変化させる補償回路と、を備えたことを特徴とする。
【発明の効果】
【０００８】
本発明によれば、電力増幅器の効率を向上させるためにコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを可変としつつ、通過位相及び入力反射を一定に保つことができる。
【図面の簡単な説明】
【０００９】
【図１】本発明の実施の形態１に係る電力増幅器を示す図である。
【図２】本発明の実施の形態１に係るバイアス回路を示す図である。
【図３】高出力時及び低出力時における電力増幅器の効率などを示す図である。
【図４】本発明の実施の形態１に係る電力増幅器がコレクタ電圧とアイドル電流の変化の前後で通過位相と入力反射を一定に保つことを示す図である。
【図５】増幅用トランジスタのベース端から増幅用トランジスタ側を見込んだインピーダンスを示すスミスチャートである。
【図６】本発明の実施の形態２に係る電力増幅器の補償回路を示す図である。
【図７】本発明の実施の形態２に係る電力増幅器の補償回路の変形例を示す図である。
【図８】本発明の実施の形態２に係る電力増幅器の補償回路の変形例を示す図である。
【図９】本発明の実施の形態３に係る電力増幅器の補償回路を示す図である。
【図１０】本発明の実施の形態４に係る電力増幅器の補償回路を示す図である。
【図１１】本発明の実施の形態４に係る電力増幅器の補償回路の変形例を示す図である。
【図１２】本発明の実施の形態５に係る電力増幅器の補償回路を示す図である。
【図１３】本発明の実施の形態６に係る電力増幅器の補償回路を示す図である。
【図１４】本発明の実施の形態７に係る電力増幅器の補償回路を示す図である。
【図１５】本発明の実施の形態７に係る電力増幅器の補償回路の変形例を示す図である。
【図１６】本発明の実施の形態８に係る電力増幅器の補償回路を示す図である。
【発明を実施するための形態】
【００１０】
実施の形態１．
図１は本発明の実施の形態１に係る電力増幅器を示す図である。電力増幅器１０は電力増幅器１０の入力端子ＩＮと出力端子ＯＵＴを備えている。入力端子ＩＮには入力整合回路１２の一端が接続されている。入力整合回路１２の他端には容量Ｃ１を介して増幅用トランジスタＴｒ１のベースが接続されている。増幅用トランジスタＴｒ１はヘテロ接合バイポーラトランジスタ（ＨＢＴ）である。増幅用トランジスタＴｒ１のコレクタには所定の電気長を有する線路Ｌ１１を介してコレクタ電圧端子Ｖｃ１及び容量Ｃｄ１が接続されている。
【００１１】
増幅用トランジスタＴｒ１のコレクタにはさらに段間整合回路１４の一端が接続されている。段間整合回路１４の他端には増幅用トランジスタＴｒ２のベースが接続されている。増幅用トランジスタＴｒ２はＨＢＴで構成されている。増幅用トランジスタＴｒ２のコレクタには所定の電気長を有する線路Ｌ２３を介してコレクタ電圧端子Ｖｃ２及び容量Ｃｄ２が接続されている。増幅用トランジスタＴｒ２のコレクタにはさらに出力整合回路１６の一端が接続されている。出力整合回路１６の他端は出力端子ＯＵＴと接続されている。ここで、コレクタ電圧端子Ｖｃ１及びＶｃ２は電力増幅器１０の外部のＤＣ−ＤＣコンバータにより制御される。
【００１２】
増幅用トランジスタＴｒ１のベースにはバイアス回路１８が接続されている。増幅用トランジスタＴｒ２のベースにはバイアス回路２０が接続されている。バイアス回路１８及び２０はそれぞれ増幅用トランジスタＴｒ１及びＴｒ２のアイドル電流を制御するものである。バイアス回路１８及び２０は、基準電圧端子Ｖｒｅｆ、電源電圧端子Ｖｃｂ、及びバイアス回路の制御信号端子Ｖｍｏｄｅ１と接続されている。ここで、図２を参照してバイアス回路１８及び２０の構成を説明する。図２は本発明の実施の形態１に係るバイアス回路を示す図である。バイアス回路１８及び２０は制御信号端子Ｖｍｏｄｅ１のオンオフによりトランジスタＦｂ１のオンオフを切り替えるように構成される。トランジスタＦｂ１をオンにするとＶｒｅｆの電力はトランジスタＦｂ１を経由して供給され、トランジスタＦｂ１をオフにするとＶｒｅｆの電力は抵抗Ｒｂｂ７を経由して供給される。
【００１３】
図１の説明に戻る。入力整合回路１２の他端には補償回路２２が接続されている。補償回路２２は、トランジスタＦｃ１、抵抗Ｒｃ１及びｒｃ２、並びに容量Ｃｃ１（シャント容量）を備えている。トランジスタＦｃ１のソースは入力整合回路１２の他端と接続され、ドレインは容量Ｃｃ１に接続されている。ソースとドレインをつなぐように抵抗Ｒｃ２が接続されている。トランジスタＦｃ１のゲートは抵抗Ｒｃ１を介して制御信号端子Ｖｍｏｄｅ２に接続されている。容量Ｃｃ１はドレインと接地端の間に接続されている。
【００１４】
次に、本発明の実施の形態１に係る電力増幅器１０の動作について説明する。電力増幅器１０は高出力（たとえば２６〜２９ｄＢｍ程度）で動作する場合（高出力時という）と低出力（たとえば１０ｄＢｍ以下）で動作する場合（低出力時という）がある。図３は高出力時及び低出力時における電力増幅器の効率などを示す図である。まず、高出力時について説明する。高出力時は制御信号端子Ｖｍｏｄｅ１をＨｉｇｈとし、バイアス回路１８及び２０のトランジスタＦｂ１をオンとする。トランジスタＦｂ１がオンとなると抵抗Ｒｂｂ７に電流が流れず、基準電圧端子Ｖｒｅｆの電圧の電圧降下がほとんどない。よって、増幅用トランジスタＴｒ１及びＴｒ２のアイドル電流Ｉｃｑが増大する。また増幅用トランジスタＴｒ１及びＴｒ２のコレクタ電圧Ｖｃも高い値とする。
【００１５】
高出力時には制御信号端子Ｖｍｏｄｅ２の電圧をＬｏｗとする。そうすると補償回路２２のトランジスタＦｃ１はオフ（非動作状態）となり、容量Ｃｃ１は入力整合回路１２から切り離される。
【００１６】
一方、低出力時には制御信号端子Ｖｍｏｄｅ１をＬｏｗとし、バイアス回路１８及び２０のトランジスタＦｂ１をオフとする。トランジスタＦｂ１がオフとなると抵抗Ｒｂｂ７に電流が流れ、基準電圧端子Ｖｒｅｆの電圧の電圧降下が起こる。そのため、増幅用トランジスタＴｒ１及びＴｒ２のアイドル電流Ｉｃｑが低下する。また増幅用トランジスタＴｒ１及びＴｒ２のコレクタ電圧Ｖｃも低い値とする。
【００１７】
低出力時には制御信号端子Ｖｍｏｄｅ２の電圧をＨｉｇｈとする。そうすると補償回路２２のトランジスタＦｃ１はオン（動作状態）となり、容量Ｃｃ１は入力整合回路１２に付加される。このように補償回路２２はコレクタ電圧Ｖｃとアイドル電流Ｉｃｑの制御に同期して動作する。
【００１８】
ところで、本発明の実施の形態１に係る電力増幅器１０は高出力時に歪特性や効率が最適となるように設計されている。そして、本発明の実施の形態１に係る電力増幅器１０は、低出力時における歪特性や効率が悪化しないように、高出力時のＶｃ及びＩｃｑと比べて、低出力時のＶｃ及びＩｃｑを低くする。これにより、高出力時のみならず低出力時においても電力増幅器１０の歪特性や効率を高めることができる。なお、図３の破線は高出力時のＶｃ及びＩｃｑを低出力時にも利用した場合の効率を示す。この破線の場合には低出力時の効率は低いが、本発明の実施の形態１に係る電力増幅器１０では低出力時に実線に示すとおり効率を高めることができる。具体的には、出力電力７ｄＢｍでの効率を２％程度から７％程度まで高めることができる（図３の白矢印に示す）。
【００１９】
このように高出力時と低出力時でＶｃとＩｃｑを変化させると、電力増幅器の信号の通過位相が高出力時と低出力時で数十度変化することになる。具体的には、低出力時の方が高出力時より通過位相が数十度大きくなる。この場合、たとえば電力増幅器の信号の通過位相が出力電力に関わらず一定であることが求められるＷ−ＣＤＭＡ方式に適合させることができない。
【００２０】
また、高出力時と低出力時でＶｃとＩｃｑを変化させると、増幅用トランジスタＴｒ１又はＴｒ２のベース端から増幅用トランジスタＴｒ１又はＴｒ２を見込んだインピーダンスが変化する。電力増幅器の入力反射は高出力時に最適化されているため、このインピーダンスの変化に伴い、低出力時では入力反射が劣化する。
【００２１】
ところが、本発明の実施の形態１に係る電力増幅器１０によれば 効率を向上させるためにコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを可変としつつ、通過位相及び入力反射を一定に保つことができる。このことについて図４を参照して説明する。図４は本発明の実施の形態１に係る電力増幅器がコレクタ電圧Ｖｃとアイドル電流Ｉｃｑの変化の前後で通過位相と入力反射を一定に保つことを示す図である。この効果は低出力時にＶｍｏｄｅ２をＨｉｇｈとして、入力整合回路１２に容量Ｃｃ１を付加することにより得られるものである。なお、図４の破線は補償回路２２がない場合の通過位相と入力反射を示す。
【００２２】
図５は増幅用トランジスタＴｒ１のベース端から増幅用トランジスタＴｒ１側を見込んだインピーダンスを示すスミスチャートである。補償回路２２がない場合の低出力時におけるインピーダンス（Ｐ１）は高出力時のインピーダンス（Ｐ２）と相違する。しかし補償回路２２により入力整合回路１２に容量Ｃｃ１を付加すると、図５において矢印で示すようにＰ１をＰ２へ近づけることができる。
【００２３】
以上より、本発明の実施の形態１に係る電力増幅器１０によれば、低出力時の効率を向上させるためにコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを可変としつつ、通過位相及び入力反射を一定に保つことができる。
【００２４】
高出力時と低出力時において効率を高くするためには、増幅用トランジスタのコレクタ電圧Ｖｃを変化させる手段と、増幅用トランジスタのアイドル電流Ｉｃｑを変化させるバイアス回路を有していればよい。よって、コレクタ電圧Ｖｃを変化させる手段とバイアス回路の構成は上述の構成に限定されない。
【００２５】
また、増幅用トランジスタの出力電力の変化による効率の悪化を抑制するようにコレクタ電圧Ｖｃとアイドル電流Ｉｃｑを変化させる前後で、通過位相と入力反射を一定に保つためには、「入力整合回路１２の容量の値を変化させる補償回路」を備えればよい。よって補償回路の構成は、容量を付加又は切り離しするものに限定されない。
【００２６】
また、本発明の実施の形態１に係る電力増幅器１０は、高出力時に歪特性や効率が最適となるように設計されたが本発明はこれに限定されない。電力増幅器１０は低出力時に歪特性や効率が最適となるように設計されていても、上述と同様に効率を高め、かつ通過位相と入力反射を一定に保つことができる。
【００２７】
実施の形態２．
図６は本発明の実施の形態２に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００２８】
補償回路３０では、容量Ｃｃ１に対し直列に抵抗Ｒｃ３が接続されている。この補償回路３０では、トランジスタＦｃ１がオンしたときに抵抗Ｒｃ３で電力損失が発生するため、電力増幅器１０としての利得が減少する。したがって、抵抗Ｒｃ３を任意の値に設定することにより、トランジスタＦｃ１がオンの場合の利得を調整することができる。
【００２９】
図７は本発明の実施の形態２に係る電力増幅器の補償回路の変形例を示す図である。補償回路３２は図６の補償回路３０の抵抗Ｒｃ３を、抵抗Ｒｃ４及びダイオードＤｃ１で構成される可変抵抗に置き換えて、接地端側へ移動したことを特徴とする。すなわち、抵抗Ｒｃ４から電圧を印加しダイオードＤｃ１の順方向バイアス電圧を制御することにより、ダイオードＤｃ１を可変抵抗として動作させることができる。したがって、利得減少量を電気的かつアナログ的に制御し、電力増幅器の利得をアナログ的に制御できる。なお、その他の可変抵抗を用いてもよい。
【００３０】
図８は本発明の実施の形態２に係る電力増幅器の補償回路の変形例を示す図である。補償回路３４は図６の補償回路３０の抵抗Ｒｃ３を、半導体層を用いた抵抗Ｒｃ５で形成したことを特徴とする。半導体層を用いた抵抗Ｒｃ５における半導体層とは例えばベース層であるが特に限定されない。半導体層を用いた抵抗Ｒｃ５の抵抗値は温度により変化（例えばベース層を用いた抵抗の場合は温度の上昇により抵抗値が増大する）するので、利得減少量を温度によって変えることができる。
【００３１】
実施の形態３．
図９は本発明の実施の形態３に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００３２】
補償回路４０における容量は、抵抗Ｒｃ６、ダイオードＤｃ２、及び容量Ｃｃ２からなる可変容量で形成されている。すなわち、補償回路４０では、本発明の実施の形態１に係る補償回路２２の容量Ｃｃ１が抵抗Ｒｃ６、ダイオードＤｃ２、及び容量Ｃｃ２からなる可変容量で置き換えられている。
【００３３】
この可変容量は、抵抗Ｒｃ６から印加する電圧によりダイオードＤｃ２の逆バイアス電圧を制御して容量値を可変にするものである。つまり、Ｒｃ６から印加する電圧により通過位相と入力反射の補償量を可変にすることができる。例えば、製造ばらつき等により、コレクタ電圧Ｖｃとアイドル電流Ｉｃｑの変化の前後において補償すべき通過位相と入力反射の量の変動が生じた場合に、当該補償量を電気的に調整することが可能である。なお、容量Ｃｃ２はダイオードＤｃ２のアノード側に電圧を印加するためのDCカットの役割を果たしている。
【００３４】
実施の形態４．
図１０は本発明の実施の形態４に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００３５】
補償回路５０は、補償回路を２系統配置したことを特徴とする。すなわち、補償回路５０は独立して制御できる２つの容量Ｃｃ１ＡとＣｃ２Ａを備えている。容量Ｃｃ１Ａを制御するのは抵抗Ｒｃ１ＡとトランジスタＦｃ１Ａである。容量Ｃｃ１Ｂを制御するのは抵抗Ｒｃ１ＢとトランジスタＦｃ１Ｂである。補償回路５０によれば、容量Ｃｃ１Ａのみをオンとする場合、容量Ｃｃ１Ｂのみをオンとする場合、又は容量Ｃｃ１Ａ及びＣｃ１Ｂをオンとする場合という風に３種類の補償量を実現できる。
【００３６】
図１１は本発明の実施の形態４に係る電力増幅器の補償回路の変形例を示す図である。補償回路５２は、補償回路を２系統配置し２つの容量Ｃｃ１ＡとＣｃ１ＢはそれぞれボンディングパッドＰｃ１ＡとＰｃ１Ｂに接続されている。また、補償回路５２は接地されたボンディングパッドＰｃ２（接地端子）も有している。補償回路５２の構成によれば、ワイヤボンディングパッドＰｃ２を、ワイヤボンディングパッド（Ｐｃ１Ａ、Ｐｃ１Ｂ）のいずれか又は両方にワイヤボンディングするかを選択し、複数の補償量を設定できる。また、複数の補償量を設定するための制御信号は本発明の実施の形態１に係る電力増幅器と同様に１つでよい。
【００３７】
実施の形態５．
図１２は本発明の実施の形態５に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００３８】
補償回路６０は、容量Ｃｃ３に直列にインダクタＬｃ１が接続されたことを特徴とする。補償回路６０によれば、トランジスタＦｃ１がオンしたときにインダクタＬｃ１が動作するので、本発明の実施の形態１に係る電力増幅器とは通過位相及び入力インピーダンスの補償の方向を逆にすることができる。
【００３９】
実施の形態６．
図１３は本発明の実施の形態６に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００４０】
補償回路７０は、減衰器ＡＴＴを備えたことを特徴とする。減衰器ＡＴＴはトランジスタＦｃ２、抵抗Ｒｃ７、及び抵抗Ｒｃ８で構成されている。補償回路７０によれば、トランジスタＦｃ１がオンのときにトランジスタＦｃ２をオフさせ、トランジスタＦｃ１がオフのときにトランジスタＦｃ２をオンさせて、容量Ｃｃ１が動作する際にＲＦ信号（入力信号）を減衰させることができる。つまり、通過位相と入力反射を補償すると同時に、利得を任意の値に設定することができる。なお、減衰器ＡＴＴの減衰量は、抵抗Ｒｃ８により任意の値に設定できる。
【００４１】
実施の形態７．
図１４は本発明の実施の形態７に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００４２】
補償回路８０は、電界効果トランジスタ（ＦＥＴ）を用いずに、ヘテロ接合バイポーラトランジスタ（ＨＢＴ）プロセスで製作可能な第１ダイオードＤｃ３及び第２ダイオードＤｃ４を用いて構成されている。第１ダイオードＤｃ３と第２ダイオードＤｃ４の間に接続された抵抗Ｒｃ９に第１ダイオードＤｃ３の閾値以上の電圧を印加した場合、第２ダイオードＤｃ４がオンし、第１ダイオードＤｃ３は逆バイアスされて容量として動作する。このように、補償回路８０ではＦＥＴではなく第２ダイオードＤｃ４がスイッチの役割を果たしている。ここで、抵抗Ｒｃ９及びＲｃ１０は第１ダイオードＤｃ３及び第２ダイオードＤｃ４にバイアスを印加するための抵抗であるが、ＲＦ動作に影響を与えないような十分高い抵抗値にすることが望ましい。
【００４３】
本発明の実施の形態７に係る補償回路８０は、ＦＥＴを用いることなく、ＨＢＴプロセスで製作可能なダイオードＤｃ３とＤｃ４を用いている。従って、安価に製造することができる。また、ＦＥＴの製造ばらつきによる特性変動（補償量や利得の変動）も回避できる。
【００４４】
図１５は本発明の実施の形態７に係る電力増幅器の補償回路の変形例を示す図である。補償回路９０は、ダイオードＤｃ５及びＤｃ６が並列接続されているため、補償回路８０の場合と比較してスイッチを構成するダイオードが２倍になるので耐電力をおよそ4倍大きくすることができる。なお、容量Ｃｃ４はＤＣカットのための容量であり、実施の形態１に係る補償回路２２の容量Ｃｃ１に相当するのは容量Ｃｃ５である。また、抵抗Ｒｃ１１とＲｃ１２はダイオードＤｃ５とＤｃ６にバイアスを印加するための抵抗であるので、ＲＦ動作に影響を与えないように十分高い抵抗値に設定することが望ましい。
【００４５】
実施の形態８．
図１６は本発明の実施の形態８に係る電力増幅器の補償回路を示す図である。補償回路以外の部分は本発明の実施の形態１と同様である。
【００４６】
補償回路１００は、容量Ｃｃ１の付加又は切り離しに用いるＦＥＴであるトランジスタＦｃ１のゲート−ドレイン間に容量Ｃｃ６を付加したことを特徴とする。容量Ｃｃ６によりトランジスタＦｃ１の耐電力が向上するため、コレクタ電圧Ｖｃとアイドル電流Ｉｃｑを切り替える電力が比較的高い場合でも、トランジスタの段数を増やさないですむ。つまり、MMICのチップ面積の増加を最小限に抑えることができる。
【００４７】
なお、図１３乃至１６では、各補償回路を左右に貫く配線が図１の入力整合回路１２と容量Ｃ１の間の配線を構成するものである。
【符号の説明】
【００４８】
１０ 電力増幅器、 １２ 入力整合回路、 １４ 段間整合回路、 １６ 出力整合回路、 １８，２０ バイアス回路、 ２２ 補償回路、 Ｔｒ１，Ｔｒ２ 増幅用トランジスタ
【特許請求の範囲】
【請求項１】
入力整合回路を経由した入力信号を増幅する増幅用トランジスタと、
前記増幅用トランジスタのコレクタ電圧を変化させる手段と、
前記増幅用トランジスタのアイドル電流を変化させるバイアス回路と、
前記増幅用トランジスタの出力電力の変化による効率の悪化を抑制するように前記コレクタ電圧とアイドル電流を変化させる前後で、通過位相と入力反射を一定に保つように前記入力整合回路の容量の値を変化させる補償回路と、を備えたことを特徴とする電力増幅器。
【請求項２】
前記容量に直列に接続された抵抗を備えたことを特徴とする請求項１に記載の電力増幅器。
【請求項３】
前記抵抗は可変抵抗であることを特徴とする請求項２に記載の電力増幅器。
【請求項４】
前記抵抗は半導体層を用いた抵抗であることを特徴とする請求項２に記載の電力増幅器。
【請求項５】
前記容量は可変容量であることを特徴とする請求項１乃至４のいずれか１項に記載の電力増幅器。
【請求項６】
前記容量は独立して制御できる２つの容量であることを特徴とする請求項１乃至４のいずれか１項に記載の電力増幅器。
【請求項７】
前記２つの容量にそれぞれ接続された２つのワイヤボンディングパッドと、
接地端子と、を備え、
前記接地端子は、前記２つのワイヤボンディングパッドのいずれか又は両方にワイヤボンディングされたことを特徴とする請求項６に記載の電力増幅器。
【請求項８】
前記容量に直列に接続されたインダクタを備えたことを特徴とする請求項１に記載の電力増幅器。
【請求項９】
前記入力信号を減衰させる減衰器を備えたことを特徴とする請求項１に記載の電力増幅器。
【請求項１０】
前記容量は、逆バイアスできるように構成された第１ダイオードであり、
前記補償回路は、前記第１ダイオードを前記入力整合回路に対し付加又は切り離しする第２ダイオードを備えたことを特徴とする請求項１に記載の電力増幅器。
【請求項１１】
前記補償回路は、前記入力整合回路に対し付加又は切り離しする２つのダイオードを備え
前記容量の値を変化させるのは前記２つのダイオードであることを特徴とする請求項１に記載の電力増幅器。
【請求項１２】
前記補償回路は、前記入力整合回路に対し容量を付加又は切り離しするＦＥＴと、前記ＦＥＴのゲート−ドレイン間に接続された容量と、を備えたことを特徴とする請求項１に記載の電力増幅器。
【請求項１】
入力整合回路を経由した入力信号を増幅する増幅用トランジスタと、
前記増幅用トランジスタのコレクタ電圧を変化させる手段と、
前記増幅用トランジスタのアイドル電流を変化させるバイアス回路と、
前記増幅用トランジスタの出力電力の変化による効率の悪化を抑制するように前記コレクタ電圧とアイドル電流を変化させる前後で、通過位相と入力反射を一定に保つように前記入力整合回路の容量の値を変化させる補償回路と、を備えたことを特徴とする電力増幅器。
【請求項２】
前記容量に直列に接続された抵抗を備えたことを特徴とする請求項１に記載の電力増幅器。
【請求項３】
前記抵抗は可変抵抗であることを特徴とする請求項２に記載の電力増幅器。
【請求項４】
前記抵抗は半導体層を用いた抵抗であることを特徴とする請求項２に記載の電力増幅器。
【請求項５】
前記容量は可変容量であることを特徴とする請求項１乃至４のいずれか１項に記載の電力増幅器。
【請求項６】
前記容量は独立して制御できる２つの容量であることを特徴とする請求項１乃至４のいずれか１項に記載の電力増幅器。
【請求項７】
前記２つの容量にそれぞれ接続された２つのワイヤボンディングパッドと、
接地端子と、を備え、
前記接地端子は、前記２つのワイヤボンディングパッドのいずれか又は両方にワイヤボンディングされたことを特徴とする請求項６に記載の電力増幅器。
【請求項８】
前記容量に直列に接続されたインダクタを備えたことを特徴とする請求項１に記載の電力増幅器。
【請求項９】
前記入力信号を減衰させる減衰器を備えたことを特徴とする請求項１に記載の電力増幅器。
【請求項１０】
前記容量は、逆バイアスできるように構成された第１ダイオードであり、
前記補償回路は、前記第１ダイオードを前記入力整合回路に対し付加又は切り離しする第２ダイオードを備えたことを特徴とする請求項１に記載の電力増幅器。
【請求項１１】
前記補償回路は、前記入力整合回路に対し付加又は切り離しする２つのダイオードを備え
前記容量の値を変化させるのは前記２つのダイオードであることを特徴とする請求項１に記載の電力増幅器。
【請求項１２】
前記補償回路は、前記入力整合回路に対し容量を付加又は切り離しするＦＥＴと、前記ＦＥＴのゲート−ドレイン間に接続された容量と、を備えたことを特徴とする請求項１に記載の電力増幅器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【公開番号】特開２０１２−１２９５９２（Ｐ２０１２−１２９５９２Ａ）
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願番号】特願２０１０−２７６６５４（Ｐ２０１０−２７６６５４）
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
【公開日】平成２４年７月５日（２０１２．７．５）
【国際特許分類】
【出願日】平成２２年１２月１３日（２０１０．１２．１３）
【出願人】（０００００６０１３）三菱電機株式会社 (33,312)
【Ｆターム（参考）】
[ Back to top ]