電力検波回路及び無線機器
【課題】ダイナミックレンジの広い電力検波回路及び無線機器を提供する。
【解決手段】電力検波回路１は基準電圧生成回路２と、２乗信号生成回路３と、検出回路４と、出力回路５と、を備える。前記基準電圧生成回路２は、バイアス電圧を入力して基準電圧を生成し、前記２乗信号生成回路３は、前記バイアス電圧に高周波の入力電圧を重畳した電圧を入力して、前記高周波の入力電圧を２乗した電圧と、高周波信号と、を含む信号を出力する。前記検出回路４は、前記２乗信号生成回路３の出力信号から第１のローパスフィルタを経て、その出力信号の平均値と前記基準電圧との差を増幅して制御電圧として出力する第１の演算増幅回路と、前記制御電圧に応じた帰還電流を前記２乗信号生成回路に帰還する帰還トランジスタと、を有し、前記帰還電流に基づいて高周波の電力を検出する。前記出力回路５は、前記制御電圧に応じた電圧を出力する。
【解決手段】電力検波回路１は基準電圧生成回路２と、２乗信号生成回路３と、検出回路４と、出力回路５と、を備える。前記基準電圧生成回路２は、バイアス電圧を入力して基準電圧を生成し、前記２乗信号生成回路３は、前記バイアス電圧に高周波の入力電圧を重畳した電圧を入力して、前記高周波の入力電圧を２乗した電圧と、高周波信号と、を含む信号を出力する。前記検出回路４は、前記２乗信号生成回路３の出力信号から第１のローパスフィルタを経て、その出力信号の平均値と前記基準電圧との差を増幅して制御電圧として出力する第１の演算増幅回路と、前記制御電圧に応じた帰還電流を前記２乗信号生成回路に帰還する帰還トランジスタと、を有し、前記帰還電流に基づいて高周波の電力を検出する。前記出力回路５は、前記制御電圧に応じた電圧を出力する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明の実施形態は、電力検波回路及び無線機器に関する。
【背景技術】
【０００２】
電波を用いて通信を行う無線機器においては、他の機器との干渉を防止しつつ電波を有効利用するため、通信規格を遵守する必要がある。例えば、携帯電話においては、送信電力を規定値に制御する必要があり、送信電力を検出する電力検波回路が用いられている。
多様化した通信規格に対して送信電力を正確に検出するために、検出可能な電力範囲（ダイナミックレンジ）が広いことが要求される。また、高度化、多様化した変調方式に対して送信電力を正確に検出するために、バイポーラトランジスタなどで構成した実効値検波回路が用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２３６５１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ダイナミックレンジの広い電力検波回路及び無線機器を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、基準電圧生成回路と、２乗信号生成回路と、検出回路と、出力回路と、を備えた電力検波回路が提供される。前記基準電圧生成回路は、バイアス電圧を入力して基準電圧を生成する。前記２乗信号生成回路は、前記バイアス電圧に高周波の入力電圧を重畳した電圧を入力して、前記基準電圧と、前記高周波の入力電圧を２乗した電圧と、高周波信号と、を含む信号を出力する。前記検出回路は、前記２乗信号生成回路の出力信号から高周波信号を除去して平均値を出力する第１のローパスフィルタと、前記第１のローパスフィルタの出力電圧と前記基準電圧との誤差を増幅して制御電圧として出力する第１の演算増幅回路と、前記制御電圧に応じた帰還電流を前記２乗信号生成回路に帰還する帰還トランジスタと、を有する。前記検出回路は、前記第１のローパスフィルタの出力電圧と前記基準電圧との前記誤差を減少させることにより、前記帰還電流に基づいて高周波の電力を検出する。前記出力回路は、前記制御電圧に応じた電圧を出力する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る電力検波回路の構成を例示する回路図である。
【図２】比較例の電力検波回路の回路図である。
【図３】第２の実施形態に係る電力検波回路の構成を例示する回路図である。
【図４】図３に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフである。
【図５】図３に表した電力検波回路の入力信号電力の変化に対する出力の時間応答特性のシミュレーション結果を表すグラフである。
【図６】第３の実施形態に係る電力検波回路の構成を例示する回路図である。
【図７】第４の実施形態に係る電力検波回路の構成を例示する回路図である。
【図８】第５の実施形態に係る電力検波回路の構成を例示する回路図である。
【図９】第６の実施形態に係る電力検波回路の構成を例示する回路図である。
【図１０】第６の実施形態に係る電力検波回路の構成を例示する他の回路図である。
【図１１】図１０に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフである。
【図１２】図１０に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフであり、（ａ）、（ｂ）、（ｃ）は、それぞれ０、−２０％、２０％の抵抗変化がある場合を表す。
【図１３】図１２に表した入出力特性の温度２５℃に対する相対誤差を表すグラフであり、（ａ）、（ｂ）、（ｃ）は、それぞれ０、−２０％、２０％の抵抗変化がある場合を表す。
【図１４】第７の実施形態に係る電力検波回路の構成を例示する回路図である。
【図１５】第７の実施形態に係る電力検波回路の構成を例示する他の回路図である。
【図１６】図１５に表した電力検波回路の出力ヒューズ回路切断値とオン抵抗との関係を例示する模式図であり、（ａ）、（ｂ）はそれぞれ表形式、線図形で表している。
【図１７】第７の実施形態に係る電力検波回路の構成を例示する他の回路図である。
【図１８】第７の実施形態に係る電力検波回路の構成を例示する他の回路図である。
【図１９】第８の実施形態に係る電力検波回路の構成を例示する回路図である。
【図２０】図１に表した電力検波回路の入出力特性を模式的に表すグラフである。
【図２１】第９の実施形態に係る電力検波回路の構成を例示する回路図である。
【図２２】図２１に表した電力検波回路の各スイッチの状態のタイミングチャートであり、（ａ）はクロックＣＬＫ、（ｂ）は第１のスイッチＳ１、（ｃ）は第２のスイッチＳ２、（ｄ）は第３のスイッチＳ３、（ｅ）は第４のスイッチＳ４の各状態を表す。
【図２３】図２１に表した電力検波回路のオフセットキャンセル時の回路図である。
【図２４】図２１に表した電力検波回路の検波動作時の回路図である。
【図２５】図２１に表した電力検波回路の入出力特性を模式的に表すグラフである。
【図２６】図２１に表した電力検波回路の各スイッチの他のタイミングチャートであり、（ａ）はクロックＣＬＫ、（ｂ）は第１のスイッチＳ１、（ｃ）は第２のスイッチＳ２、（ｄ）は第３のスイッチＳ３、（ｅ）は第４のスイッチＳ４の各状態を表す。
【図２７】第１０の実施形態に係る電力検波回路の構成を例示する回路図である。
【図２８】図２７に表した電力検波回路のオフセット電流と出力電圧との関係を表すグラフである。
【図２９】第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
【図３０】第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
【図３１】第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
【図３２】第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
【図３３】図３２に表した電力検波回路の測定電流値と入力ヒューズ回路切断値との関係を表す模式図である。
【図３４】図３２に表した電力検波回路のオフセットと測定電流値との関係を表すグラフである。
【図３５】第１１の実施形態に係る無線機器の構成を例示する回路図である。
【発明を実施するための形態】
【０００７】
以下、実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。また、論理値ローレベルをＬで表し、論理値ハイレベルをＨで表す。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係る電力検波回路の構成を例示する回路図である。
図１に表したように、電力検波回路１は、基準電圧生成回路２、２乗信号生成回路３、検出回路４、及び出力回路５を備える。
電力検波回路１は、高周波の入力電圧Ｉｎｐｕｔを２乗して瞬時電力を検出し、高周波の入力電圧Ｉｎｐｕｔの２乗の平均値（２乗平均値）から平均電力として入力信号電力を検出して、出力信号Ｏｕｔｐｕｔとして出力する回路である。
【０００９】
基準電圧生成回路２は、第１のトランジスタ６、第１の負荷回路７、バイアス回路８を有する。
第１のトランジスタ６は、Ｎチャンネル形ＭＯＳＦＥＴ（以下、ＮＭＯＳ）で構成されている。第１のトランジスタ６のソースは接地に接続され、ドレインには第１の負荷回路７を介して電源電圧Ｖｃｃが供給される。第１のトランジスタ６のゲートには、バイアス回路８からバイアス電圧Ｖｇが供給される。
【００１０】
第１の負荷回路７は、ゲートとドレインとが接続されたＰチャンネル形ＭＯＳＦＥＴ（以下、ＰＭＯＳ）で構成される。第１の負荷回路７のゲートとドレインとは、第１のトランジスタ６のドレインに接続され、第１の負荷回路７のソースには電源電圧Ｖｃｃが供給される。
【００１１】
バイアス回路８は、電流発生回路９、トランジスタ１０を有し、電源電圧Ｖｃｃから、バイアス電圧Ｖｇを生成する。このバイアス電圧Ｖｇにより第１のトランジスタ６は、飽和領域で動作する。第１のトランジスタ６のドレイン電流（第１の電流）Ｉ１は、第１の電圧Ｖ１＝Ｖｇ−Ｖｔの２乗に比例する２乗特性となる。ここで、Ｖｔは、第１のトランジスタ６のしきい値電圧であり、第１の電圧Ｖ１はオーバードライブ電圧である。
【００１２】
第１のトランジスタ６は、第１の負荷回路７と接地との間に接続され、第１の電圧Ｖ１の２乗に比例する第１の電流Ｉ１を出力する。
基準電圧生成回路２は、バイアス電圧Ｖｇを入力して第１の電圧Ｖ１の２乗に比例する第１の電流Ｉ１を第１の負荷回路７に出力し、第１のトランジスタ６と第１の負荷回路７との接続点１１に基準電圧を生成する。
【００１３】
２乗信号生成回路３は、第２のトランジスタ１２、第２の負荷回路１３、キャパシタ１４及び抵抗１５を有する。
第２のトランジスタ１２はＮＭＯＳである。第２のトランジスタ１２のソースは接地され、ドレインには第２の負荷回路１３を介して電源電圧Ｖｃｃが供給される。
【００１４】
第２の負荷回路１３は、ゲートが第１の負荷回路７のゲートに接続されたＰＭＯＳで構成される。第２の負荷回路１３のドレインは、第２のトランジスタ１２のドレインに接続され、第２の負荷回路１３のソースには電源電圧Ｖｃｃが供給される。第２の負荷回路１３は第１の負荷回路７とカレントミラーを構成している。
【００１５】
第２のトランジスタ１２のゲートには、キャパシタ１４を介して高周波の入力電圧Ｉｎｐｕｔが入力される。また、第２のトランジスタ１２のゲートは、抵抗１５を介して第１のトランジスタ６のゲートに接続され、第１のトランジスタ６と同一のバイアス電圧Ｖｇが供給される。抵抗１５は、高周波の入力電圧Ｉｎｐｕｔが第１のトランジスタ６に漏洩しない程度の高い抵抗値を有する。
第２のトランジスタ１２のゲートには、バイアス電圧Ｖｇに高周波の入力電圧Ｉｎｐｕｔが重畳された電圧が入力される。
【００１６】
第２のトランジスタ１２は、第２の負荷回路１３と接地との間に接続され、高周波の入力電圧Ｉｎｐｕｔを増幅して第１の電圧Ｖ１と入力電圧Ｉｎｐｕｔとの合成電圧の２乗に比例する第２の電流Ｉ２を出力している。なお、第２のトランジスタ１２のしきい値電圧は、第１のトランジスタ６のしきい値電圧Ｖｔと等しいとする。
【００１７】
この第２の電流Ｉ２には、第１の電圧Ｖ１の２乗に比例する成分、入力電圧Ｉｎｐｕｔの２乗に比例する成分、及び第１の電圧Ｖ１と入力電圧Ｉｎｐｕｔとの積に比例する成分とが重畳している。この第１の電圧Ｖ１の２乗に比例する成分は、基準電圧生成回路２の第１のトランジスタ６の第１の電流Ｉ１と等しい。また、入力電圧Ｉｎｐｕｔの２乗に比例する成分には、直流成分として入力電圧Ｉｎｐｕｔの２乗の平均値（２乗平均値）と、交流成分として入力電圧Ｉｎｐｕｔの高調波とが含まれる。この、入力電圧Ｉｎｐｕｔの２乗平均値を検出することにより、入力信号電力を検出する。
【００１８】
２乗信号生成回路３は、バイアス電圧Ｖｇに高周波の入力電圧Ｉｎｐｕｔを重畳した電圧を増幅して、第１の電圧Ｖ１と入力電圧Ｉｎｐｕｔとの合成電圧の２乗に比例する第２の電流Ｉ２を生成し、第２のトランジスタ１２と第２の負荷回路１３との接続点（２乗信号生成回路の出力端子）１６に電圧を出力する。この２乗信号生成回路３の出力端子１６の電圧は、基準電圧と、高周波の入力電圧Ｉｎｐｕｔを２乗した電圧と、高周波信号と、を含んだ信号になる。この高周波の入力電圧Ｉｎｐｕｔを２乗した電圧は、入力信号電力の瞬時値（瞬時電力）に比例する。なお、後述するように、第２の電流Ｉ２は、第２の負荷回路１３と検出回路４とから供給される。
【００１９】
検出回路４は、第１のローパスフィルタ１７、第１の演算増幅回路１８、帰還トランジスタ１９を有する。
第１のローパスフィルタ１７は、２乗信号生成回路３の出力端子１６と、接地との間に接続されたキャパシタで構成される。第１のローパスフィルタ１７は、２乗信号生成回路３の出力信号から高周波信号を除去して、入力電圧Ｉｎｐｕｔを２乗した電圧の平均値（２乗平均値）と、基準電圧とからなる平均値を出力する。なお、入力電圧Ｉｎｐｕｔの２乗平均値は、入力信号電力の平均値（平均電力）に比例する。第１のローパスフィルタ１７の出力電圧は、第１の演算増幅回路１８の反転入力端子に入力される。
【００２０】
第１の演算増幅回路１８の非反転入力端子は、第１のトランジスタ６と第１の負荷回路７との接続点１１に接続される。第１の演算増幅回路１８は、第１のローパスフィルタの出力電圧と基準電圧との誤差を増幅して、制御電圧として出力する。
帰還トランジスタ１９は、ＰＭＯＳで構成され、ゲートには第１の演算増幅回路１８から制御電圧が入力される。帰還トランジスタ１９のソースには電源電圧Ｖｃｃが供給され、ドレインは２乗信号生成回路３の出力端子１６に接続される。
【００２１】
帰還トランジスタ１９は、第１の演算増幅回路１８から出力される制御電圧で制御され、制御電圧に応じたドレイン電流を出力する。帰還トランジスタ１９のドレイン電流は、２乗信号生成回路３の出力端子１６に帰還電流Ｉ３として帰還される。帰還電流Ｉ３は、第２のトランジスタ１２を流れる第２の電流Ｉ２の一部となる。
第２のトランジスタ１２を流れる第２の電流Ｉ２から、検出回路４から帰還される帰還電流Ｉ３を差し引いた電流Ｉ２−Ｉ３は、第２の負荷回路１３から供給される。そのため帰還電流Ｉ３に応じて、第２の負荷回路１３から供給される電流は変化する。
【００２２】
また、第２の負荷回路１３から供給される電流の変化に応じて、２乗信号生成回路３の出力端子１６の電圧は変化する。一方、基準電圧生成回路２により生成される接続点１１の基準電圧は一定である。従って、第１の演算増幅回路１８に入力される電圧は、第１の演算増幅回路１８から出力される制御電圧により変化する。
【００２３】
ここで、第１の演算増幅回路１８の利得は十分高く設定されている。そのため、帰還電流Ｉ３の大きさは制御電圧で制御され、第１の演算増幅回路１８の非反転入力端子と反転入力端子とに入力される誤差は減少しほぼゼロになる。
【００２４】
第２の負荷回路１３は、第１の負荷回路７とカレントミラーを構成している。従って、２乗信号生成回路３の出力端子１６と接続点１１との誤差がゼロになり、第１及び第２の負荷回路７、１３のそれぞれの両端の電圧が等しくなると、流れる電流は等しくなる。第２の負荷回路１３を流れる電流Ｉ２−Ｉ３は、第１の負荷回路７を流れる第１の電流Ｉ１と等しくなる。従って、帰還トランジスタ１９から帰還される帰還電流Ｉ３は、Ｉ２−Ｉ１となり、入力電圧Ｉｎｐｕｔの２乗平均値、すなわち電力に比例した電流になる。帰還トランジスタ１９を流れる帰還電流Ｉ３は、入力信号電力に比例する。
【００２５】
このように、検出回路４は、制御電圧を制御して第１のローパスフィルタ１７の出力電圧と基準電圧との誤差を減少させている。これにより、第２の負荷回路１３を流れる電流Ｉ２−Ｉ３を第１の電流Ｉ１と等しくするように制御している。そして、帰還電流Ｉ３を入力電圧Ｉｎｐｕｔの２乗平均値に比例させて入力信号電力を検波している。例えば、高周波の入力電圧Ｉｎｐｕｔが電圧振幅Ｖｉの単一周波数の正弦波の場合、制御電圧は、高周波の入力電圧Ｉｎｐｕｔの電圧振幅Ｖｉに比例する。
【００２６】
出力回路５は、第１の出力トランジスタ２０、第２の出力トランジスタ２１、及びトランジスタ２２を有する。出力回路５は、制御電圧に応じた電圧を出力する。
第１の出力トランジスタ２０はＰＭＯＳであり、ゲートは、帰還トランジスタ１９のゲートに接続される。第１の出力トランジスタ２０のソースには電源電圧Ｖｃｃが供給され、ゲートには第１の演算増幅回路１８から制御電圧が入力される。第１の出力トランジスタ２０は、帰還トランジスタ１９とカレントミラーを構成している。
従って、第１の出力トランジスタ２０のドレインには帰還トランジスタ１９を流れる帰還電流Ｉ３に比例し、入力電圧Ｉｎｐｕｔの２乗平均値、すなわち入力信号電力に比例する電流Ｉ４が流れる。
【００２７】
第２の出力トランジスタ２１はＰＭＯＳであり、ゲートは、第１の負荷回路７のドレインに接続されている。第２の出力トランジスタ２１のソースには電源電圧Ｖｃｃが供給される。第２の出力トランジスタ２１は、第２の負荷回路１３と同様に、第１の負荷回路７とカレントミラーを構成する。
従って、第２の出力トランジスタ２１のドレインには第１の負荷回路７を流れる第１の電流Ｉ１に比例するバイアス電流として電流Ｉ５が流れる。
【００２８】
トランジスタ２２は、ＮＭＯＳである。トランジスタ２２のゲートとドレインとは、第１の出力トランジスタ２０のドレインと第２の出力トランジスタ２１のドレインとに接続されている。
トランジスタ２２には、第１及び第２の出力トランジスタ２０、２１の電流Ｉ４、Ｉ５の合成電流Ｉ４＋Ｉ５が流れる。従って、トランジスタ２２には、入力電圧Ｉｎｐｕｔの２乗平均値、すなわち入力信号電力に比例した電圧と、第１の電流Ｉ１に比例したバイアス分の電圧との合成電圧が出力される。
なお、第２の出力トランジスタの電流Ｉ５をバイアス電流として、第１の出力トランジスタ２０の電流と合成しているのは、トランジスタ２２の出力電圧の小電力時の特性を補償するためである。
【００２９】
このように、電力検波回路１は、第１のローパスフィルタ１７を介して２乗信号生成回路３の出力電圧と基準電圧生成回路２の出力である基準電圧との誤差を増幅して、入力電圧Ｉｎｐｕｔの２乗平均値を検出し、入力信号電力を検波することができる。また、電力検波回路１においては、検出回路４により入力信号電力に比例する帰還電流Ｉ３を２乗信号生成回路３の出力端子１６に帰還している。そのため、２乗信号生成回路３と基準電圧生成回路２との誤差が減少しほぼゼロに制御される。２乗信号生成回路３の出力電圧は入力信号電力に依存せず、基準電圧にほぼ等しい一定値になる。
【００３０】
上記のとおり、例えば、入力電圧Ｉｎｐｕｔが電圧振幅Ｖｉの単一周波数の正弦波の場合、帰還電流Ｉ３を生成する帰還トランジスタ１９を制御する制御電圧は、入力電圧Ｉｎｐｕｔの電圧振幅Ｖｉに比例する。従って、第１の演算増幅回路１８の入力電圧及び出力電圧の振幅が制限され、２乗信号生成回路３の動作する入力電圧Ｉｎｐｕｔの最大振幅を大きくとることができる。従って、広いダイナミックレンジを実現することができる。
【００３１】
（比較例）
図２は、比較例の電力検波回路の回路図である。
図２に表したように、比較例の電力検波回路２３は、増幅回路２４、２５、及び出力回路２６で構成される。
【００３２】
増幅回路２４は、第１のトランジスタ６、バイアス回路８、及び抵抗２７を有する。増幅回路２４は、図１に表した基準電圧生成回路２の第１の負荷回路７を抵抗２７に置き換えた構成である。第１のトランジスタ６及びバイアス回路８については、図１に表した電力検波回路１と同様である。
抵抗２７は、第１のトランジスタ６の負荷回路であり、電源電圧Ｖｃｃが供給され、第１のトランジスタ６を流れる第１の電流Ｉ１を供給する。抵抗２７と第１のトランジスタ６との接続点２８には、増幅回路２４の出力電圧として、基準電圧が生成される。
【００３３】
増幅回路２５は、第２のトランジスタ１２、キャパシタ１４、抵抗１５、２９を有する。増幅回路２５は、図１に表した２乗信号生成回路３の第２の負荷回路１３を抵抗２９に置き換えた構成である。第２のトランジスタ１２、キャパシタ１４、抵抗１５については、図１に表した２乗信号生成回路３と同様である。
【００３４】
抵抗２９は、第２のトランジスタ１２の負荷回路であり、電源電圧Ｖｃｃが供給され、第２のトランジスタ１２を流れる第２の電流Ｉ２を供給する。抵抗２９の抵抗値は、抵抗２７の抵抗値と等しく設定されている。
比較例の電力検波回路２３においては、帰還電流Ｉ３を制御し帰還する検出回路がないため、高周波の入力電圧Ｉｎｐｕｔを増幅して第２のトランジスタ１２を流れる第２の電流Ｉ２は、抵抗２９から供給される。
【００３５】
抵抗２９と第２のトランジスタ１２との接続点３０には、増幅回路２５の出力電圧として、入力電圧Ｉｎｐｕｔを増幅した電圧が生成される。接続点３０には、基準電圧、入力電圧を２乗した電圧すなわち入力信号電力の瞬時値に比例する電圧、及び高周波信号が重畳した電圧が発生する。
【００３６】
出力回路２６は、第１のローパスフィルタ１７、増幅回路３１を有する。
第１のローパスフィルタ１７は、図１に表した電力検波回路１と同様であり、キャパシタで構成される。第１のローパスフィルタ１７は、増幅回路２５の出力電圧から高周波信号を除去して、入力電圧の２乗平均値と基準電圧とからなる平均値を取り出す。第１のローパスフィルタ１７の出力電圧は、増幅回路３１の非反転入力端子に入力される。
【００３７】
増幅回路３１の反転入力端子には、増幅回路２４の出力電圧である基準電圧が入力される。増幅回路３１は、利得Ａ倍（Ａ＞０）に設定されている。増幅回路３１は、増幅回路２４、２５の出力電圧の差電圧を利得Ａ倍で増幅して、上記の平均値から入力信号電力を検波し出力信号Ｏｕｔｐｕｔとして出力する。
【００３８】
増幅回路３１から出力される出力信号Ｏｕｔｐｕｔの電圧は、入力電圧Ｉｎｐｕｔの２乗平均値、すなわち電力のＡ倍になり、入力信号電力に比例する。なお、出力回路２６においては、出力信号Ｏｕｔｐｕｔには、バイアス電圧を加えていないため、入力信号電力がゼロのとき、出力信号Ｏｕｔｐｕｔの電圧もゼロになる。
【００３９】
増幅回路２５の出力電圧は、第２の電流Ｉ２の大きさに応じて、電源電圧Ｖｃｃとして０〜Ｖｃｃの範囲で変化する。そのため、増幅回路３１の許容入力も０〜Ｖｃｃの範囲が要求される。
従って、比較例の電力検波回路２３においては、広いダイナミックレンジの入力信号電力を検出することは困難である。
【００４０】
これに対して、本実施形態に係る電力検波回路１においては、２乗信号生成回路３の出力電圧は基準電圧とほぼ等しく制御され、入力信号電力により変化しない。また、入力電圧Ｉｎｐｕｔが電圧振幅Ｖｉの単一周波数の正弦波の場合、第１の演算増幅回路１８から出力される制御電圧は、入力電圧Ｉｎｐｕｔの電圧振幅Ｖｉに比例する。そのため、入力信号電力を広いダイナミックレンジで検出することができる。また、２乗信号生成回路３の出力電圧が変化しないため、入力信号電力の変動に対して高速に応答することができる。さらに、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタで構成することができ、ＣＭＯＳプロセスで集積回路化が可能である。
【００４１】
（第２の実施形態）
図３は、第２の実施形態に係る電力検波回路の構成を例示する回路図である。
図３に表したように、電力検波回路１ａは、基準電圧生成回路２、２乗信号生成回路３、検出回路４、及び出力回路５ａを備える。
電力検波回路１ａは、図１に表した電力検波回路１の出力回路５を出力回路５ａに置き換えた構成である。基準電圧生成回路２、２乗信号生成回路３、検出回路４については、図１に表した電力検波回路１と同様である。
【００４２】
出力回路５ａは、第１の出力トランジスタ２０、第２の出力トランジスタ２１、第１の変換回路３２、第２の変換回路３３、及び第２の演算増幅回路３４を有する。出力回路５ａは、図１に表した出力回路５のトランジスタ２２を第１及び第２の変換回路３２、３３、並びに第２の演算増幅回路３４に置き換えた構成である。第１及び第２の出力トランジスタ２０、２１については、図１に表した第１及び第２の出力トランジスタ２０、２１と同様である。
【００４３】
第１及び第２の変換回路３２、３３は、それぞれ第１の出力トランジスタ２０を流れる電流Ｉ４、第２の出力トランジスタ２１を流れる電流Ｉ５を入力して電流値の対数に比例する電圧に変換してそれぞれ出力する回路である。図３においては、第１及び第２の変換回路３２、３３として、ｐｎｐバイポーラトランジスタを用いている。
【００４４】
電力検波回路１ａにおいては、第１及び第２の変換回路３２、３３には、第１のローパスフィルタ１７を通過した信号が入力される。そのため、第１及び第２の変換回路３２、３３を構成するために、高速なバイポーラトランジスタを必要としない。バイポーラトランジスタは、例えば、半導体基板をコレクタとして設けられた基板トランジスタを用いることができる。そのため、ＣＭＯＳの微細プロセスにより形成された他のトランジスタなどと同一の半導体基板に集積することができ、特殊なプロセスを追加する必要がない。また、第１及び第２の変換回路３２、３３としては、ｐｎ接合ダイオードを用いることもできる。
【００４５】
ここでは、第１及び第２の変換回路３２、３３がバイポーラトランジスタで構成された場合について説明する。
第１の変換回路３２は、第１の出力トランジスタ２０と接地との間に接続される。第１の変換回路３２のエミッタは、第１の出力トランジスタ２０のドレインに接続され、第１の変換回路３２のベースとコレクタとは、接地に接続される。第１の変換回路３２には、入力信号電力に比例する第１の出力トランジスタ２０の電流Ｉ４が流れる。
【００４６】
第２の変換回路３３は、第２の出力トランジスタ２１と接地との間に接続される。第２の変換回路３３のエミッタは、第２の出力トランジスタ２１のドレインに接続され、第２の変換回路３３のベースとコレクタとは、接地に接続される。第２の変換回路３３には、第１の電流Ｉ１に比例するバイアス電流として第２の出力トランジスタの電流Ｉ５が流れる。
【００４７】
第１及び第２の変換回路３２、３３は、それぞれベースとコレクタとが接続された、エミッタ・ベース間のｐｎ接合ダイオードとして用いている。エミッタ・ベース間の電圧は、電流に対して対数特性を有する。そのため、第１及び第２の変換回路３２、３３のそれぞれのエミッタ電圧は、電流Ｉ４、Ｉ５を対数変換した電圧になる。
【００４８】
第１の変換回路３２のエミッタ電圧は、入力信号電力を対数変換した値になる。また、第２の変換回路３３のエミッタ電圧は、第１のトランジスタ６を流れる第１の電流Ｉ１に比例した電流Ｉ５を対数変換した値になる。この電圧は、入力信号電力がゼロのときの出力信号Ｏｕｔｐｕｔの電圧を、オフセットさせる電圧になる。
【００４９】
第２の演算増幅回路３４は、第１及び第２の変換回路３２、３３のそれぞれエミッタ電圧の差電圧を定数倍して出力信号Ｏｕｔｐｕｔとして出力する。
電力検波回路１ａにおいては、基準電圧生成回路２、２乗信号生成回路３の出力電圧は入力信号電力により変化しない。また、入力電圧Ｉｎｐｕｔが電圧振幅Ｖｉの単一周波数の正弦波の場合、制御電圧は、電圧振幅Ｖｉに比例する。さらに、入力信号電力を検出し対数変換して出力することができる。そのため、入力信号電力をさらに広いダイナミックレンジで検出することができる。また、ＣＭＯＳプロセスで集積化が可能である。
【００５０】
さらに、基板トランジスタやｐｎ接合ダイオードを用いて対数変換している。そのため、ＭＯＳＦＥＴの電流と電圧との指数特性の領域（サブスレショルド領域）を用いる場合と比較して、ダイナミックレンジを広くすることができる。また、各トランジスタは飽和領域で動作しているため、入力信号電力の急変に対する応答特性を速くすることができる。
【００５１】
図４は、図３に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフである。
図４においては、横軸に入力電圧Ｉｎｐｕｔの入力信号電力をｄＢｍ単位でとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧を、周囲温度がそれぞれ−２５℃、２５℃、８５℃の場合について表している。なお、入力電圧Ｉｎｐｕｔは、２ＧＨｚの無変調波である。
入力電圧Ｉｎｐｕｔの入力信号電力がほぼ−３０ｄＢｍ〜１０ｄＢｍの範囲で、対数変換した出力電圧が得られている。
【００５２】
図５は、図３に表した電力検波回路の入力信号電力の変化に対する出力の時間応答特性のシミュレーション結果を表すグラフである。
図５においては、横軸に時間をとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧をとって、時間ｔｉｍｅ＝０で、入力電圧Ｉｎｐｕｔを入力した場合の応答を入力電圧Ｉｎｐｕｔの入力信号電力をパラメータとして表している。
【００５３】
入力電圧Ｉｎｐｕｔの入力信号電力がそれぞれ５ｄＢｍ、０ｄＢｍ、−５ｄＢｍ、−１０ｄＢｍ、−１５ｄＢｍ、−２０ｄＢｍの各場合について、出力信号Ｏｕｔｐｕｔの電圧は、１５ｍｓ程度で定常値に達している。
【００５４】
（第３の実施形態）
図６は、第３の実施形態に係る電力検波回路の構成を例示する回路図である。
図６に表したように、電力検波回路１ｂは、基準電圧生成回路２、２乗信号生成回路３、検出回路４、出力回路５ｂを備える。
電力検波回路１ｂは、図３に表した電力検波回路１ａの出力回路５ａを出力回路５ｂに置き換えた構成である。基準電圧生成回路２、２乗信号生成回路３、検出回路４については、図３に表した電力検波回路１ａと同様である。
【００５５】
出力回路５ｂは、第１の出力トランジスタ２０、第２の出力トランジスタ２１、第１の変換回路３２、第１のバイポーラトランジスタ（第２の変換回路）３５、及び第２の演算増幅回路３４、第１の抵抗３６、第２の抵抗３７を有する。出力回路５ｂは、図３に表した出力回路５ａの第２の変換回路３３を第１のバイポーラトランジスタ３５で構成し、さらに第１及び第２の抵抗３６、３７を追加した構成である。
【００５６】
第１の抵抗３６の一端は第２の演算増幅回路３４の出力端子に接続され、他端は第１のバイポーラトランジスタ（第２の変換回路）３５のベースに接続される。第２の抵抗３７は、第１の抵抗３６の他端と接地との間に接続される。第２の抵抗３７の一端は第１の抵抗３６の他端及び第１のバイポーラトランジスタ（第２の変換回路）３５のベースに接続され、他端は接地に接続される。
【００５７】
第１及び第２の抵抗３６、３７は、直列に接続され、第１及び第２の抵抗３６、３７の両端に出力電圧が供給されている。また、第２の抵抗３６の両端の電圧は、第１のバイポーラトランジスタ（第２の変換回路）３５のベース・エミッタ間電圧に等しい。
従って、第２の演算増幅回路３４の利得は、第１及び第２の抵抗３６、３７の抵抗値をそれぞれＲ１、Ｒ２として、（１＋Ｒ１／Ｒ２）になる。
【００５８】
このように、電力検波回路１ｂによれば、第２の演算増幅回路３４の利得を出力回路５ｂの第１及び第２の抵抗３６、３７で設定することができ、１つの演算増幅回路で対数変換と定数倍を実現することができる。
これ以外の点については、図３に表した電力検波回路１ａと同様であり、入力信号電力を広いダイナミックレンジで検出することができる。また、ＣＭＯＳトランジスタで構成でき、ＣＭＯＳプロセスで集積回路化が可能である。
【００５９】
（第４の実施形態）
図７は、第４の実施形態に係る電力検波回路の構成を例示する回路図である。
図７に表したように、電力検波回路１ｃは、基準電圧生成回路２、２乗信号生成回路３、検出回路４、及び出力回路５ｃを備える。
電力検波回路１ｃは、図６に表した電力検波回路１ｂの出力回路５ｂを出力回路５ｃに置き換えた構成である。基準電圧生成回路２、２乗信号生成回路３、検出回路４については、図６に表した電力検波回路１ｂと同様である。
【００６０】
出力回路５ｃは、第１の出力トランジスタ２０、第２の出力トランジスタ２１、第１の変換回路３２、第１のバイポーラトランジスタ（第２の変換回路）３５、第２の演算増幅回路３４、第１及び第２の抵抗３６、３７、及び第２のローパスフィルタ３８を有する。出力回路５ｃは、図６に表した出力回路５ｂに第２のローパスフィルタ３８を追加した構成である。第１及び第２の出力トランジスタ２０、２１、第２の演算増幅回路３４、第１及び第２の抵抗３６、３７については、図６に表した出力回路５ｂと同様である。
【００６１】
第２のローパスフィルタ３８は、第１の出力トランジスタ２０と第１の変換回路３２との間に挿入される。第２のローパスフィルタ３８は、抵抗３９、キャパシタ４０を有する。抵抗３９は、第１の出力トランジスタ２０と第１の変換回路３２との間に挿入される。キャパシタ４０は、第１の出力トランジスタ２０のドレインと接地との間に接続される。
【００６２】
対数変換前の入力電圧Ｉｎｐｕｔの２乗平均値、すなわち入力信号電力に比例する第１の出力トランジスタ２０の電流Ｉ４に対して第２のローパスフィルタ３８を通している。そのため、変動する電力に対して平均値を出力することが可能となる。例えば、第１のローパスフィルタ１７のカットオフ周波数よりも第２のローパスフィルタ３８のカットオフ周波数を低く設定する。また、第２のローパスフィルタ３８のカットオフ周波数を、電力変動の周波数に対してフィルタがかかる周波数に設定して電力変動を平均化することで、実効値検波に近い出力が得られる。
【００６３】
（第５の実施形態）
図８は、第５の実施形態に係る電力検波回路の構成を例示する回路図である。
図８に表したように、電力検波回路１ｄは、基準電圧生成回路２、２乗信号生成回路３、検出回路４ａ、出力回路５ｄを備える。
電力検波回路１ｄは、図６に表した電力検波回路１ｂの検出回路４、出力回路５ｂをそれぞれ検出回路４ａ、出力回路５ｄに置き換えた構成である。基準電圧生成回路２、２乗信号生成回路３については、図６に表した電力検波回路１ｂと同様である。
【００６４】
検出回路４ａは、第１のローパスフィルタ１７、第１の演算増幅回路１８、帰還トランジスタ１９及び第１の電流発生回路４１を有する。検出回路４ａは、図６に表した検出回路４に第１の電流発生回路４１を追加した構成である。第１のローパスフィルタ１７、第１の演算増幅回路１８、帰還トランジスタ１９については、図６に表した検出回路４と同様である。
第１の電流発生回路４１は、第１の演算増幅回路１８の反転入力端子と接地との間に接続され、帰還トランジスタ１９を流れる帰還電流Ｉ３の一部の電流を吸い込む。
【００６５】
出力回路５ｄは、第１の出力トランジスタ２０、第２の出力トランジスタ２１、第１の変換回路３２、第１のバイポーラトランジスタ（第２の変換回路）３５、第２の演算増幅回路３４、第１及び第２の抵抗３６、３７、第２のローパスフィルタ３８、及び第２の電流発生回路４２を有する。出力回路５ｄは、図６に表した出力回路５ｂに第２の電流発生回路４２を追加した構成である。第１及び第２の出力トランジスタ２０、２１、第１の変換回路３２、第１のバイポーラトランジスタ（第２の変換回路）３５、第２の演算増幅回路３４、第１及び第２の抵抗３６、３７については、図６に表した出力回路５ｂと同様である。
【００６６】
第２の電流発生回路４２は、第１の出力トランジスタ２０のドレインと接地との間に接続され、第１の出力トランジスタ２０を流れる第１の出力トランジスタ２０の電流の一部の電流を吸い込む。
第１及び第２の電流発生回路４１、４２の電流比Ｎ：Ｍ（Ｎ、Ｍ＞０）は、帰還トランジスタ１９、第１の出力トランジスタ２０の電流比Ｎ：Ｍと等しく設定される。
【００６７】
入力電圧Ｉｎｐｕｔの入力信号電力が小さいときは、帰還トランジスタ１９及び第１の出力トランジスタ２０には帰還電流Ｉ３、第１の出力トランジスタ２０の電流Ｉ４は流れない。そのため、入力信号電力が十分大きくなるまで、帰還トランジスタ１９及び第１の出力トランジスタ２０はオフの状態に入ってしまい、制御電圧に対する２乗特性が得られない。
【００６８】
電力検波回路１ｄにおいては、第１及び第２の電流発生回路４１、４２により、帰還トランジスタ１９及び第１の出力トランジスタ２０から一定の電流を引き抜いている。そのため、入力信号電力が小さい低入力時のバイアスが安定化され、検出可能な入力信号電力を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。
【００６９】
（第６の実施形態）
図９は、第６の実施形態に係る電力検波回路の構成を例示する回路図である。
図９に表したように、電力検波回路１ｅは、基準電圧生成回路２、２乗信号生成回路３、検出回路４、出力回路５ｅを備える。
電力検波回路１ｅは、図６に表した電力検波回路１ｂの出力回路５ｂを出力回路５ｅに置き換えた構成である。基準電圧生成回路２、２乗信号生成回路３、検出回路４については、図６に表した電力検波回路１ｂと同様である。
【００７０】
出力回路５ｅは、第１の出力トランジスタ２０、第２の出力トランジスタ２１、第１の変換回路３２、第１のバイポーラトランジスタ（第２の変換回路）３５、及び第２の演算増幅回路３４、第１の抵抗３６、第２の抵抗３７、及び第３の抵抗４３を有する。出力回路５ｅは、図６に表した出力回路５ｂに第３の抵抗４３を追加した構成である。これ以外の点については、図６に表した出力回路５ｂと同様である。
【００７１】
第３の抵抗４３は、第１の抵抗３６の他端と接地との間に、第２の抵抗３７と並列に接続される。第３の抵抗４３は、可変抵抗であり、抵抗値Ｒ３を変化させることにより、第２の演算増幅回路３４の利得を変えることができる。また、第３の抵抗４３の抵抗値に温度特性を持たせることで、基準電圧生成回路２、２乗信号生成回路３、検出回路４で生じる温度依存特性を補償することができる。これにより、電力検波回路１ｅの出力信号Ｏｕｔｐｕｔの出力電圧の温度依存特性をキャンセルすることができる。
【００７２】
なお、図９においては、出力回路５ｅとして、第２の抵抗３７と並列に第３の抵抗４３を接続して、抵抗値を可変にする構成を例示している。しかし、第１のバイポーラトランジスタ（第２の変換回路）３５のベース電圧が変化すればよく、第１及び第２の抵抗３６、３７の接続点の分圧比が変化すればよい。従って、第１の抵抗３６の抵抗値または第２の抵抗３７の抵抗値を変化させてもよい。
【００７３】
（第６の実施形態の第１の実施例）
第３の抵抗４３は、例えば、図１０に表したように構成することができる。
図１０においては、出力回路５ｆとして、第３の抵抗４３ａを用いた電力検波回路１ｆの構成を例示している。
第３の抵抗４３ａは、トランジスタ４４、４７、トランジスタ（可変抵抗）４６、抵抗４５、第１の電圧発生回路４８を有する。
【００７４】
トランジスタ４４は、ＰＭＯＳであり、ゲートは、第１の負荷回路７のドレインに接続されている。トランジスタ４４のソースには電源電圧Ｖｃｃが供給される。トランジスタ４４は、第２の負荷回路１３と同様に、第１の負荷回路７とカレントミラーを構成する。
従って、トランジスタ４４のドレインには第１の負荷回路７を流れる第１の電流Ｉ１に比例した電流がバイアス電流として流れる。
【００７５】
抵抗４５の一端は、第１及び第２の抵抗３６、３７の接続点に接続され、他端と接地との間にトランジスタ４６が接続される。トランジスタ４６はＮＭＯＳである。
トランジスタ４６のゲートは、トランジスタ４７のゲートとドレイン、及びトランジスタ４４のドレインに接続される。トランジスタ４７は、ＮＭＯＳである。トランジスタ４７のソースと接地との間に第１の電圧発生回路４８が接続される。
【００７６】
第１の電圧発生回路４８は、ｐｎｐバイポーラトランジスタで構成され、ベースとコレクタとが接地に接続されている。第１の電圧発生回路４８のバイポーラトランジスタとしては、例えばコレクタが半導体基板に設けられた基板トランジスタを用いることができる。また、ｐｎ接合ダイオードでもよい。
【００７７】
トランジスタ４６は、可変抵抗として用いられる。トランジスタ４６の抵抗値を設定するバイアス電圧は、トランジスタ４４、４７、第１の電圧発生回路４８で発生される。上記のとおり、トランジスタ４４からトランジスタ４７、第１の電圧発生回路４８には、トランジスタ４４からバイアス電流が流れている。
【００７８】
従って、トランジスタ４６のゲートには、第１の電圧発生回路４８のベース・エミッタ間電圧の温度特性を持った電圧が供給される。これにより、トランジスタ４６の抵抗値に温度特性を持たせることができる。また、トランジスタ４６のサイズを選ぶことで所望の可変抵抗量が得られ、前段の基準電圧生成回路２、２乗信号生成回路３、検出回路４及び出力回路５ｆで生じる温度依存性をキャンセルすることができる。
【００７９】
図１１は、図１０に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフである。
図１１においては、横軸に入力電圧Ｉｎｐｕｔの入力信号電力をｄＢｍ単位でとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧を、周囲温度がそれぞれ−２５℃、２５℃、８５℃の場合について表している。
図４に表した温度補償をしない場合と比較して、周囲温度の変化に対する入出力特性の変化が低減していることがわかる。
【００８０】
第１の出力トランジスタ２０を流れる電流をＩ４、第２の出力トランジスタ２１を流れる電流をＩ５とする。また、第１の抵抗３６の抵抗値をＲ１、第２の抵抗３７の抵抗値をＲ２、第３の抵抗４３ａの抵抗値をＲ３、抵抗４５の抵抗値をＲ４、トランジスタ４６のオン抵抗をＲｏｎとする。第３の抵抗４３ａの抵抗値は、Ｒ３＝Ｒ４＋Ｒｏｎとなる。出力信号Ｏｕｔｐｕｔの電圧は、（１）式で与えられる。
【００８１】
Ｏｕｔｐｕｔ＝（１＋Ｒ１（Ｒ２＋Ｒ４＋Ｒｏｎ）／（Ｒ２（Ｒ４＋Ｒｏｎ）））
×Ｖｔ×ｌｎ（Ｉ４／Ｉ５） …（１）
【００８２】
ここで、Ｖｔは熱電圧であり、絶対温度に比例する。また、第１の変換回路３２及び第１のバイポーラトランジスタ（第２の変換回路）３５の逆方向飽和電流は無視している。
従って、熱電圧Ｖｔの温度特性を第１〜第３の抵抗３６、３７、４３ａの合成抵抗の温度特性で補償することにより、出力信号Ｏｕｔｐｕｔの温度依存性を抑制することができる。
【００８３】
そこで、第１〜第３の抵抗３６、３７、４３ａの合成抵抗の温度特性が、バイポーラトランジスタで構成した第１の変換回路３２と第１のバイポーラトランジスタ（第２の変換回路）３５の温度依存性を打ち消すように、各抵抗値を合わせ込む必要がある。しかし、製造ばらつきなどにより、各抵抗値と第３の抵抗４３ａのトランジスタ４６のオン抵抗Ｒｏｎとの比率が変化すると、上記の補償効果が低減する。
【００８４】
図１２は、図１０に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフであり、（ａ）、（ｂ）、（ｃ）は、それぞれ０、−２０％、２０％の抵抗変化がある場合を表す。
図１２においては、横軸に入力電圧Ｉｎｐｕｔの入力信号電力をｄＢｍ単位でとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧を、周囲温度がそれぞれ−２５℃、２５℃、８５℃の場合について表している。
【００８５】
図１３は、図１２に表した入出力特性の温度２５℃に対する相対誤差を表すグラフであり、（ａ）、（ｂ）、（ｃ）は、それぞれ０、−２０％、２０％の抵抗変化がある場合を表す。
図１３においては、横軸に入力電圧Ｉｎｐｕｔの入力信号電力をｄＢｍ単位でとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧の周囲温度２５℃に対する相対誤差を周囲温度がそれぞれ−２５℃、８５℃の場合についてｄＢ単位で表している。
【００８６】
図１２（ａ）、図１３（ａ）に表したように、各抵抗値が設計値どおりで抵抗変化が０％の場合、入力信号Ｉｎｐｕｔの入力信号電力がほぼ−２５ｄＢｍ〜１０ｄＢｍの範囲で、出力信号Ｏｕｔｐｕｔの温度特性が補償されている。
【００８７】
図１２（ｂ）及び図１３（ｂ）に表したように、各抵抗値が設計値に対して−２０％変化した場合、出力信号Ｏｕｔｐｕｔの温度依存性が大きくなっており、温度補償がずれている。また、図１２（ｃ）及び図１３（ｃ）に表したように、各抵抗値が設計値に対して＋２０％変化した場合も、出力信号Ｏｕｔｐｕｔの温度依存性が大きくなっており、温度補償がずれている。
【００８８】
製造プロセスなどによるトランジスタ４６のオン抵抗Ｒｏｎのばらつきは、第１及び第２の抵抗３６、３７、抵抗４５のばらつきよりも小さいため、各抵抗値とトランジスタ４６のオン抵抗Ｒｏｎとの比率が設計値からずれ、その結果、温度補償がずれている。
【００８９】
図１４は、第７の実施形態に係る電力検波回路の構成を例示する回路図である。
図１４においては、出力回路５ｈを用いた電力検波回路１ｉの構成を例示している。基準電圧生成回路２、２乗信号生成回路３及び検出回路４については、図１に表した電力検波回路１と同様である。出力回路５ｈは、図１０に表した電力検波回路１ｆの出力回路５ｆの第３の抵抗４３ａを第３の抵抗４３ｂに置き換えた構成である。なお、基準電圧生成回路２、２乗信号生成回路３及び検出回路４の各構成要素の符号については、記載を省略している。
【００９０】
第３の抵抗４３ｂは、トランジスタ４４、４７、抵抗４５、可変抵抗４６ａ、第１の電圧発生回路４８を有する。
第３の抵抗４３ｂは、図１０に表したトランジスタ４６を可変抵抗４６ａに置き換えた構成である。可変抵抗４６ａは、トランジスタ４６に、ｎ段（ｎは自然数）の第３の出力トランジスタ５５ａ、・・・、５５ｎと、ｎ段の出力ヒューズ回路５６ａ、・・・、５６ｎと、を追加して構成されている。
【００９１】
トランジスタ４６及び第３の出力トランジスタ５５ａ、・・・、５５ｎは、ＮＭＯＳで構成されている。なお、図１４においては、第３の出力トランジスタ５５ａ、５５ｎと、出力ヒューズ回路５６ａ、５６ｎと、をそれぞれ２つ図示している。しかし、出力トランジスタ及び出力ヒューズ回路の段数ｎは、任意数とすることができる。また、各第３の出力トランジスタ５５ａ、・・・、５５ｎのオン抵抗は、２のｍ乗（ｍは、ｎ以下の自然数）で重み付けされた値に設定することができる。
【００９２】
トランジスタ４６及び第３の出力トランジスタ５５ａ、・・・、５５ｎの各ゲートには、バイアス電圧が入力される。このバイアス電圧は、図１０に表した電力検波回路１ｆにおける出力回路５ｆと同様に、トランジスタ４４、４７、第１の電圧発生回路４８で発生される。従って、バイアス電圧は、第１の電圧発生回路４８のベース・エミッタ間電圧の温度特性を持っている。トランジスタ４６及び第３の出力トランジスタ５５ａ、・・・、５５ｎの各オン抵抗も、温度特性を持っている。
【００９３】
第３の出力トランジスタ５５ａ、・・・、５５ｎは、トランジスタ４６と接地Ｇｎｄとの間に直列に接続されている。
出力ヒューズ回路５６ａ、５６ｎは、それぞれ第３の出力トランジスタ５５ａ、５５ｎに並列に接続されている。出力ヒューズ回路５６ａは、第３の出力トランジスタ５５ａのドレインとソースとに接続されている。出力ヒューズ回路５６ｎは、第３の出力トランジスタ５５ｎのドレインとソースとに接続されている。図示しない他の第３の出力トランジスタ及び出力ヒューズ回路についても同様である。
【００９４】
出力ヒューズ回路５６ａ、・・・、５６ｎをそれぞれ切断することにより、可変抵抗４６ａのオン抵抗Ｒｏｎの値を任意に設定することができる。
従って、製造ばらつきなどにより、第１〜第３の抵抗３６、３７、４３ｂの各抵抗値と、可変抵抗４６ａのオン抵抗の値の比が変化した場合でも、可変抵抗４６ａのオン抵抗の値を調整して、製造ばらつきの影響を排除して温度特性を補償することができる。
【００９５】
次に、出力ヒューズ回路及び第３の出力トランジスタがそれぞれ２段の場合を例にして、可変抵抗のオン抵抗の値の設定方法について説明する。
図１５は、第７の実施形態に係る電力検波回路の構成を例示する他の回路図である。
図１５に表したように、電力検波回路１ｊは、図１４に表した電力検波回路１ｉの出力回路５ｈの第３の抵抗４３ｂを第３の抵抗４３ｃに置き換えた出力回路５ｉを用いている。なお、基準電圧生成回路２、２乗信号生成回路３及び検出回路４の各構成要素の符号については、記載を省略している。
【００９６】
第３の抵抗４３ｃは、図１４に表した第３の抵抗４３ｂの可変抵抗４６ａを可変抵抗４６ｂに置き換えた構成である。可変抵抗４６ｂは、トランジスタ４６に、２段の第３の出力トランジスタ５５ａ、５５ｂと、２段の出力ヒューズ回路５６ａ、５６ｂと、を追加して構成されている。
【００９７】
トランジスタ４６及び第３の出力トランジスタ５５ａ、５５ｂは、ＮＭＯＳで構成されている。
トランジスタ４６及び第３の出力トランジスタ５５ａ、５５ｂの各ゲートには、上記の温度特性を持ったバイアス電圧が入力される。可変抵抗４６ｂのオン抵抗Ｒｏｎも、温度特性を持っている。
【００９８】
第３の出力トランジスタ５５ａ、５５ｂは、トランジスタ４６と接地Ｇｎｄとの間に直列に接続されている。
出力ヒューズ回路５６ａ、５６ｂは、それぞれ第３の出力トランジスタ５５ａ、５６ｂに並列に接続されている。出力ヒューズ回路５６ａは、第３の出力トランジスタ５５ａのドレインとソースとに接続されている。出力ヒューズ回路５６ｂは、第３の出力トランジスタ５５ｂのドレインとソースとに接続されている。
【００９９】
出力ヒューズ回路５６ａ、５６ｂをそれぞれ切断することにより、可変抵抗４６ｂのオン抵抗Ｒｏｎの値を調整することができる。
図１６は、図１５に表した電力検波回路の出力ヒューズ回路切断値とオン抵抗との関係を例示する模式図であり、（ａ）、（ｂ）はそれぞれ表形式、線図形式で表している。
【０１００】
図１６（ａ）、（ｂ）においては、可変抵抗４６ｂのオン抵抗Ｒｏｎの設計値が８ｋΩ、製造プロセスなどによるばらつきが±２０％の範囲（６．４ｋΩ〜９．４ｋΩ）の場合の数値例である。トランジスタ４６、第３の出力トランジスタ５５ａ、５５ｂの各オン抵抗は、それぞれ６．８ｋΩ、１．６ｋΩ、０．８ｋΩである。また、出力ヒューズ回路５６ａ、５６ｂを切断した状態を’１’、切断しない状態を’０’でそれぞれ表している。設計値を中心に、４段階でオン抵抗Ｒｏｎの値を変化させることができる。
【０１０１】
製造プロセスなどにより値がばらつく第１の抵抗３６の抵抗値を測定して、設計値からの変化量を算出し、変化量に合わせた最適なオン抵抗の値となるように出力ヒューズ回路５６ａ、５６ｂを切断する。
【０１０２】
なお、製造プロセスのばらつきの測定用の抵抗を別途設けて、その抵抗値を測定してもよい。出力ヒューズ回路５６ａ、５６ｂが２段の場合について説明したが、同様にｎ段（ｎは自然数）の場合についても、出力ヒューズ回路を切断することにより、最適なオン抵抗の値とすることができる。
【０１０３】
このように、電力検波回路１ｉ、１ｊによれば、製造ばらつきなどにより、第１〜第３の抵抗３６、３７、４３ｂ、４３ｃの各抵抗値と可変抵抗４６ａ、４６ｂのオン抵抗の値の比が変化した場合でも、可変抵抗４６ａ、４６ｂのオン抵抗の値を最適値に調整することができる。そのため、製造ばらつきの影響を排除して温度特性を補償することができる。
【０１０４】
なお、電力検波回路１ｉ、１ｊにおいても、基準電圧生成回路２、２乗信号生成回路３、検出回路４などの構成は、上記の電力検波回路と同様であり、入力信号を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。
【０１０５】
図１７は、第７の実施形態に係る電力検波回路の構成を例示する他の回路図である。
図１７に表したように、電力検波回路１ｋは、図１４に表した電力検波回路１ｉの出力回路５ｈの第３の抵抗４３ｂを第３の抵抗４３ｄに置き換えた出力回路５ｊを用いている。なお、基準電圧生成回路２、２乗信号生成回路３及び検出回路４の各構成要素の符号については、記載を省略している。
【０１０６】
第３の抵抗４３ｄは、図１４に表した第３の抵抗４３ｂの可変抵抗４６ａを可変抵抗４６ｃに置き換えた構成である。可変抵抗４６ｃは、トランジスタ４６に、ｎ段（ｎは自然数）の第３の出力トランジスタ５５ａ、・・・、５５ｎと、ｎ段の出力ヒューズ回路５６ａ、・・・、５６ｎと、を追加して構成されている。
【０１０７】
トランジスタ４６及び第３の出力トランジスタ５５ａ、・・・、５５ｎは、ＮＭＯＳで構成されている。なお、図１７においては、第３の出力トランジスタ５５ａ、５５ｂ、５５ｎと、出力ヒューズ回路５６ａ、５６ｂ、５６ｎと、をそれぞれ３つ図示している。しかし、第３の出力トランジスタ及び出力ヒューズ回路の段数ｎは、任意数とすることができる。また、各第３の出力トランジスタ５５ａ、・・・、５５ｎのオン抵抗は、２のｍ乗（ｍは、ｎ以下の自然数）で重み付けされた値に設定することができる。
【０１０８】
トランジスタ４６及び第３の出力トランジスタ５５ａ、・・・、５５ｎの各ゲートには、上記の温度特性を持ったバイアス電圧が入力される。可変抵抗４６ｃのオン抵抗Ｒｏｎも、温度特性を持っている。
【０１０９】
各出力トランジスタ５５ａ、・・・、５５ｎと各出力ヒューズ回路５６ａ、・・・、５６ｎとは、トランジスタ４６のドレインとソースとの間に、それぞれ直列に接続されている。第３の出力トランジスタ５５ａと出力ヒューズ回路５６ａとは、トランジスタ４６のドレインとソースとの間に直列に接続されている。第３の出力トランジスタ５５ｂと出力ヒューズ回路５６ｂとは、トランジスタ４６のドレインとソースとの間に直列に接続されている。第３の出力トランジスタ５５ｎと出力ヒューズ回路５６ｎとは、トランジスタ４６のドレインとソースとの間に直列に接続されている。図示しない他の第３の出力トランジスタ及び出力ヒューズ回路についても同様である。
【０１１０】
出力ヒューズ回路５６ａ、・・・、５６ｎをそれぞれ切断することにより、可変抵抗４６ｃのオン抵抗の値を調整することができる。
従って、電力検波回路１ｋによれば、製造ばらつきなどにより、第１〜第３の抵抗３６、３７、４３ｄの各抵抗値の比が変化した場合でも、可変抵抗４６ｃのオン抵抗の値を最適値に調整することができる。そのため、製造ばらつきの影響を排除して温度特性を補償することができる。
【０１１１】
また、電力検波回路１ｋにおいては、各第３の出力トランジスタ５５ａ、・・・、５５ｎは、各出力ヒューズ回路５６ａ、・・・、５６ｎを介してトランジスタ４６にそれぞれ並列に接続されている。そのため、出力ヒューズ回路５６ａ、・・・、５６ｎの抵抗が、例えば製造ばらつきなどにより変化した場合でも、図１４に表した電力検波回路１ｉと比較して、可変抵抗４６ｃのオン抵抗Ｒｏｎへの影響が小さい。従って、より正確に可変抵抗のオン抵抗の調整をすることができる。
【０１１２】
なお、電力検波回路１ｋにおいても、基準電圧生成回路２、２乗信号生成回路３、検出回路４については、上記の電力検波回路と同様であり、入力信号を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。
【０１１３】
図１８は、第７の実施形態に係る電力検波回路の構成を例示する他の回路図である。
図１８に表したように、電力検波回路１ｌにおいては、図１７に表した電力検波回路１ｋの各第３の出力トランジスタ５５ａ、・・・、５５ｎをローサイド側、各出力ヒューズ回路５６ａ、・・・、５６ｎをハイサイド側に、それぞれ置き換えた構成である。その他の構成については、図１７に表した電力検波回路１ｋと同様である。なお、基準電圧生成回路２、２乗信号生成回路３及び検出回路４の各構成要素の符号については、記載を省略している。
【０１１４】
電力検波回路１ｌにおいても、出力回路５ｋの第３の抵抗４３ｅ、第１及び第２の抵抗３６、３７の各抵抗値と可変抵抗４６ｄのオン抵抗の値の比が変化した場合でも、可変抵抗４６ｄのオン抵抗の値を最適値に調整することができる。そのため、製造ばらつきの影響を排除して温度特性を補償することができる。
【０１１５】
また、電力検波回路１ｌにおいても、基準電圧生成回路２、２乗信号生成回路３、検出回路４については、上記の電力検波回路と同様であり、入力信号を広い棚ミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。
【０１１６】
（第８の実施形態）
図１９は、第８の実施形態に係る電力検波回路の構成を例示する回路図である。
図１９に表したように、電力検波回路１ｇは、基準電圧生成回路２、２乗信号生成回路３、検出回路４ａ、出力回路５ｇを備える。
電力検波回路１ｇは、図１０に表した電力検波回路１ｆの検出回路４、出力回路５ｆをそれぞれ検出回路４ａ、出力回路５ｇに置き換えた構成である。基準電圧生成回路２、２乗信号生成回路３については、図１０に表した電力検波回路１ｆと同様である。
【０１１７】
検出回路４ａは、図８に表した電力検波回路１ｄの検出回路４ａと同様であり、図１０に表した電力検波回路１ｆの検出回路４に第１の電流発生回路４１を追加した構成である。
出力回路５ｇは、図１０に表した出力回路５ｆに第２のローパスフィルタ３８、第２の電流発生回路４２を追加した構成である。
【０１１８】
図７において説明したように、対数変換前の入力電圧Ｉｎｐｕｔの２乗平均値、すなわち入力信号電力に比例する第１の出力トランジスタ２０の電流Ｉ４に対して第２のローパスフィルタ３８を通すことにより、変動する電力に対して平均値を出力することが可能となる。また、第２のローパスフィルタ３８のカットオフ周波数を、電力変動の周波数に対してフィルタがかかる周波数に設定して電力変動を平均化することで、実効値検波に近い出力が得られる。
【０１１９】
また、図８において説明したように、第１及び第２の電流発生回路４１、４２を追加することにより、帰還トランジスタ１９及び第１の出力トランジスタ２０から一定の電流を引き抜いている。そのため、入力信号電力が小さい低入力時のバイアスが安定化され、検出可能な入力信号電力を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。
【０１２０】
また、図１０、図１１において説明したように、第３の抵抗４３ａを有することにより、トランジスタ４６の抵抗値に温度特性を持たせることができる。また、トランジスタ４６のサイズを選ぶことで所望の可変抵抗量が得られ、前段の基準電圧生成回路２、２乗信号生成回路３、検出回路４で生じる温度依存性をキャンセルすることが可能である。
【０１２１】
なお、図１２に表した電力検波回路１ｇにおいては、図１０に表した第３の抵抗４３ａを出力回路５ｇに用いている。しかし、図１４、図１５、図１７、図１８に表した第３の抵抗４３ｂ、４３ｃ、４３ｃ、４３ｄを用いて、さらに製造ばらつきの影響を排除することもできる。
【０１２２】
再度図１に戻ると、電力検波回路１においては、素子パラメータが理想的な値であれば、入力電圧Ｉｎｐｕｔの入力信号電力がほぼゼロまで最小感度がとれる構成である。しかし、素子パラメータには微妙な差が生じる。第１及び第２のトランジスタ６、１２におけるパラメータの相違は、全体に対する影響が大きい。
【０１２３】
例えば、素子パラメータの相違によりオフセットがあると、第１のトランジスタ６を流れる第１の電流Ｉ１と、第２のトランジスタ１２を流れる第２の電流Ｉ２とは、無信号時にＩ１＝Ｉ２とならない。第２の電流Ｉ２＞第１の電流Ｉ１の場合、無信号時に帰還トランジスタ１９に帰還電流Ｉ３が流れ、出力信号Ｏｕｔｐｕｔに電圧が出力される。逆に、第２の電流Ｉ２＜第１の電流Ｉ１の場合、入力信号電力があるレベルに達するまで、帰還トランジスタ１９に帰還電流Ｉ３が流れず、出力信号Ｏｕｔｐｕｔの電圧は、あるレベルに達するまでゼロのままになる。
【０１２４】
図２０は、図１に表した電力検波回路の入出力特性を模式的に表すグラフである。
図２０においては、横軸に入力電圧Ｉｎｐｕｔの入力信号電力をｄＢｍ単位でとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧を表している。なお、無信号時の第１及び第２の電流Ｉ１、Ｉ２の大小関係をパラメータとして出力信号Ｏｕｔｐｕｔの電圧を表している。
【０１２５】
出力信号Ｏｕｔｐｕｔの電圧は、入力信号電力が小さい低入力時に、無信号時の第１及び第２の電流Ｉ１、Ｉ２に相違があると直線性が悪化する。そのため、最小感度ｍｉｎは、かなり高い入力レベルにとどまり検波可能な範囲であるダイナミックレンジが狭くなる。
【０１２６】
（第９の実施形態）
図２１は、第９の実施形態に係る電力検波回路の構成を例示する回路図である。
図２１に表したように、電力検波回路１ｈは、基準電圧生成回路２ａ、２乗信号生成回路３ａ、検出回路４ｂ、出力回路５ａを備える。出力回路５ａは、図３に表した電力検波回路１ａの出力回路５ａと同様である。
【０１２７】
電力検波回路１ｈは、オフセットをキャンセルする状態と、検波動作をする状態とを有する。後述するように、例えば、クロック信号で制御され、第１の期間はオフセットをキャンセルし、第２の期間は検波動作をする。また、検波動作時は、入力電圧Ｉｎｐｕｔの入力信号電力を対数変換して出力する。
【０１２８】
基準電圧生成回路２ａは、第１のトランジスタ６、第１の負荷回路７、バイアス回路８、第１のスイッチＳ１、第３の演算増幅回路４９、第１のキャパシタ５０を有する。
基準電圧生成回路２ａは、図１に表した基準電圧生成回路２に、第１のスイッチＳ１、第３の演算増幅回路４９、第１のキャパシタ５０を追加した構成である。第１のトランジスタ６、第１の負荷回路７、バイアス回路８については、図１と同様である。
【０１２９】
第１のスイッチＳ１の一端は、２乗信号生成回路３ａの出力端子１６に接続され、他端は、第３の演算増幅回路４９の非反転入力端子に接続される。また、第１のキャパシタ５０の一端は、第３の演算増幅回路４９の非反転入力端子に接続され、他端には電源電圧Ｖｃｃが供給される。第３の演算増幅回路４９の反転入力端子は、第１のトランジスタ６と第１の負荷回路７との接続点１１に接続される。第３の演算増幅回路４９の出力端子は、接続点１１に接続される。
【０１３０】
なお、図２１においては、第１のキャパシタ５０の他端には電源電圧Ｖｃｃが供給されている。しかし、第１のキャパシタ５０は、第３の演算増幅回路４９の非反転入力端子に入力される２乗信号生成回路３ａの第２のトランジスタ１２の電圧を保持できればよく、他端は接地に接続してもよい。
第１のスイッチＳ１は、第１の期間はオンし、第２の期間はオフする。
【０１３１】
２乗信号生成回路３ａは、第２のトランジスタ１２、第２の負荷回路１３、キャパシタ１４、抵抗１５、５１、第２のスイッチＳ２を有する。
２乗信号生成回路３ａは、図１に表した２乗信号生成回路３に、第２のスイッチＳ２及び抵抗５１を追加した構成である。
【０１３２】
第２のスイッチＳ２は、キャパシタ１４と第１のトランジスタ１２との間に接続され、第１の期間はオフし、第２の期間はオンする。
抵抗５１は、２乗信号生成回路３ａの入力インピーダンスを規定している。また、抵抗５１は、第２のスイッチＳ２のオフ時におけるキャパシタ１４の電位を規定している。
【０１３３】
検出回路４ｂは、第１のローパスフィルタ１７、第１の演算増幅回路１８、帰還トランジスタ１９、第３のスイッチＳ４、及び第４のスイッチＳ４を有する。
検出回路４ｂは、図１に表した検出回路４に第３及び第４のスイッチＳ３、Ｓ４を追加した構成である。第１のローパスフィルタ１７、第１の演算増幅回路１８、帰還トランジスタ１９については、図１と同様である。
【０１３４】
第３のスイッチＳ３の一端は、２乗信号生成回路３ａの出力端子１６及び帰還トランジスタ１９のドレインに接続され、他端は第１の演算増幅回路１８の反転入力端子及び第１のローパスフィルタ１７に接続される。
第３のスイッチＳ３は、第１の期間はオフし、第２の期間はオンする。
【０１３５】
第４のスイッチＳ４は、帰還トランジスタ１９のゲートを接地または第１の演算増幅回路１８の出力端子１８ｏに接続する。第４のスイッチＳ４は、第１の期間は、帰還トランジスタ１９のゲートを接地に接続し、第２の期間は帰還トランジスタ１９のゲートを第１の演算増幅回路１８の出力端子１８ｏに接続する。
【０１３６】
第１〜第４のスイッチＳ１〜Ｓ４は、例えばクロックＣＬＫに同期して切り替わるように制御される。
図２２は、図２１に表した電力検波回路の各スイッチの状態のタイミングチャートであり、（ａ）はクロックＣＬＫ、（ｂ）は第１のスイッチＳ１、（ｃ）は第２のスイッチＳ２、（ｄ）は第３のスイッチＳ３、（ｅ）は第４のスイッチＳ４の各状態を表す。
【０１３７】
なお、第４のスイッチＳ４については、第１の期間に帰還トランジスタ１９のゲートを接地に接続して帰還トランジスタの帰還電流Ｉ３が流れない状態をオフとする。また、第２の期間に帰還トランジスタ１９のゲートを第１の演算増幅回路１８の出力端子１８ｏに接続して帰還電流Ｉ３の制御可能な状態をオンとしている。
【０１３８】
図２２（ａ）に表したように、クロックＣＬＫがＨの期間ｔ１はオフセットをキャンセルする第１の期間であり、クロックＣＬＫがＬの期間ｔ２は検波動作する第２の期間である。オフセットをキャンセルする第１の期間は、検波動作をする第２の期間に対して短時間でよく、検波動作への影響が小さいようにできるだけ短い期間に設定することが望ましい。例えばクロックＣＬＫをデューティ比１／１６のパルスとすることで、全時間の１／１６だけオフセットをキャンセルする第１の期間に使われる。
【０１３９】
図２２（ｂ）に表したように、第１のスイッチＳ１は、第１の期間はオンになり、第２の期間はオフになる。また、図２２（ｃ）〜（ｅ）に表したように、第２〜第４のスイッチＳ２〜Ｓ４は、第１の期間はオフになり、第２の期間はオンになる。
【０１４０】
図２３は、図２１に表した電力検波回路のオフセットキャンセル時の回路図である。
図２３においては、電力検波回路１ｈの第１の期間のときの第１〜第４のスイッチＳ１〜Ｓ４の各状態を表している。なお、第１〜第４のスイッチＳ１〜Ｓ４以外の各要素の符号については、記載を省略している。
第１のスイッチＳ１はオンになり、第１のスイッチＳ１を介して２乗信号生成回路３ａの出力電圧は第３の演算増幅回路４９の非反転入力端子に入力される。基準電圧生成回路２ａの出力である基準電圧は、第３の演算増幅回路４９の反転入力端子に入力される。
【０１４１】
第３の演算増幅回路４９は、基準電圧生成回路２ａの出力である基準電圧と２乗信号生成回路３ａの出力電圧との差電圧を増幅する。第３の演算増幅回路４９の補正電流Ｉ１ａは、基準電圧生成回路２ａの第１のトランジスタ６に帰還される。第１のトランジスタ６には、第１の電流Ｉ１と第３の演算増幅回路４９の補正電流Ｉ１ａが流れる。
【０１４２】
第２のスイッチＳ２はオフであり、２乗信号生成回路３ａには、入力電圧Ｉｎｐｕｔは入力されない。また、第３のスイッチＳ３はオフであり、第１の演算増幅回路１８の非反転入力端子に２乗信号生成回路３ａの出力は入力されない。さらに、第４のスイッチＳ４はオフであり、帰還トランジスタ１９のゲートには電源電圧Ｖｃｃが入力され、帰還トランジスタ１９はオフしている。帰還トランジスタ１９は遮断され帰還電流Ｉ３は流れない。
【０１４３】
検出回路４ｂから２乗信号生成回路３ａの第２のトランジスタ１２に、帰還電流Ｉ３は帰還されない。また、第２のスイッチＳ２はオフしているため、第２のトランジスタ１２に入力電圧Ｉｎｐｕｔは入力されない。従って、第１のトランジスタ６と第２のトランジスタ１２との素子パラメータが同一であれば第１の電流Ｉ１と第２の電流Ｉ２とは等しくなる。しかし、素子パラメータの相違により、第１の電流Ｉ１と第２の電流Ｉ２とは等しくならない。
【０１４４】
第３の演算増幅回路４９は、基準電圧生成回路２ａの第１のトランジスタ６に補正電流Ｉ１ａを流して、基準電圧生成回路２ａの基準電圧と２乗信号生成回路３ａの出力電圧とのオフセット電圧をゼロに補償する。また、２乗信号生成回路３ａの第２のトランジスタ１２の出力は、第１のキャパシタ５０に保持され第１のスイッチＳ１がオフする第２の期間においても、オフセット電圧はキャンセルされる。
【０１４５】
図２４は、図２１に表した電力検波回路の検波動作時の回路図である。
図２４においては、電力検波回路１ｈの第２の期間のときの第１〜第４のスイッチＳ１〜Ｓ４の各状態を表している。なお、第１〜第４のスイッチＳ１〜Ｓ４以外の各要素の符号については、記載を省略している。
第１のスイッチＳ１はオフになり、第３の演算増幅回路４９の非反転入力端子には２乗信号生成回路３ａの出力は入力されない。
【０１４６】
しかし、上記のとおり、２乗信号生成回路３ａの第２のトランジスタ１２の出力は、第１のキャパシタ５０に保持される。そのため、第２の期間においても、第３の演算増幅回路４９の補正電流Ｉ１ａは基準電圧生成回路２ａの第１のトランジスタ６に帰還され、オフセット電圧はキャンセルされる。
【０１４７】
第２のスイッチＳ２はオンし、入力電圧Ｉｎｐｕｔは２乗信号生成回路３ａに入力される。第３のスイッチＳ３はオンし、２乗信号生成回路３ａの出力電圧は第１の演算増幅回路１８の反転入力端子に入力される。第４のスイッチＳ４はオンし、帰還トランジスタ１９のゲートには、第１の演算増幅回路１８から制御電圧が入力され、検出回路４ｂから２乗信号生成回路３ａへ帰還電流Ｉ３が帰還される。従って、第２の期間は、図２４に表したように電力検波回路１ｈは、図１に表した電力検波回路１と等価になる。
【０１４８】
図２５は、図２１に表した電力検波回路の入出力特性を模式的に表すグラフである。
図２５においては、横軸に入力電圧Ｉｎｐｕｔの入力信号電力をｄＢｍ単位でとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧を表している。なお、無信号時の第１及び第２の電流Ｉ１、Ｉ２の大小関係をパラメータとして出力信号Ｏｕｔｐｕｔの電圧を表している。
【０１４９】
オフセット電圧がキャンセルされているため、入力信号電力が小さい低入力時まで、出力信号Ｏｕｔｐｕｔの電圧の直線性を有する範囲が広がっている。最小感度ｍｉｎは、図２０に表したオフセット電圧を補償しない場合と比較して低い入力レベルに低下し検波可能な範囲であるダイナミックレンジが広くなっている。
【０１５０】
なお、図２２においては、オフセットをキャンセルする第１の期間は、検波動作をする第２の期間に対して短時間でよく、検波動作への影響が小さいようにできるだけ短い期間に設定している。しかし、オフセットをキャンセルする第１の期間が、検波動作をする第２の期間に対して長くなるように設定することで、消費電流を大きく低減することができる。電力を検出する連続応答性が問われない場合に設定できる。
【０１５１】
図２６は、図２１に表した電力検波回路の各スイッチの他のタイミングチャートであり、（ａ）はクロックＣＬＫ、（ｂ）は第１のスイッチＳ１、（ｃ）は第２のスイッチＳ２、（ｄ）は第３のスイッチＳ３、（ｅ）は第４のスイッチＳ４の各状態を表す。
図２６（ａ）に表したように、クロックＣＬＫがＨの期間ｔ１を、クロックＣＬＫがＬの期間ｔ２よりも長くしている。
【０１５２】
第１の期間のオフセットをキャンセルする期間は、電力検波回路１ｈの消費電力は、検波動作をしている第２の期間の場合よりも小さい。
従って、クロックＣＬＫがＨの期間ｔ１をクロックＣＬＫがＬの期間ｔ２よりも長く設定することにより、電力検波回路１ｈの消費電力を低減することができる。
【０１５３】
（第１０の実施形態）
また、他の構成によっても、オフセットをキャンセルすることができる。
図２７は、第１０の実施形態に係る電力検波回路の構成を例示する回路図である。
図２７に表したように、電力検波回路１ｍは、基準電圧生成回路２ｂ、２乗信号生成回路３ｂ、検出回路４、出力回路５ａを備える。出力回路５ａは、図３に表した電力検波回路１ａの出力回路５ａと同様である。
【０１５４】
基準電圧生成回路２ｂは、第１のトランジスタ６、第１の負荷回路７、バイアス回路８、ｎ段（ｎは、自然数）の第１のオフセット電流発生回路５２ａ、５２ｂ、・・・、５２ｎ、ｎ段の入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを有する。すなわち、基準電圧生成回路２ｂは、図１に表した基準電圧生成回路２に、第１のオフセット電流発生回路５２ａ、５２ｂ、・・・、５２ｎと入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎとを追加した構成である。
【０１５５】
各第１のオフセット電流発生回路５２ａ、５２ｂ、・・・、５２ｎと各入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎとは、第１のトランジスタ６のドレインにそれぞれ直列に接続されている。第１のオフセット電流発生回路５２ａと入力ヒューズ回路５３ａとは、第１のトランジスタ６のドレインに直列に接続されている。第１のオフセット電流派生回路５２ｂと入力ヒューズ回路５３ｂとは、第１のトランジスタ６のドレインに直列に接続されている。第１のオフセット電流発生回路５２ｎと入力ヒューズ回路５３ｎとは、第１のトランジスタ６のドレインに直列に接続されている。図示しない他の第１のオフセット電流発生回路及び入力ヒューズ回路についても同様である。
【０１５６】
各第１のオフセット電流発生回路５２ａ、５２ｂ、・・・、５２ｎは、各入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを介して、第１のトランジスタ６のドレインにそれぞれオフセット電流Ｉｏｆｓ／２０、Ｉｏｆｓ／２１、・・・、Ｉｏｆｓ／２ｎ−１を供給する。ここで、電流Ｉｏｆｓの値は、第１及び第２のトランジスタ６、１２のオフセット電流として想定される最大値に設定する。
【０１５７】
第１のオフセット電流発生回路５２ａ、５２ｂ、・・・、５２ｎから第１のトランジスタ６のドレインに供給される電流は、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを切断することにより０〜２Ｉｏｆｓの範囲内で任意に設定することができる。なお、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎの切断前は、ほぼ２Ｉｏｆｓの最大電流が流れ、全て切断した場合、電流の値は０になる。
【０１５８】
２乗信号生成回路３ｂは、第２のトランジスタ１２、第２の負荷回路１３、キャパシタ１４、抵抗１５及び第２のオフセット電流発生回路５４を有する。すなわち、２乗信号生成回路３ｂは、図１に表した２乗信号生成回路３に第２のオフセット電流発生回路５４を追加した構成である。
【０１５９】
第２のオフセット電流発生回路５４は、第２のトランジスタ１２のドレインに接続されている。第２のオフセット電流発生回路５４は、電源電圧Ｖｃｃを供給され、第２のトランジスタ１２のドレインにオフセット電流Ｉｏｆｓを供給する。
第１のトランジスタ６のドレインに０〜２Ｉｏｆｓの調整可能な電流が供給され、第２のトランジスタ１２のドレインにＩｏｆｓの電流が供給される。
【０１６０】
入力ヒューズ回路５３ａ、５３ｂ、・・・５３ｎの切断前においては、第１のトランジスタ６のドレインに供給されるオフセット電流の方がＩｏｆｓだけ大きい。また、例えば、製造ばらつきなどにより素子パラメータが相違すると、無信号時の第１及び第２のトランジスタ６、１２の電流にオフセットが生じる。
【０１６１】
入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎの切断前においては、無信号時の出力信号Ｏｕｔｐｕｔの電圧は、上記の電流Ｉｏｆｓに第１及び第２のトランジスタ６、１２のオフセット分が加算された値に対応する。
従って、出力信号Ｏｕｔｐｕｔの電圧の測定値から製造ばらつきなどによるオフセットを補償するために必要なオフセット電流Ｉｏｆｆｓｅｔを求めることができる。そして、対応する入力ヒューズ回路を切断することによりオフセットを補償して、製造ばらつきなどの影響を低減することができる。
【０１６２】
図２８は、図２７に表した電力検波回路のオフセット電流と出力電圧との関係を表すグラフである。
図２８においては、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎの切断前における、オフセット電流Ｉｏｆｆｓｅｔに対する出力信号Ｏｕｔｐｕｔの電圧の依存性を表している。
【０１６３】
横軸に、例えば製造ばらつきなどによる第１及び第２のトランジスタ６、１２のオフセットを補償するために必要なオフセット電流Ｉｏｆｆｓｅｔをとり、縦軸に無信号時の出力信号Ｏｕｔｐｕｔの電圧の２乗をとっている。なお、横軸のオフセット電流Ｉｏｆｆｓｅｔは、第２のトランジスタ１２の電流が、第１のトランジスタ６の電流よりも大きい場合を正としている。
【０１６４】
例えば、無信号時の出力信号Ｏｕｔｐｕｔの電圧の測定値が０Ｖの場合、オフセット電流Ｉｏｆｆｓｅｔ＝−Ｉｏｆｓ（例えば、−４．２μＡ）となる。この場合は、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎは切断する必要がない。測定値が、正方向に高くなるのにともない、オフセット電流Ｉｏｆｆｓｅｔが大きくなる。必要なオフセット電流Ｉｏｆｆｓｅｔに対応して、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎが、切断されることになる。
【０１６５】
このように、電力検波回路１ｍによれば、製造ばらつきなどの影響によるオフセットがキャンセルされているため、入力信号が小さい低入力時まで、出力信号Ｏｕｔｐｕｔの電圧の直線性を有する範囲を広げることができる。
従って、検出可能な入力信号を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答が改善される。
【０１６６】
図２９は、第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
図２９に表したように、電力検波回路１ｎは、基準電圧生成回路２ｃ、２乗信号生成回路３ｃ、検出回路４、出力回路５ａを備える。出力回路５ａは、図３に表した電力検波回路１ａの出力回路５ａと同様である。
【０１６７】
基準電圧生成回路２ｃは、第１のトランジスタ６、第１の負荷回路７、バイアス回路８、第１のオフセット電流発生回路５２を有する。すなわち、基準電圧生成回路２ｃは、図１に表した基準電圧生成回路２に、第１のオフセット電流発生回路５２を追加した構成である。
【０１６８】
第１のオフセット電流発生回路５２は、第１のトランジスタ６のドレインと接地Ｇｎｄとの間に接続されている。第１のオフセット電流発生回路５２は、第１のトランジスタ６のドレインからオフセット電流Ｉｏｆｓを抜き取る。
【０１６９】
２乗信号生成回路３ｃは、第２のトランジスタ１２、第２の負荷回路１３、キャパシタ１４、抵抗１５、ｎ段（ｎは、自然数）の第２のオフセット電流発生回路５４ａ、５４ｂ、・・・、５４ｎ、ｎ段の入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを有する。すなわち、２乗信号生成回路３ｃは、図１に表した２乗信号生成回路３に、第２のオフセット電流発生回路５４ａ、５４ｂ、・・・、５４ｎと入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎとを追加した構成である。
【０１７０】
各第２のオフセット電流発生回路５４ａ、５４ｂ、・・・、５４ｎと各入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎとは、第２のトランジスタ１２のドレインにそれぞれ直列に接続されている。第２のオフセット電流発生回路５４ａと入力ヒューズ回路５３ａとは、第２のトランジスタ１２のドレインに直列に接続されている。第２のオフセット電流発生回路５４ｂと入力ヒューズ回路５３ｂとは、第２のトランジスタ１２のドレインに直列に接続されている。第２のオフセット電流発生回路５４ｎと入力ヒューズ回路５３ｎとは、第２のトランジスタ１２のドレインに直列に接続されている。図示しない他の第２のオフセット電流発生回路及び入力ヒューズ回路についても同様である。
【０１７１】
各第２のオフセット電流発生回路５４ａ、５４ｂ、・・・、５４ｎは、各入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを介して、第２のトランジスタ１２のドレインからそれぞれオフセット電流Ｉｏｆｓ／２０、Ｉｏｆｓ／２１、・・・、Ｉｏｆｓ／２ｎ−１を抜き取る。ここで、電流Ｉｏｆｓの値は、第１及び第２のトランジスタ６、１２のオフセット電流として想定される最大値に設定する。
【０１７２】
第２のオフセット電流発生回路５４ａ、５４ｂ、・・・、５４ｎが第２のトランジスタ１２のドレインから抜き取る電流は、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを切断することにより０〜２Ｉｏｆｓの範囲内で任意に設定することができる。なお、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎの切断前は、ほぼ２Ｉｏｆｓの最大電流が流れ、全て切断した場合は、電流の値は０になる。
【０１７３】
図２８において説明したように、無信号時の出力信号Ｏｕｔｐｕｔの電圧の測定値から製造ばらつきなどによるオフセットを補償するために必要なオフセット電流Ｉｏｆｆｓｅｔを求める。そして。対応する入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを切断することによりオフセットを補償して、製造ばらつきなどの影響を低減することができる。
【０１７４】
このように、電力検波回路１ｎによれば、製造ばらつきなどの影響によるオフセットがキャンセルされているため、入力信号が小さい低入力時まで、出力信号Ｏｕｔｐｕｔの電圧の直線性を有する範囲を広げることができる。
従って、検出可能な入力信号を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答が改善される。
【０１７５】
図３０は、第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
図３０に表したように、電力検波回路１ｏは、図２７に表した電力検波回路１ｍの出力回路５ａを出力回路５ｂに置き換えた構成である。
出力回路５ｂは、出力回路５ａにオフセット測定用端子Ｏｆｓｏｕｔを追加して構成されている。
【０１７６】
オフセット測定用端子Ｏｆｓｏｕｔは、第１の出力トランジスタ２０と第１の変換回路３２との接続点に接続されている。例えば、図３０に表したように、第１及び第２の変換回路３２、３３を、ｐｎｐバイポーラトランジスタで構成した場合、製造ばらつきなどにより、第１及び第２の変換回路３２、３３の出力値にオフセットが生じる可能性がある。また、素子の製造ばらつきなどにより第２の演算増幅回路３４にオフセットが生じる可能性がある。
従って、無信号時の出力信号Ｏｕｔｐｕｔの電圧を測定した場合、オフセット電流の測定に誤差が生じる可能性がある。
【０１７７】
そこで、出力回路５ｂにおいては、第１のトランジスタ２０と第１の変換回路３２との接続点に接続されたオフセット測定用端子Ｏｆｓｏｕｔを設けている。第１の変換回路３２で電圧に変換する前の第１のトランジスタのドレイン電流Ｉ４を測定することができ、より高精度でオフセット電流を検出することができる。
例えば、第１の変換回路３２としてｐｎｐバイポーラトランジスタを用いた場合は、そのエミッタ端子にパッドを接続することにより、オフセット測定用端子Ｏｆｓｏｕｔとして用いることができる。
【０１７８】
図３１は、第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
図３１に表したように、電力検波回路１ｐは、図２９に表した電力検波回路１ｎの出力回路５ａを、図３０に表した出力回路５ｂに置き換えた構成である。
電力検波回路１ｐにおいても、オフセット測定用端子Ｏｆｓｏｕｔを設けたことにより、図３０と同様に、より高精度でオフセット電流を検出することができる。
【０１７９】
次に、入力ヒューズ回路及び第１のオフセット電流発生回路がそれぞれ４段の場合を例にして、オフセット電流の設定方法について説明する。
図３２は、第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
図３２に表したように、電力検波回路１ｑは、図２７に表した電力検波回路１ｍの基準電圧生成回路２ｂを基準電圧生成回路２ｄに置き換えた構成である。
【０１８０】
基準電圧生成回路２ｄにおいては、各第１のオフセット電流発生回路５２ａ、５２ｂ、５２ｃ、５２ｎは、各入力ヒューズ回路５３ａ、５３ｂ、５３ｃ、５３ｎを介して、第１のトランジスタ６のドレインにそれぞれオフセット電流Ｉｏｆｓ／２０、Ｉｏｆｓ／２１、Ｉｏｆｓ／２２、Ｉｏｆｓ／２３を供給する。ここで、電流Ｉｏｆｓの値は、第１及び第２のトランジスタ６、１２のオフセット電流として想定される最大値に設定する。
【０１８１】
例えば、Ｉｏｆｓ＝５μＡの場合、各第１のオフセット電流発生回路５２ａ、５２ｂ、５２ｃ、５２ｄが生成するオフセット電流は、それぞれ、５μＡ、２．５μＡ、１．２５μＡ、０．６２５μＡである。
【０１８２】
第１のオフセット電流発生回路５２ａ、５２ｂ、・・・、５２ｎから第１のトランジスタ６のドレインに供給される電流は、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを切断することにより０〜２Ｉｏｆｓの範囲内で１６段階に設定することができる。なお、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎの切断前は、ほぼ２Ｉｏｆｓの最大電流が流れ、全て切断した場合、電流の値は０になる。
【０１８３】
無信号時におけるＯｆｓｏｕｔと接地Ｇｎｄとの間の電流を測定することにより、製造ばらつきなどによるオフセットを補償するために必要なオフセット電流Ｉｏｆｆｓｅｔを求めることができる。
【０１８４】
図３３は、図３２に表した電力検波回路の測定電流値と入力ヒューズ回路切断値との関係を表す模式図である。
図３３においては、電流Ｉｏｆｓ＝５μＡに設定して、製造ばらつきなどによるオフセットを補償するために必要なオフセット電流Ｉｏｆｆｓｅｔと、オフセット測定値、入力ヒューズ回路の切断値を表形式で表している。
なお、第１のトランジスタ６と第１の出力トランジスタ２０との電流比が１／２になっているため、測定電流の値は、オフセット電流Ｉｏｆｆｓｅｔの１／２に比例する。また、入力ヒューズ回路の切断値は、’１’で切断を表し、’０’で切断しないことを表す。
【０１８５】
電流Ｉｏｆｓ＝５μＡに設定しているため、オフセット電流Ｉｏｆｆｓｅｔ＝−５μＡ〜５μＡの範囲内でオフセットを補償することができる。
例えば、測定電流値が０μＡの場合、オフセット電流Ｉｏｆｆｓｅｔ＝−５μＡとなり、入力ヒューズ回路５３ａ、５３ｂ、５３ｃ、５３ｄは切断しないことになる。また、測定電流値が２．５μＡ〜２．８１２５μＡの場合、オフセット電流Ｉｏｆｆｓｅｔ＝０μＡ〜０．６２５μＡとなり、入力ヒューズ回路５３ａを切断することになる。
【０１８６】
図３４は、図３２に表した電力検波回路のオフセットと測定電流値との関係を表すグラフである。
図３４においては、電力検波回路１ｑのオフセットと、無信号時のオフセット測定用端子Ｏｆｓｏｕｔと接地Ｇｎｄとの間に流れる測定電流との関係を模式的に表している。なお、入力ヒューズ回路切断前の測定電流の値を破線で、切断後の値を実線でそれぞれ表してる。
入力ヒューズ回路切断前の測定電流の値に応じて入力ヒューズ回路５３ａ、５３ｂ、５３ｃ、５３ｄを切断することにより、オフセットを補償することができる。
【０１８７】
このように、電力検波回路１ｏ、１ｐ、１ｑによれば、製造ばらつきなどの影響によるオフセットがキャンセルされているため、入力信号が小さい低入力時まで、出力信号Ｏｕｔｐｕｔの電圧の直線性を有する範囲を広げることができる。
【０１８８】
また、第１の変換回路３２、第２の演算増幅回路３４の影響を受けずに高精度でオフセット電流を求めることができる。
従って、検出可能な入力信号を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答が改善される。
【０１８９】
（第１１の実施形態）
図３５は、第１１の実施形態に係る無線機器の構成を例示する回路図である。
図３５に表したように、無線機器６１は、送信回路６２、デュプレクサ６３、受信回路６４、アンテナ６５を備える。
送信回路６２は、電力検波回路１、送信出力回路６６、送信制御回路６７を有する。
【０１９０】
電力検波回路１は、送信回路６２から出力される送信信号の電力を検出して、送信制御回路６７に出力する。送信制御回路６７は、電力検波回路１により検出された送信信号の電力を規定値となるように、送信出力回路６６を制御する。また、送信制御回路６７は、音声信号や映像信号などの情報を送信信号に変調して、送信出力回路６６に出力する。
【０１９１】
送信出力回路６６は、送信制御回路６７から出力された送信信号を規定値の電力まで増幅する。なお、図３５においては、送信出力回路６６を、送信制御回路６７と別に設けた構成を例示しているが、送信出力回路６６は、送信制御回路６７に含めてもよい。
送信出力回路６６から出力された送信信号は、デュプレクサ６３を介してアンテナ６５から送信（放射）される。
【０１９２】
また、アンテナ６５で受信された受信信号は、デュプレクサ６３を介して受信回路６４に入力され、情報が復調される。
無線機器６１は、電力検波回路１により送信信号の電力を検出して規定値に制御することができる。
なお、図３５においては、電力検波回路１を用いた構成を例示したが、電力検波回路１ａ〜１ｈを用いてもよい。また、無線機器６１においては、アンテナ６５はデュプレクサ６３を介して送信回路６２及び受信回路６４に接続されているが、高周波スイッチを用いてもよい。
【０１９３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１９４】
１、１ａ〜１ｑ 電力検波回路
２、２ａ〜２ｄ 基準電圧生成回路
３、３ａ〜３ｃ ２乗信号生成回路
４、４ａ、４ｂ 検出回路
５、５ａ〜５ｋ 出力回路
６ 第１のトランジスタ
７ 第１の負荷回路
８ バイアス回路
９ 電流発生回路
１０、２２、４４、４７ トランジスタ
１１、２８ 接続点
１２ 第２のトランジスタ
１３ 第２の負荷回路
１４、４０ キャパシタ
１５、２７、２９、３９、４５、５１ 抵抗
１６ ２乗信号生成回路の出力端子（接続点）
１７ 第１のローパスフィルタ
１８ 第１の演算増幅回路
１９ 帰還トランジスタ
２０ 第１の出力トランジスタ
２１ 第２の出力トランジスタ
２３ 電力検波回路（比較例）
２４、２５ 増幅回路
２６ 出力回路
３０ 増幅回路の出力端子（接続点）
３１ 増幅回路
３２ 第１の変換回路
３３ 第２の変換回路
３４ 第２の演算増幅回路
３５ 第１のバイポーラトランジスタ（第２の変換回路）
３６ 第１の抵抗
３７ 第２の抵抗
３８ 第２のローパスフィルタ
４１ 第１の電流発生回路
４２ 第２の電流発生回路
４３、４３ａ〜４３ｄ 第３の抵抗
４６ トランジスタ（可変抵抗）
４６ａ〜４６ｄ 可変抵抗
４８ 第１の電圧発生回路
４９ 第３の演算増幅回路
５０ 第１のキャパシタ
５２、５２ａ〜５２ｄ、５２ｎ 第１のオフセット電流発生回路
５３ａ〜５３ｄ、５３ｎ 入力ヒューズ回路
５４、５４ａ、５４ｂ、５４ｎ 第２のオフセット電流発生回路
５５ａ、５５ｂ、５５ｎ 第３の出力トランジスタ
５６ａ、５６ｂ、５６ｎ 出力ヒューズ回路
６１ 無線機器
６２ 送信回路
６３ デュプレクサ
６４ 受信回路
６５ アンテナ
６６ 送信出力回路
６７ 送信制御回路
Ｓ１ 第１のスイッチ
Ｓ２ 第２のスイッチ
Ｓ３ 第３のスイッチ
Ｓ４ 第４のスイッチ
【技術分野】
【０００１】
本発明の実施形態は、電力検波回路及び無線機器に関する。
【背景技術】
【０００２】
電波を用いて通信を行う無線機器においては、他の機器との干渉を防止しつつ電波を有効利用するため、通信規格を遵守する必要がある。例えば、携帯電話においては、送信電力を規定値に制御する必要があり、送信電力を検出する電力検波回路が用いられている。
多様化した通信規格に対して送信電力を正確に検出するために、検出可能な電力範囲（ダイナミックレンジ）が広いことが要求される。また、高度化、多様化した変調方式に対して送信電力を正確に検出するために、バイポーラトランジスタなどで構成した実効値検波回路が用いられる。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００８−２３６５１５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
ダイナミックレンジの広い電力検波回路及び無線機器を提供する。
【課題を解決するための手段】
【０００５】
実施形態によれば、基準電圧生成回路と、２乗信号生成回路と、検出回路と、出力回路と、を備えた電力検波回路が提供される。前記基準電圧生成回路は、バイアス電圧を入力して基準電圧を生成する。前記２乗信号生成回路は、前記バイアス電圧に高周波の入力電圧を重畳した電圧を入力して、前記基準電圧と、前記高周波の入力電圧を２乗した電圧と、高周波信号と、を含む信号を出力する。前記検出回路は、前記２乗信号生成回路の出力信号から高周波信号を除去して平均値を出力する第１のローパスフィルタと、前記第１のローパスフィルタの出力電圧と前記基準電圧との誤差を増幅して制御電圧として出力する第１の演算増幅回路と、前記制御電圧に応じた帰還電流を前記２乗信号生成回路に帰還する帰還トランジスタと、を有する。前記検出回路は、前記第１のローパスフィルタの出力電圧と前記基準電圧との前記誤差を減少させることにより、前記帰還電流に基づいて高周波の電力を検出する。前記出力回路は、前記制御電圧に応じた電圧を出力する。
【図面の簡単な説明】
【０００６】
【図１】第１の実施形態に係る電力検波回路の構成を例示する回路図である。
【図２】比較例の電力検波回路の回路図である。
【図３】第２の実施形態に係る電力検波回路の構成を例示する回路図である。
【図４】図３に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフである。
【図５】図３に表した電力検波回路の入力信号電力の変化に対する出力の時間応答特性のシミュレーション結果を表すグラフである。
【図６】第３の実施形態に係る電力検波回路の構成を例示する回路図である。
【図７】第４の実施形態に係る電力検波回路の構成を例示する回路図である。
【図８】第５の実施形態に係る電力検波回路の構成を例示する回路図である。
【図９】第６の実施形態に係る電力検波回路の構成を例示する回路図である。
【図１０】第６の実施形態に係る電力検波回路の構成を例示する他の回路図である。
【図１１】図１０に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフである。
【図１２】図１０に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフであり、（ａ）、（ｂ）、（ｃ）は、それぞれ０、−２０％、２０％の抵抗変化がある場合を表す。
【図１３】図１２に表した入出力特性の温度２５℃に対する相対誤差を表すグラフであり、（ａ）、（ｂ）、（ｃ）は、それぞれ０、−２０％、２０％の抵抗変化がある場合を表す。
【図１４】第７の実施形態に係る電力検波回路の構成を例示する回路図である。
【図１５】第７の実施形態に係る電力検波回路の構成を例示する他の回路図である。
【図１６】図１５に表した電力検波回路の出力ヒューズ回路切断値とオン抵抗との関係を例示する模式図であり、（ａ）、（ｂ）はそれぞれ表形式、線図形で表している。
【図１７】第７の実施形態に係る電力検波回路の構成を例示する他の回路図である。
【図１８】第７の実施形態に係る電力検波回路の構成を例示する他の回路図である。
【図１９】第８の実施形態に係る電力検波回路の構成を例示する回路図である。
【図２０】図１に表した電力検波回路の入出力特性を模式的に表すグラフである。
【図２１】第９の実施形態に係る電力検波回路の構成を例示する回路図である。
【図２２】図２１に表した電力検波回路の各スイッチの状態のタイミングチャートであり、（ａ）はクロックＣＬＫ、（ｂ）は第１のスイッチＳ１、（ｃ）は第２のスイッチＳ２、（ｄ）は第３のスイッチＳ３、（ｅ）は第４のスイッチＳ４の各状態を表す。
【図２３】図２１に表した電力検波回路のオフセットキャンセル時の回路図である。
【図２４】図２１に表した電力検波回路の検波動作時の回路図である。
【図２５】図２１に表した電力検波回路の入出力特性を模式的に表すグラフである。
【図２６】図２１に表した電力検波回路の各スイッチの他のタイミングチャートであり、（ａ）はクロックＣＬＫ、（ｂ）は第１のスイッチＳ１、（ｃ）は第２のスイッチＳ２、（ｄ）は第３のスイッチＳ３、（ｅ）は第４のスイッチＳ４の各状態を表す。
【図２７】第１０の実施形態に係る電力検波回路の構成を例示する回路図である。
【図２８】図２７に表した電力検波回路のオフセット電流と出力電圧との関係を表すグラフである。
【図２９】第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
【図３０】第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
【図３１】第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
【図３２】第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
【図３３】図３２に表した電力検波回路の測定電流値と入力ヒューズ回路切断値との関係を表す模式図である。
【図３４】図３２に表した電力検波回路のオフセットと測定電流値との関係を表すグラフである。
【図３５】第１１の実施形態に係る無線機器の構成を例示する回路図である。
【発明を実施するための形態】
【０００７】
以下、実施形態について図面を参照して詳細に説明する。なお、本願明細書と各図において、既出の図に関して前述したものと同様の要素には同一の符号を付して詳細な説明は適宜省略する。また、論理値ローレベルをＬで表し、論理値ハイレベルをＨで表す。
【０００８】
（第１の実施形態）
図１は、第１の実施形態に係る電力検波回路の構成を例示する回路図である。
図１に表したように、電力検波回路１は、基準電圧生成回路２、２乗信号生成回路３、検出回路４、及び出力回路５を備える。
電力検波回路１は、高周波の入力電圧Ｉｎｐｕｔを２乗して瞬時電力を検出し、高周波の入力電圧Ｉｎｐｕｔの２乗の平均値（２乗平均値）から平均電力として入力信号電力を検出して、出力信号Ｏｕｔｐｕｔとして出力する回路である。
【０００９】
基準電圧生成回路２は、第１のトランジスタ６、第１の負荷回路７、バイアス回路８を有する。
第１のトランジスタ６は、Ｎチャンネル形ＭＯＳＦＥＴ（以下、ＮＭＯＳ）で構成されている。第１のトランジスタ６のソースは接地に接続され、ドレインには第１の負荷回路７を介して電源電圧Ｖｃｃが供給される。第１のトランジスタ６のゲートには、バイアス回路８からバイアス電圧Ｖｇが供給される。
【００１０】
第１の負荷回路７は、ゲートとドレインとが接続されたＰチャンネル形ＭＯＳＦＥＴ（以下、ＰＭＯＳ）で構成される。第１の負荷回路７のゲートとドレインとは、第１のトランジスタ６のドレインに接続され、第１の負荷回路７のソースには電源電圧Ｖｃｃが供給される。
【００１１】
バイアス回路８は、電流発生回路９、トランジスタ１０を有し、電源電圧Ｖｃｃから、バイアス電圧Ｖｇを生成する。このバイアス電圧Ｖｇにより第１のトランジスタ６は、飽和領域で動作する。第１のトランジスタ６のドレイン電流（第１の電流）Ｉ１は、第１の電圧Ｖ１＝Ｖｇ−Ｖｔの２乗に比例する２乗特性となる。ここで、Ｖｔは、第１のトランジスタ６のしきい値電圧であり、第１の電圧Ｖ１はオーバードライブ電圧である。
【００１２】
第１のトランジスタ６は、第１の負荷回路７と接地との間に接続され、第１の電圧Ｖ１の２乗に比例する第１の電流Ｉ１を出力する。
基準電圧生成回路２は、バイアス電圧Ｖｇを入力して第１の電圧Ｖ１の２乗に比例する第１の電流Ｉ１を第１の負荷回路７に出力し、第１のトランジスタ６と第１の負荷回路７との接続点１１に基準電圧を生成する。
【００１３】
２乗信号生成回路３は、第２のトランジスタ１２、第２の負荷回路１３、キャパシタ１４及び抵抗１５を有する。
第２のトランジスタ１２はＮＭＯＳである。第２のトランジスタ１２のソースは接地され、ドレインには第２の負荷回路１３を介して電源電圧Ｖｃｃが供給される。
【００１４】
第２の負荷回路１３は、ゲートが第１の負荷回路７のゲートに接続されたＰＭＯＳで構成される。第２の負荷回路１３のドレインは、第２のトランジスタ１２のドレインに接続され、第２の負荷回路１３のソースには電源電圧Ｖｃｃが供給される。第２の負荷回路１３は第１の負荷回路７とカレントミラーを構成している。
【００１５】
第２のトランジスタ１２のゲートには、キャパシタ１４を介して高周波の入力電圧Ｉｎｐｕｔが入力される。また、第２のトランジスタ１２のゲートは、抵抗１５を介して第１のトランジスタ６のゲートに接続され、第１のトランジスタ６と同一のバイアス電圧Ｖｇが供給される。抵抗１５は、高周波の入力電圧Ｉｎｐｕｔが第１のトランジスタ６に漏洩しない程度の高い抵抗値を有する。
第２のトランジスタ１２のゲートには、バイアス電圧Ｖｇに高周波の入力電圧Ｉｎｐｕｔが重畳された電圧が入力される。
【００１６】
第２のトランジスタ１２は、第２の負荷回路１３と接地との間に接続され、高周波の入力電圧Ｉｎｐｕｔを増幅して第１の電圧Ｖ１と入力電圧Ｉｎｐｕｔとの合成電圧の２乗に比例する第２の電流Ｉ２を出力している。なお、第２のトランジスタ１２のしきい値電圧は、第１のトランジスタ６のしきい値電圧Ｖｔと等しいとする。
【００１７】
この第２の電流Ｉ２には、第１の電圧Ｖ１の２乗に比例する成分、入力電圧Ｉｎｐｕｔの２乗に比例する成分、及び第１の電圧Ｖ１と入力電圧Ｉｎｐｕｔとの積に比例する成分とが重畳している。この第１の電圧Ｖ１の２乗に比例する成分は、基準電圧生成回路２の第１のトランジスタ６の第１の電流Ｉ１と等しい。また、入力電圧Ｉｎｐｕｔの２乗に比例する成分には、直流成分として入力電圧Ｉｎｐｕｔの２乗の平均値（２乗平均値）と、交流成分として入力電圧Ｉｎｐｕｔの高調波とが含まれる。この、入力電圧Ｉｎｐｕｔの２乗平均値を検出することにより、入力信号電力を検出する。
【００１８】
２乗信号生成回路３は、バイアス電圧Ｖｇに高周波の入力電圧Ｉｎｐｕｔを重畳した電圧を増幅して、第１の電圧Ｖ１と入力電圧Ｉｎｐｕｔとの合成電圧の２乗に比例する第２の電流Ｉ２を生成し、第２のトランジスタ１２と第２の負荷回路１３との接続点（２乗信号生成回路の出力端子）１６に電圧を出力する。この２乗信号生成回路３の出力端子１６の電圧は、基準電圧と、高周波の入力電圧Ｉｎｐｕｔを２乗した電圧と、高周波信号と、を含んだ信号になる。この高周波の入力電圧Ｉｎｐｕｔを２乗した電圧は、入力信号電力の瞬時値（瞬時電力）に比例する。なお、後述するように、第２の電流Ｉ２は、第２の負荷回路１３と検出回路４とから供給される。
【００１９】
検出回路４は、第１のローパスフィルタ１７、第１の演算増幅回路１８、帰還トランジスタ１９を有する。
第１のローパスフィルタ１７は、２乗信号生成回路３の出力端子１６と、接地との間に接続されたキャパシタで構成される。第１のローパスフィルタ１７は、２乗信号生成回路３の出力信号から高周波信号を除去して、入力電圧Ｉｎｐｕｔを２乗した電圧の平均値（２乗平均値）と、基準電圧とからなる平均値を出力する。なお、入力電圧Ｉｎｐｕｔの２乗平均値は、入力信号電力の平均値（平均電力）に比例する。第１のローパスフィルタ１７の出力電圧は、第１の演算増幅回路１８の反転入力端子に入力される。
【００２０】
第１の演算増幅回路１８の非反転入力端子は、第１のトランジスタ６と第１の負荷回路７との接続点１１に接続される。第１の演算増幅回路１８は、第１のローパスフィルタの出力電圧と基準電圧との誤差を増幅して、制御電圧として出力する。
帰還トランジスタ１９は、ＰＭＯＳで構成され、ゲートには第１の演算増幅回路１８から制御電圧が入力される。帰還トランジスタ１９のソースには電源電圧Ｖｃｃが供給され、ドレインは２乗信号生成回路３の出力端子１６に接続される。
【００２１】
帰還トランジスタ１９は、第１の演算増幅回路１８から出力される制御電圧で制御され、制御電圧に応じたドレイン電流を出力する。帰還トランジスタ１９のドレイン電流は、２乗信号生成回路３の出力端子１６に帰還電流Ｉ３として帰還される。帰還電流Ｉ３は、第２のトランジスタ１２を流れる第２の電流Ｉ２の一部となる。
第２のトランジスタ１２を流れる第２の電流Ｉ２から、検出回路４から帰還される帰還電流Ｉ３を差し引いた電流Ｉ２−Ｉ３は、第２の負荷回路１３から供給される。そのため帰還電流Ｉ３に応じて、第２の負荷回路１３から供給される電流は変化する。
【００２２】
また、第２の負荷回路１３から供給される電流の変化に応じて、２乗信号生成回路３の出力端子１６の電圧は変化する。一方、基準電圧生成回路２により生成される接続点１１の基準電圧は一定である。従って、第１の演算増幅回路１８に入力される電圧は、第１の演算増幅回路１８から出力される制御電圧により変化する。
【００２３】
ここで、第１の演算増幅回路１８の利得は十分高く設定されている。そのため、帰還電流Ｉ３の大きさは制御電圧で制御され、第１の演算増幅回路１８の非反転入力端子と反転入力端子とに入力される誤差は減少しほぼゼロになる。
【００２４】
第２の負荷回路１３は、第１の負荷回路７とカレントミラーを構成している。従って、２乗信号生成回路３の出力端子１６と接続点１１との誤差がゼロになり、第１及び第２の負荷回路７、１３のそれぞれの両端の電圧が等しくなると、流れる電流は等しくなる。第２の負荷回路１３を流れる電流Ｉ２−Ｉ３は、第１の負荷回路７を流れる第１の電流Ｉ１と等しくなる。従って、帰還トランジスタ１９から帰還される帰還電流Ｉ３は、Ｉ２−Ｉ１となり、入力電圧Ｉｎｐｕｔの２乗平均値、すなわち電力に比例した電流になる。帰還トランジスタ１９を流れる帰還電流Ｉ３は、入力信号電力に比例する。
【００２５】
このように、検出回路４は、制御電圧を制御して第１のローパスフィルタ１７の出力電圧と基準電圧との誤差を減少させている。これにより、第２の負荷回路１３を流れる電流Ｉ２−Ｉ３を第１の電流Ｉ１と等しくするように制御している。そして、帰還電流Ｉ３を入力電圧Ｉｎｐｕｔの２乗平均値に比例させて入力信号電力を検波している。例えば、高周波の入力電圧Ｉｎｐｕｔが電圧振幅Ｖｉの単一周波数の正弦波の場合、制御電圧は、高周波の入力電圧Ｉｎｐｕｔの電圧振幅Ｖｉに比例する。
【００２６】
出力回路５は、第１の出力トランジスタ２０、第２の出力トランジスタ２１、及びトランジスタ２２を有する。出力回路５は、制御電圧に応じた電圧を出力する。
第１の出力トランジスタ２０はＰＭＯＳであり、ゲートは、帰還トランジスタ１９のゲートに接続される。第１の出力トランジスタ２０のソースには電源電圧Ｖｃｃが供給され、ゲートには第１の演算増幅回路１８から制御電圧が入力される。第１の出力トランジスタ２０は、帰還トランジスタ１９とカレントミラーを構成している。
従って、第１の出力トランジスタ２０のドレインには帰還トランジスタ１９を流れる帰還電流Ｉ３に比例し、入力電圧Ｉｎｐｕｔの２乗平均値、すなわち入力信号電力に比例する電流Ｉ４が流れる。
【００２７】
第２の出力トランジスタ２１はＰＭＯＳであり、ゲートは、第１の負荷回路７のドレインに接続されている。第２の出力トランジスタ２１のソースには電源電圧Ｖｃｃが供給される。第２の出力トランジスタ２１は、第２の負荷回路１３と同様に、第１の負荷回路７とカレントミラーを構成する。
従って、第２の出力トランジスタ２１のドレインには第１の負荷回路７を流れる第１の電流Ｉ１に比例するバイアス電流として電流Ｉ５が流れる。
【００２８】
トランジスタ２２は、ＮＭＯＳである。トランジスタ２２のゲートとドレインとは、第１の出力トランジスタ２０のドレインと第２の出力トランジスタ２１のドレインとに接続されている。
トランジスタ２２には、第１及び第２の出力トランジスタ２０、２１の電流Ｉ４、Ｉ５の合成電流Ｉ４＋Ｉ５が流れる。従って、トランジスタ２２には、入力電圧Ｉｎｐｕｔの２乗平均値、すなわち入力信号電力に比例した電圧と、第１の電流Ｉ１に比例したバイアス分の電圧との合成電圧が出力される。
なお、第２の出力トランジスタの電流Ｉ５をバイアス電流として、第１の出力トランジスタ２０の電流と合成しているのは、トランジスタ２２の出力電圧の小電力時の特性を補償するためである。
【００２９】
このように、電力検波回路１は、第１のローパスフィルタ１７を介して２乗信号生成回路３の出力電圧と基準電圧生成回路２の出力である基準電圧との誤差を増幅して、入力電圧Ｉｎｐｕｔの２乗平均値を検出し、入力信号電力を検波することができる。また、電力検波回路１においては、検出回路４により入力信号電力に比例する帰還電流Ｉ３を２乗信号生成回路３の出力端子１６に帰還している。そのため、２乗信号生成回路３と基準電圧生成回路２との誤差が減少しほぼゼロに制御される。２乗信号生成回路３の出力電圧は入力信号電力に依存せず、基準電圧にほぼ等しい一定値になる。
【００３０】
上記のとおり、例えば、入力電圧Ｉｎｐｕｔが電圧振幅Ｖｉの単一周波数の正弦波の場合、帰還電流Ｉ３を生成する帰還トランジスタ１９を制御する制御電圧は、入力電圧Ｉｎｐｕｔの電圧振幅Ｖｉに比例する。従って、第１の演算増幅回路１８の入力電圧及び出力電圧の振幅が制限され、２乗信号生成回路３の動作する入力電圧Ｉｎｐｕｔの最大振幅を大きくとることができる。従って、広いダイナミックレンジを実現することができる。
【００３１】
（比較例）
図２は、比較例の電力検波回路の回路図である。
図２に表したように、比較例の電力検波回路２３は、増幅回路２４、２５、及び出力回路２６で構成される。
【００３２】
増幅回路２４は、第１のトランジスタ６、バイアス回路８、及び抵抗２７を有する。増幅回路２４は、図１に表した基準電圧生成回路２の第１の負荷回路７を抵抗２７に置き換えた構成である。第１のトランジスタ６及びバイアス回路８については、図１に表した電力検波回路１と同様である。
抵抗２７は、第１のトランジスタ６の負荷回路であり、電源電圧Ｖｃｃが供給され、第１のトランジスタ６を流れる第１の電流Ｉ１を供給する。抵抗２７と第１のトランジスタ６との接続点２８には、増幅回路２４の出力電圧として、基準電圧が生成される。
【００３３】
増幅回路２５は、第２のトランジスタ１２、キャパシタ１４、抵抗１５、２９を有する。増幅回路２５は、図１に表した２乗信号生成回路３の第２の負荷回路１３を抵抗２９に置き換えた構成である。第２のトランジスタ１２、キャパシタ１４、抵抗１５については、図１に表した２乗信号生成回路３と同様である。
【００３４】
抵抗２９は、第２のトランジスタ１２の負荷回路であり、電源電圧Ｖｃｃが供給され、第２のトランジスタ１２を流れる第２の電流Ｉ２を供給する。抵抗２９の抵抗値は、抵抗２７の抵抗値と等しく設定されている。
比較例の電力検波回路２３においては、帰還電流Ｉ３を制御し帰還する検出回路がないため、高周波の入力電圧Ｉｎｐｕｔを増幅して第２のトランジスタ１２を流れる第２の電流Ｉ２は、抵抗２９から供給される。
【００３５】
抵抗２９と第２のトランジスタ１２との接続点３０には、増幅回路２５の出力電圧として、入力電圧Ｉｎｐｕｔを増幅した電圧が生成される。接続点３０には、基準電圧、入力電圧を２乗した電圧すなわち入力信号電力の瞬時値に比例する電圧、及び高周波信号が重畳した電圧が発生する。
【００３６】
出力回路２６は、第１のローパスフィルタ１７、増幅回路３１を有する。
第１のローパスフィルタ１７は、図１に表した電力検波回路１と同様であり、キャパシタで構成される。第１のローパスフィルタ１７は、増幅回路２５の出力電圧から高周波信号を除去して、入力電圧の２乗平均値と基準電圧とからなる平均値を取り出す。第１のローパスフィルタ１７の出力電圧は、増幅回路３１の非反転入力端子に入力される。
【００３７】
増幅回路３１の反転入力端子には、増幅回路２４の出力電圧である基準電圧が入力される。増幅回路３１は、利得Ａ倍（Ａ＞０）に設定されている。増幅回路３１は、増幅回路２４、２５の出力電圧の差電圧を利得Ａ倍で増幅して、上記の平均値から入力信号電力を検波し出力信号Ｏｕｔｐｕｔとして出力する。
【００３８】
増幅回路３１から出力される出力信号Ｏｕｔｐｕｔの電圧は、入力電圧Ｉｎｐｕｔの２乗平均値、すなわち電力のＡ倍になり、入力信号電力に比例する。なお、出力回路２６においては、出力信号Ｏｕｔｐｕｔには、バイアス電圧を加えていないため、入力信号電力がゼロのとき、出力信号Ｏｕｔｐｕｔの電圧もゼロになる。
【００３９】
増幅回路２５の出力電圧は、第２の電流Ｉ２の大きさに応じて、電源電圧Ｖｃｃとして０〜Ｖｃｃの範囲で変化する。そのため、増幅回路３１の許容入力も０〜Ｖｃｃの範囲が要求される。
従って、比較例の電力検波回路２３においては、広いダイナミックレンジの入力信号電力を検出することは困難である。
【００４０】
これに対して、本実施形態に係る電力検波回路１においては、２乗信号生成回路３の出力電圧は基準電圧とほぼ等しく制御され、入力信号電力により変化しない。また、入力電圧Ｉｎｐｕｔが電圧振幅Ｖｉの単一周波数の正弦波の場合、第１の演算増幅回路１８から出力される制御電圧は、入力電圧Ｉｎｐｕｔの電圧振幅Ｖｉに比例する。そのため、入力信号電力を広いダイナミックレンジで検出することができる。また、２乗信号生成回路３の出力電圧が変化しないため、入力信号電力の変動に対して高速に応答することができる。さらに、ＣＭＯＳ（Complementary Metal Oxide Semiconductor）トランジスタで構成することができ、ＣＭＯＳプロセスで集積回路化が可能である。
【００４１】
（第２の実施形態）
図３は、第２の実施形態に係る電力検波回路の構成を例示する回路図である。
図３に表したように、電力検波回路１ａは、基準電圧生成回路２、２乗信号生成回路３、検出回路４、及び出力回路５ａを備える。
電力検波回路１ａは、図１に表した電力検波回路１の出力回路５を出力回路５ａに置き換えた構成である。基準電圧生成回路２、２乗信号生成回路３、検出回路４については、図１に表した電力検波回路１と同様である。
【００４２】
出力回路５ａは、第１の出力トランジスタ２０、第２の出力トランジスタ２１、第１の変換回路３２、第２の変換回路３３、及び第２の演算増幅回路３４を有する。出力回路５ａは、図１に表した出力回路５のトランジスタ２２を第１及び第２の変換回路３２、３３、並びに第２の演算増幅回路３４に置き換えた構成である。第１及び第２の出力トランジスタ２０、２１については、図１に表した第１及び第２の出力トランジスタ２０、２１と同様である。
【００４３】
第１及び第２の変換回路３２、３３は、それぞれ第１の出力トランジスタ２０を流れる電流Ｉ４、第２の出力トランジスタ２１を流れる電流Ｉ５を入力して電流値の対数に比例する電圧に変換してそれぞれ出力する回路である。図３においては、第１及び第２の変換回路３２、３３として、ｐｎｐバイポーラトランジスタを用いている。
【００４４】
電力検波回路１ａにおいては、第１及び第２の変換回路３２、３３には、第１のローパスフィルタ１７を通過した信号が入力される。そのため、第１及び第２の変換回路３２、３３を構成するために、高速なバイポーラトランジスタを必要としない。バイポーラトランジスタは、例えば、半導体基板をコレクタとして設けられた基板トランジスタを用いることができる。そのため、ＣＭＯＳの微細プロセスにより形成された他のトランジスタなどと同一の半導体基板に集積することができ、特殊なプロセスを追加する必要がない。また、第１及び第２の変換回路３２、３３としては、ｐｎ接合ダイオードを用いることもできる。
【００４５】
ここでは、第１及び第２の変換回路３２、３３がバイポーラトランジスタで構成された場合について説明する。
第１の変換回路３２は、第１の出力トランジスタ２０と接地との間に接続される。第１の変換回路３２のエミッタは、第１の出力トランジスタ２０のドレインに接続され、第１の変換回路３２のベースとコレクタとは、接地に接続される。第１の変換回路３２には、入力信号電力に比例する第１の出力トランジスタ２０の電流Ｉ４が流れる。
【００４６】
第２の変換回路３３は、第２の出力トランジスタ２１と接地との間に接続される。第２の変換回路３３のエミッタは、第２の出力トランジスタ２１のドレインに接続され、第２の変換回路３３のベースとコレクタとは、接地に接続される。第２の変換回路３３には、第１の電流Ｉ１に比例するバイアス電流として第２の出力トランジスタの電流Ｉ５が流れる。
【００４７】
第１及び第２の変換回路３２、３３は、それぞれベースとコレクタとが接続された、エミッタ・ベース間のｐｎ接合ダイオードとして用いている。エミッタ・ベース間の電圧は、電流に対して対数特性を有する。そのため、第１及び第２の変換回路３２、３３のそれぞれのエミッタ電圧は、電流Ｉ４、Ｉ５を対数変換した電圧になる。
【００４８】
第１の変換回路３２のエミッタ電圧は、入力信号電力を対数変換した値になる。また、第２の変換回路３３のエミッタ電圧は、第１のトランジスタ６を流れる第１の電流Ｉ１に比例した電流Ｉ５を対数変換した値になる。この電圧は、入力信号電力がゼロのときの出力信号Ｏｕｔｐｕｔの電圧を、オフセットさせる電圧になる。
【００４９】
第２の演算増幅回路３４は、第１及び第２の変換回路３２、３３のそれぞれエミッタ電圧の差電圧を定数倍して出力信号Ｏｕｔｐｕｔとして出力する。
電力検波回路１ａにおいては、基準電圧生成回路２、２乗信号生成回路３の出力電圧は入力信号電力により変化しない。また、入力電圧Ｉｎｐｕｔが電圧振幅Ｖｉの単一周波数の正弦波の場合、制御電圧は、電圧振幅Ｖｉに比例する。さらに、入力信号電力を検出し対数変換して出力することができる。そのため、入力信号電力をさらに広いダイナミックレンジで検出することができる。また、ＣＭＯＳプロセスで集積化が可能である。
【００５０】
さらに、基板トランジスタやｐｎ接合ダイオードを用いて対数変換している。そのため、ＭＯＳＦＥＴの電流と電圧との指数特性の領域（サブスレショルド領域）を用いる場合と比較して、ダイナミックレンジを広くすることができる。また、各トランジスタは飽和領域で動作しているため、入力信号電力の急変に対する応答特性を速くすることができる。
【００５１】
図４は、図３に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフである。
図４においては、横軸に入力電圧Ｉｎｐｕｔの入力信号電力をｄＢｍ単位でとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧を、周囲温度がそれぞれ−２５℃、２５℃、８５℃の場合について表している。なお、入力電圧Ｉｎｐｕｔは、２ＧＨｚの無変調波である。
入力電圧Ｉｎｐｕｔの入力信号電力がほぼ−３０ｄＢｍ〜１０ｄＢｍの範囲で、対数変換した出力電圧が得られている。
【００５２】
図５は、図３に表した電力検波回路の入力信号電力の変化に対する出力の時間応答特性のシミュレーション結果を表すグラフである。
図５においては、横軸に時間をとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧をとって、時間ｔｉｍｅ＝０で、入力電圧Ｉｎｐｕｔを入力した場合の応答を入力電圧Ｉｎｐｕｔの入力信号電力をパラメータとして表している。
【００５３】
入力電圧Ｉｎｐｕｔの入力信号電力がそれぞれ５ｄＢｍ、０ｄＢｍ、−５ｄＢｍ、−１０ｄＢｍ、−１５ｄＢｍ、−２０ｄＢｍの各場合について、出力信号Ｏｕｔｐｕｔの電圧は、１５ｍｓ程度で定常値に達している。
【００５４】
（第３の実施形態）
図６は、第３の実施形態に係る電力検波回路の構成を例示する回路図である。
図６に表したように、電力検波回路１ｂは、基準電圧生成回路２、２乗信号生成回路３、検出回路４、出力回路５ｂを備える。
電力検波回路１ｂは、図３に表した電力検波回路１ａの出力回路５ａを出力回路５ｂに置き換えた構成である。基準電圧生成回路２、２乗信号生成回路３、検出回路４については、図３に表した電力検波回路１ａと同様である。
【００５５】
出力回路５ｂは、第１の出力トランジスタ２０、第２の出力トランジスタ２１、第１の変換回路３２、第１のバイポーラトランジスタ（第２の変換回路）３５、及び第２の演算増幅回路３４、第１の抵抗３６、第２の抵抗３７を有する。出力回路５ｂは、図３に表した出力回路５ａの第２の変換回路３３を第１のバイポーラトランジスタ３５で構成し、さらに第１及び第２の抵抗３６、３７を追加した構成である。
【００５６】
第１の抵抗３６の一端は第２の演算増幅回路３４の出力端子に接続され、他端は第１のバイポーラトランジスタ（第２の変換回路）３５のベースに接続される。第２の抵抗３７は、第１の抵抗３６の他端と接地との間に接続される。第２の抵抗３７の一端は第１の抵抗３６の他端及び第１のバイポーラトランジスタ（第２の変換回路）３５のベースに接続され、他端は接地に接続される。
【００５７】
第１及び第２の抵抗３６、３７は、直列に接続され、第１及び第２の抵抗３６、３７の両端に出力電圧が供給されている。また、第２の抵抗３６の両端の電圧は、第１のバイポーラトランジスタ（第２の変換回路）３５のベース・エミッタ間電圧に等しい。
従って、第２の演算増幅回路３４の利得は、第１及び第２の抵抗３６、３７の抵抗値をそれぞれＲ１、Ｒ２として、（１＋Ｒ１／Ｒ２）になる。
【００５８】
このように、電力検波回路１ｂによれば、第２の演算増幅回路３４の利得を出力回路５ｂの第１及び第２の抵抗３６、３７で設定することができ、１つの演算増幅回路で対数変換と定数倍を実現することができる。
これ以外の点については、図３に表した電力検波回路１ａと同様であり、入力信号電力を広いダイナミックレンジで検出することができる。また、ＣＭＯＳトランジスタで構成でき、ＣＭＯＳプロセスで集積回路化が可能である。
【００５９】
（第４の実施形態）
図７は、第４の実施形態に係る電力検波回路の構成を例示する回路図である。
図７に表したように、電力検波回路１ｃは、基準電圧生成回路２、２乗信号生成回路３、検出回路４、及び出力回路５ｃを備える。
電力検波回路１ｃは、図６に表した電力検波回路１ｂの出力回路５ｂを出力回路５ｃに置き換えた構成である。基準電圧生成回路２、２乗信号生成回路３、検出回路４については、図６に表した電力検波回路１ｂと同様である。
【００６０】
出力回路５ｃは、第１の出力トランジスタ２０、第２の出力トランジスタ２１、第１の変換回路３２、第１のバイポーラトランジスタ（第２の変換回路）３５、第２の演算増幅回路３４、第１及び第２の抵抗３６、３７、及び第２のローパスフィルタ３８を有する。出力回路５ｃは、図６に表した出力回路５ｂに第２のローパスフィルタ３８を追加した構成である。第１及び第２の出力トランジスタ２０、２１、第２の演算増幅回路３４、第１及び第２の抵抗３６、３７については、図６に表した出力回路５ｂと同様である。
【００６１】
第２のローパスフィルタ３８は、第１の出力トランジスタ２０と第１の変換回路３２との間に挿入される。第２のローパスフィルタ３８は、抵抗３９、キャパシタ４０を有する。抵抗３９は、第１の出力トランジスタ２０と第１の変換回路３２との間に挿入される。キャパシタ４０は、第１の出力トランジスタ２０のドレインと接地との間に接続される。
【００６２】
対数変換前の入力電圧Ｉｎｐｕｔの２乗平均値、すなわち入力信号電力に比例する第１の出力トランジスタ２０の電流Ｉ４に対して第２のローパスフィルタ３８を通している。そのため、変動する電力に対して平均値を出力することが可能となる。例えば、第１のローパスフィルタ１７のカットオフ周波数よりも第２のローパスフィルタ３８のカットオフ周波数を低く設定する。また、第２のローパスフィルタ３８のカットオフ周波数を、電力変動の周波数に対してフィルタがかかる周波数に設定して電力変動を平均化することで、実効値検波に近い出力が得られる。
【００６３】
（第５の実施形態）
図８は、第５の実施形態に係る電力検波回路の構成を例示する回路図である。
図８に表したように、電力検波回路１ｄは、基準電圧生成回路２、２乗信号生成回路３、検出回路４ａ、出力回路５ｄを備える。
電力検波回路１ｄは、図６に表した電力検波回路１ｂの検出回路４、出力回路５ｂをそれぞれ検出回路４ａ、出力回路５ｄに置き換えた構成である。基準電圧生成回路２、２乗信号生成回路３については、図６に表した電力検波回路１ｂと同様である。
【００６４】
検出回路４ａは、第１のローパスフィルタ１７、第１の演算増幅回路１８、帰還トランジスタ１９及び第１の電流発生回路４１を有する。検出回路４ａは、図６に表した検出回路４に第１の電流発生回路４１を追加した構成である。第１のローパスフィルタ１７、第１の演算増幅回路１８、帰還トランジスタ１９については、図６に表した検出回路４と同様である。
第１の電流発生回路４１は、第１の演算増幅回路１８の反転入力端子と接地との間に接続され、帰還トランジスタ１９を流れる帰還電流Ｉ３の一部の電流を吸い込む。
【００６５】
出力回路５ｄは、第１の出力トランジスタ２０、第２の出力トランジスタ２１、第１の変換回路３２、第１のバイポーラトランジスタ（第２の変換回路）３５、第２の演算増幅回路３４、第１及び第２の抵抗３６、３７、第２のローパスフィルタ３８、及び第２の電流発生回路４２を有する。出力回路５ｄは、図６に表した出力回路５ｂに第２の電流発生回路４２を追加した構成である。第１及び第２の出力トランジスタ２０、２１、第１の変換回路３２、第１のバイポーラトランジスタ（第２の変換回路）３５、第２の演算増幅回路３４、第１及び第２の抵抗３６、３７については、図６に表した出力回路５ｂと同様である。
【００６６】
第２の電流発生回路４２は、第１の出力トランジスタ２０のドレインと接地との間に接続され、第１の出力トランジスタ２０を流れる第１の出力トランジスタ２０の電流の一部の電流を吸い込む。
第１及び第２の電流発生回路４１、４２の電流比Ｎ：Ｍ（Ｎ、Ｍ＞０）は、帰還トランジスタ１９、第１の出力トランジスタ２０の電流比Ｎ：Ｍと等しく設定される。
【００６７】
入力電圧Ｉｎｐｕｔの入力信号電力が小さいときは、帰還トランジスタ１９及び第１の出力トランジスタ２０には帰還電流Ｉ３、第１の出力トランジスタ２０の電流Ｉ４は流れない。そのため、入力信号電力が十分大きくなるまで、帰還トランジスタ１９及び第１の出力トランジスタ２０はオフの状態に入ってしまい、制御電圧に対する２乗特性が得られない。
【００６８】
電力検波回路１ｄにおいては、第１及び第２の電流発生回路４１、４２により、帰還トランジスタ１９及び第１の出力トランジスタ２０から一定の電流を引き抜いている。そのため、入力信号電力が小さい低入力時のバイアスが安定化され、検出可能な入力信号電力を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。
【００６９】
（第６の実施形態）
図９は、第６の実施形態に係る電力検波回路の構成を例示する回路図である。
図９に表したように、電力検波回路１ｅは、基準電圧生成回路２、２乗信号生成回路３、検出回路４、出力回路５ｅを備える。
電力検波回路１ｅは、図６に表した電力検波回路１ｂの出力回路５ｂを出力回路５ｅに置き換えた構成である。基準電圧生成回路２、２乗信号生成回路３、検出回路４については、図６に表した電力検波回路１ｂと同様である。
【００７０】
出力回路５ｅは、第１の出力トランジスタ２０、第２の出力トランジスタ２１、第１の変換回路３２、第１のバイポーラトランジスタ（第２の変換回路）３５、及び第２の演算増幅回路３４、第１の抵抗３６、第２の抵抗３７、及び第３の抵抗４３を有する。出力回路５ｅは、図６に表した出力回路５ｂに第３の抵抗４３を追加した構成である。これ以外の点については、図６に表した出力回路５ｂと同様である。
【００７１】
第３の抵抗４３は、第１の抵抗３６の他端と接地との間に、第２の抵抗３７と並列に接続される。第３の抵抗４３は、可変抵抗であり、抵抗値Ｒ３を変化させることにより、第２の演算増幅回路３４の利得を変えることができる。また、第３の抵抗４３の抵抗値に温度特性を持たせることで、基準電圧生成回路２、２乗信号生成回路３、検出回路４で生じる温度依存特性を補償することができる。これにより、電力検波回路１ｅの出力信号Ｏｕｔｐｕｔの出力電圧の温度依存特性をキャンセルすることができる。
【００７２】
なお、図９においては、出力回路５ｅとして、第２の抵抗３７と並列に第３の抵抗４３を接続して、抵抗値を可変にする構成を例示している。しかし、第１のバイポーラトランジスタ（第２の変換回路）３５のベース電圧が変化すればよく、第１及び第２の抵抗３６、３７の接続点の分圧比が変化すればよい。従って、第１の抵抗３６の抵抗値または第２の抵抗３７の抵抗値を変化させてもよい。
【００７３】
（第６の実施形態の第１の実施例）
第３の抵抗４３は、例えば、図１０に表したように構成することができる。
図１０においては、出力回路５ｆとして、第３の抵抗４３ａを用いた電力検波回路１ｆの構成を例示している。
第３の抵抗４３ａは、トランジスタ４４、４７、トランジスタ（可変抵抗）４６、抵抗４５、第１の電圧発生回路４８を有する。
【００７４】
トランジスタ４４は、ＰＭＯＳであり、ゲートは、第１の負荷回路７のドレインに接続されている。トランジスタ４４のソースには電源電圧Ｖｃｃが供給される。トランジスタ４４は、第２の負荷回路１３と同様に、第１の負荷回路７とカレントミラーを構成する。
従って、トランジスタ４４のドレインには第１の負荷回路７を流れる第１の電流Ｉ１に比例した電流がバイアス電流として流れる。
【００７５】
抵抗４５の一端は、第１及び第２の抵抗３６、３７の接続点に接続され、他端と接地との間にトランジスタ４６が接続される。トランジスタ４６はＮＭＯＳである。
トランジスタ４６のゲートは、トランジスタ４７のゲートとドレイン、及びトランジスタ４４のドレインに接続される。トランジスタ４７は、ＮＭＯＳである。トランジスタ４７のソースと接地との間に第１の電圧発生回路４８が接続される。
【００７６】
第１の電圧発生回路４８は、ｐｎｐバイポーラトランジスタで構成され、ベースとコレクタとが接地に接続されている。第１の電圧発生回路４８のバイポーラトランジスタとしては、例えばコレクタが半導体基板に設けられた基板トランジスタを用いることができる。また、ｐｎ接合ダイオードでもよい。
【００７７】
トランジスタ４６は、可変抵抗として用いられる。トランジスタ４６の抵抗値を設定するバイアス電圧は、トランジスタ４４、４７、第１の電圧発生回路４８で発生される。上記のとおり、トランジスタ４４からトランジスタ４７、第１の電圧発生回路４８には、トランジスタ４４からバイアス電流が流れている。
【００７８】
従って、トランジスタ４６のゲートには、第１の電圧発生回路４８のベース・エミッタ間電圧の温度特性を持った電圧が供給される。これにより、トランジスタ４６の抵抗値に温度特性を持たせることができる。また、トランジスタ４６のサイズを選ぶことで所望の可変抵抗量が得られ、前段の基準電圧生成回路２、２乗信号生成回路３、検出回路４及び出力回路５ｆで生じる温度依存性をキャンセルすることができる。
【００７９】
図１１は、図１０に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフである。
図１１においては、横軸に入力電圧Ｉｎｐｕｔの入力信号電力をｄＢｍ単位でとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧を、周囲温度がそれぞれ−２５℃、２５℃、８５℃の場合について表している。
図４に表した温度補償をしない場合と比較して、周囲温度の変化に対する入出力特性の変化が低減していることがわかる。
【００８０】
第１の出力トランジスタ２０を流れる電流をＩ４、第２の出力トランジスタ２１を流れる電流をＩ５とする。また、第１の抵抗３６の抵抗値をＲ１、第２の抵抗３７の抵抗値をＲ２、第３の抵抗４３ａの抵抗値をＲ３、抵抗４５の抵抗値をＲ４、トランジスタ４６のオン抵抗をＲｏｎとする。第３の抵抗４３ａの抵抗値は、Ｒ３＝Ｒ４＋Ｒｏｎとなる。出力信号Ｏｕｔｐｕｔの電圧は、（１）式で与えられる。
【００８１】
Ｏｕｔｐｕｔ＝（１＋Ｒ１（Ｒ２＋Ｒ４＋Ｒｏｎ）／（Ｒ２（Ｒ４＋Ｒｏｎ）））
×Ｖｔ×ｌｎ（Ｉ４／Ｉ５） …（１）
【００８２】
ここで、Ｖｔは熱電圧であり、絶対温度に比例する。また、第１の変換回路３２及び第１のバイポーラトランジスタ（第２の変換回路）３５の逆方向飽和電流は無視している。
従って、熱電圧Ｖｔの温度特性を第１〜第３の抵抗３６、３７、４３ａの合成抵抗の温度特性で補償することにより、出力信号Ｏｕｔｐｕｔの温度依存性を抑制することができる。
【００８３】
そこで、第１〜第３の抵抗３６、３７、４３ａの合成抵抗の温度特性が、バイポーラトランジスタで構成した第１の変換回路３２と第１のバイポーラトランジスタ（第２の変換回路）３５の温度依存性を打ち消すように、各抵抗値を合わせ込む必要がある。しかし、製造ばらつきなどにより、各抵抗値と第３の抵抗４３ａのトランジスタ４６のオン抵抗Ｒｏｎとの比率が変化すると、上記の補償効果が低減する。
【００８４】
図１２は、図１０に表した電力検波回路の入出力特性のシミュレーション結果を表すグラフであり、（ａ）、（ｂ）、（ｃ）は、それぞれ０、−２０％、２０％の抵抗変化がある場合を表す。
図１２においては、横軸に入力電圧Ｉｎｐｕｔの入力信号電力をｄＢｍ単位でとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧を、周囲温度がそれぞれ−２５℃、２５℃、８５℃の場合について表している。
【００８５】
図１３は、図１２に表した入出力特性の温度２５℃に対する相対誤差を表すグラフであり、（ａ）、（ｂ）、（ｃ）は、それぞれ０、−２０％、２０％の抵抗変化がある場合を表す。
図１３においては、横軸に入力電圧Ｉｎｐｕｔの入力信号電力をｄＢｍ単位でとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧の周囲温度２５℃に対する相対誤差を周囲温度がそれぞれ−２５℃、８５℃の場合についてｄＢ単位で表している。
【００８６】
図１２（ａ）、図１３（ａ）に表したように、各抵抗値が設計値どおりで抵抗変化が０％の場合、入力信号Ｉｎｐｕｔの入力信号電力がほぼ−２５ｄＢｍ〜１０ｄＢｍの範囲で、出力信号Ｏｕｔｐｕｔの温度特性が補償されている。
【００８７】
図１２（ｂ）及び図１３（ｂ）に表したように、各抵抗値が設計値に対して−２０％変化した場合、出力信号Ｏｕｔｐｕｔの温度依存性が大きくなっており、温度補償がずれている。また、図１２（ｃ）及び図１３（ｃ）に表したように、各抵抗値が設計値に対して＋２０％変化した場合も、出力信号Ｏｕｔｐｕｔの温度依存性が大きくなっており、温度補償がずれている。
【００８８】
製造プロセスなどによるトランジスタ４６のオン抵抗Ｒｏｎのばらつきは、第１及び第２の抵抗３６、３７、抵抗４５のばらつきよりも小さいため、各抵抗値とトランジスタ４６のオン抵抗Ｒｏｎとの比率が設計値からずれ、その結果、温度補償がずれている。
【００８９】
図１４は、第７の実施形態に係る電力検波回路の構成を例示する回路図である。
図１４においては、出力回路５ｈを用いた電力検波回路１ｉの構成を例示している。基準電圧生成回路２、２乗信号生成回路３及び検出回路４については、図１に表した電力検波回路１と同様である。出力回路５ｈは、図１０に表した電力検波回路１ｆの出力回路５ｆの第３の抵抗４３ａを第３の抵抗４３ｂに置き換えた構成である。なお、基準電圧生成回路２、２乗信号生成回路３及び検出回路４の各構成要素の符号については、記載を省略している。
【００９０】
第３の抵抗４３ｂは、トランジスタ４４、４７、抵抗４５、可変抵抗４６ａ、第１の電圧発生回路４８を有する。
第３の抵抗４３ｂは、図１０に表したトランジスタ４６を可変抵抗４６ａに置き換えた構成である。可変抵抗４６ａは、トランジスタ４６に、ｎ段（ｎは自然数）の第３の出力トランジスタ５５ａ、・・・、５５ｎと、ｎ段の出力ヒューズ回路５６ａ、・・・、５６ｎと、を追加して構成されている。
【００９１】
トランジスタ４６及び第３の出力トランジスタ５５ａ、・・・、５５ｎは、ＮＭＯＳで構成されている。なお、図１４においては、第３の出力トランジスタ５５ａ、５５ｎと、出力ヒューズ回路５６ａ、５６ｎと、をそれぞれ２つ図示している。しかし、出力トランジスタ及び出力ヒューズ回路の段数ｎは、任意数とすることができる。また、各第３の出力トランジスタ５５ａ、・・・、５５ｎのオン抵抗は、２のｍ乗（ｍは、ｎ以下の自然数）で重み付けされた値に設定することができる。
【００９２】
トランジスタ４６及び第３の出力トランジスタ５５ａ、・・・、５５ｎの各ゲートには、バイアス電圧が入力される。このバイアス電圧は、図１０に表した電力検波回路１ｆにおける出力回路５ｆと同様に、トランジスタ４４、４７、第１の電圧発生回路４８で発生される。従って、バイアス電圧は、第１の電圧発生回路４８のベース・エミッタ間電圧の温度特性を持っている。トランジスタ４６及び第３の出力トランジスタ５５ａ、・・・、５５ｎの各オン抵抗も、温度特性を持っている。
【００９３】
第３の出力トランジスタ５５ａ、・・・、５５ｎは、トランジスタ４６と接地Ｇｎｄとの間に直列に接続されている。
出力ヒューズ回路５６ａ、５６ｎは、それぞれ第３の出力トランジスタ５５ａ、５５ｎに並列に接続されている。出力ヒューズ回路５６ａは、第３の出力トランジスタ５５ａのドレインとソースとに接続されている。出力ヒューズ回路５６ｎは、第３の出力トランジスタ５５ｎのドレインとソースとに接続されている。図示しない他の第３の出力トランジスタ及び出力ヒューズ回路についても同様である。
【００９４】
出力ヒューズ回路５６ａ、・・・、５６ｎをそれぞれ切断することにより、可変抵抗４６ａのオン抵抗Ｒｏｎの値を任意に設定することができる。
従って、製造ばらつきなどにより、第１〜第３の抵抗３６、３７、４３ｂの各抵抗値と、可変抵抗４６ａのオン抵抗の値の比が変化した場合でも、可変抵抗４６ａのオン抵抗の値を調整して、製造ばらつきの影響を排除して温度特性を補償することができる。
【００９５】
次に、出力ヒューズ回路及び第３の出力トランジスタがそれぞれ２段の場合を例にして、可変抵抗のオン抵抗の値の設定方法について説明する。
図１５は、第７の実施形態に係る電力検波回路の構成を例示する他の回路図である。
図１５に表したように、電力検波回路１ｊは、図１４に表した電力検波回路１ｉの出力回路５ｈの第３の抵抗４３ｂを第３の抵抗４３ｃに置き換えた出力回路５ｉを用いている。なお、基準電圧生成回路２、２乗信号生成回路３及び検出回路４の各構成要素の符号については、記載を省略している。
【００９６】
第３の抵抗４３ｃは、図１４に表した第３の抵抗４３ｂの可変抵抗４６ａを可変抵抗４６ｂに置き換えた構成である。可変抵抗４６ｂは、トランジスタ４６に、２段の第３の出力トランジスタ５５ａ、５５ｂと、２段の出力ヒューズ回路５６ａ、５６ｂと、を追加して構成されている。
【００９７】
トランジスタ４６及び第３の出力トランジスタ５５ａ、５５ｂは、ＮＭＯＳで構成されている。
トランジスタ４６及び第３の出力トランジスタ５５ａ、５５ｂの各ゲートには、上記の温度特性を持ったバイアス電圧が入力される。可変抵抗４６ｂのオン抵抗Ｒｏｎも、温度特性を持っている。
【００９８】
第３の出力トランジスタ５５ａ、５５ｂは、トランジスタ４６と接地Ｇｎｄとの間に直列に接続されている。
出力ヒューズ回路５６ａ、５６ｂは、それぞれ第３の出力トランジスタ５５ａ、５６ｂに並列に接続されている。出力ヒューズ回路５６ａは、第３の出力トランジスタ５５ａのドレインとソースとに接続されている。出力ヒューズ回路５６ｂは、第３の出力トランジスタ５５ｂのドレインとソースとに接続されている。
【００９９】
出力ヒューズ回路５６ａ、５６ｂをそれぞれ切断することにより、可変抵抗４６ｂのオン抵抗Ｒｏｎの値を調整することができる。
図１６は、図１５に表した電力検波回路の出力ヒューズ回路切断値とオン抵抗との関係を例示する模式図であり、（ａ）、（ｂ）はそれぞれ表形式、線図形式で表している。
【０１００】
図１６（ａ）、（ｂ）においては、可変抵抗４６ｂのオン抵抗Ｒｏｎの設計値が８ｋΩ、製造プロセスなどによるばらつきが±２０％の範囲（６．４ｋΩ〜９．４ｋΩ）の場合の数値例である。トランジスタ４６、第３の出力トランジスタ５５ａ、５５ｂの各オン抵抗は、それぞれ６．８ｋΩ、１．６ｋΩ、０．８ｋΩである。また、出力ヒューズ回路５６ａ、５６ｂを切断した状態を’１’、切断しない状態を’０’でそれぞれ表している。設計値を中心に、４段階でオン抵抗Ｒｏｎの値を変化させることができる。
【０１０１】
製造プロセスなどにより値がばらつく第１の抵抗３６の抵抗値を測定して、設計値からの変化量を算出し、変化量に合わせた最適なオン抵抗の値となるように出力ヒューズ回路５６ａ、５６ｂを切断する。
【０１０２】
なお、製造プロセスのばらつきの測定用の抵抗を別途設けて、その抵抗値を測定してもよい。出力ヒューズ回路５６ａ、５６ｂが２段の場合について説明したが、同様にｎ段（ｎは自然数）の場合についても、出力ヒューズ回路を切断することにより、最適なオン抵抗の値とすることができる。
【０１０３】
このように、電力検波回路１ｉ、１ｊによれば、製造ばらつきなどにより、第１〜第３の抵抗３６、３７、４３ｂ、４３ｃの各抵抗値と可変抵抗４６ａ、４６ｂのオン抵抗の値の比が変化した場合でも、可変抵抗４６ａ、４６ｂのオン抵抗の値を最適値に調整することができる。そのため、製造ばらつきの影響を排除して温度特性を補償することができる。
【０１０４】
なお、電力検波回路１ｉ、１ｊにおいても、基準電圧生成回路２、２乗信号生成回路３、検出回路４などの構成は、上記の電力検波回路と同様であり、入力信号を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。
【０１０５】
図１７は、第７の実施形態に係る電力検波回路の構成を例示する他の回路図である。
図１７に表したように、電力検波回路１ｋは、図１４に表した電力検波回路１ｉの出力回路５ｈの第３の抵抗４３ｂを第３の抵抗４３ｄに置き換えた出力回路５ｊを用いている。なお、基準電圧生成回路２、２乗信号生成回路３及び検出回路４の各構成要素の符号については、記載を省略している。
【０１０６】
第３の抵抗４３ｄは、図１４に表した第３の抵抗４３ｂの可変抵抗４６ａを可変抵抗４６ｃに置き換えた構成である。可変抵抗４６ｃは、トランジスタ４６に、ｎ段（ｎは自然数）の第３の出力トランジスタ５５ａ、・・・、５５ｎと、ｎ段の出力ヒューズ回路５６ａ、・・・、５６ｎと、を追加して構成されている。
【０１０７】
トランジスタ４６及び第３の出力トランジスタ５５ａ、・・・、５５ｎは、ＮＭＯＳで構成されている。なお、図１７においては、第３の出力トランジスタ５５ａ、５５ｂ、５５ｎと、出力ヒューズ回路５６ａ、５６ｂ、５６ｎと、をそれぞれ３つ図示している。しかし、第３の出力トランジスタ及び出力ヒューズ回路の段数ｎは、任意数とすることができる。また、各第３の出力トランジスタ５５ａ、・・・、５５ｎのオン抵抗は、２のｍ乗（ｍは、ｎ以下の自然数）で重み付けされた値に設定することができる。
【０１０８】
トランジスタ４６及び第３の出力トランジスタ５５ａ、・・・、５５ｎの各ゲートには、上記の温度特性を持ったバイアス電圧が入力される。可変抵抗４６ｃのオン抵抗Ｒｏｎも、温度特性を持っている。
【０１０９】
各出力トランジスタ５５ａ、・・・、５５ｎと各出力ヒューズ回路５６ａ、・・・、５６ｎとは、トランジスタ４６のドレインとソースとの間に、それぞれ直列に接続されている。第３の出力トランジスタ５５ａと出力ヒューズ回路５６ａとは、トランジスタ４６のドレインとソースとの間に直列に接続されている。第３の出力トランジスタ５５ｂと出力ヒューズ回路５６ｂとは、トランジスタ４６のドレインとソースとの間に直列に接続されている。第３の出力トランジスタ５５ｎと出力ヒューズ回路５６ｎとは、トランジスタ４６のドレインとソースとの間に直列に接続されている。図示しない他の第３の出力トランジスタ及び出力ヒューズ回路についても同様である。
【０１１０】
出力ヒューズ回路５６ａ、・・・、５６ｎをそれぞれ切断することにより、可変抵抗４６ｃのオン抵抗の値を調整することができる。
従って、電力検波回路１ｋによれば、製造ばらつきなどにより、第１〜第３の抵抗３６、３７、４３ｄの各抵抗値の比が変化した場合でも、可変抵抗４６ｃのオン抵抗の値を最適値に調整することができる。そのため、製造ばらつきの影響を排除して温度特性を補償することができる。
【０１１１】
また、電力検波回路１ｋにおいては、各第３の出力トランジスタ５５ａ、・・・、５５ｎは、各出力ヒューズ回路５６ａ、・・・、５６ｎを介してトランジスタ４６にそれぞれ並列に接続されている。そのため、出力ヒューズ回路５６ａ、・・・、５６ｎの抵抗が、例えば製造ばらつきなどにより変化した場合でも、図１４に表した電力検波回路１ｉと比較して、可変抵抗４６ｃのオン抵抗Ｒｏｎへの影響が小さい。従って、より正確に可変抵抗のオン抵抗の調整をすることができる。
【０１１２】
なお、電力検波回路１ｋにおいても、基準電圧生成回路２、２乗信号生成回路３、検出回路４については、上記の電力検波回路と同様であり、入力信号を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。
【０１１３】
図１８は、第７の実施形態に係る電力検波回路の構成を例示する他の回路図である。
図１８に表したように、電力検波回路１ｌにおいては、図１７に表した電力検波回路１ｋの各第３の出力トランジスタ５５ａ、・・・、５５ｎをローサイド側、各出力ヒューズ回路５６ａ、・・・、５６ｎをハイサイド側に、それぞれ置き換えた構成である。その他の構成については、図１７に表した電力検波回路１ｋと同様である。なお、基準電圧生成回路２、２乗信号生成回路３及び検出回路４の各構成要素の符号については、記載を省略している。
【０１１４】
電力検波回路１ｌにおいても、出力回路５ｋの第３の抵抗４３ｅ、第１及び第２の抵抗３６、３７の各抵抗値と可変抵抗４６ｄのオン抵抗の値の比が変化した場合でも、可変抵抗４６ｄのオン抵抗の値を最適値に調整することができる。そのため、製造ばらつきの影響を排除して温度特性を補償することができる。
【０１１５】
また、電力検波回路１ｌにおいても、基準電圧生成回路２、２乗信号生成回路３、検出回路４については、上記の電力検波回路と同様であり、入力信号を広い棚ミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。
【０１１６】
（第８の実施形態）
図１９は、第８の実施形態に係る電力検波回路の構成を例示する回路図である。
図１９に表したように、電力検波回路１ｇは、基準電圧生成回路２、２乗信号生成回路３、検出回路４ａ、出力回路５ｇを備える。
電力検波回路１ｇは、図１０に表した電力検波回路１ｆの検出回路４、出力回路５ｆをそれぞれ検出回路４ａ、出力回路５ｇに置き換えた構成である。基準電圧生成回路２、２乗信号生成回路３については、図１０に表した電力検波回路１ｆと同様である。
【０１１７】
検出回路４ａは、図８に表した電力検波回路１ｄの検出回路４ａと同様であり、図１０に表した電力検波回路１ｆの検出回路４に第１の電流発生回路４１を追加した構成である。
出力回路５ｇは、図１０に表した出力回路５ｆに第２のローパスフィルタ３８、第２の電流発生回路４２を追加した構成である。
【０１１８】
図７において説明したように、対数変換前の入力電圧Ｉｎｐｕｔの２乗平均値、すなわち入力信号電力に比例する第１の出力トランジスタ２０の電流Ｉ４に対して第２のローパスフィルタ３８を通すことにより、変動する電力に対して平均値を出力することが可能となる。また、第２のローパスフィルタ３８のカットオフ周波数を、電力変動の周波数に対してフィルタがかかる周波数に設定して電力変動を平均化することで、実効値検波に近い出力が得られる。
【０１１９】
また、図８において説明したように、第１及び第２の電流発生回路４１、４２を追加することにより、帰還トランジスタ１９及び第１の出力トランジスタ２０から一定の電流を引き抜いている。そのため、入力信号電力が小さい低入力時のバイアスが安定化され、検出可能な入力信号電力を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答性が改善される。
【０１２０】
また、図１０、図１１において説明したように、第３の抵抗４３ａを有することにより、トランジスタ４６の抵抗値に温度特性を持たせることができる。また、トランジスタ４６のサイズを選ぶことで所望の可変抵抗量が得られ、前段の基準電圧生成回路２、２乗信号生成回路３、検出回路４で生じる温度依存性をキャンセルすることが可能である。
【０１２１】
なお、図１２に表した電力検波回路１ｇにおいては、図１０に表した第３の抵抗４３ａを出力回路５ｇに用いている。しかし、図１４、図１５、図１７、図１８に表した第３の抵抗４３ｂ、４３ｃ、４３ｃ、４３ｄを用いて、さらに製造ばらつきの影響を排除することもできる。
【０１２２】
再度図１に戻ると、電力検波回路１においては、素子パラメータが理想的な値であれば、入力電圧Ｉｎｐｕｔの入力信号電力がほぼゼロまで最小感度がとれる構成である。しかし、素子パラメータには微妙な差が生じる。第１及び第２のトランジスタ６、１２におけるパラメータの相違は、全体に対する影響が大きい。
【０１２３】
例えば、素子パラメータの相違によりオフセットがあると、第１のトランジスタ６を流れる第１の電流Ｉ１と、第２のトランジスタ１２を流れる第２の電流Ｉ２とは、無信号時にＩ１＝Ｉ２とならない。第２の電流Ｉ２＞第１の電流Ｉ１の場合、無信号時に帰還トランジスタ１９に帰還電流Ｉ３が流れ、出力信号Ｏｕｔｐｕｔに電圧が出力される。逆に、第２の電流Ｉ２＜第１の電流Ｉ１の場合、入力信号電力があるレベルに達するまで、帰還トランジスタ１９に帰還電流Ｉ３が流れず、出力信号Ｏｕｔｐｕｔの電圧は、あるレベルに達するまでゼロのままになる。
【０１２４】
図２０は、図１に表した電力検波回路の入出力特性を模式的に表すグラフである。
図２０においては、横軸に入力電圧Ｉｎｐｕｔの入力信号電力をｄＢｍ単位でとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧を表している。なお、無信号時の第１及び第２の電流Ｉ１、Ｉ２の大小関係をパラメータとして出力信号Ｏｕｔｐｕｔの電圧を表している。
【０１２５】
出力信号Ｏｕｔｐｕｔの電圧は、入力信号電力が小さい低入力時に、無信号時の第１及び第２の電流Ｉ１、Ｉ２に相違があると直線性が悪化する。そのため、最小感度ｍｉｎは、かなり高い入力レベルにとどまり検波可能な範囲であるダイナミックレンジが狭くなる。
【０１２６】
（第９の実施形態）
図２１は、第９の実施形態に係る電力検波回路の構成を例示する回路図である。
図２１に表したように、電力検波回路１ｈは、基準電圧生成回路２ａ、２乗信号生成回路３ａ、検出回路４ｂ、出力回路５ａを備える。出力回路５ａは、図３に表した電力検波回路１ａの出力回路５ａと同様である。
【０１２７】
電力検波回路１ｈは、オフセットをキャンセルする状態と、検波動作をする状態とを有する。後述するように、例えば、クロック信号で制御され、第１の期間はオフセットをキャンセルし、第２の期間は検波動作をする。また、検波動作時は、入力電圧Ｉｎｐｕｔの入力信号電力を対数変換して出力する。
【０１２８】
基準電圧生成回路２ａは、第１のトランジスタ６、第１の負荷回路７、バイアス回路８、第１のスイッチＳ１、第３の演算増幅回路４９、第１のキャパシタ５０を有する。
基準電圧生成回路２ａは、図１に表した基準電圧生成回路２に、第１のスイッチＳ１、第３の演算増幅回路４９、第１のキャパシタ５０を追加した構成である。第１のトランジスタ６、第１の負荷回路７、バイアス回路８については、図１と同様である。
【０１２９】
第１のスイッチＳ１の一端は、２乗信号生成回路３ａの出力端子１６に接続され、他端は、第３の演算増幅回路４９の非反転入力端子に接続される。また、第１のキャパシタ５０の一端は、第３の演算増幅回路４９の非反転入力端子に接続され、他端には電源電圧Ｖｃｃが供給される。第３の演算増幅回路４９の反転入力端子は、第１のトランジスタ６と第１の負荷回路７との接続点１１に接続される。第３の演算増幅回路４９の出力端子は、接続点１１に接続される。
【０１３０】
なお、図２１においては、第１のキャパシタ５０の他端には電源電圧Ｖｃｃが供給されている。しかし、第１のキャパシタ５０は、第３の演算増幅回路４９の非反転入力端子に入力される２乗信号生成回路３ａの第２のトランジスタ１２の電圧を保持できればよく、他端は接地に接続してもよい。
第１のスイッチＳ１は、第１の期間はオンし、第２の期間はオフする。
【０１３１】
２乗信号生成回路３ａは、第２のトランジスタ１２、第２の負荷回路１３、キャパシタ１４、抵抗１５、５１、第２のスイッチＳ２を有する。
２乗信号生成回路３ａは、図１に表した２乗信号生成回路３に、第２のスイッチＳ２及び抵抗５１を追加した構成である。
【０１３２】
第２のスイッチＳ２は、キャパシタ１４と第１のトランジスタ１２との間に接続され、第１の期間はオフし、第２の期間はオンする。
抵抗５１は、２乗信号生成回路３ａの入力インピーダンスを規定している。また、抵抗５１は、第２のスイッチＳ２のオフ時におけるキャパシタ１４の電位を規定している。
【０１３３】
検出回路４ｂは、第１のローパスフィルタ１７、第１の演算増幅回路１８、帰還トランジスタ１９、第３のスイッチＳ４、及び第４のスイッチＳ４を有する。
検出回路４ｂは、図１に表した検出回路４に第３及び第４のスイッチＳ３、Ｓ４を追加した構成である。第１のローパスフィルタ１７、第１の演算増幅回路１８、帰還トランジスタ１９については、図１と同様である。
【０１３４】
第３のスイッチＳ３の一端は、２乗信号生成回路３ａの出力端子１６及び帰還トランジスタ１９のドレインに接続され、他端は第１の演算増幅回路１８の反転入力端子及び第１のローパスフィルタ１７に接続される。
第３のスイッチＳ３は、第１の期間はオフし、第２の期間はオンする。
【０１３５】
第４のスイッチＳ４は、帰還トランジスタ１９のゲートを接地または第１の演算増幅回路１８の出力端子１８ｏに接続する。第４のスイッチＳ４は、第１の期間は、帰還トランジスタ１９のゲートを接地に接続し、第２の期間は帰還トランジスタ１９のゲートを第１の演算増幅回路１８の出力端子１８ｏに接続する。
【０１３６】
第１〜第４のスイッチＳ１〜Ｓ４は、例えばクロックＣＬＫに同期して切り替わるように制御される。
図２２は、図２１に表した電力検波回路の各スイッチの状態のタイミングチャートであり、（ａ）はクロックＣＬＫ、（ｂ）は第１のスイッチＳ１、（ｃ）は第２のスイッチＳ２、（ｄ）は第３のスイッチＳ３、（ｅ）は第４のスイッチＳ４の各状態を表す。
【０１３７】
なお、第４のスイッチＳ４については、第１の期間に帰還トランジスタ１９のゲートを接地に接続して帰還トランジスタの帰還電流Ｉ３が流れない状態をオフとする。また、第２の期間に帰還トランジスタ１９のゲートを第１の演算増幅回路１８の出力端子１８ｏに接続して帰還電流Ｉ３の制御可能な状態をオンとしている。
【０１３８】
図２２（ａ）に表したように、クロックＣＬＫがＨの期間ｔ１はオフセットをキャンセルする第１の期間であり、クロックＣＬＫがＬの期間ｔ２は検波動作する第２の期間である。オフセットをキャンセルする第１の期間は、検波動作をする第２の期間に対して短時間でよく、検波動作への影響が小さいようにできるだけ短い期間に設定することが望ましい。例えばクロックＣＬＫをデューティ比１／１６のパルスとすることで、全時間の１／１６だけオフセットをキャンセルする第１の期間に使われる。
【０１３９】
図２２（ｂ）に表したように、第１のスイッチＳ１は、第１の期間はオンになり、第２の期間はオフになる。また、図２２（ｃ）〜（ｅ）に表したように、第２〜第４のスイッチＳ２〜Ｓ４は、第１の期間はオフになり、第２の期間はオンになる。
【０１４０】
図２３は、図２１に表した電力検波回路のオフセットキャンセル時の回路図である。
図２３においては、電力検波回路１ｈの第１の期間のときの第１〜第４のスイッチＳ１〜Ｓ４の各状態を表している。なお、第１〜第４のスイッチＳ１〜Ｓ４以外の各要素の符号については、記載を省略している。
第１のスイッチＳ１はオンになり、第１のスイッチＳ１を介して２乗信号生成回路３ａの出力電圧は第３の演算増幅回路４９の非反転入力端子に入力される。基準電圧生成回路２ａの出力である基準電圧は、第３の演算増幅回路４９の反転入力端子に入力される。
【０１４１】
第３の演算増幅回路４９は、基準電圧生成回路２ａの出力である基準電圧と２乗信号生成回路３ａの出力電圧との差電圧を増幅する。第３の演算増幅回路４９の補正電流Ｉ１ａは、基準電圧生成回路２ａの第１のトランジスタ６に帰還される。第１のトランジスタ６には、第１の電流Ｉ１と第３の演算増幅回路４９の補正電流Ｉ１ａが流れる。
【０１４２】
第２のスイッチＳ２はオフであり、２乗信号生成回路３ａには、入力電圧Ｉｎｐｕｔは入力されない。また、第３のスイッチＳ３はオフであり、第１の演算増幅回路１８の非反転入力端子に２乗信号生成回路３ａの出力は入力されない。さらに、第４のスイッチＳ４はオフであり、帰還トランジスタ１９のゲートには電源電圧Ｖｃｃが入力され、帰還トランジスタ１９はオフしている。帰還トランジスタ１９は遮断され帰還電流Ｉ３は流れない。
【０１４３】
検出回路４ｂから２乗信号生成回路３ａの第２のトランジスタ１２に、帰還電流Ｉ３は帰還されない。また、第２のスイッチＳ２はオフしているため、第２のトランジスタ１２に入力電圧Ｉｎｐｕｔは入力されない。従って、第１のトランジスタ６と第２のトランジスタ１２との素子パラメータが同一であれば第１の電流Ｉ１と第２の電流Ｉ２とは等しくなる。しかし、素子パラメータの相違により、第１の電流Ｉ１と第２の電流Ｉ２とは等しくならない。
【０１４４】
第３の演算増幅回路４９は、基準電圧生成回路２ａの第１のトランジスタ６に補正電流Ｉ１ａを流して、基準電圧生成回路２ａの基準電圧と２乗信号生成回路３ａの出力電圧とのオフセット電圧をゼロに補償する。また、２乗信号生成回路３ａの第２のトランジスタ１２の出力は、第１のキャパシタ５０に保持され第１のスイッチＳ１がオフする第２の期間においても、オフセット電圧はキャンセルされる。
【０１４５】
図２４は、図２１に表した電力検波回路の検波動作時の回路図である。
図２４においては、電力検波回路１ｈの第２の期間のときの第１〜第４のスイッチＳ１〜Ｓ４の各状態を表している。なお、第１〜第４のスイッチＳ１〜Ｓ４以外の各要素の符号については、記載を省略している。
第１のスイッチＳ１はオフになり、第３の演算増幅回路４９の非反転入力端子には２乗信号生成回路３ａの出力は入力されない。
【０１４６】
しかし、上記のとおり、２乗信号生成回路３ａの第２のトランジスタ１２の出力は、第１のキャパシタ５０に保持される。そのため、第２の期間においても、第３の演算増幅回路４９の補正電流Ｉ１ａは基準電圧生成回路２ａの第１のトランジスタ６に帰還され、オフセット電圧はキャンセルされる。
【０１４７】
第２のスイッチＳ２はオンし、入力電圧Ｉｎｐｕｔは２乗信号生成回路３ａに入力される。第３のスイッチＳ３はオンし、２乗信号生成回路３ａの出力電圧は第１の演算増幅回路１８の反転入力端子に入力される。第４のスイッチＳ４はオンし、帰還トランジスタ１９のゲートには、第１の演算増幅回路１８から制御電圧が入力され、検出回路４ｂから２乗信号生成回路３ａへ帰還電流Ｉ３が帰還される。従って、第２の期間は、図２４に表したように電力検波回路１ｈは、図１に表した電力検波回路１と等価になる。
【０１４８】
図２５は、図２１に表した電力検波回路の入出力特性を模式的に表すグラフである。
図２５においては、横軸に入力電圧Ｉｎｐｕｔの入力信号電力をｄＢｍ単位でとり、縦軸に出力信号Ｏｕｔｐｕｔの電圧を表している。なお、無信号時の第１及び第２の電流Ｉ１、Ｉ２の大小関係をパラメータとして出力信号Ｏｕｔｐｕｔの電圧を表している。
【０１４９】
オフセット電圧がキャンセルされているため、入力信号電力が小さい低入力時まで、出力信号Ｏｕｔｐｕｔの電圧の直線性を有する範囲が広がっている。最小感度ｍｉｎは、図２０に表したオフセット電圧を補償しない場合と比較して低い入力レベルに低下し検波可能な範囲であるダイナミックレンジが広くなっている。
【０１５０】
なお、図２２においては、オフセットをキャンセルする第１の期間は、検波動作をする第２の期間に対して短時間でよく、検波動作への影響が小さいようにできるだけ短い期間に設定している。しかし、オフセットをキャンセルする第１の期間が、検波動作をする第２の期間に対して長くなるように設定することで、消費電流を大きく低減することができる。電力を検出する連続応答性が問われない場合に設定できる。
【０１５１】
図２６は、図２１に表した電力検波回路の各スイッチの他のタイミングチャートであり、（ａ）はクロックＣＬＫ、（ｂ）は第１のスイッチＳ１、（ｃ）は第２のスイッチＳ２、（ｄ）は第３のスイッチＳ３、（ｅ）は第４のスイッチＳ４の各状態を表す。
図２６（ａ）に表したように、クロックＣＬＫがＨの期間ｔ１を、クロックＣＬＫがＬの期間ｔ２よりも長くしている。
【０１５２】
第１の期間のオフセットをキャンセルする期間は、電力検波回路１ｈの消費電力は、検波動作をしている第２の期間の場合よりも小さい。
従って、クロックＣＬＫがＨの期間ｔ１をクロックＣＬＫがＬの期間ｔ２よりも長く設定することにより、電力検波回路１ｈの消費電力を低減することができる。
【０１５３】
（第１０の実施形態）
また、他の構成によっても、オフセットをキャンセルすることができる。
図２７は、第１０の実施形態に係る電力検波回路の構成を例示する回路図である。
図２７に表したように、電力検波回路１ｍは、基準電圧生成回路２ｂ、２乗信号生成回路３ｂ、検出回路４、出力回路５ａを備える。出力回路５ａは、図３に表した電力検波回路１ａの出力回路５ａと同様である。
【０１５４】
基準電圧生成回路２ｂは、第１のトランジスタ６、第１の負荷回路７、バイアス回路８、ｎ段（ｎは、自然数）の第１のオフセット電流発生回路５２ａ、５２ｂ、・・・、５２ｎ、ｎ段の入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを有する。すなわち、基準電圧生成回路２ｂは、図１に表した基準電圧生成回路２に、第１のオフセット電流発生回路５２ａ、５２ｂ、・・・、５２ｎと入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎとを追加した構成である。
【０１５５】
各第１のオフセット電流発生回路５２ａ、５２ｂ、・・・、５２ｎと各入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎとは、第１のトランジスタ６のドレインにそれぞれ直列に接続されている。第１のオフセット電流発生回路５２ａと入力ヒューズ回路５３ａとは、第１のトランジスタ６のドレインに直列に接続されている。第１のオフセット電流派生回路５２ｂと入力ヒューズ回路５３ｂとは、第１のトランジスタ６のドレインに直列に接続されている。第１のオフセット電流発生回路５２ｎと入力ヒューズ回路５３ｎとは、第１のトランジスタ６のドレインに直列に接続されている。図示しない他の第１のオフセット電流発生回路及び入力ヒューズ回路についても同様である。
【０１５６】
各第１のオフセット電流発生回路５２ａ、５２ｂ、・・・、５２ｎは、各入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを介して、第１のトランジスタ６のドレインにそれぞれオフセット電流Ｉｏｆｓ／２０、Ｉｏｆｓ／２１、・・・、Ｉｏｆｓ／２ｎ−１を供給する。ここで、電流Ｉｏｆｓの値は、第１及び第２のトランジスタ６、１２のオフセット電流として想定される最大値に設定する。
【０１５７】
第１のオフセット電流発生回路５２ａ、５２ｂ、・・・、５２ｎから第１のトランジスタ６のドレインに供給される電流は、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを切断することにより０〜２Ｉｏｆｓの範囲内で任意に設定することができる。なお、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎの切断前は、ほぼ２Ｉｏｆｓの最大電流が流れ、全て切断した場合、電流の値は０になる。
【０１５８】
２乗信号生成回路３ｂは、第２のトランジスタ１２、第２の負荷回路１３、キャパシタ１４、抵抗１５及び第２のオフセット電流発生回路５４を有する。すなわち、２乗信号生成回路３ｂは、図１に表した２乗信号生成回路３に第２のオフセット電流発生回路５４を追加した構成である。
【０１５９】
第２のオフセット電流発生回路５４は、第２のトランジスタ１２のドレインに接続されている。第２のオフセット電流発生回路５４は、電源電圧Ｖｃｃを供給され、第２のトランジスタ１２のドレインにオフセット電流Ｉｏｆｓを供給する。
第１のトランジスタ６のドレインに０〜２Ｉｏｆｓの調整可能な電流が供給され、第２のトランジスタ１２のドレインにＩｏｆｓの電流が供給される。
【０１６０】
入力ヒューズ回路５３ａ、５３ｂ、・・・５３ｎの切断前においては、第１のトランジスタ６のドレインに供給されるオフセット電流の方がＩｏｆｓだけ大きい。また、例えば、製造ばらつきなどにより素子パラメータが相違すると、無信号時の第１及び第２のトランジスタ６、１２の電流にオフセットが生じる。
【０１６１】
入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎの切断前においては、無信号時の出力信号Ｏｕｔｐｕｔの電圧は、上記の電流Ｉｏｆｓに第１及び第２のトランジスタ６、１２のオフセット分が加算された値に対応する。
従って、出力信号Ｏｕｔｐｕｔの電圧の測定値から製造ばらつきなどによるオフセットを補償するために必要なオフセット電流Ｉｏｆｆｓｅｔを求めることができる。そして、対応する入力ヒューズ回路を切断することによりオフセットを補償して、製造ばらつきなどの影響を低減することができる。
【０１６２】
図２８は、図２７に表した電力検波回路のオフセット電流と出力電圧との関係を表すグラフである。
図２８においては、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎの切断前における、オフセット電流Ｉｏｆｆｓｅｔに対する出力信号Ｏｕｔｐｕｔの電圧の依存性を表している。
【０１６３】
横軸に、例えば製造ばらつきなどによる第１及び第２のトランジスタ６、１２のオフセットを補償するために必要なオフセット電流Ｉｏｆｆｓｅｔをとり、縦軸に無信号時の出力信号Ｏｕｔｐｕｔの電圧の２乗をとっている。なお、横軸のオフセット電流Ｉｏｆｆｓｅｔは、第２のトランジスタ１２の電流が、第１のトランジスタ６の電流よりも大きい場合を正としている。
【０１６４】
例えば、無信号時の出力信号Ｏｕｔｐｕｔの電圧の測定値が０Ｖの場合、オフセット電流Ｉｏｆｆｓｅｔ＝−Ｉｏｆｓ（例えば、−４．２μＡ）となる。この場合は、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎは切断する必要がない。測定値が、正方向に高くなるのにともない、オフセット電流Ｉｏｆｆｓｅｔが大きくなる。必要なオフセット電流Ｉｏｆｆｓｅｔに対応して、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎが、切断されることになる。
【０１６５】
このように、電力検波回路１ｍによれば、製造ばらつきなどの影響によるオフセットがキャンセルされているため、入力信号が小さい低入力時まで、出力信号Ｏｕｔｐｕｔの電圧の直線性を有する範囲を広げることができる。
従って、検出可能な入力信号を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答が改善される。
【０１６６】
図２９は、第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
図２９に表したように、電力検波回路１ｎは、基準電圧生成回路２ｃ、２乗信号生成回路３ｃ、検出回路４、出力回路５ａを備える。出力回路５ａは、図３に表した電力検波回路１ａの出力回路５ａと同様である。
【０１６７】
基準電圧生成回路２ｃは、第１のトランジスタ６、第１の負荷回路７、バイアス回路８、第１のオフセット電流発生回路５２を有する。すなわち、基準電圧生成回路２ｃは、図１に表した基準電圧生成回路２に、第１のオフセット電流発生回路５２を追加した構成である。
【０１６８】
第１のオフセット電流発生回路５２は、第１のトランジスタ６のドレインと接地Ｇｎｄとの間に接続されている。第１のオフセット電流発生回路５２は、第１のトランジスタ６のドレインからオフセット電流Ｉｏｆｓを抜き取る。
【０１６９】
２乗信号生成回路３ｃは、第２のトランジスタ１２、第２の負荷回路１３、キャパシタ１４、抵抗１５、ｎ段（ｎは、自然数）の第２のオフセット電流発生回路５４ａ、５４ｂ、・・・、５４ｎ、ｎ段の入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを有する。すなわち、２乗信号生成回路３ｃは、図１に表した２乗信号生成回路３に、第２のオフセット電流発生回路５４ａ、５４ｂ、・・・、５４ｎと入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎとを追加した構成である。
【０１７０】
各第２のオフセット電流発生回路５４ａ、５４ｂ、・・・、５４ｎと各入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎとは、第２のトランジスタ１２のドレインにそれぞれ直列に接続されている。第２のオフセット電流発生回路５４ａと入力ヒューズ回路５３ａとは、第２のトランジスタ１２のドレインに直列に接続されている。第２のオフセット電流発生回路５４ｂと入力ヒューズ回路５３ｂとは、第２のトランジスタ１２のドレインに直列に接続されている。第２のオフセット電流発生回路５４ｎと入力ヒューズ回路５３ｎとは、第２のトランジスタ１２のドレインに直列に接続されている。図示しない他の第２のオフセット電流発生回路及び入力ヒューズ回路についても同様である。
【０１７１】
各第２のオフセット電流発生回路５４ａ、５４ｂ、・・・、５４ｎは、各入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを介して、第２のトランジスタ１２のドレインからそれぞれオフセット電流Ｉｏｆｓ／２０、Ｉｏｆｓ／２１、・・・、Ｉｏｆｓ／２ｎ−１を抜き取る。ここで、電流Ｉｏｆｓの値は、第１及び第２のトランジスタ６、１２のオフセット電流として想定される最大値に設定する。
【０１７２】
第２のオフセット電流発生回路５４ａ、５４ｂ、・・・、５４ｎが第２のトランジスタ１２のドレインから抜き取る電流は、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを切断することにより０〜２Ｉｏｆｓの範囲内で任意に設定することができる。なお、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎの切断前は、ほぼ２Ｉｏｆｓの最大電流が流れ、全て切断した場合は、電流の値は０になる。
【０１７３】
図２８において説明したように、無信号時の出力信号Ｏｕｔｐｕｔの電圧の測定値から製造ばらつきなどによるオフセットを補償するために必要なオフセット電流Ｉｏｆｆｓｅｔを求める。そして。対応する入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを切断することによりオフセットを補償して、製造ばらつきなどの影響を低減することができる。
【０１７４】
このように、電力検波回路１ｎによれば、製造ばらつきなどの影響によるオフセットがキャンセルされているため、入力信号が小さい低入力時まで、出力信号Ｏｕｔｐｕｔの電圧の直線性を有する範囲を広げることができる。
従って、検出可能な入力信号を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答が改善される。
【０１７５】
図３０は、第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
図３０に表したように、電力検波回路１ｏは、図２７に表した電力検波回路１ｍの出力回路５ａを出力回路５ｂに置き換えた構成である。
出力回路５ｂは、出力回路５ａにオフセット測定用端子Ｏｆｓｏｕｔを追加して構成されている。
【０１７６】
オフセット測定用端子Ｏｆｓｏｕｔは、第１の出力トランジスタ２０と第１の変換回路３２との接続点に接続されている。例えば、図３０に表したように、第１及び第２の変換回路３２、３３を、ｐｎｐバイポーラトランジスタで構成した場合、製造ばらつきなどにより、第１及び第２の変換回路３２、３３の出力値にオフセットが生じる可能性がある。また、素子の製造ばらつきなどにより第２の演算増幅回路３４にオフセットが生じる可能性がある。
従って、無信号時の出力信号Ｏｕｔｐｕｔの電圧を測定した場合、オフセット電流の測定に誤差が生じる可能性がある。
【０１７７】
そこで、出力回路５ｂにおいては、第１のトランジスタ２０と第１の変換回路３２との接続点に接続されたオフセット測定用端子Ｏｆｓｏｕｔを設けている。第１の変換回路３２で電圧に変換する前の第１のトランジスタのドレイン電流Ｉ４を測定することができ、より高精度でオフセット電流を検出することができる。
例えば、第１の変換回路３２としてｐｎｐバイポーラトランジスタを用いた場合は、そのエミッタ端子にパッドを接続することにより、オフセット測定用端子Ｏｆｓｏｕｔとして用いることができる。
【０１７８】
図３１は、第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
図３１に表したように、電力検波回路１ｐは、図２９に表した電力検波回路１ｎの出力回路５ａを、図３０に表した出力回路５ｂに置き換えた構成である。
電力検波回路１ｐにおいても、オフセット測定用端子Ｏｆｓｏｕｔを設けたことにより、図３０と同様に、より高精度でオフセット電流を検出することができる。
【０１７９】
次に、入力ヒューズ回路及び第１のオフセット電流発生回路がそれぞれ４段の場合を例にして、オフセット電流の設定方法について説明する。
図３２は、第１０の実施形態に係る電力検波回路の他の構成を例示する回路図である。
図３２に表したように、電力検波回路１ｑは、図２７に表した電力検波回路１ｍの基準電圧生成回路２ｂを基準電圧生成回路２ｄに置き換えた構成である。
【０１８０】
基準電圧生成回路２ｄにおいては、各第１のオフセット電流発生回路５２ａ、５２ｂ、５２ｃ、５２ｎは、各入力ヒューズ回路５３ａ、５３ｂ、５３ｃ、５３ｎを介して、第１のトランジスタ６のドレインにそれぞれオフセット電流Ｉｏｆｓ／２０、Ｉｏｆｓ／２１、Ｉｏｆｓ／２２、Ｉｏｆｓ／２３を供給する。ここで、電流Ｉｏｆｓの値は、第１及び第２のトランジスタ６、１２のオフセット電流として想定される最大値に設定する。
【０１８１】
例えば、Ｉｏｆｓ＝５μＡの場合、各第１のオフセット電流発生回路５２ａ、５２ｂ、５２ｃ、５２ｄが生成するオフセット電流は、それぞれ、５μＡ、２．５μＡ、１．２５μＡ、０．６２５μＡである。
【０１８２】
第１のオフセット電流発生回路５２ａ、５２ｂ、・・・、５２ｎから第１のトランジスタ６のドレインに供給される電流は、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎを切断することにより０〜２Ｉｏｆｓの範囲内で１６段階に設定することができる。なお、入力ヒューズ回路５３ａ、５３ｂ、・・・、５３ｎの切断前は、ほぼ２Ｉｏｆｓの最大電流が流れ、全て切断した場合、電流の値は０になる。
【０１８３】
無信号時におけるＯｆｓｏｕｔと接地Ｇｎｄとの間の電流を測定することにより、製造ばらつきなどによるオフセットを補償するために必要なオフセット電流Ｉｏｆｆｓｅｔを求めることができる。
【０１８４】
図３３は、図３２に表した電力検波回路の測定電流値と入力ヒューズ回路切断値との関係を表す模式図である。
図３３においては、電流Ｉｏｆｓ＝５μＡに設定して、製造ばらつきなどによるオフセットを補償するために必要なオフセット電流Ｉｏｆｆｓｅｔと、オフセット測定値、入力ヒューズ回路の切断値を表形式で表している。
なお、第１のトランジスタ６と第１の出力トランジスタ２０との電流比が１／２になっているため、測定電流の値は、オフセット電流Ｉｏｆｆｓｅｔの１／２に比例する。また、入力ヒューズ回路の切断値は、’１’で切断を表し、’０’で切断しないことを表す。
【０１８５】
電流Ｉｏｆｓ＝５μＡに設定しているため、オフセット電流Ｉｏｆｆｓｅｔ＝−５μＡ〜５μＡの範囲内でオフセットを補償することができる。
例えば、測定電流値が０μＡの場合、オフセット電流Ｉｏｆｆｓｅｔ＝−５μＡとなり、入力ヒューズ回路５３ａ、５３ｂ、５３ｃ、５３ｄは切断しないことになる。また、測定電流値が２．５μＡ〜２．８１２５μＡの場合、オフセット電流Ｉｏｆｆｓｅｔ＝０μＡ〜０．６２５μＡとなり、入力ヒューズ回路５３ａを切断することになる。
【０１８６】
図３４は、図３２に表した電力検波回路のオフセットと測定電流値との関係を表すグラフである。
図３４においては、電力検波回路１ｑのオフセットと、無信号時のオフセット測定用端子Ｏｆｓｏｕｔと接地Ｇｎｄとの間に流れる測定電流との関係を模式的に表している。なお、入力ヒューズ回路切断前の測定電流の値を破線で、切断後の値を実線でそれぞれ表してる。
入力ヒューズ回路切断前の測定電流の値に応じて入力ヒューズ回路５３ａ、５３ｂ、５３ｃ、５３ｄを切断することにより、オフセットを補償することができる。
【０１８７】
このように、電力検波回路１ｏ、１ｐ、１ｑによれば、製造ばらつきなどの影響によるオフセットがキャンセルされているため、入力信号が小さい低入力時まで、出力信号Ｏｕｔｐｕｔの電圧の直線性を有する範囲を広げることができる。
【０１８８】
また、第１の変換回路３２、第２の演算増幅回路３４の影響を受けずに高精度でオフセット電流を求めることができる。
従って、検出可能な入力信号を低電力側に拡張することができる。入力信号電力を広いダイナミックレンジで検出することができる。また、入出力特性の電力急変に対する応答が改善される。
【０１８９】
（第１１の実施形態）
図３５は、第１１の実施形態に係る無線機器の構成を例示する回路図である。
図３５に表したように、無線機器６１は、送信回路６２、デュプレクサ６３、受信回路６４、アンテナ６５を備える。
送信回路６２は、電力検波回路１、送信出力回路６６、送信制御回路６７を有する。
【０１９０】
電力検波回路１は、送信回路６２から出力される送信信号の電力を検出して、送信制御回路６７に出力する。送信制御回路６７は、電力検波回路１により検出された送信信号の電力を規定値となるように、送信出力回路６６を制御する。また、送信制御回路６７は、音声信号や映像信号などの情報を送信信号に変調して、送信出力回路６６に出力する。
【０１９１】
送信出力回路６６は、送信制御回路６７から出力された送信信号を規定値の電力まで増幅する。なお、図３５においては、送信出力回路６６を、送信制御回路６７と別に設けた構成を例示しているが、送信出力回路６６は、送信制御回路６７に含めてもよい。
送信出力回路６６から出力された送信信号は、デュプレクサ６３を介してアンテナ６５から送信（放射）される。
【０１９２】
また、アンテナ６５で受信された受信信号は、デュプレクサ６３を介して受信回路６４に入力され、情報が復調される。
無線機器６１は、電力検波回路１により送信信号の電力を検出して規定値に制御することができる。
なお、図３５においては、電力検波回路１を用いた構成を例示したが、電力検波回路１ａ〜１ｈを用いてもよい。また、無線機器６１においては、アンテナ６５はデュプレクサ６３を介して送信回路６２及び受信回路６４に接続されているが、高周波スイッチを用いてもよい。
【０１９３】
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
【符号の説明】
【０１９４】
１、１ａ〜１ｑ 電力検波回路
２、２ａ〜２ｄ 基準電圧生成回路
３、３ａ〜３ｃ ２乗信号生成回路
４、４ａ、４ｂ 検出回路
５、５ａ〜５ｋ 出力回路
６ 第１のトランジスタ
７ 第１の負荷回路
８ バイアス回路
９ 電流発生回路
１０、２２、４４、４７ トランジスタ
１１、２８ 接続点
１２ 第２のトランジスタ
１３ 第２の負荷回路
１４、４０ キャパシタ
１５、２７、２９、３９、４５、５１ 抵抗
１６ ２乗信号生成回路の出力端子（接続点）
１７ 第１のローパスフィルタ
１８ 第１の演算増幅回路
１９ 帰還トランジスタ
２０ 第１の出力トランジスタ
２１ 第２の出力トランジスタ
２３ 電力検波回路（比較例）
２４、２５ 増幅回路
２６ 出力回路
３０ 増幅回路の出力端子（接続点）
３１ 増幅回路
３２ 第１の変換回路
３３ 第２の変換回路
３４ 第２の演算増幅回路
３５ 第１のバイポーラトランジスタ（第２の変換回路）
３６ 第１の抵抗
３７ 第２の抵抗
３８ 第２のローパスフィルタ
４１ 第１の電流発生回路
４２ 第２の電流発生回路
４３、４３ａ〜４３ｄ 第３の抵抗
４６ トランジスタ（可変抵抗）
４６ａ〜４６ｄ 可変抵抗
４８ 第１の電圧発生回路
４９ 第３の演算増幅回路
５０ 第１のキャパシタ
５２、５２ａ〜５２ｄ、５２ｎ 第１のオフセット電流発生回路
５３ａ〜５３ｄ、５３ｎ 入力ヒューズ回路
５４、５４ａ、５４ｂ、５４ｎ 第２のオフセット電流発生回路
５５ａ、５５ｂ、５５ｎ 第３の出力トランジスタ
５６ａ、５６ｂ、５６ｎ 出力ヒューズ回路
６１ 無線機器
６２ 送信回路
６３ デュプレクサ
６４ 受信回路
６５ アンテナ
６６ 送信出力回路
６７ 送信制御回路
Ｓ１ 第１のスイッチ
Ｓ２ 第２のスイッチ
Ｓ３ 第３のスイッチ
Ｓ４ 第４のスイッチ
【特許請求の範囲】
【請求項１】
バイアス電圧を入力して、基準電圧を生成する基準電圧生成回路と、
前記バイアス電圧に高周波の入力電圧を重畳した電圧を入力して、前記基準電圧と、前記高周波の入力電圧を２乗した電圧と、高周波信号と、を含む信号を出力する２乗信号生成回路と、
前記２乗信号生成回路の出力信号から前記高周波信号を除去して平均値を出力する第１のローパスフィルタと、前記第１のローパスフィルタの出力電圧と前記基準電圧との誤差を増幅して制御電圧として出力する第１の演算増幅回路と、前記制御電圧に応じた帰還電流を前記２乗信号生成回路の出力端子に帰還する帰還トランジスタと、を有し、前記第１のローパスフィルタの出力電圧と前記基準電圧との前記誤差を減少させることにより、前記帰還電流に基づいて高周波の電力を検出する検出回路と、
前記制御電圧に応じた電圧を出力する出力回路と、
を備えたことを特徴とする電力検波回路。
【請求項２】
前記出力回路は、
前記制御電圧に応じた電流を出力する第１の出力トランジスタと、
前記第１の出力トランジスタの電流を入力して電流値の対数に比例する電圧に変換して出力する第１の変換回路と、
を有することを特徴とする請求項１記載の電力検波回路。
【請求項３】
前記出力回路は、
第２の演算増幅回路と、
前記第２の演算増幅回路の出力端子に一端が接続された第１の抵抗と、
前記第１の抵抗の他端と接地との間に接続された第２の抵抗と、
前記第２の演算増幅回路の反転端子にエミッタが接続され、コレクタは接地に接続され、ベースは前記第１の抵抗と前記第２の抵抗との接続点に接続された第１のバイポーラトランジスタと、
をさらに有し、
前記第１の変換回路の出力は、前記第２の演算増幅回路の非反転入力端子に入力されることを特徴とする請求項２記載の電力検波回路。
【請求項４】
前記出力回路は、前記第１の出力トランジスタの電流が入力される第２のローパスフィルタをさらに有し、
前記第１の変換回路は、前記第２のローパスフィルタを介して前記第１の出力トランジスタの電流を入力することを特徴とする請求項２または３に記載の電力検波回路。
【請求項５】
前記第１の演算増幅回路の反転入力端子に接続され前記帰還電流の一部の電流が流れる第１の電流発生回路と、
前記第２の演算増幅回路の非反転入力端子に接続され前記第１の出力トランジスタの電流の一部の電流が流れる第２の電流発生回路と、
をさらに備えたことを特徴とする請求項３または４に記載の電力検波回路。
【請求項６】
前記出力回路は、
温度依存性を有する電圧を生成する第１の電圧発生回路と、
前記第１の抵抗の両端または前記第２の抵抗の両端に接続され、前記第１の電圧発生回路の出力により抵抗値が制御される可変抵抗と、
をさらに有し、
前記第１及び第２の抵抗の分圧比は、前記可変抵抗による温度依存性を有することを特徴とする請求項３〜５のいずれか１つに記載の電力検波回路。
【請求項７】
前記可変抵抗は、
前記第１の電圧発生回路の出力により抵抗値が制御される第３の出力トランジスタと、
前記第３の出力トランジスタに接続された出力ヒューズ回路と、
を有することを特徴とする請求項６記載の電力検波回路。
【請求項８】
前記基準電圧生成回路は、
第１の負荷回路と、
前記第１の負荷回路と接地との間に接続され前記バイアス電圧を入力して第１の電流を前記第１の負荷回路に出力する第１のトランジスタと、
を有し、
前記２乗信号生成回路は、
前記第１の負荷回路とカレントミラーを構成する第２の負荷回路と、
前記第２の負荷回路と接地との間に接続され、前記バイアス電圧に前記高周波の入力電圧を重畳した電圧を入力して第２の電流を出力する第２のトランジスタと、
を有することを特徴とする請求項１〜７のいずれか１つに記載の電力検波回路。
【請求項９】
前記基準電圧生成回路は、
第１の期間はオンし、第２の期間はオフする第１のスイッチと、
前記基準電圧生成回路の出力電圧と前記第１のスイッチを介して前記２乗信号生成回路の出力電圧との誤差電圧を増幅して前記基準電圧生成回路に補正電流を帰還する第３の演算増幅回路と、
前記第３の演算増幅回路の非反転入力端子の電圧を保持する第１のキャパシタと、
をさらに有し、
前記２乗信号生成回路は、前記第１の期間はオフし、前記第２の期間はオンして前記高周波の入力電圧を前記２乗信号生成回路へ入力する第２のスイッチをさらに有し、
前記検出回路は、
前記第１の期間はオフし、前記第２の期間はオンして前記２乗信号生成回路の出力を前記第１の演算増幅回路の反転入力端子へ入力する第３のスイッチと、
前記第１の期間はオフして前記帰還電流を遮断し、前記第２の期間はオンして前記検出回路から前記２乗信号生成回路へ前記帰還電流を帰還する第４のスイッチと、
をさらに有することを特徴とする請求項８記載の電力検波回路。
【請求項１０】
前記基準電圧生成回路は、前記第１のトランジスタに接続された第１のオフセット電流発生回路をさらに有し、
前記２乗信号生成回路は、前記第２のトランジスタに接続された第２のオフセット電流発生回路をさらに有し、
前記第１及び第２の電流発生回路の少なくともいずれかは、電流値が可変であることを特徴とする請求項８記載の電力検波回路。
【請求項１１】
前記第１のオフセット電流発生回路は、入力ヒューズ回路を介して前記第１のトランジスタに接続されていることを特徴とする請求項１０記載の電力検波回路。
【請求項１２】
前記第２のオフセット電流発生回路は、入力ヒューズ回路を介して前記第２のトランジスタに接続されていることを特徴とする請求項１０記載の電力検波回路。
【請求項１３】
電波を放射し受信するアンテナと、
前記アンテナから受信した受信信号を復調する受信回路と、
送信信号の電力を検出する請求項１〜１２のいずれか１つに記載の電力検波回路と、前記電力検波回路の出力により前記送信信号の電力を規定値に制御する送信制御回路と、を有し、前記アンテナに前記送信信号を出力する送信回路と、
を備えたことを特徴とする無線機器。
【請求項１】
バイアス電圧を入力して、基準電圧を生成する基準電圧生成回路と、
前記バイアス電圧に高周波の入力電圧を重畳した電圧を入力して、前記基準電圧と、前記高周波の入力電圧を２乗した電圧と、高周波信号と、を含む信号を出力する２乗信号生成回路と、
前記２乗信号生成回路の出力信号から前記高周波信号を除去して平均値を出力する第１のローパスフィルタと、前記第１のローパスフィルタの出力電圧と前記基準電圧との誤差を増幅して制御電圧として出力する第１の演算増幅回路と、前記制御電圧に応じた帰還電流を前記２乗信号生成回路の出力端子に帰還する帰還トランジスタと、を有し、前記第１のローパスフィルタの出力電圧と前記基準電圧との前記誤差を減少させることにより、前記帰還電流に基づいて高周波の電力を検出する検出回路と、
前記制御電圧に応じた電圧を出力する出力回路と、
を備えたことを特徴とする電力検波回路。
【請求項２】
前記出力回路は、
前記制御電圧に応じた電流を出力する第１の出力トランジスタと、
前記第１の出力トランジスタの電流を入力して電流値の対数に比例する電圧に変換して出力する第１の変換回路と、
を有することを特徴とする請求項１記載の電力検波回路。
【請求項３】
前記出力回路は、
第２の演算増幅回路と、
前記第２の演算増幅回路の出力端子に一端が接続された第１の抵抗と、
前記第１の抵抗の他端と接地との間に接続された第２の抵抗と、
前記第２の演算増幅回路の反転端子にエミッタが接続され、コレクタは接地に接続され、ベースは前記第１の抵抗と前記第２の抵抗との接続点に接続された第１のバイポーラトランジスタと、
をさらに有し、
前記第１の変換回路の出力は、前記第２の演算増幅回路の非反転入力端子に入力されることを特徴とする請求項２記載の電力検波回路。
【請求項４】
前記出力回路は、前記第１の出力トランジスタの電流が入力される第２のローパスフィルタをさらに有し、
前記第１の変換回路は、前記第２のローパスフィルタを介して前記第１の出力トランジスタの電流を入力することを特徴とする請求項２または３に記載の電力検波回路。
【請求項５】
前記第１の演算増幅回路の反転入力端子に接続され前記帰還電流の一部の電流が流れる第１の電流発生回路と、
前記第２の演算増幅回路の非反転入力端子に接続され前記第１の出力トランジスタの電流の一部の電流が流れる第２の電流発生回路と、
をさらに備えたことを特徴とする請求項３または４に記載の電力検波回路。
【請求項６】
前記出力回路は、
温度依存性を有する電圧を生成する第１の電圧発生回路と、
前記第１の抵抗の両端または前記第２の抵抗の両端に接続され、前記第１の電圧発生回路の出力により抵抗値が制御される可変抵抗と、
をさらに有し、
前記第１及び第２の抵抗の分圧比は、前記可変抵抗による温度依存性を有することを特徴とする請求項３〜５のいずれか１つに記載の電力検波回路。
【請求項７】
前記可変抵抗は、
前記第１の電圧発生回路の出力により抵抗値が制御される第３の出力トランジスタと、
前記第３の出力トランジスタに接続された出力ヒューズ回路と、
を有することを特徴とする請求項６記載の電力検波回路。
【請求項８】
前記基準電圧生成回路は、
第１の負荷回路と、
前記第１の負荷回路と接地との間に接続され前記バイアス電圧を入力して第１の電流を前記第１の負荷回路に出力する第１のトランジスタと、
を有し、
前記２乗信号生成回路は、
前記第１の負荷回路とカレントミラーを構成する第２の負荷回路と、
前記第２の負荷回路と接地との間に接続され、前記バイアス電圧に前記高周波の入力電圧を重畳した電圧を入力して第２の電流を出力する第２のトランジスタと、
を有することを特徴とする請求項１〜７のいずれか１つに記載の電力検波回路。
【請求項９】
前記基準電圧生成回路は、
第１の期間はオンし、第２の期間はオフする第１のスイッチと、
前記基準電圧生成回路の出力電圧と前記第１のスイッチを介して前記２乗信号生成回路の出力電圧との誤差電圧を増幅して前記基準電圧生成回路に補正電流を帰還する第３の演算増幅回路と、
前記第３の演算増幅回路の非反転入力端子の電圧を保持する第１のキャパシタと、
をさらに有し、
前記２乗信号生成回路は、前記第１の期間はオフし、前記第２の期間はオンして前記高周波の入力電圧を前記２乗信号生成回路へ入力する第２のスイッチをさらに有し、
前記検出回路は、
前記第１の期間はオフし、前記第２の期間はオンして前記２乗信号生成回路の出力を前記第１の演算増幅回路の反転入力端子へ入力する第３のスイッチと、
前記第１の期間はオフして前記帰還電流を遮断し、前記第２の期間はオンして前記検出回路から前記２乗信号生成回路へ前記帰還電流を帰還する第４のスイッチと、
をさらに有することを特徴とする請求項８記載の電力検波回路。
【請求項１０】
前記基準電圧生成回路は、前記第１のトランジスタに接続された第１のオフセット電流発生回路をさらに有し、
前記２乗信号生成回路は、前記第２のトランジスタに接続された第２のオフセット電流発生回路をさらに有し、
前記第１及び第２の電流発生回路の少なくともいずれかは、電流値が可変であることを特徴とする請求項８記載の電力検波回路。
【請求項１１】
前記第１のオフセット電流発生回路は、入力ヒューズ回路を介して前記第１のトランジスタに接続されていることを特徴とする請求項１０記載の電力検波回路。
【請求項１２】
前記第２のオフセット電流発生回路は、入力ヒューズ回路を介して前記第２のトランジスタに接続されていることを特徴とする請求項１０記載の電力検波回路。
【請求項１３】
電波を放射し受信するアンテナと、
前記アンテナから受信した受信信号を復調する受信回路と、
送信信号の電力を検出する請求項１〜１２のいずれか１つに記載の電力検波回路と、前記電力検波回路の出力により前記送信信号の電力を規定値に制御する送信制御回路と、を有し、前記アンテナに前記送信信号を出力する送信回路と、
を備えたことを特徴とする無線機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【公開番号】特開２０１２−３４３３５（Ｐ２０１２−３４３３５Ａ）
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願番号】特願２０１１−１７１１０（Ｐ２０１１−１７１１０）
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
【公開日】平成２４年２月１６日（２０１２．２．１６）
【国際特許分類】
【出願日】平成２３年１月２８日（２０１１．１．２８）
【出願人】（０００００３０７８）株式会社東芝 (54,554)
【Ｆターム（参考）】
[ Back to top ]