電力／ダイエリア削減を目的とするクロックスペクトラム拡散（ディザリング）回路の完全デジタル化
【課題】クロック列をデジタル的にスペクトラム拡散する。
【解決手段】クロック列を形成するクロック、及びクロック列を変調し、ディザリングされたクロック列を生成するべく、クロック列の周波数を時間変動分周値によって分周する可変分周器を有する。本回路は更に、周波数変調波形を生成するべくディザリングされたクロック列を蓄積する第１のアキュムレータ、及び位相変調信号を生成するべく、周波数変調波形を蓄積する第２のアキュムレータを有する。本回路は更に、位相変調信号に基づいて、時間変動分周値を計算する位相値計算器、及び最初に述べたクロック列の拡散スペクトラムである第２のクロック列を生成するべく、ディザリングされたクロック列の変調をトラッキング及びフィルタリングするクローズドループ制御回路を有する。
【解決手段】クロック列を形成するクロック、及びクロック列を変調し、ディザリングされたクロック列を生成するべく、クロック列の周波数を時間変動分周値によって分周する可変分周器を有する。本回路は更に、周波数変調波形を生成するべくディザリングされたクロック列を蓄積する第１のアキュムレータ、及び位相変調信号を生成するべく、周波数変調波形を蓄積する第２のアキュムレータを有する。本回路は更に、位相変調信号に基づいて、時間変動分周値を計算する位相値計算器、及び最初に述べたクロック列の拡散スペクトラムである第２のクロック列を生成するべく、ディザリングされたクロック列の変調をトラッキング及びフィルタリングするクローズドループ制御回路を有する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は概して集積回路、より具体的には、デジタル回路においてクロックのスペクトルをデジタル的に拡散することに関する。
【背景技術】
【０００２】
本願は優先権として、２００５年８月１日出願のＵＳ特許仮出願Ｎｏ.６０／７０４，５１０、タイトル「電力/ダイエリア削減を目的とするクロックスペクトラム拡散(ディザリング)回路の完全デジタル化」、２００５年９月３０日出願のＵＳ特許仮出願Ｎｏ.６０/７２２,７３１、タイトル「電力/ダイエリア削減を目的とするクロックスペクトラム拡散(ディザリング)回路の完全デジタル化」、及び２００５年１０月６日出願のＵＳ特許仮出願Ｎｏ.１１/２４６,３２８、タイトル「電力/ダイエリア削減を目的とするクロックスペクトラム拡散(ディザリング)回路の完全デジタル化」を主張する。これらの開示は参照することにより本願にそのまま援用される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
クロックをスペクトラム拡散するとは、一般的に、周波数領域に渡ってクロックパルス電力を拡散することが含まれる。図１は、第１のクロック列１００及びスペクトラム拡散クロック列１０５を示す簡略図である。スペクトラム拡散クロック列１０５におけるパルスは、第１のクロック列１００におけるクロックパルスから生成しても良いスペクトルの拡散したパルスでる。スペクトラム拡散パルスのクロックエッジは図１における矢印で示されるとおり、左右に変動する。スペクトラム拡散クロック列は一般的に、ジッタ感度が概して低く、及び/又はクロックパルスにおいて低ピーク電力が望まれるアプリケーションに対して用いられる。
【０００４】
クロック列のスペクトラムを拡散するための従来の回路は、たいていデジタル及びアナログ回路の両方、一般的にはデジタル変調器及びアナログ位相インターポレータを含む。デジタル変調器はクロック発振器からクロック列(例えば、第１のクロック列)を受け取る。クロック列はデジタルクロック列であっても良い。デジタル変調器は、ディザリングされた波形を生成する目的で、ディザ波形を用いてクロック列を変調しても良い。ディザリングされた波形はその後、ディザリングされた波形を位相補間するアナログ位相インターポレータに送られても良い。アナログ位相インターポレータはスペクトラム拡散クロック列を、ディザリングされた波形の位相補間に基づいて生成及び出力する。
【０００５】
これらのクロック列のスペクトラムを拡散するための従来の回路は、とりわけ低電力回路アプリケーションに対して、多数の特有の欠点を備える。例えば、クロック列を変調するための従来の一般的なデジタル変調器は概して、クロック列のクロック周波数で動作し、そのクロック周波数は一般的に(例えば、水晶発振器によって生成される)自走クロックであり、比較的高い周波数である。従来のデジタル変調器は自走クロック周波数で動作するので、これらのデジタル変調器は比較的大電流を引き込む傾向がある。
【０００６】
これら従来の回路内において比較的大電流を引き込むものは、一般的にデジタル変調器だけではなく、アナログ位相インターポレータもまた一般的に比較的大電流を引き込む。例えば、アナログインターポレータはデジタル変調器と同じ程度の大電流を引き込む。更に、これら従来の回路は一般的にアナログデバイス(すなわちアナログ位相インターポレータ)を含んでいるので、スペクトラム拡散クロックパルスの形状、及びクロックパルスの電力低減量は概して、アナログ位相インターポレータのリニアリティによって制限される。比較的高リニアリティのアナログ位相インターポレータは、設計及び製造において比較的コストがかさみ、サイズも大きくなる。また、これら従来の回路はしばしばデジタル回路及びアナログ回路の両方を含んでいるので、比較的多大なダイスペースを必要とし、それにより製造コストが比較的大きくなりがちである。
【０００７】
それゆえ、クロック列のスペクトラムを拡散するための回路において、従来回路より比較的ダイエリアの占有面積が小さく、より小さい電流を引き込む新しい回路が必要とされている。
【課題を解決するための手段】
【０００８】
従って本発明の形態は、クロック列の調整、及び具体的にはクロック列のスペクトラムを拡散するための回路、方法、装置、回路制御用コード、コード及び/又は手段を提供する。
【０００９】
本発明の形態は、クロックスペクトラムを拡散するための手段を含む。より具体的には、周波数変調波形に基づいて位相値を生成するための手段、及び位相値によって位相変調されたディザリングクロック列を生成するべく、固定値と位相値とを加算して得られる分周値によってクロック列の周波数を分周するための手段を本発明は含む。本形態は更に、周波数変調波形を生成するべく、ディザリングされたクロック列を蓄積する手段、及び位相変調信号を生成し、その位相変調信号に基づいて位相値を生成するべく、周波数変調波形を蓄積する手段を含む。本形態は更に、ディザリングされたクロック列の変調をトラッキングし、ロックするための手段を含む。本発明は更に、ディザリングされたクロック列の変調のトラッキング、及びディザリングされたクロック列のフィルタリング工程に基づいて、クロック列の拡散スペクトラムであるスペクトラム拡散クロック列を生成する手段を含む。周波数変調波形は周期的又は準周期的である。周波数変調波形は三角波である。周波数変調波形はデジタル信号である。クロック列はデジタルクロック列である。ディザリングされたクロック列はデジタルクロック列である。位相値は周波数変調波形の中心に対する周波数変調波形の偏移に比例する。本形態は更に、ディザリングされたクロック列の周波数を乗算値によって乗算する手段を含む。スペクトラム拡散クロック列の平均周波数は、クロック列の周波数を乗算値によって乗算し、固定値によって除算することで得られる。本形態は更に、位相変調信号を第１の位相変調信号と第２の位相変調信号とに分ける手段、第１の位相変調信号に対して第２の位相変調信号を時間的に遅らせる手段、及びその後で位相値を生成するべく第１の位相変調信号と第２の位相変調信号との間の差を計算する手段を含む。本形態は更に、分周値を生成する目的で、位相値に固定値を加算する手段を含む。
【００１０】
本発明の他の形態は、クロック列のスペクトラムを拡散する手段を含む。より具体的には、ディザリングされたクロック列を生成する手段、及び周波数変調波形を生成するべく、ディザリングされたクロック列を蓄積する手段が含まれる。本形態は更に、位相変調信号を生成するべく、周波数変調波形を蓄積する手段、及び位相変調信号に基づいて時間変動分周値を生成する手段を含む。本形態は更に、時間変動分周値に基づいて、クロック列をデジタル的に変調する手段を含む。本形態は更に、最初に述べたクロック列の拡散スペクトラムである第２のクロック列を生成するべく、ディザリングされたクロック列の変調のトラッキング、及びディザリングされたクロック列のフィルタリングを行う手段を含む。時間変動分周値は固定分周値と位相値とを加算して得られる。位相値は周波数変調波形から決定される。本形態は更に、位相変調信号に基づいて位相値を生成する手段を含む。本形態は更に、位相変調信号を第１及び第２の位相変調信号とに分ける手段、及び後に位相値を生成するべく第１の位相変調信号と第２の位相変調信号との間の差を計算する目的で、第１の位相変調信号に対して第２の位相変調信号を遅らせる手段を含む。本形態は更に、位相値に固定分周値を加算する手段を含む。位相値はデジタル周波数変調波形の中心に対するデジタル周波数変調波形の偏移に比例する。周波数変調波形は周期的又は準周期的である。周波数変調波形は三角波である。本形態は更に、クロック列を生成する手段を含む。
【００１１】
クロック拡散手段の特定の形態によれば、第１のクロック列はデジタルクロック列である。クローズドループ制御手段はディザリングされたクロック列の周波数を固定乗算値によって乗算する。時間変動分周値は、固定分周値に位相値を加算して得られ、第２クロック列の平均周波数は第１のクロック列の周波数を固定乗算値で乗算し、固定分周値で除算することで得られる。本形態は更に、位相変調信号の第１部分と位相変調信号の第２部分との間の差を計算する手段を含む。第２部分は第１部分に対して時間的に遅れており、その差が位相値である。本形態は更に、時間変動分周値を生成するべく、位相値に固定分周値を加算する手段を含む。第２のクロック列を生成する目的で、ディザリングされたクロック列の変調をトラッキングし、ディザリングされたクロック列をフィルタリングする手段は位相同期ループ回路に当たる。
【００１２】
本発明の性質及び利点に関する更なる理解は、以下の詳細の説明及び添付図面を参照することにより達成できるであろう。
【図面の簡単な説明】
【００１３】
【図１】本発明の１つの形態における、第１クロック列、及び第１クロック列から生成されるスペクトラム拡散クロック列を示す簡略図である。
【００１４】
【図２】本発明の１つの形態における、スペクトラム拡散クロック列を生成するデジタル回路の簡略図である。
【００１５】
【図３】本発明の１つの形態における、スペクトラム拡散クロック列を生成するための工程を備える高位フローチャートである。
【００１６】
【図４Ａ−４Ｈ】は、本発明における多様な実施形態を示す。
【発明を実施するための最良の形態】
【００１７】
本発明は概して、デジタル信号を調整するための、デジタル回路装置及びデジタル回路手段を提供する。より具体的には、本発明はクロックスペクトルを拡散するためのデジタル回路装置及びデジタル回路手段を提供する。
【００１８】
デジタルクロックスペクトラム等のクロックスペクトラムを拡散することには、クロック列におけるクロックパルス電力を周波数領域において拡散することが含まれる。図１は、本発明の１つの形態における、第１のクロック列１００、及び第１のクロック列から生成されるスペクトラム拡散クロック列１０５を示す簡略図である。スペクトラム拡散クロック列のエッジは、図１における矢印が示すように、第１のクロック列に対して変動する。第１クロック列におけるクロックパルスは、スペクトラム拡散クロック列におけるスペクトラム拡散クロックパルスを生成する目的でデジタル的に調整されても良い。
【００１９】
図２は、本発明の１つの形態における、回路２００の簡略図である。回路２００はクロックパルス発生器２０５、可変分周器２１０、第１アキュムレータ２１５、第２アキュムレータ２２０、遅延回路２２５、第１加算器２３０、第２加算器２３５、及び位相同期ループ(ＰＬＬ)２４０を含む。本明細書では、遅延回路２２５及び加算器２３０、２３５を位相値計算器と称す場合がある。１つの形態によれば、先ほど挙げられた回路のそれぞれはデジタル回路である。別の形態によれば、ＰＬＬはミックスシグナル回路であっても良い。回路２００はスペクトラム拡散クロック１０５を生成する目的で、第１のクロック列１００を生成し、第１のクロック列を調整する。第１のクロック列の周波数「ｆ１」は、水晶発振器等の自走クロックの発振周波数であっても良い。スペクトラム拡散クロック列の平均周波数「ｆ２」はｆ１より小さくても、等しくても、又大きくても良い。
【００２０】
１つの形態によると、クロックパルス発生器２０５は第１のクロック列１００を生成する。第１のクロック列１００はデジタルクロック列であっても良い。第１のクロック列は、クロックパルス発生器２０５の出力から可変分周器２１０の入力に送られる。可変分周器２１０は、周波数が「f３」であるディザリングされたクロック列２４５を生成する。より具体的には、可変分周器はクロック列の周波数ｆ１を「分周」値Ｎ＋δで分周する。つまり、ｆ３はｆ１/(Ｎ＋δ)に等しい。Ｎは固定値(例えば１２８)であっても良く、δは時間変動値(ここでは位相値と表す)であっても良い。位相値の生成について以下に詳しく述べる。位相値はＮと比べて比較的小さくても良い。例えば、δの絶対値はＮの１０分の１であっても良く、またそれより小さくても良い(例えばＮの２０分の１)。Ｎの値は、ユーザが指定しても良く、又は回路２００に結合された他の回路(図に記載無し)によって特定されても良い。Ｎの値は回路２００が実現する特定のアプリケーションに従って、特定されても良い。
【００２１】
ディザリングされたクロック列２４５は、可変分周器の出力から、アキュムレータ２１５の入力及びＰＬＬ２４０の入力に送られても良い。アキュムレータ２１５(ここでは周波数アキュムレータと表す場合がある)は、ディザリングされたクロック列を蓄積し、それから周波数変調波形２５０を生成する。周波数変調波形２５０は、デジタル信号であっても良い。周波数変調波形は周期的であっても、準周期的であっても良く、三角波、のこぎり波、ティアドロップ波、又はランダム波等の様々な形状であっても良い。周波数変調波形は、回路２００において、変動するエッジを備えるディザリングされたクロック列を生成するべく、クロック列の位相を変調する目的で用いられる。具体的には、周波数変調波形はアキュムレータ２１５の出力からアキュムレータ２２０(ここでは位相アキュムレータと表す場合がある)の入力に送られる。アキュムレータ２２０は、周波数変調波形を蓄積し、可変分周器からディザリングされたクロック列を受け取る。アキュムレータ２２０は更に、蓄積された周波数変調波形から位相変調信号２５５を生成する。
【００２２】
１つの形態によると、位相値は、周波数変調波形の中心に対する周波数変調波形の偏移に比例する。例えば、もし周波数変調波形が三角波形なら、位相値は基準線２６０の上又は下に属する三角波形の値に比例しても良い。
【００２３】
より具体的には、位相値を計算する目的で、位相変調信号は２つの回路パス２６５ａ及び２６５ｂを介して加算器２３０に送られる。回路パス２６５aは遅延の無いパスであっても良い。回路パス２６５ｂは、第１の回路パスの位相変調信号に比べ、第２の回路パスの位相変調信号を遅延させる遅延回路２２５を含んでも良い。遅延回路２２５は、受信したディザリングされたクロック２４５に基づいて、回路パス２６５ｂの位相変調信号を遅延させても良い。加算器２３０は、遅延していない位相変調信号から遅延した位相変調信号を減算する。別の言い方をすると、加算器２３０は、位相変調信号における異なる「時点」での差を計算する。位相変調信号における異なる時点でのこの求められた差が位相値δである。位相値δは加算器２３０から加算器２３５に送られる。加算器２３５は分周値Ｎ＋δを生成するべく、位相値と固定値Nを加算する。δは、例えば位相変調信号が遅延回路によって遅れる量によって、プラスにもマイナスにもなり得る。
【００２４】
周波数変調波形は時間と共に変化するので、位相値もまた時間と共に変化する。例えば、周波数変調波形の周波数が増加すれば、位相値も同様に増加し、周波数変調波形の周波数が減少すれば、位相値も同様に減少する。位相値は位相変調波形の変化に従い、プラスの値からマイナスの値に減少しても良い。更に、位相値が時間と共に変化すると、分周値Ｎ＋δも時間と共に変化する。又、分周値が時間変動すると、可変分周器は第１のクロック列の周波数ｆ１を時間変動分周値で分周する。例えば、分周値が増加すると、可変分周器によって生成されたディザリングされたクロック列のエッジは広がり(すなわち、ディザリングされたクロック列の周波数は小さくなる)、分周値が減少すれば、ディザリングされたクロック列のエッジは縮まる(すなわち、ディザリングされたクロック列の周波数は大きくなる)。ディザリングされたクロック列のこの位相変化は、おおよそ周波数変調波形の周波数で変化する。
【００２５】
１つの形態によると、ディザリングされたクロック列の位相変化の周波数は、ＰＬＬ２４０の稼動可能な検知範囲以内である。従って、PLLはスペクトラム拡散クロック列を生成するべく、ディザリングされたクロック列をフィルタリングする目的で、ディザリングされたクロック列の変調をトラッキングし、ロックする。ディザリングされたクロック列のエッジ(すなわち位相)が変動すると、スペクトラム拡散クロック列のクロックパルスのエッジも同様に変動する。
【００２６】
１つの形態によると、ＰＬＬはディザリングされたクロック列の周波数を乗算値「Ｍ」で乗算しても良い。それにより、スペクトラム拡散クロック列１０５の平均周波数ｆ２は(Ｍ／Ｎ)・f１となる。Ｍの値は周波数f２を様々な所望値に合わす目的で、調整されても良い。
【００２７】
図３は、スペクトラム拡散クロック列１０５を生成する目的で、クロック列１００を形成するクロックパルスのスペクトラムを拡散するステップを備える高位フローチャートである。記載された高位フローのステップは典型例であり、高位フローチャートで示された形態から逸脱しない範囲においては、多様なステップが他のステップとして代用されても、ステップが組み合わされても、及び/又はステップが削除されても良い。最初のステップ３００において、可変分周器はクロック列及び時間変動分周値を受信する。
【００２８】
ステップ３０５において、可変分周器はクロック列を位相変調し、それによりディザリングされたクロック列を生成する目的で、クロック列の周波数を時間変動分周値で分周する。時間変動分周値は、固定値と時間変動する位相値とを加えた値であっても良い。ステップ３１０において、周波数アキュムレータはディザリングされたクロック列を可変分周器から受け取り、そのディザリングされたクロック列の蓄積に基づいて、周波数変調波形を生成する。ステップ３１５において、位相アキュムレータは周波数変調波形を周波数アキュムレータから受け取り、その周波数変調波形に基づいて、位相変調信号を生成する。ステップ３２０において、位相値計算器は位相変調信号における異なる時点の間の差、つまり位相値を計算する。ステップ３２５において、時間変動分周値を生成する目的で、位相値は固定値に加算される。ステップ３３０において、位相同期ループ(ＰＬＬ)は可変分周器からディザリングされたクロック列を受け取る。ステップ３３５において、ＰＬＬはスペクトラム拡散クロック列を生成及び出力する目的で、ディザリングされたクロック列の変調をトラッキングし、ディザリングされたクロック列をフィルタリングする。
【００２９】
図４Ａ〜４Ｇを参照すれば、本発明における様々な実施形態が見られる。図4Ａのとおり、本発明はハードディスクドライブ４００の形で実現されても良い。本発明は信号処理回路及び/又は信号制御回路を実装しても良く、一般的にそれらは図4Ａにおいて４０２に当たる。ある実施形態では、ＨＤＤ４００内の信号処理回路及び/又は信号制御回路４０２、及び/又はその他の回路(図に記載無し)が、データの処理、コーディング及び/又は暗号化の実行、計算の実行、及び/又は磁気記録メディア４０６に/から、出力される/受け取るデータのフォーマットをしても良い。
【００３０】
ＨＤＤ４００は、コンピュータ等のホストデバイス(図に記載無し)、ＰＤＡ、携帯電話、メディア又はＭＰ３プレーヤ等のモバイルコンピューティングデバイス、及び/又は１つ以上の有線又は無線通信リンク４０８を介すその他のデバイスと通信しても良い。ＨＤＤ４００はランダムアクセスメモリ(ＲＡＭ)等のメモリ４０９、フラッシュメモリ、読み出し専用メモリ(ＲＯＭ)等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置に接続されても良い。
【００３１】
図４Ｂのとおり、本発明はデジタル汎用ディスク(ＤＶＤ)ドライブ４１０の形で実現されても良い。本発明は一般的に図４Ｂにおける４１２に当たる信号処理回路及び/又は信号制御回路、及び/又は大容量データ記憶装置４１８をＤＶＤドライブ４１０内に実装しても良い。ＤＶＤ４１０内の信号処理及び/又は制御回路４１２、及び/又はその他の回路(図に記載無し)がデータの処理、コーディング及び/又は暗号化の実行、演算、及び/又は光学記憶媒体４１６から読み出される、及び/又は光学記憶媒体に書き込まれるデータのフォーマットを行っても良い。いくつかの実施形態においては、ＤＶＤ４１０内の信号処理及び/又は制御回路４１２、及び/又はその他の回路(図に記載無し)も同様に、エンコード及び/又はデコード等のその他の機能、及び/又はＤＶＤドライブに関連するその他の信号処理機能を実行しても良い。ＤＶＤドライブ４１０は１つ以上の有線又は無線通信網を介して、コンピュータ、テレビ等の出力デバイス(図に記載無し)、又はその他のデバイスと通信しても良い。ＤＶＤ４１０は不揮発性方式によりデータを記憶する大容量データ記憶装置４１８と通信しても良い。大容量データ記憶装置４１８は図４Ａに示したハードディスクドライブ(ＨＤＤ)を含んでも良い。ＨＤＤは約１.８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。ＤＶＤ４１０はＲＡＭ又はＲＯＭ等のメモリ４１９、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置であっても良い。
【００３２】
図４Ｃのとおり、本発明は高精細テレビ(ＨＤＴＶ)４２０の形で実現されても良い。本発明は一般的に図４Ｃにおける４２２に当たる信号処理回路及び/又は信号制御回路、ＷＬＡＮインターフェース及び/又は大容量データ記憶装置をＨＤＴＶ４２０内に実装しても良い。ＨＤＴＶ４２０はＨＤＴＶ入力信号を有線又は無線形式で受信し、ディスプレイ４２６に対してＨＤＴＶ出力信号を生成する。いくつかの実施形態においては、ＨＤＴＶ４２０内の信号処理及び/又は制御回路４２２、及び/又はその他の回路(図に記載無し)がデータの処理、コーディング及び/又は暗号化の実行、演算、データのフォーマット、及び/又は必要とされるあらゆる種類のＨＤＴＶ処理の実行をしても良い。
【００３３】
ＨＤＴＶ４２０は、光学及び/又は磁気記憶デバイス等の不揮発性方式によりデータを記憶する大容量データ記憶装置４２７と通信しても良い。少なくとも１つのＨＤＤが図４Ａで示した構成を備えても良く、及び/又は少なくとも１つのＤＶＤが図４Ｂで示した構成を備えても良い。ＨＤＤは約１.８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。ＨＤＴＶ４２０はＲＡＭ又はＲＯＭ等のメモリ４２８、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置と接続されても良い。ＨＤＴＶ４２０はまた、ＷＬＡＮネットワークインターフェース４２９を介してＷＬＡＮとの接続をサポートしても良い。
【００３４】
図４Ｄのとおり、本発明は乗物４３０の制御システムを実現し、乗物制御システム内にＷＬＡＮインターフェース及び/又は大容量データ記憶装置を実装する。いくつかの実施形態においては、本発明は駆動系制御システム４３２を実装する。駆動系制御システムは、温度センサ、圧力センサ、回転センサ、エアフローセンサ及び/又はその他の適したセンサ等の１つ以上のセンサから入力信号を受け取り、及び/又はエンジン稼動パラメータ、トランスミッション稼動パラメータ及び/又はその他の制御信号等の１つ以上の制御信号を生成する。
【００３５】
本発明はまた、乗物４３０内のその他の制御システム４４０において実装されても良い。制御システム４４０は同様に、入力センサ４４２から信号を受信し、及び/又は１つ以上の出力デバイス４４４に制御信号を出力しても良い。いくつかの実施形態においては、制御システム４４０はアンチロック・ブレーキングシステム(ＡＢＳ)、ナビゲーションシステム、テレマティクスシステム、乗物テレマティクスシステム、車線逸脱システム、適応走行制御システム、ステレオ、ＤＶＤ、コンパクトディスク等の乗物娯楽システムの一部であっても良い。またその他の実施形態も考えられる。
【００３６】
駆動系制御システム４３２は、不揮発性方式によりデータを記憶する大容量データ記憶装置４４６と通信しても良い。大容量データ記憶装置４４６は、例えばハードディスクドライブＨＤＤ及び/又はＤＶＤなどの光学及び/又は磁気記憶デバイスを含んでも良い。少なくとも１つのＨＤＤが図４Ａに示す構成を備え、及び/又は少なくとも１つのＤＶＤが図4Ｂに示す構成を備えても良い。ＨＤＤは約１．８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。駆動系制御システム４３２は、ＲＡＭ又はＲＯＭ等のメモリ４４７、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置に接続されても良い。駆動系制御システム４３２はまた、ＷＬＡＮネットワークインターフェース４４８を介してＷＬＡＮとの接続をサポートしても良い。制御システム４４０はまた、大容量データ記憶装置、メモリ、及び/又はＷＬＡＮインターフェースを含んでも良い(図に記載無し)。
【００３７】
図４Ｅのとおり、本発明はアンテナ４５１を備えても良い携帯電話４５０の形で実現されても良い。本発明は一般的に図４Ｅにおける４５２に当たる信号処理回路及び/又は信号制御回路、ＷＬＡＮインターフェース及び/又は大容量データ記憶装置を携帯電話４５０内に実装しても良い。いくつかの実施形態において、携帯電話４５０はマイクロフォン４５６、スピーカ及び/又はオーディオ出力ジャック等のオーディオ出力４５８、ディスプレイ４６０、及び/又はキーパッド、ポインティングデバイス、及び/又はボイスアクチュエーション等の入力デバイス４６２を含む。携帯電話４５０内の信号処理回路及び/又は信号制御回路４５２、及び/又はその他の回路(図に記載無し)がデータの処理、コーディング及び/又は暗号化の実行、演算の実行、データのフォーマット、及び/又はその他の携帯電話に関わる機能の実行をしても良い。
【００３８】
携帯電話４５０は、例えばハードディスクドライブＨＤＤ及び/又はＤＶＤ等の光学及び/又は磁気記憶デバイス等の、不揮発性方式によりデータを記憶する大容量データ記憶装置４６４と通信しても良い。少なくとも１つのＨＤＤが図４Ａに示す構成を備え、及び/又は少なくとも１つのＤＶＤが図4Ｂに示す構成を備えても良い。ＨＤＤは約１．８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。携帯電話４５０は、ＲＡＭ又はＲＯＭ等のメモリ４６６、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置に接続されても良い。携帯電話４５０はＷＬＡＮネットワークインターフェース４６８を介してＷＬＡＮとの接続をサポートしても良い。
【００３９】
図４Ｆのとおり、本発明はセットトップボックス４８０の形で実現されても良い。本発明は一般的に図４Ｆにおける４８４に当たる信号処理回路及び/又は信号制御回路、ＷＬＡＮインターフェース及び/又は大容量データ記憶装置をセットトップボックス４８０内に実装しても良い。セットトップボックス４８０はブロードバンドソース等のソースから信号を受信し、テレビ及び/又はモニタ、及び/又はその他のビデオ等のディスプレイ４８８、及び/又はオーディオ出力デバイスに適した標準及び/又は高精細オーディオ/ビデオ信号を出力する。セットトップボックス４８０内の信号処理回路及び/又は信号制御回路４８４及び/又はその他の回路(図に記載無し)がデータの処理、コーディング及び/又は暗号化の実行、演算の実行、データのフォーマット、及び/又はその他のセットトップボックス４８０に関わる機能の実行をしても良い。
【００４０】
セットトップボックス４８０は、不揮発性方式によりデータを記憶する大容量データ記憶装置４９０と通信しても良い。大容量データ記憶容量４９０は例えばハードディスクドライブＨＤＤ及び/又はＤＶＤ等の光学及び/又は磁気記憶デバイスを含んでも良い。少なくとも１つのＨＤＤが図４Ａに示す構成を備え、及び/又は少なくとも１つのＤＶＤが図４Ｂに示す構成を備えても良い。ＨＤＤは約１．８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。セットトップボックス４８０は、ＲＡＭ又はＲＯＭ等のメモリ４９４、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置に接続されても良い。セットトップボックス４８０はＷＬＡＮネットワークインターフェース４９６を介してＷＬＡＮとの接続をサポートしても良い。
【００４１】
図４Ｇのとおり、本発明はメディアプレーヤ４７２の形で実現されても良い。本発明は一般的に図４Ｇにおける４７１に当たる信号処理回路及び/又は信号制御回路、ＷＬＡＮインターフェース及び/又は大容量データ記憶装置をメディアプレーヤ４７２内に実装しても良い。いくつかの実施形態において、メディアプレーヤ４７２はディスプレイ４７６、及び/又はキーパッド、タッチパッド等のユーザ入力４７７を含む。いくつかの実施形態において、メディアプレーヤ４７２は一般的にメニュー、ドロップダウンメニュー、アイコン、及び/又はポイントアンドクリックインターフェースを、ディスプレイ４７６及び/又はユーザ入力４７７を介して実現するグラフィカル・ユーザインターフェース(ＧＵＩ)を用いても良い。メディアプレーヤ４７２は更に、スピーカ及び/又はオーディオ出力ジャック等のオーディオ出力４７５を含んでも良い。メディアプレーヤ４７２内の信号処理回路及び/又は信号制御回路４７１、及び/又はその他の回路(図示せず)がデータの処理、コーディング及び/又は暗号化の実行、演算の実行、データのフォーマット、及び/又はその他のメディアプレーヤに関わる機能の実行をしても良い。
【００４２】
メディアプレーヤ４７２は、圧縮オーディオ及び/又はビデオコンテンツ等のデータを記憶する不揮発性の大容量データ記憶装置４７０と通信しても良い。いくつかの実施形態において、圧縮オーディオファイルはＭＰ３フォーマット又はその他の適した圧縮オーディオ及び/又はビデオフォーマットに準拠するファイルを含む。大容量データ記憶装置は、例えばハードディスクドライブＨＤＤ及び/又はＤＶＤ等の光学及び/又は磁気記憶デバイスを含んでも良い。少なくとも１つのＨＤＤが図４Ａに示す構成を備え、及び/又は少なくとも１つのＤＶＤが図4Ｂに示す構成を備えても良い。ＨＤＤは約１．８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。メディアプレーヤ４７２は、ＲＡＭ又はＲＯＭ等のメモリ４７３、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置に接続されても良い。メディアプレーヤ４７２はまた、ＷＬＡＮネットワークインターフェース４７４を介してＷＬＡＮとの接続をサポートしても良い。
【００４３】
図４Ｈのとおり、本発明はアンテナ４３９を備えてもよいIPネットワーク上音声伝送(ＶｏＩＰ)電話４８３の形で実現されても良い。本発明は一般的に図４Ｈにおける４８２に当たる信号処理回路及び/又は信号制御回路、無線インターフェース、及び/又は大容量データ記憶装置をＶｏＩＰ電話内に実装しても良い。いくつかの実施形態において、ＶｏＩＰ電話４８３はマイクロフォン４８７、スピーカ及び/又はオーディオ出力ジャック等のオーディオ出力４８９、ディスプレイモニタ４９１、キーパッド、ポインティングデバイス、ボイスアクチュエーション、及び/又はその他の入力デバイス等の入力デバイス４９２、及びワイアレス・フィデリィティ(Ｗｉ−Ｆｉ)通信モジュール４８６を部分的に含む。ＶｏＩＰ電話４８３内の信号処理回路及び/又は信号制御回路４８２及びその他の回路(図に記載無し)がデータの処理、コーディング及び/又は暗号化の実行、演算の実行、データのフォーマット、及び/又はその他のＶｏＩＰ電話に関わる機能の実行をしても良い。
【００４４】
ＶｏＩＰ電話４８３は、例えばハードディスクドライブＨＤＤ及び/又はＤＶＤ等の光学及び/又は磁気記憶デバイス等の、不揮発性方式によりデータを記憶する大容量データ記憶装置４８１と通信しても良い。少なくとも１つのＨＤＤが図４Ａに示す構成を備え、及び/又は少なくとも１つのＤＶＤが図4Ｂに示す構成を備えても良い。ＨＤＤは約１．８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。ＶｏＩＰ電話４８３は、ＲＡＭ又はＲＯＭ等であっても良いメモリ４８５、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置に接続されても良い。ＶｏＩＰ電話４８３はＷｉ−Ｆｉ通信モジュール４８６を介してＶｏＩＰネットワークとの通信網を構築する。また、上記形態に加え、その他の実施形態も考えられる。
【００４５】
上記実施形態は一例に過ぎず、本願の精神に逸脱せず、特許請求の範囲内での多様な変更または改良は当業者であれば考えられるであろう。例えば、実施形態２００においては位相同期ループ回路が用いられているが、その他の形態において、ディザリングされたクロック列の位相又は周波数のトラッキング及びフィルタリングに適した周波数同期ループ、遅延同期ループ、又はその他のクローズドループ制御回路が用いられても良いことは明らかであろう。それゆえ、上記記載は本請求項に定義された発明の範囲を制限するものではない。
【技術分野】
【０００１】
本発明は概して集積回路、より具体的には、デジタル回路においてクロックのスペクトルをデジタル的に拡散することに関する。
【背景技術】
【０００２】
本願は優先権として、２００５年８月１日出願のＵＳ特許仮出願Ｎｏ.６０／７０４，５１０、タイトル「電力/ダイエリア削減を目的とするクロックスペクトラム拡散(ディザリング)回路の完全デジタル化」、２００５年９月３０日出願のＵＳ特許仮出願Ｎｏ.６０/７２２,７３１、タイトル「電力/ダイエリア削減を目的とするクロックスペクトラム拡散(ディザリング)回路の完全デジタル化」、及び２００５年１０月６日出願のＵＳ特許仮出願Ｎｏ.１１/２４６,３２８、タイトル「電力/ダイエリア削減を目的とするクロックスペクトラム拡散(ディザリング)回路の完全デジタル化」を主張する。これらの開示は参照することにより本願にそのまま援用される。
【発明の開示】
【発明が解決しようとする課題】
【０００３】
クロックをスペクトラム拡散するとは、一般的に、周波数領域に渡ってクロックパルス電力を拡散することが含まれる。図１は、第１のクロック列１００及びスペクトラム拡散クロック列１０５を示す簡略図である。スペクトラム拡散クロック列１０５におけるパルスは、第１のクロック列１００におけるクロックパルスから生成しても良いスペクトルの拡散したパルスでる。スペクトラム拡散パルスのクロックエッジは図１における矢印で示されるとおり、左右に変動する。スペクトラム拡散クロック列は一般的に、ジッタ感度が概して低く、及び/又はクロックパルスにおいて低ピーク電力が望まれるアプリケーションに対して用いられる。
【０００４】
クロック列のスペクトラムを拡散するための従来の回路は、たいていデジタル及びアナログ回路の両方、一般的にはデジタル変調器及びアナログ位相インターポレータを含む。デジタル変調器はクロック発振器からクロック列(例えば、第１のクロック列)を受け取る。クロック列はデジタルクロック列であっても良い。デジタル変調器は、ディザリングされた波形を生成する目的で、ディザ波形を用いてクロック列を変調しても良い。ディザリングされた波形はその後、ディザリングされた波形を位相補間するアナログ位相インターポレータに送られても良い。アナログ位相インターポレータはスペクトラム拡散クロック列を、ディザリングされた波形の位相補間に基づいて生成及び出力する。
【０００５】
これらのクロック列のスペクトラムを拡散するための従来の回路は、とりわけ低電力回路アプリケーションに対して、多数の特有の欠点を備える。例えば、クロック列を変調するための従来の一般的なデジタル変調器は概して、クロック列のクロック周波数で動作し、そのクロック周波数は一般的に(例えば、水晶発振器によって生成される)自走クロックであり、比較的高い周波数である。従来のデジタル変調器は自走クロック周波数で動作するので、これらのデジタル変調器は比較的大電流を引き込む傾向がある。
【０００６】
これら従来の回路内において比較的大電流を引き込むものは、一般的にデジタル変調器だけではなく、アナログ位相インターポレータもまた一般的に比較的大電流を引き込む。例えば、アナログインターポレータはデジタル変調器と同じ程度の大電流を引き込む。更に、これら従来の回路は一般的にアナログデバイス(すなわちアナログ位相インターポレータ)を含んでいるので、スペクトラム拡散クロックパルスの形状、及びクロックパルスの電力低減量は概して、アナログ位相インターポレータのリニアリティによって制限される。比較的高リニアリティのアナログ位相インターポレータは、設計及び製造において比較的コストがかさみ、サイズも大きくなる。また、これら従来の回路はしばしばデジタル回路及びアナログ回路の両方を含んでいるので、比較的多大なダイスペースを必要とし、それにより製造コストが比較的大きくなりがちである。
【０００７】
それゆえ、クロック列のスペクトラムを拡散するための回路において、従来回路より比較的ダイエリアの占有面積が小さく、より小さい電流を引き込む新しい回路が必要とされている。
【課題を解決するための手段】
【０００８】
従って本発明の形態は、クロック列の調整、及び具体的にはクロック列のスペクトラムを拡散するための回路、方法、装置、回路制御用コード、コード及び/又は手段を提供する。
【０００９】
本発明の形態は、クロックスペクトラムを拡散するための手段を含む。より具体的には、周波数変調波形に基づいて位相値を生成するための手段、及び位相値によって位相変調されたディザリングクロック列を生成するべく、固定値と位相値とを加算して得られる分周値によってクロック列の周波数を分周するための手段を本発明は含む。本形態は更に、周波数変調波形を生成するべく、ディザリングされたクロック列を蓄積する手段、及び位相変調信号を生成し、その位相変調信号に基づいて位相値を生成するべく、周波数変調波形を蓄積する手段を含む。本形態は更に、ディザリングされたクロック列の変調をトラッキングし、ロックするための手段を含む。本発明は更に、ディザリングされたクロック列の変調のトラッキング、及びディザリングされたクロック列のフィルタリング工程に基づいて、クロック列の拡散スペクトラムであるスペクトラム拡散クロック列を生成する手段を含む。周波数変調波形は周期的又は準周期的である。周波数変調波形は三角波である。周波数変調波形はデジタル信号である。クロック列はデジタルクロック列である。ディザリングされたクロック列はデジタルクロック列である。位相値は周波数変調波形の中心に対する周波数変調波形の偏移に比例する。本形態は更に、ディザリングされたクロック列の周波数を乗算値によって乗算する手段を含む。スペクトラム拡散クロック列の平均周波数は、クロック列の周波数を乗算値によって乗算し、固定値によって除算することで得られる。本形態は更に、位相変調信号を第１の位相変調信号と第２の位相変調信号とに分ける手段、第１の位相変調信号に対して第２の位相変調信号を時間的に遅らせる手段、及びその後で位相値を生成するべく第１の位相変調信号と第２の位相変調信号との間の差を計算する手段を含む。本形態は更に、分周値を生成する目的で、位相値に固定値を加算する手段を含む。
【００１０】
本発明の他の形態は、クロック列のスペクトラムを拡散する手段を含む。より具体的には、ディザリングされたクロック列を生成する手段、及び周波数変調波形を生成するべく、ディザリングされたクロック列を蓄積する手段が含まれる。本形態は更に、位相変調信号を生成するべく、周波数変調波形を蓄積する手段、及び位相変調信号に基づいて時間変動分周値を生成する手段を含む。本形態は更に、時間変動分周値に基づいて、クロック列をデジタル的に変調する手段を含む。本形態は更に、最初に述べたクロック列の拡散スペクトラムである第２のクロック列を生成するべく、ディザリングされたクロック列の変調のトラッキング、及びディザリングされたクロック列のフィルタリングを行う手段を含む。時間変動分周値は固定分周値と位相値とを加算して得られる。位相値は周波数変調波形から決定される。本形態は更に、位相変調信号に基づいて位相値を生成する手段を含む。本形態は更に、位相変調信号を第１及び第２の位相変調信号とに分ける手段、及び後に位相値を生成するべく第１の位相変調信号と第２の位相変調信号との間の差を計算する目的で、第１の位相変調信号に対して第２の位相変調信号を遅らせる手段を含む。本形態は更に、位相値に固定分周値を加算する手段を含む。位相値はデジタル周波数変調波形の中心に対するデジタル周波数変調波形の偏移に比例する。周波数変調波形は周期的又は準周期的である。周波数変調波形は三角波である。本形態は更に、クロック列を生成する手段を含む。
【００１１】
クロック拡散手段の特定の形態によれば、第１のクロック列はデジタルクロック列である。クローズドループ制御手段はディザリングされたクロック列の周波数を固定乗算値によって乗算する。時間変動分周値は、固定分周値に位相値を加算して得られ、第２クロック列の平均周波数は第１のクロック列の周波数を固定乗算値で乗算し、固定分周値で除算することで得られる。本形態は更に、位相変調信号の第１部分と位相変調信号の第２部分との間の差を計算する手段を含む。第２部分は第１部分に対して時間的に遅れており、その差が位相値である。本形態は更に、時間変動分周値を生成するべく、位相値に固定分周値を加算する手段を含む。第２のクロック列を生成する目的で、ディザリングされたクロック列の変調をトラッキングし、ディザリングされたクロック列をフィルタリングする手段は位相同期ループ回路に当たる。
【００１２】
本発明の性質及び利点に関する更なる理解は、以下の詳細の説明及び添付図面を参照することにより達成できるであろう。
【図面の簡単な説明】
【００１３】
【図１】本発明の１つの形態における、第１クロック列、及び第１クロック列から生成されるスペクトラム拡散クロック列を示す簡略図である。
【００１４】
【図２】本発明の１つの形態における、スペクトラム拡散クロック列を生成するデジタル回路の簡略図である。
【００１５】
【図３】本発明の１つの形態における、スペクトラム拡散クロック列を生成するための工程を備える高位フローチャートである。
【００１６】
【図４Ａ−４Ｈ】は、本発明における多様な実施形態を示す。
【発明を実施するための最良の形態】
【００１７】
本発明は概して、デジタル信号を調整するための、デジタル回路装置及びデジタル回路手段を提供する。より具体的には、本発明はクロックスペクトルを拡散するためのデジタル回路装置及びデジタル回路手段を提供する。
【００１８】
デジタルクロックスペクトラム等のクロックスペクトラムを拡散することには、クロック列におけるクロックパルス電力を周波数領域において拡散することが含まれる。図１は、本発明の１つの形態における、第１のクロック列１００、及び第１のクロック列から生成されるスペクトラム拡散クロック列１０５を示す簡略図である。スペクトラム拡散クロック列のエッジは、図１における矢印が示すように、第１のクロック列に対して変動する。第１クロック列におけるクロックパルスは、スペクトラム拡散クロック列におけるスペクトラム拡散クロックパルスを生成する目的でデジタル的に調整されても良い。
【００１９】
図２は、本発明の１つの形態における、回路２００の簡略図である。回路２００はクロックパルス発生器２０５、可変分周器２１０、第１アキュムレータ２１５、第２アキュムレータ２２０、遅延回路２２５、第１加算器２３０、第２加算器２３５、及び位相同期ループ(ＰＬＬ)２４０を含む。本明細書では、遅延回路２２５及び加算器２３０、２３５を位相値計算器と称す場合がある。１つの形態によれば、先ほど挙げられた回路のそれぞれはデジタル回路である。別の形態によれば、ＰＬＬはミックスシグナル回路であっても良い。回路２００はスペクトラム拡散クロック１０５を生成する目的で、第１のクロック列１００を生成し、第１のクロック列を調整する。第１のクロック列の周波数「ｆ１」は、水晶発振器等の自走クロックの発振周波数であっても良い。スペクトラム拡散クロック列の平均周波数「ｆ２」はｆ１より小さくても、等しくても、又大きくても良い。
【００２０】
１つの形態によると、クロックパルス発生器２０５は第１のクロック列１００を生成する。第１のクロック列１００はデジタルクロック列であっても良い。第１のクロック列は、クロックパルス発生器２０５の出力から可変分周器２１０の入力に送られる。可変分周器２１０は、周波数が「f３」であるディザリングされたクロック列２４５を生成する。より具体的には、可変分周器はクロック列の周波数ｆ１を「分周」値Ｎ＋δで分周する。つまり、ｆ３はｆ１/(Ｎ＋δ)に等しい。Ｎは固定値(例えば１２８)であっても良く、δは時間変動値(ここでは位相値と表す)であっても良い。位相値の生成について以下に詳しく述べる。位相値はＮと比べて比較的小さくても良い。例えば、δの絶対値はＮの１０分の１であっても良く、またそれより小さくても良い(例えばＮの２０分の１)。Ｎの値は、ユーザが指定しても良く、又は回路２００に結合された他の回路(図に記載無し)によって特定されても良い。Ｎの値は回路２００が実現する特定のアプリケーションに従って、特定されても良い。
【００２１】
ディザリングされたクロック列２４５は、可変分周器の出力から、アキュムレータ２１５の入力及びＰＬＬ２４０の入力に送られても良い。アキュムレータ２１５(ここでは周波数アキュムレータと表す場合がある)は、ディザリングされたクロック列を蓄積し、それから周波数変調波形２５０を生成する。周波数変調波形２５０は、デジタル信号であっても良い。周波数変調波形は周期的であっても、準周期的であっても良く、三角波、のこぎり波、ティアドロップ波、又はランダム波等の様々な形状であっても良い。周波数変調波形は、回路２００において、変動するエッジを備えるディザリングされたクロック列を生成するべく、クロック列の位相を変調する目的で用いられる。具体的には、周波数変調波形はアキュムレータ２１５の出力からアキュムレータ２２０(ここでは位相アキュムレータと表す場合がある)の入力に送られる。アキュムレータ２２０は、周波数変調波形を蓄積し、可変分周器からディザリングされたクロック列を受け取る。アキュムレータ２２０は更に、蓄積された周波数変調波形から位相変調信号２５５を生成する。
【００２２】
１つの形態によると、位相値は、周波数変調波形の中心に対する周波数変調波形の偏移に比例する。例えば、もし周波数変調波形が三角波形なら、位相値は基準線２６０の上又は下に属する三角波形の値に比例しても良い。
【００２３】
より具体的には、位相値を計算する目的で、位相変調信号は２つの回路パス２６５ａ及び２６５ｂを介して加算器２３０に送られる。回路パス２６５aは遅延の無いパスであっても良い。回路パス２６５ｂは、第１の回路パスの位相変調信号に比べ、第２の回路パスの位相変調信号を遅延させる遅延回路２２５を含んでも良い。遅延回路２２５は、受信したディザリングされたクロック２４５に基づいて、回路パス２６５ｂの位相変調信号を遅延させても良い。加算器２３０は、遅延していない位相変調信号から遅延した位相変調信号を減算する。別の言い方をすると、加算器２３０は、位相変調信号における異なる「時点」での差を計算する。位相変調信号における異なる時点でのこの求められた差が位相値δである。位相値δは加算器２３０から加算器２３５に送られる。加算器２３５は分周値Ｎ＋δを生成するべく、位相値と固定値Nを加算する。δは、例えば位相変調信号が遅延回路によって遅れる量によって、プラスにもマイナスにもなり得る。
【００２４】
周波数変調波形は時間と共に変化するので、位相値もまた時間と共に変化する。例えば、周波数変調波形の周波数が増加すれば、位相値も同様に増加し、周波数変調波形の周波数が減少すれば、位相値も同様に減少する。位相値は位相変調波形の変化に従い、プラスの値からマイナスの値に減少しても良い。更に、位相値が時間と共に変化すると、分周値Ｎ＋δも時間と共に変化する。又、分周値が時間変動すると、可変分周器は第１のクロック列の周波数ｆ１を時間変動分周値で分周する。例えば、分周値が増加すると、可変分周器によって生成されたディザリングされたクロック列のエッジは広がり(すなわち、ディザリングされたクロック列の周波数は小さくなる)、分周値が減少すれば、ディザリングされたクロック列のエッジは縮まる(すなわち、ディザリングされたクロック列の周波数は大きくなる)。ディザリングされたクロック列のこの位相変化は、おおよそ周波数変調波形の周波数で変化する。
【００２５】
１つの形態によると、ディザリングされたクロック列の位相変化の周波数は、ＰＬＬ２４０の稼動可能な検知範囲以内である。従って、PLLはスペクトラム拡散クロック列を生成するべく、ディザリングされたクロック列をフィルタリングする目的で、ディザリングされたクロック列の変調をトラッキングし、ロックする。ディザリングされたクロック列のエッジ(すなわち位相)が変動すると、スペクトラム拡散クロック列のクロックパルスのエッジも同様に変動する。
【００２６】
１つの形態によると、ＰＬＬはディザリングされたクロック列の周波数を乗算値「Ｍ」で乗算しても良い。それにより、スペクトラム拡散クロック列１０５の平均周波数ｆ２は(Ｍ／Ｎ)・f１となる。Ｍの値は周波数f２を様々な所望値に合わす目的で、調整されても良い。
【００２７】
図３は、スペクトラム拡散クロック列１０５を生成する目的で、クロック列１００を形成するクロックパルスのスペクトラムを拡散するステップを備える高位フローチャートである。記載された高位フローのステップは典型例であり、高位フローチャートで示された形態から逸脱しない範囲においては、多様なステップが他のステップとして代用されても、ステップが組み合わされても、及び/又はステップが削除されても良い。最初のステップ３００において、可変分周器はクロック列及び時間変動分周値を受信する。
【００２８】
ステップ３０５において、可変分周器はクロック列を位相変調し、それによりディザリングされたクロック列を生成する目的で、クロック列の周波数を時間変動分周値で分周する。時間変動分周値は、固定値と時間変動する位相値とを加えた値であっても良い。ステップ３１０において、周波数アキュムレータはディザリングされたクロック列を可変分周器から受け取り、そのディザリングされたクロック列の蓄積に基づいて、周波数変調波形を生成する。ステップ３１５において、位相アキュムレータは周波数変調波形を周波数アキュムレータから受け取り、その周波数変調波形に基づいて、位相変調信号を生成する。ステップ３２０において、位相値計算器は位相変調信号における異なる時点の間の差、つまり位相値を計算する。ステップ３２５において、時間変動分周値を生成する目的で、位相値は固定値に加算される。ステップ３３０において、位相同期ループ(ＰＬＬ)は可変分周器からディザリングされたクロック列を受け取る。ステップ３３５において、ＰＬＬはスペクトラム拡散クロック列を生成及び出力する目的で、ディザリングされたクロック列の変調をトラッキングし、ディザリングされたクロック列をフィルタリングする。
【００２９】
図４Ａ〜４Ｇを参照すれば、本発明における様々な実施形態が見られる。図4Ａのとおり、本発明はハードディスクドライブ４００の形で実現されても良い。本発明は信号処理回路及び/又は信号制御回路を実装しても良く、一般的にそれらは図4Ａにおいて４０２に当たる。ある実施形態では、ＨＤＤ４００内の信号処理回路及び/又は信号制御回路４０２、及び/又はその他の回路(図に記載無し)が、データの処理、コーディング及び/又は暗号化の実行、計算の実行、及び/又は磁気記録メディア４０６に/から、出力される/受け取るデータのフォーマットをしても良い。
【００３０】
ＨＤＤ４００は、コンピュータ等のホストデバイス(図に記載無し)、ＰＤＡ、携帯電話、メディア又はＭＰ３プレーヤ等のモバイルコンピューティングデバイス、及び/又は１つ以上の有線又は無線通信リンク４０８を介すその他のデバイスと通信しても良い。ＨＤＤ４００はランダムアクセスメモリ(ＲＡＭ)等のメモリ４０９、フラッシュメモリ、読み出し専用メモリ(ＲＯＭ)等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置に接続されても良い。
【００３１】
図４Ｂのとおり、本発明はデジタル汎用ディスク(ＤＶＤ)ドライブ４１０の形で実現されても良い。本発明は一般的に図４Ｂにおける４１２に当たる信号処理回路及び/又は信号制御回路、及び/又は大容量データ記憶装置４１８をＤＶＤドライブ４１０内に実装しても良い。ＤＶＤ４１０内の信号処理及び/又は制御回路４１２、及び/又はその他の回路(図に記載無し)がデータの処理、コーディング及び/又は暗号化の実行、演算、及び/又は光学記憶媒体４１６から読み出される、及び/又は光学記憶媒体に書き込まれるデータのフォーマットを行っても良い。いくつかの実施形態においては、ＤＶＤ４１０内の信号処理及び/又は制御回路４１２、及び/又はその他の回路(図に記載無し)も同様に、エンコード及び/又はデコード等のその他の機能、及び/又はＤＶＤドライブに関連するその他の信号処理機能を実行しても良い。ＤＶＤドライブ４１０は１つ以上の有線又は無線通信網を介して、コンピュータ、テレビ等の出力デバイス(図に記載無し)、又はその他のデバイスと通信しても良い。ＤＶＤ４１０は不揮発性方式によりデータを記憶する大容量データ記憶装置４１８と通信しても良い。大容量データ記憶装置４１８は図４Ａに示したハードディスクドライブ(ＨＤＤ)を含んでも良い。ＨＤＤは約１.８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。ＤＶＤ４１０はＲＡＭ又はＲＯＭ等のメモリ４１９、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置であっても良い。
【００３２】
図４Ｃのとおり、本発明は高精細テレビ(ＨＤＴＶ)４２０の形で実現されても良い。本発明は一般的に図４Ｃにおける４２２に当たる信号処理回路及び/又は信号制御回路、ＷＬＡＮインターフェース及び/又は大容量データ記憶装置をＨＤＴＶ４２０内に実装しても良い。ＨＤＴＶ４２０はＨＤＴＶ入力信号を有線又は無線形式で受信し、ディスプレイ４２６に対してＨＤＴＶ出力信号を生成する。いくつかの実施形態においては、ＨＤＴＶ４２０内の信号処理及び/又は制御回路４２２、及び/又はその他の回路(図に記載無し)がデータの処理、コーディング及び/又は暗号化の実行、演算、データのフォーマット、及び/又は必要とされるあらゆる種類のＨＤＴＶ処理の実行をしても良い。
【００３３】
ＨＤＴＶ４２０は、光学及び/又は磁気記憶デバイス等の不揮発性方式によりデータを記憶する大容量データ記憶装置４２７と通信しても良い。少なくとも１つのＨＤＤが図４Ａで示した構成を備えても良く、及び/又は少なくとも１つのＤＶＤが図４Ｂで示した構成を備えても良い。ＨＤＤは約１.８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。ＨＤＴＶ４２０はＲＡＭ又はＲＯＭ等のメモリ４２８、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置と接続されても良い。ＨＤＴＶ４２０はまた、ＷＬＡＮネットワークインターフェース４２９を介してＷＬＡＮとの接続をサポートしても良い。
【００３４】
図４Ｄのとおり、本発明は乗物４３０の制御システムを実現し、乗物制御システム内にＷＬＡＮインターフェース及び/又は大容量データ記憶装置を実装する。いくつかの実施形態においては、本発明は駆動系制御システム４３２を実装する。駆動系制御システムは、温度センサ、圧力センサ、回転センサ、エアフローセンサ及び/又はその他の適したセンサ等の１つ以上のセンサから入力信号を受け取り、及び/又はエンジン稼動パラメータ、トランスミッション稼動パラメータ及び/又はその他の制御信号等の１つ以上の制御信号を生成する。
【００３５】
本発明はまた、乗物４３０内のその他の制御システム４４０において実装されても良い。制御システム４４０は同様に、入力センサ４４２から信号を受信し、及び/又は１つ以上の出力デバイス４４４に制御信号を出力しても良い。いくつかの実施形態においては、制御システム４４０はアンチロック・ブレーキングシステム(ＡＢＳ)、ナビゲーションシステム、テレマティクスシステム、乗物テレマティクスシステム、車線逸脱システム、適応走行制御システム、ステレオ、ＤＶＤ、コンパクトディスク等の乗物娯楽システムの一部であっても良い。またその他の実施形態も考えられる。
【００３６】
駆動系制御システム４３２は、不揮発性方式によりデータを記憶する大容量データ記憶装置４４６と通信しても良い。大容量データ記憶装置４４６は、例えばハードディスクドライブＨＤＤ及び/又はＤＶＤなどの光学及び/又は磁気記憶デバイスを含んでも良い。少なくとも１つのＨＤＤが図４Ａに示す構成を備え、及び/又は少なくとも１つのＤＶＤが図4Ｂに示す構成を備えても良い。ＨＤＤは約１．８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。駆動系制御システム４３２は、ＲＡＭ又はＲＯＭ等のメモリ４４７、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置に接続されても良い。駆動系制御システム４３２はまた、ＷＬＡＮネットワークインターフェース４４８を介してＷＬＡＮとの接続をサポートしても良い。制御システム４４０はまた、大容量データ記憶装置、メモリ、及び/又はＷＬＡＮインターフェースを含んでも良い(図に記載無し)。
【００３７】
図４Ｅのとおり、本発明はアンテナ４５１を備えても良い携帯電話４５０の形で実現されても良い。本発明は一般的に図４Ｅにおける４５２に当たる信号処理回路及び/又は信号制御回路、ＷＬＡＮインターフェース及び/又は大容量データ記憶装置を携帯電話４５０内に実装しても良い。いくつかの実施形態において、携帯電話４５０はマイクロフォン４５６、スピーカ及び/又はオーディオ出力ジャック等のオーディオ出力４５８、ディスプレイ４６０、及び/又はキーパッド、ポインティングデバイス、及び/又はボイスアクチュエーション等の入力デバイス４６２を含む。携帯電話４５０内の信号処理回路及び/又は信号制御回路４５２、及び/又はその他の回路(図に記載無し)がデータの処理、コーディング及び/又は暗号化の実行、演算の実行、データのフォーマット、及び/又はその他の携帯電話に関わる機能の実行をしても良い。
【００３８】
携帯電話４５０は、例えばハードディスクドライブＨＤＤ及び/又はＤＶＤ等の光学及び/又は磁気記憶デバイス等の、不揮発性方式によりデータを記憶する大容量データ記憶装置４６４と通信しても良い。少なくとも１つのＨＤＤが図４Ａに示す構成を備え、及び/又は少なくとも１つのＤＶＤが図4Ｂに示す構成を備えても良い。ＨＤＤは約１．８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。携帯電話４５０は、ＲＡＭ又はＲＯＭ等のメモリ４６６、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置に接続されても良い。携帯電話４５０はＷＬＡＮネットワークインターフェース４６８を介してＷＬＡＮとの接続をサポートしても良い。
【００３９】
図４Ｆのとおり、本発明はセットトップボックス４８０の形で実現されても良い。本発明は一般的に図４Ｆにおける４８４に当たる信号処理回路及び/又は信号制御回路、ＷＬＡＮインターフェース及び/又は大容量データ記憶装置をセットトップボックス４８０内に実装しても良い。セットトップボックス４８０はブロードバンドソース等のソースから信号を受信し、テレビ及び/又はモニタ、及び/又はその他のビデオ等のディスプレイ４８８、及び/又はオーディオ出力デバイスに適した標準及び/又は高精細オーディオ/ビデオ信号を出力する。セットトップボックス４８０内の信号処理回路及び/又は信号制御回路４８４及び/又はその他の回路(図に記載無し)がデータの処理、コーディング及び/又は暗号化の実行、演算の実行、データのフォーマット、及び/又はその他のセットトップボックス４８０に関わる機能の実行をしても良い。
【００４０】
セットトップボックス４８０は、不揮発性方式によりデータを記憶する大容量データ記憶装置４９０と通信しても良い。大容量データ記憶容量４９０は例えばハードディスクドライブＨＤＤ及び/又はＤＶＤ等の光学及び/又は磁気記憶デバイスを含んでも良い。少なくとも１つのＨＤＤが図４Ａに示す構成を備え、及び/又は少なくとも１つのＤＶＤが図４Ｂに示す構成を備えても良い。ＨＤＤは約１．８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。セットトップボックス４８０は、ＲＡＭ又はＲＯＭ等のメモリ４９４、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置に接続されても良い。セットトップボックス４８０はＷＬＡＮネットワークインターフェース４９６を介してＷＬＡＮとの接続をサポートしても良い。
【００４１】
図４Ｇのとおり、本発明はメディアプレーヤ４７２の形で実現されても良い。本発明は一般的に図４Ｇにおける４７１に当たる信号処理回路及び/又は信号制御回路、ＷＬＡＮインターフェース及び/又は大容量データ記憶装置をメディアプレーヤ４７２内に実装しても良い。いくつかの実施形態において、メディアプレーヤ４７２はディスプレイ４７６、及び/又はキーパッド、タッチパッド等のユーザ入力４７７を含む。いくつかの実施形態において、メディアプレーヤ４７２は一般的にメニュー、ドロップダウンメニュー、アイコン、及び/又はポイントアンドクリックインターフェースを、ディスプレイ４７６及び/又はユーザ入力４７７を介して実現するグラフィカル・ユーザインターフェース(ＧＵＩ)を用いても良い。メディアプレーヤ４７２は更に、スピーカ及び/又はオーディオ出力ジャック等のオーディオ出力４７５を含んでも良い。メディアプレーヤ４７２内の信号処理回路及び/又は信号制御回路４７１、及び/又はその他の回路(図示せず)がデータの処理、コーディング及び/又は暗号化の実行、演算の実行、データのフォーマット、及び/又はその他のメディアプレーヤに関わる機能の実行をしても良い。
【００４２】
メディアプレーヤ４７２は、圧縮オーディオ及び/又はビデオコンテンツ等のデータを記憶する不揮発性の大容量データ記憶装置４７０と通信しても良い。いくつかの実施形態において、圧縮オーディオファイルはＭＰ３フォーマット又はその他の適した圧縮オーディオ及び/又はビデオフォーマットに準拠するファイルを含む。大容量データ記憶装置は、例えばハードディスクドライブＨＤＤ及び/又はＤＶＤ等の光学及び/又は磁気記憶デバイスを含んでも良い。少なくとも１つのＨＤＤが図４Ａに示す構成を備え、及び/又は少なくとも１つのＤＶＤが図4Ｂに示す構成を備えても良い。ＨＤＤは約１．８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。メディアプレーヤ４７２は、ＲＡＭ又はＲＯＭ等のメモリ４７３、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置に接続されても良い。メディアプレーヤ４７２はまた、ＷＬＡＮネットワークインターフェース４７４を介してＷＬＡＮとの接続をサポートしても良い。
【００４３】
図４Ｈのとおり、本発明はアンテナ４３９を備えてもよいIPネットワーク上音声伝送(ＶｏＩＰ)電話４８３の形で実現されても良い。本発明は一般的に図４Ｈにおける４８２に当たる信号処理回路及び/又は信号制御回路、無線インターフェース、及び/又は大容量データ記憶装置をＶｏＩＰ電話内に実装しても良い。いくつかの実施形態において、ＶｏＩＰ電話４８３はマイクロフォン４８７、スピーカ及び/又はオーディオ出力ジャック等のオーディオ出力４８９、ディスプレイモニタ４９１、キーパッド、ポインティングデバイス、ボイスアクチュエーション、及び/又はその他の入力デバイス等の入力デバイス４９２、及びワイアレス・フィデリィティ(Ｗｉ−Ｆｉ)通信モジュール４８６を部分的に含む。ＶｏＩＰ電話４８３内の信号処理回路及び/又は信号制御回路４８２及びその他の回路(図に記載無し)がデータの処理、コーディング及び/又は暗号化の実行、演算の実行、データのフォーマット、及び/又はその他のＶｏＩＰ電話に関わる機能の実行をしても良い。
【００４４】
ＶｏＩＰ電話４８３は、例えばハードディスクドライブＨＤＤ及び/又はＤＶＤ等の光学及び/又は磁気記憶デバイス等の、不揮発性方式によりデータを記憶する大容量データ記憶装置４８１と通信しても良い。少なくとも１つのＨＤＤが図４Ａに示す構成を備え、及び/又は少なくとも１つのＤＶＤが図4Ｂに示す構成を備えても良い。ＨＤＤは約１．８インチより小さい直径を持つ１つ以上のプラッタを含む小型ＨＤＤであっても良い。ＶｏＩＰ電話４８３は、ＲＡＭ又はＲＯＭ等であっても良いメモリ４８５、フラッシュメモリ等のローレイテンシ不揮発性メモリ、及び/又はその他の適した電子データ記憶装置に接続されても良い。ＶｏＩＰ電話４８３はＷｉ−Ｆｉ通信モジュール４８６を介してＶｏＩＰネットワークとの通信網を構築する。また、上記形態に加え、その他の実施形態も考えられる。
【００４５】
上記実施形態は一例に過ぎず、本願の精神に逸脱せず、特許請求の範囲内での多様な変更または改良は当業者であれば考えられるであろう。例えば、実施形態２００においては位相同期ループ回路が用いられているが、その他の形態において、ディザリングされたクロック列の位相又は周波数のトラッキング及びフィルタリングに適した周波数同期ループ、遅延同期ループ、又はその他のクローズドループ制御回路が用いられても良いことは明らかであろう。それゆえ、上記記載は本請求項に定義された発明の範囲を制限するものではない。
【特許請求の範囲】
【請求項１】
クロック列のスペクトラムを拡散する方法であって、
周波数変調波形に基づいて、位相値を生成する工程と、
前記位相値によって位相変調されたディザリングされたクロック列を生成する目的で、前記クロック列の周波数を、固定値と位相値を加算して得られる分周値によって分周する
工程と、
前記周波数変調波形を生成する目的で、前記ディザリングされたクロック列を蓄積する工程と、
位相変調信号を生成し、更に前記位相変調信号に基づいて前記位相値を生成する目的で、前記周波数変調波形を蓄積する工程と、
前記ディザリングされたクロック列の変調をトラッキング及びロックする工程と、
前記トラッキング及びロック工程に基づいて、前記クロック列の拡散スペクトラムであるスペクトラム拡散クロック列を生成する工程とを備えるクロック列のスペクトラムを拡散する方法。
【請求項２】
前記周波数変調波形は、周期的又は準周期的である請求項１に記載の方法。
【請求項３】
前記周波数変調波形は、三角波である請求項２に記載の方法。
【請求項４】
前記周波数変調波形は、デジタル信号である請求項１に記載の方法。
【請求項５】
前記クロック列は、デジタルクロック列である請求項１に記載の方法。
【請求項６】
前記ディザリングされたクロック列は、デジタルクロック列である請求項１に記載の方法。
【請求項７】
前記位相値は、前記周波数変調波形の中心に対する前記周波数変調波形の偏移に比例する請求項１に記載の方法。
【請求項８】
前記ディザリングされたクロック列の周波数を乗算値によって乗算する工程を更に備える請求項１に記載の方法。
【請求項９】
前記スペクトラム拡散クロック列の平均周波数は、前記クロック列の周波数を前記乗算値によって乗算し、更に前記固定値により除算することで得られる請求項８に記載の方法。
【請求項１０】
前記位相変調信号を第１の位相変調信号と第２の位相変調信号とに分ける工程と、
前記第１の位相変調信号に対して、前記第２の位相変調信号を時間的に遅らせる工程と、
その後、前記位相値を生成する目的で、前記第１の位相変調信号と前記第２の位相変調信号との間の差を計算する工程とを更に備える請求項１に記載の方法。
【請求項１１】
前記分周値を生成する目的で、前記位相値と前記固定値とを加算する工程を更に備える請求項１０に記載の方法。
【請求項１２】
第１のクロック列のスペクトラムを拡散するデジタル回路であって、
ディザリングされたクロック列を生成する目的で、前記第１のクロック列を形成するクロックパルス幅をデジタル的に変調する可変分周器と、
周波数変調波形を生成するべく前記ディザリングされたクロック列を蓄積する第１のアキュムレータと、
位相変調信号を生成するべく前記周波数変調波形を蓄積する第２のアキュムレータと、
前記位相変調信号に基づいて、時間変動分周値を生成する位相値計算器と、
前記第１のクロック列の拡散スペクトラムである、第２のクロック列を生成するべく、前記ディザリングされたクロック列の変調をトラッキング及びフィルタリングするクローズドループ制御回路とを備え、
前記可変分周器は、前記時間変動分周値に基づいて、前記クロックパルス幅をデジタル的に変調する第１のクロック列のスペクトラムを拡散するデジタル回路。
【請求項１３】
前記時間変動分周値は、固定分周値と位相値とを加算して得られる請求項１２に記載のデジタル回路。
【請求項１４】
前記位相値は、前記周波数変調波形から決定される請求項１３に記載のデジタル回路。
【請求項１５】
前記位相値計算器は、前記位相変調信号に基づいて前記位相値を生成する請求項１３に記載のデジタル回路。
【請求項１６】
前記位相値計算器は更に、前記位相変調信号を第１及び第２の位相変調信号とに分け、前記第２の位相変調信号を前記第１の位相変調信号に対して遅らせ、その後、前記位相値を生成するべく、前記第１の位相変調信号と前記第２の位相変調信号との間の差を計算する請求項１５に記載のデジタル回路。
【請求項１７】
前記位相値計算器は更に、前記位相値と前記固定分周値とを加算する請求項１６に記載のデジタル回路。
【請求項１８】
前記位相値は、前記デジタル周波数変調波形の中心に対する前記デジタル周波数変調波形の偏移に比例する請求項１３に記載のデジタル回路。
【請求項１９】
前記周波数変調波形は、周期的又は準周期的である請求項１８に記載のデジタル回路。
【請求項２０】
前記周波数変調波形は、三角波である請求項１９に記載のデジタル回路。
【請求項２１】
前記クロック列を生成するクロック発信器を更に備える請求項１２に記載のデジタル回路。
【請求項２２】
前記第１のクロック列は、デジタルクロック列である請求項１２に記載のデジタル回路。
【請求項２３】
前記クローズドループ制御回路は、前記ディザリングされたクロック列を固定乗算値によって乗算する請求項１２に記載のデジタル回路。
【請求項２４】
前記時間変動分周値は、固定分周値と位相値とを加算して得られ、前記第２のクロック列の平均周波数は、前記第１のクロック列の周波数を前記固定乗算値によって乗算し、更に前記固定分周値により除算することで得られる請求項２３に記載のデジタル回路。
【請求項２５】
前記位相値計算器は、前記位相変調信号を第１の加算器に転送する第１及び第２の回路パスを含み、
前記第２の回路パスは、第２の回路パスにおける前記位相変調信号を、前記第１の回路パスにおける前記位相変調信号に対して時間的に遅らせる遅延回路を含み、
前記第１の加算器は、前記第１の回路パス及び前記第２の回路パスから受け取った前記位相変調信号の間の差である前記位相値を計算する請求項１２に記載のデジタル回路。
【請求項２６】
前記位相値計算器は更に、前記時間変動分周値を生成し、前記時間変動分周値を前記可変分周器に転送するべく、前記位相値と固定分周値とを加算する第２の加算器を含む請求項２５に記載のデジタル回路。
【請求項２７】
前記クローズドループ制御回路は、位相同期ループ回路である請求項１２に記載のデジタル回路。
【請求項１】
クロック列のスペクトラムを拡散する方法であって、
周波数変調波形に基づいて、位相値を生成する工程と、
前記位相値によって位相変調されたディザリングされたクロック列を生成する目的で、前記クロック列の周波数を、固定値と位相値を加算して得られる分周値によって分周する
工程と、
前記周波数変調波形を生成する目的で、前記ディザリングされたクロック列を蓄積する工程と、
位相変調信号を生成し、更に前記位相変調信号に基づいて前記位相値を生成する目的で、前記周波数変調波形を蓄積する工程と、
前記ディザリングされたクロック列の変調をトラッキング及びロックする工程と、
前記トラッキング及びロック工程に基づいて、前記クロック列の拡散スペクトラムであるスペクトラム拡散クロック列を生成する工程とを備えるクロック列のスペクトラムを拡散する方法。
【請求項２】
前記周波数変調波形は、周期的又は準周期的である請求項１に記載の方法。
【請求項３】
前記周波数変調波形は、三角波である請求項２に記載の方法。
【請求項４】
前記周波数変調波形は、デジタル信号である請求項１に記載の方法。
【請求項５】
前記クロック列は、デジタルクロック列である請求項１に記載の方法。
【請求項６】
前記ディザリングされたクロック列は、デジタルクロック列である請求項１に記載の方法。
【請求項７】
前記位相値は、前記周波数変調波形の中心に対する前記周波数変調波形の偏移に比例する請求項１に記載の方法。
【請求項８】
前記ディザリングされたクロック列の周波数を乗算値によって乗算する工程を更に備える請求項１に記載の方法。
【請求項９】
前記スペクトラム拡散クロック列の平均周波数は、前記クロック列の周波数を前記乗算値によって乗算し、更に前記固定値により除算することで得られる請求項８に記載の方法。
【請求項１０】
前記位相変調信号を第１の位相変調信号と第２の位相変調信号とに分ける工程と、
前記第１の位相変調信号に対して、前記第２の位相変調信号を時間的に遅らせる工程と、
その後、前記位相値を生成する目的で、前記第１の位相変調信号と前記第２の位相変調信号との間の差を計算する工程とを更に備える請求項１に記載の方法。
【請求項１１】
前記分周値を生成する目的で、前記位相値と前記固定値とを加算する工程を更に備える請求項１０に記載の方法。
【請求項１２】
第１のクロック列のスペクトラムを拡散するデジタル回路であって、
ディザリングされたクロック列を生成する目的で、前記第１のクロック列を形成するクロックパルス幅をデジタル的に変調する可変分周器と、
周波数変調波形を生成するべく前記ディザリングされたクロック列を蓄積する第１のアキュムレータと、
位相変調信号を生成するべく前記周波数変調波形を蓄積する第２のアキュムレータと、
前記位相変調信号に基づいて、時間変動分周値を生成する位相値計算器と、
前記第１のクロック列の拡散スペクトラムである、第２のクロック列を生成するべく、前記ディザリングされたクロック列の変調をトラッキング及びフィルタリングするクローズドループ制御回路とを備え、
前記可変分周器は、前記時間変動分周値に基づいて、前記クロックパルス幅をデジタル的に変調する第１のクロック列のスペクトラムを拡散するデジタル回路。
【請求項１３】
前記時間変動分周値は、固定分周値と位相値とを加算して得られる請求項１２に記載のデジタル回路。
【請求項１４】
前記位相値は、前記周波数変調波形から決定される請求項１３に記載のデジタル回路。
【請求項１５】
前記位相値計算器は、前記位相変調信号に基づいて前記位相値を生成する請求項１３に記載のデジタル回路。
【請求項１６】
前記位相値計算器は更に、前記位相変調信号を第１及び第２の位相変調信号とに分け、前記第２の位相変調信号を前記第１の位相変調信号に対して遅らせ、その後、前記位相値を生成するべく、前記第１の位相変調信号と前記第２の位相変調信号との間の差を計算する請求項１５に記載のデジタル回路。
【請求項１７】
前記位相値計算器は更に、前記位相値と前記固定分周値とを加算する請求項１６に記載のデジタル回路。
【請求項１８】
前記位相値は、前記デジタル周波数変調波形の中心に対する前記デジタル周波数変調波形の偏移に比例する請求項１３に記載のデジタル回路。
【請求項１９】
前記周波数変調波形は、周期的又は準周期的である請求項１８に記載のデジタル回路。
【請求項２０】
前記周波数変調波形は、三角波である請求項１９に記載のデジタル回路。
【請求項２１】
前記クロック列を生成するクロック発信器を更に備える請求項１２に記載のデジタル回路。
【請求項２２】
前記第１のクロック列は、デジタルクロック列である請求項１２に記載のデジタル回路。
【請求項２３】
前記クローズドループ制御回路は、前記ディザリングされたクロック列を固定乗算値によって乗算する請求項１２に記載のデジタル回路。
【請求項２４】
前記時間変動分周値は、固定分周値と位相値とを加算して得られ、前記第２のクロック列の平均周波数は、前記第１のクロック列の周波数を前記固定乗算値によって乗算し、更に前記固定分周値により除算することで得られる請求項２３に記載のデジタル回路。
【請求項２５】
前記位相値計算器は、前記位相変調信号を第１の加算器に転送する第１及び第２の回路パスを含み、
前記第２の回路パスは、第２の回路パスにおける前記位相変調信号を、前記第１の回路パスにおける前記位相変調信号に対して時間的に遅らせる遅延回路を含み、
前記第１の加算器は、前記第１の回路パス及び前記第２の回路パスから受け取った前記位相変調信号の間の差である前記位相値を計算する請求項１２に記載のデジタル回路。
【請求項２６】
前記位相値計算器は更に、前記時間変動分周値を生成し、前記時間変動分周値を前記可変分周器に転送するべく、前記位相値と固定分周値とを加算する第２の加算器を含む請求項２５に記載のデジタル回路。
【請求項２７】
前記クローズドループ制御回路は、位相同期ループ回路である請求項１２に記載のデジタル回路。
【図１】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【図２】
【図３】
【図４Ａ】
【図４Ｂ】
【図４Ｃ】
【図４Ｄ】
【図４Ｅ】
【図４Ｆ】
【図４Ｇ】
【図４Ｈ】
【公開番号】特開２００７−４３７０４（Ｐ２００７−４３７０４Ａ）
【公開日】平成１９年２月１５日（２００７．２．１５）
【国際特許分類】
【出願番号】特願２００６−２０７５０２（Ｐ２００６−２０７５０２）
【出願日】平成１８年７月３１日（２００６．７．３１）
【出願人】（５０２１８８６４２）マーベル ワールド トレード リミテッド (302)
【Ｆターム（参考）】
【公開日】平成１９年２月１５日（２００７．２．１５）
【国際特許分類】
【出願日】平成１８年７月３１日（２００６．７．３１）
【出願人】（５０２１８８６４２）マーベル ワールド トレード リミテッド (302)
【Ｆターム（参考）】
[ Back to top ]