電子回路基板構造と部品実装構造

【課題】電子回路基板構造と部品実装構造において、リフロー実装工法により電子回路基板に搭載される小型電子部品へのはんだ量を均一にすることができ、高信頼なはんだ接続を可能とする。
【解決手段】電子回路基板１上に設けられたパターン２による凹凸を抑制するための凹凸抑制構成として、基板凹部に電子回路基板１へのロードマップ５を形成した。これにより、リフロー実装工法において電子部品ランドへ付着するはんだ量が均一になり、はんだ付け品質が向上する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子回路基板構造と部品実装構造に関する。
【背景技術】
【０００２】
電子回路基板は、パターンを絶縁するためにレジストを塗布し、また、部品装着位置や回路記号を表示する目的でシルクインクを塗布した構造となっている。このような電子回路基板構造では、基板表面の配線層による凹凸が原因で、電子部品のリフロー実装におけるクリームはんだ印刷へ悪影響があるため、ランド部には、はんだレべラーを処埋しないようにしたり、シルクインクによるロードマップを塗布しない構成としていた。
【０００３】
また、多層フレキシブルプリント基板において、回路パターンの凹凸を樹脂等の緩衝層で平坦化することが知られている（例えば、特許文献１参照）。また、配線基板において、高密度配線化を目的として表面凹凸を平坦化するために、液状樹脂を塗布することが知られている（例えば、特許文献２参照）。
【特許文献１】特開平５−３７１５３号公報
【特許文献２】特開平９−６４５３６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００４】
しかしながら、上述したような電子回路基板構造では、依然として、リフロー実装工法において、クリームはんだ印刷を行うメタルマスクと電子回路基板面と間に隙間や凹凸が残存し、はんだ付け不良が発生し易いものとなっていた。また、上記各特許文献の技術も、リフロー実装工法での問題を解決するものではない。
【０００５】
本発明は、上記問題を解消するものであり、リフロー実装工法により電子回路基板に搭載される小型電子部品へのはんだ量を均一にすることができ、高信頼なはんだ接続が可能となる電子回路基板構造と部品実装構造を提供することを目的とする。
【課題を解決するための手段】
【０００６】
上記目的を達成するため、請求項１の発明は、電子回路基板上に設けられた配線層による凹凸を抑制するための凹凸抑制構成として、基板凹部に電子回路基板へのロードマップを形成した電子回路基板構造である。
請求項２の発明は、請求項１に記載の電子回路基板構造において、前記凹凸抑制構成は、電子回路基板にレジストを複数回塗布することにより形成したものである。
請求項３の発明は、電子回路基板上に設けられた配線層による凹凸を抑制するための凹凸抑制構成として、基板凹部に異物材料を付着した部品実装構造である。
請求項４の発明は、請求項３に記載の部品実装構造において、前記凹凸抑制構成は、クリームはんだ印刷に用いるメタルマスクを用いて形成したものである。
【発明の効果】
【０００７】
請求項１，２の発明によれば、リフロー実装工法において、小型化された電子部品ランドへ付着するはんだ量が均一になり、はんだ付け品質の向上が得られる。また、凹凸抑制構成のためにロードマップを形成する際にシルクインクを使用することにより、電子回路基板の通常のロードマップ構成に要するコスト範囲での処理が可能となる。
【０００８】
請求項３，４の発明によれば、クリームはんだ印刷を行うメタルマスクと電子回路基板面との間に隙間や凹凸がなくなり、不要なはんだ流入防止が図れる。更に、高温発熱する電子回路基板においてシルクインクを基板全面に塗布すると放熱性低下となり望ましくないが、そのような問題を解消できる。
【発明を実施するための最良の形態】
【０００９】
以下、本発明の実施の形態について図面を参照して説明する。
（実施形態１）
図１は、実施形態１に係る電子回路基板構造の断面を示す。電子回路基板構造は、電子回路基板１上に印刷された回路パターン２（配線層）上に、レジスト３が塗布され、さらに、基板凹部に電子回路基板1へのロードマップ５が積層形成されている。このロードマップ５は、基板１上のパターン２による凹凸を抑制するための凹凸抑制構成として、シルクインク等により形成されている。ロードマップ５は、元々、電子回路基板１上に実装された部品位置を表示するための印刷標識である。ロードマップ５の層厚は、回路パターン２の層厚に近づけることが望ましい。なお、レジスト３は、回路パターン２上で電子部品ランドとなる領域には塗布されない。
【００１０】
この実施形態１によれば、凹凸抑制構成として、電子回路基板へのロードマップを用いたことで、電子回路基板の通常構成であるシルクインクを用いることが可能で、基板価格を高くすることなく、凹凸抑制構成を形成することができる。しかも、リフロー実装工法において、小型化された電子部品ランドへ付着するはんだ量が均一になり、はんだ付け品質が向上する。
【００１１】
図２は、同じく実施形態１の変形例に係る電子回路基板構造の断面を示す。前述と同部材には同番号を付している。この実施形態１の例では、図１の構成に比べて、電子回路基板１の凹部内に隙間なく、ロードマップ５を配設している。これにより、上記作用効果が顕著に得られる。
【００１２】
（実施形態２）
図３は、実施形態２に係る電子回路基板構造の断面を示す。この実施形態２においては、電子回路基板１にレジスト３を複数回塗布することにより、凹部に積層レジスト４から成る凹凸抑制構成を形成している。
この実施形態２においては、リフロー実装工法における、はんだ付け品質が向上する効果に加えて、レジストを複数回塗布するために、価格は上がるが、絶縁性能の向上が図れる。
【００１３】
（実施形態３）
図４は、実施形態３に係る部品実装構造の断面を示す。この実施形態３による部品実装構造は、電子回路基板１及びその回路パターン２（配線層）は従来構造のままで、電子回路基板１の構造とは別に、基板凹部に凹凸抑制構成を形成している。実施形態３の凹凸抑制構成は、基板凹部に樹脂材料等の異物材料６を付着させることにより形成している。この実施形態３においても、リフロー実装工法における、はんだ付け品質の向上が図れる。
【００１４】
（実施形態４）
図５は、実施形態４に係る部品実装構造の断面を示す。この実施形態４による部品実装構造は、実施形態３における凹凸抑制構成として異物材料６を付着させることに代えて、クリームはんだ印刷に用いるメタルマスク構造（母体）７を用いてダミー層８を電子回路基板１に付着させることで構成する。ダミー層８としては、例えば、窒化アルミニウム粉末にトルエン、エタノール等を配合した金属系有機材料を用いればよい。メタルマスク構造７は、ステンレス鋼鈑等で成り、はんだをスクリーン印刷するためのパターンが形成されているものであるが、ここでは、メタルマスク構造７の電子回路基板１との対向面に、基板の凹部に対応した形状及び厚みのダミー層８を付着形成し、このダミー層８をメタルマスク構造７から電子回路基板１側に転写する。
【００１５】
実施形態４の構造によれば、電子回路基板１とメタルマスク構造７との間に隙間や凹凸がなくなり、不要なはんだ流入防止が図れる。また、上述の実施形態２のように、基板にシルクインクを全面に配した場合、基板自体の放熱性を低下させてしまう場合があるのに対して、実施形態４の構造にあって、ダミー層８として上記のような材料を用いることで、放熱性が良好となり、シルクインクの場合に比べて高温回路基板に対して有効となる。
【００１６】
本発明は、上記実施形態の構成に限られず、発明の趣旨を変形しない範囲で種々の変形が可能であり、例えば、凹凸抑制構成は、電子回路基板1上のパターン２による凹凸を抑制するための任意の構造を採用することができる。
【図面の簡単な説明】
【００１７】
【図１】本発明の実施形態１に係る電子回路基板構造の断面図。
【図２】同実施形態１の変形例に係る電子回路基板構造の断面図。
【図３】本発明の実施形態２に係る電子回路基板構造の断面図。
【図４】本発明の実施形態３に係る部品実装構造の断面図。
【図５】本発明の実施形態４に係る部品実装構造の断面図。
【符号の説明】
【００１８】
１電子回路基板
２パターン（配線層）
３レジスト
４積層レジスト
５ロードマップ
６異物材料
７メタルマスク構造
８メタルマスクのダミー層

【特許請求の範囲】
【請求項１】
電子回路基板上に設けられた配線層による凹凸を抑制するための凹凸抑制構成として、基板凹部に電子回路基板へのロードマップを形成したことを特徴とする電子回路基板構造。
【請求項２】
前記凹凸抑制構成は、電子回路基板にレジストを複数回塗布することにより形成したことを特徴とする請求項１に記載の電子回路基板構造。
【請求項３】
電子回路基板上に設けられた配線層による凹凸を抑制するための凹凸抑制構成として、基板凹部に異物材料を付着したことを特徴とする部品実装構造。
【請求項４】
前記凹凸抑制構成は、クリームはんだ印刷に用いるメタルマスクを用いて形成したことを特徴とする請求項３に記載の部品実装構造。

【図１】