電子回路
【課題】
発電源からの発電電圧をクランプし、電子機器の絶対最大定格を越える電圧上昇を抑えること。
【解決手段】
電源ＶＳＳが所定の電圧に達したときに検出状態を出力する電圧検出回路と、検出状態のときに活性化するスイッチ回路とで構成され、スイッチ回路は、電源ＶＳＳが所定の電圧閾値を越えた分の差の電圧に応じた電流を流す放電手段をもつ。放電手段が流す電流により発電電圧ＶＳＣの発電を放電する。放電電流が所定の電圧閾値と電源ＶＳＳとの差に応じて増減することで、電源ＶＳＳ及び発電電圧ＶＳＣの発電を所定の電圧閾値に収束するように作用する。
発電源からの発電電圧をクランプし、電子機器の絶対最大定格を越える電圧上昇を抑えること。
【解決手段】
電源ＶＳＳが所定の電圧に達したときに検出状態を出力する電圧検出回路と、検出状態のときに活性化するスイッチ回路とで構成され、スイッチ回路は、電源ＶＳＳが所定の電圧閾値を越えた分の差の電圧に応じた電流を流す放電手段をもつ。放電手段が流す電流により発電電圧ＶＳＣの発電を放電する。放電電流が所定の電圧閾値と電源ＶＳＳとの差に応じて増減することで、電源ＶＳＳ及び発電電圧ＶＳＣの発電を所定の電圧閾値に収束するように作用する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、自然エネルギに応じて出力電圧が変化する発電手段より得られる発電電圧を蓄電した二次電池電圧で駆動される電子回路に関し、特に二次電池電圧に応じて電源供給を許可または遮断する機能を有する電子回路に関する。
【背景技術】
【０００２】
ソーラーセル等の自然エネルギに応じて出力電圧が変化する発電源を二次電池に蓄電し、この二次電池を電源として駆動するシステムは電子時計等の電子機器において広く利用されている。
【０００３】
二次電池を用いたシステムの一例として、ソーラー発電により電源供給される時計回路システムを図１７を用いて説明する。
同図において、１００は時計回路システム、２はソーラーセル、３はソーラーセルの発電を蓄電する二次電池、１は時計回路システムの主要動作を司る時計回路、４はモーターや液晶表示機器などの負荷、６はソーラーセル２の発電電圧が低下したときに電流が逆流するのを防止する逆流防止ダイオード、５は二次電池３の安定化コンデンサである。
【０００４】
二次電池３は、高電圧側を基準電源ＶＤＤに、低電圧側を電源ＶＳＳに接続している。二次電池３には、並列に負荷４、安定化コンデンサ５、時計回路１が接続されている。電源ＶＳＳとソーラーセル２の発電源側（発電電圧ＶＳＣ）との間に、アノードを電源ＶＳＳ側にしカソードを発電電圧ＶＳＣ側にするように逆流防止ダイオード０４が接続されている。
【０００５】
なお、図１７はＧＮＤを高電圧側の基準電源ＶＤＤとし、負電源である電源ＶＳＳを与えるシステムの例である。以降の説明にあっても、図１７の例と同様の負電源のシステムとして回路図を表記する。
【０００６】
一般に二次電池には、充電可能な最大電圧が絶対最大定格として規定されており、通常、図１７のようなシステムには絶対最大定格を超える充電については充電を禁止するための過充電防止機能が付加されている。このような過充電防止機能としては、多くの提案を見るものである（例えば、特許文献１参照。）。
【０００７】
特許文献１に示した従来技術は、二次電池が外れた状態になった場合にもソーラーセルの開放電圧が直接負荷に過電圧としてかかることを防止できる過充電防止回路に関する技術であるが、これを、図１７の公知の時計回路システムに適用した例を、図１８を用いて説明する。なお、同一の構成には同一の番号を付与している。
【０００８】
図１８に示したように、二次電池３の電圧を検出する電圧検出回路７を時計回路１に並列に接続し、電圧検出回路７の出力結果で制御される過充電防止スイッチ１１を基準電源ＶＤＤと電源ＶＳＣとの間に設けている。なお、符号Ｐ１はサンプリング信号であって、時計回路１から電圧検出回路７に出力する信号である。符号Ｐ２は電圧検出結果であって、電圧検出回路７から過充電防止スイッチ１１に出力する信号である。
【０００９】
時計回路１及び電圧検出回路７は、二次電池３から供給される電源ＶＳＳの電圧で駆動し、過充電防止スイッチ１１はソーラーセル２の発電源（発電電圧ＶＳＣ）と基準電源ＶＤＤとの間に配置している。
【００１０】
また、電圧検出回路７は、電源ＶＳＳの電圧を監視し、予め設定された過充電電圧閾値を越えたかどうかを検出する。当然のことながら、過充電電圧閾値は時計回路システム１００、二次電池３、及び負荷４の絶対最大定格電圧よりも小さい値が設定されている。
【００１１】
図１８に示した構成は、次のような動作によって二次電池３への過充電防止を実現している。
すなわち、二次電池３に過充電電圧閾値以上の電圧があることを電圧検出回路７が検出すると、過充電防止スイッチ１１をオンしてソーラーセル２の両端を短絡し、以降の充電を禁止する。
やがて負荷４及び時計回路１による消費電流により二次電池３の電圧が低下し、電圧検出回路７が絶対最大定格以下の電圧に達したことを検出すると、過充電防止スイッチ１１をオフし、再びソーラーセル２の発電を二次電池３に充電する。
【００１２】
また、二次電池３が外れていた場合は、電源電圧が低下し電圧検出回路７の出力が不全になるが、過充電防止スイッチ１１を、制御電圧を印加しなくてもオン状態とすることができるデプレッション型のトランジスタを用いることで初期状態を過充電防止状態とし、電源電圧上昇を防止している。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特許第３３６８１２４号公報（第４頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、図１８に示した構成は、デプレッション型のトランジスタが必要なことから製造工程の増加に伴いプロセスコストを上げてしまうという問題があるが、それ以上に、回路システムを劣化または破壊してしまうことがあることがわかった。以下、その状況を図１８及び図１９を用いて説明する。
【００１５】
まず、前提条件を説明する。
二次電池３の平滑用に設けている安定化コンデンサ５は、その容量値が二次電池３の容量に比べ遥かに小さい。例えば、数μＦである。このような容量の小さな安定化コンデンサ５であっても、仮に二次電池３が外れていたりすると時計回路システム１００は、これを等価電源として動作する。
そして、電圧検出回路７は電流消費が大きいため、二次電池３の消耗を防ぐ目的で間欠動作している。この動作をサンプリング動作と呼び、例えば、２ｓｅｃのサンプリング周期で電圧検出を実行し、数百μｓｅｃのサンプリング期間の間に検出結果をラッチし、ラッチした結果で各制御を確定している。
【００１６】
次に、二次電池３が接続され時計回路システム１００が通常動作をしている状態から二次電池３を取り外した状態について図１９を用いて説明する。図１９は横軸に時刻を表し、縦軸方向に図１８に示した信号や電源の状態を示す波形図である。図中、一点鎖線は発電電圧ＶＳＣの電圧、実線は電源ＶＳＳの電圧を示している。
【００１７】
時刻Ｔ１において、二次電池３を取り外した直後は、時計回路システム１００の電源ＶＳＳは安定化コンデンサ５に二次電池３と同等の電圧が充電されているので動作を継続する。
ソーラーセル２の発電が無ければ回路消費により、図１９の点線で示すように、安定化コンデンサ５の電圧は低下していくが、ソーラーセル２が発電している場合は、安定化コンデンサ５の電圧は低容量（二次電池３に比較して）であるため、急激に電源ＶＳＳの端
子電圧が上昇する。
【００１８】
次に、時刻Ｔ２において、電源ＶＳＳをサンプリングするタイミングとなると、時計回路１はサンプリング信号Ｐ１を電圧検出回路７に送り、電圧検出を実行する。
電圧検出回路７により電源ＶＳＳが過充電電圧閾値を上回ったと判断し、電圧検出回路７の出力である電圧検出結果Ｐ２を検出状態（Ｈｉ）として過充電防止スイッチ１１をオンする。
過充電防止スイッチ１１がオンすることにより、ソーラーセル２の接続端子は基準電源ＶＤＤに短絡され、発電電圧ＶＳＣはほぼ０Ｖ（＝ＧＮＤ）となり充電が禁止される。その後、回路消費により安定化コンデンサ５の電荷が消費され電源ＶＳＳは徐々に低下する。
【００１９】
次に、時刻Ｔ３において、電圧検出回路７が再び電源ＶＳＳをサンプリングするタイミングとなると、電圧検出回路７により電源ＶＳＳが過充電電圧閾値を下回ったと判断し、電圧検出回路７の出力である電圧検出結果Ｐ２を非検出状態（Ｌｏ）として過充電防止スイッチ１１をオフする。
過充電防止スイッチ１１がオフすることにより、ソーラーセル２の接続端子は基準電源ＶＤＤとの接続を開放されて発電電圧ＶＳＣが上昇し、発電電圧は再度安定化コンデンサ５に充電される。
【００２０】
時刻Ｔ３から次に電源ＶＳＳをサンプリングする時刻Ｔ４に至る過程で安定化コンデンサ５への充電が進行し電源ＶＳＳは上昇するが、ソーラーセル２が高照度で発電したとすると、安定化コンデンサ５の電圧は、ソーラーセル２の開放電圧に向かって急激に上昇する。
【００２１】
近年、電子機器の低消費電力化の流れに沿い、回路システムを半導体装置で構成することが主流である。時計回路システム１００も半導体装置で構成することが一般的である。
このようなとき、図１９に示した時刻Ｔ３から時刻Ｔ４の期間では、半導体装置で構成された時計回路システム１００にあっては、半導体装置の絶対最大定格を越えた電圧が充電されてしまうことになる。さらに耐圧が規定される負荷４に対しても絶対最大定格を超えた電圧が印加されてしまう可能性がある。
【００２２】
時刻Ｔ４で再び電圧検出回路７が過充電電圧を検出すれば、ソーラーセル２は基準電源ＶＤＤに短絡され、半導体回路の絶対最大定格を超える電圧印加は解消されるが、発電が継続されていれば、電圧検出のサンプリング周期に応じて周期的に半導体回路の絶対最大定格を超えた電源ＶＳＳが発生してしまい、半導体装置の劣化、及び負荷の劣化を加速するだけでなく、破壊に至らしめる危険性がある。
【００２３】
ソーラーセル２に高照度の光が照射されるか否かは、周囲の環境によるから、避けようがない。すでに説明したように、電圧検出回路７は所定の時間間隔（例えば、２ｓｅｃ）でサンプリング動作をしているから、上述の状況を回避するには、このサンプリング時間を短くすればよいはずである。
しかし、このサンプリング時間を短くすると、時計回路システム１００の消費電力が大幅に上昇してしまう。これでは電子機器の低消費電力化に逆行してしまうため採用できない。
【００２４】
上述の状況は、二次電池３が取り付けられた状況では起こりえないが、例えば、二次電池組み込み前の製造工程や、アフターサービスでの修理時などで二次電池を取り外した状態で発電する状況が時間の長短に関わらず生じたときに発生してしまう。
【００２５】
前者の場合は、製造工程での不良率が高くなりコストアップとなってしまい、後者の場合は、時計回路システムが破壊されることによるアフターサービスでの修理時間の延長や、アフターサービス担当者そのものの負荷の増大にもつながる。特に後者は、製品そのものやアフターサービスの信頼性を損ねてしまう結果にもなる。
【００２６】
本発明の目的は上記課題を解決し、二次電池が取り外された状態で発電しても回路システム及び負荷の絶対最大定格を超えた電圧が印加されないような過充電防止機能を備えた電子回路を提供することにある。
【課題を解決するための手段】
【００２７】
上記課題を解決するために、本発明の電子回路は、下記記載の構成を採用する。
【００２８】
摂取した自然エネルギに応じてその出力電圧である発電電圧が変化する発電手段と、発電手段に並列に接続すると共に制御信号によって発電電圧を放電するように動作するスイッチ回路とを有し、スイッチ回路の両端の電圧を直接又は逆流防止手段を介して回路システムの電源電圧を出力する発電機能を有する機器用の電子回路であって、
発電電圧又は電源電圧が、回路システムが動作できる動作電圧以上であり回路システムが破壊する破壊電圧以下となる所定の電圧閾値に達したときに制御信号を出力する制御回路を備え、制御回路は、所定の電圧閾値と発電電圧又は電源電圧との差分に応じてスイッチ回路が放電する量を変え、電源電圧を所定の収束電圧値に収束させることを特徴とする。
【００２９】
このような構成にすることで、所定の電圧閾値を上回る分の発電だけを放電するので電源電圧は所定の電圧閾値でクランプされ、周期的な電源電圧の上昇下降をせず絶対最大定格を超える電圧の発生を防止することができる。
【００３０】
制御回路は、発電電圧又は電源電圧が所定の電圧閾値より小さいときにスイッチ回路の動作を停止させるようにしてもよい。
【００３１】
このような構成にすることで、例えば、電源電圧が小さい場合でも発電によって発電電圧又は電源電圧が所定の電圧閾値に達するまでは充電を許可することができる。
【００３２】
スイッチ回路は、発電電圧又は電源電圧が所定の電圧閾値より大きいときに動作を開始するようにしてもよい。
【００３３】
このような構成にすることで、例えば、電源電圧が小さい場合でも発電によって発電電圧又は電源電圧が所定の電圧閾値に達するまでは充電を許可したあと、所定の電圧閾値に達してからスイッチ回路を動作させて所定の電圧閾値でクランプすることができる。
【００３４】
制御回路は、一方の入力に所定の電圧閾値を上限値とする一定電圧を入力し、他方の入力に発電電圧又は電源電圧を上限値とする所定の電圧を入力し、これら２つの入力の差分に応じた制御信号を出力する差動増幅器を備えるようにしてもよい。
【００３５】
このような構成にすることで、所定の電圧閾値を上回る分の発電だけを放電する回路構成を実現できる。
【００３６】
電源電圧が所定の電圧閾値より低下したとき、スイッチ回路を切り離す切り離し回路を設けるようにしてもよい。
【００３７】
このような構成にすることで、スイッチ回路を遮断し再充電を許可する構成を実現でき
る。
【発明の効果】
【００３８】
本発明の電子回路により、二次電池が取り外されている状態で発電が継続されても電源電圧ならびに発電電圧の周期的な電圧上昇を防いで所定の電圧値にクランプすることができ、回路及びその負荷へ絶対最大定格以上の電圧をかけてしまうことを防止できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施例である電子回路の構成を示すブロック図である。
【図２】第１の実施例である電圧検出回路とスイッチ回路の構成を示す回路図である。
【図３】図１に示す電圧検出回路とスイッチ回路を用いたシステムの動作を説明する波形図である。
【図４】電圧検出回路の構成を説明する回路図である。
【図５】図４に示す電圧検出回路の電圧特性図である。
【図６】第２の実施例である電圧検出回路とスイッチ回路の構成を示す回路図である。
【図７】図６に示す電圧検出回路とスイッチ回路を用いたシステムの動作を説明する波形図である。
【図８】第３の実施例である電圧検出回路とスイッチ回路の構成を示す回路図である。
【図９】図８に示す電圧検出回路とスイッチ回路を用いたシステムの動作を説明する波形図である。
【図１０】第４の実施例である電圧検出回路とスイッチ回路の構成を示す回路図である。
【図１１】図１０に示す電圧検出回路とスイッチ回路を用いたシステムの動作を説明する波形図である。
【図１２】第５の実施例である電圧検出回路とスイッチ回路の構成を示す回路図である。
【図１３】一般的な差動増幅器を示す回路図である。
【図１４】第６の実施例である電子回路の構成を示すブロック図である。
【図１５】図１４に示す電圧回路の動作を説明する波形図である。
【図１６】図１４に示す電子回路の変形例を示すブロック図である。
【図１７】公知の時計回路システムを説明するブロック図である。
【図１８】特許文献１に示した先行技術を公知の時計回路システムに適用した例を説明するブロック図である。
【図１９】図１８に示す時計回路システムの動作を説明する波形図である。
【発明を実施するための形態】
【００４０】
まず、本発明の電子回路の概要を説明する。
本発明の電子回路の主要な構成は、発電電圧又は電源電圧が所定の電圧閾値に達したときに制御信号を出力する制御回路と、制御回路から出力される制御信号に基づいて動作するスイッチ回路である。制御回路からは発電電圧又は電源電圧と所定の電圧閾値との差に応じたアナログ電圧を制御信号として出力する。スイッチ回路はその制御信号により所定の電圧閾値と発電電圧又は電源電圧とが一致するように発電電圧又は電源電圧の放電量を変化させる。
【００４１】
従来知られている技術の過充電防止スイッチでは、オン又はオフによる２値制御でソーラーセルと基準電源ＶＤＤとの短絡（放電）又は開放（充電）を切り替えているのに対し、本発明の電子回路におけるスイッチ回路では、放電量をアナログ的にコントロールして所定の電圧閾値へ収束させるように動作させている点が大きく異なる点である。
【００４２】
発電が継続されている場合、従来知られている技術では、電圧検出回路の検出結果で過
充電防止スイッチのオン又はオフ制御を行うと、電圧検出周期及び発電量に応じて電源電圧が上下降してしまうが、本発明の電子回路では、電圧検出周期及び発電量に関わらず、一定値（所定の電圧閾値）に収束するため、所定の電圧閾値を破壊電圧以下に設定しておけば、回路の劣化や破壊に至る危険性を回避することができる。
【００４３】
［発明の概略説明：図１、図４、図５］
次に、本発明の電子回路の概略を、図１、図４、図５を用いて説明する。
図１において、１００は時計回路システム、２はソーラーセル、３はソーラーセルの発電を蓄電する二次電池、１は時計回路システムの主要動作を司る時計回路、４はモーターや液晶表示機器などの負荷、６はソーラーセル２の発電電圧が低下したときに電流が逆流するのを防止する逆流防止ダイオード、５は二次電池３の安定化コンデンサである。以上は、すでに説明した例と同様の構成である。
【００４４】
二次電池３は、高電圧側を基準電源ＶＤＤに、低電圧側を電源ＶＳＳに接続しており、この二次電池３には、並列に負荷４、安定化コンデンサ５、時計回路１が接続されている。電源ＶＳＳとソーラーセル２の発電源側（発電電圧ＶＳＣ）との間に、アノードを電源ＶＳＳ側にしカソードを発電電圧ＶＳＣ側にするように逆流防止ダイオード６が接続されている点も、すでに説明した例と同様である。
【００４５】
さらに本発明の電子回路は、制御回路となる二次電池３の電圧を検出する電圧検出回路７を時計回路１に並列に接続している。そして、この電圧検出回路７の出力である制御信号７ａにより制御されるスイッチ回路８を、ソーラーセル２の発電源（発電電圧ＶＳＣ）と基準電源ＶＤＤとの間に設けている。このスイッチ回路８は従来技術とは異なる構成であって、本発明の電子回路の特徴的な部分でもある。
【００４６】
なお、図示はしないが、電圧検出回路７は、時計回路１から電圧検出の実行に関わるコントロール信号及び検出結果を授受する。
【００４７】
時計回路１及び電圧検出回路７は、二次電池３から供給される電源ＶＳＳの電圧で駆動し、スイッチ回路８はソーラーセル２の出力である発電電圧ＶＳＣで駆動される。
【００４８】
次に、電圧検出回路７について図４、図５を用いて説明する。
図４は、電圧検出回路７の一例を示す回路図である。電圧検出回路７は、電源ＶＳＳに依存しない一定電圧（基準電圧源出力７１ａ）を出力する基準電圧源７１と、電源ＶＳＳの電圧を所定の比率に分圧した電圧（電圧モニタ部出力７２ａ）を出力する電圧モニタ部７２と、基準電圧源出力７１ａをプラス入力端子に、電圧モニタ部出力７２ａをマイナス入力端子に、それぞれ接続した差動増幅器７０と、差動増幅器出力７０ａの出力をロジック信号に変換するコンパレータ７３とで構成される。
【００４９】
基準電圧源７１は、図示はしないが、例えば、基準電源ＶＤＤと電源ＶＳＳとを入力して基準電圧源出力７１ａを出力する、公知のレギュレータ回路で構成することができる。
電圧モニタ部７２は、基準電源ＶＤＤと電源ＶＳＳとの間に抵抗７２２、７２３を直列接続する構成であり、これら２つの抵抗により電源ＶＳＳを所定の比率に分圧した電圧である電圧モニタ部出力７２ａを出力する。
【００５０】
図５は図４に示す電圧検出回路７の各部の電圧特性を示す。
基準電圧源出力７１ａは電源ＶＳＳに依存しない一定電圧特性を示し、電圧モニタ部出力７２ａは抵抗７２２、７２３の構成により電源ＶＳＳの分圧電圧特性を示す。
【００５１】
電源ＶＳＳの電圧が大きくなっていくと、基準電圧源出力７１ａと電圧モニタ部出力７
２ａとの電圧の上下関係が入れ替わる付近で差動増幅器出力７０ａは徐々に電源ＶＳＳから基準電源ＶＤＤ側へ電圧が変化し、両者の電圧差が大きくなるほど差動増幅器出力７０ａは基準電源ＶＤＤに近づく。
【００５２】
さらに、差動増幅器出力７０ａが電源ＶＳＳのほぼ半分を過ぎるとコンパレータ出力７３ａはロジック信号としてＬｏ信号からＨｉ信号に切り替わり、このときの電源ＶＳＳの電圧が電圧検出回路７の電圧検出閾値となる。
【００５３】
すなわち、電源ＶＳＳが電圧検出閾値を越えて大きくなるほど差動増幅器出力７０ａは基準電源ＶＤＤに近づく。
【００５４】
電圧検出閾値は、基準電圧源出力７１ａを固定とすれば抵抗７２２、７２３の比率を変えることで任意に設定することが可能であり、時計回路システム１００及び負荷４をどのような素子で構成するなどの情報が予め分かっていれば、その破壊電圧より十分小さい値に設定する。
【００５５】
以上が電子回路の構成概要である。以降は、図１に示す電圧検出回路７、スイッチ回路８の各構成の詳細を第１の実施形態から第６の実施形態に分けて説明する。説明にあってはすでに説明した内容は省略すると共に、説明に際して図面を指示して行うが、図１、図４、図５も適宜参照されたい。
【実施例１】
【００５６】
［第１の実施形態の説明：図２、図３］
電子回路の第１の実施形態の電圧検出回路７とスイッチ回路８との構成及び動作を図２、図３を用いて説明する。
まず、図２において電圧検出回路７は、基準電圧源７１と電圧モニタ部７２との出力がそれぞれプラス入力端子、マイナス入力端子に接続される差動増幅器７０と、差動増幅器７０の出力をロジック信号に変換するコンパレータ７３、及びコンパレータ７３の出力をラッチするラッチ回路７４で構成される。
【００５７】
また、ラッチ回路７４はサンプリング信号Ｐ１に従って電圧検出結果Ｐ２を出力し、サンプリング信号Ｐ１と電圧検出結果Ｐ２とがＯＲ回路７５で論理和されてイネーブル信号７５ａとなり、基準電圧源７１、電圧モニタ部７２、及び差動増幅器７０の活性化を制御するイネーブル端子ＥＮに入力される。
【００５８】
電圧モニタ部７２は、抵抗７２２と抵抗７２３とが、ＮＭＯＳトランジスタで構成されるスイッチ７２１を介して基準電源ＶＤＤと電源ＶＳＳとの間に直列に接続されている。
【００５９】
スイッチ回路８は、差動増幅器７０の出力である差動増幅器出力７０ａをゲート信号とするＮＭＯＳトランジスタが、発電電圧ＶＳＣを基準電源ＶＤＤへ放電する放電手段８１として構成されている。
【００６０】
放電手段８１による放電経路を開放するＰＭＯＳトランジスタが切り離し回路８２として設けられており、基準電源ＶＤＤと発電電圧ＶＳＣとの間を放電手段８１と直列に接続されている。
また、切り離し回路８２のゲート信号は、電圧検出結果Ｐ２の反転信号が入力されている。
図１における制御信号７ａは電圧検出結果Ｐ２、及び差動増幅器出力７０ａに相当する。
【００６１】
前述の構成により、差動増幅器７０、基準電圧源７１、及び電圧モニタ部７２は、サンプリング信号Ｐ１が入力されたとき、及び電圧検出結果Ｐ２がＨｉであるとき（すなわち電源ＶＳＳが電圧検出閾値を越えて検出状態であるとき）に活性化され、放電手段８１は、電圧検出結果Ｐ２がＨｉのときに活性化される。
【００６２】
次に、二次電池３が接続され時計回路システム１００が通常動作をしている状態から二次電池３を取り外した状態について図３を用いて説明する。図中、一点鎖線は発電電圧ＶＳＣの電圧、実線は電源ＶＳＳの電圧を示している。
【００６３】
時刻Ｔ０において二次電池３を取り外した直後は、時計回路システム１００の電源ＶＳＳは安定化コンデンサ５には二次電池３と同等の電圧が維持され、動作を継続する。ソーラーセル２の発電が無ければ回路消費により安定化コンデンサ５の電圧は低下していくが（図３点線のＶＳＳ）、ソーラーセル２が発電している場合は、安定化コンデンサ５の電圧は二次電池３に比較して極めて低容量であるため急激に電源ＶＳＳが上昇する。
【００６４】
時刻Ｔ１において、電圧検出回路７が電源ＶＳＳをサンプリングするタイミングとなった場合、電源ＶＳＳが電圧検出閾値を越えているため電圧検出結果Ｐ２は検出状態に切り替わりＨｉとなる。これにより切り離し回路８２がオンしてスイッチ回路８が活性化され、さらに差動増幅器７０、基準電圧源７１、及び電圧モニタ部７２はサンプリング期間が終了した後も活性化が維持される。
【００６５】
ところで、差動増幅器出力７０ａは、放電手段８１となるＮＭＯＳトランジスタのゲートに接続されている。時刻Ｔ１直後では電源ＶＳＳが電圧検出閾値を越えているため、差動増幅器出力７０ａは図４を用いて説明した通り基準電源ＶＤＤに近づくことから、放電手段８１は高いゲート−ソース間電圧が印加されており、大きなドレイン電流、すなわち放電電流によって発電電圧ＶＳＣの発電を基準電源ＶＤＤに放電する。このため発電電圧ＶＳＣは急峻に電圧低下し、さらに電源ＶＳＳは充電が遮断されるので回路消電により電圧が低下する。
【００６６】
電源ＶＳＳが検出電圧閾値付近まで低下すると両者の電圧差が小さくなるので差動増幅器出力７０ａの電圧が電源ＶＳＳに近づく。このため、放電手段８１のゲート−ソース間電圧が小さくなって放電電流が小さくなるので、発電電圧ＶＳＣは検出電圧閾値に向かって電圧が復帰していく。
すなわち、電源ＶＳＳと検出電圧閾値との差に応じて放電手段８１の電流量が定まることになる。
【００６７】
この動作により、電源ＶＳＳが検出電圧閾値を越える分の発電電圧ＶＳＣの発電は基準電源ＶＤＤに放電され、発電が継続されている場合は電源ＶＳＳ、及び発電電圧ＶＳＣの両電圧は最終的に検出電圧閾値付近に収束して安定し、クランプ状態となる。
【００６８】
クランプ状態では発電電圧ＶＳＣからは回路消電を補う分の発電が時計回路システム１００に流入し、それ以上の発電は基準電源ＶＤＤに放電される。従って、発電中の電源ＶＳＳ端子から見た電流消費は０となり、二次電池３が接続されていた場合は電池のロスは無くなる。
【００６９】
以上の動作から、二次電池が取り外されて発電が継続されても電源ＶＳＳ、及び発電電圧ＶＳＣを一定電圧にクランプすることができるためＩＣ耐圧を超える電圧上昇を防止することができる。
【実施例２】
【００７０】
［第２の実施形態の説明：図６、図７］
次に、電子回路の第２の実施形態の電圧検出回路７とスイッチ回路８との構成及び動作を図６、図７を用いて説明する。
【００７１】
ところで、第１の実施形態で説明した構成は、検出電圧閾値に電源ＶＳＳをクランプさせる構成としたが、万が一、検出電圧閾値とクランプ電圧とが一致している場合には、次のような不具合が生じる可能性がある。
【００７２】
例えば、電圧検出回路が電源電圧ＶＳＳをサンプリングしているときに回路動作シーケンスによって処理が重くなり回路消電が一時的に大きくなった場合には、突発的に電源ＶＳＳの電圧が低下する。電圧検出をするタイミングでこの電源電圧低下が生じると電圧検出回路７の検出結果が非検出となる可能性がある。一旦電圧検出回路７が非検出と判断すると次の電圧検出のサンプリングまで充電が許可されるため電源ＶＳＳの電圧が上昇し、回路の耐圧を越えてしまう可能性があり、電源電圧変動に対してクランプ動作安定性の余裕度が少ない。
【００７３】
そこで、このような点を改良したものが第２の実施形態である。
まず初めに、図６における電圧検出回路７について、図２に示す第１の実施形態と異なる部分について説明する。
【００７４】
電圧モニタ部７２は、抵抗７２２、７２３に加え、抵抗７２４がＮＭＯＳトランジスタで構成されるスイッチ７２１を介して基準電源ＶＤＤと電源ＶＳＳとの間を直列に接続されている。抵抗７２３と抵抗７２４との接点はセレクタ７７の端子Ａに、抵抗７２２と抵抗７２３との接点はセレクタ７７の端子Ｂにそれぞれ接続されている。
【００７５】
セレクタ７７は、サンプリング信号Ｐ１と電圧検出結果Ｐ２とをＡＮＤ回路７６で論理積をとった選択信号７６ａで制御される。そして、差動増幅器７０のマイナス入力端子への接続を端子Ａ又は端子Ｂに切り替えている。それ以外は、図２に示す第１の実施形態と共通である。
【００７６】
セレクタ７７は、選択信号７６ａがＬｏのときは端子Ａが選択され、Ｈｉのときは端子Ｂが選択される。
ＡＮＤ回路７６により、選択信号７６ａとしてＨｉが出力されるのは検出状態で且つサンプリング信号Ｐ１が入力されたときで、それ以外はＬｏである。
【００７７】
次に、二次電池３が接続され時計回路システム１００が通常動作をしている状態から二次電池３を取り外した状態について図７を用いて説明するが、第１の実施形態と共通な動作は省略し異なる動作についてのみ説明する。
【００７８】
時刻Ｔ１まで電圧検出結果Ｐ２は非検出状態（Ｌｏ）なので、選択信号７６ａによりセレクタ７７は端子Ａを選択する。端子Ａが選択されている状態では、電圧モニタ部７２は、抵抗７２４の抵抗値と、抵抗７２２に抵抗７２３を加えた抵抗値と、の比で電源ＶＳＳを分圧した電圧を出力する。この比に対応する電圧検出閾値を第１レベルとする。
【００７９】
時刻Ｔ１での電圧検出サンプリングによって電圧検出結果Ｐ２が検出状態（Ｈｉ）となるとイネーブル信号７５ａがＨｉとなり、基準電圧源７１、電圧モニタ部７２、差動増幅器７０が活性状態に維持される。さらに切り離し回路８２がオンしてスイッチ回路８が活性化され、スイッチ回路８は電圧検出閾値の第１レベルに電源ＶＳＳ、及び発電電圧ＶＳＣをクランプする。
【００８０】
時刻Ｔ２で電圧検出サンプリングのタイミングがくると、サンプリング信号Ｐ１が印加中はセレクタ７７は端子Ｂを選択する。端子Ｂが選択されている状態では、電圧モニタ部７２は、抵抗７２３に抵抗７２４を加えた抵抗値と、抵抗７２２の抵抗値と、の比で電源ＶＳＳを分圧した電圧を出力する。この比に対応する電圧検出閾値を第２レベルとする。
【００８１】
なお、抵抗の構成から明らかなように、電圧検出閾値の第１レベルと第２レベルとでは第２レベルの方が電圧は小さい。したがって、電圧検出閾値の第１レベルにクランプ状態である電源ＶＳＳが変動して低下したとしても電圧検出回路７は電圧検出閾値の第２レベルに対して電圧の検出を行うため、第１レベルと第２レベルとの差の電圧分は変動に対し余裕を持つことができ、誤って非検出状態に移行してしまうのを防ぐことができる。
【００８２】
時刻Ｔ３での電圧検出サンプリングにおいても、電圧検出回路７は電圧検出閾値の第２レベルに対して電圧の検出を行う。時刻Ｔ３では発電がなくなり電源ＶＳＳが低下して第２レベルを下回っているので、このときの電圧検出結果Ｐ２は非検出状態（Ｌｏ）となり、切り離し回路８２がオフしてスイッチ回路８は非活性化される。
【００８３】
続く時刻Ｔ４での電圧検出サンプリングにおいては、電圧検出結果Ｐ２は非検出状態（Ｌｏ）のままなので、選択信号７６ａはＬｏであり、セレクタ７７は端子Ａを選択する。よって、電圧検出回路７は電圧検出閾値の第１レベルに対して電圧の検出に戻る。
【００８４】
以上のように、電源ＶＳＳがクランプ状態にあるときの電圧検出は、クランプされている電圧よりも小さい電圧を検出するように電圧検出閾値に切り替える構成とすることで、サンプリング期間中の突発的な電源ＶＳＳの変動があったとしても誤った検出を防ぎ、検出状態、すなわち電源ＶＳＳをクランプした状態を維持することができる。
【実施例３】
【００８５】
［第３の実施形態の説明：図８、図９］
次に、電子回路の第３の実施形態の電圧検出回路７とスイッチ回路８との構成及び動作を図８、図９を用いて説明する。この例は、第２の実施形態の変形例である。
まず初めに、構成を図８を用いて説明するが、すでに説明した実施形態と異なる部分について説明する。
【００８６】
図８に示すように、セレクタ７７はサンプリング信号Ｐ１の反転信号、及び電圧検出結果Ｐ２とをＡＮＤ回路７６で論理積をとった選択信号７６ａで制御され、差動増幅器７０のマイナス入力端子への接続を端子Ａ又は端子Ｂに切り替えている。それ以外は、すでに説明した実施形態と共通である。
【００８７】
セレクタ７７は、選択信号７６ａがＬｏのときは端子Ｂが選択され、Ｈｉのときは端子Ａが選択される。
ＡＮＤ回路７６により、選択信号７６ａとしてＨｉが出力されるのは検出状態で且つサンプリング信号Ｐ１が入力されていないときで、それ以外はＬｏである。
【００８８】
次に、二次電池３が接続され時計回路システム１００が通常動作をしている状態から二次電池３を取り外した状態について図９を用いて説明するが、すでに説明した実施形態と共通な動作は省略し異なる動作についてのみ説明する。
【００８９】
時刻Ｔ１まで電圧検出結果Ｐ１は非検出状態（Ｌｏ）なので、選択信号７６ａによりセレクタ７７は端子Ｂを選択する。端子Ｂが選択されている状態では、電圧モニタ部７２は、抵抗７２３に抵抗７２４を加えた抵抗値と、抵抗７２２の抵抗値と、の比で電源ＶＳＳを分圧した電圧を出力する。この比に対応する電圧検出閾値を第２レベルとする。
【００９０】
時刻Ｔ１での電圧検出サンプリングによって、電圧検出結果Ｐ２が検出状態（Ｈｉ）となるとイネーブル信号７５ａがＨｉとなり、基準電圧源７１、電圧モニタ部７２、差動増幅器７０が活性状態に維持され、さらに切り離し回路８２がオンしてスイッチ回路８が活性化される。
【００９１】
このとき、電圧検出結果Ｐ２がＨｉでサンプリング信号Ｐ１がＬｏとなるため、セレクタ７７は端子Ａを選択する。端子Ａが選択されている状態では、電圧モニタ部７２は、抵抗７２４の抵抗値と、抵抗７２２に抵抗７２３を加えた抵抗値と、の比で電源ＶＳＳを分圧した電圧を出力する。
【００９２】
この比に対応する電圧検出閾値を第１レベルとすると、スイッチ回路８は、電圧検出閾値の第１レベルに電源ＶＳＳ、及び発電電圧ＶＳＣをクランプする。
【００９３】
時刻Ｔ２で電圧検出サンプリングのタイミングがくると、サンプリング信号Ｐ１が印加中はセレクタ７７は端子Ｂを選択する。端子Ｂが選択されている状態では、電圧検出回路７は電圧検出閾値の第２レベルに対して電圧の検出を行うが、サンプリング期間が終了すると再びセレクタ７７は端子Ａを選択して第１レベルとし、電源ＶＳＳ、及び発電電圧ＶＳＣを第１レベルにクランプする。
【００９４】
なお、抵抗の構成から明らかなように電圧検出閾値の第１レベルと第２レベルとでは第２レベルの方が電圧は小さい。したがって、電圧検出閾値の第１レベルにクランプ状態である電源ＶＳＳが変動して低下したとしても電圧検出回路７は電圧検出閾値の第２レベルに対して電圧の検出を行うため、第１レベルと第２レベルとの差の電圧分は変動に対し余裕を持つことができ、誤って非検出状態に移行してしまうのを防ぐことができる。
【００９５】
さらに、時刻Ｔ３での電圧検出サンプリングにおいても、電圧検出回路７は電圧検出閾値の第２レベルに対して電圧の検出を行う。時刻Ｔ３では発電がなくなり電源ＶＳＳが低下して第２レベルを下回っているので、このときの電圧検出結果Ｐ２は非検出状態（Ｌｏ）となり、切り離し回路８２がオフしてスイッチ回路８は非活性化される。さらにサンプリング期間終了後も第２レベルが維持される。
【００９６】
続く時刻Ｔ４での電圧検出サンプリングにおいても同様に、電圧検出結果Ｐ２は非検出状態（Ｌｏ）のままなので、選択信号７６ａはＬｏであり、セレクタ７７は端子Ｂを選択している。よって、電圧検出回路７は電圧検出閾値の第２レベルに対して電圧の検出を維持する。
【００９７】
以上のように、電圧検出を行うときの電圧検出閾値は変えず、サンプリング期間以外で電源をクランプするときは電圧検出閾値を高くするように切り替える構成とすることで、サンプリング期間中の突発的な電源ＶＳＳの変動があったとしても誤った検出を防ぎ、検出状態、すなわち電源ＶＳＳをクランプした状態を維持することができる。
【実施例４】
【００９８】
［第４の実施形態の説明：図１０、図１１］
次に、電子回路の第４の実施形態の電圧検出回路７とスイッチ回路８との構成及び動作を図１０、図１１を用いて説明する。
まず初めに、構成を図１０を用いて説明するが、すでに説明した実施形態と異なる部分について説明する。
【００９９】
図１０に示すように、差動増幅器７０のイネーブル端子はサンプリング信号Ｐ１が接続
され、差動増幅器７０のイネーブル端子はＯＲ回路７５の出力であるイネーブル信号７５ａが接続される。電圧モニタ部７２を構成する抵抗７２２と抵抗７２３との接点は差動増幅器７０のマイナス入力端子に接続している。
【０１００】
さらに、電圧検出回路７には第２の差動増幅器７８が追加されている。電圧モニタ部７２を構成する抵抗７２３と抵抗７２４との接点は、第２の差動増幅器７８のマイナス入力端子に接続している。また、第２の差動増幅器７８のプラス入力端子は電圧検出回路７を構成する基準電圧源７１の出力が接続され、基準電圧源出力７１ａが入力している。
【０１０１】
次に、スイッチ回路８について、すでに説明した実施形態と異なる部分について説明する。
第４の実施形態のスイッチ回路８は、第２の差動増幅器７８の出力である差動増幅器出力７８ａをゲート信号とするＮＭＯＳトランジスタが発電電圧ＶＳＣを基準電源ＶＤＤへ放電する放電手段８１として構成している。また、図１における制御信号７ａは差動増幅器出力７８ａに相当する。
【０１０２】
なお、第２の差動増幅器７８がディゼーブルのときは、差動増幅器出力７８ａがＬｏとなるよう出力するものとして、放電経路を開放する切り離し回路は省略している。また、第２の差動増幅器７８は電源ＶＳＳ、発電電圧ＶＳＣのいずれで駆動されていても構わない。
【０１０３】
このような構成により、差動増幅器７０はサンプリング信号Ｐ１が入力されたときにのみ活性化し、基準電圧源７１、及び電圧モニタ部７２はサンプリング信号Ｐ１が入力されたとき、及び電圧検出結果Ｐ２がＨｉであるときに活性化され、第２の差動増幅器７８は電圧検出結果Ｐ２がＨｉであるときに活性化される。
【０１０４】
図１０の構成から明らかなように、差動増幅器７０は、抵抗７２３に抵抗７２４を加えた抵抗値と、抵抗７２２の抵抗値と、の比で決定される閾値に対して電圧検出動作を行う。この閾値を電圧検出閾値とする。
【０１０５】
一方、第２の差動増幅器７８は、抵抗７２４の抵抗値と、抵抗７２２に抵抗７２３を加えた抵抗値と、の比で決定される閾値に対して電源ＶＳＳをクランプする。この閾値をクランプ閾値とする。
【０１０６】
抵抗７２２〜７２４の構成から明らかなように、電圧検出閾値よりもクランプ閾値は大きな値である。
【０１０７】
上記の構成では電圧検出動作とクランプ動作とをそれぞれ個別の差動増幅器が担うため、すでに説明した実施形態のセレクタ７７が不要となり、制御に関わる回路が省略できる。
【０１０８】
二次電池３が接続され時計回路システム１００が通常動作をしている状態から二次電池３を取り外した状態を図１１に示すが、すでに説明した実施形態のセレクタ７７による電圧検出閾値（第１レベル、第２レベル）の可変がなくなって固定値になっていること以外は同じなので詳細な説明は省略する。
【実施例５】
【０１０９】
［第５の実施形態の説明：図１２、図１３］
次に、電子回路の第５の実施形態の電圧検出回路７とスイッチ回路８との構成及び動作を図１２、図１３を用いて説明する。この例は、第４の実施形態の変形例である。
まず初めに、構成を図１２を用いて説明するが、すでに説明した実施形態と異なる部分について説明する。
【０１１０】
図１２に示すように、電圧モニタ部７２は、図２に示す第１の実施形態と同様な構成になっている。つまり、抵抗７２２と抵抗７２３とが、ＮＭＯＳトランジスタで構成されるスイッチ７２１を介して基準電源ＶＤＤと電源ＶＳＳとの間に直列に接続されている。
【０１１１】
抵抗７２２と抵抗７２３との接点である電圧モニタ部出力７２ａは、差動増幅器７０のマイナス入力端子と、第２の差動増幅器７８のマイナス入力端子とに接続している。
【０１１２】
ここで、第２の差動増幅器７８は、両入力端子にオフセットが与えられている。すなわち、マイナス入力端子の電圧がプラス入力端子の電圧より所定電圧以上小さくなったときに基準電源ＶＤＤ側の電圧を出力する。
【０１１３】
第４の実施形態で説明した電圧モニタ部７２では、３つの抵抗を使って検出電圧閾値及びクランプ閾値を作り出していたが、この第５の実施形態では、第１の実施形態と同様に２つの抵抗でだけで検出電圧閾値を設定できる。これは、第２の差動増幅器７８がもつ入力端子間のオフセットにより、電圧検出閾値より大きな電圧のクランプ閾値を作り出すことができるためである。
【０１１４】
第２の差動増幅器７８にオフセットを与える方法はさまざまであるが、一例をあげると、図１３に示すような手法で実現できる。
【０１１５】
図１３は一般的な差動増幅器を示す回路図である。ここで、差動入力を構成するＰＭＯＳトランジスタＭＰ１、ＭＰ２のゲートは、それぞれ差動増幅器７８のプラス入力端子、マイナス入力端子を構成している。ＰＭＯＳトランジスタＭＰ１、ＭＰ２のゲート長が同一サイズとすればＰＭＯＳトランジスタＭＰ１のゲート幅をＰＭＯＳトランジスタＭＰ２のゲート幅よりも大きくすることでオフセットを与えることが可能となる。
【０１１６】
図１２に示す第５の実施形態の動作は、すでに説明した第４の実施形態（図１１参照）と同様なので省略する。
【実施例６】
【０１１７】
［第６の実施形態の説明：図１４、図１５］
次に、電子回路の第６の実施形態の電圧検出回路７とスイッチ回路８との構成及び動作を図１４、図１５を用いて説明する。
【０１１８】
すでに説明した第１の実施形態から第５の実施形態では、電圧検出回路７は電源ＶＳＳで駆動するものとしていたが、電圧検出回路７とスイッチ回路８とを時計回路システム１００から切り離して構成することも可能である。その例が、この第６の実施形態である。
【０１１９】
すでに説明しているように、電子時計等の電子機器は低消費電力化の流れがある。このため、これらに搭載される電子回路も半導体装置化して低消費電力化に対応する流れがある。
【０１２０】
第６の実施形態の例は、時計回路システム１００を１チップの半導体装置（以降、時計回路システムチップと呼称する）で構成し、電圧検出回路７とスイッチ回路８とを充電システムとして別チップの半導体装置（以降、充電チップと呼称する）で構成するものである。
【０１２１】
ところで、時計回路システムチップは、搭載される電子時計の仕様に応じてシステム変更し、複数品種として展開されることが多い。もちろん、時計回路システムチップは、ソーラーセルなどの発電手段を搭載していない電子時計に展開されることもある。そのような場合は、充電システムに関わるブロックは不要になるので、その分を削減すれば、チップサイズも縮小し、チップコストが下がる。
【０１２２】
このようなとき、充電システムを充電チップとして複数品種に対応できる時計回路システムチップに対しての共通部品とすれば、２つのチップを用いたとしても量産効果により全体のチップコストを下げることができる。
このようなことから、この第６の実施形態は、トータルコストの削減効果が期待できる構成と言える。
【０１２３】
まず初めに、構成を図１４を用いて構成を説明する。
図１４において、９は時計回路システムチップ、１０は充電チップである。ソーラーセル２は充電チップ１０に接続しており、その発電電圧ＶＳＣと基準電源ＶＤＤとで充電チップ１０内の電圧検出回路７とスイッチ回路８とを駆動させる。そして、時計回路システムチップ９に発電電圧ＶＳＣを供給する。
【０１２４】
時計回路システムチップ９は、時計回路１と逆流防止ダイオード６とを備えている。充電チップ１０から供給された発電電圧ＶＳＣを、逆流防止ダイオード６を介して電源ＶＳＳとしており、この電源ＶＳＳと基準電源ＶＤＤとで負荷４を駆動すると共に、これら２つの電源の間に安定化コンデンサ５と二次電池３とが接続されている。
【０１２５】
半導体装置化しているのは時計回路システムチップ９の部分であって、負荷４、安定化コンデンサ５、二次電池３は、この時計回路システムチップ９を搭載する電子回路の基板などに構成する。
【０１２６】
充電チップ１０内の電圧検出回路７とスイッチ回路８とは、すでに説明した第１の実施形態から第５の実施形態の構成を適用してもよい。
【０１２７】
電圧検出のサンプリング信号については、時計回路システムチップ９から供給する構成としても、充電チップ１０内部で生成する構成としても、どちらでも構わない。
【０１２８】
次に、図１４の充電チップ１０の動作について図１５を用いて説明する。
ここで、説明を簡略化するために充電チップ１０は、構成の簡単な第１の実施形態の図２に示す電圧検出回路７とスイッチ回路８とを用いるものとする。ただしこの例では、両者の電源は発電電圧ＶＳＣとなることに注意されたい。
【０１２９】
図１５において、ソーラーセル２が発電すると発電電圧ＶＳＣの電圧が上昇する。時刻Ｔ１において電圧検出回路７が発電電圧ＶＳＣをサンプリングするタイミングとなった場合、発電電圧ＶＳＣが電圧検出閾値を越えているため検出状態となり、スイッチ回路８が活性化される。
【０１３０】
スイッチ回路８は、電圧検出閾値を超えた分のソーラーセル２の発電を放電するので発電電圧ＶＳＣが低下するが、検出状態ではスイッチ回路８は常時稼動しているため、発電電圧ＶＳＣが電圧検出閾値を下回るとすぐに放電電流が小さくなるように働く。
【０１３１】
その結果、発電電圧ＶＳＣは再び上昇するが、再度電圧検出閾値を超えると、再び放電電流が大きくなり、発電電圧ＶＳＣが低下する。
【０１３２】
このように、検出状態へ移行した直後は、発電電圧ＶＳＣはリップルを生じながらやがて電圧検出閾値に収束して、ソーラーセル２の発電をクランプする。
【０１３３】
図１５では、時刻Ｔ２でのサンプリングタイミングでは検出状態を維持しており、時刻Ｔ３のサンプリングタイミングではソーラーセル２の発電が低下し非検出状態となってスイッチ回路８が非活性化している様子を示している。
【０１３４】
［変形例の説明：図１６］
ここで、図１４に示す第６の実施形態の変形例を図１６を用いて説明する。
図１４に示す第６の実施形態では、時計回路システムチップ９に逆流防止ダイオード６を含めていたが、図１６に示す変形例では、充電チップ１０に内蔵する構成とした。
【０１３５】
図１６の構成では、逆流防止ダイオード６が無い分、さらに時計回路システムチップ９のチップサイズ縮小効果が得られる。
【０１３６】
なお、この変形例の動作は、第６の実施形態と同じであるから、図１５を参照するなどして理解されたい。
【０１３７】
第６の実施形態では、第１の実施形態の電圧検出回路７とスイッチ回路８とを例にして説明したが、もちろん他の実施形態の電圧検出回路７とスイッチ回路８とを適用してもかまわない。
【０１３８】
以上、６つの実施形態に分けて本発明の電子回路を説明した。ここで本発明の電子回路の構成と効果をまとめると、次のようになる。
【０１３９】
本発明の電子回路は、発電電圧ＶＳＣ又は電源電圧ＶＳＳが、時計回路１や負荷４が動作できる動作電圧以上でありこれらが破壊する破壊電圧以下となる所定の電圧閾値に達したときに制御信号７ａを出力する、制御回路となる電圧検出回路７を備えている。
【０１４０】
この電圧検出回路７は、所定の電圧閾値であり一定の電圧出力をする基準電圧源７１の出力と、発電電圧ＶＳＣ又は電源電圧ＶＳＳとの差分である電圧モニタ部７２の出力と、に応じてスイッチ回路８が放電する量を変える。
【０１４１】
スイッチ回路８は、単に開閉するだけのスイッチ操作をするわけではなく、このように電圧検出回路７の出力により制御され、電源電圧ＶＳＳを所定の収束電圧値に収束させるのである。
【０１４２】
所定の電圧閾値を上回る分の発電だけをいわばアナログ的に放電するので、電源電圧ＶＳＳは所定の電圧閾値でクランプされ、周期的な電源電圧ＶＳＳの上昇下降をせず絶対最大定格を超える電圧の発生を防止することができるのである。
【産業上の利用可能性】
【０１４３】
本発明の電子回路は、製造工程中やアフターサービスなどの修理中に回路を破壊してしまうことがないから、製造や修理時の信頼性を損なわない。ソーラーセル等の発電源を二次電池に充電して駆動する電子機器全般に好適である。
【符号の説明】
【０１４４】
１００ 時計回路システム
１ 時計回路
２ ソーラーセル
３ 二次電池
４ 負荷
５ 安定化コンデンサ
６ 逆流防止ダイオード
７ 電圧検出回路
８ スイッチ回路
９ 時計回路システムチップ
１０ 充電チップ
７０、７８ 差動増幅器
７１ 基準電圧源
７２ 電圧モニタ部
７３ コンパレータ
７４ ラッチ回路
７７ セレクタ
８１ 放電手段
Ｐ１ サンプリング信号
Ｐ２ 電圧検出結果
ＶＤＤ 基準電源（ＧＮＤ）
ＶＳＳ 電源（負電源）
ＶＳＣ 発電電圧
【技術分野】
【０００１】
本発明は、自然エネルギに応じて出力電圧が変化する発電手段より得られる発電電圧を蓄電した二次電池電圧で駆動される電子回路に関し、特に二次電池電圧に応じて電源供給を許可または遮断する機能を有する電子回路に関する。
【背景技術】
【０００２】
ソーラーセル等の自然エネルギに応じて出力電圧が変化する発電源を二次電池に蓄電し、この二次電池を電源として駆動するシステムは電子時計等の電子機器において広く利用されている。
【０００３】
二次電池を用いたシステムの一例として、ソーラー発電により電源供給される時計回路システムを図１７を用いて説明する。
同図において、１００は時計回路システム、２はソーラーセル、３はソーラーセルの発電を蓄電する二次電池、１は時計回路システムの主要動作を司る時計回路、４はモーターや液晶表示機器などの負荷、６はソーラーセル２の発電電圧が低下したときに電流が逆流するのを防止する逆流防止ダイオード、５は二次電池３の安定化コンデンサである。
【０００４】
二次電池３は、高電圧側を基準電源ＶＤＤに、低電圧側を電源ＶＳＳに接続している。二次電池３には、並列に負荷４、安定化コンデンサ５、時計回路１が接続されている。電源ＶＳＳとソーラーセル２の発電源側（発電電圧ＶＳＣ）との間に、アノードを電源ＶＳＳ側にしカソードを発電電圧ＶＳＣ側にするように逆流防止ダイオード０４が接続されている。
【０００５】
なお、図１７はＧＮＤを高電圧側の基準電源ＶＤＤとし、負電源である電源ＶＳＳを与えるシステムの例である。以降の説明にあっても、図１７の例と同様の負電源のシステムとして回路図を表記する。
【０００６】
一般に二次電池には、充電可能な最大電圧が絶対最大定格として規定されており、通常、図１７のようなシステムには絶対最大定格を超える充電については充電を禁止するための過充電防止機能が付加されている。このような過充電防止機能としては、多くの提案を見るものである（例えば、特許文献１参照。）。
【０００７】
特許文献１に示した従来技術は、二次電池が外れた状態になった場合にもソーラーセルの開放電圧が直接負荷に過電圧としてかかることを防止できる過充電防止回路に関する技術であるが、これを、図１７の公知の時計回路システムに適用した例を、図１８を用いて説明する。なお、同一の構成には同一の番号を付与している。
【０００８】
図１８に示したように、二次電池３の電圧を検出する電圧検出回路７を時計回路１に並列に接続し、電圧検出回路７の出力結果で制御される過充電防止スイッチ１１を基準電源ＶＤＤと電源ＶＳＣとの間に設けている。なお、符号Ｐ１はサンプリング信号であって、時計回路１から電圧検出回路７に出力する信号である。符号Ｐ２は電圧検出結果であって、電圧検出回路７から過充電防止スイッチ１１に出力する信号である。
【０００９】
時計回路１及び電圧検出回路７は、二次電池３から供給される電源ＶＳＳの電圧で駆動し、過充電防止スイッチ１１はソーラーセル２の発電源（発電電圧ＶＳＣ）と基準電源ＶＤＤとの間に配置している。
【００１０】
また、電圧検出回路７は、電源ＶＳＳの電圧を監視し、予め設定された過充電電圧閾値を越えたかどうかを検出する。当然のことながら、過充電電圧閾値は時計回路システム１００、二次電池３、及び負荷４の絶対最大定格電圧よりも小さい値が設定されている。
【００１１】
図１８に示した構成は、次のような動作によって二次電池３への過充電防止を実現している。
すなわち、二次電池３に過充電電圧閾値以上の電圧があることを電圧検出回路７が検出すると、過充電防止スイッチ１１をオンしてソーラーセル２の両端を短絡し、以降の充電を禁止する。
やがて負荷４及び時計回路１による消費電流により二次電池３の電圧が低下し、電圧検出回路７が絶対最大定格以下の電圧に達したことを検出すると、過充電防止スイッチ１１をオフし、再びソーラーセル２の発電を二次電池３に充電する。
【００１２】
また、二次電池３が外れていた場合は、電源電圧が低下し電圧検出回路７の出力が不全になるが、過充電防止スイッチ１１を、制御電圧を印加しなくてもオン状態とすることができるデプレッション型のトランジスタを用いることで初期状態を過充電防止状態とし、電源電圧上昇を防止している。
【先行技術文献】
【特許文献】
【００１３】
【特許文献１】特許第３３６８１２４号公報（第４頁、第１図）
【発明の概要】
【発明が解決しようとする課題】
【００１４】
しかしながら、図１８に示した構成は、デプレッション型のトランジスタが必要なことから製造工程の増加に伴いプロセスコストを上げてしまうという問題があるが、それ以上に、回路システムを劣化または破壊してしまうことがあることがわかった。以下、その状況を図１８及び図１９を用いて説明する。
【００１５】
まず、前提条件を説明する。
二次電池３の平滑用に設けている安定化コンデンサ５は、その容量値が二次電池３の容量に比べ遥かに小さい。例えば、数μＦである。このような容量の小さな安定化コンデンサ５であっても、仮に二次電池３が外れていたりすると時計回路システム１００は、これを等価電源として動作する。
そして、電圧検出回路７は電流消費が大きいため、二次電池３の消耗を防ぐ目的で間欠動作している。この動作をサンプリング動作と呼び、例えば、２ｓｅｃのサンプリング周期で電圧検出を実行し、数百μｓｅｃのサンプリング期間の間に検出結果をラッチし、ラッチした結果で各制御を確定している。
【００１６】
次に、二次電池３が接続され時計回路システム１００が通常動作をしている状態から二次電池３を取り外した状態について図１９を用いて説明する。図１９は横軸に時刻を表し、縦軸方向に図１８に示した信号や電源の状態を示す波形図である。図中、一点鎖線は発電電圧ＶＳＣの電圧、実線は電源ＶＳＳの電圧を示している。
【００１７】
時刻Ｔ１において、二次電池３を取り外した直後は、時計回路システム１００の電源ＶＳＳは安定化コンデンサ５に二次電池３と同等の電圧が充電されているので動作を継続する。
ソーラーセル２の発電が無ければ回路消費により、図１９の点線で示すように、安定化コンデンサ５の電圧は低下していくが、ソーラーセル２が発電している場合は、安定化コンデンサ５の電圧は低容量（二次電池３に比較して）であるため、急激に電源ＶＳＳの端
子電圧が上昇する。
【００１８】
次に、時刻Ｔ２において、電源ＶＳＳをサンプリングするタイミングとなると、時計回路１はサンプリング信号Ｐ１を電圧検出回路７に送り、電圧検出を実行する。
電圧検出回路７により電源ＶＳＳが過充電電圧閾値を上回ったと判断し、電圧検出回路７の出力である電圧検出結果Ｐ２を検出状態（Ｈｉ）として過充電防止スイッチ１１をオンする。
過充電防止スイッチ１１がオンすることにより、ソーラーセル２の接続端子は基準電源ＶＤＤに短絡され、発電電圧ＶＳＣはほぼ０Ｖ（＝ＧＮＤ）となり充電が禁止される。その後、回路消費により安定化コンデンサ５の電荷が消費され電源ＶＳＳは徐々に低下する。
【００１９】
次に、時刻Ｔ３において、電圧検出回路７が再び電源ＶＳＳをサンプリングするタイミングとなると、電圧検出回路７により電源ＶＳＳが過充電電圧閾値を下回ったと判断し、電圧検出回路７の出力である電圧検出結果Ｐ２を非検出状態（Ｌｏ）として過充電防止スイッチ１１をオフする。
過充電防止スイッチ１１がオフすることにより、ソーラーセル２の接続端子は基準電源ＶＤＤとの接続を開放されて発電電圧ＶＳＣが上昇し、発電電圧は再度安定化コンデンサ５に充電される。
【００２０】
時刻Ｔ３から次に電源ＶＳＳをサンプリングする時刻Ｔ４に至る過程で安定化コンデンサ５への充電が進行し電源ＶＳＳは上昇するが、ソーラーセル２が高照度で発電したとすると、安定化コンデンサ５の電圧は、ソーラーセル２の開放電圧に向かって急激に上昇する。
【００２１】
近年、電子機器の低消費電力化の流れに沿い、回路システムを半導体装置で構成することが主流である。時計回路システム１００も半導体装置で構成することが一般的である。
このようなとき、図１９に示した時刻Ｔ３から時刻Ｔ４の期間では、半導体装置で構成された時計回路システム１００にあっては、半導体装置の絶対最大定格を越えた電圧が充電されてしまうことになる。さらに耐圧が規定される負荷４に対しても絶対最大定格を超えた電圧が印加されてしまう可能性がある。
【００２２】
時刻Ｔ４で再び電圧検出回路７が過充電電圧を検出すれば、ソーラーセル２は基準電源ＶＤＤに短絡され、半導体回路の絶対最大定格を超える電圧印加は解消されるが、発電が継続されていれば、電圧検出のサンプリング周期に応じて周期的に半導体回路の絶対最大定格を超えた電源ＶＳＳが発生してしまい、半導体装置の劣化、及び負荷の劣化を加速するだけでなく、破壊に至らしめる危険性がある。
【００２３】
ソーラーセル２に高照度の光が照射されるか否かは、周囲の環境によるから、避けようがない。すでに説明したように、電圧検出回路７は所定の時間間隔（例えば、２ｓｅｃ）でサンプリング動作をしているから、上述の状況を回避するには、このサンプリング時間を短くすればよいはずである。
しかし、このサンプリング時間を短くすると、時計回路システム１００の消費電力が大幅に上昇してしまう。これでは電子機器の低消費電力化に逆行してしまうため採用できない。
【００２４】
上述の状況は、二次電池３が取り付けられた状況では起こりえないが、例えば、二次電池組み込み前の製造工程や、アフターサービスでの修理時などで二次電池を取り外した状態で発電する状況が時間の長短に関わらず生じたときに発生してしまう。
【００２５】
前者の場合は、製造工程での不良率が高くなりコストアップとなってしまい、後者の場合は、時計回路システムが破壊されることによるアフターサービスでの修理時間の延長や、アフターサービス担当者そのものの負荷の増大にもつながる。特に後者は、製品そのものやアフターサービスの信頼性を損ねてしまう結果にもなる。
【００２６】
本発明の目的は上記課題を解決し、二次電池が取り外された状態で発電しても回路システム及び負荷の絶対最大定格を超えた電圧が印加されないような過充電防止機能を備えた電子回路を提供することにある。
【課題を解決するための手段】
【００２７】
上記課題を解決するために、本発明の電子回路は、下記記載の構成を採用する。
【００２８】
摂取した自然エネルギに応じてその出力電圧である発電電圧が変化する発電手段と、発電手段に並列に接続すると共に制御信号によって発電電圧を放電するように動作するスイッチ回路とを有し、スイッチ回路の両端の電圧を直接又は逆流防止手段を介して回路システムの電源電圧を出力する発電機能を有する機器用の電子回路であって、
発電電圧又は電源電圧が、回路システムが動作できる動作電圧以上であり回路システムが破壊する破壊電圧以下となる所定の電圧閾値に達したときに制御信号を出力する制御回路を備え、制御回路は、所定の電圧閾値と発電電圧又は電源電圧との差分に応じてスイッチ回路が放電する量を変え、電源電圧を所定の収束電圧値に収束させることを特徴とする。
【００２９】
このような構成にすることで、所定の電圧閾値を上回る分の発電だけを放電するので電源電圧は所定の電圧閾値でクランプされ、周期的な電源電圧の上昇下降をせず絶対最大定格を超える電圧の発生を防止することができる。
【００３０】
制御回路は、発電電圧又は電源電圧が所定の電圧閾値より小さいときにスイッチ回路の動作を停止させるようにしてもよい。
【００３１】
このような構成にすることで、例えば、電源電圧が小さい場合でも発電によって発電電圧又は電源電圧が所定の電圧閾値に達するまでは充電を許可することができる。
【００３２】
スイッチ回路は、発電電圧又は電源電圧が所定の電圧閾値より大きいときに動作を開始するようにしてもよい。
【００３３】
このような構成にすることで、例えば、電源電圧が小さい場合でも発電によって発電電圧又は電源電圧が所定の電圧閾値に達するまでは充電を許可したあと、所定の電圧閾値に達してからスイッチ回路を動作させて所定の電圧閾値でクランプすることができる。
【００３４】
制御回路は、一方の入力に所定の電圧閾値を上限値とする一定電圧を入力し、他方の入力に発電電圧又は電源電圧を上限値とする所定の電圧を入力し、これら２つの入力の差分に応じた制御信号を出力する差動増幅器を備えるようにしてもよい。
【００３５】
このような構成にすることで、所定の電圧閾値を上回る分の発電だけを放電する回路構成を実現できる。
【００３６】
電源電圧が所定の電圧閾値より低下したとき、スイッチ回路を切り離す切り離し回路を設けるようにしてもよい。
【００３７】
このような構成にすることで、スイッチ回路を遮断し再充電を許可する構成を実現でき
る。
【発明の効果】
【００３８】
本発明の電子回路により、二次電池が取り外されている状態で発電が継続されても電源電圧ならびに発電電圧の周期的な電圧上昇を防いで所定の電圧値にクランプすることができ、回路及びその負荷へ絶対最大定格以上の電圧をかけてしまうことを防止できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施例である電子回路の構成を示すブロック図である。
【図２】第１の実施例である電圧検出回路とスイッチ回路の構成を示す回路図である。
【図３】図１に示す電圧検出回路とスイッチ回路を用いたシステムの動作を説明する波形図である。
【図４】電圧検出回路の構成を説明する回路図である。
【図５】図４に示す電圧検出回路の電圧特性図である。
【図６】第２の実施例である電圧検出回路とスイッチ回路の構成を示す回路図である。
【図７】図６に示す電圧検出回路とスイッチ回路を用いたシステムの動作を説明する波形図である。
【図８】第３の実施例である電圧検出回路とスイッチ回路の構成を示す回路図である。
【図９】図８に示す電圧検出回路とスイッチ回路を用いたシステムの動作を説明する波形図である。
【図１０】第４の実施例である電圧検出回路とスイッチ回路の構成を示す回路図である。
【図１１】図１０に示す電圧検出回路とスイッチ回路を用いたシステムの動作を説明する波形図である。
【図１２】第５の実施例である電圧検出回路とスイッチ回路の構成を示す回路図である。
【図１３】一般的な差動増幅器を示す回路図である。
【図１４】第６の実施例である電子回路の構成を示すブロック図である。
【図１５】図１４に示す電圧回路の動作を説明する波形図である。
【図１６】図１４に示す電子回路の変形例を示すブロック図である。
【図１７】公知の時計回路システムを説明するブロック図である。
【図１８】特許文献１に示した先行技術を公知の時計回路システムに適用した例を説明するブロック図である。
【図１９】図１８に示す時計回路システムの動作を説明する波形図である。
【発明を実施するための形態】
【００４０】
まず、本発明の電子回路の概要を説明する。
本発明の電子回路の主要な構成は、発電電圧又は電源電圧が所定の電圧閾値に達したときに制御信号を出力する制御回路と、制御回路から出力される制御信号に基づいて動作するスイッチ回路である。制御回路からは発電電圧又は電源電圧と所定の電圧閾値との差に応じたアナログ電圧を制御信号として出力する。スイッチ回路はその制御信号により所定の電圧閾値と発電電圧又は電源電圧とが一致するように発電電圧又は電源電圧の放電量を変化させる。
【００４１】
従来知られている技術の過充電防止スイッチでは、オン又はオフによる２値制御でソーラーセルと基準電源ＶＤＤとの短絡（放電）又は開放（充電）を切り替えているのに対し、本発明の電子回路におけるスイッチ回路では、放電量をアナログ的にコントロールして所定の電圧閾値へ収束させるように動作させている点が大きく異なる点である。
【００４２】
発電が継続されている場合、従来知られている技術では、電圧検出回路の検出結果で過
充電防止スイッチのオン又はオフ制御を行うと、電圧検出周期及び発電量に応じて電源電圧が上下降してしまうが、本発明の電子回路では、電圧検出周期及び発電量に関わらず、一定値（所定の電圧閾値）に収束するため、所定の電圧閾値を破壊電圧以下に設定しておけば、回路の劣化や破壊に至る危険性を回避することができる。
【００４３】
［発明の概略説明：図１、図４、図５］
次に、本発明の電子回路の概略を、図１、図４、図５を用いて説明する。
図１において、１００は時計回路システム、２はソーラーセル、３はソーラーセルの発電を蓄電する二次電池、１は時計回路システムの主要動作を司る時計回路、４はモーターや液晶表示機器などの負荷、６はソーラーセル２の発電電圧が低下したときに電流が逆流するのを防止する逆流防止ダイオード、５は二次電池３の安定化コンデンサである。以上は、すでに説明した例と同様の構成である。
【００４４】
二次電池３は、高電圧側を基準電源ＶＤＤに、低電圧側を電源ＶＳＳに接続しており、この二次電池３には、並列に負荷４、安定化コンデンサ５、時計回路１が接続されている。電源ＶＳＳとソーラーセル２の発電源側（発電電圧ＶＳＣ）との間に、アノードを電源ＶＳＳ側にしカソードを発電電圧ＶＳＣ側にするように逆流防止ダイオード６が接続されている点も、すでに説明した例と同様である。
【００４５】
さらに本発明の電子回路は、制御回路となる二次電池３の電圧を検出する電圧検出回路７を時計回路１に並列に接続している。そして、この電圧検出回路７の出力である制御信号７ａにより制御されるスイッチ回路８を、ソーラーセル２の発電源（発電電圧ＶＳＣ）と基準電源ＶＤＤとの間に設けている。このスイッチ回路８は従来技術とは異なる構成であって、本発明の電子回路の特徴的な部分でもある。
【００４６】
なお、図示はしないが、電圧検出回路７は、時計回路１から電圧検出の実行に関わるコントロール信号及び検出結果を授受する。
【００４７】
時計回路１及び電圧検出回路７は、二次電池３から供給される電源ＶＳＳの電圧で駆動し、スイッチ回路８はソーラーセル２の出力である発電電圧ＶＳＣで駆動される。
【００４８】
次に、電圧検出回路７について図４、図５を用いて説明する。
図４は、電圧検出回路７の一例を示す回路図である。電圧検出回路７は、電源ＶＳＳに依存しない一定電圧（基準電圧源出力７１ａ）を出力する基準電圧源７１と、電源ＶＳＳの電圧を所定の比率に分圧した電圧（電圧モニタ部出力７２ａ）を出力する電圧モニタ部７２と、基準電圧源出力７１ａをプラス入力端子に、電圧モニタ部出力７２ａをマイナス入力端子に、それぞれ接続した差動増幅器７０と、差動増幅器出力７０ａの出力をロジック信号に変換するコンパレータ７３とで構成される。
【００４９】
基準電圧源７１は、図示はしないが、例えば、基準電源ＶＤＤと電源ＶＳＳとを入力して基準電圧源出力７１ａを出力する、公知のレギュレータ回路で構成することができる。
電圧モニタ部７２は、基準電源ＶＤＤと電源ＶＳＳとの間に抵抗７２２、７２３を直列接続する構成であり、これら２つの抵抗により電源ＶＳＳを所定の比率に分圧した電圧である電圧モニタ部出力７２ａを出力する。
【００５０】
図５は図４に示す電圧検出回路７の各部の電圧特性を示す。
基準電圧源出力７１ａは電源ＶＳＳに依存しない一定電圧特性を示し、電圧モニタ部出力７２ａは抵抗７２２、７２３の構成により電源ＶＳＳの分圧電圧特性を示す。
【００５１】
電源ＶＳＳの電圧が大きくなっていくと、基準電圧源出力７１ａと電圧モニタ部出力７
２ａとの電圧の上下関係が入れ替わる付近で差動増幅器出力７０ａは徐々に電源ＶＳＳから基準電源ＶＤＤ側へ電圧が変化し、両者の電圧差が大きくなるほど差動増幅器出力７０ａは基準電源ＶＤＤに近づく。
【００５２】
さらに、差動増幅器出力７０ａが電源ＶＳＳのほぼ半分を過ぎるとコンパレータ出力７３ａはロジック信号としてＬｏ信号からＨｉ信号に切り替わり、このときの電源ＶＳＳの電圧が電圧検出回路７の電圧検出閾値となる。
【００５３】
すなわち、電源ＶＳＳが電圧検出閾値を越えて大きくなるほど差動増幅器出力７０ａは基準電源ＶＤＤに近づく。
【００５４】
電圧検出閾値は、基準電圧源出力７１ａを固定とすれば抵抗７２２、７２３の比率を変えることで任意に設定することが可能であり、時計回路システム１００及び負荷４をどのような素子で構成するなどの情報が予め分かっていれば、その破壊電圧より十分小さい値に設定する。
【００５５】
以上が電子回路の構成概要である。以降は、図１に示す電圧検出回路７、スイッチ回路８の各構成の詳細を第１の実施形態から第６の実施形態に分けて説明する。説明にあってはすでに説明した内容は省略すると共に、説明に際して図面を指示して行うが、図１、図４、図５も適宜参照されたい。
【実施例１】
【００５６】
［第１の実施形態の説明：図２、図３］
電子回路の第１の実施形態の電圧検出回路７とスイッチ回路８との構成及び動作を図２、図３を用いて説明する。
まず、図２において電圧検出回路７は、基準電圧源７１と電圧モニタ部７２との出力がそれぞれプラス入力端子、マイナス入力端子に接続される差動増幅器７０と、差動増幅器７０の出力をロジック信号に変換するコンパレータ７３、及びコンパレータ７３の出力をラッチするラッチ回路７４で構成される。
【００５７】
また、ラッチ回路７４はサンプリング信号Ｐ１に従って電圧検出結果Ｐ２を出力し、サンプリング信号Ｐ１と電圧検出結果Ｐ２とがＯＲ回路７５で論理和されてイネーブル信号７５ａとなり、基準電圧源７１、電圧モニタ部７２、及び差動増幅器７０の活性化を制御するイネーブル端子ＥＮに入力される。
【００５８】
電圧モニタ部７２は、抵抗７２２と抵抗７２３とが、ＮＭＯＳトランジスタで構成されるスイッチ７２１を介して基準電源ＶＤＤと電源ＶＳＳとの間に直列に接続されている。
【００５９】
スイッチ回路８は、差動増幅器７０の出力である差動増幅器出力７０ａをゲート信号とするＮＭＯＳトランジスタが、発電電圧ＶＳＣを基準電源ＶＤＤへ放電する放電手段８１として構成されている。
【００６０】
放電手段８１による放電経路を開放するＰＭＯＳトランジスタが切り離し回路８２として設けられており、基準電源ＶＤＤと発電電圧ＶＳＣとの間を放電手段８１と直列に接続されている。
また、切り離し回路８２のゲート信号は、電圧検出結果Ｐ２の反転信号が入力されている。
図１における制御信号７ａは電圧検出結果Ｐ２、及び差動増幅器出力７０ａに相当する。
【００６１】
前述の構成により、差動増幅器７０、基準電圧源７１、及び電圧モニタ部７２は、サンプリング信号Ｐ１が入力されたとき、及び電圧検出結果Ｐ２がＨｉであるとき（すなわち電源ＶＳＳが電圧検出閾値を越えて検出状態であるとき）に活性化され、放電手段８１は、電圧検出結果Ｐ２がＨｉのときに活性化される。
【００６２】
次に、二次電池３が接続され時計回路システム１００が通常動作をしている状態から二次電池３を取り外した状態について図３を用いて説明する。図中、一点鎖線は発電電圧ＶＳＣの電圧、実線は電源ＶＳＳの電圧を示している。
【００６３】
時刻Ｔ０において二次電池３を取り外した直後は、時計回路システム１００の電源ＶＳＳは安定化コンデンサ５には二次電池３と同等の電圧が維持され、動作を継続する。ソーラーセル２の発電が無ければ回路消費により安定化コンデンサ５の電圧は低下していくが（図３点線のＶＳＳ）、ソーラーセル２が発電している場合は、安定化コンデンサ５の電圧は二次電池３に比較して極めて低容量であるため急激に電源ＶＳＳが上昇する。
【００６４】
時刻Ｔ１において、電圧検出回路７が電源ＶＳＳをサンプリングするタイミングとなった場合、電源ＶＳＳが電圧検出閾値を越えているため電圧検出結果Ｐ２は検出状態に切り替わりＨｉとなる。これにより切り離し回路８２がオンしてスイッチ回路８が活性化され、さらに差動増幅器７０、基準電圧源７１、及び電圧モニタ部７２はサンプリング期間が終了した後も活性化が維持される。
【００６５】
ところで、差動増幅器出力７０ａは、放電手段８１となるＮＭＯＳトランジスタのゲートに接続されている。時刻Ｔ１直後では電源ＶＳＳが電圧検出閾値を越えているため、差動増幅器出力７０ａは図４を用いて説明した通り基準電源ＶＤＤに近づくことから、放電手段８１は高いゲート−ソース間電圧が印加されており、大きなドレイン電流、すなわち放電電流によって発電電圧ＶＳＣの発電を基準電源ＶＤＤに放電する。このため発電電圧ＶＳＣは急峻に電圧低下し、さらに電源ＶＳＳは充電が遮断されるので回路消電により電圧が低下する。
【００６６】
電源ＶＳＳが検出電圧閾値付近まで低下すると両者の電圧差が小さくなるので差動増幅器出力７０ａの電圧が電源ＶＳＳに近づく。このため、放電手段８１のゲート−ソース間電圧が小さくなって放電電流が小さくなるので、発電電圧ＶＳＣは検出電圧閾値に向かって電圧が復帰していく。
すなわち、電源ＶＳＳと検出電圧閾値との差に応じて放電手段８１の電流量が定まることになる。
【００６７】
この動作により、電源ＶＳＳが検出電圧閾値を越える分の発電電圧ＶＳＣの発電は基準電源ＶＤＤに放電され、発電が継続されている場合は電源ＶＳＳ、及び発電電圧ＶＳＣの両電圧は最終的に検出電圧閾値付近に収束して安定し、クランプ状態となる。
【００６８】
クランプ状態では発電電圧ＶＳＣからは回路消電を補う分の発電が時計回路システム１００に流入し、それ以上の発電は基準電源ＶＤＤに放電される。従って、発電中の電源ＶＳＳ端子から見た電流消費は０となり、二次電池３が接続されていた場合は電池のロスは無くなる。
【００６９】
以上の動作から、二次電池が取り外されて発電が継続されても電源ＶＳＳ、及び発電電圧ＶＳＣを一定電圧にクランプすることができるためＩＣ耐圧を超える電圧上昇を防止することができる。
【実施例２】
【００７０】
［第２の実施形態の説明：図６、図７］
次に、電子回路の第２の実施形態の電圧検出回路７とスイッチ回路８との構成及び動作を図６、図７を用いて説明する。
【００７１】
ところで、第１の実施形態で説明した構成は、検出電圧閾値に電源ＶＳＳをクランプさせる構成としたが、万が一、検出電圧閾値とクランプ電圧とが一致している場合には、次のような不具合が生じる可能性がある。
【００７２】
例えば、電圧検出回路が電源電圧ＶＳＳをサンプリングしているときに回路動作シーケンスによって処理が重くなり回路消電が一時的に大きくなった場合には、突発的に電源ＶＳＳの電圧が低下する。電圧検出をするタイミングでこの電源電圧低下が生じると電圧検出回路７の検出結果が非検出となる可能性がある。一旦電圧検出回路７が非検出と判断すると次の電圧検出のサンプリングまで充電が許可されるため電源ＶＳＳの電圧が上昇し、回路の耐圧を越えてしまう可能性があり、電源電圧変動に対してクランプ動作安定性の余裕度が少ない。
【００７３】
そこで、このような点を改良したものが第２の実施形態である。
まず初めに、図６における電圧検出回路７について、図２に示す第１の実施形態と異なる部分について説明する。
【００７４】
電圧モニタ部７２は、抵抗７２２、７２３に加え、抵抗７２４がＮＭＯＳトランジスタで構成されるスイッチ７２１を介して基準電源ＶＤＤと電源ＶＳＳとの間を直列に接続されている。抵抗７２３と抵抗７２４との接点はセレクタ７７の端子Ａに、抵抗７２２と抵抗７２３との接点はセレクタ７７の端子Ｂにそれぞれ接続されている。
【００７５】
セレクタ７７は、サンプリング信号Ｐ１と電圧検出結果Ｐ２とをＡＮＤ回路７６で論理積をとった選択信号７６ａで制御される。そして、差動増幅器７０のマイナス入力端子への接続を端子Ａ又は端子Ｂに切り替えている。それ以外は、図２に示す第１の実施形態と共通である。
【００７６】
セレクタ７７は、選択信号７６ａがＬｏのときは端子Ａが選択され、Ｈｉのときは端子Ｂが選択される。
ＡＮＤ回路７６により、選択信号７６ａとしてＨｉが出力されるのは検出状態で且つサンプリング信号Ｐ１が入力されたときで、それ以外はＬｏである。
【００７７】
次に、二次電池３が接続され時計回路システム１００が通常動作をしている状態から二次電池３を取り外した状態について図７を用いて説明するが、第１の実施形態と共通な動作は省略し異なる動作についてのみ説明する。
【００７８】
時刻Ｔ１まで電圧検出結果Ｐ２は非検出状態（Ｌｏ）なので、選択信号７６ａによりセレクタ７７は端子Ａを選択する。端子Ａが選択されている状態では、電圧モニタ部７２は、抵抗７２４の抵抗値と、抵抗７２２に抵抗７２３を加えた抵抗値と、の比で電源ＶＳＳを分圧した電圧を出力する。この比に対応する電圧検出閾値を第１レベルとする。
【００７９】
時刻Ｔ１での電圧検出サンプリングによって電圧検出結果Ｐ２が検出状態（Ｈｉ）となるとイネーブル信号７５ａがＨｉとなり、基準電圧源７１、電圧モニタ部７２、差動増幅器７０が活性状態に維持される。さらに切り離し回路８２がオンしてスイッチ回路８が活性化され、スイッチ回路８は電圧検出閾値の第１レベルに電源ＶＳＳ、及び発電電圧ＶＳＣをクランプする。
【００８０】
時刻Ｔ２で電圧検出サンプリングのタイミングがくると、サンプリング信号Ｐ１が印加中はセレクタ７７は端子Ｂを選択する。端子Ｂが選択されている状態では、電圧モニタ部７２は、抵抗７２３に抵抗７２４を加えた抵抗値と、抵抗７２２の抵抗値と、の比で電源ＶＳＳを分圧した電圧を出力する。この比に対応する電圧検出閾値を第２レベルとする。
【００８１】
なお、抵抗の構成から明らかなように、電圧検出閾値の第１レベルと第２レベルとでは第２レベルの方が電圧は小さい。したがって、電圧検出閾値の第１レベルにクランプ状態である電源ＶＳＳが変動して低下したとしても電圧検出回路７は電圧検出閾値の第２レベルに対して電圧の検出を行うため、第１レベルと第２レベルとの差の電圧分は変動に対し余裕を持つことができ、誤って非検出状態に移行してしまうのを防ぐことができる。
【００８２】
時刻Ｔ３での電圧検出サンプリングにおいても、電圧検出回路７は電圧検出閾値の第２レベルに対して電圧の検出を行う。時刻Ｔ３では発電がなくなり電源ＶＳＳが低下して第２レベルを下回っているので、このときの電圧検出結果Ｐ２は非検出状態（Ｌｏ）となり、切り離し回路８２がオフしてスイッチ回路８は非活性化される。
【００８３】
続く時刻Ｔ４での電圧検出サンプリングにおいては、電圧検出結果Ｐ２は非検出状態（Ｌｏ）のままなので、選択信号７６ａはＬｏであり、セレクタ７７は端子Ａを選択する。よって、電圧検出回路７は電圧検出閾値の第１レベルに対して電圧の検出に戻る。
【００８４】
以上のように、電源ＶＳＳがクランプ状態にあるときの電圧検出は、クランプされている電圧よりも小さい電圧を検出するように電圧検出閾値に切り替える構成とすることで、サンプリング期間中の突発的な電源ＶＳＳの変動があったとしても誤った検出を防ぎ、検出状態、すなわち電源ＶＳＳをクランプした状態を維持することができる。
【実施例３】
【００８５】
［第３の実施形態の説明：図８、図９］
次に、電子回路の第３の実施形態の電圧検出回路７とスイッチ回路８との構成及び動作を図８、図９を用いて説明する。この例は、第２の実施形態の変形例である。
まず初めに、構成を図８を用いて説明するが、すでに説明した実施形態と異なる部分について説明する。
【００８６】
図８に示すように、セレクタ７７はサンプリング信号Ｐ１の反転信号、及び電圧検出結果Ｐ２とをＡＮＤ回路７６で論理積をとった選択信号７６ａで制御され、差動増幅器７０のマイナス入力端子への接続を端子Ａ又は端子Ｂに切り替えている。それ以外は、すでに説明した実施形態と共通である。
【００８７】
セレクタ７７は、選択信号７６ａがＬｏのときは端子Ｂが選択され、Ｈｉのときは端子Ａが選択される。
ＡＮＤ回路７６により、選択信号７６ａとしてＨｉが出力されるのは検出状態で且つサンプリング信号Ｐ１が入力されていないときで、それ以外はＬｏである。
【００８８】
次に、二次電池３が接続され時計回路システム１００が通常動作をしている状態から二次電池３を取り外した状態について図９を用いて説明するが、すでに説明した実施形態と共通な動作は省略し異なる動作についてのみ説明する。
【００８９】
時刻Ｔ１まで電圧検出結果Ｐ１は非検出状態（Ｌｏ）なので、選択信号７６ａによりセレクタ７７は端子Ｂを選択する。端子Ｂが選択されている状態では、電圧モニタ部７２は、抵抗７２３に抵抗７２４を加えた抵抗値と、抵抗７２２の抵抗値と、の比で電源ＶＳＳを分圧した電圧を出力する。この比に対応する電圧検出閾値を第２レベルとする。
【００９０】
時刻Ｔ１での電圧検出サンプリングによって、電圧検出結果Ｐ２が検出状態（Ｈｉ）となるとイネーブル信号７５ａがＨｉとなり、基準電圧源７１、電圧モニタ部７２、差動増幅器７０が活性状態に維持され、さらに切り離し回路８２がオンしてスイッチ回路８が活性化される。
【００９１】
このとき、電圧検出結果Ｐ２がＨｉでサンプリング信号Ｐ１がＬｏとなるため、セレクタ７７は端子Ａを選択する。端子Ａが選択されている状態では、電圧モニタ部７２は、抵抗７２４の抵抗値と、抵抗７２２に抵抗７２３を加えた抵抗値と、の比で電源ＶＳＳを分圧した電圧を出力する。
【００９２】
この比に対応する電圧検出閾値を第１レベルとすると、スイッチ回路８は、電圧検出閾値の第１レベルに電源ＶＳＳ、及び発電電圧ＶＳＣをクランプする。
【００９３】
時刻Ｔ２で電圧検出サンプリングのタイミングがくると、サンプリング信号Ｐ１が印加中はセレクタ７７は端子Ｂを選択する。端子Ｂが選択されている状態では、電圧検出回路７は電圧検出閾値の第２レベルに対して電圧の検出を行うが、サンプリング期間が終了すると再びセレクタ７７は端子Ａを選択して第１レベルとし、電源ＶＳＳ、及び発電電圧ＶＳＣを第１レベルにクランプする。
【００９４】
なお、抵抗の構成から明らかなように電圧検出閾値の第１レベルと第２レベルとでは第２レベルの方が電圧は小さい。したがって、電圧検出閾値の第１レベルにクランプ状態である電源ＶＳＳが変動して低下したとしても電圧検出回路７は電圧検出閾値の第２レベルに対して電圧の検出を行うため、第１レベルと第２レベルとの差の電圧分は変動に対し余裕を持つことができ、誤って非検出状態に移行してしまうのを防ぐことができる。
【００９５】
さらに、時刻Ｔ３での電圧検出サンプリングにおいても、電圧検出回路７は電圧検出閾値の第２レベルに対して電圧の検出を行う。時刻Ｔ３では発電がなくなり電源ＶＳＳが低下して第２レベルを下回っているので、このときの電圧検出結果Ｐ２は非検出状態（Ｌｏ）となり、切り離し回路８２がオフしてスイッチ回路８は非活性化される。さらにサンプリング期間終了後も第２レベルが維持される。
【００９６】
続く時刻Ｔ４での電圧検出サンプリングにおいても同様に、電圧検出結果Ｐ２は非検出状態（Ｌｏ）のままなので、選択信号７６ａはＬｏであり、セレクタ７７は端子Ｂを選択している。よって、電圧検出回路７は電圧検出閾値の第２レベルに対して電圧の検出を維持する。
【００９７】
以上のように、電圧検出を行うときの電圧検出閾値は変えず、サンプリング期間以外で電源をクランプするときは電圧検出閾値を高くするように切り替える構成とすることで、サンプリング期間中の突発的な電源ＶＳＳの変動があったとしても誤った検出を防ぎ、検出状態、すなわち電源ＶＳＳをクランプした状態を維持することができる。
【実施例４】
【００９８】
［第４の実施形態の説明：図１０、図１１］
次に、電子回路の第４の実施形態の電圧検出回路７とスイッチ回路８との構成及び動作を図１０、図１１を用いて説明する。
まず初めに、構成を図１０を用いて説明するが、すでに説明した実施形態と異なる部分について説明する。
【００９９】
図１０に示すように、差動増幅器７０のイネーブル端子はサンプリング信号Ｐ１が接続
され、差動増幅器７０のイネーブル端子はＯＲ回路７５の出力であるイネーブル信号７５ａが接続される。電圧モニタ部７２を構成する抵抗７２２と抵抗７２３との接点は差動増幅器７０のマイナス入力端子に接続している。
【０１００】
さらに、電圧検出回路７には第２の差動増幅器７８が追加されている。電圧モニタ部７２を構成する抵抗７２３と抵抗７２４との接点は、第２の差動増幅器７８のマイナス入力端子に接続している。また、第２の差動増幅器７８のプラス入力端子は電圧検出回路７を構成する基準電圧源７１の出力が接続され、基準電圧源出力７１ａが入力している。
【０１０１】
次に、スイッチ回路８について、すでに説明した実施形態と異なる部分について説明する。
第４の実施形態のスイッチ回路８は、第２の差動増幅器７８の出力である差動増幅器出力７８ａをゲート信号とするＮＭＯＳトランジスタが発電電圧ＶＳＣを基準電源ＶＤＤへ放電する放電手段８１として構成している。また、図１における制御信号７ａは差動増幅器出力７８ａに相当する。
【０１０２】
なお、第２の差動増幅器７８がディゼーブルのときは、差動増幅器出力７８ａがＬｏとなるよう出力するものとして、放電経路を開放する切り離し回路は省略している。また、第２の差動増幅器７８は電源ＶＳＳ、発電電圧ＶＳＣのいずれで駆動されていても構わない。
【０１０３】
このような構成により、差動増幅器７０はサンプリング信号Ｐ１が入力されたときにのみ活性化し、基準電圧源７１、及び電圧モニタ部７２はサンプリング信号Ｐ１が入力されたとき、及び電圧検出結果Ｐ２がＨｉであるときに活性化され、第２の差動増幅器７８は電圧検出結果Ｐ２がＨｉであるときに活性化される。
【０１０４】
図１０の構成から明らかなように、差動増幅器７０は、抵抗７２３に抵抗７２４を加えた抵抗値と、抵抗７２２の抵抗値と、の比で決定される閾値に対して電圧検出動作を行う。この閾値を電圧検出閾値とする。
【０１０５】
一方、第２の差動増幅器７８は、抵抗７２４の抵抗値と、抵抗７２２に抵抗７２３を加えた抵抗値と、の比で決定される閾値に対して電源ＶＳＳをクランプする。この閾値をクランプ閾値とする。
【０１０６】
抵抗７２２〜７２４の構成から明らかなように、電圧検出閾値よりもクランプ閾値は大きな値である。
【０１０７】
上記の構成では電圧検出動作とクランプ動作とをそれぞれ個別の差動増幅器が担うため、すでに説明した実施形態のセレクタ７７が不要となり、制御に関わる回路が省略できる。
【０１０８】
二次電池３が接続され時計回路システム１００が通常動作をしている状態から二次電池３を取り外した状態を図１１に示すが、すでに説明した実施形態のセレクタ７７による電圧検出閾値（第１レベル、第２レベル）の可変がなくなって固定値になっていること以外は同じなので詳細な説明は省略する。
【実施例５】
【０１０９】
［第５の実施形態の説明：図１２、図１３］
次に、電子回路の第５の実施形態の電圧検出回路７とスイッチ回路８との構成及び動作を図１２、図１３を用いて説明する。この例は、第４の実施形態の変形例である。
まず初めに、構成を図１２を用いて説明するが、すでに説明した実施形態と異なる部分について説明する。
【０１１０】
図１２に示すように、電圧モニタ部７２は、図２に示す第１の実施形態と同様な構成になっている。つまり、抵抗７２２と抵抗７２３とが、ＮＭＯＳトランジスタで構成されるスイッチ７２１を介して基準電源ＶＤＤと電源ＶＳＳとの間に直列に接続されている。
【０１１１】
抵抗７２２と抵抗７２３との接点である電圧モニタ部出力７２ａは、差動増幅器７０のマイナス入力端子と、第２の差動増幅器７８のマイナス入力端子とに接続している。
【０１１２】
ここで、第２の差動増幅器７８は、両入力端子にオフセットが与えられている。すなわち、マイナス入力端子の電圧がプラス入力端子の電圧より所定電圧以上小さくなったときに基準電源ＶＤＤ側の電圧を出力する。
【０１１３】
第４の実施形態で説明した電圧モニタ部７２では、３つの抵抗を使って検出電圧閾値及びクランプ閾値を作り出していたが、この第５の実施形態では、第１の実施形態と同様に２つの抵抗でだけで検出電圧閾値を設定できる。これは、第２の差動増幅器７８がもつ入力端子間のオフセットにより、電圧検出閾値より大きな電圧のクランプ閾値を作り出すことができるためである。
【０１１４】
第２の差動増幅器７８にオフセットを与える方法はさまざまであるが、一例をあげると、図１３に示すような手法で実現できる。
【０１１５】
図１３は一般的な差動増幅器を示す回路図である。ここで、差動入力を構成するＰＭＯＳトランジスタＭＰ１、ＭＰ２のゲートは、それぞれ差動増幅器７８のプラス入力端子、マイナス入力端子を構成している。ＰＭＯＳトランジスタＭＰ１、ＭＰ２のゲート長が同一サイズとすればＰＭＯＳトランジスタＭＰ１のゲート幅をＰＭＯＳトランジスタＭＰ２のゲート幅よりも大きくすることでオフセットを与えることが可能となる。
【０１１６】
図１２に示す第５の実施形態の動作は、すでに説明した第４の実施形態（図１１参照）と同様なので省略する。
【実施例６】
【０１１７】
［第６の実施形態の説明：図１４、図１５］
次に、電子回路の第６の実施形態の電圧検出回路７とスイッチ回路８との構成及び動作を図１４、図１５を用いて説明する。
【０１１８】
すでに説明した第１の実施形態から第５の実施形態では、電圧検出回路７は電源ＶＳＳで駆動するものとしていたが、電圧検出回路７とスイッチ回路８とを時計回路システム１００から切り離して構成することも可能である。その例が、この第６の実施形態である。
【０１１９】
すでに説明しているように、電子時計等の電子機器は低消費電力化の流れがある。このため、これらに搭載される電子回路も半導体装置化して低消費電力化に対応する流れがある。
【０１２０】
第６の実施形態の例は、時計回路システム１００を１チップの半導体装置（以降、時計回路システムチップと呼称する）で構成し、電圧検出回路７とスイッチ回路８とを充電システムとして別チップの半導体装置（以降、充電チップと呼称する）で構成するものである。
【０１２１】
ところで、時計回路システムチップは、搭載される電子時計の仕様に応じてシステム変更し、複数品種として展開されることが多い。もちろん、時計回路システムチップは、ソーラーセルなどの発電手段を搭載していない電子時計に展開されることもある。そのような場合は、充電システムに関わるブロックは不要になるので、その分を削減すれば、チップサイズも縮小し、チップコストが下がる。
【０１２２】
このようなとき、充電システムを充電チップとして複数品種に対応できる時計回路システムチップに対しての共通部品とすれば、２つのチップを用いたとしても量産効果により全体のチップコストを下げることができる。
このようなことから、この第６の実施形態は、トータルコストの削減効果が期待できる構成と言える。
【０１２３】
まず初めに、構成を図１４を用いて構成を説明する。
図１４において、９は時計回路システムチップ、１０は充電チップである。ソーラーセル２は充電チップ１０に接続しており、その発電電圧ＶＳＣと基準電源ＶＤＤとで充電チップ１０内の電圧検出回路７とスイッチ回路８とを駆動させる。そして、時計回路システムチップ９に発電電圧ＶＳＣを供給する。
【０１２４】
時計回路システムチップ９は、時計回路１と逆流防止ダイオード６とを備えている。充電チップ１０から供給された発電電圧ＶＳＣを、逆流防止ダイオード６を介して電源ＶＳＳとしており、この電源ＶＳＳと基準電源ＶＤＤとで負荷４を駆動すると共に、これら２つの電源の間に安定化コンデンサ５と二次電池３とが接続されている。
【０１２５】
半導体装置化しているのは時計回路システムチップ９の部分であって、負荷４、安定化コンデンサ５、二次電池３は、この時計回路システムチップ９を搭載する電子回路の基板などに構成する。
【０１２６】
充電チップ１０内の電圧検出回路７とスイッチ回路８とは、すでに説明した第１の実施形態から第５の実施形態の構成を適用してもよい。
【０１２７】
電圧検出のサンプリング信号については、時計回路システムチップ９から供給する構成としても、充電チップ１０内部で生成する構成としても、どちらでも構わない。
【０１２８】
次に、図１４の充電チップ１０の動作について図１５を用いて説明する。
ここで、説明を簡略化するために充電チップ１０は、構成の簡単な第１の実施形態の図２に示す電圧検出回路７とスイッチ回路８とを用いるものとする。ただしこの例では、両者の電源は発電電圧ＶＳＣとなることに注意されたい。
【０１２９】
図１５において、ソーラーセル２が発電すると発電電圧ＶＳＣの電圧が上昇する。時刻Ｔ１において電圧検出回路７が発電電圧ＶＳＣをサンプリングするタイミングとなった場合、発電電圧ＶＳＣが電圧検出閾値を越えているため検出状態となり、スイッチ回路８が活性化される。
【０１３０】
スイッチ回路８は、電圧検出閾値を超えた分のソーラーセル２の発電を放電するので発電電圧ＶＳＣが低下するが、検出状態ではスイッチ回路８は常時稼動しているため、発電電圧ＶＳＣが電圧検出閾値を下回るとすぐに放電電流が小さくなるように働く。
【０１３１】
その結果、発電電圧ＶＳＣは再び上昇するが、再度電圧検出閾値を超えると、再び放電電流が大きくなり、発電電圧ＶＳＣが低下する。
【０１３２】
このように、検出状態へ移行した直後は、発電電圧ＶＳＣはリップルを生じながらやがて電圧検出閾値に収束して、ソーラーセル２の発電をクランプする。
【０１３３】
図１５では、時刻Ｔ２でのサンプリングタイミングでは検出状態を維持しており、時刻Ｔ３のサンプリングタイミングではソーラーセル２の発電が低下し非検出状態となってスイッチ回路８が非活性化している様子を示している。
【０１３４】
［変形例の説明：図１６］
ここで、図１４に示す第６の実施形態の変形例を図１６を用いて説明する。
図１４に示す第６の実施形態では、時計回路システムチップ９に逆流防止ダイオード６を含めていたが、図１６に示す変形例では、充電チップ１０に内蔵する構成とした。
【０１３５】
図１６の構成では、逆流防止ダイオード６が無い分、さらに時計回路システムチップ９のチップサイズ縮小効果が得られる。
【０１３６】
なお、この変形例の動作は、第６の実施形態と同じであるから、図１５を参照するなどして理解されたい。
【０１３７】
第６の実施形態では、第１の実施形態の電圧検出回路７とスイッチ回路８とを例にして説明したが、もちろん他の実施形態の電圧検出回路７とスイッチ回路８とを適用してもかまわない。
【０１３８】
以上、６つの実施形態に分けて本発明の電子回路を説明した。ここで本発明の電子回路の構成と効果をまとめると、次のようになる。
【０１３９】
本発明の電子回路は、発電電圧ＶＳＣ又は電源電圧ＶＳＳが、時計回路１や負荷４が動作できる動作電圧以上でありこれらが破壊する破壊電圧以下となる所定の電圧閾値に達したときに制御信号７ａを出力する、制御回路となる電圧検出回路７を備えている。
【０１４０】
この電圧検出回路７は、所定の電圧閾値であり一定の電圧出力をする基準電圧源７１の出力と、発電電圧ＶＳＣ又は電源電圧ＶＳＳとの差分である電圧モニタ部７２の出力と、に応じてスイッチ回路８が放電する量を変える。
【０１４１】
スイッチ回路８は、単に開閉するだけのスイッチ操作をするわけではなく、このように電圧検出回路７の出力により制御され、電源電圧ＶＳＳを所定の収束電圧値に収束させるのである。
【０１４２】
所定の電圧閾値を上回る分の発電だけをいわばアナログ的に放電するので、電源電圧ＶＳＳは所定の電圧閾値でクランプされ、周期的な電源電圧ＶＳＳの上昇下降をせず絶対最大定格を超える電圧の発生を防止することができるのである。
【産業上の利用可能性】
【０１４３】
本発明の電子回路は、製造工程中やアフターサービスなどの修理中に回路を破壊してしまうことがないから、製造や修理時の信頼性を損なわない。ソーラーセル等の発電源を二次電池に充電して駆動する電子機器全般に好適である。
【符号の説明】
【０１４４】
１００ 時計回路システム
１ 時計回路
２ ソーラーセル
３ 二次電池
４ 負荷
５ 安定化コンデンサ
６ 逆流防止ダイオード
７ 電圧検出回路
８ スイッチ回路
９ 時計回路システムチップ
１０ 充電チップ
７０、７８ 差動増幅器
７１ 基準電圧源
７２ 電圧モニタ部
７３ コンパレータ
７４ ラッチ回路
７７ セレクタ
８１ 放電手段
Ｐ１ サンプリング信号
Ｐ２ 電圧検出結果
ＶＤＤ 基準電源（ＧＮＤ）
ＶＳＳ 電源（負電源）
ＶＳＣ 発電電圧
【特許請求の範囲】
【請求項１】
摂取した自然エネルギに応じてその出力電圧である発電電圧が変化する発電手段と、
前記発電手段に並列に接続すると共に制御信号によって前記発電電圧を放電するように動作するスイッチ回路と、
を有し、
前記スイッチ回路の両端の電圧を直接又は逆流防止手段を介して回路システムの電源電圧を出力する発電機能を有する機器用の電子回路であって、
前記発電電圧又は前記電源電圧が、前記回路システムが動作できる動作電圧以上であり前記回路システムが破壊する破壊電圧以下となる所定の電圧閾値に達したときに前記制御信号を出力する制御回路を備え、
前記制御回路は、前記所定の電圧閾値と前記発電電圧又は前記電源電圧との差分に応じて前記スイッチ回路が放電する量を変え、前記電源電圧を所定の収束電圧値に収束させることを特徴とする発電機能を有する機器用の電子回路。
【請求項２】
前記制御回路は、前記発電電圧又は前記電源電圧が前記所定の電圧閾値より小さいときに前記スイッチ回路の動作を停止させることを特徴とする請求項１に記載の発電機能を有する機器用の電子回路。
【請求項３】
前記スイッチ回路は、前記発電電圧又は前記電源電圧が前記所定の電圧閾値より大きいときに動作を開始することを特徴とする請求項１又は２に記載の発電機能を有する機器用の電子回路。
【請求項４】
前記制御回路は、一方の入力に前記所定の電圧閾値を上限値とする一定電圧を入力し、他方の入力に前記発電電圧又は前記電源電圧を上限値とする所定の電圧を入力し、これら２つの入力の差分に応じた前記制御信号を出力する差動増幅器を備えることを特徴とする請求項１から３のいずれか１つに記載の発電機能を有する機器用の電子回路。
【請求項５】
前記電源電圧が前記所定の電圧閾値より低下したとき、前記スイッチ回路を切り離す切り離し回路を設けることを特徴とする請求項１から４のいずれか１つに記載の発電機能を有する機器用の電子回路。
【請求項１】
摂取した自然エネルギに応じてその出力電圧である発電電圧が変化する発電手段と、
前記発電手段に並列に接続すると共に制御信号によって前記発電電圧を放電するように動作するスイッチ回路と、
を有し、
前記スイッチ回路の両端の電圧を直接又は逆流防止手段を介して回路システムの電源電圧を出力する発電機能を有する機器用の電子回路であって、
前記発電電圧又は前記電源電圧が、前記回路システムが動作できる動作電圧以上であり前記回路システムが破壊する破壊電圧以下となる所定の電圧閾値に達したときに前記制御信号を出力する制御回路を備え、
前記制御回路は、前記所定の電圧閾値と前記発電電圧又は前記電源電圧との差分に応じて前記スイッチ回路が放電する量を変え、前記電源電圧を所定の収束電圧値に収束させることを特徴とする発電機能を有する機器用の電子回路。
【請求項２】
前記制御回路は、前記発電電圧又は前記電源電圧が前記所定の電圧閾値より小さいときに前記スイッチ回路の動作を停止させることを特徴とする請求項１に記載の発電機能を有する機器用の電子回路。
【請求項３】
前記スイッチ回路は、前記発電電圧又は前記電源電圧が前記所定の電圧閾値より大きいときに動作を開始することを特徴とする請求項１又は２に記載の発電機能を有する機器用の電子回路。
【請求項４】
前記制御回路は、一方の入力に前記所定の電圧閾値を上限値とする一定電圧を入力し、他方の入力に前記発電電圧又は前記電源電圧を上限値とする所定の電圧を入力し、これら２つの入力の差分に応じた前記制御信号を出力する差動増幅器を備えることを特徴とする請求項１から３のいずれか１つに記載の発電機能を有する機器用の電子回路。
【請求項５】
前記電源電圧が前記所定の電圧閾値より低下したとき、前記スイッチ回路を切り離す切り離し回路を設けることを特徴とする請求項１から４のいずれか１つに記載の発電機能を有する機器用の電子回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−２１００１０（Ｐ２０１２−２１００１０Ａ）
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願番号】特願２０１１−７２２９６（Ｐ２０１１−７２２９６）
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【出願人】（３０７０２３３７３）シチズン時計株式会社 (227)
【Ｆターム（参考）】
【公開日】平成２４年１０月２５日（２０１２．１０．２５）
【国際特許分類】
【出願日】平成２３年３月２９日（２０１１．３．２９）
【出願人】（０００００１９６０）シチズンホールディングス株式会社 (1,939)
【出願人】（３０７０２３３７３）シチズン時計株式会社 (227)
【Ｆターム（参考）】
[ Back to top ]