電子部品の製造方法
【課題】電歪クラックの発生を精度良く検出することによりスクリーングを適切に行ない、製造歩留まりを向上させることが可能な電子部品の製造方法を提供すること。
【解決手段】積層セラミックスコンデンサ１（被検査体）について、耐電圧検査及びクラック検査を行う（ステップＳ１３）。ここでは、積層セラミックスコンデンサの定格電圧を超える所定の試験電圧を印加し、絶縁破壊又は破損がないかを調べる（耐電圧検査）。さらに、被検査体に電歪クラックが発生したか否かを調べる（クラック検査）。これらの結果に基づいて、被検査体をスクリーニングする。クラック検査では、まず、耐電圧試験として上記所定の試験電圧を印加する際に、被検査体の積層方向での変位量を測定する。そして、被検査体７の測定面の略中央部Ｐにおける変位量の変化率に基づいてクラックの有無を判断してスクリーニングする。
【解決手段】積層セラミックスコンデンサ１（被検査体）について、耐電圧検査及びクラック検査を行う（ステップＳ１３）。ここでは、積層セラミックスコンデンサの定格電圧を超える所定の試験電圧を印加し、絶縁破壊又は破損がないかを調べる（耐電圧検査）。さらに、被検査体に電歪クラックが発生したか否かを調べる（クラック検査）。これらの結果に基づいて、被検査体をスクリーニングする。クラック検査では、まず、耐電圧試験として上記所定の試験電圧を印加する際に、被検査体の積層方向での変位量を測定する。そして、被検査体７の測定面の略中央部Ｐにおける変位量の変化率に基づいてクラックの有無を判断してスクリーニングする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品の製造方法に関する。
【背景技術】
【０００２】
この種の電子部品の製造方法として、絶縁層と導体層とを積層し焼成一体化したペレットを有する積層型電子部品の、ペレットの内部構造の良否を超音波顕微鏡で検査する超音波検査工程を含む積層型電子部品の製造方法が知られている（例えば、特許文献１参照）。
【特許文献１】特開平５−３６５６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１に記載された超音波検査工程は、積層型電子部品に超音波を照射して、反射した音波の強度や時間などを検出することにより、積層型電子部品を破壊することなく、内部に発生したクラックを発見するものである。
【０００４】
ところで、電子部品の内部に発生するクラックには、誘電体材料の電歪現象に起因するものがある。すなわち、電圧印加で生ずる歪み（電歪）により、誘電体層にクラックが生じることがある。電歪現象により発生するクラック（以下、電歪クラックと称する）は、１μm程度の極めて微小なクラックであることが多い。このため、超音波探傷技術を用いた検査では、電歪クラックを精度良く検出できず、スクリーニングを適切に行うことができない懼れがある。
【０００５】
本発明は、電歪クラックの発生を精度良く検出することによりスクリーングを適切に行ない、製造歩留まりを向上させることが可能な電子部品の製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明者らは、上記課題を達成するために鋭意検討をした結果、誘電体層と電極層とが積層されてなる積層体では、内部に電歪クラックが発生した場合、電圧を印加したときの積層体の積層方向での変位量の印加電圧に対する変化率に変化が見られることを見出し、本発明に至った。
【０００７】
本発明は、誘電体層と電極層とが積層されてなる積層体を有する電子部品の製造方法であって、所定の電圧を印加していく耐電圧試験の際に、所定の電圧を印加しながら積層体の積層方向に交わる一面の所定位置における積層方向での変位量を測定する工程と、変位量の印加電圧に対する変化率に基づいて電歪クラックの発生の有無を判断しスクリーニングする工程と、を備えることを特徴とする。
【０００８】
本発明では、耐電圧試験のときに、所定の電圧を印加しながら積層体の積層方向に交わる一面の所定位置における積層方向での変位量を測定している。そして、測定された変位量の印加電圧に対する変化率に基づいて電歪クラックの発生の有無を判断し、スクリーニングしている。このため、電歪クラックが発生したことを精度良く検出し、スクリーングを適切に行うことができる。この結果、電歪クラックが発生した被検査体を確実に取り除くことができ、製造歩留まりを向上させることができる。また、本発明では、耐電圧試験と同時に積層体の積層方向での変位量を測定するので、工程を簡略化することができる。
【０００９】
好ましくは、スクリーニングする工程において、変位量を印加電圧に対して２階微分した値のＳＮ比に基づいて、該ＳＮ比が１より大きい場合に電歪クラックが発生しているとして判断する。この場合には、変位量の印加電圧に対する変化率に基づいてクラックの有無を判断する際に、簡便に判断することができる。
【００１０】
好ましくは、変位量の測定には、レーザ変位計を用いる。この場合には、より正確に変位量を測定できるので、さらに確実にクラックの有無を判断することができる。
【発明の効果】
【００１１】
本発明によれば、電歪クラックを精度良く検出することによりスクリーングを適切に行ない、製造歩留まりを向上させることが可能な電子部品の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１３】
図１は、本実施形態に係る製造方法が適用される積層セラミックスコンデンサの断面図である。この積層セラミックスコンデンサ１は、誘電体層２と内部電極層３とが交互に積層された略直方体の積層体４と、この積層体４の積層方向に交わる方向の両端面に形成された各端子電極５，６とを備える。
【００１４】
誘電体層２は、電歪特性を有する例えば、ＢａＴｉＯ３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ３系、（Ｂａ，Ｃａ）ＴｉＯ３系などの誘電体材料からなり、内部電極層３に挟まれる誘電体層２の厚みは、例えば、１８．５μｍに薄層化されている。また、内部電極層３は、誘電体材料の種類により異なるが、Ｎｉ、Ｃｕなどの卑金属材料やＰｔ，Ａｇなどの貴金属材料からなり、誘電体層２を介して対向配置される。この対向配置される各内部電極層３は、各々別々の各端面に引き出され各端子電極５，６に電気的に接続される。各端子電極５，６は多層化されており、積層体４に接する部分では、例えば、Ｃｕ，Ｎｉ、Ａｇ−Ｐｄなどを用い、その外側にはＮｉ−Ｓｎなどのめっきが施される。
【００１５】
続いて、図２を参照して、本実施形態に係る積層セラミックスコンデンサの製造方法について説明する。図２は、本実施形態に係る積層セラミックスコンデンサの製造方法のフローを示す図である。
【００１６】
積層セラミックスコンデンサ１の製造においては、まず、誘電体層２を形成するためのセラミックスペースト、内部電極層３を形成するための内部電極ペーストをそれぞれ準備する。
【００１７】
セラミックスペーストは、誘電体層２を構成する誘電体材料の原料に有機ビヒクルなどを混合・混錬して得ることができる。誘電体材料の原料としては、例えば、誘電体材料が上述したような各種の複合酸化物系材料である場合は、当該複合酸化物に含まれる各金属原子の酸化物、炭酸塩、硝酸塩、水酸化物、有機金属化合物などの組み合わせが挙げられる。
【００１８】
有機ビヒクルは、バインダー及び溶剤を含むものである。バインダーとしては、例えば、エチルセルロース、ポリビニルブチラール、アクリル樹脂などが挙げられる。また、溶剤としては、例えば、テルピネオール、ブチルカルビトール、アセトン、トルエン、キシレン、エタノール、メチルエチルケトンなどの有機溶剤が挙げられる。
【００１９】
また、セラミックスペーストは、上記以外に各種分散剤、可塑剤、誘電体、ガラスフリット、絶縁体などが必要に応じて含有されていてもよい。
【００２０】
内部電極ペーストは、内部電極層３を構成するための導電材料と有機ビヒクルとを混合・混錬したものである。導電材料としては、上述したような金属材料を用い、球状やリン片状などの種々の形状のものを適用できる。また、内部電極ペースト中には、必要に応じて無機化合物を適量含有させることが好ましい。これにより、後述する焼成時において、セラミックスグリーンシート及び内部電極ペースト層の体積変化の差を小さくして、これに起因する応力の発生を低減することができる。その結果、この応力に基づくクラックや反りなどの不具合を抑制することが可能となる。
【００２１】
有機ビヒクルは、バインダー及び溶剤を含むものである。バインダーとしては、例えば、エチルセルロース、アクリル樹脂、ポリビニルブチラール、ポリビニルアセタール、ポリビニルアルコール、ポリオレフィン、ポリウレタン、ポリスチレン、またはこれらの共重合体などが挙げられる。溶剤としては、例えば、テルピネオール、ブチルカルビトール、ケロシン、アセトンなどが挙げられる。
【００２２】
内部電極ペースト中には、適宜、可塑剤を含有させてもよい。可塑剤としては、例えば、フタル酸ベンジルブチル（ＢＢＰ）などのフタル酸エステル、アジピン酸、リン酸エステル、グリコール類などが適用できる。
【００２３】
続いて、上述したセラミックスペースト及び内部電極ペーストを準備した後、まず、例えば、ＰＥＴなどからなるキャリアシート上にセラミックスペーストをドクターブレード法などの公知の方法でセラミックスグリーンシートを形成する（ステップＳ１：シート成形工程）。そして、セラミックスグリーンシート上に内部電極ペーストをスクリーン印刷法などの公知の方法で複数の内部電極パターンを形成する（ステップＳ３：内部電極形成工程）。
【００２４】
続いて、内部電極パターンが形成されたセラミックスグリーンシートを所定の大きさに揃えて所定の枚数で積層し、積層方向から加圧してグリーン積層体を得る（ステップＳ５：積層・プレス工程）。そして、グリーン積層体を切断機で所定の大きさのチップに切断しグリーンチップを得る（ステップＳ７：切断工程）。
【００２５】
続いて、グリーンチップから、各部に含まれるバインダーを除去した後（脱バインダー）、このグリーンチップを焼成する（ステップＳ９：焼成工程）。この焼成により、セラミックスグリーンシートから誘電体層２が、また、内部電極ペースト層から内部電極層３がそれぞれ形成された積層体４が得られる。脱バインダーは、グリーンチップを、空気中、又は、Ｎ２及びＨ２の混合ガスなどの還元雰囲気中で、２００〜６００℃程度に加熱することにより行うことができる。また、焼成は、脱バインダー後のグリーンチップを、例えば、還元雰囲気下で１１００〜１３００℃程度に加熱することにより行うことができる。そして、かかるグリーンチップの焼成後、得られた焼成物に、必要に応じて８００〜１１００℃、２〜１０時間保持するアニール処理を施す。
【００２６】
続いて、積層体４の両端部に導電性ペーストを塗布して焼付けし、さらにめっきを施すことにより端子電極５，６を形成する（ステップＳ１１：端子電極形成工程）。導電性ペーストは、Ｃｕを主成分とする金属粉末にガラスフリット及び有機ビヒクルを混合したものを用いることができる。金属粉末は、Ｎｉ、Ａｇ−ＰｄあるいはＡｇを主成分とするものであってもよい。めっきは、Ｎｉ，Ｓｎ，Ｎｉ−Ｓｎ合金，Ｓｎ−Ａｇ合金，Ｓｎ−Ｂｉ合金などの金属めっきを施すことができる。また、金属めっきは、例えば、ＮｉとＳｎとで２層以上形成した多層構造としても良い。以上により、図１に示されるような構成の複数の積層セラミックスコンデンサ１が得られる。
【００２７】
続いて、得られた積層セラミックスコンデンサ１（被検査体）について、耐電圧検査及びクラック検査を行う（ステップＳ１３：耐電圧及びクラック検査工程）。ここでは、耐電圧試験、すなわち積層セラミックスコンデンサの定格電圧を超える所定の試験電圧を印加し、絶縁破壊又は破損がないかを調べる（耐電圧検査）。さらに、被検査体に電歪クラックが発生したか否かを調べる（クラック検査）。そして、これらの結果に基づいて、被検査体をスクリーニングする。
【００２８】
以下、図３及び図４を参照して、クラック検査について、詳細に説明する。図３は、耐電圧及びクラック検査工程における測定装置の概略を示す図である。図４は、図３に示す測定装置による被検査体の測定位置を示す図である。耐電圧試験自体については、既知であるため、詳細な説明は省略する。
【００２９】
まず、耐電圧試験として上記所定の試験電圧を印加する際に、被検査体の積層方向での変位量を測定する。ここでは、被検査体７を所定の冶具（図示せず）に、被検査体７の積層方向に交わる測定面が上方を向くように固定し、各端子電極５，６に外部端子８，９を電気的に接続する。次に、外部端子８，９を介して、被検査体７に昇圧可能な電源１１から上記所定の試験電圧を印加する。試験電圧は、所定の昇圧速度（例えば、１００Ｖ／ｓｅｃ）にて印加する。上記所定の昇圧速度は、１００Ｖ／ｓｅｃよりも高くてもよく、例えば、１００Ｖ／０．１ｓｅｃであってもよい。
【００３０】
そして、昇圧の開始と同時に被検査体７の上方に配置されたレーザ変位計１２により、被検査体７の測定面における積層方向での変位量を測定する。ここで使用するレーザ変位計１２は市販のものを使用することができる。図４に示されるように変位量の測定位置は、被検査体７の測定面における、略中央部Ｐに設定されている。変位量の測定位置は、略中央部Ｐ１に限られることなく、任意に設定することができる。例えば、積層方向から見たときに内部電極層３の側端部に対応する略角部に変位量の測定位置を設定してもよい。
【００３１】
そして、変位計測定器１３により出力された、被検査体７の測定面の略中央部Ｐにおける変位量の変化率に基づいてクラックの有無を判断してスクリーニングする。具体的には、測定位置（略中央部Ｐ）における変位量を印加電圧に対して２階微分した値のＳＮ比を算出し、算出したＳＮ比が１より大きい場合に電歪クラックが発生していると判断し、算出したＳＮ比が１以下の場合に電歪クラックが発生していないと判断する。
【００３２】
電歪効果を有する誘電体材料を用いた積層セラミックスコンデンサは、端子電極に電圧を印加すると、印加電圧に応じて内部電極に挟まれた誘電体層が積層方向に沿って伸びることが知られている。したがって、測定位置Ｐも印加電圧に応じて積層方向に所定量変位することとなるが、本発明者らが検討した結果、後述するように、積層セラミックスコンデンサの内部に電歪クラックが発生すると、印加電圧に対する積層方向での変位量の変化が特異的に変化することを見出した。
【００３３】
そのため、測定位置における積層方向での変位量の印加電圧に対する変化に特異的な変化が見られる場合には、被検査体には電歪クラックが発生したと判断することができる。一方で、測定位置における積層方向での変位量の印加電圧に対する変化に特異的な変化が見られない場合には、被検査体には電歪クラックが発生しなかったと判断することができる。
【００３４】
本実施形態では、積層方向での変位量の印加電圧に対する変化に特異的な変化が見られるか否かを、測定位置（略中央部Ｐ）における変位量を印加電圧に対して２階微分した値のＳＮ比に基づいて判断している。ＳＮ比が１より大きい場合には、特異的な変化が見られるとし、電歪クラックが発生したと判断する。ＳＮ比が１以下である場合には、特異的な変化が見られないとし、電歪クラックが発生してなかったと判断する。測定位置における変位量を印加電圧に対して１階微分した値に基づいて判断することもできるが、２階微分した値に基づいて判断する方が、より適切に特異的な変化が見られるか否かを判断することができる。
【００３５】
続いて、耐電圧試験及びクラックの有無によりスクリーニングされた被検査体について、その外観を検査（ステップＳ１５：外観検査工程）する。外観検査は、カメラや目視により被検査体の外観に欠けた部分などが存在しないかを確認するものである。外観検査によりスクリーニングされた良品被検査体が積層セラミックスコンデンサとして、出荷されることとなる。
【００３６】
以上のように、本実施形態によれば、耐電圧試験のときに、所定の試験電圧を印加しながら被検査体７（積層セラミックスコンデンサ１）の積層体４の積層方向に交わる一面の所定位置（略中央部Ｐ）における積層方向での変位量を測定している。そして、測定された変位量の印加電圧に対する変化率に基づいて電歪クラックの発生の有無を判断し、スクリーニングしている。このため、極めて微小な電歪クラックが発生していても当該電歪クラックの発生を精度良く検出し、スクリーングを適切に行うことができる。この結果、電歪クラックが発生した被検査体７を確実に取り除くことができ、製造歩留まりを向上させることができる。
【００３７】
本実施形態では、被検査体７（積層セラミックスコンデンサ１）の耐電圧試験と同時に積層体４の積層方向での変位量を測定するので、変位量を測定するためだけに所定の電圧を印加する必要はなく、検査工程を簡略化することができる。
【００３８】
本実施形態では、クラック検査工程において、変位量を印加電圧に対して２階微分した値のＳＮ比に基づいて、該ＳＮ比が１より大きい場合にクラックが存在しているとして判断している。これにより、変位量の印加電圧に対する変化率に基づいてクラックの有無を判断する際に、簡便且つより一層適切に判断することができる。
【００３９】
本実施形態では、レーザ変位計を用いて変位量を測定している。これにより、より正確に変位量を測定できるので、さらに確実にクラックの有無を判断することができる。
【実施例１】
【００４０】
続いて、本発明に係る電子部品の製造方法について、実施例を示して更に詳細に説明する。なお、本発明はこれらの実施例に限定されるものではない。
【００４１】
まず、上述した手順により被検査体となる複数の積層セラミックスコンデンサを得た。ここで、積層セラミックスコンデンサは、ＢａＴｉＯ２系の高誘電率セラミックスを誘電体材料として用いた容量が０．４７μＦ、定格電圧１６Ｖ、層間厚み２．６μｍの１６０８形状（長さ１．６ｍｍ、幅０．８ｍｍ、高さ０．８ｍｍ）のものである。
【００４２】
続いて、複数の被検査体７に定格電圧１６Ｖを超える１００Ｖの試験電圧を印加して耐電圧試験を行ない、同時に、各被検査体７の積層方向での変位量を測定した。
【００４３】
試験電圧の印加及び変位量の測定は、上述したように図３に示される測定装置を用いて以下のような手順で変位量を測定した。まず、被検査体７を冶具により被検査体７の積層方向に交わる測定面が上側を向くように各端子電極を狭持して測定装置の支持台に固定し、冶具に電源１１から延びた外部端子８，９を電気的に接続した。そして、被検査体７に電源１１から５０Ｖ／ｓｅｃの昇圧速度で１００Ｖまで電圧を印加して、被検査体７の上方に配置されたレーザ変位計（株式会社キーエンス社製 ＬＫ−Ｇ１０）１２により、被検査体７の測定面における積層方向での変位量を測定した。測定は、図４に示される測定面の略中央部Ｐについて行った。
【００４４】
図５に測定結果を示す。図５は、試験電圧に対する変位量の変化を示す線図である。また、変位量を印加電圧に対して１階微分した結果を図６に示し、変位量を印加電圧に対して２階微分した結果を図７に示す。
【００４５】
図５〜７にて実線で示される特性を示すサンプルを研磨しながら断面を観察したところ、クラックが発生していることが確認された。これに対して、図５〜７にて破線で示される特性を示すサンプルを研磨しながら断面を観察したところ、クラックが発生していないことが確認された。
【００４６】
以上により、積層方向での変位量の印加電圧に対する変化率に基づいて、電歪クラックの発生の有無を判断することができることが分かった。
【図面の簡単な説明】
【００４７】
【図１】本実施形態に係る製造方法が適用される積層セラミックスコンデンサの断面図である。
【図２】本実施形態に係る積層セラミックスコンデンサの製造方法のフローを示す図である。
【図３】本実施形態に係る製造方法の耐電圧及びクラック検査工程における測定装置の概略を示す図である。
【図４】図３に示す測定装置による被検査体の測定箇所を示す図である。
【図５】試験電圧に対する変位量の変化を示す線図である。
【図６】変位量を印加電圧に対して１階微分した結果を示す線図である。
【図７】変位量を印加電圧に対して２階微分した結果を示す線図である。
【符号の説明】
【００４８】
１…積層セラミックスコンデンサ、２…誘電体層、３…内部電極層、４…積層体、５，６…端子電極、７…被検査体、８，９…外部端子、１１…電源、１２…レーザ変位計、１３…変位計測定器。
【技術分野】
【０００１】
本発明は、電子部品の製造方法に関する。
【背景技術】
【０００２】
この種の電子部品の製造方法として、絶縁層と導体層とを積層し焼成一体化したペレットを有する積層型電子部品の、ペレットの内部構造の良否を超音波顕微鏡で検査する超音波検査工程を含む積層型電子部品の製造方法が知られている（例えば、特許文献１参照）。
【特許文献１】特開平５−３６５６７号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
上記特許文献１に記載された超音波検査工程は、積層型電子部品に超音波を照射して、反射した音波の強度や時間などを検出することにより、積層型電子部品を破壊することなく、内部に発生したクラックを発見するものである。
【０００４】
ところで、電子部品の内部に発生するクラックには、誘電体材料の電歪現象に起因するものがある。すなわち、電圧印加で生ずる歪み（電歪）により、誘電体層にクラックが生じることがある。電歪現象により発生するクラック（以下、電歪クラックと称する）は、１μm程度の極めて微小なクラックであることが多い。このため、超音波探傷技術を用いた検査では、電歪クラックを精度良く検出できず、スクリーニングを適切に行うことができない懼れがある。
【０００５】
本発明は、電歪クラックの発生を精度良く検出することによりスクリーングを適切に行ない、製造歩留まりを向上させることが可能な電子部品の製造方法を提供することを課題とする。
【課題を解決するための手段】
【０００６】
本発明者らは、上記課題を達成するために鋭意検討をした結果、誘電体層と電極層とが積層されてなる積層体では、内部に電歪クラックが発生した場合、電圧を印加したときの積層体の積層方向での変位量の印加電圧に対する変化率に変化が見られることを見出し、本発明に至った。
【０００７】
本発明は、誘電体層と電極層とが積層されてなる積層体を有する電子部品の製造方法であって、所定の電圧を印加していく耐電圧試験の際に、所定の電圧を印加しながら積層体の積層方向に交わる一面の所定位置における積層方向での変位量を測定する工程と、変位量の印加電圧に対する変化率に基づいて電歪クラックの発生の有無を判断しスクリーニングする工程と、を備えることを特徴とする。
【０００８】
本発明では、耐電圧試験のときに、所定の電圧を印加しながら積層体の積層方向に交わる一面の所定位置における積層方向での変位量を測定している。そして、測定された変位量の印加電圧に対する変化率に基づいて電歪クラックの発生の有無を判断し、スクリーニングしている。このため、電歪クラックが発生したことを精度良く検出し、スクリーングを適切に行うことができる。この結果、電歪クラックが発生した被検査体を確実に取り除くことができ、製造歩留まりを向上させることができる。また、本発明では、耐電圧試験と同時に積層体の積層方向での変位量を測定するので、工程を簡略化することができる。
【０００９】
好ましくは、スクリーニングする工程において、変位量を印加電圧に対して２階微分した値のＳＮ比に基づいて、該ＳＮ比が１より大きい場合に電歪クラックが発生しているとして判断する。この場合には、変位量の印加電圧に対する変化率に基づいてクラックの有無を判断する際に、簡便に判断することができる。
【００１０】
好ましくは、変位量の測定には、レーザ変位計を用いる。この場合には、より正確に変位量を測定できるので、さらに確実にクラックの有無を判断することができる。
【発明の効果】
【００１１】
本発明によれば、電歪クラックを精度良く検出することによりスクリーングを適切に行ない、製造歩留まりを向上させることが可能な電子部品の製造方法を提供することができる。
【発明を実施するための最良の形態】
【００１２】
以下、添付図面を参照して、本発明の好適な実施形態について詳細に説明する。なお、説明において、同一要素又は同一機能を有する要素には、同一符号を用いることとし、重複する説明は省略する。
【００１３】
図１は、本実施形態に係る製造方法が適用される積層セラミックスコンデンサの断面図である。この積層セラミックスコンデンサ１は、誘電体層２と内部電極層３とが交互に積層された略直方体の積層体４と、この積層体４の積層方向に交わる方向の両端面に形成された各端子電極５，６とを備える。
【００１４】
誘電体層２は、電歪特性を有する例えば、ＢａＴｉＯ３系、Ｂａ(Ｔｉ，Ｚｒ)Ｏ３系、（Ｂａ，Ｃａ）ＴｉＯ３系などの誘電体材料からなり、内部電極層３に挟まれる誘電体層２の厚みは、例えば、１８．５μｍに薄層化されている。また、内部電極層３は、誘電体材料の種類により異なるが、Ｎｉ、Ｃｕなどの卑金属材料やＰｔ，Ａｇなどの貴金属材料からなり、誘電体層２を介して対向配置される。この対向配置される各内部電極層３は、各々別々の各端面に引き出され各端子電極５，６に電気的に接続される。各端子電極５，６は多層化されており、積層体４に接する部分では、例えば、Ｃｕ，Ｎｉ、Ａｇ−Ｐｄなどを用い、その外側にはＮｉ−Ｓｎなどのめっきが施される。
【００１５】
続いて、図２を参照して、本実施形態に係る積層セラミックスコンデンサの製造方法について説明する。図２は、本実施形態に係る積層セラミックスコンデンサの製造方法のフローを示す図である。
【００１６】
積層セラミックスコンデンサ１の製造においては、まず、誘電体層２を形成するためのセラミックスペースト、内部電極層３を形成するための内部電極ペーストをそれぞれ準備する。
【００１７】
セラミックスペーストは、誘電体層２を構成する誘電体材料の原料に有機ビヒクルなどを混合・混錬して得ることができる。誘電体材料の原料としては、例えば、誘電体材料が上述したような各種の複合酸化物系材料である場合は、当該複合酸化物に含まれる各金属原子の酸化物、炭酸塩、硝酸塩、水酸化物、有機金属化合物などの組み合わせが挙げられる。
【００１８】
有機ビヒクルは、バインダー及び溶剤を含むものである。バインダーとしては、例えば、エチルセルロース、ポリビニルブチラール、アクリル樹脂などが挙げられる。また、溶剤としては、例えば、テルピネオール、ブチルカルビトール、アセトン、トルエン、キシレン、エタノール、メチルエチルケトンなどの有機溶剤が挙げられる。
【００１９】
また、セラミックスペーストは、上記以外に各種分散剤、可塑剤、誘電体、ガラスフリット、絶縁体などが必要に応じて含有されていてもよい。
【００２０】
内部電極ペーストは、内部電極層３を構成するための導電材料と有機ビヒクルとを混合・混錬したものである。導電材料としては、上述したような金属材料を用い、球状やリン片状などの種々の形状のものを適用できる。また、内部電極ペースト中には、必要に応じて無機化合物を適量含有させることが好ましい。これにより、後述する焼成時において、セラミックスグリーンシート及び内部電極ペースト層の体積変化の差を小さくして、これに起因する応力の発生を低減することができる。その結果、この応力に基づくクラックや反りなどの不具合を抑制することが可能となる。
【００２１】
有機ビヒクルは、バインダー及び溶剤を含むものである。バインダーとしては、例えば、エチルセルロース、アクリル樹脂、ポリビニルブチラール、ポリビニルアセタール、ポリビニルアルコール、ポリオレフィン、ポリウレタン、ポリスチレン、またはこれらの共重合体などが挙げられる。溶剤としては、例えば、テルピネオール、ブチルカルビトール、ケロシン、アセトンなどが挙げられる。
【００２２】
内部電極ペースト中には、適宜、可塑剤を含有させてもよい。可塑剤としては、例えば、フタル酸ベンジルブチル（ＢＢＰ）などのフタル酸エステル、アジピン酸、リン酸エステル、グリコール類などが適用できる。
【００２３】
続いて、上述したセラミックスペースト及び内部電極ペーストを準備した後、まず、例えば、ＰＥＴなどからなるキャリアシート上にセラミックスペーストをドクターブレード法などの公知の方法でセラミックスグリーンシートを形成する（ステップＳ１：シート成形工程）。そして、セラミックスグリーンシート上に内部電極ペーストをスクリーン印刷法などの公知の方法で複数の内部電極パターンを形成する（ステップＳ３：内部電極形成工程）。
【００２４】
続いて、内部電極パターンが形成されたセラミックスグリーンシートを所定の大きさに揃えて所定の枚数で積層し、積層方向から加圧してグリーン積層体を得る（ステップＳ５：積層・プレス工程）。そして、グリーン積層体を切断機で所定の大きさのチップに切断しグリーンチップを得る（ステップＳ７：切断工程）。
【００２５】
続いて、グリーンチップから、各部に含まれるバインダーを除去した後（脱バインダー）、このグリーンチップを焼成する（ステップＳ９：焼成工程）。この焼成により、セラミックスグリーンシートから誘電体層２が、また、内部電極ペースト層から内部電極層３がそれぞれ形成された積層体４が得られる。脱バインダーは、グリーンチップを、空気中、又は、Ｎ２及びＨ２の混合ガスなどの還元雰囲気中で、２００〜６００℃程度に加熱することにより行うことができる。また、焼成は、脱バインダー後のグリーンチップを、例えば、還元雰囲気下で１１００〜１３００℃程度に加熱することにより行うことができる。そして、かかるグリーンチップの焼成後、得られた焼成物に、必要に応じて８００〜１１００℃、２〜１０時間保持するアニール処理を施す。
【００２６】
続いて、積層体４の両端部に導電性ペーストを塗布して焼付けし、さらにめっきを施すことにより端子電極５，６を形成する（ステップＳ１１：端子電極形成工程）。導電性ペーストは、Ｃｕを主成分とする金属粉末にガラスフリット及び有機ビヒクルを混合したものを用いることができる。金属粉末は、Ｎｉ、Ａｇ−ＰｄあるいはＡｇを主成分とするものであってもよい。めっきは、Ｎｉ，Ｓｎ，Ｎｉ−Ｓｎ合金，Ｓｎ−Ａｇ合金，Ｓｎ−Ｂｉ合金などの金属めっきを施すことができる。また、金属めっきは、例えば、ＮｉとＳｎとで２層以上形成した多層構造としても良い。以上により、図１に示されるような構成の複数の積層セラミックスコンデンサ１が得られる。
【００２７】
続いて、得られた積層セラミックスコンデンサ１（被検査体）について、耐電圧検査及びクラック検査を行う（ステップＳ１３：耐電圧及びクラック検査工程）。ここでは、耐電圧試験、すなわち積層セラミックスコンデンサの定格電圧を超える所定の試験電圧を印加し、絶縁破壊又は破損がないかを調べる（耐電圧検査）。さらに、被検査体に電歪クラックが発生したか否かを調べる（クラック検査）。そして、これらの結果に基づいて、被検査体をスクリーニングする。
【００２８】
以下、図３及び図４を参照して、クラック検査について、詳細に説明する。図３は、耐電圧及びクラック検査工程における測定装置の概略を示す図である。図４は、図３に示す測定装置による被検査体の測定位置を示す図である。耐電圧試験自体については、既知であるため、詳細な説明は省略する。
【００２９】
まず、耐電圧試験として上記所定の試験電圧を印加する際に、被検査体の積層方向での変位量を測定する。ここでは、被検査体７を所定の冶具（図示せず）に、被検査体７の積層方向に交わる測定面が上方を向くように固定し、各端子電極５，６に外部端子８，９を電気的に接続する。次に、外部端子８，９を介して、被検査体７に昇圧可能な電源１１から上記所定の試験電圧を印加する。試験電圧は、所定の昇圧速度（例えば、１００Ｖ／ｓｅｃ）にて印加する。上記所定の昇圧速度は、１００Ｖ／ｓｅｃよりも高くてもよく、例えば、１００Ｖ／０．１ｓｅｃであってもよい。
【００３０】
そして、昇圧の開始と同時に被検査体７の上方に配置されたレーザ変位計１２により、被検査体７の測定面における積層方向での変位量を測定する。ここで使用するレーザ変位計１２は市販のものを使用することができる。図４に示されるように変位量の測定位置は、被検査体７の測定面における、略中央部Ｐに設定されている。変位量の測定位置は、略中央部Ｐ１に限られることなく、任意に設定することができる。例えば、積層方向から見たときに内部電極層３の側端部に対応する略角部に変位量の測定位置を設定してもよい。
【００３１】
そして、変位計測定器１３により出力された、被検査体７の測定面の略中央部Ｐにおける変位量の変化率に基づいてクラックの有無を判断してスクリーニングする。具体的には、測定位置（略中央部Ｐ）における変位量を印加電圧に対して２階微分した値のＳＮ比を算出し、算出したＳＮ比が１より大きい場合に電歪クラックが発生していると判断し、算出したＳＮ比が１以下の場合に電歪クラックが発生していないと判断する。
【００３２】
電歪効果を有する誘電体材料を用いた積層セラミックスコンデンサは、端子電極に電圧を印加すると、印加電圧に応じて内部電極に挟まれた誘電体層が積層方向に沿って伸びることが知られている。したがって、測定位置Ｐも印加電圧に応じて積層方向に所定量変位することとなるが、本発明者らが検討した結果、後述するように、積層セラミックスコンデンサの内部に電歪クラックが発生すると、印加電圧に対する積層方向での変位量の変化が特異的に変化することを見出した。
【００３３】
そのため、測定位置における積層方向での変位量の印加電圧に対する変化に特異的な変化が見られる場合には、被検査体には電歪クラックが発生したと判断することができる。一方で、測定位置における積層方向での変位量の印加電圧に対する変化に特異的な変化が見られない場合には、被検査体には電歪クラックが発生しなかったと判断することができる。
【００３４】
本実施形態では、積層方向での変位量の印加電圧に対する変化に特異的な変化が見られるか否かを、測定位置（略中央部Ｐ）における変位量を印加電圧に対して２階微分した値のＳＮ比に基づいて判断している。ＳＮ比が１より大きい場合には、特異的な変化が見られるとし、電歪クラックが発生したと判断する。ＳＮ比が１以下である場合には、特異的な変化が見られないとし、電歪クラックが発生してなかったと判断する。測定位置における変位量を印加電圧に対して１階微分した値に基づいて判断することもできるが、２階微分した値に基づいて判断する方が、より適切に特異的な変化が見られるか否かを判断することができる。
【００３５】
続いて、耐電圧試験及びクラックの有無によりスクリーニングされた被検査体について、その外観を検査（ステップＳ１５：外観検査工程）する。外観検査は、カメラや目視により被検査体の外観に欠けた部分などが存在しないかを確認するものである。外観検査によりスクリーニングされた良品被検査体が積層セラミックスコンデンサとして、出荷されることとなる。
【００３６】
以上のように、本実施形態によれば、耐電圧試験のときに、所定の試験電圧を印加しながら被検査体７（積層セラミックスコンデンサ１）の積層体４の積層方向に交わる一面の所定位置（略中央部Ｐ）における積層方向での変位量を測定している。そして、測定された変位量の印加電圧に対する変化率に基づいて電歪クラックの発生の有無を判断し、スクリーニングしている。このため、極めて微小な電歪クラックが発生していても当該電歪クラックの発生を精度良く検出し、スクリーングを適切に行うことができる。この結果、電歪クラックが発生した被検査体７を確実に取り除くことができ、製造歩留まりを向上させることができる。
【００３７】
本実施形態では、被検査体７（積層セラミックスコンデンサ１）の耐電圧試験と同時に積層体４の積層方向での変位量を測定するので、変位量を測定するためだけに所定の電圧を印加する必要はなく、検査工程を簡略化することができる。
【００３８】
本実施形態では、クラック検査工程において、変位量を印加電圧に対して２階微分した値のＳＮ比に基づいて、該ＳＮ比が１より大きい場合にクラックが存在しているとして判断している。これにより、変位量の印加電圧に対する変化率に基づいてクラックの有無を判断する際に、簡便且つより一層適切に判断することができる。
【００３９】
本実施形態では、レーザ変位計を用いて変位量を測定している。これにより、より正確に変位量を測定できるので、さらに確実にクラックの有無を判断することができる。
【実施例１】
【００４０】
続いて、本発明に係る電子部品の製造方法について、実施例を示して更に詳細に説明する。なお、本発明はこれらの実施例に限定されるものではない。
【００４１】
まず、上述した手順により被検査体となる複数の積層セラミックスコンデンサを得た。ここで、積層セラミックスコンデンサは、ＢａＴｉＯ２系の高誘電率セラミックスを誘電体材料として用いた容量が０．４７μＦ、定格電圧１６Ｖ、層間厚み２．６μｍの１６０８形状（長さ１．６ｍｍ、幅０．８ｍｍ、高さ０．８ｍｍ）のものである。
【００４２】
続いて、複数の被検査体７に定格電圧１６Ｖを超える１００Ｖの試験電圧を印加して耐電圧試験を行ない、同時に、各被検査体７の積層方向での変位量を測定した。
【００４３】
試験電圧の印加及び変位量の測定は、上述したように図３に示される測定装置を用いて以下のような手順で変位量を測定した。まず、被検査体７を冶具により被検査体７の積層方向に交わる測定面が上側を向くように各端子電極を狭持して測定装置の支持台に固定し、冶具に電源１１から延びた外部端子８，９を電気的に接続した。そして、被検査体７に電源１１から５０Ｖ／ｓｅｃの昇圧速度で１００Ｖまで電圧を印加して、被検査体７の上方に配置されたレーザ変位計（株式会社キーエンス社製 ＬＫ−Ｇ１０）１２により、被検査体７の測定面における積層方向での変位量を測定した。測定は、図４に示される測定面の略中央部Ｐについて行った。
【００４４】
図５に測定結果を示す。図５は、試験電圧に対する変位量の変化を示す線図である。また、変位量を印加電圧に対して１階微分した結果を図６に示し、変位量を印加電圧に対して２階微分した結果を図７に示す。
【００４５】
図５〜７にて実線で示される特性を示すサンプルを研磨しながら断面を観察したところ、クラックが発生していることが確認された。これに対して、図５〜７にて破線で示される特性を示すサンプルを研磨しながら断面を観察したところ、クラックが発生していないことが確認された。
【００４６】
以上により、積層方向での変位量の印加電圧に対する変化率に基づいて、電歪クラックの発生の有無を判断することができることが分かった。
【図面の簡単な説明】
【００４７】
【図１】本実施形態に係る製造方法が適用される積層セラミックスコンデンサの断面図である。
【図２】本実施形態に係る積層セラミックスコンデンサの製造方法のフローを示す図である。
【図３】本実施形態に係る製造方法の耐電圧及びクラック検査工程における測定装置の概略を示す図である。
【図４】図３に示す測定装置による被検査体の測定箇所を示す図である。
【図５】試験電圧に対する変位量の変化を示す線図である。
【図６】変位量を印加電圧に対して１階微分した結果を示す線図である。
【図７】変位量を印加電圧に対して２階微分した結果を示す線図である。
【符号の説明】
【００４８】
１…積層セラミックスコンデンサ、２…誘電体層、３…内部電極層、４…積層体、５，６…端子電極、７…被検査体、８，９…外部端子、１１…電源、１２…レーザ変位計、１３…変位計測定器。
【特許請求の範囲】
【請求項１】
誘電体層と電極層とが積層されてなる積層体を有する電子部品の製造方法であって、
所定の電圧を印加していく耐電圧試験の際に、前記所定の電圧を印加しながら前記積層体の積層方向に交わる一面の所定位置における前記積層方向での変位量を測定する工程と、
前記変位量の印加電圧に対する変化率に基づいて電歪クラックの発生の有無を判断しスクリーニングする工程と、を備えることを特徴とする電子部品の製造方法。
【請求項２】
前記スクリーニングする工程において、前記変位量を印加電圧に対して２階微分した値のＳＮ比に基づいて、該ＳＮ比が１より大きい場合に電歪クラックが発生しているとして判断することを特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
前記変位量の測定には、レーザ変位計を用いることを特徴とする請求項１又は２に記載の電子部品の製造方法。
【請求項４】
前記電子部品が、前記積層体の外部に配置された端子電極を更に有する積層セラミックコンデンサであることを特徴とする請求項１〜３のいずれか一項に記載の電子部品の製造方法。
【請求項５】
前記誘電体層が、電歪効果を有する誘電体材料からなることを特徴とする請求項１〜４のいずれか一項に記載の電子部品の製造方法。
【請求項１】
誘電体層と電極層とが積層されてなる積層体を有する電子部品の製造方法であって、
所定の電圧を印加していく耐電圧試験の際に、前記所定の電圧を印加しながら前記積層体の積層方向に交わる一面の所定位置における前記積層方向での変位量を測定する工程と、
前記変位量の印加電圧に対する変化率に基づいて電歪クラックの発生の有無を判断しスクリーニングする工程と、を備えることを特徴とする電子部品の製造方法。
【請求項２】
前記スクリーニングする工程において、前記変位量を印加電圧に対して２階微分した値のＳＮ比に基づいて、該ＳＮ比が１より大きい場合に電歪クラックが発生しているとして判断することを特徴とする請求項１に記載の電子部品の製造方法。
【請求項３】
前記変位量の測定には、レーザ変位計を用いることを特徴とする請求項１又は２に記載の電子部品の製造方法。
【請求項４】
前記電子部品が、前記積層体の外部に配置された端子電極を更に有する積層セラミックコンデンサであることを特徴とする請求項１〜３のいずれか一項に記載の電子部品の製造方法。
【請求項５】
前記誘電体層が、電歪効果を有する誘電体材料からなることを特徴とする請求項１〜４のいずれか一項に記載の電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００８−１７１９４９（Ｐ２００８−１７１９４９Ａ）
【公開日】平成２０年７月２４日（２００８．７．２４）
【国際特許分類】
【出願番号】特願２００７−２６３０（Ｐ２００７−２６３０）
【出願日】平成１９年１月１０日（２００７．１．１０）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
【公開日】平成２０年７月２４日（２００８．７．２４）
【国際特許分類】
【出願日】平成１９年１月１０日（２００７．１．１０）
【出願人】（０００００３０６７）ＴＤＫ株式会社 (7,238)
【Ｆターム（参考）】
[ Back to top ]