電子部品の製造方法
【課題】２つの電子部品を基板と垂直な方向に積み重ね、狭小なピッチで二次元的に配列されている配線要素同士を常温下で接続するための電極を備える電子部品を高いスループットで高精度に歩留まりよく製造する
【解決手段】本発明による電子部品の製造方法は、凹部が形成されているモールドの成形面上に導電膜を形成し、基板の接合面に備わる配線要素を前記導電膜に接合し、突端が前記導電膜からなる電極が前記基板から前記接合面に対して垂直方向に突出している電子部品を前記モールドから分離する、ことを含む。
【解決手段】本発明による電子部品の製造方法は、凹部が形成されているモールドの成形面上に導電膜を形成し、基板の接合面に備わる配線要素を前記導電膜に接合し、突端が前記導電膜からなる電極が前記基板から前記接合面に対して垂直方向に突出している電子部品を前記モールドから分離する、ことを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電子部品の製造方法に関し、特に電子部品同士を接続するための電極の製造方法に関する。
【背景技術】
【０００２】
従来、２つの電子部品のそれぞれにおいて狭小な間隔で配列されている配線要素同士を接続するためのマイクロコネクタや先鋭な突起電極が知られている。マイクロコネクタや先鋭な突起電極を用いると、ＡＣＦ（Anisotropic Conductive Film）もハンダも用いずに、狭小なピッチで配列されている配線要素同士を常温下において接続することが可能になる。特許文献１、２、３、４、５に開示されているマイクロコネクタは、接続時に必要な弾性を持つビーム部が基板の接合面に対して平行に延びる構成である。特許文献６、７、８には、基板の接合面に対して垂直な方向に突出する突起電極の製造方法が開示されている。
【特許文献１】特開平１０−１８９１６８号公報
【特許文献２】特開２００６−４０７３７号公報
【特許文献３】特開２００３−４５５７６号公報
【特許文献４】特開２００２−２４６１１７号公報
【特許文献５】特開２００１−３３２０１４４号公報
【特許文献６】特開平５−１５２０１０３号公報
【特許文献７】特開２００１-２６７３５９号公報
【特許文献８】特開２００４-３６３１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献２、３、４、５に開示されているようにビーム部が基板の接合面に対して平行な方向に直線的に延びる構成のマイクロコネクタの場合、ビーム部の軸と垂直な方向にはマイクロコネクタを狭小なピッチで配列できるものの、ビーム部の軸と平行な方向にはマイクロコネクタを狭小なピッチで配列することができず、２つの電子部品を基板に対して垂直な方向に積み重ねて結合することもできないという問題がある。また、特許文献１に開示されているようにマイクロコネクタのビーム部がＣ字形に湾曲しているマイクロコネクタは、特許文献２、３、４、５に開示されているマイクロコネクタに比べると狭小なピッチで二次元配列でき、基板の接合面に対して垂直な方向に積み重ねて２つの電子部品を結合することができるものの、基板の接合面に対して平行な方向に延びるビーム部を基板上に形成するために製造工程が複雑であり、磁石を組み込むためにマイクロコネクタの微細化が困難になるという問題がある。
【０００４】
また、特許文献６、７に開示されているように突起電極を機械的に加工すると加工精度もスループットも歩留まりも低くなるという問題がある。また特許文献８に開示されているように薄膜の積層によって電極の突端部を段階的に細くする方法では、電極の先鋭度を高めることができない。
【０００５】
本発明は、これらの問題を解決するために創作されたものであって、２つの電子部品を基板と垂直な方向に積み重ね、狭小なピッチで二次元的に配列されている配線要素同士を常温下で接続するための電極を備える電子部品を高いスループットで高精度に歩留まりよく製造することを目的とする。
【課題を解決するための手段】
【０００６】
（１）上記目的を達成するための電子部品の製造方法は、凹部が形成されているモールドの成形面上に導電膜を形成し、基板の接合面に備わる配線要素を前記導電膜に接合し、突端が前記導電膜からなる電極が前記基板から前記接合面に対して垂直方向に突出している電子部品を前記モールドから分離する、ことを含む。
【０００７】
モールドの凹部上に導電膜を形成すると凹部の立体形状が導電膜の底面に転写される。このように形成された導電膜に基板と一体の配線要素を接合した状態で導電膜がモールドから分離されると、導電膜には接合面に対して垂直方向に基板から突出している突端部が現れる。モールドの凹部は、微細加工技術を用いることにより、底が点状になる先細りの形状に形成できるとともに、二次元的に狭小なピッチで配列することができ高精度に形成可能である。したがって本発明によると、導電膜の突端部を先鋭に形成するとともにその突端部を狭小なピッチで配列することができる。導電膜の突端部は、電子部品の基板と一体の電極の突端部となる。この電極は基板の接合面に対して垂直方向に突出しているため、２つの電子部品を基板と垂直な方向に積み重ねて２つの電子部品を結合することができる。そして突端部が先鋭であるため、ＡＣＦもハンダも用いずに２つの電子部品の配線要素同士を常温化において接続することが可能である。さらに、導電膜から分離されたモールドは再利用できるため、本発明によると、そのような電子部品を高いスループットで再現性よく製造することができる。したがって本発明によると、２つの電子部品の配線要素同士を常温化において接続することが可能であり狭小なピッチで配列された電極を備える電子部品を高精度に歩留まりよく製造することができる。
【０００８】
（２）上記目的を達成するための電子部品の製造方法は、前記モールドの前記成形面上に犠牲膜を形成し、前記犠牲膜の表面上に前記導電膜を形成し、前記犠牲膜を除去することにより、先端が前記導電膜からなる前記電極から前記モールドを分離する、ことを含んでもよい。
導電膜からなる電極とモールドとの間にある犠牲膜を除去することにより、モールドから電極を分離するときに電極の変形が起こらないため、加工精度を高め、歩留まりを上げることができる。
【０００９】
（３）上記目的を達成するための電子部品の製造方法は、前記モールドの材料としての単結晶シリコンウェハを結晶異方性エッチングすることにより錐体側面形状の前記凹部を形成する、ことを含んでもよい。
単結晶シリコンウェハの結晶異方性エッチングではシリコンの結晶方位によってエッチング速度が大きく異なる。このため本発明によると、先鋭な錐体側面形状の凹部を狭小なピッチで高精度に形成することができる。
【００１０】
（４）上記目的を達成するための電子部品の製造方法は、単結晶シリコンウェハを結晶異方性エッチングすることにより錐体側面形状の前記凹部の下地となる領域を前記単結晶シリコンウェハの表面に形成し、前記単結晶シリコンウェハの表面の熱酸化により前記凹部を形成する、ことを含んでもよい。
【００１１】
シリコンウェハを熱酸化するとウェハの表面上にシリコン酸化膜が堆積する。錐体側面形状の領域が表面に形成されたシリコンウェハを熱酸化すると、熱酸化によって堆積するシリコン酸化膜は、応力の集中した領域で酸化膜の成長速度が遅くなるため、錐体側面形状の領域の底付近において薄くその領域の縁付近において厚くなる。その結果、シリコンウェハに形成した錐体側面形状の領域に対応して形成されるシリコン酸化膜の表面の凹部の内側空間は、シリコンウェハに形成した錐体側面形状の領域に比べてより先鋭な形状になる。したがって本発明によると、電極の突端をより先鋭にすることができる。
【００１２】
（５）上記目的を達成するための電子部品の製造方法は、前記導電膜の下層であり前記導電膜の突端部となる下層導電膜を形成し、前記導電膜の上層である上層導電膜からなり前記突端部とともに鏃形の前記電極を形成する軸部を前記突端部の上に形成する、ことを含んでもよい。
【００１３】
ここで鏃形が突端部と軸部とからなるとすると、鏃形の電極の断面積は、突端部の先端から軸部に向かって大きくなり、突端部と軸部との境界で小さくなる。なお、これは鏃形の外形の説明であって鏃形の電極の内部構造の説明ではない。電極をこのような鏃形にすることにより電極同士の接合強度が向上する。突端部と軸部との境界における突端部の張り出しが電極を抜けにくくするからである。鏃形の電極を堆積膜によって形成するには、モールドの凹部の内側に形成する導電膜（下層導電膜）によって構成される突端部の上に少なくとも１層の導電膜（上層導電膜）を形成すればよい。すなわち、下層導電膜の上に上層導電膜を積層して電極の積層構造を形成すると、下層導電膜と上層導電膜の輪郭を変えることができるため、突端部の径よりも小さな径の軸部を形成することができる。したがって本発明によると、機械加工技術を用いずに、電極同士の接合強度が高い鏃形の電極を高精度に歩留まりよく高いスループットで形成することができる。
【００１４】
（６）上記目的を達成するための電子部品の製造方法は、前記モールドは透光性材料からなり、前記突端部を形成した後に、前記モールド上にネガ型フォトレジスト膜を形成し、前記モールドと前記突端部とをマスクとして前記ネガ型フォトレジスト膜を露光し現像することにより、前記突端部に対応する開口を有するフォトレジストマスクを形成し、前記開口内に前記上層導電膜を形成し、前記フォトレジストマスクを除去した後に前記上層導電膜を等方的にエッチングすることにより前記軸部を形成する、ことを含んでもよい。
【００１５】
モールドを透光性材料から形成することにより、モールドと突端部とをマスクとして、モールド上に形成したフォトレジスト膜を露光し現像することにより突端部に対応した開口を有するフォトレジストマスクを形成できる。この開口内に上層導電膜を形成すると、突端部の輪郭と上層導電膜の輪郭とを正確に一致させることができる。フォトレジストマスクを除去した後に上層導電膜を等方的にエッチングすると、突端部の最大径よりも小さな径の柱体形状の軸部を上層導電膜から形成することができる。したがって本発明によると、機械加工技術を用いずに、鏃形の電極を高精度に歩留まりよく高いスループットで形成することができる。
【００１６】
（７）上記目的を達成するための電子部品の製造方法は、前記配線要素の上層からなり前記突端部とともに鏃形の前記電極を形成する軸部を前記配線要素の下層の上に形成する、ことを含んでもよい。
本発明では、モールドの凹部内に形成する突端部と基板上に形成する軸部とを接合することにより、鏃形の電極を形成する。すなわち、軸部は基板と一体の配線要素の上層であるから、基板の接合面に対して突出するように形成することができる。そして、このように形成する軸部の突端面を突端部の接合対象面よりも小さく設定する。さらに、突端部と軸部とを接合すると鏃形の電極を形成できる。すでに述べたとおり、電極を鏃形にすることにより電極同士の接合強度が向上する。また、機械加工技術を用いずに軸部を形成できるため、鏃形の電極を高精度に歩留まりよく高いスループットで形成することができる。
【００１７】
（８）上記目的を達成するための電子部品の製造方法は、前記導電膜の前記配線要素と接合する層として金、錫またははんだからなる接合層を形成する、ことを含んでもよい。
Ａｕ、Ｓｎ、はんだなどからなる接合層を、モールド上に形成する導電膜の一部として形成することにより、モールド上に形成した導電膜と基板と一体の配線要素とを接合するために必要な温度や圧力を低減することができる。
【００１８】
（９）上記目的を達成するための電子部品の製造方法は、前記配線要素の前記導電膜と接合する層として金、錫またははんだからなる接合層を形成する、ことを含んでもよい。
Ａｕ、Ｓｎ、はんだなどからなる接合層を基板と一体の配線要素の一部として形成することにより、モールド上に形成した導電膜と基板と一体の配線要素とを接合するために必要な温度や圧力を低減することができる。
【００１９】
（１０）上記目的を達成するための電子部品の製造方法は、前記配線要素を前記導電膜に接合する前に、前記導電膜の前記配線要素と接合する部分をイオンミリングにより先鋭化する、ことを含んでもよい。
モールド上に形成した導電膜の配線要素との接合部分を先鋭化してからモールド上の導電膜と、基板と一体の配線要素とを接合することにより、接合に必要な温度や圧力を低減することができる。さらに、導電膜の先鋭化にイオンミリングを用いることにより、同時に複数の部分を先鋭化することができ、また、再現性よく導電膜を先鋭化することができる。
【００２０】
尚、請求項において「〜上に」というときは、技術的な阻害要因がない限りにおいて「上に中間物を介在させずに」と「〜上に中間物を介在させて」の両方を意味する。また、請求項に記載された動作の順序は、技術的な阻害要因がない限りにおいて記載順に限定されず、同時に実行されても良いし、記載順の逆順に実行されても良いし、連続した順序で実行されなくても良い。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を添付図面を参照しながら以下の順に説明する。尚、各図において対応する構成要素には同一の符号が付され、重複する説明は省略される。
＊＊＊＊＊＊＊＊＊＊＊＊＊
１．第一実施形態
２．第二実施形態
３．第三実施形態
４．第四実施形態
５．第五実施形態
６．第六実施形態
７．他の実施形態
＊＊＊＊＊＊＊＊＊＊＊＊＊
【００２２】
１．第一実施形態
図１から図８は、図９に示す電子部品１の製造工程を示す断面図である。
はじめに図１に示すように錐体側面形状の凹部１０ａを成形面に有するモールド１０を形成する。たとえば、単結晶シリコンウェハである基板の表面（結晶方位１００）に、開口１１ａを有する第一犠牲膜１１を形成し、第一犠牲膜１１をマスクとして用いて基板の結晶異方性エッチングを行う。その結果、開口１１ａの下方領域に錐体側面形状の凹部１０ａが形成され、第一犠牲膜１１を除去すると、成形面に凹部１０ａを有するモールド１０が完成する。第一犠牲膜１１はたとえば次のように形成される。まず、基板の表面上にＳｉＮ膜を堆積させ、続いて、フォトレジスト膜を塗布する。フォトレジスト膜を所定形状に露光し現像することによりＳｉＮ膜のエッチングマスクを形成する。次にこのエッチングマスクを用いてＳｉＮ膜をエッチングすると、ＳｉＮ膜からなる第一犠牲膜１１を形成することができる。
【００２３】
なお、モールド１０に凹部を形成する工程において、多階調マスク（ハーフトーンマスクまたはグレートーンマスク）を用いて凹部を有するフォトレジスト膜を基板上に形成し、フォトレジスト膜もろともに基板を異方的にエッチングしてもよい。
【００２４】
次に、図２に示すように、モールド１０の成形面の上に第二犠牲膜１２、導電膜１３を順に形成する。第二犠牲膜１２は、モールド１０と導電膜１３とに対して選択的にエッチングできる材料で形成され、導電膜１３のめっきシード層としても機能する導電性の膜である。したがってたとえば、モールド１０の成形面上にＣｒとＣｕを順にスパッタでそれぞれ０．０３μｍ、０．３μｍの厚さまで堆積することによって第二犠牲膜１２を形成する。ＣｒとＣｕに代えてＴｉとＴｉＮとを第二犠牲膜１２の材料に用いてもよい。続いて、第二犠牲膜１２の表面上にＮｉを電解めっきによって３μｍの厚さまで堆積し、Ｎｉからなる導電膜１３を形成する。導電膜１３は電極を構成する導電膜の下層に相当し、鏃形の突端部となる。導電膜１３の膜厚はモールド１０の凹部１０ａが埋まる範囲に設定される。なお、開口１１ａを有する第一犠牲膜１１を除去することなく、第二犠牲膜１２を形成してもよい。この場合、モールド１０と導電膜１３とを分離する後の工程において第一犠牲膜１１を第二犠牲膜１２とともに除去してもよいし、第一犠牲膜１１をモールド１０と一体に再利用してもよい。また、導電膜１３はＷのＣＶＤによる成膜、ＣｕＷのＭＩＭ（Metal Injection Molding）による成膜など、他の材料と成膜法の組み合わせによって形成することもできる。
【００２５】
次に、図３に示すように、モールド１０の成形面が露出するとともに導電膜１３および第二犠牲膜１２がモールド１０の凹部１０ａ内に残存する範囲で導電膜１３および第二犠牲膜１２の表層を除去する。具体的には、研削、研磨、ＣＭＰのいずれかによって、またはこれらを組み合わせることによって導電膜１３および第二犠牲膜１２の表層を除去する。その結果、モールド１０の凹部１０ａ内に残存した導電膜１３からなる突端部５１がモールド１０と一体に形成される。
【００２６】
次に、図４に示すように、モールド１０の上にフォトレジストマスク１４を形成する。フォトレジストマスク１４は、突端部５１の表面を露出させ、突端部５１の表面よりも小さな開口１４ａを有し、鏃形の電極の軸部を形成するための型として機能する。開口１４ａを突端部５１の輪郭の内側に形成することにより、電極を鏃形に形成することができる。
【００２７】
次に、図５に示すように、電極を構成する導電膜の上層としての導電膜１５および導電膜１６をフォトレジストマスク１４の開口１４ａの内側において突端部５１の表面上に順に形成する。導電膜１５と導電膜１６とはフォトレジストマスク１４の開口１４ａの内側に形成されるため柱形状になる。フォトレジストマスク１４を除去すると、導電膜１５と導電膜１６とからなる軸部６１と、導電膜１３からなる突端部５１とからなる鏃形の電極が完成する。導電膜１５の材料は抵抗率や剛性や接合強度を勘案して選択され、たとえばＮｉを電解めっきにより３μｍの厚さまで堆積することにより導電膜１５が形成される。導電膜１６は、基板と一体の配線要素と、モールド上に形成される電極との接合層として機能する。このため、導電膜１６の材料は主に接合強度を勘案して選択され、たとえばＡｕを電解めっきにより０．３μｍの厚さまで堆積することにより導電膜１６が形成される。
【００２８】
図６は、モールド上に形成した鏃形の電極に接合される配線要素１１０と基板３０を示している。基板３０には図示しない素子が形成されている。配線要素１１０は基板３０の接合面上に形成され、下層膜としての導電膜３１と上層膜としての導電膜３２とからなる。導電膜３２は、モールド上に形成した電極との接合層として機能する。このため、導電膜３２の材料は主に接合強度を勘案して選択され、たとえばＡｕの電解めっきにより導電膜３２が形成される。
【００２９】
次に、図７に示すように、基板３０の接合面上に備わる配線要素１１０とモールド１０上に形成されている鏃形の電極１０１とを加熱と加圧によって接合する。導電膜３２と導電膜１６の組み合わせがＡｕとＳｎである場合、共晶結合によって配線要素１１０と電極１０１とが接合される。はんだによって配線要素１１０と電極１０１とを接合してもよい。
【００３０】
次に、図８に示すように、第二犠牲膜１２を除去することにより電極１０１をモールド１０から分離する。したがってモールド１０は再利用することができる。すなわち、図２から図８について説明した工程を繰り返すことにより、１つのモールド１０を用いて繰り返し電子部品１を製造することができる。モールド１０を再利用することにより、鏃形の電極１０１を高いスループットで再現性よく形成することができる。第二犠牲膜１２を除去することにより電極１０１をモールド１０から分離すると、電極１０１が変形しないために加工精度を高め、歩留まりを上げることができる。
【００３１】
その結果、図９に示すように、突端の突端部５１が導電膜１３からなり、軸部６１が導電膜１５と導電膜１６とからなる鏃形の電極１０１が基板３０から接合面に対して垂直方向に突出している電子部品１が完成する。モールド１０の凹部１０ａはフォトリソグラフィ技術によって狭小なピッチで高精度に形成することができるため、本実施形態によると、電極１０１を狭小なピッチで二次元的に配列し、高精度に歩留まり良く形成することができる。
【００３２】
この電子部品１は電極１０１が接合面に対して垂直方向に突出しているため、電子部品１と図１０に示す他の電子部品９とは基板３０に対して垂直な方向に積み重ねて結合することができる。そして、電子部品１の鏃形の電極１０１の先端は、他の電子部品９の電極の表層に絶縁膜９２が形成されているとしても、絶縁膜９２を突き破り他の電子部品９の電極である導電膜９１に突き刺すことができる。したがって、電子部品１と他の電子部品９とは常温下において接続するすることができる。また、電子部品１の電極１０１は鏃形であるため他の電子部品９の電極９１から抜けにくい。
【００３３】
図１１に示すように、電子部品１と他の電子部品９との間の空隙を樹脂９９で埋めてもよい。これにより、電子部品１と他の電子部品９との結合強度を高めることができる。電子部品１と他の電子部品９との間の空隙を埋める樹脂９９の材料としては、熱可塑性樹脂が望ましい。電子部品１と他の電子部品９との結合後に、これらを分解して再利用できるからである。
【００３４】
２．第二実施形態
図１２から図１４は図１５に示す電子部品２の製造工程を示す断面図である。
はじめに第一実施形態と同様にモールド１０を形成し、モールド１０の成形面の上に第二犠牲膜１２と導電膜１３とを形成する。
【００３５】
次に図１２に示すように、第二犠牲膜１２が露出し、導電膜１３がモールド１０の凹部１０ａの内側に残存する範囲で導電膜１３の表層を除去する。たとえば、ウェットエッチングによって導電膜１３の表層を選択的に除去する。その結果、導電膜１３からなる突端部５２が形成される。
【００３６】
図１３は、モールド上に形成した突端部５２に接合される配線要素１１１と基板３０を示している。配線要素１１１は、その下層を構成する導電膜３１および導電膜３２と、その上層を構成する導電膜３３とからなる。導電膜３３は、基板３０の接合面から垂直方向に突出しており、鏃形の電極の軸部６２となる。したがって導電膜３３の頂面が突端部５２の輪郭の内側に収まるように導電膜３３が形成される。このような導電膜３３の外形は、フォトリソグラフィ技術を用いて形成することができる。導電膜３３の材料は接合強度、剛性などを勘案して選択され、たとえばＮｉを電解めっきにより３μｍの厚さまで堆積することにより導電膜３３からなる軸部６２が形成される。
【００３７】
次に図１４に示すように、モールド上に形成した突端部５２に配線要素１１１の導電膜３３の頂面を加熱と加圧によって接合する。接合を容易にし、接合強度を高めるために、突端部５２と配線要素１１１とにそれぞれ導電性の接合層を形成しておいてもよい。すなわちたとえば、図１２に示す状態でＡｕ膜を導電膜１３の表面上に形成するとともに、図１３に示す導電膜３３の頂面上にＡｕ膜を形成しておいてもよい。
【００３８】
次に第二犠牲膜１２を除去すると、突端部５２とモールド１０とが分離する。その結果、図１５に示すように、導電膜１３からなる突端部５２と、導電膜３３からなる軸部６２とからなる鏃形の電極１０２が基板３０の接合面から垂直方向に突出している電子部品２が完成する。
【００３９】
３．第三実施形態
図１６から図１８は図１９に示す電子部品３の製造工程を示す断面図である。
はじめに第一実施形態と同様にモールド１０を形成した後に第二犠牲膜１２を形成する。第二犠牲膜１２はたとえばＣｒをスパッタによって０．３μの厚さまで堆積させることにより形成する。
【００４０】
次に図１６に示すように、開口１８ａを有するフォトレジストマスク１８を用いて導電膜１３からなる突端部５３を形成する。突端部５３は、第二犠牲膜１２との界面が錐体側面形状の凸面であり表面が錐体側面形状の凹面である。導電膜１３は、たとえばＮｉを電解めっきによって１μｍの厚さまで堆積することにより形成する。
【００４１】
次に、第一実施形態と同様に突端部５３が露出する開口を有するフォトレジストマスクを用い、図１７に示すように、鏃型の電極を構成する導電膜の上層としての導電膜１５と導電膜１６とを突端部５１の表面上に順に形成し、フォトレジストマスクを除去する。その結果、導電膜１５と導電膜１６とからなる軸部６３と、導電膜１３からなる突端部５３とからなる鏃形の電極１０３が形成される。
【００４２】
次に、図１８に示すように基板４０と一体の配線要素１１３と軸部６３とを加熱と加圧によって接合する。図１７では、配線要素１１３が貫通電極を構成するＡｌなどからなる導電膜４１と接合層を構成するＡｕなどの導電膜４２とから構成されている例を示している。このとき、軸部６３の配線要素１１３に接合される部分が先鋭であるため、接合に要する圧力を第一実施形態に比べて低減することができる。
次に、第二犠牲膜１２を除去すると、図１９に示す電子部品３が完成する。
【００４３】
４．第四実施形態
図２０から図２４は図２５に示す電子部品４の製造工程を示す断面図である。
はじめに図２０の実線で示すように、単結晶シリコンウェハからなる基板２０の表面（結晶方位１００）に錐体側面形状の領域２０ａを結晶異方性エッチングにより形成する。錐体側面形状の領域２０ａは、モールド２３の凹部２１ａの下地に相当する領域である。
【００４４】
次に図２０の破線で示すように、基板２０の表面を熱酸化することによりシリコン酸化膜２１を形成する。応力が集中する領域において酸化膜の成長速度が遅くなるため、シリコン酸化膜２１の表面には錐体側面形状の領域２０ａよりも先鋭な凹部２１ａが形成され、単結晶シリコンの基板２０とシリコン酸化膜２１とからなるモールド２３が完成する。
【００４５】
次に図２１に示すように、モールド２３の成形面上に犠牲膜２２と導電膜１３とを順に形成する。犠牲膜２２はモールド２３の離型処理に用いられるともにめっきシード層として機能する膜である。犠牲膜２２はたとえばＴｉおよびＴｉＮをスパッタ法によって順にそれぞれ０．０３μｍ、０．３μｍの厚さまで堆積することにより形成する。
【００４６】
次に図２２に示すように、導電膜１３の表層を第一実施形態と同様にして除去した後に、導電膜１３の表面上に導電膜２７を形成する。その結果、導電膜１３と導電膜２７とからなる電極の突端部５４がモールド２３と一体に形成される。導電膜２７は基板と一体の配線要素と、モールド上に形成される電極との接合層として機能する。このため、導電膜２７の材料は主に接合強度を勘案して選択され、たとえばＡｕを無電解めっきにより０．５μｍの厚さまで堆積することにより導電膜２７が形成される。
【００４７】
図２３は、モールド上に形成された電極の突端部５４に接合される配線要素１１４と基板３０とを示している。配線要素１１４は基板３０の接合面上に形成され、下層膜としての導電膜３１と導電膜３２と、上層膜としての導電膜６４とからなる。導電膜６４は、鏃形の電極の軸部になる。したがって導電膜６４の頂面が突端部５４の輪郭の内側に収まるように導電膜６４を形成する。このような導電膜６４の材料として、本実施形態でははんだを用いる。
【００４８】
次に図２４に示すように、モールド上に形成した電極の突端部５４に導電膜６４からなる電極の軸部の頂面を加熱と加圧によって接合する。
次に犠牲膜２２を除去すると、図２５に示すように突端部５４とモールド２３とが分離する。その結果、導電膜１３と導電膜２７とからなる突端部５４と、導電膜６４からなる軸部と、からなる鏃形の電極１０４が基板３０の接合面から垂直方向に突出している電子部品４が完成する。
【００４９】
本実施形態の製造方法によって得られる電子部品４の電極１０４の突端部５４は他の実施形態の製造方法によって得られる電子部品の電極の突端部に比べて先鋭になる。このため、電子部品４と他の電子部品とを接合するために加える力が低減される。
【００５０】
５．第五実施形態
図２６から図３０は図３１に示す電子部品５の製造工程を示す断面図である。
はじめに第一実施形態において説明した図１から図４の工程を実施する。
次に図２６に示すようにフォトレジストマスク１４の開口１４ａから露出している導電膜１３の表面上に、めっきによってフォトレジストマスク１４よりも厚く導電膜１５を形成し、導電膜１５をフォトレジストマスク１４の表面上にオーバーフローさせる。導電膜１５のフォトレジストマスク１４の表面上にオーバーフローした部分はドーム形状になる。
【００５１】
次に導電膜１５のフォトレジストマスク１４の表面上にオーバーフローした部分をイオンミリングによって図２７に示すように先鋭化する。突部に対するイオンミリングではイオンの突入方向に対して傾斜した方向においてエッチング速度が最大になるため、導電膜１５のフォトレジストマスク１４の表面上にオーバーフローした部分をイオンミリングによって錐体形状にすることができる。
【００５２】
次に図２８に示すようにフォトレジストマスク１４を除去すると鏃形の導電膜１５が現れる。すなわち、導電膜１５はイオンミリングによって柱体部１５ｂと錐体部１５ａとからなる鏃形に成形される。
【００５３】
図２９は、モールド上に形成された導電膜１５に接合される配線要素１１５と基板４３とを示している。図２９に示す構造は、基板４３に凹部４３ａを形成した後に凹部４３ａを含む領域に導電膜４４と導電膜４５とを順に成膜することによって形成される。その結果、導電膜４５の表面に凹部４５ａが形成される。凹部４５ａの輪郭は導電膜１５の柱体部１５ｂの輪郭に内包されるように設定される。
【００５４】
次に、モールド上に形成した導電膜１５の錐体部１５ａを配線要素１１５の凹部４５ａに押し込み、図３０に示すように、導電膜１５と配線要素１１５とを加熱と加圧によって接合する。配線要素１１５の凹部４５ａに錐体部１５ａを押し込むことにより、小さな力で配線要素１１５に導電膜１５を深く突き刺すことができるため、他の実施形態に比べ、配線要素１１５と導電膜１５との接合強度を高めることができる。
【００５５】
次に図３１に示すように、第二犠牲膜１２を除去すると、鏃形の電極１０５が基板４３の接合面から突出している電子部品５とモールド１０とが分離する。電子部品５において、導電膜１５のうち配線要素１１５から突出している部分が鏃形の電極１０５の軸部６５を構成し、導電膜１３が鏃形の電極１０５の突端部５５を構成する。
【００５６】
６．第六実施形態
図３２から図３４は、第五実施形態において図２８に示したモールド上の導電膜の鏃形の部分を他の方法で製造する工程を示す断面図である。
【００５７】
本実施形態では、背面露光技術を用いるため、モールド１０はフォトリソグラフィの露光工程において透明物質として振る舞うガラスなどの透光性材料から形成する。したがって本実施形態においては、単結晶シリコンの結晶異方性エッチングによってモールド１０の成形面の凹部１０ａを形成することはできない。そこで本実施形態では、多階調マスク（ハーフトーンマスクまたはグレーントーンマスク）を用いてフォトレジスト膜に錐体側面形状の凹部を形成し、そのフォトレジスト膜もろともに透明基板を異方的にエッチングする。すると、フォトレジスト膜の凹部を透明基板に転写することができる。
【００５８】
第一実施形態において説明した図２から図３の工程を実施した後に、ネガ型のフォトレジスト膜２４をモールド１０の成形面上に形成する。フォトレジスト膜２４にはたとえば化学増幅型ネガレジストを用いる。続いて図３２に示すように、モールド１０、第二犠牲膜１２および導電膜１３をマスクとしてモールド１０の背面（成形面の裏面）側からフォトレジスト膜２４を露光する。
【００５９】
次に、フォトレジスト膜２４を現像し、未感光領域２４ａを除去する。
次に図３３に示すように、フォトレジスト膜２４の未感光領域２４ａの除去後に現れる開口２４ｂから露出する導電膜１３の表面上に導電膜２５、導電膜２６を順に形成する。導電膜２５は導電膜２６に対して選択的に等方性エッチングが可能な材料とする。また導電膜２６の材料には導電膜２５よりも硬度が高い材料を選択することが望ましい。たとえば導電膜１５はＣｕのめっきによって形成し、導電膜２６はＮｉのめっきによって形成する。
【００６０】
次にフォトレジスト膜２４の表層を除去して導電膜２６をフォトレジスト膜２４の表面から突出させる。
次に図３４に示すようにフォトレジスト膜２４の表面から突出している導電膜２６をイオンミリングにより先鋭化する。
次にフォトレジスト膜２４を完全に除去した後に、等方性エッチングによって導電膜２５の側面の表層を除去すると、図３５に示すように第五実施形態と同様の鏃形が導電膜２６および導電膜２５によって形成される。
【００６１】
１１．他の実施形態
尚、本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態で示した材質や寸法や成膜方法やパターン転写方法はあくまで例示であるし、当業者であれば自明である工程の追加や削除や工程順序の入れ替えについては説明が省略されている。例えば、上述した製造工程において、膜の組成、成膜方法、膜の輪郭形成方法、工程順序などは、突起電極に求められる機能に応じた膜材料の組み合わせや、膜厚や、要求される輪郭形状精度などに応じて適宜選択されるものであって、特に限定されない。また、上記実施形態において、電極は他の電子部品の電極に突き刺して使用される突起電極を例示して説明したが、本発明の電子部品の電極は他の電子部品の電極にスナップフィットするいわゆるマイクロコネクタとして使用される形態のものであってもよい。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施形態にかかる断面図。
【図２】本発明の実施形態にかかる断面図。
【図３】本発明の実施形態にかかる断面図。
【図４】本発明の実施形態にかかる断面図。
【図５】本発明の実施形態にかかる断面図。
【図６】本発明の実施形態にかかる断面図。
【図７】本発明の実施形態にかかる断面図。
【図８】本発明の実施形態にかかる断面図。
【図９】本発明の実施形態にかかる断面図。
【図１０】本発明の実施形態にかかる断面図。
【図１１】本発明の実施形態にかかる断面図。
【図１２】本発明の実施形態にかかる断面図。
【図１３】本発明の実施形態にかかる断面図。
【図１４】本発明の実施形態にかかる断面図。
【図１５】本発明の実施形態にかかる断面図。
【図１６】本発明の実施形態にかかる断面図。
【図１７】本発明の実施形態にかかる断面図。
【図１８】本発明の実施形態にかかる断面図。
【図１９】本発明の実施形態にかかる断面図。
【図２０】本発明の実施形態にかかる断面図。
【図２１】本発明の実施形態にかかる断面図。
【図２２】本発明の実施形態にかかる断面図。
【図２３】本発明の実施形態にかかる断面図。
【図２４】本発明の実施形態にかかる断面図。
【図２５】本発明の実施形態にかかる断面図。
【図２６】本発明の実施形態にかかる断面図。
【図２７】本発明の実施形態にかかる断面図。
【図２８】本発明の実施形態にかかる断面図。
【図２９】本発明の実施形態にかかる断面図。
【図３０】本発明の実施形態にかかる断面図。
【図３１】本発明の実施形態にかかる断面図。
【図３２】本発明の実施形態にかかる断面図。
【図３３】本発明の実施形態にかかる断面図。
【図３４】本発明の実施形態にかかる断面図。
【図３５】本発明の実施形態にかかる断面図。
【符号の説明】
【００６３】
１：電子部品、２：電子部品、３：電子部品、４：電子部品、５：電子部品、１０：モールド、１０ａ：凹部、１１：第一犠牲膜、１１ａ：開口、１２：第二犠牲膜、１３：導電膜、１４：フォトレジストマスク、１４ａ：開口、１５：導電膜、１５ａ：錐体部、１５ｂ：柱体部、１６：導電膜、１８：フォトレジストマスク、１８ａ：開口、２０：基板、２０ａ：領域、２１：シリコン酸化膜、２１ａ：凹部、２２：犠牲膜、２３：モールド、２４：フォトレジスト膜、２４ａ：未感光領域、２４ｂ：開口、２５：導電膜、２６：導電膜、３０：基板、３１：導電膜、３２：導電膜、３３：導電膜、４０：基板、４１：導電膜、４２：導電膜、４３：基板、４３ａ：凹部、４４：導電膜、４５：導電膜、４５ａ：凹部、５１：突端部、５２：突端部、５３：突端部、５４：突端部、５５：突端部、６１：軸部、６２：軸部、６３：軸部、６４：導電膜、６５：軸部、９１：電極、９２：絶縁膜、９９：樹脂、１０１：電極、１０２：電極、１０３：電極、１０４：電極、１０５：電極、１１０：配線要素、１１１：配線要素、１１２：配線要素、１１３：配線要素、１１４：配線要素、１１５：配線要素
【技術分野】
【０００１】
本発明は電子部品の製造方法に関し、特に電子部品同士を接続するための電極の製造方法に関する。
【背景技術】
【０００２】
従来、２つの電子部品のそれぞれにおいて狭小な間隔で配列されている配線要素同士を接続するためのマイクロコネクタや先鋭な突起電極が知られている。マイクロコネクタや先鋭な突起電極を用いると、ＡＣＦ（Anisotropic Conductive Film）もハンダも用いずに、狭小なピッチで配列されている配線要素同士を常温下において接続することが可能になる。特許文献１、２、３、４、５に開示されているマイクロコネクタは、接続時に必要な弾性を持つビーム部が基板の接合面に対して平行に延びる構成である。特許文献６、７、８には、基板の接合面に対して垂直な方向に突出する突起電極の製造方法が開示されている。
【特許文献１】特開平１０−１８９１６８号公報
【特許文献２】特開２００６−４０７３７号公報
【特許文献３】特開２００３−４５５７６号公報
【特許文献４】特開２００２−２４６１１７号公報
【特許文献５】特開２００１−３３２０１４４号公報
【特許文献６】特開平５−１５２０１０３号公報
【特許文献７】特開２００１-２６７３５９号公報
【特許文献８】特開２００４-３６３１７６号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献２、３、４、５に開示されているようにビーム部が基板の接合面に対して平行な方向に直線的に延びる構成のマイクロコネクタの場合、ビーム部の軸と垂直な方向にはマイクロコネクタを狭小なピッチで配列できるものの、ビーム部の軸と平行な方向にはマイクロコネクタを狭小なピッチで配列することができず、２つの電子部品を基板に対して垂直な方向に積み重ねて結合することもできないという問題がある。また、特許文献１に開示されているようにマイクロコネクタのビーム部がＣ字形に湾曲しているマイクロコネクタは、特許文献２、３、４、５に開示されているマイクロコネクタに比べると狭小なピッチで二次元配列でき、基板の接合面に対して垂直な方向に積み重ねて２つの電子部品を結合することができるものの、基板の接合面に対して平行な方向に延びるビーム部を基板上に形成するために製造工程が複雑であり、磁石を組み込むためにマイクロコネクタの微細化が困難になるという問題がある。
【０００４】
また、特許文献６、７に開示されているように突起電極を機械的に加工すると加工精度もスループットも歩留まりも低くなるという問題がある。また特許文献８に開示されているように薄膜の積層によって電極の突端部を段階的に細くする方法では、電極の先鋭度を高めることができない。
【０００５】
本発明は、これらの問題を解決するために創作されたものであって、２つの電子部品を基板と垂直な方向に積み重ね、狭小なピッチで二次元的に配列されている配線要素同士を常温下で接続するための電極を備える電子部品を高いスループットで高精度に歩留まりよく製造することを目的とする。
【課題を解決するための手段】
【０００６】
（１）上記目的を達成するための電子部品の製造方法は、凹部が形成されているモールドの成形面上に導電膜を形成し、基板の接合面に備わる配線要素を前記導電膜に接合し、突端が前記導電膜からなる電極が前記基板から前記接合面に対して垂直方向に突出している電子部品を前記モールドから分離する、ことを含む。
【０００７】
モールドの凹部上に導電膜を形成すると凹部の立体形状が導電膜の底面に転写される。このように形成された導電膜に基板と一体の配線要素を接合した状態で導電膜がモールドから分離されると、導電膜には接合面に対して垂直方向に基板から突出している突端部が現れる。モールドの凹部は、微細加工技術を用いることにより、底が点状になる先細りの形状に形成できるとともに、二次元的に狭小なピッチで配列することができ高精度に形成可能である。したがって本発明によると、導電膜の突端部を先鋭に形成するとともにその突端部を狭小なピッチで配列することができる。導電膜の突端部は、電子部品の基板と一体の電極の突端部となる。この電極は基板の接合面に対して垂直方向に突出しているため、２つの電子部品を基板と垂直な方向に積み重ねて２つの電子部品を結合することができる。そして突端部が先鋭であるため、ＡＣＦもハンダも用いずに２つの電子部品の配線要素同士を常温化において接続することが可能である。さらに、導電膜から分離されたモールドは再利用できるため、本発明によると、そのような電子部品を高いスループットで再現性よく製造することができる。したがって本発明によると、２つの電子部品の配線要素同士を常温化において接続することが可能であり狭小なピッチで配列された電極を備える電子部品を高精度に歩留まりよく製造することができる。
【０００８】
（２）上記目的を達成するための電子部品の製造方法は、前記モールドの前記成形面上に犠牲膜を形成し、前記犠牲膜の表面上に前記導電膜を形成し、前記犠牲膜を除去することにより、先端が前記導電膜からなる前記電極から前記モールドを分離する、ことを含んでもよい。
導電膜からなる電極とモールドとの間にある犠牲膜を除去することにより、モールドから電極を分離するときに電極の変形が起こらないため、加工精度を高め、歩留まりを上げることができる。
【０００９】
（３）上記目的を達成するための電子部品の製造方法は、前記モールドの材料としての単結晶シリコンウェハを結晶異方性エッチングすることにより錐体側面形状の前記凹部を形成する、ことを含んでもよい。
単結晶シリコンウェハの結晶異方性エッチングではシリコンの結晶方位によってエッチング速度が大きく異なる。このため本発明によると、先鋭な錐体側面形状の凹部を狭小なピッチで高精度に形成することができる。
【００１０】
（４）上記目的を達成するための電子部品の製造方法は、単結晶シリコンウェハを結晶異方性エッチングすることにより錐体側面形状の前記凹部の下地となる領域を前記単結晶シリコンウェハの表面に形成し、前記単結晶シリコンウェハの表面の熱酸化により前記凹部を形成する、ことを含んでもよい。
【００１１】
シリコンウェハを熱酸化するとウェハの表面上にシリコン酸化膜が堆積する。錐体側面形状の領域が表面に形成されたシリコンウェハを熱酸化すると、熱酸化によって堆積するシリコン酸化膜は、応力の集中した領域で酸化膜の成長速度が遅くなるため、錐体側面形状の領域の底付近において薄くその領域の縁付近において厚くなる。その結果、シリコンウェハに形成した錐体側面形状の領域に対応して形成されるシリコン酸化膜の表面の凹部の内側空間は、シリコンウェハに形成した錐体側面形状の領域に比べてより先鋭な形状になる。したがって本発明によると、電極の突端をより先鋭にすることができる。
【００１２】
（５）上記目的を達成するための電子部品の製造方法は、前記導電膜の下層であり前記導電膜の突端部となる下層導電膜を形成し、前記導電膜の上層である上層導電膜からなり前記突端部とともに鏃形の前記電極を形成する軸部を前記突端部の上に形成する、ことを含んでもよい。
【００１３】
ここで鏃形が突端部と軸部とからなるとすると、鏃形の電極の断面積は、突端部の先端から軸部に向かって大きくなり、突端部と軸部との境界で小さくなる。なお、これは鏃形の外形の説明であって鏃形の電極の内部構造の説明ではない。電極をこのような鏃形にすることにより電極同士の接合強度が向上する。突端部と軸部との境界における突端部の張り出しが電極を抜けにくくするからである。鏃形の電極を堆積膜によって形成するには、モールドの凹部の内側に形成する導電膜（下層導電膜）によって構成される突端部の上に少なくとも１層の導電膜（上層導電膜）を形成すればよい。すなわち、下層導電膜の上に上層導電膜を積層して電極の積層構造を形成すると、下層導電膜と上層導電膜の輪郭を変えることができるため、突端部の径よりも小さな径の軸部を形成することができる。したがって本発明によると、機械加工技術を用いずに、電極同士の接合強度が高い鏃形の電極を高精度に歩留まりよく高いスループットで形成することができる。
【００１４】
（６）上記目的を達成するための電子部品の製造方法は、前記モールドは透光性材料からなり、前記突端部を形成した後に、前記モールド上にネガ型フォトレジスト膜を形成し、前記モールドと前記突端部とをマスクとして前記ネガ型フォトレジスト膜を露光し現像することにより、前記突端部に対応する開口を有するフォトレジストマスクを形成し、前記開口内に前記上層導電膜を形成し、前記フォトレジストマスクを除去した後に前記上層導電膜を等方的にエッチングすることにより前記軸部を形成する、ことを含んでもよい。
【００１５】
モールドを透光性材料から形成することにより、モールドと突端部とをマスクとして、モールド上に形成したフォトレジスト膜を露光し現像することにより突端部に対応した開口を有するフォトレジストマスクを形成できる。この開口内に上層導電膜を形成すると、突端部の輪郭と上層導電膜の輪郭とを正確に一致させることができる。フォトレジストマスクを除去した後に上層導電膜を等方的にエッチングすると、突端部の最大径よりも小さな径の柱体形状の軸部を上層導電膜から形成することができる。したがって本発明によると、機械加工技術を用いずに、鏃形の電極を高精度に歩留まりよく高いスループットで形成することができる。
【００１６】
（７）上記目的を達成するための電子部品の製造方法は、前記配線要素の上層からなり前記突端部とともに鏃形の前記電極を形成する軸部を前記配線要素の下層の上に形成する、ことを含んでもよい。
本発明では、モールドの凹部内に形成する突端部と基板上に形成する軸部とを接合することにより、鏃形の電極を形成する。すなわち、軸部は基板と一体の配線要素の上層であるから、基板の接合面に対して突出するように形成することができる。そして、このように形成する軸部の突端面を突端部の接合対象面よりも小さく設定する。さらに、突端部と軸部とを接合すると鏃形の電極を形成できる。すでに述べたとおり、電極を鏃形にすることにより電極同士の接合強度が向上する。また、機械加工技術を用いずに軸部を形成できるため、鏃形の電極を高精度に歩留まりよく高いスループットで形成することができる。
【００１７】
（８）上記目的を達成するための電子部品の製造方法は、前記導電膜の前記配線要素と接合する層として金、錫またははんだからなる接合層を形成する、ことを含んでもよい。
Ａｕ、Ｓｎ、はんだなどからなる接合層を、モールド上に形成する導電膜の一部として形成することにより、モールド上に形成した導電膜と基板と一体の配線要素とを接合するために必要な温度や圧力を低減することができる。
【００１８】
（９）上記目的を達成するための電子部品の製造方法は、前記配線要素の前記導電膜と接合する層として金、錫またははんだからなる接合層を形成する、ことを含んでもよい。
Ａｕ、Ｓｎ、はんだなどからなる接合層を基板と一体の配線要素の一部として形成することにより、モールド上に形成した導電膜と基板と一体の配線要素とを接合するために必要な温度や圧力を低減することができる。
【００１９】
（１０）上記目的を達成するための電子部品の製造方法は、前記配線要素を前記導電膜に接合する前に、前記導電膜の前記配線要素と接合する部分をイオンミリングにより先鋭化する、ことを含んでもよい。
モールド上に形成した導電膜の配線要素との接合部分を先鋭化してからモールド上の導電膜と、基板と一体の配線要素とを接合することにより、接合に必要な温度や圧力を低減することができる。さらに、導電膜の先鋭化にイオンミリングを用いることにより、同時に複数の部分を先鋭化することができ、また、再現性よく導電膜を先鋭化することができる。
【００２０】
尚、請求項において「〜上に」というときは、技術的な阻害要因がない限りにおいて「上に中間物を介在させずに」と「〜上に中間物を介在させて」の両方を意味する。また、請求項に記載された動作の順序は、技術的な阻害要因がない限りにおいて記載順に限定されず、同時に実行されても良いし、記載順の逆順に実行されても良いし、連続した順序で実行されなくても良い。
【発明を実施するための最良の形態】
【００２１】
以下、本発明の実施の形態を添付図面を参照しながら以下の順に説明する。尚、各図において対応する構成要素には同一の符号が付され、重複する説明は省略される。
＊＊＊＊＊＊＊＊＊＊＊＊＊
１．第一実施形態
２．第二実施形態
３．第三実施形態
４．第四実施形態
５．第五実施形態
６．第六実施形態
７．他の実施形態
＊＊＊＊＊＊＊＊＊＊＊＊＊
【００２２】
１．第一実施形態
図１から図８は、図９に示す電子部品１の製造工程を示す断面図である。
はじめに図１に示すように錐体側面形状の凹部１０ａを成形面に有するモールド１０を形成する。たとえば、単結晶シリコンウェハである基板の表面（結晶方位１００）に、開口１１ａを有する第一犠牲膜１１を形成し、第一犠牲膜１１をマスクとして用いて基板の結晶異方性エッチングを行う。その結果、開口１１ａの下方領域に錐体側面形状の凹部１０ａが形成され、第一犠牲膜１１を除去すると、成形面に凹部１０ａを有するモールド１０が完成する。第一犠牲膜１１はたとえば次のように形成される。まず、基板の表面上にＳｉＮ膜を堆積させ、続いて、フォトレジスト膜を塗布する。フォトレジスト膜を所定形状に露光し現像することによりＳｉＮ膜のエッチングマスクを形成する。次にこのエッチングマスクを用いてＳｉＮ膜をエッチングすると、ＳｉＮ膜からなる第一犠牲膜１１を形成することができる。
【００２３】
なお、モールド１０に凹部を形成する工程において、多階調マスク（ハーフトーンマスクまたはグレートーンマスク）を用いて凹部を有するフォトレジスト膜を基板上に形成し、フォトレジスト膜もろともに基板を異方的にエッチングしてもよい。
【００２４】
次に、図２に示すように、モールド１０の成形面の上に第二犠牲膜１２、導電膜１３を順に形成する。第二犠牲膜１２は、モールド１０と導電膜１３とに対して選択的にエッチングできる材料で形成され、導電膜１３のめっきシード層としても機能する導電性の膜である。したがってたとえば、モールド１０の成形面上にＣｒとＣｕを順にスパッタでそれぞれ０．０３μｍ、０．３μｍの厚さまで堆積することによって第二犠牲膜１２を形成する。ＣｒとＣｕに代えてＴｉとＴｉＮとを第二犠牲膜１２の材料に用いてもよい。続いて、第二犠牲膜１２の表面上にＮｉを電解めっきによって３μｍの厚さまで堆積し、Ｎｉからなる導電膜１３を形成する。導電膜１３は電極を構成する導電膜の下層に相当し、鏃形の突端部となる。導電膜１３の膜厚はモールド１０の凹部１０ａが埋まる範囲に設定される。なお、開口１１ａを有する第一犠牲膜１１を除去することなく、第二犠牲膜１２を形成してもよい。この場合、モールド１０と導電膜１３とを分離する後の工程において第一犠牲膜１１を第二犠牲膜１２とともに除去してもよいし、第一犠牲膜１１をモールド１０と一体に再利用してもよい。また、導電膜１３はＷのＣＶＤによる成膜、ＣｕＷのＭＩＭ（Metal Injection Molding）による成膜など、他の材料と成膜法の組み合わせによって形成することもできる。
【００２５】
次に、図３に示すように、モールド１０の成形面が露出するとともに導電膜１３および第二犠牲膜１２がモールド１０の凹部１０ａ内に残存する範囲で導電膜１３および第二犠牲膜１２の表層を除去する。具体的には、研削、研磨、ＣＭＰのいずれかによって、またはこれらを組み合わせることによって導電膜１３および第二犠牲膜１２の表層を除去する。その結果、モールド１０の凹部１０ａ内に残存した導電膜１３からなる突端部５１がモールド１０と一体に形成される。
【００２６】
次に、図４に示すように、モールド１０の上にフォトレジストマスク１４を形成する。フォトレジストマスク１４は、突端部５１の表面を露出させ、突端部５１の表面よりも小さな開口１４ａを有し、鏃形の電極の軸部を形成するための型として機能する。開口１４ａを突端部５１の輪郭の内側に形成することにより、電極を鏃形に形成することができる。
【００２７】
次に、図５に示すように、電極を構成する導電膜の上層としての導電膜１５および導電膜１６をフォトレジストマスク１４の開口１４ａの内側において突端部５１の表面上に順に形成する。導電膜１５と導電膜１６とはフォトレジストマスク１４の開口１４ａの内側に形成されるため柱形状になる。フォトレジストマスク１４を除去すると、導電膜１５と導電膜１６とからなる軸部６１と、導電膜１３からなる突端部５１とからなる鏃形の電極が完成する。導電膜１５の材料は抵抗率や剛性や接合強度を勘案して選択され、たとえばＮｉを電解めっきにより３μｍの厚さまで堆積することにより導電膜１５が形成される。導電膜１６は、基板と一体の配線要素と、モールド上に形成される電極との接合層として機能する。このため、導電膜１６の材料は主に接合強度を勘案して選択され、たとえばＡｕを電解めっきにより０．３μｍの厚さまで堆積することにより導電膜１６が形成される。
【００２８】
図６は、モールド上に形成した鏃形の電極に接合される配線要素１１０と基板３０を示している。基板３０には図示しない素子が形成されている。配線要素１１０は基板３０の接合面上に形成され、下層膜としての導電膜３１と上層膜としての導電膜３２とからなる。導電膜３２は、モールド上に形成した電極との接合層として機能する。このため、導電膜３２の材料は主に接合強度を勘案して選択され、たとえばＡｕの電解めっきにより導電膜３２が形成される。
【００２９】
次に、図７に示すように、基板３０の接合面上に備わる配線要素１１０とモールド１０上に形成されている鏃形の電極１０１とを加熱と加圧によって接合する。導電膜３２と導電膜１６の組み合わせがＡｕとＳｎである場合、共晶結合によって配線要素１１０と電極１０１とが接合される。はんだによって配線要素１１０と電極１０１とを接合してもよい。
【００３０】
次に、図８に示すように、第二犠牲膜１２を除去することにより電極１０１をモールド１０から分離する。したがってモールド１０は再利用することができる。すなわち、図２から図８について説明した工程を繰り返すことにより、１つのモールド１０を用いて繰り返し電子部品１を製造することができる。モールド１０を再利用することにより、鏃形の電極１０１を高いスループットで再現性よく形成することができる。第二犠牲膜１２を除去することにより電極１０１をモールド１０から分離すると、電極１０１が変形しないために加工精度を高め、歩留まりを上げることができる。
【００３１】
その結果、図９に示すように、突端の突端部５１が導電膜１３からなり、軸部６１が導電膜１５と導電膜１６とからなる鏃形の電極１０１が基板３０から接合面に対して垂直方向に突出している電子部品１が完成する。モールド１０の凹部１０ａはフォトリソグラフィ技術によって狭小なピッチで高精度に形成することができるため、本実施形態によると、電極１０１を狭小なピッチで二次元的に配列し、高精度に歩留まり良く形成することができる。
【００３２】
この電子部品１は電極１０１が接合面に対して垂直方向に突出しているため、電子部品１と図１０に示す他の電子部品９とは基板３０に対して垂直な方向に積み重ねて結合することができる。そして、電子部品１の鏃形の電極１０１の先端は、他の電子部品９の電極の表層に絶縁膜９２が形成されているとしても、絶縁膜９２を突き破り他の電子部品９の電極である導電膜９１に突き刺すことができる。したがって、電子部品１と他の電子部品９とは常温下において接続するすることができる。また、電子部品１の電極１０１は鏃形であるため他の電子部品９の電極９１から抜けにくい。
【００３３】
図１１に示すように、電子部品１と他の電子部品９との間の空隙を樹脂９９で埋めてもよい。これにより、電子部品１と他の電子部品９との結合強度を高めることができる。電子部品１と他の電子部品９との間の空隙を埋める樹脂９９の材料としては、熱可塑性樹脂が望ましい。電子部品１と他の電子部品９との結合後に、これらを分解して再利用できるからである。
【００３４】
２．第二実施形態
図１２から図１４は図１５に示す電子部品２の製造工程を示す断面図である。
はじめに第一実施形態と同様にモールド１０を形成し、モールド１０の成形面の上に第二犠牲膜１２と導電膜１３とを形成する。
【００３５】
次に図１２に示すように、第二犠牲膜１２が露出し、導電膜１３がモールド１０の凹部１０ａの内側に残存する範囲で導電膜１３の表層を除去する。たとえば、ウェットエッチングによって導電膜１３の表層を選択的に除去する。その結果、導電膜１３からなる突端部５２が形成される。
【００３６】
図１３は、モールド上に形成した突端部５２に接合される配線要素１１１と基板３０を示している。配線要素１１１は、その下層を構成する導電膜３１および導電膜３２と、その上層を構成する導電膜３３とからなる。導電膜３３は、基板３０の接合面から垂直方向に突出しており、鏃形の電極の軸部６２となる。したがって導電膜３３の頂面が突端部５２の輪郭の内側に収まるように導電膜３３が形成される。このような導電膜３３の外形は、フォトリソグラフィ技術を用いて形成することができる。導電膜３３の材料は接合強度、剛性などを勘案して選択され、たとえばＮｉを電解めっきにより３μｍの厚さまで堆積することにより導電膜３３からなる軸部６２が形成される。
【００３７】
次に図１４に示すように、モールド上に形成した突端部５２に配線要素１１１の導電膜３３の頂面を加熱と加圧によって接合する。接合を容易にし、接合強度を高めるために、突端部５２と配線要素１１１とにそれぞれ導電性の接合層を形成しておいてもよい。すなわちたとえば、図１２に示す状態でＡｕ膜を導電膜１３の表面上に形成するとともに、図１３に示す導電膜３３の頂面上にＡｕ膜を形成しておいてもよい。
【００３８】
次に第二犠牲膜１２を除去すると、突端部５２とモールド１０とが分離する。その結果、図１５に示すように、導電膜１３からなる突端部５２と、導電膜３３からなる軸部６２とからなる鏃形の電極１０２が基板３０の接合面から垂直方向に突出している電子部品２が完成する。
【００３９】
３．第三実施形態
図１６から図１８は図１９に示す電子部品３の製造工程を示す断面図である。
はじめに第一実施形態と同様にモールド１０を形成した後に第二犠牲膜１２を形成する。第二犠牲膜１２はたとえばＣｒをスパッタによって０．３μの厚さまで堆積させることにより形成する。
【００４０】
次に図１６に示すように、開口１８ａを有するフォトレジストマスク１８を用いて導電膜１３からなる突端部５３を形成する。突端部５３は、第二犠牲膜１２との界面が錐体側面形状の凸面であり表面が錐体側面形状の凹面である。導電膜１３は、たとえばＮｉを電解めっきによって１μｍの厚さまで堆積することにより形成する。
【００４１】
次に、第一実施形態と同様に突端部５３が露出する開口を有するフォトレジストマスクを用い、図１７に示すように、鏃型の電極を構成する導電膜の上層としての導電膜１５と導電膜１６とを突端部５１の表面上に順に形成し、フォトレジストマスクを除去する。その結果、導電膜１５と導電膜１６とからなる軸部６３と、導電膜１３からなる突端部５３とからなる鏃形の電極１０３が形成される。
【００４２】
次に、図１８に示すように基板４０と一体の配線要素１１３と軸部６３とを加熱と加圧によって接合する。図１７では、配線要素１１３が貫通電極を構成するＡｌなどからなる導電膜４１と接合層を構成するＡｕなどの導電膜４２とから構成されている例を示している。このとき、軸部６３の配線要素１１３に接合される部分が先鋭であるため、接合に要する圧力を第一実施形態に比べて低減することができる。
次に、第二犠牲膜１２を除去すると、図１９に示す電子部品３が完成する。
【００４３】
４．第四実施形態
図２０から図２４は図２５に示す電子部品４の製造工程を示す断面図である。
はじめに図２０の実線で示すように、単結晶シリコンウェハからなる基板２０の表面（結晶方位１００）に錐体側面形状の領域２０ａを結晶異方性エッチングにより形成する。錐体側面形状の領域２０ａは、モールド２３の凹部２１ａの下地に相当する領域である。
【００４４】
次に図２０の破線で示すように、基板２０の表面を熱酸化することによりシリコン酸化膜２１を形成する。応力が集中する領域において酸化膜の成長速度が遅くなるため、シリコン酸化膜２１の表面には錐体側面形状の領域２０ａよりも先鋭な凹部２１ａが形成され、単結晶シリコンの基板２０とシリコン酸化膜２１とからなるモールド２３が完成する。
【００４５】
次に図２１に示すように、モールド２３の成形面上に犠牲膜２２と導電膜１３とを順に形成する。犠牲膜２２はモールド２３の離型処理に用いられるともにめっきシード層として機能する膜である。犠牲膜２２はたとえばＴｉおよびＴｉＮをスパッタ法によって順にそれぞれ０．０３μｍ、０．３μｍの厚さまで堆積することにより形成する。
【００４６】
次に図２２に示すように、導電膜１３の表層を第一実施形態と同様にして除去した後に、導電膜１３の表面上に導電膜２７を形成する。その結果、導電膜１３と導電膜２７とからなる電極の突端部５４がモールド２３と一体に形成される。導電膜２７は基板と一体の配線要素と、モールド上に形成される電極との接合層として機能する。このため、導電膜２７の材料は主に接合強度を勘案して選択され、たとえばＡｕを無電解めっきにより０．５μｍの厚さまで堆積することにより導電膜２７が形成される。
【００４７】
図２３は、モールド上に形成された電極の突端部５４に接合される配線要素１１４と基板３０とを示している。配線要素１１４は基板３０の接合面上に形成され、下層膜としての導電膜３１と導電膜３２と、上層膜としての導電膜６４とからなる。導電膜６４は、鏃形の電極の軸部になる。したがって導電膜６４の頂面が突端部５４の輪郭の内側に収まるように導電膜６４を形成する。このような導電膜６４の材料として、本実施形態でははんだを用いる。
【００４８】
次に図２４に示すように、モールド上に形成した電極の突端部５４に導電膜６４からなる電極の軸部の頂面を加熱と加圧によって接合する。
次に犠牲膜２２を除去すると、図２５に示すように突端部５４とモールド２３とが分離する。その結果、導電膜１３と導電膜２７とからなる突端部５４と、導電膜６４からなる軸部と、からなる鏃形の電極１０４が基板３０の接合面から垂直方向に突出している電子部品４が完成する。
【００４９】
本実施形態の製造方法によって得られる電子部品４の電極１０４の突端部５４は他の実施形態の製造方法によって得られる電子部品の電極の突端部に比べて先鋭になる。このため、電子部品４と他の電子部品とを接合するために加える力が低減される。
【００５０】
５．第五実施形態
図２６から図３０は図３１に示す電子部品５の製造工程を示す断面図である。
はじめに第一実施形態において説明した図１から図４の工程を実施する。
次に図２６に示すようにフォトレジストマスク１４の開口１４ａから露出している導電膜１３の表面上に、めっきによってフォトレジストマスク１４よりも厚く導電膜１５を形成し、導電膜１５をフォトレジストマスク１４の表面上にオーバーフローさせる。導電膜１５のフォトレジストマスク１４の表面上にオーバーフローした部分はドーム形状になる。
【００５１】
次に導電膜１５のフォトレジストマスク１４の表面上にオーバーフローした部分をイオンミリングによって図２７に示すように先鋭化する。突部に対するイオンミリングではイオンの突入方向に対して傾斜した方向においてエッチング速度が最大になるため、導電膜１５のフォトレジストマスク１４の表面上にオーバーフローした部分をイオンミリングによって錐体形状にすることができる。
【００５２】
次に図２８に示すようにフォトレジストマスク１４を除去すると鏃形の導電膜１５が現れる。すなわち、導電膜１５はイオンミリングによって柱体部１５ｂと錐体部１５ａとからなる鏃形に成形される。
【００５３】
図２９は、モールド上に形成された導電膜１５に接合される配線要素１１５と基板４３とを示している。図２９に示す構造は、基板４３に凹部４３ａを形成した後に凹部４３ａを含む領域に導電膜４４と導電膜４５とを順に成膜することによって形成される。その結果、導電膜４５の表面に凹部４５ａが形成される。凹部４５ａの輪郭は導電膜１５の柱体部１５ｂの輪郭に内包されるように設定される。
【００５４】
次に、モールド上に形成した導電膜１５の錐体部１５ａを配線要素１１５の凹部４５ａに押し込み、図３０に示すように、導電膜１５と配線要素１１５とを加熱と加圧によって接合する。配線要素１１５の凹部４５ａに錐体部１５ａを押し込むことにより、小さな力で配線要素１１５に導電膜１５を深く突き刺すことができるため、他の実施形態に比べ、配線要素１１５と導電膜１５との接合強度を高めることができる。
【００５５】
次に図３１に示すように、第二犠牲膜１２を除去すると、鏃形の電極１０５が基板４３の接合面から突出している電子部品５とモールド１０とが分離する。電子部品５において、導電膜１５のうち配線要素１１５から突出している部分が鏃形の電極１０５の軸部６５を構成し、導電膜１３が鏃形の電極１０５の突端部５５を構成する。
【００５６】
６．第六実施形態
図３２から図３４は、第五実施形態において図２８に示したモールド上の導電膜の鏃形の部分を他の方法で製造する工程を示す断面図である。
【００５７】
本実施形態では、背面露光技術を用いるため、モールド１０はフォトリソグラフィの露光工程において透明物質として振る舞うガラスなどの透光性材料から形成する。したがって本実施形態においては、単結晶シリコンの結晶異方性エッチングによってモールド１０の成形面の凹部１０ａを形成することはできない。そこで本実施形態では、多階調マスク（ハーフトーンマスクまたはグレーントーンマスク）を用いてフォトレジスト膜に錐体側面形状の凹部を形成し、そのフォトレジスト膜もろともに透明基板を異方的にエッチングする。すると、フォトレジスト膜の凹部を透明基板に転写することができる。
【００５８】
第一実施形態において説明した図２から図３の工程を実施した後に、ネガ型のフォトレジスト膜２４をモールド１０の成形面上に形成する。フォトレジスト膜２４にはたとえば化学増幅型ネガレジストを用いる。続いて図３２に示すように、モールド１０、第二犠牲膜１２および導電膜１３をマスクとしてモールド１０の背面（成形面の裏面）側からフォトレジスト膜２４を露光する。
【００５９】
次に、フォトレジスト膜２４を現像し、未感光領域２４ａを除去する。
次に図３３に示すように、フォトレジスト膜２４の未感光領域２４ａの除去後に現れる開口２４ｂから露出する導電膜１３の表面上に導電膜２５、導電膜２６を順に形成する。導電膜２５は導電膜２６に対して選択的に等方性エッチングが可能な材料とする。また導電膜２６の材料には導電膜２５よりも硬度が高い材料を選択することが望ましい。たとえば導電膜１５はＣｕのめっきによって形成し、導電膜２６はＮｉのめっきによって形成する。
【００６０】
次にフォトレジスト膜２４の表層を除去して導電膜２６をフォトレジスト膜２４の表面から突出させる。
次に図３４に示すようにフォトレジスト膜２４の表面から突出している導電膜２６をイオンミリングにより先鋭化する。
次にフォトレジスト膜２４を完全に除去した後に、等方性エッチングによって導電膜２５の側面の表層を除去すると、図３５に示すように第五実施形態と同様の鏃形が導電膜２６および導電膜２５によって形成される。
【００６１】
１１．他の実施形態
尚、本発明の技術的範囲は、上述した実施の形態に限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。例えば、上記実施形態で示した材質や寸法や成膜方法やパターン転写方法はあくまで例示であるし、当業者であれば自明である工程の追加や削除や工程順序の入れ替えについては説明が省略されている。例えば、上述した製造工程において、膜の組成、成膜方法、膜の輪郭形成方法、工程順序などは、突起電極に求められる機能に応じた膜材料の組み合わせや、膜厚や、要求される輪郭形状精度などに応じて適宜選択されるものであって、特に限定されない。また、上記実施形態において、電極は他の電子部品の電極に突き刺して使用される突起電極を例示して説明したが、本発明の電子部品の電極は他の電子部品の電極にスナップフィットするいわゆるマイクロコネクタとして使用される形態のものであってもよい。
【図面の簡単な説明】
【００６２】
【図１】本発明の実施形態にかかる断面図。
【図２】本発明の実施形態にかかる断面図。
【図３】本発明の実施形態にかかる断面図。
【図４】本発明の実施形態にかかる断面図。
【図５】本発明の実施形態にかかる断面図。
【図６】本発明の実施形態にかかる断面図。
【図７】本発明の実施形態にかかる断面図。
【図８】本発明の実施形態にかかる断面図。
【図９】本発明の実施形態にかかる断面図。
【図１０】本発明の実施形態にかかる断面図。
【図１１】本発明の実施形態にかかる断面図。
【図１２】本発明の実施形態にかかる断面図。
【図１３】本発明の実施形態にかかる断面図。
【図１４】本発明の実施形態にかかる断面図。
【図１５】本発明の実施形態にかかる断面図。
【図１６】本発明の実施形態にかかる断面図。
【図１７】本発明の実施形態にかかる断面図。
【図１８】本発明の実施形態にかかる断面図。
【図１９】本発明の実施形態にかかる断面図。
【図２０】本発明の実施形態にかかる断面図。
【図２１】本発明の実施形態にかかる断面図。
【図２２】本発明の実施形態にかかる断面図。
【図２３】本発明の実施形態にかかる断面図。
【図２４】本発明の実施形態にかかる断面図。
【図２５】本発明の実施形態にかかる断面図。
【図２６】本発明の実施形態にかかる断面図。
【図２７】本発明の実施形態にかかる断面図。
【図２８】本発明の実施形態にかかる断面図。
【図２９】本発明の実施形態にかかる断面図。
【図３０】本発明の実施形態にかかる断面図。
【図３１】本発明の実施形態にかかる断面図。
【図３２】本発明の実施形態にかかる断面図。
【図３３】本発明の実施形態にかかる断面図。
【図３４】本発明の実施形態にかかる断面図。
【図３５】本発明の実施形態にかかる断面図。
【符号の説明】
【００６３】
１：電子部品、２：電子部品、３：電子部品、４：電子部品、５：電子部品、１０：モールド、１０ａ：凹部、１１：第一犠牲膜、１１ａ：開口、１２：第二犠牲膜、１３：導電膜、１４：フォトレジストマスク、１４ａ：開口、１５：導電膜、１５ａ：錐体部、１５ｂ：柱体部、１６：導電膜、１８：フォトレジストマスク、１８ａ：開口、２０：基板、２０ａ：領域、２１：シリコン酸化膜、２１ａ：凹部、２２：犠牲膜、２３：モールド、２４：フォトレジスト膜、２４ａ：未感光領域、２４ｂ：開口、２５：導電膜、２６：導電膜、３０：基板、３１：導電膜、３２：導電膜、３３：導電膜、４０：基板、４１：導電膜、４２：導電膜、４３：基板、４３ａ：凹部、４４：導電膜、４５：導電膜、４５ａ：凹部、５１：突端部、５２：突端部、５３：突端部、５４：突端部、５５：突端部、６１：軸部、６２：軸部、６３：軸部、６４：導電膜、６５：軸部、９１：電極、９２：絶縁膜、９９：樹脂、１０１：電極、１０２：電極、１０３：電極、１０４：電極、１０５：電極、１１０：配線要素、１１１：配線要素、１１２：配線要素、１１３：配線要素、１１４：配線要素、１１５：配線要素
【特許請求の範囲】
【請求項１】
凹部が形成されているモールドの成形面上に導電膜を形成し、
基板の接合面に備わる配線要素を前記導電膜に接合し、
突端が前記導電膜からなる電極が前記基板から前記接合面に対して垂直方向に突出している電子部品を前記モールドから分離する、
ことを含む電子部品の製造方法。
【請求項２】
前記モールドの前記成形面上に犠牲膜を形成し、
前記犠牲膜の表面上に前記導電膜を形成し、
前記犠牲膜を除去することにより、先端が前記導電膜からなる前記電極から前記モールドを分離する、
ことを含む請求項１に記載の電子部品の製造方法。
【請求項３】
前記モールドの材料としての単結晶シリコンウェハを結晶異方性エッチングすることにより錐体側面形状の前記凹部を形成する、
ことを含む請求項１または２に記載の電子部品の製造方法。
【請求項４】
単結晶シリコンウェハを結晶異方性エッチングすることにより錐体側面形状の前記凹部の下地となる領域を前記単結晶シリコンウェハの表面に形成し、
前記単結晶シリコンウェハの表面の熱酸化により前記凹部を形成する、
ことを含む請求項１または２に記載の電子部品の製造方法。
【請求項５】
前記導電膜の下層であり前記導電膜の突端部となる下層導電膜を形成し、
前記導電膜の上層である上層導電膜からなり前記突端部とともに鏃形の前記電極を形成する軸部を前記突端部の上に形成する、
ことを含む請求項１から４のいずれか一項に記載の電子部品の製造方法。
【請求項６】
前記モールドは透光性材料からなり、
前記突端部を形成した後に、前記モールド上にネガ型フォトレジスト膜を形成し、
前記モールドと前記突端部とをマスクとして前記ネガ型フォトレジスト膜を露光し現像することにより、前記突端部に対応する開口を有するフォトレジストマスクを形成し、
前記開口内に前記上層導電膜を形成し、
前記フォトレジストマスクを除去した後に前記上層導電膜を等方的にエッチングすることにより前記軸部を形成する、
ことを含む請求項５に記載の電子部品の製造方法。
【請求項７】
前記配線要素の上層からなり前記突端部とともに鏃形の前記電極を形成する軸部を前記配線要素の下層の上に形成する、
ことを含む請求項１から４のいずれか一項に記載の電子部品の製造方法。
【請求項８】
前記導電膜の前記配線要素と接合する層として金、錫またははんだからなる接合層を形成する、
ことを含む請求項１から７のいずれか一項に記載の電子部品の製造方法。
【請求項９】
前記配線要素の前記導電膜と接合する層として金、錫またははんだからなる接合層を形成する、
ことを含む請求項１から７のいずれか一項に記載の電子部品の製造方法。
【請求項１０】
前記配線要素を前記導電膜に接合する前に、前記導電膜の前記配線要素と接合する部分をイオンミリングにより先鋭化する、
ことを含む請求項１から６のいずれか一項に記載の電子部品の製造方法。
【請求項１】
凹部が形成されているモールドの成形面上に導電膜を形成し、
基板の接合面に備わる配線要素を前記導電膜に接合し、
突端が前記導電膜からなる電極が前記基板から前記接合面に対して垂直方向に突出している電子部品を前記モールドから分離する、
ことを含む電子部品の製造方法。
【請求項２】
前記モールドの前記成形面上に犠牲膜を形成し、
前記犠牲膜の表面上に前記導電膜を形成し、
前記犠牲膜を除去することにより、先端が前記導電膜からなる前記電極から前記モールドを分離する、
ことを含む請求項１に記載の電子部品の製造方法。
【請求項３】
前記モールドの材料としての単結晶シリコンウェハを結晶異方性エッチングすることにより錐体側面形状の前記凹部を形成する、
ことを含む請求項１または２に記載の電子部品の製造方法。
【請求項４】
単結晶シリコンウェハを結晶異方性エッチングすることにより錐体側面形状の前記凹部の下地となる領域を前記単結晶シリコンウェハの表面に形成し、
前記単結晶シリコンウェハの表面の熱酸化により前記凹部を形成する、
ことを含む請求項１または２に記載の電子部品の製造方法。
【請求項５】
前記導電膜の下層であり前記導電膜の突端部となる下層導電膜を形成し、
前記導電膜の上層である上層導電膜からなり前記突端部とともに鏃形の前記電極を形成する軸部を前記突端部の上に形成する、
ことを含む請求項１から４のいずれか一項に記載の電子部品の製造方法。
【請求項６】
前記モールドは透光性材料からなり、
前記突端部を形成した後に、前記モールド上にネガ型フォトレジスト膜を形成し、
前記モールドと前記突端部とをマスクとして前記ネガ型フォトレジスト膜を露光し現像することにより、前記突端部に対応する開口を有するフォトレジストマスクを形成し、
前記開口内に前記上層導電膜を形成し、
前記フォトレジストマスクを除去した後に前記上層導電膜を等方的にエッチングすることにより前記軸部を形成する、
ことを含む請求項５に記載の電子部品の製造方法。
【請求項７】
前記配線要素の上層からなり前記突端部とともに鏃形の前記電極を形成する軸部を前記配線要素の下層の上に形成する、
ことを含む請求項１から４のいずれか一項に記載の電子部品の製造方法。
【請求項８】
前記導電膜の前記配線要素と接合する層として金、錫またははんだからなる接合層を形成する、
ことを含む請求項１から７のいずれか一項に記載の電子部品の製造方法。
【請求項９】
前記配線要素の前記導電膜と接合する層として金、錫またははんだからなる接合層を形成する、
ことを含む請求項１から７のいずれか一項に記載の電子部品の製造方法。
【請求項１０】
前記配線要素を前記導電膜に接合する前に、前記導電膜の前記配線要素と接合する部分をイオンミリングにより先鋭化する、
ことを含む請求項１から６のいずれか一項に記載の電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２０】
【図２１】
【図２２】
【図２３】
【図２４】
【図２５】
【図２６】
【図２７】
【図２８】
【図２９】
【図３０】
【図３１】
【図３２】
【図３３】
【図３４】
【図３５】
【公開番号】特開２００９−４３８９１（Ｐ２００９−４３８９１Ａ）
【公開日】平成２１年２月２６日（２００９．２．２６）
【国際特許分類】
【出願番号】特願２００７−２０６６５７（Ｐ２００７−２０６６５７）
【出願日】平成１９年８月８日（２００７．８．８）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
【公開日】平成２１年２月２６日（２００９．２．２６）
【国際特許分類】
【出願日】平成１９年８月８日（２００７．８．８）
【出願人】（０００００４０７５）ヤマハ株式会社 (5,930)
【Ｆターム（参考）】
[ Back to top ]