電子部品及びその製造方法
【課題】短時間で形成可能な外部電極を備えた電子部品及びその製造方法を提供することである。
【解決手段】積層体１２は、複数のセラミック層が積層されて構成されている。内部導体１８ａ，１８ｂはそれぞれ、積層体１２に内蔵され、かつ、積層体１２の上面Ｓ５，下面Ｓ６において、セラミック層１６間から露出している露出部２６ａ，２６ｂ，２８ａ，２８ｂをそれぞれ有している。外部電極１４ａ，１４ｂ，１５ａ，１５ｂはそれぞれ、露出部２６ａ，２６ｂ，２８ａ，２８ｂを覆うように上面Ｓ５，下面Ｓ６に直接めっきにより形成されている。上面Ｓ５，下面Ｓ６における露出部２６ａ，２６ｂ，２８ａ，２８ｂが設けられている部分は、上面Ｓ５，下面Ｓ６における他の部分よりも突出している。
【解決手段】積層体１２は、複数のセラミック層が積層されて構成されている。内部導体１８ａ，１８ｂはそれぞれ、積層体１２に内蔵され、かつ、積層体１２の上面Ｓ５，下面Ｓ６において、セラミック層１６間から露出している露出部２６ａ，２６ｂ，２８ａ，２８ｂをそれぞれ有している。外部電極１４ａ，１４ｂ，１５ａ，１５ｂはそれぞれ、露出部２６ａ，２６ｂ，２８ａ，２８ｂを覆うように上面Ｓ５，下面Ｓ６に直接めっきにより形成されている。上面Ｓ５，下面Ｓ６における露出部２６ａ，２６ｂ，２８ａ，２８ｂが設けられている部分は、上面Ｓ５，下面Ｓ６における他の部分よりも突出している。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電子部品及びその製造方法に関し、より特定的には、複数のセラミック層が積層されて構成されている積層体を備えている電子部品及びその製造方法に関する。
【背景技術】
【０００２】
従来の電子部品としては、例えば、特許文献１に記載の多層電子コンポーネントが知られている。特許文献１に記載の多層電子コンポーネントは、複数の誘電体層、複数の内部電極及び終端を備えている。複数の誘電体層及び複数の内部電極は、交互に積層されている。終端は、複数の誘電体層からなる積層体の側面に設けられている外部電極である。以上のような多層電子コンポーネントでは、積層体の側面から内部電極を露出させ、内部電極が露出している部分にめっきを施すことにより終端を形成している。
【０００３】
ところで、特許文献１に示す多層電子コンポーネントのように、外部電極をめっきにより形成する電子部品において、外部電極を短時間で形成したいという要望がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−４７９０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、短時間で形成可能な外部電極を備えた電子部品及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一形態に係る電子部品は、複数のセラミック層が積層されて構成されている積層体と、前記積層体に内蔵され、かつ、該積層体の実装面において、前記セラミック層間から実装面に露出している第１の露出部及び第２の露出部をそれぞれ有している第１の内部導体及び第２の内部導体と、前記第１の露出部及び前記第２の露出部をそれぞれ覆うように前記実装面に直接めっきにより形成された第１の外部電極及び第２の外部電極と、を備え、前記実装面における前記第１の露出部及び前記第２の露出部が設けられている部分は、該実装面における他の部分よりも突出していること、を特徴とする。
【０００７】
前記電子部品の製造方法は、前記第１の内部導体及び前記第２の内部導体を内蔵する前記積層体を準備する工程と、前記実装面が前記第１の露出部が設けられている部分と前記第２の露出部が設けられている部分との間において窪んだ状態で湾曲するように、前記積層体に対して研磨加工を施す工程と、前記第１の露出部及び前記第２の露出部のそれぞれを覆う前記第１の外部電極及び前記第２の外部電極を直接めっきにより形成する工程と、を備えていること、を特徴とする。
【発明の効果】
【０００８】
本発明によれば、外部電極を短時間で形成することができる。
【図面の簡単な説明】
【０００９】
【図１】電子部品の外観斜視図である。
【図２】電子部品の積層体の分解斜視図である。
【図３】電子部品を積層方向の上側から透視した図である。
【図４】図４（ａ）は、本実施形態に係る電子部品が回路基板に実装されたときの図である。図４（ｂ）は、比較例に係る電子部品が回路基板に実装されたときの図である。
【図５】第１の変形例に係る電子部品を積層方向の上側から透視した図である。
【図６】第２の変形例に係る電子部品を積層方向の上側から透視した図である。
【図７】第３の変形例に係る電子部品を積層方向の上側から透視した図である。
【発明を実施するための形態】
【００１０】
以下に、本発明の実施形態に係る電子部品及びその製造方法について図面を参照しながら説明する。
【００１１】
（電子部品の構成）
まず、電子部品の構成について図面を参照しながら説明する。図１は、電子部品１０の外観斜視図である。図２は、電子部品１０の積層体１２の分解斜視図である。図３は、電子部品１０を積層方向の上側から透視した図である。以下では、積層体１２の積層方向をｙ軸方向と定義する。積層体１２をｙ軸方向から平面視したときの積層体１２の長辺方向をｘ軸方向と定義する。積層体１２をｙ軸方向から平面視したときの積層体１２の短辺方向をｚ軸方向と定義する。
【００１２】
電子部品１０は、チップコンデンサであり、図１及び図２に示すように、積層体１２、外部電極１４（１４ａ，１４ｂ），１５（１５ａ，１５ｂ）及びコンデンサＣ（図１には図示せず）を備えている。積層体１２は、直方体状をなしている。ただし、積層体１２は、面取りが施されることにより角及び稜線において丸みを帯びた形状をなしている。以下では、積層体１２において、ｙ軸方向の正方向側の面を側面Ｓ１とし、ｙ軸方向の負方向側の面を側面Ｓ２とする。また、ｘ軸方向の負方向側の面を端面Ｓ３とし、ｘ軸方向の正方向側の面を端面Ｓ４とする。また、ｚ軸方向の正方向側の面を上面Ｓ５とし、ｚ軸方向の負方向側の面を下面Ｓ６とする。
【００１３】
積層体１２は、図２に示すように、複数のセラミック層１６が積層されることにより構成されている。セラミック層１６は、長方形状をなしており、誘電体セラミックにより作製されている。誘電体セラミックの例としては、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3又はＣａＺｒＯ3が挙げられる。また、これらの材料が主成分とされ、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物又はＮｉ化合物が副成分とされていてもよい。セラミック層１６の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。以下では、セラミック層１６のｙ軸方向の正方向側の主面を表面と称し、セラミック層１６のｙ軸方向の負方向側の主面を裏面と称す。
【００１４】
以上のように、積層体１２の側面Ｓ１は、ｙ軸方向の最も正方向側に設けられているセラミック層１６の表面により構成されている。積層体１２の側面Ｓ２は、ｙ軸方向の最も負方向側に設けられているセラミック層１６の裏面により構成されている。また、端面Ｓ３は、複数のセラミック層１６のｘ軸方向の負方向側の短辺が連なることによって構成されている。端面Ｓ４は、複数のセラミック層１６のｘ軸方向の正方向側の短辺が連なることによって構成されている。上面Ｓ５は、複数のセラミック層１６のｚ軸方向の正方向側の長辺が連なることによって構成されている。下面Ｓ６は、複数のセラミック層１６のｚ軸方向の負方向側の長辺が連なることによって構成されている。
【００１５】
コンデンサＣは、図２に示すように、積層体１２に内蔵されているコンデンサ導体（内部導体）１８（１８ａ，１８ｂ）により構成されている。コンデンサ導体１８は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等の導電性材料により作製されており、０．３μｍ以上２．０μｍ以下の厚さを有していることが好ましい。
【００１６】
コンデンサ導体１８ａは、セラミック層１６の表面上に設けられており、容量部２０ａ及び引き出し部２２ａ，２４ａを有している。容量部２０ａは、長方形状をなしており、セラミック層１６の外縁に接していない。引き出し部２２ａは、容量部２０ａのｚ軸方向の負方向側の長辺のｘ軸方向の負方向側の端部近傍から、ｚ軸方向の負方向側に向かって突出している。これにより、引き出し部２２ａは、セラミック層１６のｚ軸方向の負方向側の長辺に引き出されている。引き出し部２２ａは、ｚ軸方向の負方向側の先端部分において、積層体１２の下面Ｓ６において、隣り合う２層のセラミック層１６間から露出している露出部２６ａを有している。引き出し部２４ａは、容量部２０ａのｚ軸方向の正方向側の長辺のｘ軸方向の負方向側の端部近傍から、ｚ軸方向の正方向側に向かって突出している。これにより、引き出し部２４ａは、セラミック層１６のｚ軸方向の正方向側の長辺に引き出されている。引き出し部２４ａは、ｚ軸方向の正方向側の先端部分において、積層体１２の上面Ｓ５において、隣り合う２層のセラミック層１６間から露出している露出部２８ａを有している。
【００１７】
コンデンサ導体１８ｂは、セラミック層１６の表面上に設けられており、容量部２０ｂ及び引き出し部２２ｂ，２４ｂを有している。容量部２０ｂは、長方形状をなしており、セラミック層１６の外縁に接していない。そして、容量部２０ｂは、セラミック層１６を介して容量部２０ａと対向している。これにより、容量部２０ａ，２０ｂ間には容量が発生している。引き出し部２２ｂは、容量部２０ｂのｚ軸方向の負方向側の長辺のｘ軸方向の正方向側の端部近傍から、ｚ軸方向の負方向側に向かって突出している。これにより、引き出し部２２ｂは、セラミック層１６のｚ軸方向の負方向側の長辺に引き出されている。引き出し部２２ｂは、引き出し部２２ａよりもｘ軸方向の正方向側に位置している。引き出し部２２ｂは、ｚ軸方向の負方向側の先端部分において、積層体１２の下面Ｓ６において、隣り合う２層のセラミック層１６間から露出している露出部２６ｂを有している。引き出し部２４ｂは、容量部２０ｂのｚ軸方向の正方向側の長辺のｘ軸方向の正方向側の端部近傍から、ｚ軸方向の正方向側に向かって突出している。これにより、引き出し部２４ｂは、セラミック層１６のｚ軸方向の正方向側の長辺に引き出されている。引き出し部２４ｂは、引き出し部２４ａよりもｘ軸方向の正方向側に位置している。引き出し部２４ｂは、ｚ軸方向の正方向側の先端部分において、積層体１２の上面Ｓ５において、隣り合う２層のセラミック層１６間から露出している露出部２８ｂを有している。
【００１８】
以上のように構成されたコンデンサ導体１８ａ，１８ｂは、ｙ軸方向に交互に並ぶように複数のセラミック層１６上に設けられている。これにより、コンデンサＣは、コンデンサ導体１８ａとコンデンサ導体１８ｂとがセラミック層１６を介して対向する部分において構成されている。そして、コンデンサ導体１８が設けられている複数のセラミック層１６が積層されている領域を、内層領域と称す。また、内層領域のｙ軸方向の正方向側には、コンデンサ導体１８が設けられていない複数のセラミック層１６が積層されている。同様に、内層領域のｙ軸方向の負方向側には、コンデンサ導体１８が設けられていない複数のセラミック層１６が積層されている。以下では、コンデンサ導体１８が設けられていない複数のセラミック層１６が積層されている２つの領域を外層領域と称す。
【００１９】
外部電極１４ａ，１４ｂはそれぞれ、露出部２６ａ，２６ｂを覆うように、積層体１２の下面Ｓ６上に直接めっきにより形成されている。外部電極１４ａは、外部電極１４ｂよりもｘ軸方向の負方向側に位置している。外部電極１５ａ，１５ｂはそれぞれ、露出部２８ａ，２８ｂを覆うように、積層体１２の上面Ｓ５上に直接めっきにより形成されている。外部電極１５ａは、外部電極１５ｂよりもｘ軸方向の負方向側に位置している。以上のように外部電極１４，１５が設けられることにより、外部電極１４ａ，１５ａと外部電極１４ｂ，１５ｂとの間にコンデンサＣが接続されている。外部電極１４，１５の材料としては、例えば、Ｃｕが挙げられる。
【００２０】
ところで、電子部品１０では、外部電極１４，１５を短時間で形成可能な構成を有している。以下に、かかる構成について詳細に説明する。
【００２１】
電子部品１０では、図３に示すように、下面Ｓ６における露出部２６ａ，２６ｂが設けられている部分は、下面Ｓ６のその他の部分よりもｚ軸方向の負方向側に突出している。露出部２６ａ，２６ｂが設けられている部分とは、露出部２６ａ，２６ｂ及び露出部２６ａ，２６ｂに挟まれているセラミック層１６により構成されている領域である。換言すれば、下面Ｓ６は、露出部２６ａが設けられている部分と露出部２６ｂが設けられている部分との間において、ｚ軸方向の正方向側に窪んだ状態で湾曲している。更に、本実施形態では、下面Ｓ６は、露出部２６ａが設けられている部分と露出部２６ｂが設けられている部分との間において連続した曲面をなしている。以上のように、下面Ｓ６において、露出部２６ａ，２６ｂが設けられている部分が突出し，それ以外の部分が窪んでいることにより、露出部２６ａ，２６ｂは、図３の拡大図に示すように、ｘ軸に平行な部分Ｐ１に加えて、ｘ軸に対して傾いている部分Ｐ２，Ｐ３を有するようになる。
【００２２】
また、図３に示すように、上面Ｓ５における露出部２８ａ，２８ｂが設けられている部分は、上面Ｓ５のその他の部分よりもｚ軸方向の正方向側に突出している。ただし、露出部２８ａ，２８ｂ及び上面Ｓ５の構成は，露出部２６ａ，２６ｂ及び下面Ｓ６の構成と同じであるので、これ以上の説明を省略する。
【００２３】
以上のように構成された電子部品１０は、回路基板上に実装されて用いられる。以下に、電子部品１０の実装について図面を参照しながら説明する。図４（ａ）は、本実施形態に係る電子部品１０が回路基板２００に実装されたときの図である。
【００２４】
回路基板２００は、例えば、プリント配線基板等であり、図４（ａ）に示すように、電子部品１０を実装するためのランド２０２（２０２ａ，２０２ｂ）を有している。電子部品１０は、回路基板２００に実装される際には、上面Ｓ５を実装面として、回路基板２００の主面に対向させる。そして、外部電極１４ａ，１４ｂをそれぞれランド２０２ａ，２０２ｂと対向させ，これらをはんだにより固定する。これにより、電子部品１０が回路基板２００上に実装される。なお、電子部品１０において、下面Ｓ６を実装面としてもよい。
【００２５】
（電子部品の製造方法）
次に、電子部品１０の製造方法について説明する。なお、図面は、図１ないし図３を援用する。
【００２６】
まず、主成分であるＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3又はＣａＺｒＯ3と、副成分であるＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物又はＮｉ化合物とを所定の比率で秤量してボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、誘電体セラミック粉末を得る。
【００２７】
この誘電体セラミック粉末に対して、有機バインダ及び有機溶剤を加えてボールミルで混合を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、セラミック層１６となるべきセラミックグリーンシートを作製する。セラミック層１６となるべきセラミックグリーンシートの厚さは、０．５μｍ〜１０μｍであることが好ましい。
【００２８】
次に、セラミック層１６となるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コンデンサ導体１８ａ，１８ｂを形成する。導電性材料からなるペーストは、例えば、金属粉末に、有機バインダ及び有機溶剤が加えられたものである。
【００２９】
次に、セラミック層１６となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。この後、未焼成のマザー積層体に対して、静水圧プレスにて圧着を施す。
【００３０】
次に、未焼成のマザー積層体を所定寸法にカットして、複数の未焼成の積層体１２を得る。そして、未焼成の積層体１２を焼成する。焼成温度は、例えば、９００℃以上１３００℃以下であることが好ましい。以上の工程により、コンデンサ導体１８を内蔵している焼成された積層体１２の準備が完了する。
【００３１】
次に、積層体１２の表面に、バレル研磨加工等の研磨加工を施す。より詳細には、下面Ｓ６が、露出部２６ａが設けられている部分と露出部２６ｂが設けられている部分との間において窪んだ状態で湾曲し、上面Ｓ５が、露出部２８ａが設けられている部分と露出部２８ｂが設けられている部分との間において窪んだ状態で湾曲するように、バレル研磨加工を施す。上記のように上面Ｓ５及び下面Ｓ６を加工するためには、例えば、比較的長時間のバレル研磨加工を行うとよい。積層体１２は、コンデンサ導体１８に比べて、高い脆性を有している。そのため、バレル研磨加工により、下面Ｓ６における露出部２６ａが設けられている部分と露出部２６ｂが設けられている部分との間の部分、及び、上面Ｓ５における露出部２８ａが設けられている部分と露出部２８ｂが設けられている部分との間の部分が、上面Ｓ５及び下面Ｓ６における露出部２６ａ，２６ｂ，２８ａ，２８ｂが設けられている部分に比べて多く削られる。これにより、上面Ｓ５及び下面Ｓ６において、露出部２６ａ，２６ｂ，２８ａ，２８ｂが設けられている部分が、その他の部分に比べて突出し、露出部２６ａが設けられている部分と露出部２６ｂが設けられている部分との間において連続した曲面をなすようになり、同様に、露出部２８ａが設けられている部分と露出部２８ｂが設けられている部分との間において連続した曲面をなすようになる。
【００３２】
以上のようなバレル研磨加工により、露出部２６ａ，２６ｂ，２８ａ，２８ｂは、バレル研磨加工前に比べて、より大きな面積で上面Ｓ５及び下面Ｓ６から露出するようになる。
【００３３】
次に、めっき工法によりＣｕからなる外部電極１４，１５を形成する。具体的には、導電性メディアが入れられたバレル内に、積層体１２を投入する。そして、バレルをめっき液内に浸し、所定時間回転させる。これにより、露出部２６ａ，２６ｂ，２８ａ，２８ｂに導電性メディアが接触して給電が行われる。その結果，露出部２６ａ，２６ｂ，２８ａ，２８ｂには、Ｃｕが析出して外部電極１４，１５が形成される。以上の工程により、電子部品１０が完成する。
【００３４】
（効果）
以上の電子部品１０及びその製造方法によれば、外部電極１４，１５を短時間で形成できる。より詳細には、一般的な電子部品では、積層体の側面は平面である。そのため、図３のｘ軸に平行な部分Ｐ１のみが積層体の側面から露出し、ｘ軸に対して傾いている部分Ｐ２，Ｐ３は積層体の側面から露出しない。
【００３５】
一方、電子部品１０では、図３に示すように、ｘ軸に平行な部分Ｐ１及びｘ軸に対して傾いている部分Ｐ２，Ｐ３が積層体１２の上面Ｓ５及び下面Ｓ６から露出している。よって、電子部品１０では、一般的な電子部品に比べて、ｘ軸に対して傾いている部分Ｐ２，Ｐ３の面積だけ、コンデンサ導体１８が積層体１２から露出している面積が大きい。そのため、導電性メディアは、電子部品１０の方が一般的な電子部品に比べてコンデンサ導体１８に接触しやすくなる。その結果、電子部品１０及びその製造方法では、外部電極１４，１５の形成が促進され、外部電極１４，１５を短時間で形成できるようになる。
【００３６】
ここで、電子部品１０では、露出部２６ａ，２６ｂ，２８ａ，２８ｂはそれぞれ、上面Ｓ５及び下面Ｓ６のみから露出しており、他の面から露出していない。そのため、電子部品１０において露出部２６ａ，２６ｂ，２８ａ，２８ｂに導電性メディアが接触する確率は、比較的に低くなってしまう。故に、上面Ｓ５及び下面Ｓ６において、露出部２６ａ，２６ｂ，２８ａ，２８ｂが設けられている部分をその他の部分よりも突出させて、露出部２６ａ，２６ｂ，２８ａ，２８ｂに導電性メディアが接触する確率を向上させることは、電子部品１０において外部電極１４，１５を短時間で形成できるという顕著な効果を期待できる。
【００３７】
また、電子部品１０では、回路基板２００に実装した際に、外部電極１４ａ，１４ｂ間で短絡が発生することを抑制できる。以下に、図４を参照しながら説明する。図４（ｂ）は、比較例に係る電子部品１１０が回路基板２００に実装されたときの図である。比較例に係る電子部品１１０は、上面Ｓ５及び下面Ｓ６が平面である点において電子部品１０と相違している。
【００３８】
図４（ｂ）に示すように、電子部品１１０を回路基板２００上に実装した場合には、余剰はんだ２０４ａ，２０４ｂが発生する。この余剰はんだ２０４ａ，２０４ｂは、実装面である上面Ｓ５と回路基板２００の主面との間の隙間をｘ軸方向に延びる。そして、余剰はんだ２０４ａ，２０４ｂの量が多い場合には、余剰はんだ２０４ａ，２０４ｂ同士がつながってしまう。その結果、外部電極１１４ａ，１１４ｂ間に短絡が発生してしまう。
【００３９】
一方、電子部品１０では、実装面である下面Ｓ６は、ｚ軸方向の正方向側に窪んでいる。そのため、電子部品１０での下面Ｓ６と回路基板２００の主面との間の隙間は、電子部品１１０での下面Ｓ６と回路基板２００の主面との隙間よりも大きくなる。よって、余剰はんだ２０４ａ，２０４ｂは、互いにつながってしまう程にｘ軸方向に延びることが抑制される。その結果、電子部品１０では、外部電極１４ａ，１４ｂ間に短絡が発生することが抑制される。
【００４０】
ところで、電子部品１０は、回路基板内に内蔵された状態で実装されることがある。具体的には、凹部が設けられた回路基板が準備される。そして、電子部品１０は、凹部内に実装される。この際、凹部内には、接着剤１０を固定するための樹脂の接着剤が充填される。そして、凹部を塞ぐように、絶縁体層が積層されることにより、回路基板が完成する。ここで、電子部品１０の下面Ｓ６は、ｚ軸方向の正方向側に窪んでいる。そのため、電子部品１０がこのような回路基板に内蔵される際には、電子部品１０の下面Ｓ６と回路基板の実装面との隙間に接着剤が入り込みやすい。その結果、電子部品１０が回路基板に強固に接着されるようになる。
【００４１】
（実験結果）
本願発明者は、電子部品１０が奏する効果をより明確にするために、以下に説明する実験を行った。具体的には、以下の条件を有する６種類の電子部品を作製した。なお、第１の実施例ないし第５の実施例及び比較例において、それぞれ１０個ずつ電子部品を作製した。
【００４２】
寸法：１．０ｍｍ×０．５ｍｍ×０．５ｍｍ
セラミック層の層数：４７５層
内層領域のセラミック層の層数：４４５層
外層領域のセラミック層の層数：各１５層
セラミック層の材料：チタン酸バリウム系誘電体セラミック
セラミック層の厚み：０．７μｍコンデンサ導体の材料：Ｎｉを主成分とする金属定格電圧：４．０V
静電容量：１０μＦ
【００４３】
以下に、６種類の電子部品の作製時におけるバレル研磨加工の条件の一例を示す。
【００４４】
バレル装置：湿式バレル装置
メディア：ジルコニアボール（直径１．０ｍｍ）
ポッド：３４０ｃｃ
回転数：２５０ｒｐｍ
処理時間：１０分〜３００分
【００４５】
以下に、６種類の電子部品の作製時におけるめっき工法の条件の一例を示す。
【００４６】
膜厚：５μｍ
めっき液：上村工業製「ピロブライトプロセス（ピロブライトＰＹ−６１浴）」
浴温：５５℃
ｐＨ：８．６
バレル：水平回転バレル
回転数：６０ｒｐｍ
導電性メディアの直径：０．４ｍｍ
電流密度：０．１Ａ／ｄｍ2
時間：３００分
【００４７】
６種類の電子部品では、図３に示す突出量Ｄと電子部品の長さＬとの比率Ｘ（＝Ｄ／Ｌ×１００（％））が以下の第１の実施例ないし第５の実施例及び比較例に示すように異なっている。突出量Ｄは、レーザ変位計（ＫＳ−１１００：キーエンス社製）により、上面Ｓ５及び下面Ｓ６の表面形状を測定することによって求めた。また、長さＬは、ノギスにより測定した。なお、突出量Ｄと電子部品１０の長さＬとの比率Ｘは、第１の実施例ないし第５の実施例及び比較例の１０個のサンプルにおけるそれぞれの値の平均値を求めた。
【００４８】
第１の実施例：１．７％
第２の実施例：５．３％
第３の実施例：７．９％
第４の実施例：１１．５％
第５の実施例：１７．２％
比較例：０％
【００４９】
なお、比率Ｘを変化させるために、バレル研磨加工の時間を変化させた。具体的には、第１の実施例では、１０分とし、第２の実施例では、３０分とし、第３の実施例では、９０分とし、第４の実施例では、１８０分とし、第５の実施例では、３００分とし、比較例では、０分とした。バレル研磨加工の条件は、前記の通りであるので説明を省略する。また、外部電極１４，１５の形成の際のめっき工法の条件も、前記の通りであるので説明を省略する。
【００５０】
以上のように作製された第１の実施例ないし第５の実施例及び比較例において、外部電極１４，１５の膜厚を測定した。膜厚は、ＸＲＦ（ＳＦＴ−９４５０：エスアイアイ・ナノテクノロジー社製）を用いて、Ｘ線強度を測定し、検出線法によりＸ線強度を膜厚に換算することによって得た。なお、外部電極１４，１５の膜厚は、第１の実施例ないし第５の実施例及び比較例の１０個のサンプルにおけるそれぞれの値の平均値を求めた。表１は、実験結果を示した表である。
【００５１】
【表１】
【００５２】
表１に示すように、比率Ｘが大きくなるにしたがって、膜厚が大きくなっていることがわかる。すなわち、比率Ｘが大きくなるにしたがって、外部電極１４，１５の形成速度が大きくなっていることがわかる。以上より、上面Ｓ５及び下面Ｓ６において、露出部２６ａ，２６ｂ，２８ａ，２８ｂが設けられている部分をその他の部分よりも突出させることにより、外部電極１４，１５を短時間で形成できるようになることがわかる。
【００５３】
（第１の変形例）
図５は、第１の変形例に係る電子部品１０'を積層方向の上側から透視した図である。図５の電子部品１０'のように、外部電極１５ａ，１５ｂ及び引き出し部２４ａ，２４ｂは、設けられていなくてもよい。
【００５４】
（第２の変形例）
図６は、第２の変形例に係る電子部品１０ａを積層方向の上側から平面視した図である。図６の電子部品１０ａでは、コンデンサ導体１８ａ，１８ｂは、引き出し部５６ａ，５６ｂを有している。また、外部電極１４ａ，１４ｂ，１５ａ，１５ｂの代わりに、外部電極５４ａ，５４ｂが設けられている。
【００５５】
引き出し部５６ａは、セラミック層１６のｘ軸方向の負方向側の短辺に引き出されている。これにより、引き出し部５６ａはそれぞれ、端面Ｓ３において、隣り合う２層のセラミック層１６から露出している露出部５８ａを有している。露出部５８ａは、露出部２６ａ，２８ａとつながっている。
【００５６】
引き出し部５６ｂは、セラミック層１６のｘ軸方向の正方向側の短辺に引き出されている。これにより、引き出し部５６ｂはそれぞれ、端面Ｓ４において、隣り合う２層のセラミック層１６から露出している露出部５８ｂを有している。露出部５８ｂは、露出部２６ｂ，２８ｂとつながっている。
【００５７】
外部電極５４ａは、露出部２６ａ，２８ａ，５８ａを覆うように、端面Ｓ３、上面Ｓ５及び下面Ｓ６に設けられている。外部電極５４ａは、図６に示すように、ｙ軸方向の正方向側から平面視したときに、コ字型をなしている。
【００５８】
外部電極５４ｂは、露出部２６ｂ，２８ｂ，５８ｂを覆うように、端面Ｓ４、上面Ｓ５及び下面Ｓ６に設けられている。外部電極５４ｂは、図６に示すように、ｙ軸方向の正方向側から平面視したときに、コ字型をなしている。
【００５９】
以上の電子部品１０ａにおいても、電子部品１０と同様に、外部電極５４を短時間で形成できる。
【００６０】
（第３の変形例）
図７は、第３の変形例に係る電子部品１０ｂを積層方向の上側から平面視した図である。図７の電子部品１０ｂでは、引き出し部５６ａは、引き出し部２２ａ，２４ａとつながっていない。同様に、引き出し部５６ｂは、引き出し部２２ｂ，２４ｂとつながっていない。また、電子部品１０ｂは、外部電極６０ａ，６０ｂをさらに備えている。
【００６１】
引き出し部５６ａは、セラミック層１６のｘ軸方向の負方向側の短辺に引き出されている。これにより、引き出し部５６ａはそれぞれ、端面Ｓ３において、隣り合う２層のセラミック層１６から露出している露出部５８ａを有している。ただし、露出部５８ａは、露出部２６ａ，２８ａとつながっていない。すなわち、コンデンサ電極１８ａは、セラミック層１６の角には設けられていない。
【００６２】
引き出し部５６ｂは、セラミック層１６のｘ軸方向の正方向側の短辺に引き出されている。これにより、引き出し部５６ｂはそれぞれ、端面Ｓ４において、隣り合う２層のセラミック層１６から露出している露出部５８ｂを有している。ただし、露出部５８ｂは、露出部２６ｂ，２８ｂとつながっていない。すなわち、コンデンサ電極１８ｂは、セラミック層１６の角には設けられていない。
【００６３】
また、端面Ｓ３における露出部５８ａが設けられている部分は、端面Ｓ３のその他の部分よりもｘ軸方向の負方向側に突出している。同様に、端面Ｓ４における露出部５８ｂが設けられている部分は、端面Ｓ４のその他の部分よりもｘ軸方向の正方向側に突出している。
【００６４】
外部電極６０ａは、露出部５８ａを覆うように、端面Ｓ３に設けられている。外部電極６０ｂは、露出部５８ｂを覆うように、端面Ｓ４に設けられている。
【００６５】
以上の電子部品１０ｂにおいても、電子部品１０と同様に、外部電極１４，１５，６０を短時間で形成できる。
【００６６】
（その他の実施形態）
本発明に係る電子部品１０は、前記実施形態に示したものに限らず、その要旨の範囲内において変更可能である。
【００６７】
また、電子部品１０，１０'，１０ａ，１０ｂにおいて、積層体１２に内蔵されている回路素子は、コンデンサＣに限らない。よって、回路素子は、圧電部品や抵抗やコイルやサーミスタ等であってもよい。回路素子が圧電部品である場合には、セラミック層１６の材料として、ＰＺＴ系セラミック等の圧電体セラミックが用いられる。また、回路素子がサーミスタである場合には、セラミック層１６の材料として、スピネル系セラミック等の半導体セラミックが用いられる。また、回路素子がコイルである場合には、セラミック層１６の材料として、磁性体セラミックが用いられる。
【００６８】
なお、外部電極１４，１５，５４ａ，５４ｂ，６０ａ，６０ｂは、前記の通りめっき工法により形成されるが、２度のめっき工法により形成されてもよい。具体的には、１回目のめっき工法により、下地めっき膜を形成した後に、２回目のめっき工法により、下地めっき膜上に上層めっき膜を形成する。下地めっき膜及び上層めっき膜の材料は、Ｃｕ，Ｎｉ，Ｓｎ，Ｐｂ，Ａｕ，Ａｇ，Ｐｄ，Ｂｉ又はＺｎの中から選ばれる１種類の金属又は複数種類の金属からなる合金である。なお、コンデンサ導体１８の材料としてＮｉを用いた場合には、下地めっき膜の材料としてＮｉと整合性のよいＣｕを用いることが好ましい。また、上層めっき膜を第１の上層めっき膜及び第２の上層めっき膜からなる２層構造としてもよい。下地めっき膜と接する第１の上層めっき膜の材料としては、はんだにより侵食されにくいＮｉを用いることが好ましい。また、外部に露出する第２の上層めっき膜の材料としては、はんだ濡れ性の優れたＳｎやＡｕを用いることが好ましい。なお、下層めっき膜、第１の上層めっき及び第２の上層めっき膜の厚さはそれぞれ、１μｍ以上１５μｍ以下であることが好ましい。
【産業上の利用可能性】
【００６９】
以上のように、本発明は、電子部品及びその製造方法に有用であり、特に、外部電極を短時間で形成できる点において優れている。
【符号の説明】
【００７０】
Ｃ コンデンサ
Ｓ１，Ｓ２ 側面
Ｓ３，Ｓ４ 端面
Ｓ５ 上面
Ｓ６ 下面
１０，１０' ，１０ａ，１０ｂ 電子部品
１２ 積層体
１４ａ，１４ｂ，１５ａ，１５ｂ、５４ａ，５４ｂ，６０ａ，６０ｂ 外部電極
１６ セラミック層
１８ａ，１８ｂ コンデンサ導体
２０ａ，２０ｂ 容量部
２２ａ，２２ｂ，２４ａ，２４ｂ，５６ａ，５６ｂ 引き出し部
２６ａ，２６ｂ，２８ａ，２８ｂ，５８ａ，５８ｂ 露出部
【技術分野】
【０００１】
本発明は、電子部品及びその製造方法に関し、より特定的には、複数のセラミック層が積層されて構成されている積層体を備えている電子部品及びその製造方法に関する。
【背景技術】
【０００２】
従来の電子部品としては、例えば、特許文献１に記載の多層電子コンポーネントが知られている。特許文献１に記載の多層電子コンポーネントは、複数の誘電体層、複数の内部電極及び終端を備えている。複数の誘電体層及び複数の内部電極は、交互に積層されている。終端は、複数の誘電体層からなる積層体の側面に設けられている外部電極である。以上のような多層電子コンポーネントでは、積層体の側面から内部電極を露出させ、内部電極が露出している部分にめっきを施すことにより終端を形成している。
【０００３】
ところで、特許文献１に示す多層電子コンポーネントのように、外部電極をめっきにより形成する電子部品において、外部電極を短時間で形成したいという要望がある。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００８−４７９０７号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
そこで、本発明の目的は、短時間で形成可能な外部電極を備えた電子部品及びその製造方法を提供することである。
【課題を解決するための手段】
【０００６】
本発明の一形態に係る電子部品は、複数のセラミック層が積層されて構成されている積層体と、前記積層体に内蔵され、かつ、該積層体の実装面において、前記セラミック層間から実装面に露出している第１の露出部及び第２の露出部をそれぞれ有している第１の内部導体及び第２の内部導体と、前記第１の露出部及び前記第２の露出部をそれぞれ覆うように前記実装面に直接めっきにより形成された第１の外部電極及び第２の外部電極と、を備え、前記実装面における前記第１の露出部及び前記第２の露出部が設けられている部分は、該実装面における他の部分よりも突出していること、を特徴とする。
【０００７】
前記電子部品の製造方法は、前記第１の内部導体及び前記第２の内部導体を内蔵する前記積層体を準備する工程と、前記実装面が前記第１の露出部が設けられている部分と前記第２の露出部が設けられている部分との間において窪んだ状態で湾曲するように、前記積層体に対して研磨加工を施す工程と、前記第１の露出部及び前記第２の露出部のそれぞれを覆う前記第１の外部電極及び前記第２の外部電極を直接めっきにより形成する工程と、を備えていること、を特徴とする。
【発明の効果】
【０００８】
本発明によれば、外部電極を短時間で形成することができる。
【図面の簡単な説明】
【０００９】
【図１】電子部品の外観斜視図である。
【図２】電子部品の積層体の分解斜視図である。
【図３】電子部品を積層方向の上側から透視した図である。
【図４】図４（ａ）は、本実施形態に係る電子部品が回路基板に実装されたときの図である。図４（ｂ）は、比較例に係る電子部品が回路基板に実装されたときの図である。
【図５】第１の変形例に係る電子部品を積層方向の上側から透視した図である。
【図６】第２の変形例に係る電子部品を積層方向の上側から透視した図である。
【図７】第３の変形例に係る電子部品を積層方向の上側から透視した図である。
【発明を実施するための形態】
【００１０】
以下に、本発明の実施形態に係る電子部品及びその製造方法について図面を参照しながら説明する。
【００１１】
（電子部品の構成）
まず、電子部品の構成について図面を参照しながら説明する。図１は、電子部品１０の外観斜視図である。図２は、電子部品１０の積層体１２の分解斜視図である。図３は、電子部品１０を積層方向の上側から透視した図である。以下では、積層体１２の積層方向をｙ軸方向と定義する。積層体１２をｙ軸方向から平面視したときの積層体１２の長辺方向をｘ軸方向と定義する。積層体１２をｙ軸方向から平面視したときの積層体１２の短辺方向をｚ軸方向と定義する。
【００１２】
電子部品１０は、チップコンデンサであり、図１及び図２に示すように、積層体１２、外部電極１４（１４ａ，１４ｂ），１５（１５ａ，１５ｂ）及びコンデンサＣ（図１には図示せず）を備えている。積層体１２は、直方体状をなしている。ただし、積層体１２は、面取りが施されることにより角及び稜線において丸みを帯びた形状をなしている。以下では、積層体１２において、ｙ軸方向の正方向側の面を側面Ｓ１とし、ｙ軸方向の負方向側の面を側面Ｓ２とする。また、ｘ軸方向の負方向側の面を端面Ｓ３とし、ｘ軸方向の正方向側の面を端面Ｓ４とする。また、ｚ軸方向の正方向側の面を上面Ｓ５とし、ｚ軸方向の負方向側の面を下面Ｓ６とする。
【００１３】
積層体１２は、図２に示すように、複数のセラミック層１６が積層されることにより構成されている。セラミック層１６は、長方形状をなしており、誘電体セラミックにより作製されている。誘電体セラミックの例としては、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3又はＣａＺｒＯ3が挙げられる。また、これらの材料が主成分とされ、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物又はＮｉ化合物が副成分とされていてもよい。セラミック層１６の厚みは、０．５μｍ以上１０μｍ以下であることが好ましい。以下では、セラミック層１６のｙ軸方向の正方向側の主面を表面と称し、セラミック層１６のｙ軸方向の負方向側の主面を裏面と称す。
【００１４】
以上のように、積層体１２の側面Ｓ１は、ｙ軸方向の最も正方向側に設けられているセラミック層１６の表面により構成されている。積層体１２の側面Ｓ２は、ｙ軸方向の最も負方向側に設けられているセラミック層１６の裏面により構成されている。また、端面Ｓ３は、複数のセラミック層１６のｘ軸方向の負方向側の短辺が連なることによって構成されている。端面Ｓ４は、複数のセラミック層１６のｘ軸方向の正方向側の短辺が連なることによって構成されている。上面Ｓ５は、複数のセラミック層１６のｚ軸方向の正方向側の長辺が連なることによって構成されている。下面Ｓ６は、複数のセラミック層１６のｚ軸方向の負方向側の長辺が連なることによって構成されている。
【００１５】
コンデンサＣは、図２に示すように、積層体１２に内蔵されているコンデンサ導体（内部導体）１８（１８ａ，１８ｂ）により構成されている。コンデンサ導体１８は、例えば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等の導電性材料により作製されており、０．３μｍ以上２．０μｍ以下の厚さを有していることが好ましい。
【００１６】
コンデンサ導体１８ａは、セラミック層１６の表面上に設けられており、容量部２０ａ及び引き出し部２２ａ，２４ａを有している。容量部２０ａは、長方形状をなしており、セラミック層１６の外縁に接していない。引き出し部２２ａは、容量部２０ａのｚ軸方向の負方向側の長辺のｘ軸方向の負方向側の端部近傍から、ｚ軸方向の負方向側に向かって突出している。これにより、引き出し部２２ａは、セラミック層１６のｚ軸方向の負方向側の長辺に引き出されている。引き出し部２２ａは、ｚ軸方向の負方向側の先端部分において、積層体１２の下面Ｓ６において、隣り合う２層のセラミック層１６間から露出している露出部２６ａを有している。引き出し部２４ａは、容量部２０ａのｚ軸方向の正方向側の長辺のｘ軸方向の負方向側の端部近傍から、ｚ軸方向の正方向側に向かって突出している。これにより、引き出し部２４ａは、セラミック層１６のｚ軸方向の正方向側の長辺に引き出されている。引き出し部２４ａは、ｚ軸方向の正方向側の先端部分において、積層体１２の上面Ｓ５において、隣り合う２層のセラミック層１６間から露出している露出部２８ａを有している。
【００１７】
コンデンサ導体１８ｂは、セラミック層１６の表面上に設けられており、容量部２０ｂ及び引き出し部２２ｂ，２４ｂを有している。容量部２０ｂは、長方形状をなしており、セラミック層１６の外縁に接していない。そして、容量部２０ｂは、セラミック層１６を介して容量部２０ａと対向している。これにより、容量部２０ａ，２０ｂ間には容量が発生している。引き出し部２２ｂは、容量部２０ｂのｚ軸方向の負方向側の長辺のｘ軸方向の正方向側の端部近傍から、ｚ軸方向の負方向側に向かって突出している。これにより、引き出し部２２ｂは、セラミック層１６のｚ軸方向の負方向側の長辺に引き出されている。引き出し部２２ｂは、引き出し部２２ａよりもｘ軸方向の正方向側に位置している。引き出し部２２ｂは、ｚ軸方向の負方向側の先端部分において、積層体１２の下面Ｓ６において、隣り合う２層のセラミック層１６間から露出している露出部２６ｂを有している。引き出し部２４ｂは、容量部２０ｂのｚ軸方向の正方向側の長辺のｘ軸方向の正方向側の端部近傍から、ｚ軸方向の正方向側に向かって突出している。これにより、引き出し部２４ｂは、セラミック層１６のｚ軸方向の正方向側の長辺に引き出されている。引き出し部２４ｂは、引き出し部２４ａよりもｘ軸方向の正方向側に位置している。引き出し部２４ｂは、ｚ軸方向の正方向側の先端部分において、積層体１２の上面Ｓ５において、隣り合う２層のセラミック層１６間から露出している露出部２８ｂを有している。
【００１８】
以上のように構成されたコンデンサ導体１８ａ，１８ｂは、ｙ軸方向に交互に並ぶように複数のセラミック層１６上に設けられている。これにより、コンデンサＣは、コンデンサ導体１８ａとコンデンサ導体１８ｂとがセラミック層１６を介して対向する部分において構成されている。そして、コンデンサ導体１８が設けられている複数のセラミック層１６が積層されている領域を、内層領域と称す。また、内層領域のｙ軸方向の正方向側には、コンデンサ導体１８が設けられていない複数のセラミック層１６が積層されている。同様に、内層領域のｙ軸方向の負方向側には、コンデンサ導体１８が設けられていない複数のセラミック層１６が積層されている。以下では、コンデンサ導体１８が設けられていない複数のセラミック層１６が積層されている２つの領域を外層領域と称す。
【００１９】
外部電極１４ａ，１４ｂはそれぞれ、露出部２６ａ，２６ｂを覆うように、積層体１２の下面Ｓ６上に直接めっきにより形成されている。外部電極１４ａは、外部電極１４ｂよりもｘ軸方向の負方向側に位置している。外部電極１５ａ，１５ｂはそれぞれ、露出部２８ａ，２８ｂを覆うように、積層体１２の上面Ｓ５上に直接めっきにより形成されている。外部電極１５ａは、外部電極１５ｂよりもｘ軸方向の負方向側に位置している。以上のように外部電極１４，１５が設けられることにより、外部電極１４ａ，１５ａと外部電極１４ｂ，１５ｂとの間にコンデンサＣが接続されている。外部電極１４，１５の材料としては、例えば、Ｃｕが挙げられる。
【００２０】
ところで、電子部品１０では、外部電極１４，１５を短時間で形成可能な構成を有している。以下に、かかる構成について詳細に説明する。
【００２１】
電子部品１０では、図３に示すように、下面Ｓ６における露出部２６ａ，２６ｂが設けられている部分は、下面Ｓ６のその他の部分よりもｚ軸方向の負方向側に突出している。露出部２６ａ，２６ｂが設けられている部分とは、露出部２６ａ，２６ｂ及び露出部２６ａ，２６ｂに挟まれているセラミック層１６により構成されている領域である。換言すれば、下面Ｓ６は、露出部２６ａが設けられている部分と露出部２６ｂが設けられている部分との間において、ｚ軸方向の正方向側に窪んだ状態で湾曲している。更に、本実施形態では、下面Ｓ６は、露出部２６ａが設けられている部分と露出部２６ｂが設けられている部分との間において連続した曲面をなしている。以上のように、下面Ｓ６において、露出部２６ａ，２６ｂが設けられている部分が突出し，それ以外の部分が窪んでいることにより、露出部２６ａ，２６ｂは、図３の拡大図に示すように、ｘ軸に平行な部分Ｐ１に加えて、ｘ軸に対して傾いている部分Ｐ２，Ｐ３を有するようになる。
【００２２】
また、図３に示すように、上面Ｓ５における露出部２８ａ，２８ｂが設けられている部分は、上面Ｓ５のその他の部分よりもｚ軸方向の正方向側に突出している。ただし、露出部２８ａ，２８ｂ及び上面Ｓ５の構成は，露出部２６ａ，２６ｂ及び下面Ｓ６の構成と同じであるので、これ以上の説明を省略する。
【００２３】
以上のように構成された電子部品１０は、回路基板上に実装されて用いられる。以下に、電子部品１０の実装について図面を参照しながら説明する。図４（ａ）は、本実施形態に係る電子部品１０が回路基板２００に実装されたときの図である。
【００２４】
回路基板２００は、例えば、プリント配線基板等であり、図４（ａ）に示すように、電子部品１０を実装するためのランド２０２（２０２ａ，２０２ｂ）を有している。電子部品１０は、回路基板２００に実装される際には、上面Ｓ５を実装面として、回路基板２００の主面に対向させる。そして、外部電極１４ａ，１４ｂをそれぞれランド２０２ａ，２０２ｂと対向させ，これらをはんだにより固定する。これにより、電子部品１０が回路基板２００上に実装される。なお、電子部品１０において、下面Ｓ６を実装面としてもよい。
【００２５】
（電子部品の製造方法）
次に、電子部品１０の製造方法について説明する。なお、図面は、図１ないし図３を援用する。
【００２６】
まず、主成分であるＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3又はＣａＺｒＯ3と、副成分であるＭｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物又はＮｉ化合物とを所定の比率で秤量してボールミルに投入し、湿式調合を行う。得られた混合物を乾燥してから粉砕し、得られた粉末を仮焼する。得られた仮焼粉末をボールミルにて湿式粉砕した後、乾燥してから解砕して、誘電体セラミック粉末を得る。
【００２７】
この誘電体セラミック粉末に対して、有機バインダ及び有機溶剤を加えてボールミルで混合を行う。得られたセラミックスラリーをドクターブレード法により、キャリアシート上にシート状に形成して乾燥させ、セラミック層１６となるべきセラミックグリーンシートを作製する。セラミック層１６となるべきセラミックグリーンシートの厚さは、０．５μｍ〜１０μｍであることが好ましい。
【００２８】
次に、セラミック層１６となるべきセラミックグリーンシート上に、導電性材料からなるペーストをスクリーン印刷法やフォトリソグラフィ法などの方法で塗布することにより、コンデンサ導体１８ａ，１８ｂを形成する。導電性材料からなるペーストは、例えば、金属粉末に、有機バインダ及び有機溶剤が加えられたものである。
【００２９】
次に、セラミック層１６となるべきセラミックグリーンシートを積層して未焼成のマザー積層体を得る。この後、未焼成のマザー積層体に対して、静水圧プレスにて圧着を施す。
【００３０】
次に、未焼成のマザー積層体を所定寸法にカットして、複数の未焼成の積層体１２を得る。そして、未焼成の積層体１２を焼成する。焼成温度は、例えば、９００℃以上１３００℃以下であることが好ましい。以上の工程により、コンデンサ導体１８を内蔵している焼成された積層体１２の準備が完了する。
【００３１】
次に、積層体１２の表面に、バレル研磨加工等の研磨加工を施す。より詳細には、下面Ｓ６が、露出部２６ａが設けられている部分と露出部２６ｂが設けられている部分との間において窪んだ状態で湾曲し、上面Ｓ５が、露出部２８ａが設けられている部分と露出部２８ｂが設けられている部分との間において窪んだ状態で湾曲するように、バレル研磨加工を施す。上記のように上面Ｓ５及び下面Ｓ６を加工するためには、例えば、比較的長時間のバレル研磨加工を行うとよい。積層体１２は、コンデンサ導体１８に比べて、高い脆性を有している。そのため、バレル研磨加工により、下面Ｓ６における露出部２６ａが設けられている部分と露出部２６ｂが設けられている部分との間の部分、及び、上面Ｓ５における露出部２８ａが設けられている部分と露出部２８ｂが設けられている部分との間の部分が、上面Ｓ５及び下面Ｓ６における露出部２６ａ，２６ｂ，２８ａ，２８ｂが設けられている部分に比べて多く削られる。これにより、上面Ｓ５及び下面Ｓ６において、露出部２６ａ，２６ｂ，２８ａ，２８ｂが設けられている部分が、その他の部分に比べて突出し、露出部２６ａが設けられている部分と露出部２６ｂが設けられている部分との間において連続した曲面をなすようになり、同様に、露出部２８ａが設けられている部分と露出部２８ｂが設けられている部分との間において連続した曲面をなすようになる。
【００３２】
以上のようなバレル研磨加工により、露出部２６ａ，２６ｂ，２８ａ，２８ｂは、バレル研磨加工前に比べて、より大きな面積で上面Ｓ５及び下面Ｓ６から露出するようになる。
【００３３】
次に、めっき工法によりＣｕからなる外部電極１４，１５を形成する。具体的には、導電性メディアが入れられたバレル内に、積層体１２を投入する。そして、バレルをめっき液内に浸し、所定時間回転させる。これにより、露出部２６ａ，２６ｂ，２８ａ，２８ｂに導電性メディアが接触して給電が行われる。その結果，露出部２６ａ，２６ｂ，２８ａ，２８ｂには、Ｃｕが析出して外部電極１４，１５が形成される。以上の工程により、電子部品１０が完成する。
【００３４】
（効果）
以上の電子部品１０及びその製造方法によれば、外部電極１４，１５を短時間で形成できる。より詳細には、一般的な電子部品では、積層体の側面は平面である。そのため、図３のｘ軸に平行な部分Ｐ１のみが積層体の側面から露出し、ｘ軸に対して傾いている部分Ｐ２，Ｐ３は積層体の側面から露出しない。
【００３５】
一方、電子部品１０では、図３に示すように、ｘ軸に平行な部分Ｐ１及びｘ軸に対して傾いている部分Ｐ２，Ｐ３が積層体１２の上面Ｓ５及び下面Ｓ６から露出している。よって、電子部品１０では、一般的な電子部品に比べて、ｘ軸に対して傾いている部分Ｐ２，Ｐ３の面積だけ、コンデンサ導体１８が積層体１２から露出している面積が大きい。そのため、導電性メディアは、電子部品１０の方が一般的な電子部品に比べてコンデンサ導体１８に接触しやすくなる。その結果、電子部品１０及びその製造方法では、外部電極１４，１５の形成が促進され、外部電極１４，１５を短時間で形成できるようになる。
【００３６】
ここで、電子部品１０では、露出部２６ａ，２６ｂ，２８ａ，２８ｂはそれぞれ、上面Ｓ５及び下面Ｓ６のみから露出しており、他の面から露出していない。そのため、電子部品１０において露出部２６ａ，２６ｂ，２８ａ，２８ｂに導電性メディアが接触する確率は、比較的に低くなってしまう。故に、上面Ｓ５及び下面Ｓ６において、露出部２６ａ，２６ｂ，２８ａ，２８ｂが設けられている部分をその他の部分よりも突出させて、露出部２６ａ，２６ｂ，２８ａ，２８ｂに導電性メディアが接触する確率を向上させることは、電子部品１０において外部電極１４，１５を短時間で形成できるという顕著な効果を期待できる。
【００３７】
また、電子部品１０では、回路基板２００に実装した際に、外部電極１４ａ，１４ｂ間で短絡が発生することを抑制できる。以下に、図４を参照しながら説明する。図４（ｂ）は、比較例に係る電子部品１１０が回路基板２００に実装されたときの図である。比較例に係る電子部品１１０は、上面Ｓ５及び下面Ｓ６が平面である点において電子部品１０と相違している。
【００３８】
図４（ｂ）に示すように、電子部品１１０を回路基板２００上に実装した場合には、余剰はんだ２０４ａ，２０４ｂが発生する。この余剰はんだ２０４ａ，２０４ｂは、実装面である上面Ｓ５と回路基板２００の主面との間の隙間をｘ軸方向に延びる。そして、余剰はんだ２０４ａ，２０４ｂの量が多い場合には、余剰はんだ２０４ａ，２０４ｂ同士がつながってしまう。その結果、外部電極１１４ａ，１１４ｂ間に短絡が発生してしまう。
【００３９】
一方、電子部品１０では、実装面である下面Ｓ６は、ｚ軸方向の正方向側に窪んでいる。そのため、電子部品１０での下面Ｓ６と回路基板２００の主面との間の隙間は、電子部品１１０での下面Ｓ６と回路基板２００の主面との隙間よりも大きくなる。よって、余剰はんだ２０４ａ，２０４ｂは、互いにつながってしまう程にｘ軸方向に延びることが抑制される。その結果、電子部品１０では、外部電極１４ａ，１４ｂ間に短絡が発生することが抑制される。
【００４０】
ところで、電子部品１０は、回路基板内に内蔵された状態で実装されることがある。具体的には、凹部が設けられた回路基板が準備される。そして、電子部品１０は、凹部内に実装される。この際、凹部内には、接着剤１０を固定するための樹脂の接着剤が充填される。そして、凹部を塞ぐように、絶縁体層が積層されることにより、回路基板が完成する。ここで、電子部品１０の下面Ｓ６は、ｚ軸方向の正方向側に窪んでいる。そのため、電子部品１０がこのような回路基板に内蔵される際には、電子部品１０の下面Ｓ６と回路基板の実装面との隙間に接着剤が入り込みやすい。その結果、電子部品１０が回路基板に強固に接着されるようになる。
【００４１】
（実験結果）
本願発明者は、電子部品１０が奏する効果をより明確にするために、以下に説明する実験を行った。具体的には、以下の条件を有する６種類の電子部品を作製した。なお、第１の実施例ないし第５の実施例及び比較例において、それぞれ１０個ずつ電子部品を作製した。
【００４２】
寸法：１．０ｍｍ×０．５ｍｍ×０．５ｍｍ
セラミック層の層数：４７５層
内層領域のセラミック層の層数：４４５層
外層領域のセラミック層の層数：各１５層
セラミック層の材料：チタン酸バリウム系誘電体セラミック
セラミック層の厚み：０．７μｍコンデンサ導体の材料：Ｎｉを主成分とする金属定格電圧：４．０V
静電容量：１０μＦ
【００４３】
以下に、６種類の電子部品の作製時におけるバレル研磨加工の条件の一例を示す。
【００４４】
バレル装置：湿式バレル装置
メディア：ジルコニアボール（直径１．０ｍｍ）
ポッド：３４０ｃｃ
回転数：２５０ｒｐｍ
処理時間：１０分〜３００分
【００４５】
以下に、６種類の電子部品の作製時におけるめっき工法の条件の一例を示す。
【００４６】
膜厚：５μｍ
めっき液：上村工業製「ピロブライトプロセス（ピロブライトＰＹ−６１浴）」
浴温：５５℃
ｐＨ：８．６
バレル：水平回転バレル
回転数：６０ｒｐｍ
導電性メディアの直径：０．４ｍｍ
電流密度：０．１Ａ／ｄｍ2
時間：３００分
【００４７】
６種類の電子部品では、図３に示す突出量Ｄと電子部品の長さＬとの比率Ｘ（＝Ｄ／Ｌ×１００（％））が以下の第１の実施例ないし第５の実施例及び比較例に示すように異なっている。突出量Ｄは、レーザ変位計（ＫＳ−１１００：キーエンス社製）により、上面Ｓ５及び下面Ｓ６の表面形状を測定することによって求めた。また、長さＬは、ノギスにより測定した。なお、突出量Ｄと電子部品１０の長さＬとの比率Ｘは、第１の実施例ないし第５の実施例及び比較例の１０個のサンプルにおけるそれぞれの値の平均値を求めた。
【００４８】
第１の実施例：１．７％
第２の実施例：５．３％
第３の実施例：７．９％
第４の実施例：１１．５％
第５の実施例：１７．２％
比較例：０％
【００４９】
なお、比率Ｘを変化させるために、バレル研磨加工の時間を変化させた。具体的には、第１の実施例では、１０分とし、第２の実施例では、３０分とし、第３の実施例では、９０分とし、第４の実施例では、１８０分とし、第５の実施例では、３００分とし、比較例では、０分とした。バレル研磨加工の条件は、前記の通りであるので説明を省略する。また、外部電極１４，１５の形成の際のめっき工法の条件も、前記の通りであるので説明を省略する。
【００５０】
以上のように作製された第１の実施例ないし第５の実施例及び比較例において、外部電極１４，１５の膜厚を測定した。膜厚は、ＸＲＦ（ＳＦＴ−９４５０：エスアイアイ・ナノテクノロジー社製）を用いて、Ｘ線強度を測定し、検出線法によりＸ線強度を膜厚に換算することによって得た。なお、外部電極１４，１５の膜厚は、第１の実施例ないし第５の実施例及び比較例の１０個のサンプルにおけるそれぞれの値の平均値を求めた。表１は、実験結果を示した表である。
【００５１】
【表１】
【００５２】
表１に示すように、比率Ｘが大きくなるにしたがって、膜厚が大きくなっていることがわかる。すなわち、比率Ｘが大きくなるにしたがって、外部電極１４，１５の形成速度が大きくなっていることがわかる。以上より、上面Ｓ５及び下面Ｓ６において、露出部２６ａ，２６ｂ，２８ａ，２８ｂが設けられている部分をその他の部分よりも突出させることにより、外部電極１４，１５を短時間で形成できるようになることがわかる。
【００５３】
（第１の変形例）
図５は、第１の変形例に係る電子部品１０'を積層方向の上側から透視した図である。図５の電子部品１０'のように、外部電極１５ａ，１５ｂ及び引き出し部２４ａ，２４ｂは、設けられていなくてもよい。
【００５４】
（第２の変形例）
図６は、第２の変形例に係る電子部品１０ａを積層方向の上側から平面視した図である。図６の電子部品１０ａでは、コンデンサ導体１８ａ，１８ｂは、引き出し部５６ａ，５６ｂを有している。また、外部電極１４ａ，１４ｂ，１５ａ，１５ｂの代わりに、外部電極５４ａ，５４ｂが設けられている。
【００５５】
引き出し部５６ａは、セラミック層１６のｘ軸方向の負方向側の短辺に引き出されている。これにより、引き出し部５６ａはそれぞれ、端面Ｓ３において、隣り合う２層のセラミック層１６から露出している露出部５８ａを有している。露出部５８ａは、露出部２６ａ，２８ａとつながっている。
【００５６】
引き出し部５６ｂは、セラミック層１６のｘ軸方向の正方向側の短辺に引き出されている。これにより、引き出し部５６ｂはそれぞれ、端面Ｓ４において、隣り合う２層のセラミック層１６から露出している露出部５８ｂを有している。露出部５８ｂは、露出部２６ｂ，２８ｂとつながっている。
【００５７】
外部電極５４ａは、露出部２６ａ，２８ａ，５８ａを覆うように、端面Ｓ３、上面Ｓ５及び下面Ｓ６に設けられている。外部電極５４ａは、図６に示すように、ｙ軸方向の正方向側から平面視したときに、コ字型をなしている。
【００５８】
外部電極５４ｂは、露出部２６ｂ，２８ｂ，５８ｂを覆うように、端面Ｓ４、上面Ｓ５及び下面Ｓ６に設けられている。外部電極５４ｂは、図６に示すように、ｙ軸方向の正方向側から平面視したときに、コ字型をなしている。
【００５９】
以上の電子部品１０ａにおいても、電子部品１０と同様に、外部電極５４を短時間で形成できる。
【００６０】
（第３の変形例）
図７は、第３の変形例に係る電子部品１０ｂを積層方向の上側から平面視した図である。図７の電子部品１０ｂでは、引き出し部５６ａは、引き出し部２２ａ，２４ａとつながっていない。同様に、引き出し部５６ｂは、引き出し部２２ｂ，２４ｂとつながっていない。また、電子部品１０ｂは、外部電極６０ａ，６０ｂをさらに備えている。
【００６１】
引き出し部５６ａは、セラミック層１６のｘ軸方向の負方向側の短辺に引き出されている。これにより、引き出し部５６ａはそれぞれ、端面Ｓ３において、隣り合う２層のセラミック層１６から露出している露出部５８ａを有している。ただし、露出部５８ａは、露出部２６ａ，２８ａとつながっていない。すなわち、コンデンサ電極１８ａは、セラミック層１６の角には設けられていない。
【００６２】
引き出し部５６ｂは、セラミック層１６のｘ軸方向の正方向側の短辺に引き出されている。これにより、引き出し部５６ｂはそれぞれ、端面Ｓ４において、隣り合う２層のセラミック層１６から露出している露出部５８ｂを有している。ただし、露出部５８ｂは、露出部２６ｂ，２８ｂとつながっていない。すなわち、コンデンサ電極１８ｂは、セラミック層１６の角には設けられていない。
【００６３】
また、端面Ｓ３における露出部５８ａが設けられている部分は、端面Ｓ３のその他の部分よりもｘ軸方向の負方向側に突出している。同様に、端面Ｓ４における露出部５８ｂが設けられている部分は、端面Ｓ４のその他の部分よりもｘ軸方向の正方向側に突出している。
【００６４】
外部電極６０ａは、露出部５８ａを覆うように、端面Ｓ３に設けられている。外部電極６０ｂは、露出部５８ｂを覆うように、端面Ｓ４に設けられている。
【００６５】
以上の電子部品１０ｂにおいても、電子部品１０と同様に、外部電極１４，１５，６０を短時間で形成できる。
【００６６】
（その他の実施形態）
本発明に係る電子部品１０は、前記実施形態に示したものに限らず、その要旨の範囲内において変更可能である。
【００６７】
また、電子部品１０，１０'，１０ａ，１０ｂにおいて、積層体１２に内蔵されている回路素子は、コンデンサＣに限らない。よって、回路素子は、圧電部品や抵抗やコイルやサーミスタ等であってもよい。回路素子が圧電部品である場合には、セラミック層１６の材料として、ＰＺＴ系セラミック等の圧電体セラミックが用いられる。また、回路素子がサーミスタである場合には、セラミック層１６の材料として、スピネル系セラミック等の半導体セラミックが用いられる。また、回路素子がコイルである場合には、セラミック層１６の材料として、磁性体セラミックが用いられる。
【００６８】
なお、外部電極１４，１５，５４ａ，５４ｂ，６０ａ，６０ｂは、前記の通りめっき工法により形成されるが、２度のめっき工法により形成されてもよい。具体的には、１回目のめっき工法により、下地めっき膜を形成した後に、２回目のめっき工法により、下地めっき膜上に上層めっき膜を形成する。下地めっき膜及び上層めっき膜の材料は、Ｃｕ，Ｎｉ，Ｓｎ，Ｐｂ，Ａｕ，Ａｇ，Ｐｄ，Ｂｉ又はＺｎの中から選ばれる１種類の金属又は複数種類の金属からなる合金である。なお、コンデンサ導体１８の材料としてＮｉを用いた場合には、下地めっき膜の材料としてＮｉと整合性のよいＣｕを用いることが好ましい。また、上層めっき膜を第１の上層めっき膜及び第２の上層めっき膜からなる２層構造としてもよい。下地めっき膜と接する第１の上層めっき膜の材料としては、はんだにより侵食されにくいＮｉを用いることが好ましい。また、外部に露出する第２の上層めっき膜の材料としては、はんだ濡れ性の優れたＳｎやＡｕを用いることが好ましい。なお、下層めっき膜、第１の上層めっき及び第２の上層めっき膜の厚さはそれぞれ、１μｍ以上１５μｍ以下であることが好ましい。
【産業上の利用可能性】
【００６９】
以上のように、本発明は、電子部品及びその製造方法に有用であり、特に、外部電極を短時間で形成できる点において優れている。
【符号の説明】
【００７０】
Ｃ コンデンサ
Ｓ１，Ｓ２ 側面
Ｓ３，Ｓ４ 端面
Ｓ５ 上面
Ｓ６ 下面
１０，１０' ，１０ａ，１０ｂ 電子部品
１２ 積層体
１４ａ，１４ｂ，１５ａ，１５ｂ、５４ａ，５４ｂ，６０ａ，６０ｂ 外部電極
１６ セラミック層
１８ａ，１８ｂ コンデンサ導体
２０ａ，２０ｂ 容量部
２２ａ，２２ｂ，２４ａ，２４ｂ，５６ａ，５６ｂ 引き出し部
２６ａ，２６ｂ，２８ａ，２８ｂ，５８ａ，５８ｂ 露出部
【特許請求の範囲】
【請求項１】
複数のセラミック層が積層されて構成されている積層体と、
前記積層体に内蔵され、かつ、該積層体の実装面において、前記セラミック層間から実装面に露出している第１の露出部及び第２の露出部をそれぞれ有している第１の内部導体及び第２の内部導体と、
前記第１の露出部及び前記第２の露出部をそれぞれ覆うように前記実装面に直接めっきにより形成された第１の外部電極及び第２の外部電極と、
を備え、
前記実装面における前記第１の露出部及び前記第２の露出部が設けられている部分は、該実装面における他の部分よりも突出していること、
を特徴とする電子部品。
【請求項２】
前記第１の内部導体と前記第２の内部導体が前記セラミック層を介して対向する部分において、コンデンサが構成されていること、
を特徴とする請求項１に記載の電子部品。
【請求項３】
前記実装面は、前記第１の露出部が設けられている部分と前記第２の露出部が設けられている部分との間において、窪んだ状態で湾曲していること、
を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
【請求項４】
前記実装面は、前記第１の露出部が設けられている部分と前記第２の露出部が設けられている部分との間において連続した曲面をなしていること、
を特徴とする請求項３に記載の電子部品。
【請求項５】
請求項１ないし請求項４のいずれかに記載の電子部品の製造方法であって、
前記第１の内部導体及び前記第２の内部導体を内蔵する前記積層体を準備する工程と、
前記実装面が前記第１の露出部が設けられている部分と前記第２の露出部が設けられている部分との間において窪んだ状態で湾曲するように、前記積層体に対して研磨加工を施す工程と、
前記第１の露出部及び前記第２の露出部のそれぞれを覆う前記第１の外部電極及び前記第２の外部電極を直接めっきにより形成する工程と、
を備えていること、
を特徴とする電子部品の製造方法。
【請求項１】
複数のセラミック層が積層されて構成されている積層体と、
前記積層体に内蔵され、かつ、該積層体の実装面において、前記セラミック層間から実装面に露出している第１の露出部及び第２の露出部をそれぞれ有している第１の内部導体及び第２の内部導体と、
前記第１の露出部及び前記第２の露出部をそれぞれ覆うように前記実装面に直接めっきにより形成された第１の外部電極及び第２の外部電極と、
を備え、
前記実装面における前記第１の露出部及び前記第２の露出部が設けられている部分は、該実装面における他の部分よりも突出していること、
を特徴とする電子部品。
【請求項２】
前記第１の内部導体と前記第２の内部導体が前記セラミック層を介して対向する部分において、コンデンサが構成されていること、
を特徴とする請求項１に記載の電子部品。
【請求項３】
前記実装面は、前記第１の露出部が設けられている部分と前記第２の露出部が設けられている部分との間において、窪んだ状態で湾曲していること、
を特徴とする請求項１又は請求項２のいずれかに記載の電子部品。
【請求項４】
前記実装面は、前記第１の露出部が設けられている部分と前記第２の露出部が設けられている部分との間において連続した曲面をなしていること、
を特徴とする請求項３に記載の電子部品。
【請求項５】
請求項１ないし請求項４のいずれかに記載の電子部品の製造方法であって、
前記第１の内部導体及び前記第２の内部導体を内蔵する前記積層体を準備する工程と、
前記実装面が前記第１の露出部が設けられている部分と前記第２の露出部が設けられている部分との間において窪んだ状態で湾曲するように、前記積層体に対して研磨加工を施す工程と、
前記第１の露出部及び前記第２の露出部のそれぞれを覆う前記第１の外部電極及び前記第２の外部電極を直接めっきにより形成する工程と、
を備えていること、
を特徴とする電子部品の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２０１１−２２８６４４（Ｐ２０１１−２２８６４４Ａ）
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願番号】特願２０１１−３７９５３（Ｐ２０１１−３７９５３）
【出願日】平成２３年２月２４日（２０１１．２．２４）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
【公開日】平成２３年１１月１０日（２０１１．１１．１０）
【国際特許分類】
【出願日】平成２３年２月２４日（２０１１．２．２４）
【出願人】（０００００６２３１）株式会社村田製作所 (3,635)
【Ｆターム（参考）】
[ Back to top ]