【課題】コンデンサ素子の乾燥に要するエネルギーを削減する。
【解決手段】コンデンサ素子（43）の乾燥方法では、フィルム（44）を巻回してコンデンサ素子（43）を形成する素子形成工程と、素子形成工程で吸湿したコンデンサ素子（43）を１００℃で加熱して乾燥させるための乾燥時間を設定する乾燥時間設定工程と、乾燥時間設定工程で設定された乾燥時間の間、１００℃でコンデンサ素子（43）を加熱して乾燥する乾燥工程とを備えている。 （もっと読む）

【課題】積層セラミックコンデンサの、基板上への実装状態での電界印加時における「鳴き」を抑制する。
【解決手段】コンデンサ本体２９における内部電極２７，２８の対向による静電容量形成に寄与する活性部３７を、積層方向に沿って分布する第１領域４０と基板２２側の第２領域４１とに区分し、第２領域４１における誘電体セラミック層２５の誘電率を、第１領域４０における誘電体セラミック層２４の誘電率より低くし、かつ第２領域４１における誘電体セラミック層２５の体積に対する内部電極２７，２８の体積の比率を、第１領域４０における誘電体セラミック層２４の体積に対する内部電極２７，２８の体積の比率より高くする。 （もっと読む）

【課題】回路設計において高い自由度を得つつ、鳴きを低減することができる電子部品を得る。
【解決手段】互いに対向する底面S2及び上面S1、並びに、互いに対向する第1の端面S3及び第2の端面S4を有する直方体状の積層体11と、誘電体層と共に積層されることによってコンデンサを形成し、かつ、第1の端面S3又は第2の端面S4に引き出されている複数のコンデンサ導体30a〜30d,32a〜32dと、第1の端面S3及び底面S2に跨って設けられ、かつ、コンデンサ導体32a〜32dと接続されている第1の外部電極12aと、第2の端面S4及び底面S2に跨って設けられ、かつ、コンデンサ導体30a〜30dと接続されている第2の外部電極12bと、を備える電子部品。底面S2と該底面S2に最も近いコンデンサ導体32dとの間の距離H5は、上面S1と該上面S1に最も近いコンデンサ導体30aとの間の距離よりも大きい。 （もっと読む）

【課題】静電容量素子において、焼成時に発生する残留応力を利用することで誘電率を向上させ、静電容量を増大する。
【解決手段】容量素子（可変容量素子１）は、誘電体層と、誘電体層を挟んで形成される少なくとも一対の内部電極１０とを備える容量素子本体２と、容量素子本体２の側面に形成され、内部電極１０に電気的に接続される外部端子３，４とを備える。そして、誘電体層５及び内部電極の線膨張係数の違いに起因して発生する応力が、誘電体層５と誘電体層５を挟む一対の内部電極１０とで構成されるコンデンサＣの中心に集中するように構成されている。 （もっと読む）

【課題】複数の電子部品を含む複合電子部品の信頼性を向上させること。
【解決手段】複合電子部品１は、電子部品２と、導体層３と、支持体４とを含む。電子部品２は、素体１０の対向する表面のそれぞれに、第１端子電極１１と第２端子電極１２とを有する。導体層３は、複数の電子部品２が有する第１端子電極１１を電気的に接続する。支持体４は、導体層３が設けられる。複数の電子部品２が有する第２端子電極１２は、回路基板の端子に接続されるための実装端子電極となる。 （もっと読む）

【課題】電極端子に通電部材を取り付ける際に取付ボルトに強いトルクが発生しても抗することのできる蓄電素子の提供。
【解決手段】筐体１２０と、筐体１２０の外側に取り付けられる電極端子１０５と、導電性を有する通電部材２００を電極端子１０５に取り付ける取付ボルト１０８と、取付ボルト１０８と筐体１２０とを絶縁する絶縁部材１０９とを備える蓄電素子であって、取付ボルト１０８は、外周部にねじ山が設けられる棒状のねじ部１８１と、ねじ部１８１の一端部から放射方向に張り出すフランジ状の部材であって、ねじ部１８１に螺合するナット２０１の回転方向と直交する、または、略直交する面に沿って配置される第一当接面部１８３を有する抗回転部１８２とを備え、絶縁部材１０９は、抗回転部１８２を収容し、第一当接面部１８３と当接する第二当接面部１９２を有する凹陥部１９１を備える。 （もっと読む）

【課題】平均粒径が小さくかつ粒径の分布が狭い金属粉末であって、構成する各金属粒子の表面の平滑性が優れた金属粉末を提供することを目的とする。
【解決手段】金属粉末は、走査型電子顕微鏡（以下、ＳＥＭと記載する。）による測定に基づいて算出された平均粒径をＤ_{５０ＳＥＭ}とし、ＢＥＴ法により算出された平均粒径をＤ_{５０ＢＥＴ}とするとき、以下の式（１）および式（２）をともに満たす金属粉末。Ｄ_{５０ＳＥＭ}≦２００ｎｍ…（１），Ｄ_{５０ＳＥＭ}／Ｄ_{５０ＢＥＴ}≦２…（２） （もっと読む）

【課題】単位体積あたりの静電容量を増大させると共に製造効率を向上させることが可能な積層型コンデンサ及びその製造方法を提供する。
【解決手段】積層型コンデンサは、第１電極部１、第２電極部２、及び誘電体層を備えている。第１電極部１は、第１帯部１１と、該第１帯部の側縁から延びた複数の第１平板部１２とを有している。第２電極部２は、第２帯部２１と、該第２帯部の側縁から延びた複数の第２平板部２２とを有している。第１電極部１及び第２電極部２は、第１平板部１２及び第２平板部２２が積層された状態で配置されている。第１平板部１２は、第２平板部２２と第２帯部２１とに対向し、第２平板部２２は、第１平板部１２と第１帯部１１とに対向している。誘電体層は、互いに隣り合う第１平板部１２と第２平板部２２との間に介在すると共に、第１平板部１２と第２帯部２１との間、並びに第２平板部２２と第１帯部１１との間に介在している。 （もっと読む）

【課題】コンデンサ内蔵基板に生じるインダクタンスを小さくすることが可能なコンデンサ素子、及び該コンデンサ素子を具えたコンデンサ内蔵基板を提供する。
【解決手段】本発明に係るコンデンサ素子は、第１電極層11と第２電極層12との間に誘電体層13が介在したコンデンサ素子１であって、第１電極層11は、第２電極層12側の表面111の一部が該第２電極層12によって覆われ、第１電極層11が金属箔により形成される一方、第２電極層12が金属薄膜又は金属箔により形成されている。本発明に係るコンデンサ内蔵基板は、前記コンデンサ素子１と絶縁基板２とを具え、該絶縁基板２内にコンデンサ素子１を埋設することにより絶縁基板２にコンデンサ素子１が内蔵されている。 （もっと読む）

【課題】 誘電体層を薄層化した場合であっても、良好な特性を示す誘電体磁器組成物および電子部品を提供すること。
【解決手段】ペロブスカイト型化合物（ＡＢＯ_３）を含有し、化合物１００モルに対して、各酸化物換算で、ＲＡ_２Ｏ_３（ＲＡはＤｙ、ＧｄおよびＴｂから選ばれる１つ以上）を０．６〜２．５モル、ＲＢ_２Ｏ_３（ＲＢはＨｏおよび／またはＹ）を０．２〜１．０モル、ＲＣ_２Ｏ_３（ＲＣはＹｂおよび／またはＬｕ）を０．１〜１．０モル含有し、Ｍｇ酸化物を、Ｍｇ換算で０．８〜２．０モル、Ｓｉ化合物をＳｉ換算で１．２〜３．０モル含有し、ＲＡ_２Ｏ_３の含有量（α）、ＲＢ_２Ｏ_３の含有量（β）およびＲＣ_２Ｏ_３の含有量（γ）が、１．２≦α／β≦５．０、０．５≦β／γ≦１０．０である誘電体磁器組成物。該誘電体磁器組成物は、誘電体層厚みが５．０μｍ以下の電子部品に適用することが好ましい。 （もっと読む）

【課題】高周波帯域でのノイズの除去能力を向上した積層貫通コンデンサを提供すること。
【解決手段】積層貫通コンデンサ１は、誘電体層５を積層してなるコンデンサ素体２と、主電極部１０ａ及び引き出し電極部１０ｂ，１０ｃを有する信号用内部電極１０と、主電極部１０ａと対向する主電極部２０ａ及び引き出し電極部２０ｂ，２０ｃを有する接地用内部電極２０と、信号用内部電極１０に接続される信号用端子電極３，３と、接地用内部電極２０に接続される接地用端子電極４，４とを備えている。積層貫通コンデンサ１では、信号用内部電極１０の主電極部１０ａが、積層方向に対向する接地用内部電極２０の主電極部２０ａに向かって屈曲しており、また、接地用内部電極２０の主電極部２０ａが、信号用内部電極１０の主電極部１０ａと同じ方向に屈曲している。 （もっと読む）

【課題】本発明は積層セラミック電子部品の内部電極用導電性ペースト及びこれを利用した積層セラミック電子部品に関する。
【解決手段】内部電極用導電性ペーストに窒化シリコーン、窒化ホウ素、窒化アルミニウム及び窒化バナジウムからなる群から選択される１つ以上の窒化物を添加して内部電極の収縮開始温度を上昇させることで、上記内部電極用導電性ペーストを利用した積層セラミック電子部品の信頼性を向上させることができる。 （もっと読む）

【課題】材料的な制約を受けることなく且つ汎用的な構造を含む場合にも適用可能であって、電歪振動を抑制することが可能な積層型コンデンサを提供すること。
【解決手段】誘電体セラミックスによって形成された素体及びその素体内部においてセラミックス層を挟んで重なりあうように配置された複数の内部電極４ａ，４ｂを有する積層体２と、を備え、複数の内部電極４ａ，４ｂを含むコンデンサ領域ＣＡと、複数の内部電極４ａ，４ｂによって生じる電歪現象を低減させ音鳴きを抑制するための第一抑制領域ＥＡ及び第二抑制領域ＤＡとが形成されており、第一抑制領域ＥＡはコンデンサ領域ＣＡに隣接し、第二抑制領域ＤＡの厚みは複数の内部電極４ａ，４ｂの配置態様に応じて定められるものである。 （もっと読む）

【課題】 従来の積層セラミックコンデンサを用いると、両面回路基板の表面に実装された、電源およびグランド接続端子が信号線接続端子よりも内側に配置された負荷ＩＣへ、両面回路基板の裏面において電源配線をジャンパ接続することができない。
【解決手段】 積層セラミックコンデンサ３１の胴体部分の長さが、負荷ＩＣ４１の信号線接続端子群４２ａにつながる基板裏面に形成された信号線配線パターンの形成領域を跨ぐ長さに単に設定されることで、胴体部分が信号線配線パターンに電気接触することなく、長手方向両側の一方の外部電極３４ａ，３４ｂが、基板裏面の電源配線パターン５１と、負荷ＩＣ４１の電源接続端子４２につながるビアホールとに接続される。また、長手方向両側の他方の外部電極３５ａ，３５ｂが、基板裏面のグランド配線パターン５２と、負荷ＩＣ４１のグランド接続端子４２につながるビアホールとに接続される。 （もっと読む）

【課題】特性のばらつきが少なく、小型で高容量の電子部品を、低コストで製造することが可能な積層型電子部品の製造方法を提供すること。
【解決手段】グリーンシートに所定パターンで電極ペースト膜を形成する工程と、グリーンシートを積層して積層体４ａを準備する工程と、積層体を、支持基板３６の粘着層３４に付着する工程と、積層方向と直交する第１方向に沿って、支持基板は切断せずに積層体を切断して端子電極接続面１５ａ，１５ｂを形成し、積層方向および第１方向と直交する第２方向に沿って、積層体および支持基板を切断してギャップ面１６を形成し、支持基板と一体化された棒状体３８を得る工程と、ギャップ面が同一平面に配置されるように複数の棒状体３８を並べ、ギャップ面１６に、セラミックペースト４２を塗布する工程と、粘着層の粘着力を弱め、積層体２ａと支持基板３６とを分離する工程とを有することを特徴とする。 （もっと読む）

【課題】 放電現象の発生を抑制でき、耐電圧が高く、かつ高い静電容量を有するコンデンサと、それを搭載した回路基板を提供する。
【解決手段】 誘電体層５と内部電極層７とが交互に積層され静電容量の発現に寄与する容量部１ｂと該容量部１ｂを前記誘電体層５および前記内部電極層７の積層方向から挟むように設けられている一対のカバー部１ｃ、１ｄとを有するコンデンサ素体１とを具備し、前記一対のカバー部１ｃ、１ｄは前記容量部１ｂの上面側に位置する前記カバー部１ｃの厚みｔ１と、前記容量部１ｂの下面側に位置する前記カバー部１ｂの厚みｔ２とは異なっており、厚みの薄い方の前記カバー部１ｄにおける角部付近８に絶縁材９が被覆されている。 （もっと読む）

【課題】本発明は、電極連結性を制御して容量を確保することができる積層セラミック電子部品及びその製造方法を提供する。
【解決手段】本発明による積層セラミック電子部品は、セラミック本体１０と、この前記セラミック本体１０の内部に形成され、中央部７０及び前記この中央部７０から縁に向かって薄くなるテーパ部５０を有する内部電極３０、３１と、を含む。前記内部電極３０、３１の面積に対する前記テーパ部５０の面積の比率は、３５％以下であることを特徴とする。本発明によると、小型及び高容量の積層型セラミックキャパシタにおいても、電極連結性を制御することにより所望の容量を確保することができる。 （もっと読む）

【課題】
積層セラミックコンデンサの内部電極の導電材の収縮は通常異なるので、収縮量の差により内部電極が途切れ、クラックやはがれの原因になってしまう。
【解決手段】
酸化物導電ペーストの導電材料として誘電体と焼結温度が近い亜鉛を含む酸化物を用いることにより、被覆率の高い内部電極を持つ積層電子部品が得られた。さらに、Ａｌ、Ｇａ、Ｓｉ、Ｓｎのいずれかを含む亜鉛を主成分とした導電性酸化物を用いることにより、必要とする導電性、焼結温度、焼結挙動を制御することが可能になる。これにより、途切れの無い導電性の良い内部電極をもつ積層電子部品が得られた。 （もっと読む）

【課題】インダクタンスを低減すると共に、有効電極面積の減少を抑えて小型化することが可能な薄膜キャパシタ、多層配線基板、および半導体装置を提供する。
【解決手段】誘電体層の上面に第１極性の電極層、前記誘電体層の下面に第２極性の電極層を有し、特定位置の周りに配置された複数の第１容量素子と、前記誘電体層の上面に前記第２極性の電極層、前記誘電体層の下面に前記第１極性の電極層を有し、前記特定位置の周りに前記複数の第１容量素子と交互に配置された複数の第２容量素子と、前記特定位置に設けられ、前記複数の第１容量素子のすべての第１極性の電極層および前記複数の第２容量素子のすべての第１極性の電極層を接続する単一の共通接続孔と、前記共通接続孔の周りに設けられ、前記複数の第１容量素子の各々の第２極性の電極層を、隣接する前記第２容量素子の第２極性の電極層に接続する複数の個別接続孔とを備えた薄膜キャパシタ。 （もっと読む）