電子部品

【課題】半導体素子がパッケージにより封入され、パッケージから多数のリードが突出する電子部品のリードの表面から発生するウィスカを抑制する電子部品を提供する。
【解決手段】半導体素子がフラットパッケージ、アウトラインパッケージ、インラインパッケージ等のパッケージにより封入され、前記パッケージから多数のリード３が突出される電子部品において、前記リードの表面のエッジ３ｃの全部あるいは一部を曲線状に形成する。

【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子がパッケージにより封入され、パッケージから多数のリードが突出する電子部品のリードの表面から発生するウィスカを抑制する電子部品に関する。
【背景技術】
【０００２】
一般に、ウィスカは、電子部品のリードの金属表面から成長するひげ状の結晶であり、電子産業では、以前から電子部品のＳｎめっきから発生するＳｎウィスカが大きな問題となっていた。Ｓｎウィスカは時間と共に成長し、短絡を引き起こす可能性がある。
近年、環境問題による半田合金のＰｂフリー化が進み、半田付部のＳｎ濃度が高くなることにより、半田付部からのＳｎウィスカの発生も懸念されている。
ウィスカは、めっきのＳｎ自身の酸化による内部応力によって引き起こされる可能性が高く、特に、リードの表面のエッジ部から発生することが多い。
詳しい原因はわかっていないが、従来のリードの表面のエッジ形状は角状であり、内部応力が集中するからであると推察されている。
図３に示されるようにフラットパッケージ、アウトラインパッケージ、インラインパッケージ等を有する電子部品１は、半導体素子がパッケージ２により封入され、外部に多数のリード３が突出される。
図３、図４（ａ）およびリード３の横断面図である図４（ｂ）に示されるようにリード３の表面のエッジ３ａの形状の全部は角状に形成され、基板上に半田付により接合される。
従来、特開２００４−２００２４９号公報（特許文献１）にて、ウィスカの発生を抑制するために外部端子の表面に形成したＰｂフリーのＳｎ系合金めっき層から成る接続用導電層を溶融させる際に、加熱処理によって電子部品の内部まで熱的影響を与えることがないようにする電子部品及びその製造方法並びに製造装置が提案されている。
この従来の電子部品及びその製造方法並びに製造装置は、リードの表面に形成した接続用導電層を構成するＳｎ−Ｂｉ合金めっき層を、Ｓｎ−Ｂｉ合金めっき層の融点以上である２２０〜２８０℃に加熱したフッ素系不活性化学液内に０．２〜５秒間のごく短時間浸漬することで溶融させるものである。
【特許文献１】特開２００４−２００２４９号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
そこで、本発明は、半導体素子がパッケージにより封入され、パッケージから多数のリードが突出する電子部品のリードの表面から発生するウィスカを抑制する電子部品を提供することを目的とする。
【課題を解決するための手段】
【０００４】
本発明の電子部品は、半導体素子がパッケージ２により封入され、パッケージ２から多数のリード３が突出する電子部品１において、
前記リード３の表面のエッジ３ｂの形状の全部が、図１（ａ）（ｂ）に示されるように曲線状である。
あるいは、前記リード３の表面のエッジ３ｃの一部が、図２（ａ）（ｂ）に示されるように曲線状である。
さらに、前記パッケージは、フラットパッケージ、アウトラインパッケージ、インラインパッケージである。
ここで、フラットパッケージ、アウトラインパッケージ、インラインパッケージとは、ＱＦＰ（Ｑｕａｄ
ＦｌａｔＰａｃｋａｇｅ）、ＳＯＰ（ＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａｇｅ）、ＴＳＯＰ（ＴｈｉｎＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａｇｅ）、ＳＯＪ（Ｓｍａｌｌ
ＯｕｔｌｉｎｅＪ−ｌｅａｄｅｄＰａｃｋａｇｅ）、ＤＩＰ（ＤｕａｌＩｎｌｉｎｅＰａｃｋａｇｅ）、およびＺＩＰ（Ｚｉｇ−ＺａｇＩｎ−ｌｉｎｅＰａｃｋａｇｅ）等をいう。
【発明の効果】
【０００５】
本発明の電子部品によれば、半導体素子がパッケージにより封入され、パッケージから多数のリードが突出する電子部品において、前記リードの表面のエッジの形状の全部あるいは一部が曲線状である。
このため、リードの表面のＳｎの酸化による応力を緩和させ、基板への半田付後、リードの表面から発生するウィスカが抑制される。
ここで、パッケージは、フラットパッケージ、アウトラインパッケージ、インラインパッケージ等であり、このパッケージを有する電子部品のリードの表面のエッジ形状は角状で、最もウィスカの発生が懸念されるが、ウィスカの発生が抑制される。
【発明を実施するための最良の形態】
【０００６】
以下、図面を参照して、本発明を、その実施例に基づいて説明する。
本発明の電子部品は、半導体素子がパッケージ２により封入され、パッケージ２から多数のリード３が突出する電子部品１である。
パッケージ２は、フラットパッケージ、アウトラインパッケージ、インラインパッケージで、ＱＦＰ（Ｑｕａｄ
ＦｌａｔＰａｃｋａｇｅ）、ＳＯＰ（ＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａｇｅ）、ＴＳＯＰ（ＴｈｉｎＳｍａｌｌＯｕｔｌｉｎｅＰａｃｋａｇｅ）、ＳＯＪ（Ｓｍａｌｌ
ＯｕｔｌｉｎｅＪ−ｌｅａｄｅｄＰａｃｋａｇｅ）、ＤＩＰ（ＤｕａｌＩｎｌｉｎｅＰａｃｋａｇｅ）、およびＺＩＰ（Ｚｉｇ−ＺａｇＩｎ−ｌｉｎｅＰａｃｋａｇｅ）等をいう。
リードの表面のエッジ形状が異なる電子部品を用意し、本試験で用いた電子部品は、一般的に最も多く利用されているＱＦＰを用いることとした。
リード３の表面のエッジ３ｂの形状の全部が、図１（ａ）（ｂ）に示されるように曲線状である実施例およびリード３の表面のエッジ３ｃの一部が、図２（ａ）（ｂ）に示されるように曲線状である実施例にてウィスカ発生試験を実施した。
従来例である比較例は、図４（ａ）およびリード３の横断面図である図４（ｂ）に示されるようにリード３の表面のエッジ３ａの形状の全部は角状に形成される。
以上の実施例及び比較例のＱＦＰを用意し、鉛フリーはんだであるＳｎ−３．０Ａｇ−０．５Ｃｕ（ＳＡＣ３０５）、Ｓｎ−３．５Ａｇ（ＳＡ３５）、およびＳｎ−３．５Ａｇ−０．７Ｃｕ（ＳＡＣ３５７）を用いてはんだ付実装し、評価用試験片を作製した。
作製した評価用基板を高温高湿環境下（８０℃・９０％）にて５００時間放置し、走査型電子顕微鏡（ＳＥＭ）を用いて、リードの表面を観察し、リードの表面から発生しているウィスカの発生状態を確認した。
この結果を表１にウィスカの状態写真を図５（ａ）（ｂ）（ｃ）に示す。
【０００７】
【表１】

【０００８】
エッジ形状を曲線状にしたＱＦＰのリード３の表面は、はんだ付後の高温高湿放置後も滑らかであり、ウィスカの発生は確認できなかった（図５（ｄ）参照）。
一方で、エッジ形状が角状であるＱＦＰのリード３の表面は、半田付後の高温高湿放置後では、凹凸であり、エッジ部から形状の異なる様々なウィスカ発生が確認できる（図５（ａ）（ｂ）（ｃ）参照）。
リード３の表面のエッジ形状を変化させることで、Ｓｎの酸化による内部応力が変化し、ウィスカの発生にも相違が認められたものと推察される。
以上の結果、リード３の表面のエッジ形状を曲線状にした本発明の実施例の電子部品は、リード３の表面が角状である従来例である比較例の電子部品と比較して、リード３の表面からのウィスカの発生を大きく抑制できることが明らかとなった。
【図面の簡単な説明】
【０００９】
【図１ａ】本発明の実施例のエッジの形状の全部が曲線状であるリードの斜視図である。
【図１ｂ】図１（ａ）のリードの横断面図である。
【図２ａ】本発明の実施例のエッジの形状の一部が曲線状であるリードの斜視図である。
【図２ｂ】図２（ａ）のリードの横断面図である。
【図３】半導体素子がパッケージにより封入され、パッケージから多数のリードが突出する電子部品の外観図である。
【図４ａ】従来例のリードの斜視図である。
【図４ｂ】図４（ａ）のリードの横断面図である。
【図５ａ】図４（ａ）（ｂ）の従来例のＳＡＣ３０５を用いて実装したエッジ形状が角状であるリードの表面のエッジから発生したウィスカの状態写真である。
【図５ｂ】図４（ａ）（ｂ）の従来例のＳＡ３５を用いて実装したエッジ形状が角状であるリードの表面のエッジから発生したウィスカの状態写真である。
【図５ｃ】図４（ａ）（ｂ）の従来例のＳＡＣ３５７を用いて実装したエッジ形状が角状であるリードの表面のエッジから発生したウィスカの状態写真である。
【図５ｄ】本発明の実施例のＳＡＣ３０５を用いて実装したエッジ形状が曲線状であるリードの表面の状態写真である。
【符号の説明】
【００１０】
１電子部品
２パッケージ
３リード
３ａ，３ｂ，３ｃエッジ

【特許請求の範囲】
【請求項１】
半導体素子がパッケージにより封入され、前記パッケージから多数のリードが突出する電子部品において、
前記リードの表面のエッジの全部あるいは一部が曲線状であることを特徴とする電子部品。
【請求項２】
前記パッケージは、フラットパッケージ、アウトラインパッケージ、インラインパッケージである請求項１記載の電子部品。

【図１ａ】