電気コネクタ間のアーク放電を最小にするための装置及び方法
【解決手段】負荷存在下で接続デバイスが接続又は接続解除される際のアーク放電を最小にする電気接続デバイス（１００）及びアーク放電を最小にする方法を開示する。本発明は、接続デバイスハウジングに一体化されたトランジスタ等の１個以上のレギュレータ（１１４，１１６）を有するアーク低減回路を提供する。この回路は、接続デバイスの移動を感知し、潜在的なアーク放電条件が検知されると、インピーダンス回路への電流を遮断する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は電気コネクタ組立体に関し、特にアーク放電の発生を防止するか、少なくとも最小にするための部品を有する電気コネクタに関する。
【背景技術】
【０００２】
電気コネクタは、電線、回路リード、部品、又は他の電流を流すデバイス間を機械的に接続する電気経路又は接合を提供する。電気コネクタは代表的には、デバイスに電流が流れてないときに、接続されるか、接続解除される。一般的には推奨されていないが、電圧及び電流レベルによっては、負荷存在下で電気コネクタを接続又は接続解除することができる。これは、コンタクト間の空隙にわたって電流が跳ぶアーク放電条件を招いてしまう。システムの設計及び構造によって、アーク放電は、孔食等の部品に対する重大な損傷を起こしたり、コネクタピンがアークにより溶けると、コネクタが溶接又は溶融したりするおそれがある。さらに、多くのシステムにおいて、電圧及び電流レベルは十分高いので、負荷接続中のラインを接続又は接続解除しようとする作業者に対して身体的危害をも加えてしまう。
【０００３】
米国特許第３５８８６０５号明細書は、アーク抑制部を有する電気機械スイッチを開示する。アーク抑制部は、スイッチコンタクト間の電圧レベルを感知する反応受動素子からなる交流デバイスで使用するためのゲート回路を有する。開示されたスイッチは、回路を開離する際の電流を制限し、コンタクトの損傷を最小にすると共に機器の寿命を延長するよう設計されている。
【０００４】
米国特許第４４３８４７２号明細書は、機械スイッチ又はサーキットブレーカのアーク放電を抑制するための直列デバイスを開示する。この開示された設計は、コンタクトが開いて開回路の状態又は閉成の際の「バウンス」中にスイッチ周囲の電流を積極的に短絡するバイポーラトランジスタを使用する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
解決すべき課題は、別のアーク放電制御システムを要することなく、アーク放電を低減すなわち最小にするコネクタを提供することであり、この結果、高価な再設計を伴うことなく、改良点が既存のシステムに統合できる。
【課題を解決するための手段】
【０００６】
解決策は、電流源及び負荷の間にコネクタ、リレー又は他の接続デバイスを有する、本発明のアーク放電抑制装置により提供される。この装置は、ハウジング、少なくとも１個の電流導通要素、及び電流導通要素のコンタクトと並列接続されたアーク放電抑制回路を具備する。アーク放電抑制回路は、コンタクト間の電圧を監視することによりアーク放電を検知し、電圧が所定レベルに到達すると負荷への電力をＦＥＴ経由に迂回させ、これにより、デバイスが係合又は係合解除されると、アーク放電が抑制される。代表的には、電流導通要素は、コネクタピン、コネクタソケット、リレーコンタクトのいずれかである。好適な一実施形態において、アーク放電抑制回路はコネクタハウジング内に配置される。
【発明を実施するための最良の形態】
【０００７】
以下、添付図面を参照して、本発明を説明する。
【０００８】
同様の要素には同様の参照符号を付した図面を参照すると、図１には、２個の嵌合半体１０２，１０４を具備する、本発明の一実施形態に従った電気コネクタ１００が図示される。図示されるように、一方の半体１０２は、ハウジング１０６及び１対のコネクタピン１２４を具備する。図示の実施形態は、コネクタが十分に大電流を流す自動車又は同様の用途での使用が意図されているコネクタの一例である。しかし、本発明のコネクタに限定されず、例えばリレー等の、同様に係合・係合解除することができる任意のデバイスと共に使用してもよい。図１に図示されたコネクタは、活電側である第２の嵌合相手の半体１０４をさらに有し、後述するように、本発明の一実施形態に従ったアーク放電抑制回路を含むハウジング１０８をさらに具備する。例示目的で、本実施形態は直流４２Ｖコネクタであるが、本発明はそれに限定されない。例えば、本発明は、自動車等におけるように、標準的な１２Ｖバッテリを使用するシステムと共に使用することができる。
【０００９】
図２を参照して、図１に示されたコネクタ１００の詳細を開示する。図２に見えるように、コネクタ１００の第２半体１０４は回路基板１１０を有する。回路基板１１０は、制御回路１１２と、１個以上の負荷を調整するために制御回路１１２に接続された、少なくとも１個、可能なら２個の調整（regulating）部品１１４，１１６とを有する。本実施形態において、部品１１４，１１６はそれぞれトランジスタであり、より特定するとＦＥＴデバイスである。一実施形態において、制御回路１１２は、係合解除可能な接続部１１８を介して電源（例えば、上述したように直流４２Ｖ）及び接地に接続することができるが、本発明はこれらに限定されない。
【００１０】
本実施形態に従って実行されるコネクタの作動及び構造は、図３を参照してより理解できる。図３において、図１及び図２に図示されたコネクタのハウジング１０６，１０８は、上述した電気及び電子部品をさらに示すために、破線で示される。図３において、図１に示されたコンタクトピン１２４は、制御回路１１２に接続された対応するコンタクト１２０に接続されているのが見える。図示の実施形態において、１対の検知ピン１２２は電力をＦＥＴ１１４，１１６に迂回させる。コネクタ１００が負荷存在下で電流源に接続される際、及びコネクタが負荷存在下で接続解除される際の双方に、アーク放電は少なくとも最小にされ、好適には防止される。当業者であれば理解するように、負荷存在下でありながらコネクタを接続及び接続解除できることは有利である。というのは、アーク放電はコネクタの部品を損傷するおそれがあり、また、危険があるからである。
【００１１】
本発明の実施形態で使用される典型的な回路は、図４及び図５に示される。図４はコネクタを有する回路の使用を示すのに対し、図５はリレーを有する回路の使用を示す。上述したように、本明細書で詳細に説明する典型的な実施形態において、電源２００は直流４２Ｖ電源からなる。本実施形態に示されたキャパシタンス及びインピーダンスの値は、このような回路用の単なる例に過ぎず、本発明はこれらの値に限定されない。
【００１２】
図１ないし図３を参照して上述したコネクタ１００は、電源２００及び負荷５０間に設けられる。コネクタ１００が閉成すると、電流は通常の通りに流れ、コネクタ１００が開離すると、電流は遮断される。しかし、上述したように、コネクタ１００は負荷存在下で本発明のアーク放電抑制回路無しで接続解除されると、一般的にはアーク放電が生ずる。
【００１３】
これらの実施形態において、ｐチャンネルＭＯＳＦＥＴ M1をコネクタ１００のコンタクト間に並列に配置してもよい。ＭＯＳＦＥＴ M1は電源２００の正端子に接続されるので、相対的に負のゲートドライブが使用され、ＭＯＳＦＥＴのｐチャンネルを強化し、低いＲＤＳオン及び導通を生じる。
【００１４】
コンタクトが開離している間、ＭＯＳＦＥＴ M1はオンになり、負荷電流が流れる経路を形成する。このため、コンタクト間の電圧は、コンタクトに現れる最大電圧降下によりアーク放電が開始されないような距離でコンタクトが分離されるまで、アーク放電を開始するに十分な値までの上昇が妨げられる。
【００１５】
この負のドライブは、図示のｎｐｎバイポーラトランジスタＱ１，Ｑ２を組み込んだ単安定マルチバイブレータを使用することにより提供される。ツェナーダイオードＤ１は、マルチバイブレータ回路が作動する供給電圧を供給する。その休止状態では、トランジスタＱ１は、抵抗Ｒ１により供給されたバイアス電流でオンに保持される。マルチバイブレータ回路は、ＭＯＳＦＥＴ M1のドレーンＤで負に移行する電圧移行を検知することにより、トリガがひかれる。このドレーン電圧が順方向バイアスダイオードＤ４に対して十分な量だけ一旦降下すると、トランジスタＱ１の保持電流はベースから一瞬迂回され、トランジスタＱ１をオフにさせる。このため、マルチバイブレータはスワップ状態に進み、トランジスタＱ２をオンにし、トランジスタＱ１のベースを逆バイアス状態に強制する。このようにトランジスタＱ２をオンにすることにより、ＭＯＳＦＥＴ M1のソースＳ及びドレーンＤ間の電圧を増加させ、その閾値を超え、チャンネル抵抗が非常に低いＲＤＳオン値に減少する。これが起こると、ドレーンＤの電圧は、ＲＤＳオン抵抗及びリレー３００の負荷電流により決まる電源２００の電圧（例えば４２Ｖ）に近い電圧に落ち着くまで上昇する。ドレーンＤ電圧は、マルチバイブレータ回路が時間切れになるまでこのレベルに保持され、ＭＯＳＦＥＴ M1をオフにし、負荷電圧を零まで降下させることができる。
【００１６】
トランジスタＱ２がオンになると、ｐｎｐトランジスタＱ３もまたオンになる。これは、トリガ電圧を電源２００の電圧に固定するよう作用する。この電圧固定は、ＭＯＳＦＥＴ M1のドレーンＤの電圧の負の偏位がマルチバイブレータを時間切れ期間の最後に意図せず再トリガされることを防止するのに役立つ。
【００１７】
マルチバイブレータ回路は、トランジスタＱ１のベース電圧が順方向にバイアスされるのに十分に回復するまで、オン状態のままである。これが生ずる時間間隔は、抵抗Ｒ１及びキャパシタＣ１により決まるＲＣ時定数により殆ど制御される。トランジスタＱ１のベースが再度、順方向にバイアスされると、トランジスタＱ１はオンに切り換えられ、トランジスタＱ２はオフに切り換えられる。
【００１８】
ＭＯＳＦＥＴ M1のゲートＧの電圧上昇率は、抵抗Ｒ２及びキャパシタＣ１のＲＣ時定数により主に制御される。この電圧は電源２００の電圧に向かって上昇するので、ＭＯＳＦＥＴ M1のゲートＧ及びソースＳ間の閾値に到達し、ＭＯＳＦＥＴ M1はオフになる。このオフへの過渡期に、ｐｎｐトランジスタＱ３はオンのままであり、ドレーンＤの負の電圧移行がマルチバイブレータの再トリガを防止し、別の遅延間隔の誤った開始を防止する。
【００１９】
図６は、アーク放電保護のない負荷存在下で２個のコンタクトが分離したときのアーク放電を例示する。このグラフを示す目的は、アーク放電の開始に要する電圧レベルを示すことである。この電圧は最小アーク電圧と称され、各コンタクトの材料で若干異なる。代表的には、一般的なコンタクト材料の最小アーク電圧は１２〜１５Ｖである。これは、十分な電流レベルでは、安定したすなわち自由燃焼アークがこれらの電圧レベル内に存在することを意味する。好適には、安定したすなわち自由燃焼アークは防止される。というのは、コンタクトが破壊されるまで、又は電源がアーク電圧増加を最早維持できないレベルまでコンタクト間隙が広がるまで、このアークが直流環境で燃焼し続けるからである。本例では、コンタクト間の電圧降下が約７Ｖに達するとＦＥＴが始動するので、アーク放電が生じない。このため、回路は、コンタクト間の電圧上昇を監視し、電圧上昇が生ずる前にアーク放電を抑制する。
【００２０】
本発明の実施形態の性能は、アーク放電を発生するのに十分な電圧上昇の最小化及び防止の側面を示すグラフである図７に示される。グラフの上半分は、コネクタを接続解除したときのコンタクト間の電流を示し、下半分はコンタクト間の電圧を示す。４２Ｖシステムが実施される典型的な一実施形態を参照して上述したように相互接続において、約７Ｖのコンタクト間電圧を検出するとアーク放電を防止する。この条件が起こると、制御電流が支配し、負荷を制御するよう作用し電流を消費するＦＥＴに電流を迂回させるので、電圧及び電流は零に降下することが図７から理解できる。
【００２１】
本発明の実施形態に従った積極的なアーク放電抑制回路は、コネクタが接続解除されるときに電流が徐々に減少することでアーク放電を無くすことにより、コネクタを負荷存在下で接続解除することができる。これにより、コンタクト間の重大なアーク放電を生成する全負荷の中断を回避できる。当業者であれば、コネクタコンタクトが開離（又は閉成）するとコネクタコンタクトからの電流を検出し短絡する回路を形成するのに、抵抗、トランジスタ、キャパシタ及びダイオードの種々の組合せが使用可能であることを理解するであろう。一般に、半導体素子の組合せは、コネクタから離れる方向に遮断電流を移す実施形態に設けることができる。これらの変形は、多数の設計上の要求事項及び設計上の制限に依存する。
【００２２】
上述の実施形態を見直すと、多数の適用、変形、変更が想起されるであろう。例えば、電流又は電圧の調整に適する他のタイプのトランジスタ又は他の部品等の別の適当なタイプのデバイスをＦＥＴの場所に使用してもよい。しかし、これらは全て本発明の真髄の範囲内である。従って、本発明の真の範囲を確定するためには特許請求の範囲を参照すべきである。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態に従ったコネクタを示す斜視図である。
【図２】アーク放電抑制回路が見えるようカバーが外された状態の、図１のコネクタの別の斜視図である。
【図３】コネクタ本体が破線で示され、コンタクトピン及びアーク放電抑制回路を示す、図１のコンタクトの斜視図である。
【図４】本発明の一実施形態に従った電気回路の回路図である。
【図５】本発明の別の実施形態に従った電気回路の回路図である。
【図６】コネクタが接続状態から接続解除状態に移行するときの電圧及び電流対時間のグラフである。
【図７】本発明の側面に従った電圧上昇の最小化を示すグラフである。
【符号の説明】
【００２４】
５０ 負荷
１００ コネクタ（接続デバイス）
１１２ 制御回路（アクティブスイッチング回路）
１１４，１１６ ＦＥＴ（調整部品）
１１８ 接続部
１２０，１２４ コンタクト（電流導通要素）
１２２ 検知ピン
【技術分野】
【０００１】
本発明は電気コネクタ組立体に関し、特にアーク放電の発生を防止するか、少なくとも最小にするための部品を有する電気コネクタに関する。
【背景技術】
【０００２】
電気コネクタは、電線、回路リード、部品、又は他の電流を流すデバイス間を機械的に接続する電気経路又は接合を提供する。電気コネクタは代表的には、デバイスに電流が流れてないときに、接続されるか、接続解除される。一般的には推奨されていないが、電圧及び電流レベルによっては、負荷存在下で電気コネクタを接続又は接続解除することができる。これは、コンタクト間の空隙にわたって電流が跳ぶアーク放電条件を招いてしまう。システムの設計及び構造によって、アーク放電は、孔食等の部品に対する重大な損傷を起こしたり、コネクタピンがアークにより溶けると、コネクタが溶接又は溶融したりするおそれがある。さらに、多くのシステムにおいて、電圧及び電流レベルは十分高いので、負荷接続中のラインを接続又は接続解除しようとする作業者に対して身体的危害をも加えてしまう。
【０００３】
米国特許第３５８８６０５号明細書は、アーク抑制部を有する電気機械スイッチを開示する。アーク抑制部は、スイッチコンタクト間の電圧レベルを感知する反応受動素子からなる交流デバイスで使用するためのゲート回路を有する。開示されたスイッチは、回路を開離する際の電流を制限し、コンタクトの損傷を最小にすると共に機器の寿命を延長するよう設計されている。
【０００４】
米国特許第４４３８４７２号明細書は、機械スイッチ又はサーキットブレーカのアーク放電を抑制するための直列デバイスを開示する。この開示された設計は、コンタクトが開いて開回路の状態又は閉成の際の「バウンス」中にスイッチ周囲の電流を積極的に短絡するバイポーラトランジスタを使用する。
【発明の開示】
【発明が解決しようとする課題】
【０００５】
解決すべき課題は、別のアーク放電制御システムを要することなく、アーク放電を低減すなわち最小にするコネクタを提供することであり、この結果、高価な再設計を伴うことなく、改良点が既存のシステムに統合できる。
【課題を解決するための手段】
【０００６】
解決策は、電流源及び負荷の間にコネクタ、リレー又は他の接続デバイスを有する、本発明のアーク放電抑制装置により提供される。この装置は、ハウジング、少なくとも１個の電流導通要素、及び電流導通要素のコンタクトと並列接続されたアーク放電抑制回路を具備する。アーク放電抑制回路は、コンタクト間の電圧を監視することによりアーク放電を検知し、電圧が所定レベルに到達すると負荷への電力をＦＥＴ経由に迂回させ、これにより、デバイスが係合又は係合解除されると、アーク放電が抑制される。代表的には、電流導通要素は、コネクタピン、コネクタソケット、リレーコンタクトのいずれかである。好適な一実施形態において、アーク放電抑制回路はコネクタハウジング内に配置される。
【発明を実施するための最良の形態】
【０００７】
以下、添付図面を参照して、本発明を説明する。
【０００８】
同様の要素には同様の参照符号を付した図面を参照すると、図１には、２個の嵌合半体１０２，１０４を具備する、本発明の一実施形態に従った電気コネクタ１００が図示される。図示されるように、一方の半体１０２は、ハウジング１０６及び１対のコネクタピン１２４を具備する。図示の実施形態は、コネクタが十分に大電流を流す自動車又は同様の用途での使用が意図されているコネクタの一例である。しかし、本発明のコネクタに限定されず、例えばリレー等の、同様に係合・係合解除することができる任意のデバイスと共に使用してもよい。図１に図示されたコネクタは、活電側である第２の嵌合相手の半体１０４をさらに有し、後述するように、本発明の一実施形態に従ったアーク放電抑制回路を含むハウジング１０８をさらに具備する。例示目的で、本実施形態は直流４２Ｖコネクタであるが、本発明はそれに限定されない。例えば、本発明は、自動車等におけるように、標準的な１２Ｖバッテリを使用するシステムと共に使用することができる。
【０００９】
図２を参照して、図１に示されたコネクタ１００の詳細を開示する。図２に見えるように、コネクタ１００の第２半体１０４は回路基板１１０を有する。回路基板１１０は、制御回路１１２と、１個以上の負荷を調整するために制御回路１１２に接続された、少なくとも１個、可能なら２個の調整（regulating）部品１１４，１１６とを有する。本実施形態において、部品１１４，１１６はそれぞれトランジスタであり、より特定するとＦＥＴデバイスである。一実施形態において、制御回路１１２は、係合解除可能な接続部１１８を介して電源（例えば、上述したように直流４２Ｖ）及び接地に接続することができるが、本発明はこれらに限定されない。
【００１０】
本実施形態に従って実行されるコネクタの作動及び構造は、図３を参照してより理解できる。図３において、図１及び図２に図示されたコネクタのハウジング１０６，１０８は、上述した電気及び電子部品をさらに示すために、破線で示される。図３において、図１に示されたコンタクトピン１２４は、制御回路１１２に接続された対応するコンタクト１２０に接続されているのが見える。図示の実施形態において、１対の検知ピン１２２は電力をＦＥＴ１１４，１１６に迂回させる。コネクタ１００が負荷存在下で電流源に接続される際、及びコネクタが負荷存在下で接続解除される際の双方に、アーク放電は少なくとも最小にされ、好適には防止される。当業者であれば理解するように、負荷存在下でありながらコネクタを接続及び接続解除できることは有利である。というのは、アーク放電はコネクタの部品を損傷するおそれがあり、また、危険があるからである。
【００１１】
本発明の実施形態で使用される典型的な回路は、図４及び図５に示される。図４はコネクタを有する回路の使用を示すのに対し、図５はリレーを有する回路の使用を示す。上述したように、本明細書で詳細に説明する典型的な実施形態において、電源２００は直流４２Ｖ電源からなる。本実施形態に示されたキャパシタンス及びインピーダンスの値は、このような回路用の単なる例に過ぎず、本発明はこれらの値に限定されない。
【００１２】
図１ないし図３を参照して上述したコネクタ１００は、電源２００及び負荷５０間に設けられる。コネクタ１００が閉成すると、電流は通常の通りに流れ、コネクタ１００が開離すると、電流は遮断される。しかし、上述したように、コネクタ１００は負荷存在下で本発明のアーク放電抑制回路無しで接続解除されると、一般的にはアーク放電が生ずる。
【００１３】
これらの実施形態において、ｐチャンネルＭＯＳＦＥＴ M1をコネクタ１００のコンタクト間に並列に配置してもよい。ＭＯＳＦＥＴ M1は電源２００の正端子に接続されるので、相対的に負のゲートドライブが使用され、ＭＯＳＦＥＴのｐチャンネルを強化し、低いＲＤＳオン及び導通を生じる。
【００１４】
コンタクトが開離している間、ＭＯＳＦＥＴ M1はオンになり、負荷電流が流れる経路を形成する。このため、コンタクト間の電圧は、コンタクトに現れる最大電圧降下によりアーク放電が開始されないような距離でコンタクトが分離されるまで、アーク放電を開始するに十分な値までの上昇が妨げられる。
【００１５】
この負のドライブは、図示のｎｐｎバイポーラトランジスタＱ１，Ｑ２を組み込んだ単安定マルチバイブレータを使用することにより提供される。ツェナーダイオードＤ１は、マルチバイブレータ回路が作動する供給電圧を供給する。その休止状態では、トランジスタＱ１は、抵抗Ｒ１により供給されたバイアス電流でオンに保持される。マルチバイブレータ回路は、ＭＯＳＦＥＴ M1のドレーンＤで負に移行する電圧移行を検知することにより、トリガがひかれる。このドレーン電圧が順方向バイアスダイオードＤ４に対して十分な量だけ一旦降下すると、トランジスタＱ１の保持電流はベースから一瞬迂回され、トランジスタＱ１をオフにさせる。このため、マルチバイブレータはスワップ状態に進み、トランジスタＱ２をオンにし、トランジスタＱ１のベースを逆バイアス状態に強制する。このようにトランジスタＱ２をオンにすることにより、ＭＯＳＦＥＴ M1のソースＳ及びドレーンＤ間の電圧を増加させ、その閾値を超え、チャンネル抵抗が非常に低いＲＤＳオン値に減少する。これが起こると、ドレーンＤの電圧は、ＲＤＳオン抵抗及びリレー３００の負荷電流により決まる電源２００の電圧（例えば４２Ｖ）に近い電圧に落ち着くまで上昇する。ドレーンＤ電圧は、マルチバイブレータ回路が時間切れになるまでこのレベルに保持され、ＭＯＳＦＥＴ M1をオフにし、負荷電圧を零まで降下させることができる。
【００１６】
トランジスタＱ２がオンになると、ｐｎｐトランジスタＱ３もまたオンになる。これは、トリガ電圧を電源２００の電圧に固定するよう作用する。この電圧固定は、ＭＯＳＦＥＴ M1のドレーンＤの電圧の負の偏位がマルチバイブレータを時間切れ期間の最後に意図せず再トリガされることを防止するのに役立つ。
【００１７】
マルチバイブレータ回路は、トランジスタＱ１のベース電圧が順方向にバイアスされるのに十分に回復するまで、オン状態のままである。これが生ずる時間間隔は、抵抗Ｒ１及びキャパシタＣ１により決まるＲＣ時定数により殆ど制御される。トランジスタＱ１のベースが再度、順方向にバイアスされると、トランジスタＱ１はオンに切り換えられ、トランジスタＱ２はオフに切り換えられる。
【００１８】
ＭＯＳＦＥＴ M1のゲートＧの電圧上昇率は、抵抗Ｒ２及びキャパシタＣ１のＲＣ時定数により主に制御される。この電圧は電源２００の電圧に向かって上昇するので、ＭＯＳＦＥＴ M1のゲートＧ及びソースＳ間の閾値に到達し、ＭＯＳＦＥＴ M1はオフになる。このオフへの過渡期に、ｐｎｐトランジスタＱ３はオンのままであり、ドレーンＤの負の電圧移行がマルチバイブレータの再トリガを防止し、別の遅延間隔の誤った開始を防止する。
【００１９】
図６は、アーク放電保護のない負荷存在下で２個のコンタクトが分離したときのアーク放電を例示する。このグラフを示す目的は、アーク放電の開始に要する電圧レベルを示すことである。この電圧は最小アーク電圧と称され、各コンタクトの材料で若干異なる。代表的には、一般的なコンタクト材料の最小アーク電圧は１２〜１５Ｖである。これは、十分な電流レベルでは、安定したすなわち自由燃焼アークがこれらの電圧レベル内に存在することを意味する。好適には、安定したすなわち自由燃焼アークは防止される。というのは、コンタクトが破壊されるまで、又は電源がアーク電圧増加を最早維持できないレベルまでコンタクト間隙が広がるまで、このアークが直流環境で燃焼し続けるからである。本例では、コンタクト間の電圧降下が約７Ｖに達するとＦＥＴが始動するので、アーク放電が生じない。このため、回路は、コンタクト間の電圧上昇を監視し、電圧上昇が生ずる前にアーク放電を抑制する。
【００２０】
本発明の実施形態の性能は、アーク放電を発生するのに十分な電圧上昇の最小化及び防止の側面を示すグラフである図７に示される。グラフの上半分は、コネクタを接続解除したときのコンタクト間の電流を示し、下半分はコンタクト間の電圧を示す。４２Ｖシステムが実施される典型的な一実施形態を参照して上述したように相互接続において、約７Ｖのコンタクト間電圧を検出するとアーク放電を防止する。この条件が起こると、制御電流が支配し、負荷を制御するよう作用し電流を消費するＦＥＴに電流を迂回させるので、電圧及び電流は零に降下することが図７から理解できる。
【００２１】
本発明の実施形態に従った積極的なアーク放電抑制回路は、コネクタが接続解除されるときに電流が徐々に減少することでアーク放電を無くすことにより、コネクタを負荷存在下で接続解除することができる。これにより、コンタクト間の重大なアーク放電を生成する全負荷の中断を回避できる。当業者であれば、コネクタコンタクトが開離（又は閉成）するとコネクタコンタクトからの電流を検出し短絡する回路を形成するのに、抵抗、トランジスタ、キャパシタ及びダイオードの種々の組合せが使用可能であることを理解するであろう。一般に、半導体素子の組合せは、コネクタから離れる方向に遮断電流を移す実施形態に設けることができる。これらの変形は、多数の設計上の要求事項及び設計上の制限に依存する。
【００２２】
上述の実施形態を見直すと、多数の適用、変形、変更が想起されるであろう。例えば、電流又は電圧の調整に適する他のタイプのトランジスタ又は他の部品等の別の適当なタイプのデバイスをＦＥＴの場所に使用してもよい。しかし、これらは全て本発明の真髄の範囲内である。従って、本発明の真の範囲を確定するためには特許請求の範囲を参照すべきである。
【図面の簡単な説明】
【００２３】
【図１】本発明の一実施形態に従ったコネクタを示す斜視図である。
【図２】アーク放電抑制回路が見えるようカバーが外された状態の、図１のコネクタの別の斜視図である。
【図３】コネクタ本体が破線で示され、コンタクトピン及びアーク放電抑制回路を示す、図１のコンタクトの斜視図である。
【図４】本発明の一実施形態に従った電気回路の回路図である。
【図５】本発明の別の実施形態に従った電気回路の回路図である。
【図６】コネクタが接続状態から接続解除状態に移行するときの電圧及び電流対時間のグラフである。
【図７】本発明の側面に従った電圧上昇の最小化を示すグラフである。
【符号の説明】
【００２４】
５０ 負荷
１００ コネクタ（接続デバイス）
１１２ 制御回路（アクティブスイッチング回路）
１１４，１１６ ＦＥＴ（調整部品）
１１８ 接続部
１２０，１２４ コンタクト（電流導通要素）
１２２ 検知ピン
【特許請求の範囲】
【請求項１】
電流源及び負荷の間に接続デバイス（１００）を有するアーク放電抑制装置であって、互いに取外し可能に係合可能な少なくとも１対の電流導通要素（１２０，１２４）を有するアーク放電抑制装置において、
前記電流導通要素間に電源（２００）と並列に接続された少なくとも１個の調整部品（１１４，１１６）と、前記電流導通要素が係合又は係合開示される際に、前記調整部品を介して電流を負荷（５０）に通すためのアクティブスイッチング回路（１１２）とを具備することを特徴とするアーク放電抑制装置。
【請求項２】
前記少なくとも１個の調整部品及び前記アクティブスイッチング回路は、コネクタの一部内に配置されていることを特徴とする請求項１記載のアーク放電抑制装置。
【請求項３】
前記アーク放電抑制装置は、係合解除可能な接続部（１１８）を介して電源に接続されていることを特徴とする請求項１記載のアーク放電抑制装置。
【請求項４】
前記アーク放電抑制装置は、係合解除可能な接続部（１１８）を介して接地接続されていることを特徴とする請求項１記載のアーク放電抑制装置。
【請求項５】
前記アーク放電抑制装置は、前記電流導通要素と接触する１個以上の検知ピン（１２２）をさらに具備し、
これにより、係合中及び接続状態からの係合解除中に、前記電流導通要素に沿って前記検知ピンが摺動することを特徴とする請求項１記載のアーク放電抑制装置。
【請求項６】
前記少なくとも１個の調整部品は１個以上のＦＥＴからなることを特徴とする請求項１記載のアーク放電抑制装置。
【請求項７】
前記電流導通要素は１組のコンタクトからなり、
前記アーク放電抑制装置は、
前記コンタクトに結合されたドレーン及びソース、ゲート、及び固有ゲート・ソースキャパシタンスを有するトランジスタと、
電圧レベルに応じて前記トランジスタがオンになる際に前記ゲート・ソースキャパシタンスを軒昂し、前記接続デバイスの周囲の電流を短絡するための１個以上のキャパシタと、
前記トランジスタがオンになった後にオフになるように前記ゲート・ソースキャパシタンスを放電することにより、負荷電流短絡を終了させる１個以上の抵抗と
をさらに具備ことを特徴とする請求項１記載のアーク放電抑制装置。
【請求項８】
前記トランジスタはＦＥＴからなることを特徴とする請求項７記載のアーク放電抑制装置。
【請求項９】
前記アーク放電抑制装置は、前記トランジスタを介して電流量を制御するための単安定マルチバイブレータ回路をさらに有することを特徴とする請求項７記載のアーク放電抑制装置。
【請求項１０】
前記アーク放電抑制装置は、ドレーンの負の電圧移行が前記単安定マルチバイブレータを再トリガしてしまうのを防止するための固定回路をさらに具備することを特徴とする請求項９記載のアーク放電抑制装置。
【請求項１１】
ハウジング及び少なくとも１個の電流導通要素を有する接続デバイスのアーク放電を抑制する方法であって、
負荷存在下で接続位置に対して前記電流導通要素を移動させる工程と、
コンタクト間の電圧を監視すること及びコンタクト間の電圧が所定レベルに達すると電力をＦＥＴに迂回するためにアクティブスイッチング回路を使用することからなる、電源及び負荷間の接続デバイスと並列接続されたアーク放電抑制回路を使用して前記電流導通要素の移動を検知する工程と、
電力を前記負荷に消費させる工程とを具備し、
前記接続デバイスが係合又は係合解除される際にアーク放電が抑制されることを特徴とするアーク放電抑制方法。
【請求項１】
電流源及び負荷の間に接続デバイス（１００）を有するアーク放電抑制装置であって、互いに取外し可能に係合可能な少なくとも１対の電流導通要素（１２０，１２４）を有するアーク放電抑制装置において、
前記電流導通要素間に電源（２００）と並列に接続された少なくとも１個の調整部品（１１４，１１６）と、前記電流導通要素が係合又は係合開示される際に、前記調整部品を介して電流を負荷（５０）に通すためのアクティブスイッチング回路（１１２）とを具備することを特徴とするアーク放電抑制装置。
【請求項２】
前記少なくとも１個の調整部品及び前記アクティブスイッチング回路は、コネクタの一部内に配置されていることを特徴とする請求項１記載のアーク放電抑制装置。
【請求項３】
前記アーク放電抑制装置は、係合解除可能な接続部（１１８）を介して電源に接続されていることを特徴とする請求項１記載のアーク放電抑制装置。
【請求項４】
前記アーク放電抑制装置は、係合解除可能な接続部（１１８）を介して接地接続されていることを特徴とする請求項１記載のアーク放電抑制装置。
【請求項５】
前記アーク放電抑制装置は、前記電流導通要素と接触する１個以上の検知ピン（１２２）をさらに具備し、
これにより、係合中及び接続状態からの係合解除中に、前記電流導通要素に沿って前記検知ピンが摺動することを特徴とする請求項１記載のアーク放電抑制装置。
【請求項６】
前記少なくとも１個の調整部品は１個以上のＦＥＴからなることを特徴とする請求項１記載のアーク放電抑制装置。
【請求項７】
前記電流導通要素は１組のコンタクトからなり、
前記アーク放電抑制装置は、
前記コンタクトに結合されたドレーン及びソース、ゲート、及び固有ゲート・ソースキャパシタンスを有するトランジスタと、
電圧レベルに応じて前記トランジスタがオンになる際に前記ゲート・ソースキャパシタンスを軒昂し、前記接続デバイスの周囲の電流を短絡するための１個以上のキャパシタと、
前記トランジスタがオンになった後にオフになるように前記ゲート・ソースキャパシタンスを放電することにより、負荷電流短絡を終了させる１個以上の抵抗と
をさらに具備ことを特徴とする請求項１記載のアーク放電抑制装置。
【請求項８】
前記トランジスタはＦＥＴからなることを特徴とする請求項７記載のアーク放電抑制装置。
【請求項９】
前記アーク放電抑制装置は、前記トランジスタを介して電流量を制御するための単安定マルチバイブレータ回路をさらに有することを特徴とする請求項７記載のアーク放電抑制装置。
【請求項１０】
前記アーク放電抑制装置は、ドレーンの負の電圧移行が前記単安定マルチバイブレータを再トリガしてしまうのを防止するための固定回路をさらに具備することを特徴とする請求項９記載のアーク放電抑制装置。
【請求項１１】
ハウジング及び少なくとも１個の電流導通要素を有する接続デバイスのアーク放電を抑制する方法であって、
負荷存在下で接続位置に対して前記電流導通要素を移動させる工程と、
コンタクト間の電圧を監視すること及びコンタクト間の電圧が所定レベルに達すると電力をＦＥＴに迂回するためにアクティブスイッチング回路を使用することからなる、電源及び負荷間の接続デバイスと並列接続されたアーク放電抑制回路を使用して前記電流導通要素の移動を検知する工程と、
電力を前記負荷に消費させる工程とを具備し、
前記接続デバイスが係合又は係合解除される際にアーク放電が抑制されることを特徴とするアーク放電抑制方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公表番号】特表２００７−５１９２０８（Ｐ２００７−５１９２０８Ａ）
【公表日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願番号】特願２００６−５５１２６２（Ｐ２００６−５５１２６２）
【出願日】平成１７年１月１８日（２００５．１．１８）
【国際出願番号】ＰＣＴ／ＵＳ２００５／００１８０１
【国際公開番号】ＷＯ２００５／０７４０９４
【国際公開日】平成１７年８月１１日（２００５．８．１１）
【出願人】（３９９１３２３２０）タイコ・エレクトロニクス・コーポレイション (234)
【氏名又は名称原語表記】Ｔｙｃｏ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ
【Ｆターム（参考）】
【公表日】平成１９年７月１２日（２００７．７．１２）
【国際特許分類】
【出願日】平成１７年１月１８日（２００５．１．１８）
【国際出願番号】ＰＣＴ／ＵＳ２００５／００１８０１
【国際公開番号】ＷＯ２００５／０７４０９４
【国際公開日】平成１７年８月１１日（２００５．８．１１）
【出願人】（３９９１３２３２０）タイコ・エレクトロニクス・コーポレイション (234)
【氏名又は名称原語表記】Ｔｙｃｏ Ｅｌｅｃｔｒｏｎｉｃｓ Ｃｏｒｐｏｒａｔｉｏｎ
【Ｆターム（参考）】
[ Back to top ]