電気光学装置および電子機器
【課題】電源遮断後に、液晶や配向膜に直流成分が長期間印加されるのを防止する。
【解決手段】複数の走査線と複数のデータ線との交差に対応して設けられた画素は、ＴＦＴと画素電極１１８とを有する。このうち画素電極１１８は、液晶１０５を介して共通電極１０８と対向する。実装端子１０７と導通電極１０９とは配線によって接続され、共通電極１０８は、導通材１０３を介して導通電極１０９に接続される。そして、電源投入期間では、実装端子１０７に電圧が印加されることによって共通電極１０８の電圧は一定に保たれる。電源遮断後に、液晶層に蓄積された電荷を速やかにリークさせるために、導通電極１０９と接地線との間に抵抗を設ける。この抵抗は、上記ＴＦＴのゲート電極層をパターニングしたものとする。
【解決手段】複数の走査線と複数のデータ線との交差に対応して設けられた画素は、ＴＦＴと画素電極１１８とを有する。このうち画素電極１１８は、液晶１０５を介して共通電極１０８と対向する。実装端子１０７と導通電極１０９とは配線によって接続され、共通電極１０８は、導通材１０３を介して導通電極１０９に接続される。そして、電源投入期間では、実装端子１０７に電圧が印加されることによって共通電極１０８の電圧は一定に保たれる。電源遮断後に、液晶層に蓄積された電荷を速やかにリークさせるために、導通電極１０９と接地線との間に抵抗を設ける。この抵抗は、上記ＴＦＴのゲート電極層をパターニングしたものとする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶などの電気光学物質を用いた電気光学装置において、当該電気光学物質に直流成分が長期間印加されることを防止する技術に関する。
【背景技術】
【０００２】
電気光学物質の電気光学変化によって所定の表示を行う電気光学装置では、複数の走査線と複数のデータとの交差部分に対応して画素が設けられる構成が一般的である。ここで、電気光学物質として液晶を用いた電気光学装置では、素子基板と対向基板とが液晶を挟持する構成となっている。このうち、素子基板側には、走査線とデータ線とともに、これらの各交差部分に対応して、走査線が選択されたときにオンするスイッチング素子（典型的には薄膜トランジスタ）と、スイッチング素子がオンしたときに、データ線に供給された画像信号が印加される画素電極との対が設けられる一方、対向基板側には、各画素電極に対して液晶を挟んで共通電極が対向するように設けられる。
【０００３】
この構成において、画素電極と共通電極とによって液晶を挟持した液晶層を透過する光量は、液晶の初期配向状態を決定する配向膜や偏光子などによって、両電極間の電圧実効値に応じて変化する。このため、走査線を選択することによってスイッチング素子をオンさせるとともに、画素の明るさ（階調）に応じた電圧の画像信号をデータ線に供給すると、当該走査線と当該データ線との交差に対応する画素を、画像信号の電圧に応じた階調とさせることができる。このような動作を画素のすべてに対して繰り返し実行することで、所定の表示を行うことができる。この液晶は、直流成分の印加によって劣化するので、画素電極に印加される画像信号の電圧は、共通電極の電位に対して所定の間隔で交互に高位（正極性）、低位（負極性）となるように反転されて供給される。
【０００４】
ところで、この電気光学装置において、例えば電源を遮断すると、液晶層は、その容量性ゆえに画素電極に最後に印加された画像信号の電圧を保持する性質がある。電源遮断後では、画像信号が反転されないので、電荷が残留して直流成分の印加状態となる結果、液晶や配向膜などが劣化する。このため、再び電源を投入した後においては、画像信号に無関係な偽像が当該部分で固定的に発生するという、いわゆる焼き付き現象が発生する。
このような焼き付き現象を防ぐ技術としては、例えば、電源を遮断する前や、表示を停止させる前の一連のシーケンスとして、共通電極を例えば電源の低位側電位（グランド電位）に接地させる過程を設けて、液晶層に保持された電荷をリークさせるものが知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１４７４１６号公報（段落００６８、００７７や、図８参照）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、このように、共通電極を接地電位に接地させても、電源遮断後や表示停止後では、共通電極がフローティング状態となるので、例えばノイズ成分が混入したり、共通電極を低位側電位に接地させる時間が短かったりすると、液晶層に電荷が残留し続ける可能性がある。特に、表示時において液晶層の電荷のリークを低減するために、当該液晶層と並列に蓄積容量が設けられる構成では、見掛け上、液晶層の容量が大きくなって、電荷がリークしにくくなるので、液晶層に電荷が残留する可能性は高くなる。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、電気光学物質において焼き付き現象の発生を防止した電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、接地線を基準とした電源電圧で前記走査線を順次選択する走査線駆動回路と、前記接地線を基準とした電源電圧で前記データ線を選択するとともに、選択したデータ線に画像信号を供給するデータ線駆動回路と、走査線が選択されたとき、データ線に供給された画像信号が印加される画素電極と、前記画素電極の各々に対して電気光学物質を挟んで対向する共通電極と、前記共通電極と前記接地線との間において電気的に接続された抵抗とを具備する構成を特徴とする。この構成によれば、共通電極は、抵抗を介して接地線に接地されるので、電源遮断後などにおいては、画素電極および共通電極によって電気光学物質を挟持した容量成分に保持された電荷が、抵抗を介してリークする。このため、直流成分が上記容量成分に長期間印加されることがなくなる。
【０００８】
本発明において、前記画像信号が、前記素子基板に設けられた１本以上の画像信号線を介して供給される構成である場合、画像信号線に保持された電圧によって、電気光学物質が劣化する可能性がある。そこで、このような場合には、前記画像信号線と前記接地線との間において電気的に抵抗を接続する構成としても良い。
また、上記抵抗の抵抗値は、高すぎると、電荷をリークさせるのに時間がかかる一方、低すぎると、抵抗を介して電流が流れて、消費電力が大きくなる。このため、前記抵抗の抵抗値は、１００ｋΩ以上５００ｋΩ以下であることが好ましい。
【０００９】
さらに、本発明において、データ線と画素電極との間にて電気的に介挿され、走査線が選択されたときにオンするとともに、半導体層、ゲート電極層および配線層を含むトランジスタを有し、前記抵抗は、前記ゲート電極層をパターニングした構成が望ましい。この構成によれば、素子基板にトランジスタを形成する際に、抵抗も形成するので、別途の工程を追加する必要がなくなる。さらに、この構成において、前記抵抗としての前記ゲート電極層は、細線を葛折り状にパターニングしたものとしても良い。これによって、比較的狭い領域において、高抵抗を安定して形成することが可能となる。
くわえて、本発明に係る電子機器は、上記電気光学装置を有するので、焼き付き現象を発生させないで、高品位の表示が可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る電気光学装置の構成を示す図である。
【図２】同電気光学装置の素子基板の電気的構成を示すブロック図である。
【図３】同電気光学装置における画素の構成を示す等価回路図である。
【図４】同電気光学装置における画素の構成を示す平面図である。
【図５】（ａ）は、電気光学装置における抵抗の構成を示す平面図であり、（ｂ）は、電気光学装置におけるトランジスタの構成を示す平面図である。
【図６】同電気光学装置の動作を示すタイミングチャートである。
【図７】同電気光学装置を適用したプロジェクタの構成を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための最良の形態について図面を参照して説明する。
まず、実施形態に係る電気光学装置は、電気光学物質として液晶を用いて、その電気光学的な変化により所定の表示を行うものであって、プロジェクタのライトバルブとして用いられるものである。
図１（ａ）は、この電気光学装置のうち、外部回路を除いた液晶パネル１００の構成を示す斜視図であり、図１（ｂ）は、図１（ａ）におけるｂ−ｂ’線の断面図であり、図１（ｃ）は、図１（ａ）におけるｃ−ｃ’線の断面図である。
これらの図に示されるように、液晶パネル１００は、周辺回路内蔵型であり、各種素子や画素電極１１８等が形成された素子基板１０１と、共通電極１０８等が設けられた対向基板１０２とが、スペーサ（図示省略）を含むシール材１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に電気光学物質として、例えばＴＮ（Twisted Nematic）型の液晶１０５が封入された構成となっている。
【００１２】
ここで、素子基板１０１には、ガラスや石英などが用いられ、対向基板１０２には、透明性を有するガラスなどが用いられる。本実施形態では、液晶パネル１００を透過型とするので、素子基板１０１も透明性を有するが、反射型とする場合には、半導体基板のように不透明であっても良い。また、シール材１０４は、対向基板１０２の周辺に沿って枠状に形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【００１３】
次に、素子基板１０１の対向面であって、シール材１０４の外側一辺の領域１４０ａにおいては、後述するサンプリング信号出力回路が形成されている。さらに、領域１４０ａの外周部分には、複数の実装端子１０７が形成されて、外部回路（図示省略）からの各種信号を入力する構成となっている。
また、この一辺に隣接する２辺の領域１３０ａには、それぞれ後述する走査線駆動回路が形成されて、走査線を両側から駆動する構成となっている。なお、走査線に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路を片側１個だけに形成する構成でも良い。なお、残りの一辺の領域は、２個の走査線駆動回路に用いられる共用配線などが形成される。
【００１４】
図１（ｃ）は、液晶パネル１００を、シール材１０４の一片に沿って破断したときの断面図である。この図に示されるように、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分の４隅において素子基板１０１に設けられた導通電極１０９と、銀ペーストなどの導通材１０３によって電気的な導通が図られている。
ほかに、対向基板１０２には、図示はしないが、遮光膜（ブラックマトリクス）が画素電極１１８の配列する表示領域とこの表示領域を囲む非表示領域とに設けられている。この遮光膜は、表示領域では、画素電極１１８と対向する領域を避けるように設けられて、コントラストの低下を防止する一方、非表示領域では、額縁（見切り）として機能する。
また、素子基板１０１および対向基板１０２の対向面には、液晶１０５における分子の長軸方向が両基板間で約９０度連続的に捻れるようにラビング処理された配向膜（図示省略）が設けられる一方、その各背面側には配向方向に応じた偏光子（図示省略）がそれぞれ設けられる。
【００１５】
この構成において、画素電極１１８と対向電極１０８との間を通過する光は、液晶層の電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させたノーマリーホワイトモードである場合、液晶層の電圧実効値がゼロであれば、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる。
なお、図１（ｂ）および図１（ｃ）においては、共通電極１０８や、画素電極１１８、実装端子１０７に厚みを持たせているが、これは、形成位置を示すための便宜的な措置であり、実際には、基板に対して充分に無視できるほど薄い。
【００１６】
次に、上述した液晶パネル１００のうち、素子基板１０１の電気的な構成について説明する。図２は、この構成を示す概略図である。
この図に示されるように、素子基板１０１には、外部回路からの各種の信号を入力するために複数の実装端子１０７が設けられている。これらの実装端子１０７を介して入力される信号は、配線を介して各部に供給される構成となっている。
ここで、実装端子１０７を介して供給される信号について簡単に説明すると、第１に、ＶｓｓＹ、ＶｄｄＹは、それぞれ走査線駆動回路１３０における電源の低位側電圧（接地電位）、高位側電圧であり、それぞれ配線１３２、１３４を介して走査線駆動回路１３０に供給される。
また、ＶｓｓＸ、ＶｄｄＸは、それぞれサンプリング信号出力回路１４０における電源の低位側電圧、高位側電圧であり、それぞれ配線１４２、１４４を介してサンプリング信号出力回路１４０に供給される。
なお、電源電圧の低位側を、走査線駆動回路１３０とサンプリング信号出力回路１４０との各々について、それぞれ便宜的にＶｓｓＹ、ＶｓｓＸとに分けて表記しているが、実際には共通である。同様に、電源電圧の高位側も、走査線駆動回路１３０とサンプリング信号出力回路１４０との各々について、それぞれＶｄｄＹ、ＶｄｄＸとに分けて表記しているが、実際には共通である。
【００１７】
第２に、Ｖｉｄ１〜Ｖｉｄ６は、外部回路から供給される画像信号であって、ドットクロック信号ＤＣＬＫにしたがって、垂直走査および水平走査に同期して供給される１系統の映像信号Ｖｉｄを、６系統に分配するとともに時間軸に６倍に伸長した画像信号であり、画素の階調（明るさ）に応じた電圧を有する。画像信号線１７１の６本は、この画像信号Ｖｉｄ１〜Ｖｉｄ６をそれぞれ供給する配線である。この画像信号線１７１の各々は、それぞれ抵抗１６４を介して配線１４２に接地されている。
【００１８】
第３に、ＬＣcomは、共通電極１０８に印加される電圧信号である。このため、電圧ＬＣcomは、配線１８２を介して４つの導通電極１０９に供給される。ここで、導通電極１０９は、対向基板１０２との貼り合わせに用いられるシール材１０４の四隅に相当する地点にそれぞれ設けられる。したがって、素子基板１０１が実際に対向基板１０２に貼り合わせられると、導通電極１０９と共通電極１０８とが導通材１０３を介して接続されて、共通電極１０８に電圧ＬＣcomが印加される構成となる。なお、実装端子１０７と導通電極１０９とを結ぶ配線１８２は、抵抗１６２を介して配線１３２に接地されている。
また、電圧ＬＣcomは、時間軸に対して一定であり、この電圧ＬＣcomを基準にして、外部回路が、画像信号Ｖｉｄ１〜Ｖｉｄ６を例えば１水平走査期間毎に高位側および低位側に振り分ける構成となっている。また、導通電極１０９が設けられる地点は、本実施形態では四隅であるが、この導通電極１０９が設けられる理由は、導通材１０３を介して対向電極１０８に電圧ＬＣcomを印加するためであるから、導通電極１０９が設けられる箇所は少なくとも１箇所以上であれば良い。
一方、本実施形態において電圧ＬＣcomは、後述するように、蓄積容量の一方に共通に印加されるので、容量線１７５を介して各画素１１０にも供給されている。
なお、走査線駆動回路１３０やサンプリング信号出力回路１４０には、このほかにも所定のクロック信号等が供給されるが、本発明とは直接関係しないので、これらの信号波形や信号線などの説明・図示を省略する。
【００１９】
さて、素子基板１０１の表示領域１１０ａにあっては、複数本の走査線１１２が行（Ｙ）方向に沿って平行に配列し、また、複数本のデータ線１１４が列（Ｘ）方向に沿って平行に配列して、これらの各交差部分に対応して画素１１０が設けられている。ここで、説明の便宜上、走査線１１２の総本数を「ｍ」とし、データ線１１４の総本数を「６ｎ」とすると（ｍ、ｎは、それぞれ整数とする）、画素は、走査線１１２とデータ線１１４との各交差部分に対応して、ｍ行×６ｎ列のマトリクス状に配列することになる。
【００２０】
この画素１１０は、素子基板１０１の単体でみた場合、電気的には図３（ａ）に示されるように、走査線１１２とデータ線１１４とが交差する部分において、画素を制御するためのスイッチング素子たるＴＦＴ１１６のゲートが走査線１１２に接続される一方、ＴＦＴ１１６のソースがデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレインが矩形状の透明な画素電極１１８に接続された構成となっている。画素１１０には、また、蓄積容量１１９が設けられて、その一端は、ＴＦＴ１１６のドレインに接続される一方、その他端は、容量線１７５に共通接続されている。
液晶パネル１００は、上述したように、素子基板１０１と対向基板１０２との電極形成面の間において液晶１０５を挟持した構成であるので、各画素１１０においては、図３（ｂ）に示されるように、画素電極１１８と、対向電極１０８と、これら両電極間に挟持された液晶１０５とによって、液晶層が形成されることになる。
【００２１】
説明を再び図２に戻す。走査線駆動回路１３０は、図６に示されるように、水平走査期間（１Ｈ）のうち、水平有効走査期間において順次排他的にＨレベルとなる走査信号Ｇ１、Ｇ２、…、Ｇｍの各々を、それぞれ１行〜ｍ行の走査線１１２に供給するものである。また、サンプリング信号出力回路１４０は、水平有効表示期間において、順次排他的にＨレベルとなるサンプリング信号Ｓ１、Ｓ２、…、Ｓｎを出力するものである。なお、走査線駆動回路１３０およびサンプリング信号出力回路１４０の詳細については本発明と直接関連しないので説明・図示を省略する。
【００２２】
続いて、それぞれサンプリング回路１５０は、データ線１１４毎に設けられるＮチャネル型のＴＦＴ（サンプリングスイッチ）から構成されている。このサンプリングスイッチは、６本の画像信号線１７１を介して供給される画像信号Ｖｉｄ１〜Ｖｉｄ６の各々をデータ線１１４にサンプリングするためのものである。
詳細には、データ線１１４を一般化して説明するために、１≦ｊ≦６ｎを満たす整数ｊを用いると、図２において左から数えてｊ列目のデータ線１１４の一端にドレインが接続されたサンプリングスイッチは、ｊを６で割った余りが「１」であるならば、そのソースが、信号Ｖｉｄ１が供給される画像信号線１７１に接続される。同様に、ｊを６で割った余りが「２」、「３」、「４」、「５」、「０」であるデータ線１１４にドレインが接続されたサンプリングスイッチの各々は、そのソースが、信号Ｖｉｄ２〜Ｖｉｄ６が供給される画像信号線１７１にそれぞれ接続されている。例えば、図２において左から数えて１１列目のデータ線１１４にドレインが接続されたサンプリングスイッチのソースは、「１１」を６で割った余りが「５」であるから、信号Ｖｉｄ５が供給される画像信号線１７１に接続される。
【００２３】
さらに、（ｊ−１）を６で割った商がｉであるデータ線１１４にドレインが接続される６個のサンプリングスイッチのゲートには、それぞれサンプリング信号Ｓ（ｉ＋１）が共通に供給される。例えば、７列〜１２列目のデータ線１１４では、（ｊ−１）が「６」〜「１１」であり、この数字を６で割った商がいずれも「１」であるので、これらのデータ線１１４に対応するサンプリングスイッチのゲートには、サンプリング信号Ｓ２が共通に供給される。
したがって、例えばサンプリング信号Ｓ２がＨレベルになると、画像信号Ｖｉｄ１〜Ｖｉｄ６は、７〜１２列目のデータ線１１４にそれぞれサンプリングされることになる。このため、サンプリング信号出力回路１４０およびサンプリング回路１５０によって、データ線駆動回路が構成されることになる。
なお、本実施形態では、サンプリングスイッチのゲートに同一のサンプリング信号が供給される関係となっている６本のデータ線１１４を１ブロックとして考える。
【００２４】
次に、上述した画素１１０の詳細構成について参照して説明する。図４は、その詳細構成を示す平面図である。なお、図４において、最上導電層となる画素電極１１８については、説明理解のために、その輪郭だけを破線により示している。
この図において、導電層の最下層たる第１層は、ポリシリコン層を島状にパターニングした半導体層３０であり、その表面は熱酸化による絶縁膜で覆われている。また、第２層は、ポリシリコン等をパターニングしたゲート電極層であり、Ｘ方向に延在する走査線１１２および容量線１７５をそれぞれ形成している。第３層は、アルミニウムなど、良好な導電性金属層をパターニングした配線層であり、Ｙ方向に延在するデータ線１１４を形成している。さらに、第４層は、ＩＴＯ（Indium Tin Oxide：インジウム錫酸化物）などのように透明性を有する導電層をパターニングしたものであって、画素電極１１８を形成している。なお、これらの導電層間は、絶縁層によって電気的な絶縁が保たれている。
【００２５】
ここで、容量線１７５は、走査線１１２と近接して平行にＸ方向に延在して設けられているが、Ｙ方向に延在するデータ線１１４と交差する部分においては、データ線１１４と重なるように、前段側（図４において上側）に突出して形成されている。このような配線において、半導体層３０は、データ線１１４および容量線１７５が交差する地点から、容量線１７５の延在方向（図４において右方向）、データ線１１４の下層における容量線１７５の突出方向（上方向）、および、その反対方向（下方向）の計３方向に延在して略Ｔ字状に形成されている。
【００２６】
そして、半導体層３０のうち、走査線１１２と重なる部分がチャネル領域となっている。換言すれば、走査線１１２のうち、半導体層３０と交差する部分（図４では斜線部分）がゲート電極１１６Ｇとして用いられている。さらに、半導体層３０には、ソース領域１１６Ｓおよびドレイン領域１１６Ｄが設けられている。ソース領域１１６Ｓは、コンタクトホール５１によってデータ線１１４に接続される一方、ドレイン領域１１６Ｄは、コンタクトホール５３によって画素電極１１８に接続されている。また、半導体層３０におけるドレイン領域１１６Ｄの一部は、蓄積容量１１９の一方の電極として機能している。すなわち、蓄積容量１１９は、半導体層３０のうち、容量線１７５の下層に位置するドレイン領域を一方の電極とし、さらに、容量線１７５自体を他方の電極として、半導体層３０の表面に形成された絶縁膜を挟持した構成となっている。
このように、半導体層３０は、走査線１１２や、データ線１１４、容量線１７５が形成される領域の下側に隠された状態で形成されている。一方、半導体層３０の下層には、図示しない遮光層が設けられ、素子基板の下面側から光が侵入するのを防止している。このため、ＴＦＴ１１６には、光が素子基板において観察側および背面側の双方から侵入しにくい構造となっているので、光リークによる特性劣化やオフ抵抗の上昇等の防止が図られている。
【００２７】
次に、抵抗１６２およびその周辺の構成について説明する。図５（ａ）は、抵抗１６２の構成を示す平面図である。
この図において、配線１３２、１８２は、表示領域１１０ａの第３層たる配線層をパターニングしたものである。なお、ここでは、配線１３２、１８２についてのみ図示しているが、他の配線１３４、１４２、１４４や、画像信号線１７１、導通電極１０９などについても、第３層たる配線層をパターニングしたものである。
抵抗１６２は、表示領域１１０ａの第２層たるゲート電極層を同図に示されるように葛折り状（ジグザグ状）にパターニングしたものであり、その一端は、コンタクトホール２３２を介して配線１３２に接続される一方、その他端は、コンタクトホール２８２を介して配線１８２に接続されている。
【００２８】
ここで、抵抗１６２は、実装端子１０７を経由して走査線駆動回路１３０における低位側電源電圧（接地電圧）を供給する配線１３２と、実装端子１０７を経由して導通電極１０９に電圧ＬＣcomを供給する配線１８２との間に介挿されるので、貫通電流を抑えて消費電力を抑えるという観点から、高抵抗である（詳細については後述するように１００ｋΩ〜５００ｋΩ程度）。
ゲート電極層は、配線層と比較すると抵抗率が高いものの、走査線１１２等として用いて問題にならない程度の導電性を有するので、上記のような高抵抗としては単純には採用できない。
そこで、本実施形態では、抵抗１６２の本体であるゲート電極層を、線幅を狭く、かつ、線長を長くした細線状態として、高抵抗化を図るとともに、その形成面積をできるだけ抑えるために、葛折り状にパターニングしたのである。
【００２９】
また、特に図示はしないが、画像信号線１７１と配線１４２との間に電気的に介挿される抵抗１６４の各々についても、抵抗１６２と同様に第２層たるゲート電極層をパターニングして形成される。
なお、画像信号線１７１の線間ピッチが狭い場合、抵抗１６４を同列上に形成すると、画像信号線１７１の延在方向に対して直交する方向に形成領域を確保することが困難になるので、例えば図２に示されるように、抵抗１６４を同方向に対して順番にズラしたり、交互配列したりすることが好ましい。
また、抵抗１６２、１６４の形成領域は、表示には寄与しない領域であるので、当該領域については、遮光層によって覆うことが好ましい。
【００３０】
走査線駆動回路１３０や、サンプリング信号出力回路１４０、サンプリング回路１５０などの周辺回路の構成素子も、表示領域１１０ａにおけるＴＦＴ１１６と共通プロセスによって形成される。
詳細には、周辺回路の構成素子も、図５（ｂ）に示されるようなＴＦＴ２００であり、その半導体層２０２は、ＴＦＴ１１６における第１層たる半導体層３０をパターニングしたものであり、そのゲート電極２１２は、第２層たるゲート電極層をパターニングしたものであり、そのソース（Ｓ）、ドレイン（Ｄ）電極は、第３層たる配線層をパターニングしたものである。
すなわち、抵抗１６２、１６４は、表示領域１１０ａや、配線を含む周辺回路などの構成素子とともに共通に形成されるので、抵抗１６２、１６４を追加するにあたって、製造プロセスが複雑化する訳ではない。
【００３１】
次に、上述した構成に係る電気光学装置の動作について説明する。
まず、電源が投入されている期間における表示動作について説明する。走査線駆動回路１３０は、図６に示されるように、１垂直走査期間（１Ｆ）にわたって、１水平走査期間（１Ｈ）のうち水平有効走査期間において順次排他的にＨレベルとなる走査信号Ｇ１、Ｇ２、…、Ｇｍを出力する。なお、走査線駆動回路１３０は、（ＶｄｄＹ−ＶｓｓＹ）を電源とするので、走査信号のＨレベルの電位はＶｄｄＹであり、Ｌレベルの電位はＶｓｓＹである。
ここで、走査信号Ｇ１がＨレベルとなり水平有効走査期間に着目すると、サンプリング信号出力回路１４０は、当該水平有効表示期間において順次排他的にＨレベルとなるサンプリング信号Ｓ１、Ｓ２、…、Ｓｎを出力する。なお、サンプリング信号出力回路１４０は、（ＶｄｄＸ−ＶｓｓＸ）を電源とするので、サンプリング信号のＨレベルの電位はＶｄｄＸであり、Ｌレベルの電位はＶｓｓＸである。
一方、１系統の画像信号Ｖｉｄは、外部回路によって、同図に示されるように、６系統の画像信号Ｖｉｄ１〜Ｖｉｄ６に分配されるとともに、時間軸に対して６倍に伸長される。ここで、１行目の画素１１０を正極性で書き込む場合、画像信号Ｖｉｄ１〜Ｖｉｄ６は、画素を黒色とするにつれて、電圧ＬＣcomよりも高位電圧となる。
なお、図６において、電圧Ｖb(+)とは、正極性書込の場合に画素を最低輝度の黒色にさせる電圧に相当し、高位側電圧ＶｄｄＸ、ＶｄｄＹよりも若干低い（またはイコールである）。また、電圧Ｖg(+)とは、正極性書込の場合に画素を、最低輝度と最高輝度との中間である灰色にさせる電圧に相当する。
【００３２】
さて、走査信号Ｇ１がＨレベルになると、表示領域１１０ａのうち、図２において上から数えて１行目の画素１１０におけるＴＦＴ１１６がすべてオンになる。この状態において、サンプリング信号Ｓ１がＨレベルになると、画像信号Ｖｉｄ１〜Ｖｉｄ６の各々が、図２において左から数えて１〜６列目のデータ線１１４に、それぞれサンプリングされる。このため、サンプリングされた画像信号Ｖｉｄ１〜Ｖｉｄ６は、１行目の走査線１１２と１〜６列目のデータ線１１４との交差に対応する画素１１０の画素電極１１８にそれぞれ印加される。
この後、サンプリング信号Ｓ２がＨレベルになると、画像信号Ｖｉｄ１〜Ｖｉｄ６の各々が、今度は７〜１２列目のデータ線１１４にそれぞれサンプリングされる。このため、サンプリングされた画像信号Ｖｉｄ１〜Ｖｉｄ６は、１行目の走査線１１２と６〜１２列目のデータ線１１４との交差に対応する画素１１０の画素電極１１８にそれぞれ印加される。
【００３３】
以下同様にして、サンプリング信号Ｓ３、…、Ｓｎが順次アクティブレベルとなると、１３〜１８列目、…、（６ｎ−５）〜６ｎ列目の６本のデータ線１１４にそれぞれ画像信号Ｖｉｄ１〜Ｖｉｄ６がサンプリングされ、これらの画像信号Ｖｉｄ１〜Ｖｉｄ６が、１本目の走査線１１２と、当該６本のデータ線１１４と交差する画素１１０の画素電極１１８にそれぞれ書き込まれることになる。これにより、第１行目の画素のすべてに対する書き込みが完了することになる。
１行目の画素のすべてに対する書き込みが完了すると、走査信号Ｇ１がＬレベルになり、１行目の画素１１０におけるＴＦＴ１１６はすべてオフするが、蓄積容量１１９や液晶層自身の容量性により、画素電極１１８にはＴＦＴ１１６のオン時に書き込まれた電圧が保持されて、当該保持電圧に応じた階調が維持されることになる。
【００３４】
次に、走査信号Ｇ２がＨレベルとなる期間の動作も、走査信号Ｇ１がＨレベルになる期間と同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが順次Ｈレベルとなることによって、２行目の画素１１０に対する書き込みが完了することになる。ただし、２行目では書込極性が反転されて、負極性となるので、画像信号Ｖｉｄ１〜Ｖｉｄ６は、画素を黒色とするにつれて、電圧ＬＣcomよりも低位電圧となる。
なお、図６において、電圧Ｖb(-)とは、負極性書込の場合に画素を黒色にさせる電圧に相当し、電源の高位側電圧ＶｓｓＸ、ＶｓｓＹよりも若干高い（またはイコールである）。また、電圧Ｖg(-)とは、負極性書込の場合に画素を灰色にさせる電圧に相当する。
【００３５】
以下同様にして、走査信号Ｇ３、Ｇ４、…、ＧｍがＨレベルになって、３行目、４行目、…、ｍ行目の画素に対して書き込みが行われることになる。これにより、奇数行目の画素については正極性書込が行われる一方、偶数行目の画素については負極性書込が行われて、この１垂直走査期間において１〜ｍ行目の画素のすべてにわたって書き込みが完了することになる。
なお、水平有効走査期間同士の間の期間は水平帰線期間に相当する。この水平帰線期間において、画像信号Ｖｉｄ１〜Ｖｉｄ６は、黒色に相当する電圧をとり、かつ、極性反転されている。
【００３６】
そして、次の１垂直走査期間（１Ｆ）においても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の１垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。このように、電源が投入されている期間においては、垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶１０５や配向膜に直流成分が印加されることがない。
【００３７】
このように、電源が投入されていれば、正極性書込と負極性書込とが交互に実行されるので、液晶１０５や配向膜に直流成分が印加されることはない。しかしながら、電源が遮断されると、最後に画素電極１１８に書き込まれた電圧が、蓄積容量１１９や液晶層自身の容量性によって保持され続ける結果、液晶１０５や配向膜に直流成分が印加されてしまうことになる。これに対し、本実施形態では、共通電極１０８が、導通材１０３→導通電極１０９→配線１８２→抵抗１６２を介して、電源の低位側電圧が印加された配線１３２に接地されているので、電源遮断後では、液晶層に蓄積された電荷が速やかにリークする。このため、液晶１０５や配向膜に直流成分が長期間印加されることが防止される結果、焼き付きのない高品位の表示状態を維持し続けることが可能となる。
【００３８】
また、画像信号線１７１は、外部回路によっては電源遮断後においてハイインピーダンス状態となる場合がある。この場合、画像信号線１７１には、電源が遮断されると、最後にサンプリングされた画像信号の電圧が保持される。ここで、サンプリング回路１５０のスイッチや画素１１０のＴＦＴ１１６などのオフ抵抗（一般的なＴＦＴのオフ抵抗）は比較的低いので、データ線１１４の電圧や画素電極１１８の電圧は、保持された画像信号線１７１の電圧に近づく傾向がある。これに対し、本実施形態では、画像信号線１７１の各々は、それぞれ抵抗１６４を介して、電源の低位側電圧が印加された配線１４２に接地されているので、画像信号線１７１の電圧は、電源が遮断されると速やかにゼロとなる。このため、データ線１１４や画素電極１１８の電圧も短時間のうちにゼロになるので、同様に、液晶１０５や配向膜に直流成分が長期間印加されることが防止される。
【００３９】
さて、抵抗１６２、１６４の抵抗値については、上述したように、消費電力を抑えるという観点から言えば、高抵抗であることが望ましい。しかしながら、無制限に高抵抗化すると、電源遮断後において電荷がリークしにくくなり、それだけ液晶１０５や配向膜に直流成分が長期間印加されて、初期の目的を達成することができなくなる。また、このような高抵抗を半導体プロセスにより安定して形成することは一般には困難である。一方、抵抗１６２、１６４の抵抗値を低くすると、電源遮断後において電荷がリークしやすくなるが、電源投入期間において流れる貫通電流が大きくなって、低消費電力化を図ることができなくなる。
このような事情の下で、本願発明者は、適切な抵抗値を実験的に求めたところ、抵抗値が１００ｋΩ以上であれば、消費電力が問題にはならず、また、抵抗値が５００ｋΩ以下であれば、電荷のリーク速度の低下に影響を与えない、という判断をした。
【００４０】
なお、上述した実施形態では、画像信号Ｖｉｄを６チャネルの画像信号Ｖｉｄ１〜Ｖｉｄ６に展開する構成したが、展開するチャネル数は、「６」に限られるものではなく、２以上であれば良く、また、画像信号を展開することなく、点順次的、線順次的にデータ線を選択する駆動にも適用可能である。
また、上述した実施形態にあっては、対向電極１０８と画素電極１１８との電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとしても良い。
上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
【００４１】
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。以上については、電気光学物質として液晶を例にとって説明したが、直流成分が長期間印加されると特性が劣化する電気光学物質に広く適用可能である。
【００４２】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例として、上述した液晶パネル１００をライトバルブとして用いたプロジェクタについて説明する。
図７は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００４３】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における液晶パネル１００と同様であり、処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００４４】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。
【００４５】
また、電子機器としては、図７を参照して説明した他にも、直視型、例えば携帯電話や、パーソナルコンピュータ、テレビジョン、ビデオカメラのモニタ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。
【符号の説明】
【００４６】
１００…液晶パネル、１０８…共通電極、１０９…導通電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１３０…走査線駆動回路、１４０…サンプリング信号出力回路、１５０…サンプリング回路、１３２，１３４，１４２，１４４…配線、１６２，１６４…抵抗、１７１…画像信号線、２１００…プロジェクタ。
【技術分野】
【０００１】
本発明は、液晶などの電気光学物質を用いた電気光学装置において、当該電気光学物質に直流成分が長期間印加されることを防止する技術に関する。
【背景技術】
【０００２】
電気光学物質の電気光学変化によって所定の表示を行う電気光学装置では、複数の走査線と複数のデータとの交差部分に対応して画素が設けられる構成が一般的である。ここで、電気光学物質として液晶を用いた電気光学装置では、素子基板と対向基板とが液晶を挟持する構成となっている。このうち、素子基板側には、走査線とデータ線とともに、これらの各交差部分に対応して、走査線が選択されたときにオンするスイッチング素子（典型的には薄膜トランジスタ）と、スイッチング素子がオンしたときに、データ線に供給された画像信号が印加される画素電極との対が設けられる一方、対向基板側には、各画素電極に対して液晶を挟んで共通電極が対向するように設けられる。
【０００３】
この構成において、画素電極と共通電極とによって液晶を挟持した液晶層を透過する光量は、液晶の初期配向状態を決定する配向膜や偏光子などによって、両電極間の電圧実効値に応じて変化する。このため、走査線を選択することによってスイッチング素子をオンさせるとともに、画素の明るさ（階調）に応じた電圧の画像信号をデータ線に供給すると、当該走査線と当該データ線との交差に対応する画素を、画像信号の電圧に応じた階調とさせることができる。このような動作を画素のすべてに対して繰り返し実行することで、所定の表示を行うことができる。この液晶は、直流成分の印加によって劣化するので、画素電極に印加される画像信号の電圧は、共通電極の電位に対して所定の間隔で交互に高位（正極性）、低位（負極性）となるように反転されて供給される。
【０００４】
ところで、この電気光学装置において、例えば電源を遮断すると、液晶層は、その容量性ゆえに画素電極に最後に印加された画像信号の電圧を保持する性質がある。電源遮断後では、画像信号が反転されないので、電荷が残留して直流成分の印加状態となる結果、液晶や配向膜などが劣化する。このため、再び電源を投入した後においては、画像信号に無関係な偽像が当該部分で固定的に発生するという、いわゆる焼き付き現象が発生する。
このような焼き付き現象を防ぐ技術としては、例えば、電源を遮断する前や、表示を停止させる前の一連のシーケンスとして、共通電極を例えば電源の低位側電位（グランド電位）に接地させる過程を設けて、液晶層に保持された電荷をリークさせるものが知られている（特許文献１参照）。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】特開２００１−１４７４１６号公報（段落００６８、００７７や、図８参照）
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかしながら、このように、共通電極を接地電位に接地させても、電源遮断後や表示停止後では、共通電極がフローティング状態となるので、例えばノイズ成分が混入したり、共通電極を低位側電位に接地させる時間が短かったりすると、液晶層に電荷が残留し続ける可能性がある。特に、表示時において液晶層の電荷のリークを低減するために、当該液晶層と並列に蓄積容量が設けられる構成では、見掛け上、液晶層の容量が大きくなって、電荷がリークしにくくなるので、液晶層に電荷が残留する可能性は高くなる。
本発明は、上述した事情に鑑みてなされたもので、その目的とするところは、電気光学物質において焼き付き現象の発生を防止した電気光学装置および電子機器を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するために本発明に係る電気光学装置は、複数の走査線と、複数のデータ線と、接地線を基準とした電源電圧で前記走査線を順次選択する走査線駆動回路と、前記接地線を基準とした電源電圧で前記データ線を選択するとともに、選択したデータ線に画像信号を供給するデータ線駆動回路と、走査線が選択されたとき、データ線に供給された画像信号が印加される画素電極と、前記画素電極の各々に対して電気光学物質を挟んで対向する共通電極と、前記共通電極と前記接地線との間において電気的に接続された抵抗とを具備する構成を特徴とする。この構成によれば、共通電極は、抵抗を介して接地線に接地されるので、電源遮断後などにおいては、画素電極および共通電極によって電気光学物質を挟持した容量成分に保持された電荷が、抵抗を介してリークする。このため、直流成分が上記容量成分に長期間印加されることがなくなる。
【０００８】
本発明において、前記画像信号が、前記素子基板に設けられた１本以上の画像信号線を介して供給される構成である場合、画像信号線に保持された電圧によって、電気光学物質が劣化する可能性がある。そこで、このような場合には、前記画像信号線と前記接地線との間において電気的に抵抗を接続する構成としても良い。
また、上記抵抗の抵抗値は、高すぎると、電荷をリークさせるのに時間がかかる一方、低すぎると、抵抗を介して電流が流れて、消費電力が大きくなる。このため、前記抵抗の抵抗値は、１００ｋΩ以上５００ｋΩ以下であることが好ましい。
【０００９】
さらに、本発明において、データ線と画素電極との間にて電気的に介挿され、走査線が選択されたときにオンするとともに、半導体層、ゲート電極層および配線層を含むトランジスタを有し、前記抵抗は、前記ゲート電極層をパターニングした構成が望ましい。この構成によれば、素子基板にトランジスタを形成する際に、抵抗も形成するので、別途の工程を追加する必要がなくなる。さらに、この構成において、前記抵抗としての前記ゲート電極層は、細線を葛折り状にパターニングしたものとしても良い。これによって、比較的狭い領域において、高抵抗を安定して形成することが可能となる。
くわえて、本発明に係る電子機器は、上記電気光学装置を有するので、焼き付き現象を発生させないで、高品位の表示が可能となる。
【図面の簡単な説明】
【００１０】
【図１】本発明の実施形態に係る電気光学装置の構成を示す図である。
【図２】同電気光学装置の素子基板の電気的構成を示すブロック図である。
【図３】同電気光学装置における画素の構成を示す等価回路図である。
【図４】同電気光学装置における画素の構成を示す平面図である。
【図５】（ａ）は、電気光学装置における抵抗の構成を示す平面図であり、（ｂ）は、電気光学装置におけるトランジスタの構成を示す平面図である。
【図６】同電気光学装置の動作を示すタイミングチャートである。
【図７】同電気光学装置を適用したプロジェクタの構成を示す図である。
【発明を実施するための形態】
【００１１】
以下、本発明を実施するための最良の形態について図面を参照して説明する。
まず、実施形態に係る電気光学装置は、電気光学物質として液晶を用いて、その電気光学的な変化により所定の表示を行うものであって、プロジェクタのライトバルブとして用いられるものである。
図１（ａ）は、この電気光学装置のうち、外部回路を除いた液晶パネル１００の構成を示す斜視図であり、図１（ｂ）は、図１（ａ）におけるｂ−ｂ’線の断面図であり、図１（ｃ）は、図１（ａ）におけるｃ−ｃ’線の断面図である。
これらの図に示されるように、液晶パネル１００は、周辺回路内蔵型であり、各種素子や画素電極１１８等が形成された素子基板１０１と、共通電極１０８等が設けられた対向基板１０２とが、スペーサ（図示省略）を含むシール材１０４によって一定の間隙を保って、互いに電極形成面が対向するように貼り合わせられるとともに、この間隙に電気光学物質として、例えばＴＮ（Twisted Nematic）型の液晶１０５が封入された構成となっている。
【００１２】
ここで、素子基板１０１には、ガラスや石英などが用いられ、対向基板１０２には、透明性を有するガラスなどが用いられる。本実施形態では、液晶パネル１００を透過型とするので、素子基板１０１も透明性を有するが、反射型とする場合には、半導体基板のように不透明であっても良い。また、シール材１０４は、対向基板１０２の周辺に沿って枠状に形成されるが、液晶１０５を封入するために一部が開口している。このため、液晶１０５の封入後に、その開口部分が封止材１０６によって封止されている。
【００１３】
次に、素子基板１０１の対向面であって、シール材１０４の外側一辺の領域１４０ａにおいては、後述するサンプリング信号出力回路が形成されている。さらに、領域１４０ａの外周部分には、複数の実装端子１０７が形成されて、外部回路（図示省略）からの各種信号を入力する構成となっている。
また、この一辺に隣接する２辺の領域１３０ａには、それぞれ後述する走査線駆動回路が形成されて、走査線を両側から駆動する構成となっている。なお、走査線に供給される走査信号の遅延が問題にならないのであれば、走査線駆動回路を片側１個だけに形成する構成でも良い。なお、残りの一辺の領域は、２個の走査線駆動回路に用いられる共用配線などが形成される。
【００１４】
図１（ｃ）は、液晶パネル１００を、シール材１０４の一片に沿って破断したときの断面図である。この図に示されるように、対向基板１０２の共通電極１０８は、素子基板１０１との貼合部分の４隅において素子基板１０１に設けられた導通電極１０９と、銀ペーストなどの導通材１０３によって電気的な導通が図られている。
ほかに、対向基板１０２には、図示はしないが、遮光膜（ブラックマトリクス）が画素電極１１８の配列する表示領域とこの表示領域を囲む非表示領域とに設けられている。この遮光膜は、表示領域では、画素電極１１８と対向する領域を避けるように設けられて、コントラストの低下を防止する一方、非表示領域では、額縁（見切り）として機能する。
また、素子基板１０１および対向基板１０２の対向面には、液晶１０５における分子の長軸方向が両基板間で約９０度連続的に捻れるようにラビング処理された配向膜（図示省略）が設けられる一方、その各背面側には配向方向に応じた偏光子（図示省略）がそれぞれ設けられる。
【００１５】
この構成において、画素電極１１８と対向電極１０８との間を通過する光は、液晶層の電圧実効値がゼロであれば、液晶分子の捻れに沿って約９０度旋光する一方、当該電圧実効値が大きくなるにつれて、液晶分子が電界方向に傾く結果、その旋光性が消失する。このため、例えば透過型において、入射側と背面側とに、配向方向に合わせて偏光軸が互いに直交する偏光子をそれぞれ配置させたノーマリーホワイトモードである場合、液晶層の電圧実効値がゼロであれば、光の透過率が最大となって白色表示になる一方、電圧実効値が大きくなるにつれて透過する光量が減少して、ついには透過率が最小である黒色表示になる。
なお、図１（ｂ）および図１（ｃ）においては、共通電極１０８や、画素電極１１８、実装端子１０７に厚みを持たせているが、これは、形成位置を示すための便宜的な措置であり、実際には、基板に対して充分に無視できるほど薄い。
【００１６】
次に、上述した液晶パネル１００のうち、素子基板１０１の電気的な構成について説明する。図２は、この構成を示す概略図である。
この図に示されるように、素子基板１０１には、外部回路からの各種の信号を入力するために複数の実装端子１０７が設けられている。これらの実装端子１０７を介して入力される信号は、配線を介して各部に供給される構成となっている。
ここで、実装端子１０７を介して供給される信号について簡単に説明すると、第１に、ＶｓｓＹ、ＶｄｄＹは、それぞれ走査線駆動回路１３０における電源の低位側電圧（接地電位）、高位側電圧であり、それぞれ配線１３２、１３４を介して走査線駆動回路１３０に供給される。
また、ＶｓｓＸ、ＶｄｄＸは、それぞれサンプリング信号出力回路１４０における電源の低位側電圧、高位側電圧であり、それぞれ配線１４２、１４４を介してサンプリング信号出力回路１４０に供給される。
なお、電源電圧の低位側を、走査線駆動回路１３０とサンプリング信号出力回路１４０との各々について、それぞれ便宜的にＶｓｓＹ、ＶｓｓＸとに分けて表記しているが、実際には共通である。同様に、電源電圧の高位側も、走査線駆動回路１３０とサンプリング信号出力回路１４０との各々について、それぞれＶｄｄＹ、ＶｄｄＸとに分けて表記しているが、実際には共通である。
【００１７】
第２に、Ｖｉｄ１〜Ｖｉｄ６は、外部回路から供給される画像信号であって、ドットクロック信号ＤＣＬＫにしたがって、垂直走査および水平走査に同期して供給される１系統の映像信号Ｖｉｄを、６系統に分配するとともに時間軸に６倍に伸長した画像信号であり、画素の階調（明るさ）に応じた電圧を有する。画像信号線１７１の６本は、この画像信号Ｖｉｄ１〜Ｖｉｄ６をそれぞれ供給する配線である。この画像信号線１７１の各々は、それぞれ抵抗１６４を介して配線１４２に接地されている。
【００１８】
第３に、ＬＣcomは、共通電極１０８に印加される電圧信号である。このため、電圧ＬＣcomは、配線１８２を介して４つの導通電極１０９に供給される。ここで、導通電極１０９は、対向基板１０２との貼り合わせに用いられるシール材１０４の四隅に相当する地点にそれぞれ設けられる。したがって、素子基板１０１が実際に対向基板１０２に貼り合わせられると、導通電極１０９と共通電極１０８とが導通材１０３を介して接続されて、共通電極１０８に電圧ＬＣcomが印加される構成となる。なお、実装端子１０７と導通電極１０９とを結ぶ配線１８２は、抵抗１６２を介して配線１３２に接地されている。
また、電圧ＬＣcomは、時間軸に対して一定であり、この電圧ＬＣcomを基準にして、外部回路が、画像信号Ｖｉｄ１〜Ｖｉｄ６を例えば１水平走査期間毎に高位側および低位側に振り分ける構成となっている。また、導通電極１０９が設けられる地点は、本実施形態では四隅であるが、この導通電極１０９が設けられる理由は、導通材１０３を介して対向電極１０８に電圧ＬＣcomを印加するためであるから、導通電極１０９が設けられる箇所は少なくとも１箇所以上であれば良い。
一方、本実施形態において電圧ＬＣcomは、後述するように、蓄積容量の一方に共通に印加されるので、容量線１７５を介して各画素１１０にも供給されている。
なお、走査線駆動回路１３０やサンプリング信号出力回路１４０には、このほかにも所定のクロック信号等が供給されるが、本発明とは直接関係しないので、これらの信号波形や信号線などの説明・図示を省略する。
【００１９】
さて、素子基板１０１の表示領域１１０ａにあっては、複数本の走査線１１２が行（Ｙ）方向に沿って平行に配列し、また、複数本のデータ線１１４が列（Ｘ）方向に沿って平行に配列して、これらの各交差部分に対応して画素１１０が設けられている。ここで、説明の便宜上、走査線１１２の総本数を「ｍ」とし、データ線１１４の総本数を「６ｎ」とすると（ｍ、ｎは、それぞれ整数とする）、画素は、走査線１１２とデータ線１１４との各交差部分に対応して、ｍ行×６ｎ列のマトリクス状に配列することになる。
【００２０】
この画素１１０は、素子基板１０１の単体でみた場合、電気的には図３（ａ）に示されるように、走査線１１２とデータ線１１４とが交差する部分において、画素を制御するためのスイッチング素子たるＴＦＴ１１６のゲートが走査線１１２に接続される一方、ＴＦＴ１１６のソースがデータ線１１４に接続されるとともに、ＴＦＴ１１６のドレインが矩形状の透明な画素電極１１８に接続された構成となっている。画素１１０には、また、蓄積容量１１９が設けられて、その一端は、ＴＦＴ１１６のドレインに接続される一方、その他端は、容量線１７５に共通接続されている。
液晶パネル１００は、上述したように、素子基板１０１と対向基板１０２との電極形成面の間において液晶１０５を挟持した構成であるので、各画素１１０においては、図３（ｂ）に示されるように、画素電極１１８と、対向電極１０８と、これら両電極間に挟持された液晶１０５とによって、液晶層が形成されることになる。
【００２１】
説明を再び図２に戻す。走査線駆動回路１３０は、図６に示されるように、水平走査期間（１Ｈ）のうち、水平有効走査期間において順次排他的にＨレベルとなる走査信号Ｇ１、Ｇ２、…、Ｇｍの各々を、それぞれ１行〜ｍ行の走査線１１２に供給するものである。また、サンプリング信号出力回路１４０は、水平有効表示期間において、順次排他的にＨレベルとなるサンプリング信号Ｓ１、Ｓ２、…、Ｓｎを出力するものである。なお、走査線駆動回路１３０およびサンプリング信号出力回路１４０の詳細については本発明と直接関連しないので説明・図示を省略する。
【００２２】
続いて、それぞれサンプリング回路１５０は、データ線１１４毎に設けられるＮチャネル型のＴＦＴ（サンプリングスイッチ）から構成されている。このサンプリングスイッチは、６本の画像信号線１７１を介して供給される画像信号Ｖｉｄ１〜Ｖｉｄ６の各々をデータ線１１４にサンプリングするためのものである。
詳細には、データ線１１４を一般化して説明するために、１≦ｊ≦６ｎを満たす整数ｊを用いると、図２において左から数えてｊ列目のデータ線１１４の一端にドレインが接続されたサンプリングスイッチは、ｊを６で割った余りが「１」であるならば、そのソースが、信号Ｖｉｄ１が供給される画像信号線１７１に接続される。同様に、ｊを６で割った余りが「２」、「３」、「４」、「５」、「０」であるデータ線１１４にドレインが接続されたサンプリングスイッチの各々は、そのソースが、信号Ｖｉｄ２〜Ｖｉｄ６が供給される画像信号線１７１にそれぞれ接続されている。例えば、図２において左から数えて１１列目のデータ線１１４にドレインが接続されたサンプリングスイッチのソースは、「１１」を６で割った余りが「５」であるから、信号Ｖｉｄ５が供給される画像信号線１７１に接続される。
【００２３】
さらに、（ｊ−１）を６で割った商がｉであるデータ線１１４にドレインが接続される６個のサンプリングスイッチのゲートには、それぞれサンプリング信号Ｓ（ｉ＋１）が共通に供給される。例えば、７列〜１２列目のデータ線１１４では、（ｊ−１）が「６」〜「１１」であり、この数字を６で割った商がいずれも「１」であるので、これらのデータ線１１４に対応するサンプリングスイッチのゲートには、サンプリング信号Ｓ２が共通に供給される。
したがって、例えばサンプリング信号Ｓ２がＨレベルになると、画像信号Ｖｉｄ１〜Ｖｉｄ６は、７〜１２列目のデータ線１１４にそれぞれサンプリングされることになる。このため、サンプリング信号出力回路１４０およびサンプリング回路１５０によって、データ線駆動回路が構成されることになる。
なお、本実施形態では、サンプリングスイッチのゲートに同一のサンプリング信号が供給される関係となっている６本のデータ線１１４を１ブロックとして考える。
【００２４】
次に、上述した画素１１０の詳細構成について参照して説明する。図４は、その詳細構成を示す平面図である。なお、図４において、最上導電層となる画素電極１１８については、説明理解のために、その輪郭だけを破線により示している。
この図において、導電層の最下層たる第１層は、ポリシリコン層を島状にパターニングした半導体層３０であり、その表面は熱酸化による絶縁膜で覆われている。また、第２層は、ポリシリコン等をパターニングしたゲート電極層であり、Ｘ方向に延在する走査線１１２および容量線１７５をそれぞれ形成している。第３層は、アルミニウムなど、良好な導電性金属層をパターニングした配線層であり、Ｙ方向に延在するデータ線１１４を形成している。さらに、第４層は、ＩＴＯ（Indium Tin Oxide：インジウム錫酸化物）などのように透明性を有する導電層をパターニングしたものであって、画素電極１１８を形成している。なお、これらの導電層間は、絶縁層によって電気的な絶縁が保たれている。
【００２５】
ここで、容量線１７５は、走査線１１２と近接して平行にＸ方向に延在して設けられているが、Ｙ方向に延在するデータ線１１４と交差する部分においては、データ線１１４と重なるように、前段側（図４において上側）に突出して形成されている。このような配線において、半導体層３０は、データ線１１４および容量線１７５が交差する地点から、容量線１７５の延在方向（図４において右方向）、データ線１１４の下層における容量線１７５の突出方向（上方向）、および、その反対方向（下方向）の計３方向に延在して略Ｔ字状に形成されている。
【００２６】
そして、半導体層３０のうち、走査線１１２と重なる部分がチャネル領域となっている。換言すれば、走査線１１２のうち、半導体層３０と交差する部分（図４では斜線部分）がゲート電極１１６Ｇとして用いられている。さらに、半導体層３０には、ソース領域１１６Ｓおよびドレイン領域１１６Ｄが設けられている。ソース領域１１６Ｓは、コンタクトホール５１によってデータ線１１４に接続される一方、ドレイン領域１１６Ｄは、コンタクトホール５３によって画素電極１１８に接続されている。また、半導体層３０におけるドレイン領域１１６Ｄの一部は、蓄積容量１１９の一方の電極として機能している。すなわち、蓄積容量１１９は、半導体層３０のうち、容量線１７５の下層に位置するドレイン領域を一方の電極とし、さらに、容量線１７５自体を他方の電極として、半導体層３０の表面に形成された絶縁膜を挟持した構成となっている。
このように、半導体層３０は、走査線１１２や、データ線１１４、容量線１７５が形成される領域の下側に隠された状態で形成されている。一方、半導体層３０の下層には、図示しない遮光層が設けられ、素子基板の下面側から光が侵入するのを防止している。このため、ＴＦＴ１１６には、光が素子基板において観察側および背面側の双方から侵入しにくい構造となっているので、光リークによる特性劣化やオフ抵抗の上昇等の防止が図られている。
【００２７】
次に、抵抗１６２およびその周辺の構成について説明する。図５（ａ）は、抵抗１６２の構成を示す平面図である。
この図において、配線１３２、１８２は、表示領域１１０ａの第３層たる配線層をパターニングしたものである。なお、ここでは、配線１３２、１８２についてのみ図示しているが、他の配線１３４、１４２、１４４や、画像信号線１７１、導通電極１０９などについても、第３層たる配線層をパターニングしたものである。
抵抗１６２は、表示領域１１０ａの第２層たるゲート電極層を同図に示されるように葛折り状（ジグザグ状）にパターニングしたものであり、その一端は、コンタクトホール２３２を介して配線１３２に接続される一方、その他端は、コンタクトホール２８２を介して配線１８２に接続されている。
【００２８】
ここで、抵抗１６２は、実装端子１０７を経由して走査線駆動回路１３０における低位側電源電圧（接地電圧）を供給する配線１３２と、実装端子１０７を経由して導通電極１０９に電圧ＬＣcomを供給する配線１８２との間に介挿されるので、貫通電流を抑えて消費電力を抑えるという観点から、高抵抗である（詳細については後述するように１００ｋΩ〜５００ｋΩ程度）。
ゲート電極層は、配線層と比較すると抵抗率が高いものの、走査線１１２等として用いて問題にならない程度の導電性を有するので、上記のような高抵抗としては単純には採用できない。
そこで、本実施形態では、抵抗１６２の本体であるゲート電極層を、線幅を狭く、かつ、線長を長くした細線状態として、高抵抗化を図るとともに、その形成面積をできるだけ抑えるために、葛折り状にパターニングしたのである。
【００２９】
また、特に図示はしないが、画像信号線１７１と配線１４２との間に電気的に介挿される抵抗１６４の各々についても、抵抗１６２と同様に第２層たるゲート電極層をパターニングして形成される。
なお、画像信号線１７１の線間ピッチが狭い場合、抵抗１６４を同列上に形成すると、画像信号線１７１の延在方向に対して直交する方向に形成領域を確保することが困難になるので、例えば図２に示されるように、抵抗１６４を同方向に対して順番にズラしたり、交互配列したりすることが好ましい。
また、抵抗１６２、１６４の形成領域は、表示には寄与しない領域であるので、当該領域については、遮光層によって覆うことが好ましい。
【００３０】
走査線駆動回路１３０や、サンプリング信号出力回路１４０、サンプリング回路１５０などの周辺回路の構成素子も、表示領域１１０ａにおけるＴＦＴ１１６と共通プロセスによって形成される。
詳細には、周辺回路の構成素子も、図５（ｂ）に示されるようなＴＦＴ２００であり、その半導体層２０２は、ＴＦＴ１１６における第１層たる半導体層３０をパターニングしたものであり、そのゲート電極２１２は、第２層たるゲート電極層をパターニングしたものであり、そのソース（Ｓ）、ドレイン（Ｄ）電極は、第３層たる配線層をパターニングしたものである。
すなわち、抵抗１６２、１６４は、表示領域１１０ａや、配線を含む周辺回路などの構成素子とともに共通に形成されるので、抵抗１６２、１６４を追加するにあたって、製造プロセスが複雑化する訳ではない。
【００３１】
次に、上述した構成に係る電気光学装置の動作について説明する。
まず、電源が投入されている期間における表示動作について説明する。走査線駆動回路１３０は、図６に示されるように、１垂直走査期間（１Ｆ）にわたって、１水平走査期間（１Ｈ）のうち水平有効走査期間において順次排他的にＨレベルとなる走査信号Ｇ１、Ｇ２、…、Ｇｍを出力する。なお、走査線駆動回路１３０は、（ＶｄｄＹ−ＶｓｓＹ）を電源とするので、走査信号のＨレベルの電位はＶｄｄＹであり、Ｌレベルの電位はＶｓｓＹである。
ここで、走査信号Ｇ１がＨレベルとなり水平有効走査期間に着目すると、サンプリング信号出力回路１４０は、当該水平有効表示期間において順次排他的にＨレベルとなるサンプリング信号Ｓ１、Ｓ２、…、Ｓｎを出力する。なお、サンプリング信号出力回路１４０は、（ＶｄｄＸ−ＶｓｓＸ）を電源とするので、サンプリング信号のＨレベルの電位はＶｄｄＸであり、Ｌレベルの電位はＶｓｓＸである。
一方、１系統の画像信号Ｖｉｄは、外部回路によって、同図に示されるように、６系統の画像信号Ｖｉｄ１〜Ｖｉｄ６に分配されるとともに、時間軸に対して６倍に伸長される。ここで、１行目の画素１１０を正極性で書き込む場合、画像信号Ｖｉｄ１〜Ｖｉｄ６は、画素を黒色とするにつれて、電圧ＬＣcomよりも高位電圧となる。
なお、図６において、電圧Ｖb(+)とは、正極性書込の場合に画素を最低輝度の黒色にさせる電圧に相当し、高位側電圧ＶｄｄＸ、ＶｄｄＹよりも若干低い（またはイコールである）。また、電圧Ｖg(+)とは、正極性書込の場合に画素を、最低輝度と最高輝度との中間である灰色にさせる電圧に相当する。
【００３２】
さて、走査信号Ｇ１がＨレベルになると、表示領域１１０ａのうち、図２において上から数えて１行目の画素１１０におけるＴＦＴ１１６がすべてオンになる。この状態において、サンプリング信号Ｓ１がＨレベルになると、画像信号Ｖｉｄ１〜Ｖｉｄ６の各々が、図２において左から数えて１〜６列目のデータ線１１４に、それぞれサンプリングされる。このため、サンプリングされた画像信号Ｖｉｄ１〜Ｖｉｄ６は、１行目の走査線１１２と１〜６列目のデータ線１１４との交差に対応する画素１１０の画素電極１１８にそれぞれ印加される。
この後、サンプリング信号Ｓ２がＨレベルになると、画像信号Ｖｉｄ１〜Ｖｉｄ６の各々が、今度は７〜１２列目のデータ線１１４にそれぞれサンプリングされる。このため、サンプリングされた画像信号Ｖｉｄ１〜Ｖｉｄ６は、１行目の走査線１１２と６〜１２列目のデータ線１１４との交差に対応する画素１１０の画素電極１１８にそれぞれ印加される。
【００３３】
以下同様にして、サンプリング信号Ｓ３、…、Ｓｎが順次アクティブレベルとなると、１３〜１８列目、…、（６ｎ−５）〜６ｎ列目の６本のデータ線１１４にそれぞれ画像信号Ｖｉｄ１〜Ｖｉｄ６がサンプリングされ、これらの画像信号Ｖｉｄ１〜Ｖｉｄ６が、１本目の走査線１１２と、当該６本のデータ線１１４と交差する画素１１０の画素電極１１８にそれぞれ書き込まれることになる。これにより、第１行目の画素のすべてに対する書き込みが完了することになる。
１行目の画素のすべてに対する書き込みが完了すると、走査信号Ｇ１がＬレベルになり、１行目の画素１１０におけるＴＦＴ１１６はすべてオフするが、蓄積容量１１９や液晶層自身の容量性により、画素電極１１８にはＴＦＴ１１６のオン時に書き込まれた電圧が保持されて、当該保持電圧に応じた階調が維持されることになる。
【００３４】
次に、走査信号Ｇ２がＨレベルとなる期間の動作も、走査信号Ｇ１がＨレベルになる期間と同様であり、サンプリング信号Ｓ１、Ｓ２、Ｓ３、…、Ｓｎが順次Ｈレベルとなることによって、２行目の画素１１０に対する書き込みが完了することになる。ただし、２行目では書込極性が反転されて、負極性となるので、画像信号Ｖｉｄ１〜Ｖｉｄ６は、画素を黒色とするにつれて、電圧ＬＣcomよりも低位電圧となる。
なお、図６において、電圧Ｖb(-)とは、負極性書込の場合に画素を黒色にさせる電圧に相当し、電源の高位側電圧ＶｓｓＸ、ＶｓｓＹよりも若干高い（またはイコールである）。また、電圧Ｖg(-)とは、負極性書込の場合に画素を灰色にさせる電圧に相当する。
【００３５】
以下同様にして、走査信号Ｇ３、Ｇ４、…、ＧｍがＨレベルになって、３行目、４行目、…、ｍ行目の画素に対して書き込みが行われることになる。これにより、奇数行目の画素については正極性書込が行われる一方、偶数行目の画素については負極性書込が行われて、この１垂直走査期間において１〜ｍ行目の画素のすべてにわたって書き込みが完了することになる。
なお、水平有効走査期間同士の間の期間は水平帰線期間に相当する。この水平帰線期間において、画像信号Ｖｉｄ１〜Ｖｉｄ６は、黒色に相当する電圧をとり、かつ、極性反転されている。
【００３６】
そして、次の１垂直走査期間（１Ｆ）においても、同様な書き込みが行われるが、この際、各行の画素に対する書込極性が入れ替えられる。すなわち、次の１垂直走査期間において、奇数行目の画素については負極性書込が行われる一方、偶数行目の画素については正極性書込が行われることになる。このように、電源が投入されている期間においては、垂直走査期間毎に画素に対する書込極性が入れ替えられるので、液晶１０５や配向膜に直流成分が印加されることがない。
【００３７】
このように、電源が投入されていれば、正極性書込と負極性書込とが交互に実行されるので、液晶１０５や配向膜に直流成分が印加されることはない。しかしながら、電源が遮断されると、最後に画素電極１１８に書き込まれた電圧が、蓄積容量１１９や液晶層自身の容量性によって保持され続ける結果、液晶１０５や配向膜に直流成分が印加されてしまうことになる。これに対し、本実施形態では、共通電極１０８が、導通材１０３→導通電極１０９→配線１８２→抵抗１６２を介して、電源の低位側電圧が印加された配線１３２に接地されているので、電源遮断後では、液晶層に蓄積された電荷が速やかにリークする。このため、液晶１０５や配向膜に直流成分が長期間印加されることが防止される結果、焼き付きのない高品位の表示状態を維持し続けることが可能となる。
【００３８】
また、画像信号線１７１は、外部回路によっては電源遮断後においてハイインピーダンス状態となる場合がある。この場合、画像信号線１７１には、電源が遮断されると、最後にサンプリングされた画像信号の電圧が保持される。ここで、サンプリング回路１５０のスイッチや画素１１０のＴＦＴ１１６などのオフ抵抗（一般的なＴＦＴのオフ抵抗）は比較的低いので、データ線１１４の電圧や画素電極１１８の電圧は、保持された画像信号線１７１の電圧に近づく傾向がある。これに対し、本実施形態では、画像信号線１７１の各々は、それぞれ抵抗１６４を介して、電源の低位側電圧が印加された配線１４２に接地されているので、画像信号線１７１の電圧は、電源が遮断されると速やかにゼロとなる。このため、データ線１１４や画素電極１１８の電圧も短時間のうちにゼロになるので、同様に、液晶１０５や配向膜に直流成分が長期間印加されることが防止される。
【００３９】
さて、抵抗１６２、１６４の抵抗値については、上述したように、消費電力を抑えるという観点から言えば、高抵抗であることが望ましい。しかしながら、無制限に高抵抗化すると、電源遮断後において電荷がリークしにくくなり、それだけ液晶１０５や配向膜に直流成分が長期間印加されて、初期の目的を達成することができなくなる。また、このような高抵抗を半導体プロセスにより安定して形成することは一般には困難である。一方、抵抗１６２、１６４の抵抗値を低くすると、電源遮断後において電荷がリークしやすくなるが、電源投入期間において流れる貫通電流が大きくなって、低消費電力化を図ることができなくなる。
このような事情の下で、本願発明者は、適切な抵抗値を実験的に求めたところ、抵抗値が１００ｋΩ以上であれば、消費電力が問題にはならず、また、抵抗値が５００ｋΩ以下であれば、電荷のリーク速度の低下に影響を与えない、という判断をした。
【００４０】
なお、上述した実施形態では、画像信号Ｖｉｄを６チャネルの画像信号Ｖｉｄ１〜Ｖｉｄ６に展開する構成したが、展開するチャネル数は、「６」に限られるものではなく、２以上であれば良く、また、画像信号を展開することなく、点順次的、線順次的にデータ線を選択する駆動にも適用可能である。
また、上述した実施形態にあっては、対向電極１０８と画素電極１１８との電圧実効値が小さい場合に白色表示を行うノーマリーホワイトモードとして説明したが、黒色表示を行うノーマリーブラックモードとしても良い。
上述した実施形態では、液晶としてＴＮ型を用いたが、ＢＴＮ（Bi-stable Twisted Nematic）型・強誘電型などのメモリ性を有する双安定型や、高分子分散型、さらには、分子の長軸方向と短軸方向とで可視光の吸収に異方性を有する染料（ゲスト）を一定の分子配列の液晶（ホスト）に溶解して、染料分子を液晶分子と平行に配列させたＧＨ（ゲストホスト）型などの液晶を用いても良い。
【００４１】
また、電圧無印加時には液晶分子が両基板に対して垂直方向に配列する一方、電圧印加時には液晶分子が両基板に対して水平方向に配列する、という垂直配向（ホメオトロピック配向）の構成としても良いし、電圧無印加時には液晶分子が両基板に対して水平方向に配列する一方、電圧印加時には液晶分子が両基板に対して垂直方向に配列する、という平行（水平）配向（ホモジニアス配向）の構成としても良い。このように、本発明では、液晶や配向方式として、種々のものに適用することが可能である。以上については、電気光学物質として液晶を例にとって説明したが、直流成分が長期間印加されると特性が劣化する電気光学物質に広く適用可能である。
【００４２】
＜電子機器＞
次に、上述した実施形態に係る電気光学装置を用いた電子機器の例として、上述した液晶パネル１００をライトバルブとして用いたプロジェクタについて説明する。
図７は、このプロジェクタの構成を示す平面図である。この図に示されるように、プロジェクタ２１００の内部には、ハロゲンランプ等の白色光源からなるランプユニット２１０２が設けられている。このランプユニット２１０２から射出された投射光は、内部に配置された３枚のミラー２１０６および２枚のダイクロイックミラー２１０８によってＲ（赤）、Ｇ（緑）、Ｂ（青）の３原色に分離されて、各原色に対応するライトバルブ１００Ｒ、１００Ｇおよび１００Ｂにそれぞれ導かれる。なお、Ｂ色の光は、他のＲ色やＧ色と比較すると、光路が長いので、その損失を防ぐために、入射レンズ２１２２、リレーレンズ２１２３および出射レンズ２１２４からなるリレーレンズ系２１２１を介して導かれる。
【００４３】
ここで、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂの構成は、上述した実施形態における液晶パネル１００と同様であり、処理回路（図示省略）から供給されるＲ、Ｇ、Ｂの各色に対応する画像信号でそれぞれ駆動されるものである。
ライトバルブ１００Ｒ、１００Ｇ、１００Ｂによってそれぞれ変調された光は、ダイクロイックプリズム２１１２に３方向から入射する。そして、このダイクロイックプリズム２１１２において、Ｒ色およびＢ色の光は９０度に屈折する一方、Ｇ色の光は直進する。したがって、各色の画像が合成された後、スクリーン２１２０には、投射レンズ２１１４によってカラー画像が投射されることとなる。
【００４４】
なお、ライトバルブ１００Ｒ、１００Ｇおよび１００Ｂには、ダイクロイックミラー２１０８によって、Ｒ、Ｇ、Ｂの各原色に対応する光が入射するので、カラーフィルタを設ける必要はない。また、ライトバルブ１００Ｒ、１００Ｂの透過像は、ダイクロイックプリズム２１１２により反射した後に投射されるのに対し、ライトバルブ１００Ｇの透過像はそのまま投射されるので、ライトバルブ１００Ｒ、１００Ｂによる水平走査方向は、ライトバルブ１００Ｇによる水平走査方向と逆向きにして、左右反転像を表示させる構成となっている。
【００４５】
また、電子機器としては、図７を参照して説明した他にも、直視型、例えば携帯電話や、パーソナルコンピュータ、テレビジョン、ビデオカメラのモニタ、カーナビゲーション装置、ページャ、電子手帳、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、ディジタルスチルカメラ、タッチパネルを備えた機器等などが挙げられる。そして、これらの各種の電子機器に対して、本発明に係る電気光学装置が適用可能なのは言うまでもない。
【符号の説明】
【００４６】
１００…液晶パネル、１０８…共通電極、１０９…導通電極、１１０…画素、１１２…走査線、１１４…データ線、１１６…ＴＦＴ、１１８…画素電極、１３０…走査線駆動回路、１４０…サンプリング信号出力回路、１５０…サンプリング回路、１３２，１３４，１４２，１４４…配線、１６２，１６４…抵抗、１７１…画像信号線、２１００…プロジェクタ。
【特許請求の範囲】
【請求項１】
複数の走査線と、
複数のデータ線と、
接地線を基準とした電源電圧で前記走査線を順次選択する走査線駆動回路と、
前記接地線を基準とした電源電圧で前記データ線を選択するとともに、選択したデータ線に画像信号を供給するデータ線駆動回路と、
走査線が選択されたとき、データ線に供給された画像信号が印加される画素電極と、
前記画素電極の各々に対して電気光学物質を挟んで対向する共通電極と、
前記共通電極と前記接地線との間において電気的に接続された抵抗と
を具備することを特徴とする電気光学装置。
【請求項２】
複数の走査線と、
複数のデータ線と、
接地線を基準とした電源電圧で前記走査線を順次選択する走査線駆動回路と、
１本以上の画像信号線と、
前記接地線を基準とした電源電圧で前記データ線を選択するとともに、選択したデータ線と前記画像信号線のいずれかとを電気的に接続して、当該データ線に画像信号をサンプリングするデータ線駆動回路と、
走査線が選択されたとき、データ線に供給された画像信号が印加される画素電極と、
前記画素電極の各々に対して電気光学物質を挟んで対向する共通電極と、
前記画像信号線と前記接地線との間において電気的に接続された抵抗と
を具備することを特徴とする電気光学装置。
【請求項３】
前記抵抗の抵抗値は、１００ｋΩ以上５００ｋΩ以下である
ことを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
データ線と画素電極との間にて電気的に介挿され、走査線が選択されたときにオンするとともに、半導体層、ゲート電極層および配線層を含むトランジスタを有し、
前記抵抗は、前記ゲート電極層をパターニングしたものである
ことを特徴とする請求項１または２に記載の電気光学装置。
【請求項５】
前記抵抗としての前記ゲート電極層は、細線を葛折り状にパターニングしたものである
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
請求項１乃至５のいずれかに記載の電気光学装置を有することを特徴とする電子機器。
【請求項１】
複数の走査線と、
複数のデータ線と、
接地線を基準とした電源電圧で前記走査線を順次選択する走査線駆動回路と、
前記接地線を基準とした電源電圧で前記データ線を選択するとともに、選択したデータ線に画像信号を供給するデータ線駆動回路と、
走査線が選択されたとき、データ線に供給された画像信号が印加される画素電極と、
前記画素電極の各々に対して電気光学物質を挟んで対向する共通電極と、
前記共通電極と前記接地線との間において電気的に接続された抵抗と
を具備することを特徴とする電気光学装置。
【請求項２】
複数の走査線と、
複数のデータ線と、
接地線を基準とした電源電圧で前記走査線を順次選択する走査線駆動回路と、
１本以上の画像信号線と、
前記接地線を基準とした電源電圧で前記データ線を選択するとともに、選択したデータ線と前記画像信号線のいずれかとを電気的に接続して、当該データ線に画像信号をサンプリングするデータ線駆動回路と、
走査線が選択されたとき、データ線に供給された画像信号が印加される画素電極と、
前記画素電極の各々に対して電気光学物質を挟んで対向する共通電極と、
前記画像信号線と前記接地線との間において電気的に接続された抵抗と
を具備することを特徴とする電気光学装置。
【請求項３】
前記抵抗の抵抗値は、１００ｋΩ以上５００ｋΩ以下である
ことを特徴とする請求項１または２に記載の電気光学装置。
【請求項４】
データ線と画素電極との間にて電気的に介挿され、走査線が選択されたときにオンするとともに、半導体層、ゲート電極層および配線層を含むトランジスタを有し、
前記抵抗は、前記ゲート電極層をパターニングしたものである
ことを特徴とする請求項１または２に記載の電気光学装置。
【請求項５】
前記抵抗としての前記ゲート電極層は、細線を葛折り状にパターニングしたものである
ことを特徴とする請求項４に記載の電気光学装置。
【請求項６】
請求項１乃至５のいずれかに記載の電気光学装置を有することを特徴とする電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００９−１９９０９６（Ｐ２００９−１９９０９６Ａ）
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願番号】特願２００９−１３３８６１（Ｐ２００９−１３３８６１）
【出願日】平成２１年６月３日（２００９．６．３）
【分割の表示】特願２００４−９９２１８（Ｐ２００４−９９２１８）の分割
【原出願日】平成１６年３月３０日（２００４．３．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２１年９月３日（２００９．９．３）
【国際特許分類】
【出願日】平成２１年６月３日（２００９．６．３）
【分割の表示】特願２００４−９９２１８（Ｐ２００４−９９２１８）の分割
【原出願日】平成１６年３月３０日（２００４．３．３０）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]