電界電子放出素子の製造方法
【課題】微小なホール径のホールを形成する。
【解決手段】スピント型電界放出素子の製造方法は、絶縁基板上にカソード電極層を形成する工程と、カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、レジストとナノサイズのパーティクルからなるマスク層を形成する工程と、マスク層にイオンを照射し表面を酸化させる工程と、マスク層からナノサイズのパーティクルを薬液処理により除去し、レジストに微小なホールパターンを形成する工程と、微小なホールパターンからゲート電極と絶縁層をエッチングしてゲート電極とホールを形成する工程と、レジストを除去する工程と、ゲート電極の表面に剥離層を形成する工程と、ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程とからなる。
【解決手段】スピント型電界放出素子の製造方法は、絶縁基板上にカソード電極層を形成する工程と、カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、レジストとナノサイズのパーティクルからなるマスク層を形成する工程と、マスク層にイオンを照射し表面を酸化させる工程と、マスク層からナノサイズのパーティクルを薬液処理により除去し、レジストに微小なホールパターンを形成する工程と、微小なホールパターンからゲート電極と絶縁層をエッチングしてゲート電極とホールを形成する工程と、レジストを除去する工程と、ゲート電極の表面に剥離層を形成する工程と、ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程とからなる。
【発明の詳細な説明】
【技術分野】
【0001】
本願発明は、電界電子放出型ディスプレイ等に用いる電界放出素子(Field Emission Element)の製造方法に関する。
【背景技術】
【0002】
近年、ディスプレイ装置は、ディスプレイを薄型化、省エネルギー型化とする方向に研究開発が進められ、フラットパネルデイスプレイ(FPD)、例えば液晶ディスプレイ、プラズマディスプレイ、電界電子放出型ディスプレイの開発・研究が行われている。
電界電子放出型ディスプレイ(Field Emission Display。以下、「FED」と略称する。)は、金属または半導体表面への印加電界強度を109[V/m]程度にすると、トンネル効果により電子が障壁を通過して、常温でも真空中に電子放出が行われる電界放出(Field Emission)という原理で電子を放出するもので、電界放出素子といわれている。
FEDは、他のFPDと比較して、少ない消費電力で、大型のフラットパネルを実現できるといわれているもので、自発光方式で、白色輝度、ピーク輝度も高く、大きなコントラストをとることができ、全方向の視野角を持ち、応答性も高速であるという利点を備えたものである。
【0003】
スピント型FEDは、カソード電極と、その上に形成された円錐形状の電子放出部であるエミッタと、エミッタの周辺の基板上に絶縁層(二酸化シリコンSiO2 )を挟んで引き出し電極であるゲート電極が積層されている構造とされ、真空中でカソード電極とゲート電極との間に電圧を印加することにより、その間に高電界を発生させ、電界放出の原理によってエミッタの先端より電子が放出されるものである。
【0004】
スピント(Spindt)型の電界放出素子は、絶縁基板上にカソード電極が形成されており、このカソード電極上に抵抗層、絶縁層及びゲート電極が順次形成されている。そして、絶縁層に形成された開口孔内にコーン状のエミッタが形成され、このエミッタの先端部分がゲート電極の開口部から臨んでいる。
【0005】
特許文献1に記載の電界放出素子は、絶縁層に形成された開口孔の口径をさらに小さくすることを目的とするもので、図10、図11にその製造工程を示し、ガラス等絶縁材料の基板100に形成したNb、Mo又はAl等のカソード導体121に、CVD(Chemical Vapor Deposition)法、スパッタ法、スピンコート法等により第1絶縁層131を積層形成し(図10(a))、その第1絶縁層131の上に感光膜を形成し、その感光膜に、フォトマスクアライナによってゲートホールをパターニングし、第1絶縁層131をエッチングしてゲートホール105を形成する(図10(b))。
【0006】
次に第1絶縁層131とゲートホール105内のカソード導体121の上に、CVD法、スパッタ法、スピンコート法等により第2絶縁層132を積層形成する(図10(c))。第2絶縁層132の層厚は、第1絶縁層131上で0.3μm、ゲートホール105の側壁面上で0.2μmである。ここで第1絶縁層131、第2絶縁層132には、SiN、SiOx、SiOF等を用いる。
【0007】
次に第2絶縁層132の上に、斜め蒸着によりNb又はMoを蒸着して、ゲート122を形成し(図10(d))、そのゲート122の上に、斜め蒸着によりNi又はAlを蒸着して剥離層106を形成する(図11(a))。
【0008】
次にRIE(Reactive Ion Etching)等の異方性ドライエッチングにより、ゲートホール105内のカソード導体121上の第2絶縁層を除去する(図11(b))。
【0009】
次に垂直蒸着により、剥離層106及びゲートホール105内のカソード導体121上に、エミッタ−材のMoを蒸着してMo層107とエミッタ104を形成し(図11(c))、剥離層106をMo層107とともに剥して、電界放出素子を完成し、ゲートホール105の口径は1μm以下になると記載されている。
する(図11(d))。
【0010】
一般に、スピント型FEDの構造において、エミッタとゲート電極との距離は、レジストパターンに設けられた穴の大きさにより決定されるため、多数の電子放出素子であるエミッタを再現性良く、均一に形成するには、リソグラフィ工程、エッチング工程の精度を上げる必要がある。
しかし、これらの技術は装置性能に大きく左右される上に、その制御は容易ではない。即ち、微細化に伴うエミッタの形状やゲート電極間距離のばらつきによる素子毎の電子放出特性のばらつきは製造上避けることができないという問題点がある。特に、大画面のFEDを製造する場合には、大きな基板上にエミッタを均一に形成することが困難であるため、エミッタの配列が均一に形成されていない場合には、画面の位置により電界電子放出特性が均一でなくなり、画像を良好に表示することが困難な場合も生じやすかった。
【0011】
特許文献2には、図12に示されているように、電界放出素子の製造方法について記載され、ガラス等の絶縁基板201の上面に約0.3μmの厚さでAl層202を全面に蒸着し、さらに約0.4μmの厚さでSnO2からなる抵抗層203を全面に蒸着して、これをフォトリソグラフィ法によってストライプ状にしてカソード電極204を形成し(図12(a))、
カソード電極204を含む絶縁基板201上にSiO2を1μmの厚さに蒸着して絶縁層205を形成し、その上にMoを0.5μmの厚さに蒸着してゲート電極層206を形成し(図12(b))、
ゲート電極層206の表面に、平均粒径が0.4μmのポリメチルメタクリレート(PMMA)の微粒子207を分散させて、ゲート電極層206上で各微粒子207どうしが接触せずに適当な間隔があくようにし(図12(c))、
絶縁基板201の全体を150℃に加熱して、微粒子207を軟化させ、自重でつぶれ、その底面は点でなく面でゲート電極層206と接するようにし(図12(d))、
【0012】
微粒子207を覆うように光架橋形レジスト208をゲート電極層206上にスピンコート法で被着させ、微粒子207とともにゲート電極層206上にマスク層209を形成し、マスク層209の全面に紫外線を露光してレジスト208を硬化させ、プラズマアッシングによって微粒子207の頂部のレジスト208のみを選択的に焼却除去し、微粒子207の頂部のみをレジスト208から露出させ((図12(e)))、
レジスト208を溶かさずに微粒子207のみを溶解する溶液を用いて現像し、微粒子207を除去して、レジスト208に、適当な間隔でほぼ一定の径の多数の微小孔210を広範囲にわたって形成する(図12(f))。
【0013】
微小孔210からゲート電極層206と絶縁層205をそれぞれケミカルエッチングし、ゲート電極層206にはH3PO4+HNO3 を用いてエッチングを行い、1μm径位の開口部206aを形成し、また、絶縁層205にはHFでサイドエッチングを行い、ゲート電極層206の開口部206aより大きい径の空洞を形成してホール211をつくり(図12(g))、
ゲート電極層206上に残ったレジスト208を溶剤で除去して、露光したゲート電極層206の表面を熱で酸化させ、0.2μm位の薄い酸化モリブデン(MnO3)からなる剥離層212を形成し、ゲート電極層206の上方から基板に対して垂直下方に向けてエミッタ材料213のMoを蒸着し、ホール211内にエミッタ214を形成し、その際、ゲート電極層206上にエミッタ材料213が積もるにつれて開口部206a上方の孔は次第に小さくなり、これに伴ってホール211内に入るエミッタ材料213の量も少なくなり、開口部206aが塞がるまで蒸着を行うと、ホール211内にはコーン形状のエミッタ214が形成され(図12(h))、
【0014】
剥離層212の酸化モリブデンは水溶性なので、これを水で溶かして不要なエミッタ材料213をゲート電極層206から剥離して、ゲート電極層206上にホトレジストを被着し、フォトリソグラフィ法によって前記カソード電極204と直交するストライプ状のパターンに加工し、ゲート電極215を形成する(図12(i))ことにより電界放出素子を形成することが記載されている。
【0015】
引用文献2に記載の電界放出素子によればカソード電極204とゲート電極215は互いに直交するストライプ状であり、両電極はマトリクスを構成し、コレクタに所定の電位を与えるとともに、カソード電極204とゲート電極215を適宜のタイミングで駆動すれば、絶縁基板201上の所望の領域にあるエミッタ群を選択して電子を放出させることができる。
【0016】
引用文献2に記載の製造方法は、レジストと微粒子からなるマスク層に露光した後、微粒子を除去することにより、ゲート電極の開口部とホールを形成する際の開口パターンとなる微小孔を形成することとなるので、高解像度の電子ビーム露光装置や光露光装置を用いなくても大面積基板においても正確で均一な孔径をもつサブミクロンのゲート孔加工ができ、しかも表示装置等に必要な大面積の電子源を量産性よく作製することができるとともに、蒸着効率及び均一性に問題のあるAlの斜め蒸着を行わなくても、サブミクロンのゲート孔を大面積基板上に量産性よく作製することができ、ゲート孔を広い面積の全面に一度に形成することができるので、製造時間を従来よりも大幅に短縮することができる。
【0017】
また、特許文献3には、金属ナノ粒子、及びその製造方法について記載され、金属ナノ粒子を含む分散液は、金属濃度が非常に高いので成膜回数を低減できるとともに、低温焼成処理によって十分実用的な導電率を達成できること、金属ナノ粒子の構成金属としては、Ag、Au、Cu、Pt、Pd、W、Ni、Ta、In、Sn、Zn、Cr、Fe、Co、及びSi等からなる群から選ばれた1種若しくは2種以上の金属又はこれら金属の少なくとも2種からなる合金であること、この金属ナノ粒子分散液は、例えば、電気電子工業等の分野でフラットパネルディスプレー等のディスプレー機器やプリント配線の分野で金属配線等の作製に用いられること等の記載がある。
【0018】
また、特許文献4には、陰極とこれに関連した抵抗被覆材がほぼ同一面になるように格子状の陰極を使用するので、破壊抵抗は抵抗被覆材の厚さに依存せず、カソード導体とマイクロチップ間の距離に依存し、従って、抵抗破壊を防ぐ為にはカソード導体とマイクロチップとの間に十分な距離を保つことで足り、その一方、抵抗被覆材により電子放出の均一効果を奏するように、絶縁支持体上にカソード導体として機能しかつ電子放出物質からなる多数のマイクロチップ(エミッタ)を担持する第1の一連の並列陰極線と、第1の並列陰極線と交差しかつグリッドとして機能する第2の並列陰極線が該第1の並列陰極線と電気的に絶縁されて設けられ、第1の並列陰極線と第2の並列陰極線とによって交差重ね合わせ領域が定義され、第2の並列陰極線には交差重ね合わせ領域にエミッタに臨む複数個の開口がそれぞれ形成され、第1の各並列陰極線は網目状の格子とされ、該網目状の格子は抵抗被覆材に接触され、エミッタは格子の網目の中央領域に配置されている電界放出素子が記載されている。
【0019】
【特許文献1】特開2003−303538号公報
【特許文献2】特開平4−196026号公報
【特許文献3】特開2005−81501号公報
【特許文献4】特許第2657984号公報
【発明の開示】
【発明が解決しようとする課題】
【0020】
スピント型FEDにおいては、ホール径の縮小化、高密度化を図ることにより、品質(画質)の向上と生産性を大きく改善することが可能となる。
ホール径の縮小化、高密度化を図るため、従来のフォトマスクアライナを利用した製造方法では、1μmのホール径が実際上限界であり、また、引用文献1に記載の電界放出素子の製造方法は、径1μm以下のホールを形成できる電界放出素子の製造方法を提供することを目的としたものであるが、大型のガラス基板に1μmの微細パターンを露光するには、特別な露光装置、高価なフォトマスクアライナを用いるものであること、露光のフィールドサイズはせいぜい50mm程度であり、スループットが低くいこと、ホールの形成工程とホール径の縮小工程が必要であるため、工程数が多いこと、ホール径が大きい場合、成膜時間、エッチング時間が長くなり、生産性が悪くなること、等の課題があった。
一方、電子ビーム露光装置やイオンビーム露光装置は、ゲートホールの口径を1μm以下にできるが、基板の上に一度にパターニングできる面積は狭いために(例えば1×1mm)、パターニング時間が長くなるという課題があった。
【0021】
また、例えば特許文献2に記載の電界放出素子の製造方法は、平均粒径0.4μm以下の微粒子を用いて、ホール径サブミクロンのホールを形成することを目的としたものであるが、その開口部の径は、0.6μm径のホールの形成が限度であった。
また、PMMAの微粒子を大型基板全面に凝集させずに均一に散布するのは困難であった。更に、ホールを基板上の必要箇所に選択的に形成する技術も開示されていなかった。
【0022】
本発明は、大きなガラス基板に、高い解像度で微小なホールをパターニングする製造方法、つまり、径0.2μm以下のホールを必要な箇所に、均一に、容易に形成する電界放出素子の製造方法を提供すること目的とする。
【課題を解決するための手段】
【0023】
本発明のスピント型電界放出素子の製造方法は、上記課題を解決するために、絶縁基板上にカソード電極層を形成する工程と、前記カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、レジストとナノサイズのパーティクルからなるマスク層を形成する工程と、前記マスク層にイオンを照射し表面を変質させる工程と、前記マスク層から前記ナノサイズのパーティクルを薬液処理により除去し、前記マスク層に微小なホールパターンを形成する工程と、前記微小なホールパターンから前記ゲート電極と前記絶縁層をエッチングしてホールを形成する工程と、前記マスク層を除去する工程と、前記ゲート電極の表面に剥離層を形成する工程と、前記ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、前記剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程とを有する。
【0024】
さらに、第2の発明は、ホールパターンを形成する工程として、前記マスク層にイオンを照射し前記ナノサイズのパーティクルと前記レジスト剤を直接エッチングし、エッチングレートの差を利用して前記マスク層に微小なホールパターンを形成する工程を有する。
【発明の効果】
【0025】
本発明の製造方法によれば、高価なマスクアライナ等の装置を用いずに、スピント型FEDの微小ホールを必要な箇所に、均一に、容易に形成でき、ホール径が小さくなるとホール径と絶縁膜の厚さは比例関係にあるため、絶縁膜を薄くすることができる。
また、イオン照射は、イオンの量を精密に制御できるのでレジストを残しつつナノパーティクルを変質させる制御性が高いため、工程の再現性がよく、効率よく微小ホールが形成され、さらに、光のように干渉することがないので、光を用いた場合よりレジストパターンをきれいに形成でき、その結果ホール形状も整った形に形成でき、
低電圧化、均一発光、表示品質の向上、長寿命化を実現した電界放出素子を製造することができる。
【発明を実施するための最良の形態】
【0026】
本発明の実施例を、図1〜図9に基づいて説明する。図1(他の実施例においては図8(a))に示す断面図は、図10に示される開口部105を形成する方法、または図12に示す微小開口部の製造方法と同様に形成されるものである。
【0027】
ガラス基板11の上面にアルミ層で形成されるカーソード電極12をストライプ状に形成し、アモルファスシリコン(a−Si)層からなる抵抗層13をフォトリソグラフィ法等によってカソード電極12の層上に蒸着して形成し、さらに、第1絶縁層(SiOx)14を蒸着する。そして、その上に、フォトリソグラフィ法等によってストライプ状にしてゲート電極層(Nb)15を形成し、さらに、SiOxを蒸着して第2絶縁層16を形成する。その上に、Nbを蒸着して集束電極層17を、アルミ層からなるエッチングストッパ層18を基板全面に形成する。そして、ストライプ状のカソード電極12に囲まれた領域であるホール形成部19のエッチングストッパ層18、集束電極層17、第2絶縁層16を除去し、ゲート電極層15を露出させる。ここまでの製造方法は、エッチングストッパ層18の形成を除き、特許文献1、2、4に記載されている従来例としての製造方法と基本的に同様である。
【0028】
ただし、本実施例においては、エミッタが形成されるホールのホール径を0.1μmとするため第1絶縁層16は厚さ0.05μm、ゲート電極層15は厚さ0.05μmとしてある。これは、エミッタのアスペクト比(円錐底面の直径と高さの比率)は蒸着するエミッタ材料によって決まり、モリブデン(Mo)は1.0程度のためである。本発明によって製造される電界放出素子のホール径が縮小し電界強度が高くなることで、駆動電圧が低くなるので、抵抗層13、第1絶縁層14の厚さを薄くしても電子放出の均一性、絶縁性に問題はない。
【0029】
このようにホール形成部19が形成されたゲート電極層15の表面に、ナノパーティクル21を分散させたレジスト22をスピンコートにより被着して、マスク層20を形成する(図1)。
【0030】
ナノパーティクル(ナノ粒子)21は、特許文献3に記載のように、構成金属としては、Ag、Au、Cu、Pt、Pd、W、Ni、Ta、In、Sn、Zn、Cr、Fe、Co、及びSiがあり、酸で溶かすことができる金属製である。ナノパーティクルの粒径は、0.01〜0.1μm程度である。
【実施例1】
【0031】
図1〜図6に基づいて、本発明の実施例1を説明する。
以上説明したように形成されたホール形成部19が形成されて、ゲート電極15が露出した電界放出素子の基板10(以下、本基板10という。)のゲート電極15上にレジスト22を塗布して全面に、マスク層20を形成する。
【0032】
本実施例において、ナノパーティクル21は、タングステンWの平均粒径0.1μm程度のものを用いている。レジスト22は耐食性に優れたポジ高分子タイプのレジストを用いている。
ナノパーティクル21は、「ガス中蒸発法」で生成してレジスト22中に独立分散させる。
マスク層20は、ナノパーティクル21が独立分散されているレジスト22をスピンコートで基板10の全面に塗布して形成され、膜厚は0.2μmとしている(図1)。なお、マスク層20は、インクジェットにより必要箇所のみ塗布して形成してもよい。
レジスト22を塗布した後に、本基板10を100℃の温度で加熱して、2分間プリベークする。
【0033】
次に、このナノパーティクル21をマスクとして利用し、イオン照射により、レジスト22の変質及びナノパーティクル21の酸化を行なう。イオン照射は、イオンガン30によって酸素イオン31を放射し、加速電圧1500eV、電流密度145mA/cm2 の条件で行なう(図2)。
酸素イオンにより、マスク層20の表面を除去し、タングステンパーティクル21´を露出させ、さらに、タングステンパーティクル21´に酸素イオン31を照射して酸化させる。
【0034】
レジスト22´を0.1μm除去した時点でイオン照射を終了させる(図3)。
その後、本基板10を120℃で30分間ポストベークしてレジスト22´を硬化させる。
照射するイオンは、本実施例では、酸素イオンを用いたが、N2O 、H2O 等の酸化性ガスを用いることができる。
【0035】
本基板10を濃度10%の希硫酸(H2SO4)を満たした槽に浸漬し、ナノパーティクル21´を選択的に除去する。希硫酸は、タングステンのナノパーティクル21´を溶かすが、レジスト22´やガラス基板11には影響を与えることはない。
ナノパーティクル21´を除去した部分には、直径0.1μm以下の窪み24が残ったレジスト22´に形成される(図4)。なお、ホール形成部19の斜面部分は、イオンに入射方向に対して、傾斜面となるため、照射密度が低く、エッチング量は、底面部より少なくなる。
この薬液としては、ナノパーティクルを選択的に除去するものであれば良く、銀のナノパーティクルの場合にはリン酸・硝酸混合液若しくは塩酸系エッチャントが好適である。この他にもナノパーティクル21の材質としてNiの場合、薬液として、FeCl3 が用いられる。
この実施例では、タングステンパーティクルに対して希硫酸を用いる場合を示したが、インジュウム(In)パーティクルに対して、昆酸(H2O:HCl:HNO3=1:1:0.16)を用いても同様にホールを形成してもよい。
【0036】
そしてこの微小パターンの窪み24を利用して、ゲート電極15と絶縁層14をドライエッチングしてホール25を形成する。エッチングガスは、CF4 ・CHF3・Cl2 の混合ガスを用いる(図5)。なお、前記のようにホール形成部19の斜面部は、第2絶縁層16がエッチングされる場合もある。
【0037】
残存しているレジスト22´を剥離して、ホール形成部19の残存している絶縁層14´、ゲート電極層15´の間にホール25が形成され、ホール25にはカーソード電極層(抵抗層13、カソード電極12)が露出し、カーソード電極部が形成される(図6)。
この後は、図11(c)、図12(h)に記載されているような通常の工程、つまり、図6に示す本基板10のゲート電極15´の上に、Ni又はAlを本基板10に対して斜め方向から所定角度で斜め蒸着して、剥離層(図示なし、図11(c)の剥離層106に相当)を形成し、次に本基板10に対して垂直な方向から、剥離層及びホール25に向かって、エミッタ−材のMoを垂直蒸着し、エミッタ−26を形成する。この垂直蒸着により、剥離層の上にはMoの層(図示なし、図11(c)のMo層107に相当)が形成され、ホール25にはコーン状のエミッタ26が形成される。
この際、ホール25の上方は、円錐状に塞がれるため、エミッタ26も円錐状に成長し、ホール25の上方が塞がった後、剥離層をMo層とともに剥し、図7に示されるように、ホール25内にエミッタ26が形成された電界放出素子10を完成させ、更にそれを用いて、FEDを完成させる。ホール25は、平均径0.15μmで、FEDの1サブピクセル当たり500〜2000程度形成される。なお、剥離層を剥がすのと同時にエッチングストッパ18も剥がされる。
【0038】
本実施例では、ナノサイズのパーティクル(ナノパーティクル)をレジスト剤に分散させ、電極上に塗布し、この均一に配置されたナノパーティクルをマスクとして利用し、イオン照射を行ない、レジスト剤の変質及びナノパーティクルを酸化させ、その後、ナノパーティクルを選択的に除去できる薬液を用い、除去し、ナノパーティクルが除去された部分に形成された微小なパターンを利用して、サブミクロンのホール形状を形成する。エッチングストッパ層により、必要な箇所にホールを形成する。
高価なマスクアライナ等の装置を用いずにスピント型FEDの微小ホールを容易に形成できる。イオン照射は、イオンの量を精密に制御できるのでレジストを残しつつナノパーティクルを変質させる制御性が高く工程の再現性がよい。イオンを用いる加工方法は、RIE(反応性イオンエッチング)もあるが、RIEは多量のイオンを用いるので本発明のような制御を再現性良く行なうことは困難である。
光を用いた場合よりレジストパターンをきれいに形成できる。低電圧駆動、均一発光、表示品質の向上、長寿命が実現できる。ホール径と絶縁膜の厚さは比例関係にあるため、ホール径が小さくなると、絶縁膜を薄くできる。
【実施例2】
【0039】
実施例2を図8、図9を用いて説明する。
実施例1で説明した様に、ガラス基板11上にカソード電極12、抵抗層13を形成し、更に絶縁層14、ゲート電極15を形成し、ゲート電極15上に第2絶縁層16と集束電極17、エッチングストッパ層としてアルミ層18を形成し、そして、ホール形成部19に相当する部分のアルミ層18、集束電極17、第2絶縁層16を除去し、ゲート電極15の面を露出させた。
ゲート電極15上に、ナノパーティクル21が分散されているレジスト22をスピンコートで基板全面に塗布してマスク層20を形成し、膜厚は0.1μmとしている(図8(a))。
レジスト塗布後に100℃で2分間プリベークした。
【0040】
本実施例においては、ホール径を0.1μmとするため絶縁層は厚さ0.05μm、ゲート電極は厚さ0.05μmとした。ホール径が縮小し電界強度が高くなることで、駆動電圧も低くなるので、カソード電極、抵抗層その他の層の厚さも同様に薄くした。
【0041】
ナノパーティクル21は、銀(Ag)の平均粒径0.1μm程度の金属ナノパーティクルを用いた。レジスト22は耐蝕性に優れたポジ形高分子タイプのレジストを用いた。ナノパーティクルは「ガス中蒸発法」で生成して、レジスト中に独立分散させた。
【0042】
このレジスト22をマスクとして利用し、直接イオン放射31によるスパッタエッチングを行なう。材料によるスパッタエッチングレートの差を利用して、金属ナノパーティクル21が先にエッチングされ、微細なホールを有するマスク形状を形成する。
具体的にはレジスト22をマスクとして利用し、アルゴン(Ar)イオン31を加速電圧1500eV、電流密度145mA/cm2 の条件で照射した(図8(b))。
アルゴンイオンを照射した場合のレジスト22と銀のナノパーティクル21のエッチングレートは、銀の方が数倍高いので、レジスト22を残しつつ銀パーティクル21を除去する(図8(c))。
その後基板を120℃で30分間ポストベークしてレジストを硬化させた(図8(c))。
イオンはArガスを用いる。Ar以外として例えば、Xe、He、N2 等の不活性ガスやH2 、等の還元性ガス、O2 、N2O 、H2O 、等の酸化性ガスを用いることができる。
【0043】
その後、ナノパーティクルが除去された部分には、直径0.1μm以下の窪み24がレジスト23に形成される。この微小パターンを利用して、ゲート電極15と絶縁層14をドライエッチングしてホール25を形成した。エッチングガスは、CF4 ・CHF3 ・Cl2 の混合ガスを用いる(図9(b))。
レジスト23´を剥離して、カソード電極部が完成する。この後は、通常の工程により、FEDを完成させる。(図9(c))。
【0044】
この後は、実施例1において説明した如く、通常工程によりエミッタの蒸着等を行ないカソード基板を完成させ、更にそれを用いてFEDを完成させた。
この実施例では、銀パーティクルを用いる例を示したが、金(Au)等、アルゴン(Ar)イオンに対するエッチングレートの高い金属も同様に用いることができる。
本実施例においては、直接イオンによりナノパーティクルが分散されたマスクをエッチングし、材料のエッチング速度の違いを利用して金属パーティクル部が先に除去され微細なホールパターンを形成するようにする。
【0045】
高価なマスクアライナ等の装置を用いずにスピント型FEDの微小ホールを容易に形成できる。イオン照射中にナノパーティクルの除去を行うため、実施例1と比較して、金属ナノパーティクル除去等の工程が不要となる。
低電圧、均一発光、表示品質の向上、長寿命、プロセス、ホール径と絶縁膜の厚さは比例関係にあるため、ホール径が小さくなると、絶縁膜を薄くできる。
【図面の簡単な説明】
【0046】
【図1】本発明の実施例1の製造方法の工程1を示す断面図。
【図2】本発明の実施例1の製造方法の工程2を示す断面図。
【図3】本発明の実施例1の製造方法の工程3を示す断面図。
【図4】本発明の実施例1の製造方法の工程4を示す断面図。
【図5】本発明の実施例1の製造方法の工程5を示す断面図。
【図6】本発明の実施例1の製造方法の工程6を示す断面図。
【図7】本発明の製造方法で製造された電界放出素子の一部を断面で示した斜視図。
【図8】本発明の他の実施例の製造方法の工程1〜3を示す断面図。
【図9】本発明の他の実施例の製造方法の工程4〜6を示す断面図。
【図10】引用文献1に示される従来例の製造方法を示す断面図。
【図11】引用文献1に示される従来例の製造方法を示す断面図。
【図12】引用文献2に示される従来例の製造方法を示す断面図。
【符号の説明】
【0047】
11 ガラス基板、 12 カーソード電極、 13 抵抗層、
14 絶縁膜、 15 ゲート電極、 16 絶縁膜、
17 集束電極、 18 エッチングストッパ、19 ホール形成部
20 マスク層、 21 ナノパーティクル、22 レジスト、
25 ホール、 26 エミッタ、
【技術分野】
【0001】
本願発明は、電界電子放出型ディスプレイ等に用いる電界放出素子(Field Emission Element)の製造方法に関する。
【背景技術】
【0002】
近年、ディスプレイ装置は、ディスプレイを薄型化、省エネルギー型化とする方向に研究開発が進められ、フラットパネルデイスプレイ(FPD)、例えば液晶ディスプレイ、プラズマディスプレイ、電界電子放出型ディスプレイの開発・研究が行われている。
電界電子放出型ディスプレイ(Field Emission Display。以下、「FED」と略称する。)は、金属または半導体表面への印加電界強度を109[V/m]程度にすると、トンネル効果により電子が障壁を通過して、常温でも真空中に電子放出が行われる電界放出(Field Emission)という原理で電子を放出するもので、電界放出素子といわれている。
FEDは、他のFPDと比較して、少ない消費電力で、大型のフラットパネルを実現できるといわれているもので、自発光方式で、白色輝度、ピーク輝度も高く、大きなコントラストをとることができ、全方向の視野角を持ち、応答性も高速であるという利点を備えたものである。
【0003】
スピント型FEDは、カソード電極と、その上に形成された円錐形状の電子放出部であるエミッタと、エミッタの周辺の基板上に絶縁層(二酸化シリコンSiO2 )を挟んで引き出し電極であるゲート電極が積層されている構造とされ、真空中でカソード電極とゲート電極との間に電圧を印加することにより、その間に高電界を発生させ、電界放出の原理によってエミッタの先端より電子が放出されるものである。
【0004】
スピント(Spindt)型の電界放出素子は、絶縁基板上にカソード電極が形成されており、このカソード電極上に抵抗層、絶縁層及びゲート電極が順次形成されている。そして、絶縁層に形成された開口孔内にコーン状のエミッタが形成され、このエミッタの先端部分がゲート電極の開口部から臨んでいる。
【0005】
特許文献1に記載の電界放出素子は、絶縁層に形成された開口孔の口径をさらに小さくすることを目的とするもので、図10、図11にその製造工程を示し、ガラス等絶縁材料の基板100に形成したNb、Mo又はAl等のカソード導体121に、CVD(Chemical Vapor Deposition)法、スパッタ法、スピンコート法等により第1絶縁層131を積層形成し(図10(a))、その第1絶縁層131の上に感光膜を形成し、その感光膜に、フォトマスクアライナによってゲートホールをパターニングし、第1絶縁層131をエッチングしてゲートホール105を形成する(図10(b))。
【0006】
次に第1絶縁層131とゲートホール105内のカソード導体121の上に、CVD法、スパッタ法、スピンコート法等により第2絶縁層132を積層形成する(図10(c))。第2絶縁層132の層厚は、第1絶縁層131上で0.3μm、ゲートホール105の側壁面上で0.2μmである。ここで第1絶縁層131、第2絶縁層132には、SiN、SiOx、SiOF等を用いる。
【0007】
次に第2絶縁層132の上に、斜め蒸着によりNb又はMoを蒸着して、ゲート122を形成し(図10(d))、そのゲート122の上に、斜め蒸着によりNi又はAlを蒸着して剥離層106を形成する(図11(a))。
【0008】
次にRIE(Reactive Ion Etching)等の異方性ドライエッチングにより、ゲートホール105内のカソード導体121上の第2絶縁層を除去する(図11(b))。
【0009】
次に垂直蒸着により、剥離層106及びゲートホール105内のカソード導体121上に、エミッタ−材のMoを蒸着してMo層107とエミッタ104を形成し(図11(c))、剥離層106をMo層107とともに剥して、電界放出素子を完成し、ゲートホール105の口径は1μm以下になると記載されている。
する(図11(d))。
【0010】
一般に、スピント型FEDの構造において、エミッタとゲート電極との距離は、レジストパターンに設けられた穴の大きさにより決定されるため、多数の電子放出素子であるエミッタを再現性良く、均一に形成するには、リソグラフィ工程、エッチング工程の精度を上げる必要がある。
しかし、これらの技術は装置性能に大きく左右される上に、その制御は容易ではない。即ち、微細化に伴うエミッタの形状やゲート電極間距離のばらつきによる素子毎の電子放出特性のばらつきは製造上避けることができないという問題点がある。特に、大画面のFEDを製造する場合には、大きな基板上にエミッタを均一に形成することが困難であるため、エミッタの配列が均一に形成されていない場合には、画面の位置により電界電子放出特性が均一でなくなり、画像を良好に表示することが困難な場合も生じやすかった。
【0011】
特許文献2には、図12に示されているように、電界放出素子の製造方法について記載され、ガラス等の絶縁基板201の上面に約0.3μmの厚さでAl層202を全面に蒸着し、さらに約0.4μmの厚さでSnO2からなる抵抗層203を全面に蒸着して、これをフォトリソグラフィ法によってストライプ状にしてカソード電極204を形成し(図12(a))、
カソード電極204を含む絶縁基板201上にSiO2を1μmの厚さに蒸着して絶縁層205を形成し、その上にMoを0.5μmの厚さに蒸着してゲート電極層206を形成し(図12(b))、
ゲート電極層206の表面に、平均粒径が0.4μmのポリメチルメタクリレート(PMMA)の微粒子207を分散させて、ゲート電極層206上で各微粒子207どうしが接触せずに適当な間隔があくようにし(図12(c))、
絶縁基板201の全体を150℃に加熱して、微粒子207を軟化させ、自重でつぶれ、その底面は点でなく面でゲート電極層206と接するようにし(図12(d))、
【0012】
微粒子207を覆うように光架橋形レジスト208をゲート電極層206上にスピンコート法で被着させ、微粒子207とともにゲート電極層206上にマスク層209を形成し、マスク層209の全面に紫外線を露光してレジスト208を硬化させ、プラズマアッシングによって微粒子207の頂部のレジスト208のみを選択的に焼却除去し、微粒子207の頂部のみをレジスト208から露出させ((図12(e)))、
レジスト208を溶かさずに微粒子207のみを溶解する溶液を用いて現像し、微粒子207を除去して、レジスト208に、適当な間隔でほぼ一定の径の多数の微小孔210を広範囲にわたって形成する(図12(f))。
【0013】
微小孔210からゲート電極層206と絶縁層205をそれぞれケミカルエッチングし、ゲート電極層206にはH3PO4+HNO3 を用いてエッチングを行い、1μm径位の開口部206aを形成し、また、絶縁層205にはHFでサイドエッチングを行い、ゲート電極層206の開口部206aより大きい径の空洞を形成してホール211をつくり(図12(g))、
ゲート電極層206上に残ったレジスト208を溶剤で除去して、露光したゲート電極層206の表面を熱で酸化させ、0.2μm位の薄い酸化モリブデン(MnO3)からなる剥離層212を形成し、ゲート電極層206の上方から基板に対して垂直下方に向けてエミッタ材料213のMoを蒸着し、ホール211内にエミッタ214を形成し、その際、ゲート電極層206上にエミッタ材料213が積もるにつれて開口部206a上方の孔は次第に小さくなり、これに伴ってホール211内に入るエミッタ材料213の量も少なくなり、開口部206aが塞がるまで蒸着を行うと、ホール211内にはコーン形状のエミッタ214が形成され(図12(h))、
【0014】
剥離層212の酸化モリブデンは水溶性なので、これを水で溶かして不要なエミッタ材料213をゲート電極層206から剥離して、ゲート電極層206上にホトレジストを被着し、フォトリソグラフィ法によって前記カソード電極204と直交するストライプ状のパターンに加工し、ゲート電極215を形成する(図12(i))ことにより電界放出素子を形成することが記載されている。
【0015】
引用文献2に記載の電界放出素子によればカソード電極204とゲート電極215は互いに直交するストライプ状であり、両電極はマトリクスを構成し、コレクタに所定の電位を与えるとともに、カソード電極204とゲート電極215を適宜のタイミングで駆動すれば、絶縁基板201上の所望の領域にあるエミッタ群を選択して電子を放出させることができる。
【0016】
引用文献2に記載の製造方法は、レジストと微粒子からなるマスク層に露光した後、微粒子を除去することにより、ゲート電極の開口部とホールを形成する際の開口パターンとなる微小孔を形成することとなるので、高解像度の電子ビーム露光装置や光露光装置を用いなくても大面積基板においても正確で均一な孔径をもつサブミクロンのゲート孔加工ができ、しかも表示装置等に必要な大面積の電子源を量産性よく作製することができるとともに、蒸着効率及び均一性に問題のあるAlの斜め蒸着を行わなくても、サブミクロンのゲート孔を大面積基板上に量産性よく作製することができ、ゲート孔を広い面積の全面に一度に形成することができるので、製造時間を従来よりも大幅に短縮することができる。
【0017】
また、特許文献3には、金属ナノ粒子、及びその製造方法について記載され、金属ナノ粒子を含む分散液は、金属濃度が非常に高いので成膜回数を低減できるとともに、低温焼成処理によって十分実用的な導電率を達成できること、金属ナノ粒子の構成金属としては、Ag、Au、Cu、Pt、Pd、W、Ni、Ta、In、Sn、Zn、Cr、Fe、Co、及びSi等からなる群から選ばれた1種若しくは2種以上の金属又はこれら金属の少なくとも2種からなる合金であること、この金属ナノ粒子分散液は、例えば、電気電子工業等の分野でフラットパネルディスプレー等のディスプレー機器やプリント配線の分野で金属配線等の作製に用いられること等の記載がある。
【0018】
また、特許文献4には、陰極とこれに関連した抵抗被覆材がほぼ同一面になるように格子状の陰極を使用するので、破壊抵抗は抵抗被覆材の厚さに依存せず、カソード導体とマイクロチップ間の距離に依存し、従って、抵抗破壊を防ぐ為にはカソード導体とマイクロチップとの間に十分な距離を保つことで足り、その一方、抵抗被覆材により電子放出の均一効果を奏するように、絶縁支持体上にカソード導体として機能しかつ電子放出物質からなる多数のマイクロチップ(エミッタ)を担持する第1の一連の並列陰極線と、第1の並列陰極線と交差しかつグリッドとして機能する第2の並列陰極線が該第1の並列陰極線と電気的に絶縁されて設けられ、第1の並列陰極線と第2の並列陰極線とによって交差重ね合わせ領域が定義され、第2の並列陰極線には交差重ね合わせ領域にエミッタに臨む複数個の開口がそれぞれ形成され、第1の各並列陰極線は網目状の格子とされ、該網目状の格子は抵抗被覆材に接触され、エミッタは格子の網目の中央領域に配置されている電界放出素子が記載されている。
【0019】
【特許文献1】特開2003−303538号公報
【特許文献2】特開平4−196026号公報
【特許文献3】特開2005−81501号公報
【特許文献4】特許第2657984号公報
【発明の開示】
【発明が解決しようとする課題】
【0020】
スピント型FEDにおいては、ホール径の縮小化、高密度化を図ることにより、品質(画質)の向上と生産性を大きく改善することが可能となる。
ホール径の縮小化、高密度化を図るため、従来のフォトマスクアライナを利用した製造方法では、1μmのホール径が実際上限界であり、また、引用文献1に記載の電界放出素子の製造方法は、径1μm以下のホールを形成できる電界放出素子の製造方法を提供することを目的としたものであるが、大型のガラス基板に1μmの微細パターンを露光するには、特別な露光装置、高価なフォトマスクアライナを用いるものであること、露光のフィールドサイズはせいぜい50mm程度であり、スループットが低くいこと、ホールの形成工程とホール径の縮小工程が必要であるため、工程数が多いこと、ホール径が大きい場合、成膜時間、エッチング時間が長くなり、生産性が悪くなること、等の課題があった。
一方、電子ビーム露光装置やイオンビーム露光装置は、ゲートホールの口径を1μm以下にできるが、基板の上に一度にパターニングできる面積は狭いために(例えば1×1mm)、パターニング時間が長くなるという課題があった。
【0021】
また、例えば特許文献2に記載の電界放出素子の製造方法は、平均粒径0.4μm以下の微粒子を用いて、ホール径サブミクロンのホールを形成することを目的としたものであるが、その開口部の径は、0.6μm径のホールの形成が限度であった。
また、PMMAの微粒子を大型基板全面に凝集させずに均一に散布するのは困難であった。更に、ホールを基板上の必要箇所に選択的に形成する技術も開示されていなかった。
【0022】
本発明は、大きなガラス基板に、高い解像度で微小なホールをパターニングする製造方法、つまり、径0.2μm以下のホールを必要な箇所に、均一に、容易に形成する電界放出素子の製造方法を提供すること目的とする。
【課題を解決するための手段】
【0023】
本発明のスピント型電界放出素子の製造方法は、上記課題を解決するために、絶縁基板上にカソード電極層を形成する工程と、前記カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、レジストとナノサイズのパーティクルからなるマスク層を形成する工程と、前記マスク層にイオンを照射し表面を変質させる工程と、前記マスク層から前記ナノサイズのパーティクルを薬液処理により除去し、前記マスク層に微小なホールパターンを形成する工程と、前記微小なホールパターンから前記ゲート電極と前記絶縁層をエッチングしてホールを形成する工程と、前記マスク層を除去する工程と、前記ゲート電極の表面に剥離層を形成する工程と、前記ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、前記剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程とを有する。
【0024】
さらに、第2の発明は、ホールパターンを形成する工程として、前記マスク層にイオンを照射し前記ナノサイズのパーティクルと前記レジスト剤を直接エッチングし、エッチングレートの差を利用して前記マスク層に微小なホールパターンを形成する工程を有する。
【発明の効果】
【0025】
本発明の製造方法によれば、高価なマスクアライナ等の装置を用いずに、スピント型FEDの微小ホールを必要な箇所に、均一に、容易に形成でき、ホール径が小さくなるとホール径と絶縁膜の厚さは比例関係にあるため、絶縁膜を薄くすることができる。
また、イオン照射は、イオンの量を精密に制御できるのでレジストを残しつつナノパーティクルを変質させる制御性が高いため、工程の再現性がよく、効率よく微小ホールが形成され、さらに、光のように干渉することがないので、光を用いた場合よりレジストパターンをきれいに形成でき、その結果ホール形状も整った形に形成でき、
低電圧化、均一発光、表示品質の向上、長寿命化を実現した電界放出素子を製造することができる。
【発明を実施するための最良の形態】
【0026】
本発明の実施例を、図1〜図9に基づいて説明する。図1(他の実施例においては図8(a))に示す断面図は、図10に示される開口部105を形成する方法、または図12に示す微小開口部の製造方法と同様に形成されるものである。
【0027】
ガラス基板11の上面にアルミ層で形成されるカーソード電極12をストライプ状に形成し、アモルファスシリコン(a−Si)層からなる抵抗層13をフォトリソグラフィ法等によってカソード電極12の層上に蒸着して形成し、さらに、第1絶縁層(SiOx)14を蒸着する。そして、その上に、フォトリソグラフィ法等によってストライプ状にしてゲート電極層(Nb)15を形成し、さらに、SiOxを蒸着して第2絶縁層16を形成する。その上に、Nbを蒸着して集束電極層17を、アルミ層からなるエッチングストッパ層18を基板全面に形成する。そして、ストライプ状のカソード電極12に囲まれた領域であるホール形成部19のエッチングストッパ層18、集束電極層17、第2絶縁層16を除去し、ゲート電極層15を露出させる。ここまでの製造方法は、エッチングストッパ層18の形成を除き、特許文献1、2、4に記載されている従来例としての製造方法と基本的に同様である。
【0028】
ただし、本実施例においては、エミッタが形成されるホールのホール径を0.1μmとするため第1絶縁層16は厚さ0.05μm、ゲート電極層15は厚さ0.05μmとしてある。これは、エミッタのアスペクト比(円錐底面の直径と高さの比率)は蒸着するエミッタ材料によって決まり、モリブデン(Mo)は1.0程度のためである。本発明によって製造される電界放出素子のホール径が縮小し電界強度が高くなることで、駆動電圧が低くなるので、抵抗層13、第1絶縁層14の厚さを薄くしても電子放出の均一性、絶縁性に問題はない。
【0029】
このようにホール形成部19が形成されたゲート電極層15の表面に、ナノパーティクル21を分散させたレジスト22をスピンコートにより被着して、マスク層20を形成する(図1)。
【0030】
ナノパーティクル(ナノ粒子)21は、特許文献3に記載のように、構成金属としては、Ag、Au、Cu、Pt、Pd、W、Ni、Ta、In、Sn、Zn、Cr、Fe、Co、及びSiがあり、酸で溶かすことができる金属製である。ナノパーティクルの粒径は、0.01〜0.1μm程度である。
【実施例1】
【0031】
図1〜図6に基づいて、本発明の実施例1を説明する。
以上説明したように形成されたホール形成部19が形成されて、ゲート電極15が露出した電界放出素子の基板10(以下、本基板10という。)のゲート電極15上にレジスト22を塗布して全面に、マスク層20を形成する。
【0032】
本実施例において、ナノパーティクル21は、タングステンWの平均粒径0.1μm程度のものを用いている。レジスト22は耐食性に優れたポジ高分子タイプのレジストを用いている。
ナノパーティクル21は、「ガス中蒸発法」で生成してレジスト22中に独立分散させる。
マスク層20は、ナノパーティクル21が独立分散されているレジスト22をスピンコートで基板10の全面に塗布して形成され、膜厚は0.2μmとしている(図1)。なお、マスク層20は、インクジェットにより必要箇所のみ塗布して形成してもよい。
レジスト22を塗布した後に、本基板10を100℃の温度で加熱して、2分間プリベークする。
【0033】
次に、このナノパーティクル21をマスクとして利用し、イオン照射により、レジスト22の変質及びナノパーティクル21の酸化を行なう。イオン照射は、イオンガン30によって酸素イオン31を放射し、加速電圧1500eV、電流密度145mA/cm2 の条件で行なう(図2)。
酸素イオンにより、マスク層20の表面を除去し、タングステンパーティクル21´を露出させ、さらに、タングステンパーティクル21´に酸素イオン31を照射して酸化させる。
【0034】
レジスト22´を0.1μm除去した時点でイオン照射を終了させる(図3)。
その後、本基板10を120℃で30分間ポストベークしてレジスト22´を硬化させる。
照射するイオンは、本実施例では、酸素イオンを用いたが、N2O 、H2O 等の酸化性ガスを用いることができる。
【0035】
本基板10を濃度10%の希硫酸(H2SO4)を満たした槽に浸漬し、ナノパーティクル21´を選択的に除去する。希硫酸は、タングステンのナノパーティクル21´を溶かすが、レジスト22´やガラス基板11には影響を与えることはない。
ナノパーティクル21´を除去した部分には、直径0.1μm以下の窪み24が残ったレジスト22´に形成される(図4)。なお、ホール形成部19の斜面部分は、イオンに入射方向に対して、傾斜面となるため、照射密度が低く、エッチング量は、底面部より少なくなる。
この薬液としては、ナノパーティクルを選択的に除去するものであれば良く、銀のナノパーティクルの場合にはリン酸・硝酸混合液若しくは塩酸系エッチャントが好適である。この他にもナノパーティクル21の材質としてNiの場合、薬液として、FeCl3 が用いられる。
この実施例では、タングステンパーティクルに対して希硫酸を用いる場合を示したが、インジュウム(In)パーティクルに対して、昆酸(H2O:HCl:HNO3=1:1:0.16)を用いても同様にホールを形成してもよい。
【0036】
そしてこの微小パターンの窪み24を利用して、ゲート電極15と絶縁層14をドライエッチングしてホール25を形成する。エッチングガスは、CF4 ・CHF3・Cl2 の混合ガスを用いる(図5)。なお、前記のようにホール形成部19の斜面部は、第2絶縁層16がエッチングされる場合もある。
【0037】
残存しているレジスト22´を剥離して、ホール形成部19の残存している絶縁層14´、ゲート電極層15´の間にホール25が形成され、ホール25にはカーソード電極層(抵抗層13、カソード電極12)が露出し、カーソード電極部が形成される(図6)。
この後は、図11(c)、図12(h)に記載されているような通常の工程、つまり、図6に示す本基板10のゲート電極15´の上に、Ni又はAlを本基板10に対して斜め方向から所定角度で斜め蒸着して、剥離層(図示なし、図11(c)の剥離層106に相当)を形成し、次に本基板10に対して垂直な方向から、剥離層及びホール25に向かって、エミッタ−材のMoを垂直蒸着し、エミッタ−26を形成する。この垂直蒸着により、剥離層の上にはMoの層(図示なし、図11(c)のMo層107に相当)が形成され、ホール25にはコーン状のエミッタ26が形成される。
この際、ホール25の上方は、円錐状に塞がれるため、エミッタ26も円錐状に成長し、ホール25の上方が塞がった後、剥離層をMo層とともに剥し、図7に示されるように、ホール25内にエミッタ26が形成された電界放出素子10を完成させ、更にそれを用いて、FEDを完成させる。ホール25は、平均径0.15μmで、FEDの1サブピクセル当たり500〜2000程度形成される。なお、剥離層を剥がすのと同時にエッチングストッパ18も剥がされる。
【0038】
本実施例では、ナノサイズのパーティクル(ナノパーティクル)をレジスト剤に分散させ、電極上に塗布し、この均一に配置されたナノパーティクルをマスクとして利用し、イオン照射を行ない、レジスト剤の変質及びナノパーティクルを酸化させ、その後、ナノパーティクルを選択的に除去できる薬液を用い、除去し、ナノパーティクルが除去された部分に形成された微小なパターンを利用して、サブミクロンのホール形状を形成する。エッチングストッパ層により、必要な箇所にホールを形成する。
高価なマスクアライナ等の装置を用いずにスピント型FEDの微小ホールを容易に形成できる。イオン照射は、イオンの量を精密に制御できるのでレジストを残しつつナノパーティクルを変質させる制御性が高く工程の再現性がよい。イオンを用いる加工方法は、RIE(反応性イオンエッチング)もあるが、RIEは多量のイオンを用いるので本発明のような制御を再現性良く行なうことは困難である。
光を用いた場合よりレジストパターンをきれいに形成できる。低電圧駆動、均一発光、表示品質の向上、長寿命が実現できる。ホール径と絶縁膜の厚さは比例関係にあるため、ホール径が小さくなると、絶縁膜を薄くできる。
【実施例2】
【0039】
実施例2を図8、図9を用いて説明する。
実施例1で説明した様に、ガラス基板11上にカソード電極12、抵抗層13を形成し、更に絶縁層14、ゲート電極15を形成し、ゲート電極15上に第2絶縁層16と集束電極17、エッチングストッパ層としてアルミ層18を形成し、そして、ホール形成部19に相当する部分のアルミ層18、集束電極17、第2絶縁層16を除去し、ゲート電極15の面を露出させた。
ゲート電極15上に、ナノパーティクル21が分散されているレジスト22をスピンコートで基板全面に塗布してマスク層20を形成し、膜厚は0.1μmとしている(図8(a))。
レジスト塗布後に100℃で2分間プリベークした。
【0040】
本実施例においては、ホール径を0.1μmとするため絶縁層は厚さ0.05μm、ゲート電極は厚さ0.05μmとした。ホール径が縮小し電界強度が高くなることで、駆動電圧も低くなるので、カソード電極、抵抗層その他の層の厚さも同様に薄くした。
【0041】
ナノパーティクル21は、銀(Ag)の平均粒径0.1μm程度の金属ナノパーティクルを用いた。レジスト22は耐蝕性に優れたポジ形高分子タイプのレジストを用いた。ナノパーティクルは「ガス中蒸発法」で生成して、レジスト中に独立分散させた。
【0042】
このレジスト22をマスクとして利用し、直接イオン放射31によるスパッタエッチングを行なう。材料によるスパッタエッチングレートの差を利用して、金属ナノパーティクル21が先にエッチングされ、微細なホールを有するマスク形状を形成する。
具体的にはレジスト22をマスクとして利用し、アルゴン(Ar)イオン31を加速電圧1500eV、電流密度145mA/cm2 の条件で照射した(図8(b))。
アルゴンイオンを照射した場合のレジスト22と銀のナノパーティクル21のエッチングレートは、銀の方が数倍高いので、レジスト22を残しつつ銀パーティクル21を除去する(図8(c))。
その後基板を120℃で30分間ポストベークしてレジストを硬化させた(図8(c))。
イオンはArガスを用いる。Ar以外として例えば、Xe、He、N2 等の不活性ガスやH2 、等の還元性ガス、O2 、N2O 、H2O 、等の酸化性ガスを用いることができる。
【0043】
その後、ナノパーティクルが除去された部分には、直径0.1μm以下の窪み24がレジスト23に形成される。この微小パターンを利用して、ゲート電極15と絶縁層14をドライエッチングしてホール25を形成した。エッチングガスは、CF4 ・CHF3 ・Cl2 の混合ガスを用いる(図9(b))。
レジスト23´を剥離して、カソード電極部が完成する。この後は、通常の工程により、FEDを完成させる。(図9(c))。
【0044】
この後は、実施例1において説明した如く、通常工程によりエミッタの蒸着等を行ないカソード基板を完成させ、更にそれを用いてFEDを完成させた。
この実施例では、銀パーティクルを用いる例を示したが、金(Au)等、アルゴン(Ar)イオンに対するエッチングレートの高い金属も同様に用いることができる。
本実施例においては、直接イオンによりナノパーティクルが分散されたマスクをエッチングし、材料のエッチング速度の違いを利用して金属パーティクル部が先に除去され微細なホールパターンを形成するようにする。
【0045】
高価なマスクアライナ等の装置を用いずにスピント型FEDの微小ホールを容易に形成できる。イオン照射中にナノパーティクルの除去を行うため、実施例1と比較して、金属ナノパーティクル除去等の工程が不要となる。
低電圧、均一発光、表示品質の向上、長寿命、プロセス、ホール径と絶縁膜の厚さは比例関係にあるため、ホール径が小さくなると、絶縁膜を薄くできる。
【図面の簡単な説明】
【0046】
【図1】本発明の実施例1の製造方法の工程1を示す断面図。
【図2】本発明の実施例1の製造方法の工程2を示す断面図。
【図3】本発明の実施例1の製造方法の工程3を示す断面図。
【図4】本発明の実施例1の製造方法の工程4を示す断面図。
【図5】本発明の実施例1の製造方法の工程5を示す断面図。
【図6】本発明の実施例1の製造方法の工程6を示す断面図。
【図7】本発明の製造方法で製造された電界放出素子の一部を断面で示した斜視図。
【図8】本発明の他の実施例の製造方法の工程1〜3を示す断面図。
【図9】本発明の他の実施例の製造方法の工程4〜6を示す断面図。
【図10】引用文献1に示される従来例の製造方法を示す断面図。
【図11】引用文献1に示される従来例の製造方法を示す断面図。
【図12】引用文献2に示される従来例の製造方法を示す断面図。
【符号の説明】
【0047】
11 ガラス基板、 12 カーソード電極、 13 抵抗層、
14 絶縁膜、 15 ゲート電極、 16 絶縁膜、
17 集束電極、 18 エッチングストッパ、19 ホール形成部
20 マスク層、 21 ナノパーティクル、22 レジスト、
25 ホール、 26 エミッタ、
【特許請求の範囲】
【請求項1】
絶縁基板上にカソード電極層を形成する工程と、
前記カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、
レジストとナノサイズのパーティクルからなるマスク層を形成する工程と、
前記マスク層にイオンを照射し表面を酸化させる工程と、
前記マスク層から前記ナノサイズのパーティクルを薬液処理により除去し、前記マスク層に微小なホールパターンを形成する工程と、
前記微小なホールパターンから前記ゲート電極と前記絶縁層をエッチングしてホールを形成する工程と、
前記マスク層を除去する工程と、
前記ゲート電極の表面に剥離層を形成する工程と、
前記ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、
前記剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程と
を有するスピント型電界放出素子の製造方法。
【請求項2】
前記マスク層は、インクジェット方式を用いて、選択的に必要部分に形成することを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
【請求項3】
前記ナノサイズのパーティクルが金属材料であることを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
【請求項4】
前記ナノサイズのパーティクルをガス中蒸発法で生成してレジストに独立分散させて塗布し、前記マスク層とすることを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
【請求項5】
前記ナノサイズのパーティクルをイオンにより酸化させることを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
【請求項6】
前記マスク層を形成する前に、エッチングストッパ層を形成する工程を有し、前記ホールを選択的に形成することを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
【請求項7】
絶縁基板上にカソード電極層を形成する工程と、
前記カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、
レジストにナノサイズのパーティクルからなるマスク層を形成する工程と、
前記マスク層にイオンを照射し前記ナノサイズのパーティクルと前記レジスト剤を直接エッチングし、エッチングレートの差を利用して前記マスク層に微小なホールパターンを形成する工程と、
前記微小なホールパターンからゲート電極と絶縁層をエッチングしてホールを形成する工程と
前記レジストを除去する工程と、
前記ゲート電極の表面に剥離層を形成する工程と、
前記ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、
前記剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程と
を有するスピント型電界放出素子の製造方法。
【請求項8】
前記ナノサイズのパーティクルが金属材料であることを特徴とする請求項7に記載のスピント型電界放出素子の製造方法。
【請求項9】
前記ナノサイズのパーティクルをレジストに分散させて塗布し、前記マスク層とすることを特徴とする請求項7に記載のスピント型電界放出素子の製造方法。
【請求項10】
前記ナノサイズのパーティクルと前記レジスト剤を直接イオンによりエッチングすることを特徴とする請求項7に記載のスピント型電界放出素子の製造方法。
【請求項11】
前記酸化させたナノサイズのパーティクルを選択的に除去することを特徴とする請求項7に記載のスピント型電界放出素子の製造方法。
【請求項1】
絶縁基板上にカソード電極層を形成する工程と、
前記カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、
レジストとナノサイズのパーティクルからなるマスク層を形成する工程と、
前記マスク層にイオンを照射し表面を酸化させる工程と、
前記マスク層から前記ナノサイズのパーティクルを薬液処理により除去し、前記マスク層に微小なホールパターンを形成する工程と、
前記微小なホールパターンから前記ゲート電極と前記絶縁層をエッチングしてホールを形成する工程と、
前記マスク層を除去する工程と、
前記ゲート電極の表面に剥離層を形成する工程と、
前記ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、
前記剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程と
を有するスピント型電界放出素子の製造方法。
【請求項2】
前記マスク層は、インクジェット方式を用いて、選択的に必要部分に形成することを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
【請求項3】
前記ナノサイズのパーティクルが金属材料であることを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
【請求項4】
前記ナノサイズのパーティクルをガス中蒸発法で生成してレジストに独立分散させて塗布し、前記マスク層とすることを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
【請求項5】
前記ナノサイズのパーティクルをイオンにより酸化させることを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
【請求項6】
前記マスク層を形成する前に、エッチングストッパ層を形成する工程を有し、前記ホールを選択的に形成することを特徴とする請求項1に記載のスピント型電界放出素子の製造方法。
【請求項7】
絶縁基板上にカソード電極層を形成する工程と、
前記カソード電極層を含む絶縁基板上に絶縁層とゲート電極層を順次積層させて形成する工程と、
レジストにナノサイズのパーティクルからなるマスク層を形成する工程と、
前記マスク層にイオンを照射し前記ナノサイズのパーティクルと前記レジスト剤を直接エッチングし、エッチングレートの差を利用して前記マスク層に微小なホールパターンを形成する工程と、
前記微小なホールパターンからゲート電極と絶縁層をエッチングしてホールを形成する工程と
前記レジストを除去する工程と、
前記ゲート電極の表面に剥離層を形成する工程と、
前記ホール内に向けてエミッタ材料を蒸着することによってホール内にエミッタを形成する工程と、
前記剥離層を除去することにより、この剥離層上に被着したエミッタ材料を除去する工程と
を有するスピント型電界放出素子の製造方法。
【請求項8】
前記ナノサイズのパーティクルが金属材料であることを特徴とする請求項7に記載のスピント型電界放出素子の製造方法。
【請求項9】
前記ナノサイズのパーティクルをレジストに分散させて塗布し、前記マスク層とすることを特徴とする請求項7に記載のスピント型電界放出素子の製造方法。
【請求項10】
前記ナノサイズのパーティクルと前記レジスト剤を直接イオンによりエッチングすることを特徴とする請求項7に記載のスピント型電界放出素子の製造方法。
【請求項11】
前記酸化させたナノサイズのパーティクルを選択的に除去することを特徴とする請求項7に記載のスピント型電界放出素子の製造方法。
【図1】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【図2】
【図3】
【図4】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図11】
【図12】
【公開番号】特開2007−287403(P2007−287403A)
【公開日】平成19年11月1日(2007.11.1)
【国際特許分類】
【出願番号】特願2006−111516(P2006−111516)
【出願日】平成18年4月14日(2006.4.14)
【出願人】(000201814)双葉電子工業株式会社 (201)
【出願人】(000231464)株式会社アルバック (1,740)
【Fターム(参考)】
【公開日】平成19年11月1日(2007.11.1)
【国際特許分類】
【出願日】平成18年4月14日(2006.4.14)
【出願人】(000201814)双葉電子工業株式会社 (201)
【出願人】(000231464)株式会社アルバック (1,740)
【Fターム(参考)】
[ Back to top ]