高電圧スイッチ制御回路とそれを用いたＸ線装置
【課題】
多様な電圧条件においても安定した回路動作が可能な高電圧スイッチ制御回路を提供する。
【解決手段】
本発明の高電圧スイッチ制御回路は、直列接続される複数の半導体スイッチと、前記半導体スイッチ間に並列接続される第1のコンデンサと、前記第1のコンデンサ毎に直列接続される第1の電流制限手段と、前記複数の半導体スイッチのうち一の半導体スイッチを導通制御することで残余の半導体スイッチの導通を制御させる制御回路と、を有する高電圧スイッチ制御回路において、前記半導体スイッチ間に並列接続され、前記第1のコンデンサと別設される第2のコンデンサと、前記第2のコンデンサ毎に直列接続される第2の電流制限手段と、を備える。
多様な電圧条件においても安定した回路動作が可能な高電圧スイッチ制御回路を提供する。
【解決手段】
本発明の高電圧スイッチ制御回路は、直列接続される複数の半導体スイッチと、前記半導体スイッチ間に並列接続される第1のコンデンサと、前記第1のコンデンサ毎に直列接続される第1の電流制限手段と、前記複数の半導体スイッチのうち一の半導体スイッチを導通制御することで残余の半導体スイッチの導通を制御させる制御回路と、を有する高電圧スイッチ制御回路において、前記半導体スイッチ間に並列接続され、前記第1のコンデンサと別設される第2のコンデンサと、前記第2のコンデンサ毎に直列接続される第2の電流制限手段と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電力用半導体スイッチング素子のターンオフ時の急峻な電圧変化を抑制する機能の改良技術を搭載した高電圧スイッチ制御回路とそれを用いたX線装置に関する。
【背景技術】
【０００２】
近年、X線装置のX線検出器には、半導体を材料とするフラットパネルディテクタ(「FPD」と称される)が多く用いられている。FPDではX線曝射後にX線検出データを読み出すための読出期間が必要である。このX線検出データの読出期間を確保するため、X線源からのX線の照射を断続するパルスX線と称するX線照射方式が採用されている。パルスX線照射方式では、X線源へ供給される高電圧電源の電圧(「管電圧」という)の波形がパルス状となる。
【０００３】
ところで、パルスX線では、X線の照射状態から停止状態へ切り替わっても暫くの間、X線源への電圧供給が完全に断たれることがなく、低エネルギーのX線を照射し続ける「波尾」と称する現象が起きることが知られている。「波尾」現象の長時間化は、被検体への無効被曝、X線画像の画質低下などの影響が懸念される。そこで、X線源の「波尾遮断」は、上記波尾をできるだけ早期に遮断する技術として採用される。波尾遮断技術の一例は、特許文献1に開示される。
上記開示技術では、直列接続体の電力用半導体スイッチング素子の導通が、所定値以上となるようなヒシテリシス特性手段を設け、X線管での微放電などで誤作動を防止している。
【０００４】
【特許文献１】特開2001-284095号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記開示技術では、急峻な電圧変化の場合など多様な電圧条件においても安定した回路動作ができないという未解決の問題が残っていた。
【０００６】
本発明の目的は、多様な電圧条件においても安定した回路動作が可能な高電圧スイッチ制御回路とそれを用いたX線装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の高電圧スイッチ制御回路は、直列接続される複数の半導体スイッチと、前記半導体スイッチ間に並列接続される第1のコンデンサと、前記第1のコンデンサ毎に直列接続される第1の電流制限手段と、前記複数の半導体スイッチのうち一の半導体スイッチを導通制御することで残余の半導体スイッチの導通を制御させる制御回路と、を有する高電圧スイッチ制御回路において、前記半導体スイッチ間に並列接続され、前記第1のコンデンサと別設される第2のコンデンサと、前記第2のコンデンサ毎に直列接続される第2の電流制限手段と、を備えたことを特徴とする。
【０００８】
また、本発明のX線装置は、単相交流電源に接続され交流電圧を直流電圧に変換する整流器と、前記変換された直流電圧を高周波交流電圧に変換するインバータと、前記変換された高周波交流電圧を昇圧する高電圧変圧器と、前記昇圧された高周波交流高電圧を直流高電圧に変換する高電圧整流器と、前記変換された直流高電圧が供給されるX線管と、前記高電圧整流器に並列接続される波尾遮断手段と、前記X線管の曝射信号により前記波尾遮断手段に含まれる高電圧スイッチ手段を制御する制御手段と、を備えたX線装置において、前記高電圧スイッチ手段は、上記高電圧スイッチ制御回路であることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、多様な電圧条件においても安定した回路動作が可能な高電圧スイッチ制御回路とそれを用いたX線装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を実施するための最良の形態について添付図面を用いて説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１１】
図1は、本発明の各実施形態で共通するX線装置の構成例を示す図である。
本発明のX線装置は、図1に示されるように、次に示す各構成要素から構成されている。整流器11は、単相交流電源10に接続され、単相交流電源10から供給される商用の交流電圧を直流電圧に変換する。平滑コンデンサ12は、整流器11に接続され、整流器11によって変換された直流電圧に含まれる脈動成分を除去し、平滑化する。インバータ回路13は、平滑コンデンサ12に接続され、平滑コンデンサ12によって平滑化された直流電圧を高周波交流電圧に変換する。高電圧変圧器14は、インバータ回路13に接続され、インバータ回路13によって変換された高周波交流電圧を昇圧する。高電圧整流器15は、高電圧変圧器14に接続され、高電圧変圧器14によって昇圧された高周波交流電圧を整流して直流高電圧に変換する。高電圧コンデンサ16は、高電圧整流器15に接続され、高電圧整流器15によって変換された直流高電圧に含まれる脈動成分を除去し、平滑化する。X線管装置17は、高電圧コンデンサ16と接続され、高電圧コンデンサ16によって平滑化された直流高電圧が供給され、X線を曝射する。制御回路18は、X線管装置17にX線曝射を指令するものである。ここでは、X線曝射指令の信号であるX線曝射信号19が制御回路18から出力されるものとする。波尾遮断回路1は、高電圧コンデンサ16に並列接続され、X線管装置17に供給された直流高電圧、すなわち波尾を遮断する。
【００１２】
｛実施形態1｝
図2は、波尾遮断回路1の構成の一例で実施形態1を示す図である。
ここでは、半導体スイッチはMOS-FET(Metal Oxide SilicON Field Effect TranSiStor)スイッチが複数段直列接続されて形成される。複数段直列接続されるスイッチはS(1)〜S(n)(nは正の整数)とする。スイッチS(1)は、最もカソード(K)側に配置され、スイッチS(1)のゲート、ソース間に駆動信号5が与えられてスイッチS(1)の導通が制御される。スイッチS(2)は、スイッチ S(1)のドレイン側に直列に接続され、スイッチS(3)は、スイッチ S(2)のドレイン側に直列に接続され、…スイッチS(n)は、スイッチ S(n-1)のドレイン側に直列に接続される。スイッチS(2)〜スイッチS(n)は、スイッチS(1)の動作に追従動作するように制御される。ツェナーダイオードDza(2)〜Dza(n)は、スイッチS(1)に順次直列接続された他の各スイッチS(2)〜S(n-1)のソース、ゲート間にそれぞれ接続される。
【００１３】
第一の電流制限手段 Rg(1)〜Rg(n)には、アノード(A)側がスイッチS(3)〜S(n)のゲート側となるように、ダイオードDa(1)〜Da(n)を並列接続している。第一のコンデンサ Cb(1)〜Cb(n)には、各スイッチに印加される電圧が分圧されるようにバランス抵抗 Rb(1)〜Rb(n)が並列接続される。ダイオードDLは、スイッチ S(n)のアノード(A)側に直列接続され、逆電流を防止する。そして、放電抵抗RDはこの場合、ダイオードDLの更にアノード(A)側に直接接続され、 X線管装置17からの放電電流を消費する。
【００１４】
また、スイッチS(1)〜S(n)のドレイン、ソース間には、第二のコンデンサ Cs(1)〜Cs(n)と第二の電流制限手段 Rs(1)〜Rs(n)とからなる直列回路が接続される。それぞれ同様の記号で示されたS、Cb、CS、Rg、Rb、Da、Dzaなどの素子の電気特性は、それぞれほぼ同一である。
【００１５】
次に、高電圧スイッチ回路3の動作について説明する。スイッチS(1)は、そのゲート、ソース間に与えられる駆動信号5が正でないとき、遮断状態である。他のスイッチS(2)〜S(n)は、スイッチS(1)に追従して動作するため、スイッチS(1)と同様に遮断状態である。
【００１６】
つまり、スイッチS(1)〜S(n)が全て遮断状態であるため、高電圧スイッチ回路3はオフ状態である。オフ状態の高電圧スイッチ回路3はアノード(A)−カソード(K)間に電圧が印加されると、バランス抵抗 Rb(1)〜Rb(n)によって印加された電圧が分圧されて、それぞれのコンデンサCb(1)〜Cb(n)にはほぼ均等に電圧が充電される。スイッチS(1)〜S(n)にもほぼ均等に電圧が分担される。
【００１７】
次に、スイッチS(1)のゲート、ソース間に与えられる駆動信号5を正とすると、スイッチS(1)は導通が開始される。この導通開始により第一のコンデンサ Cb (1)の電荷は第一の電流制限手段 Rg(1)、スイッチS(2)のゲート、ソース、及びS(1)のドレイン、ソースを介して放電が開始される。第二のコンデンサ Cs(1)の電荷は、放電開始されると、第二の電流制限手段 Rs(1)及びスイッチS(1)のドレイン、ソースを介して放電が開始される。この放電開始により、スイッチS(2)のゲート、ソース間にスイッチS(2)は、導通開始のために十分な電圧が印加される。この電圧の印加により、スイッチS(2)は導通が開始される。
【００１８】
なお、ツェナーダイオードDza(2)はスイッチS(2)のゲート、ソース間の電圧が所定値以下に抑制される。スイッチS(3)〜S(n)は、スイッチS(2)と同様にして順次導通が開始され、スイッチS(1)〜S(n)は、オン状態となる。
【００１９】
スイッチS(1)のゲート、ソース間に与えられる駆動信号5を負にすると、スイッチS(1)は遮断状態となって電流が流れなくなる。このとき、アノード(A)―カソード(K)間に電圧が印加されると、電流がスイッチS(2)のソース、ゲートとダイオードDa(1)〜Da(n)および第一のコンデンサ Cb (1)と、第二の電流制限手段 Rs(1)及び第二のコンデンサ Cs(1)を通して流れる。スイッチS(2)のゲート、ソース間に蓄えられた電荷は放電されるとスイッチS(2)は遮断状態となる。スイッチS(3)〜S(n)は、スイッチS(2)と同様にして順次遮断状態となり、スイッチS(1)〜S(n)は、オフ状態となる。
【００２０】
次に管電圧の変動と誤作動の要因について図3を用いて説明する。図3は実施形態1を示す図2のスイッチに存在する接合容量をコンデンサに置換し、漏れ電流を抵抗に置換した等価回路である。具体的に符号を付けて説明すると、各スイッチにはドレイン、ソース間に接合容量 Coss(1)〜Coss(n)や、各スイッチがオフ時にも漏れ電流が存在し、漏れ電流は抵抗 Rdss(1)〜Rdss(n)に置換できる。
【００２１】
高電圧スイッチ回路3がオフ状態であって、アノード(A)―カソード(K)間に安定した電圧が供給されている場合、スイッチS(1)〜S(n)にはバランス抵抗 Rb(1)〜Rb(n)に電流が流れる。これらバランス抵抗Rb(1)〜Rb(n)の分圧作用によって、それぞれの第一のコンデンサCb(1)〜Cb(n)やスイッチS(1)〜S(n)にほぼ均等に電圧が分担される。このとき、ツェナーダイオードDza(2)〜Dza(n)に流れる電流によってスイッチS(2)〜S(n)のゲート、ソース間にツェナーダイオードDza(2)〜Dza(n)の順方向に負の電位が生じる。この負の電位はツェナーダイオードDza(2)〜Dza(n)により生じる電圧降下に等しく、スイッチS(2)〜S(n)の遮断状態が強固なものとしている。
【００２２】
また、管電圧を上昇しても、管電圧が安定している場合の電流の他にスイッチの接合容量 Coss(1)〜Coss(n)や、第一のコンデンサ Cb (1)〜Cb(n)への充電と第二のコンデンサ Cs(1)〜Cs(n)への充電電流が追加されるのみである。このとき、スイッチ S(2)〜S(n)の遮断状態は変化せず、従ってスイッチS(1)〜S(n)のオフ状態が維持できる。
【００２３】
ところが、アノード(A)―カソード(K)間に印加される電圧が負方向に変化し、スイッチS(1)〜S(n)に蓄えられている電圧よりも低くなった場合を考えると、逆電流を防止するダイオードDLが遮断され、電流が流れなくなる。この結果、スイッチS(1)〜S(n)の内部にあるCR回路から放電が始まる。ここで、CR回路とは、第一のコンデンサ Cb (1)〜Cb(n)、第二のコンデンサ Cs(1)〜Cs(n)および各スイッチのドレイン、ソース間の接合容量 Coss(1)〜Coss(n)、バランス抵抗 Rb(1)〜Rb(n)および各スイッチの漏れ電流に置き換えた抵抗 Rdss(1)〜Rdss(n)から構成される。また、仮にCb (1)〜Cb(n)の放電時定数が Coss(1)〜Coss(n)の放電時定数よりも長かった場合を考慮する。この場合、Cb (1)〜Cb(n)の電位はCoss(1)〜Coss(n)の電位よりも大きくなり、その差の電位がスイッチS(2)〜S(n)のゲート、ソースを充電してスイッチ S(2)〜S(n)が導通を開始するのに十分な電圧が印加されてスイッチを誤作動させる虞がある。
【００２４】
そこで、本実施形態では、第二のコンデンサ Cs(1)〜Cs(n)と第2の電流制限手段とが直列接続された第2の放電時定数制御回路を追加する。これによって、この放電時定数が長くなるので、高電圧スイッチ3の誤作動防止が可能となる。
【００２５】
図3について具体的な数値を持って説明する。例えば、複数段直列接続されるスイッチは、50kVの電圧を100直列接続したスイッチによって遮断するように設計する。その他、各数値は次にとおりとする。
【００２６】
波尾を遮断する抵抗は100kΩ、波尾遮断を持続すべき時間を20mSとする。スイッチの出力接合容量Cossは125pF、漏れ電流200μA(ドレインーソース間電圧500V当り)とする。Rdss=2.5MΩ、スイッチを導通させるためのゲート電圧は4〜15Vとする。バランス抵抗Rb(1)〜Rb(n)は、500kΩ以上とする。なぜならば、バランス抵抗Rb(1)〜Rb(n)は、常に電流が流れるため損失が大きいから、0.5W(バランス抵抗の数1個当たり)以下に抑える必要があるためである。
【００２７】
第一のコンデンサCb(1)〜Cb(n)は20nF以上の容量とする。なぜならば、波尾遮断動作時のゲート電圧を保持するためには、第一のコンデンサCb(1)〜Cb(n)の電位をその時間ゲート電圧範囲とする放電時定数が10mS以上必要であり、Cb(1)〜Cb(n)の放電は主にバランス抵抗 Rb(1)〜Rb(n)によるためである。
【００２８】
また、各スイッチの出力接合容量Cossの放電時定数は、125pF×2.5MΩ=0.3mS程度しかなく、Cb (1)〜Cb(n)の放電時定数10mSに比べて短いため、誤作動の虞がある。この誤作動の解消のため、第二のコンデンサ Cs(1)〜Cs(n)を追加する。
【００２９】
本実施形態によれば、多様な電圧条件においても安定した回路動作が可能なX線装置を提供することができる。また、実施形態1の特有の効果は、例えば、 CSを4nFの容量で追加した場合、この放電時定数は4nF×2.5MΩ=10mSとなり、各スイッチの出力接合容量Cossと合わせれば、Cbの放電時定数よりも長くすることができる。このような放電時定数の長時間化により誤作動を防止することができる。
【００３０】
スイッチS(1)〜S(n)は、逆電流を防止するダイオードDLには接合容量が存在する。このためスイッチS(1)〜S(n)に逆向きの電流が流れてしまう虞もある。前述したのと同様に、アノード(A)―カソード(K)間に印加される電圧が負方向に変化し、スイッチS(1)〜S(n)に蓄えられている電圧よりも低くなった場合を考えると、その電位差はダイオードDLに逆に印加され、ダイオードDLの接合容量に逆方向に充電される。この電流はスイッチS(1)〜S(n)から逆方向に流れる電流によって供給される。すなわち、各スイッチのドレイン、ソース間の接合容量Coss(1)〜Coss(n)と、第ニのコンデンサCs(1)〜Cs(n)を放電する電流によって供給される。そして、この電流による電圧の変化は、これらの容量の比によって決定される。すなわち、ダイオードDLの接合容量と、各スイッチのドレイン、ソース間の接合容量Coss(1)〜Coss(n)と第ニのコンデンサCs(1)〜Cs(n)の合成容量との比である。
【００３１】
ここで、前述と同様に具体的数値を用いて説明する。ダイオードDLの接合容量は4pFとし、各スイッチのドレイン、ソース間の接合容量Coss(1)〜Coss(n)と第ニのコンデンサCs(1)〜Cs(n)の合成容量は、41.25pFである。
【００３２】
従って、スイッチS(1)〜S(n)のアノード(A)―カソード(K)間に印加されていた電圧E0が時間tでE1に低下した場合、ダイオードDL(D)―カソード(K)間の電位がE2に低下したとすると、各スイッチのドレイン、ソース間の接合容量Coss(1)〜Coss(n)と第ニのコンデンサCs(1)〜Cs(n)の合成容量Coから放電した電流io = Co * ( E0 - E2) / t 、ダイオードDLの接合容量から放電した電流iDL = CDL * ( E2 - E1) / t 、であり、io = iDL なので、Co / CDL = ( E2 - E1) / ( E0 - E2) である。E0 = 50kVからE1 = 40kV に10kV低下した場合、E2 = ( Co * E0 + CDL * E1 ) / ( Co + CDL ) = 49.12kVとなって、0.88kV低下する。このように、各スイッチのドレイン、ソース間の接合容量Coss(1)〜Coss(n)と第ニのコンデンサCs(1)〜Cs(n)に蓄えられた電荷は、前述のスイッチの漏れ電流に置き換えた抵抗Rdss(1)〜Rdss(n)による放電以上の早さの時定数で放電することになる。このため、前述の計算による第ニのコンデンサCSの容量よりも大きくしなければ誤作動が想定される。この誤作動を防止するためには、X線管などの負荷での最短の放電時定数と、逆電流を防止するダイオードDLの接合容量などから計算した各スイッチのドレイン、ソース間の接合容量Coss(1)〜Coss(n)と第二のコンデンサCs(1)〜Cs(n)に蓄えられた電荷の放電時定数を、波尾遮断動作時のゲート電圧を保持するための第一のコンデンサCb(1)〜Cb(n)の放電時定数よりも長くする必要がある。
【００３３】
｛実施形態2｝
図4は、波尾遮断回路1の構成の一例で実施形態2を示す図である。実施形態2では、実施形態1の回路に、ヒステリシス特性手段として各スイッチS(1)〜S(n)のゲートとゲート抵抗間に配置するツェナーダイオードDzb(1)〜Dzb(n)を接続したものである。
【００３４】
これによって、実施形態2によれば、多様な電圧条件においても安定した回路動作が可能なX線装置を提供することができる。また、実施形態2の特有の効果は、例えばX線管装置17の部分放電などによるアノード(A)−カソード(K)間の急激な低下を検出しないことによって、X線管装置17からの微小な放電に伴って発生するノイズによるスイッチの誤作動を防止することで、高電圧スイッチ回路の信頼性を向上することができる。
【００３５】
｛実施形態3｝
図5は、波尾遮断回路1の構成の一例で実施形態3を示す図である。実施形態3では、実施形態1で示した回路の第二のコンデンサ Cs(1)〜Cs(n)と、スイッチS(1)〜S(n)のドレインとカソード(K)などのアース電位へ接続した例である。この例ではアース電位に接続したが、アース電位ではなく筐体などのカソード(K)に接続してもよい。
【００３６】
本実施形態によれば、多様な電圧条件においても安定した回路動作が可能なX線装置を提供することができる。実施形態3の特有の効果は、筐体などとの間に生成される浮遊容量をこの第二のコンデンサ Cs(1)〜Cs(n)として利用し、回路素子数の低減が可能になる。
【００３７】
｛実施形態4｝
図6は、波尾遮断回路1の構成の一例で実施形態4を示す図である。実施形態4では、図6に示されるように、スイッチS(1)〜S(n)は、スイッチS(1)のゲート、ソース間に駆動信号5を正にし、スイッチS(1)を導通とすることによって、第一のコンデンサCb(1)〜Cb(n)に蓄えられた電荷が順次スイッチS(2)〜S(n)のゲート、ソース間に電圧を与えて高電圧スイッチ回路がオン状態となるように制御される。
【００３８】
これによって、実施形態4によれば、多様な電圧条件においても安定した回路動作が可能なX線装置を提供することができる。実施形態4の特有の効果は、第2のコンデンサCs(1)〜Cs(n)に電荷を蓄えることによって、スイッチS(1)〜S(n)に印加される電圧の放電時定数を第一のコンデンサCb(1)〜Cb(n)の放電時定数よりも長く設定することができる。この設定により、高電圧スイッチの誤作動を防止することができる。
【００３９】
｛実施形態5｝
図7は、波尾遮断回路1の構成の一例で実施形態5を示す図である。実施形態5では、図7に示されるように、スイッチS(1)よりもカソード(K)側に放電抵抗RD‘を増設したものである。以降で説明する浮遊容量CSは、第二のコンデンサと等価である。
【００４０】
ここで、浮遊容量Cs(0)の充電電圧は、スイッチS(1)の導通と同時に瞬時に放電する。このとき、スイッチS(1)の内部抵抗で多少放電されるが、ほとんどの充電電圧は残りの浮遊容量Cs(1)〜Cs(n)に分担・充電される。スイッチS(2)が導通したときも浮遊容量Cs(1)の充電電圧は放電されるが、ほとんどの充電電圧は浮遊容量Cs(2)〜Cs(n)に分担・充電される。つまり、スイッチS(1)〜S(n)が順次導通され、その部分の浮遊容量Cs(0)〜Cs(n)が放電していく分、スイッチS(1)〜S(n)が導通してない部分の浮遊容量Cs(0)〜Cs(n)の何れかに充電される電圧は増加していく。その結果、Cs(0)〜Cs(n)の何れかの充電電圧が、スイッチS(1)〜S(n)の定格電圧を超えていると、1秒間に十数〜数十回行っている波尾切断の動作において、スイッチS(n)の寿命が短くなる場合がある。そこで、スイッチS(1)とカソード(K)間に、放電抵抗RD‘を接続することで、各々のスイッチS(1)〜S(n)に存在する浮遊容量CSがスイッチS(1)〜S(n)の導通と同時に放電したときに放電抵抗RD‘を経由し放電される。
【００４１】
これによって、実施形態5の特有の効果は、導通していないスイッチSに存在する浮遊容量CSに充電される電圧を軽減できる。
【００４２】
｛実施形態6｝
図8は、波尾遮断回路1の構成の一例で実施形態6を示す図である。実施形態6では、図8に示されるように、実施形態5の回路構成に加えて、隣接するスイッチ間に放電抵抗RDを増設したものである。
【００４３】
ここで、浮遊容量CSに充電されている電圧は、アノード側により近い程、高くなるので、固定のインピーダンス値をもつ放電抵抗RDでは、浮遊容量CSの充電電圧を放電しきれない場合がある。
【００４４】
そこで、隣接するスイッチ間に放電抵抗RDを増設することにより、放電電流は二つの放電抵抗RDが加算されたインピーダンスで放電される。最終段のスイッチS(n)が導通した場合に、放電電流はそれぞれのスイッチに接続される放電抵抗RDが全て加算されたインピーダンスで放電される。
【００４５】
これによって、実施形態6の特有の効果は、導通していないスイッチSに存在する浮遊容量CSに充電される電圧を軽減できる。また、放電抵抗が分散され、同時に発熱源も波尾切断装置1の筐体内に分散されるため、筐体壁面による放熱効果も向上できる。
【００４６】
｛実施形態7｝
図9は、波尾遮断回路1の構成の一例で実施形態7を示す図である。実施形態7では、図9に示されるように、実施形態5の回路構成に加えて、波尾切断回路の接続をアノード(A)−カソード(K)間からアノード(A)−アース間及びアース−カソード(K)間に変更したものである。
【００４７】
これによって、実施形態7の特有の効果は、導通していないスイッチSに存在する浮遊容量CSに充電される電圧を軽減できる。また、浮遊容量による放電電流がアースに流れるので、ノイズによる影響も低減され、信頼性向上となる。
【００４８】
｛実施形態8｝
図10は、波尾遮断回路1の構成の一例で実施形態8を示す図である。実施形態8では、図10に示されるように、実施形態6の回路構成に加えて、波尾切断回路の接続をアノード(A)−カソード(K)間からアノード(A)−アース間及びアース−カソード(K)間に変更したものである。
【００４９】
これによって、実施形態8の特有の効果は、導通していないスイッチSに存在する浮遊容量CSに充電される電圧を軽減できる。また、スイッチをアノード、カソードに分けて同時にスイッチング動作をさせているため、高電圧スイッチの全てがONするのに図8の回路に対して半分に時間が短縮される。そのため、実施形態6に比べて放電抵抗の値を調整して放電効率を向上させることが可能となる。
【００５０】
上記実施形態において、コンデンサCs(1)〜Cs(n)に直列に抵抗 Rs(1)〜Rs(n)を図示した。抵抗はCs(1)〜Cs(n)の電荷をスイッチS(1)〜S(n)が短絡した場合の短絡電流を抑制するために挿入される。このため、必ずしも抵抗である必要もなく、スイッチS(1)〜S(n)の内部インピーダンスや短絡耐量が許容されれば省略が可能である。
【００５１】
また、スイッチS(1)〜S(n)をMOS-FETで示したが、必ずしもその必要はなく、直列接続によって順次駆動可能な高電圧スイッチを構成できる半導体スイッチング素子であれば良い。
【図面の簡単な説明】
【００５２】
【図１】本発明の各実施形態での高電圧スイッチ回路を用いたインバータ式X線装置の構成図。
【図２】本発明の実施形態1の高電圧スイッチ回路例の説明図。
【図３】図3の高電圧スイッチ回路の等価回路の説明図。
【図４】本発明の実施形態2の高電圧スイッチ回路例の説明図。
【図５】本発明の実施形態3の高電圧スイッチ回路例の説明図。
【図６】本発明の実施形態4の高電圧スイッチ回路例の説明図。
【図７】本発明の実施形態5の高電圧スイッチ回路例の説明図。
【図８】本発明の実施形態6の高電圧スイッチ回路例の説明図。
【図９】本発明の実施形態7の高電圧スイッチ回路例の説明図。
【図１０】本発明の実施形態8の高電圧スイッチ回路例の説明図。
【符号の説明】
【００５３】
1 波尾遮断回路、2 電流制限手段、3 高電圧スイッチ回路、4 駆動回路、5 駆動信号、10 単相交流電源、11 整流器、12 (低圧側)コンデンサ、13 インバータ回路、14 高電圧変圧器、15 高電圧整流器、16 高電圧コンデンサ、17 X線管装置、18 制御回路、19 曝射信号、S(1)〜S(n) 半導体スイッチ、Cs(0)〜Cs(n) 第2のコンデンサ(浮遊容量も含む)、Rs(1)〜Rs(n) 第2の電流制御手段(抵抗)。
【技術分野】
【０００１】
本発明は、電力用半導体スイッチング素子のターンオフ時の急峻な電圧変化を抑制する機能の改良技術を搭載した高電圧スイッチ制御回路とそれを用いたX線装置に関する。
【背景技術】
【０００２】
近年、X線装置のX線検出器には、半導体を材料とするフラットパネルディテクタ(「FPD」と称される)が多く用いられている。FPDではX線曝射後にX線検出データを読み出すための読出期間が必要である。このX線検出データの読出期間を確保するため、X線源からのX線の照射を断続するパルスX線と称するX線照射方式が採用されている。パルスX線照射方式では、X線源へ供給される高電圧電源の電圧(「管電圧」という)の波形がパルス状となる。
【０００３】
ところで、パルスX線では、X線の照射状態から停止状態へ切り替わっても暫くの間、X線源への電圧供給が完全に断たれることがなく、低エネルギーのX線を照射し続ける「波尾」と称する現象が起きることが知られている。「波尾」現象の長時間化は、被検体への無効被曝、X線画像の画質低下などの影響が懸念される。そこで、X線源の「波尾遮断」は、上記波尾をできるだけ早期に遮断する技術として採用される。波尾遮断技術の一例は、特許文献1に開示される。
上記開示技術では、直列接続体の電力用半導体スイッチング素子の導通が、所定値以上となるようなヒシテリシス特性手段を設け、X線管での微放電などで誤作動を防止している。
【０００４】
【特許文献１】特開2001-284095号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
上記開示技術では、急峻な電圧変化の場合など多様な電圧条件においても安定した回路動作ができないという未解決の問題が残っていた。
【０００６】
本発明の目的は、多様な電圧条件においても安定した回路動作が可能な高電圧スイッチ制御回路とそれを用いたX線装置を提供することにある。
【課題を解決するための手段】
【０００７】
上記目的を達成するため、本発明の高電圧スイッチ制御回路は、直列接続される複数の半導体スイッチと、前記半導体スイッチ間に並列接続される第1のコンデンサと、前記第1のコンデンサ毎に直列接続される第1の電流制限手段と、前記複数の半導体スイッチのうち一の半導体スイッチを導通制御することで残余の半導体スイッチの導通を制御させる制御回路と、を有する高電圧スイッチ制御回路において、前記半導体スイッチ間に並列接続され、前記第1のコンデンサと別設される第2のコンデンサと、前記第2のコンデンサ毎に直列接続される第2の電流制限手段と、を備えたことを特徴とする。
【０００８】
また、本発明のX線装置は、単相交流電源に接続され交流電圧を直流電圧に変換する整流器と、前記変換された直流電圧を高周波交流電圧に変換するインバータと、前記変換された高周波交流電圧を昇圧する高電圧変圧器と、前記昇圧された高周波交流高電圧を直流高電圧に変換する高電圧整流器と、前記変換された直流高電圧が供給されるX線管と、前記高電圧整流器に並列接続される波尾遮断手段と、前記X線管の曝射信号により前記波尾遮断手段に含まれる高電圧スイッチ手段を制御する制御手段と、を備えたX線装置において、前記高電圧スイッチ手段は、上記高電圧スイッチ制御回路であることを特徴とする。
【発明の効果】
【０００９】
本発明によれば、多様な電圧条件においても安定した回路動作が可能な高電圧スイッチ制御回路とそれを用いたX線装置を提供することができる。
【発明を実施するための最良の形態】
【００１０】
以下、本発明を実施するための最良の形態について添付図面を用いて説明する。なお、発明の実施の形態を説明するための全図において、同一機能を有するものは同一符号を付け、その繰り返しの説明は省略する。
【００１１】
図1は、本発明の各実施形態で共通するX線装置の構成例を示す図である。
本発明のX線装置は、図1に示されるように、次に示す各構成要素から構成されている。整流器11は、単相交流電源10に接続され、単相交流電源10から供給される商用の交流電圧を直流電圧に変換する。平滑コンデンサ12は、整流器11に接続され、整流器11によって変換された直流電圧に含まれる脈動成分を除去し、平滑化する。インバータ回路13は、平滑コンデンサ12に接続され、平滑コンデンサ12によって平滑化された直流電圧を高周波交流電圧に変換する。高電圧変圧器14は、インバータ回路13に接続され、インバータ回路13によって変換された高周波交流電圧を昇圧する。高電圧整流器15は、高電圧変圧器14に接続され、高電圧変圧器14によって昇圧された高周波交流電圧を整流して直流高電圧に変換する。高電圧コンデンサ16は、高電圧整流器15に接続され、高電圧整流器15によって変換された直流高電圧に含まれる脈動成分を除去し、平滑化する。X線管装置17は、高電圧コンデンサ16と接続され、高電圧コンデンサ16によって平滑化された直流高電圧が供給され、X線を曝射する。制御回路18は、X線管装置17にX線曝射を指令するものである。ここでは、X線曝射指令の信号であるX線曝射信号19が制御回路18から出力されるものとする。波尾遮断回路1は、高電圧コンデンサ16に並列接続され、X線管装置17に供給された直流高電圧、すなわち波尾を遮断する。
【００１２】
｛実施形態1｝
図2は、波尾遮断回路1の構成の一例で実施形態1を示す図である。
ここでは、半導体スイッチはMOS-FET(Metal Oxide SilicON Field Effect TranSiStor)スイッチが複数段直列接続されて形成される。複数段直列接続されるスイッチはS(1)〜S(n)(nは正の整数)とする。スイッチS(1)は、最もカソード(K)側に配置され、スイッチS(1)のゲート、ソース間に駆動信号5が与えられてスイッチS(1)の導通が制御される。スイッチS(2)は、スイッチ S(1)のドレイン側に直列に接続され、スイッチS(3)は、スイッチ S(2)のドレイン側に直列に接続され、…スイッチS(n)は、スイッチ S(n-1)のドレイン側に直列に接続される。スイッチS(2)〜スイッチS(n)は、スイッチS(1)の動作に追従動作するように制御される。ツェナーダイオードDza(2)〜Dza(n)は、スイッチS(1)に順次直列接続された他の各スイッチS(2)〜S(n-1)のソース、ゲート間にそれぞれ接続される。
【００１３】
第一の電流制限手段 Rg(1)〜Rg(n)には、アノード(A)側がスイッチS(3)〜S(n)のゲート側となるように、ダイオードDa(1)〜Da(n)を並列接続している。第一のコンデンサ Cb(1)〜Cb(n)には、各スイッチに印加される電圧が分圧されるようにバランス抵抗 Rb(1)〜Rb(n)が並列接続される。ダイオードDLは、スイッチ S(n)のアノード(A)側に直列接続され、逆電流を防止する。そして、放電抵抗RDはこの場合、ダイオードDLの更にアノード(A)側に直接接続され、 X線管装置17からの放電電流を消費する。
【００１４】
また、スイッチS(1)〜S(n)のドレイン、ソース間には、第二のコンデンサ Cs(1)〜Cs(n)と第二の電流制限手段 Rs(1)〜Rs(n)とからなる直列回路が接続される。それぞれ同様の記号で示されたS、Cb、CS、Rg、Rb、Da、Dzaなどの素子の電気特性は、それぞれほぼ同一である。
【００１５】
次に、高電圧スイッチ回路3の動作について説明する。スイッチS(1)は、そのゲート、ソース間に与えられる駆動信号5が正でないとき、遮断状態である。他のスイッチS(2)〜S(n)は、スイッチS(1)に追従して動作するため、スイッチS(1)と同様に遮断状態である。
【００１６】
つまり、スイッチS(1)〜S(n)が全て遮断状態であるため、高電圧スイッチ回路3はオフ状態である。オフ状態の高電圧スイッチ回路3はアノード(A)−カソード(K)間に電圧が印加されると、バランス抵抗 Rb(1)〜Rb(n)によって印加された電圧が分圧されて、それぞれのコンデンサCb(1)〜Cb(n)にはほぼ均等に電圧が充電される。スイッチS(1)〜S(n)にもほぼ均等に電圧が分担される。
【００１７】
次に、スイッチS(1)のゲート、ソース間に与えられる駆動信号5を正とすると、スイッチS(1)は導通が開始される。この導通開始により第一のコンデンサ Cb (1)の電荷は第一の電流制限手段 Rg(1)、スイッチS(2)のゲート、ソース、及びS(1)のドレイン、ソースを介して放電が開始される。第二のコンデンサ Cs(1)の電荷は、放電開始されると、第二の電流制限手段 Rs(1)及びスイッチS(1)のドレイン、ソースを介して放電が開始される。この放電開始により、スイッチS(2)のゲート、ソース間にスイッチS(2)は、導通開始のために十分な電圧が印加される。この電圧の印加により、スイッチS(2)は導通が開始される。
【００１８】
なお、ツェナーダイオードDza(2)はスイッチS(2)のゲート、ソース間の電圧が所定値以下に抑制される。スイッチS(3)〜S(n)は、スイッチS(2)と同様にして順次導通が開始され、スイッチS(1)〜S(n)は、オン状態となる。
【００１９】
スイッチS(1)のゲート、ソース間に与えられる駆動信号5を負にすると、スイッチS(1)は遮断状態となって電流が流れなくなる。このとき、アノード(A)―カソード(K)間に電圧が印加されると、電流がスイッチS(2)のソース、ゲートとダイオードDa(1)〜Da(n)および第一のコンデンサ Cb (1)と、第二の電流制限手段 Rs(1)及び第二のコンデンサ Cs(1)を通して流れる。スイッチS(2)のゲート、ソース間に蓄えられた電荷は放電されるとスイッチS(2)は遮断状態となる。スイッチS(3)〜S(n)は、スイッチS(2)と同様にして順次遮断状態となり、スイッチS(1)〜S(n)は、オフ状態となる。
【００２０】
次に管電圧の変動と誤作動の要因について図3を用いて説明する。図3は実施形態1を示す図2のスイッチに存在する接合容量をコンデンサに置換し、漏れ電流を抵抗に置換した等価回路である。具体的に符号を付けて説明すると、各スイッチにはドレイン、ソース間に接合容量 Coss(1)〜Coss(n)や、各スイッチがオフ時にも漏れ電流が存在し、漏れ電流は抵抗 Rdss(1)〜Rdss(n)に置換できる。
【００２１】
高電圧スイッチ回路3がオフ状態であって、アノード(A)―カソード(K)間に安定した電圧が供給されている場合、スイッチS(1)〜S(n)にはバランス抵抗 Rb(1)〜Rb(n)に電流が流れる。これらバランス抵抗Rb(1)〜Rb(n)の分圧作用によって、それぞれの第一のコンデンサCb(1)〜Cb(n)やスイッチS(1)〜S(n)にほぼ均等に電圧が分担される。このとき、ツェナーダイオードDza(2)〜Dza(n)に流れる電流によってスイッチS(2)〜S(n)のゲート、ソース間にツェナーダイオードDza(2)〜Dza(n)の順方向に負の電位が生じる。この負の電位はツェナーダイオードDza(2)〜Dza(n)により生じる電圧降下に等しく、スイッチS(2)〜S(n)の遮断状態が強固なものとしている。
【００２２】
また、管電圧を上昇しても、管電圧が安定している場合の電流の他にスイッチの接合容量 Coss(1)〜Coss(n)や、第一のコンデンサ Cb (1)〜Cb(n)への充電と第二のコンデンサ Cs(1)〜Cs(n)への充電電流が追加されるのみである。このとき、スイッチ S(2)〜S(n)の遮断状態は変化せず、従ってスイッチS(1)〜S(n)のオフ状態が維持できる。
【００２３】
ところが、アノード(A)―カソード(K)間に印加される電圧が負方向に変化し、スイッチS(1)〜S(n)に蓄えられている電圧よりも低くなった場合を考えると、逆電流を防止するダイオードDLが遮断され、電流が流れなくなる。この結果、スイッチS(1)〜S(n)の内部にあるCR回路から放電が始まる。ここで、CR回路とは、第一のコンデンサ Cb (1)〜Cb(n)、第二のコンデンサ Cs(1)〜Cs(n)および各スイッチのドレイン、ソース間の接合容量 Coss(1)〜Coss(n)、バランス抵抗 Rb(1)〜Rb(n)および各スイッチの漏れ電流に置き換えた抵抗 Rdss(1)〜Rdss(n)から構成される。また、仮にCb (1)〜Cb(n)の放電時定数が Coss(1)〜Coss(n)の放電時定数よりも長かった場合を考慮する。この場合、Cb (1)〜Cb(n)の電位はCoss(1)〜Coss(n)の電位よりも大きくなり、その差の電位がスイッチS(2)〜S(n)のゲート、ソースを充電してスイッチ S(2)〜S(n)が導通を開始するのに十分な電圧が印加されてスイッチを誤作動させる虞がある。
【００２４】
そこで、本実施形態では、第二のコンデンサ Cs(1)〜Cs(n)と第2の電流制限手段とが直列接続された第2の放電時定数制御回路を追加する。これによって、この放電時定数が長くなるので、高電圧スイッチ3の誤作動防止が可能となる。
【００２５】
図3について具体的な数値を持って説明する。例えば、複数段直列接続されるスイッチは、50kVの電圧を100直列接続したスイッチによって遮断するように設計する。その他、各数値は次にとおりとする。
【００２６】
波尾を遮断する抵抗は100kΩ、波尾遮断を持続すべき時間を20mSとする。スイッチの出力接合容量Cossは125pF、漏れ電流200μA(ドレインーソース間電圧500V当り)とする。Rdss=2.5MΩ、スイッチを導通させるためのゲート電圧は4〜15Vとする。バランス抵抗Rb(1)〜Rb(n)は、500kΩ以上とする。なぜならば、バランス抵抗Rb(1)〜Rb(n)は、常に電流が流れるため損失が大きいから、0.5W(バランス抵抗の数1個当たり)以下に抑える必要があるためである。
【００２７】
第一のコンデンサCb(1)〜Cb(n)は20nF以上の容量とする。なぜならば、波尾遮断動作時のゲート電圧を保持するためには、第一のコンデンサCb(1)〜Cb(n)の電位をその時間ゲート電圧範囲とする放電時定数が10mS以上必要であり、Cb(1)〜Cb(n)の放電は主にバランス抵抗 Rb(1)〜Rb(n)によるためである。
【００２８】
また、各スイッチの出力接合容量Cossの放電時定数は、125pF×2.5MΩ=0.3mS程度しかなく、Cb (1)〜Cb(n)の放電時定数10mSに比べて短いため、誤作動の虞がある。この誤作動の解消のため、第二のコンデンサ Cs(1)〜Cs(n)を追加する。
【００２９】
本実施形態によれば、多様な電圧条件においても安定した回路動作が可能なX線装置を提供することができる。また、実施形態1の特有の効果は、例えば、 CSを4nFの容量で追加した場合、この放電時定数は4nF×2.5MΩ=10mSとなり、各スイッチの出力接合容量Cossと合わせれば、Cbの放電時定数よりも長くすることができる。このような放電時定数の長時間化により誤作動を防止することができる。
【００３０】
スイッチS(1)〜S(n)は、逆電流を防止するダイオードDLには接合容量が存在する。このためスイッチS(1)〜S(n)に逆向きの電流が流れてしまう虞もある。前述したのと同様に、アノード(A)―カソード(K)間に印加される電圧が負方向に変化し、スイッチS(1)〜S(n)に蓄えられている電圧よりも低くなった場合を考えると、その電位差はダイオードDLに逆に印加され、ダイオードDLの接合容量に逆方向に充電される。この電流はスイッチS(1)〜S(n)から逆方向に流れる電流によって供給される。すなわち、各スイッチのドレイン、ソース間の接合容量Coss(1)〜Coss(n)と、第ニのコンデンサCs(1)〜Cs(n)を放電する電流によって供給される。そして、この電流による電圧の変化は、これらの容量の比によって決定される。すなわち、ダイオードDLの接合容量と、各スイッチのドレイン、ソース間の接合容量Coss(1)〜Coss(n)と第ニのコンデンサCs(1)〜Cs(n)の合成容量との比である。
【００３１】
ここで、前述と同様に具体的数値を用いて説明する。ダイオードDLの接合容量は4pFとし、各スイッチのドレイン、ソース間の接合容量Coss(1)〜Coss(n)と第ニのコンデンサCs(1)〜Cs(n)の合成容量は、41.25pFである。
【００３２】
従って、スイッチS(1)〜S(n)のアノード(A)―カソード(K)間に印加されていた電圧E0が時間tでE1に低下した場合、ダイオードDL(D)―カソード(K)間の電位がE2に低下したとすると、各スイッチのドレイン、ソース間の接合容量Coss(1)〜Coss(n)と第ニのコンデンサCs(1)〜Cs(n)の合成容量Coから放電した電流io = Co * ( E0 - E2) / t 、ダイオードDLの接合容量から放電した電流iDL = CDL * ( E2 - E1) / t 、であり、io = iDL なので、Co / CDL = ( E2 - E1) / ( E0 - E2) である。E0 = 50kVからE1 = 40kV に10kV低下した場合、E2 = ( Co * E0 + CDL * E1 ) / ( Co + CDL ) = 49.12kVとなって、0.88kV低下する。このように、各スイッチのドレイン、ソース間の接合容量Coss(1)〜Coss(n)と第ニのコンデンサCs(1)〜Cs(n)に蓄えられた電荷は、前述のスイッチの漏れ電流に置き換えた抵抗Rdss(1)〜Rdss(n)による放電以上の早さの時定数で放電することになる。このため、前述の計算による第ニのコンデンサCSの容量よりも大きくしなければ誤作動が想定される。この誤作動を防止するためには、X線管などの負荷での最短の放電時定数と、逆電流を防止するダイオードDLの接合容量などから計算した各スイッチのドレイン、ソース間の接合容量Coss(1)〜Coss(n)と第二のコンデンサCs(1)〜Cs(n)に蓄えられた電荷の放電時定数を、波尾遮断動作時のゲート電圧を保持するための第一のコンデンサCb(1)〜Cb(n)の放電時定数よりも長くする必要がある。
【００３３】
｛実施形態2｝
図4は、波尾遮断回路1の構成の一例で実施形態2を示す図である。実施形態2では、実施形態1の回路に、ヒステリシス特性手段として各スイッチS(1)〜S(n)のゲートとゲート抵抗間に配置するツェナーダイオードDzb(1)〜Dzb(n)を接続したものである。
【００３４】
これによって、実施形態2によれば、多様な電圧条件においても安定した回路動作が可能なX線装置を提供することができる。また、実施形態2の特有の効果は、例えばX線管装置17の部分放電などによるアノード(A)−カソード(K)間の急激な低下を検出しないことによって、X線管装置17からの微小な放電に伴って発生するノイズによるスイッチの誤作動を防止することで、高電圧スイッチ回路の信頼性を向上することができる。
【００３５】
｛実施形態3｝
図5は、波尾遮断回路1の構成の一例で実施形態3を示す図である。実施形態3では、実施形態1で示した回路の第二のコンデンサ Cs(1)〜Cs(n)と、スイッチS(1)〜S(n)のドレインとカソード(K)などのアース電位へ接続した例である。この例ではアース電位に接続したが、アース電位ではなく筐体などのカソード(K)に接続してもよい。
【００３６】
本実施形態によれば、多様な電圧条件においても安定した回路動作が可能なX線装置を提供することができる。実施形態3の特有の効果は、筐体などとの間に生成される浮遊容量をこの第二のコンデンサ Cs(1)〜Cs(n)として利用し、回路素子数の低減が可能になる。
【００３７】
｛実施形態4｝
図6は、波尾遮断回路1の構成の一例で実施形態4を示す図である。実施形態4では、図6に示されるように、スイッチS(1)〜S(n)は、スイッチS(1)のゲート、ソース間に駆動信号5を正にし、スイッチS(1)を導通とすることによって、第一のコンデンサCb(1)〜Cb(n)に蓄えられた電荷が順次スイッチS(2)〜S(n)のゲート、ソース間に電圧を与えて高電圧スイッチ回路がオン状態となるように制御される。
【００３８】
これによって、実施形態4によれば、多様な電圧条件においても安定した回路動作が可能なX線装置を提供することができる。実施形態4の特有の効果は、第2のコンデンサCs(1)〜Cs(n)に電荷を蓄えることによって、スイッチS(1)〜S(n)に印加される電圧の放電時定数を第一のコンデンサCb(1)〜Cb(n)の放電時定数よりも長く設定することができる。この設定により、高電圧スイッチの誤作動を防止することができる。
【００３９】
｛実施形態5｝
図7は、波尾遮断回路1の構成の一例で実施形態5を示す図である。実施形態5では、図7に示されるように、スイッチS(1)よりもカソード(K)側に放電抵抗RD‘を増設したものである。以降で説明する浮遊容量CSは、第二のコンデンサと等価である。
【００４０】
ここで、浮遊容量Cs(0)の充電電圧は、スイッチS(1)の導通と同時に瞬時に放電する。このとき、スイッチS(1)の内部抵抗で多少放電されるが、ほとんどの充電電圧は残りの浮遊容量Cs(1)〜Cs(n)に分担・充電される。スイッチS(2)が導通したときも浮遊容量Cs(1)の充電電圧は放電されるが、ほとんどの充電電圧は浮遊容量Cs(2)〜Cs(n)に分担・充電される。つまり、スイッチS(1)〜S(n)が順次導通され、その部分の浮遊容量Cs(0)〜Cs(n)が放電していく分、スイッチS(1)〜S(n)が導通してない部分の浮遊容量Cs(0)〜Cs(n)の何れかに充電される電圧は増加していく。その結果、Cs(0)〜Cs(n)の何れかの充電電圧が、スイッチS(1)〜S(n)の定格電圧を超えていると、1秒間に十数〜数十回行っている波尾切断の動作において、スイッチS(n)の寿命が短くなる場合がある。そこで、スイッチS(1)とカソード(K)間に、放電抵抗RD‘を接続することで、各々のスイッチS(1)〜S(n)に存在する浮遊容量CSがスイッチS(1)〜S(n)の導通と同時に放電したときに放電抵抗RD‘を経由し放電される。
【００４１】
これによって、実施形態5の特有の効果は、導通していないスイッチSに存在する浮遊容量CSに充電される電圧を軽減できる。
【００４２】
｛実施形態6｝
図8は、波尾遮断回路1の構成の一例で実施形態6を示す図である。実施形態6では、図8に示されるように、実施形態5の回路構成に加えて、隣接するスイッチ間に放電抵抗RDを増設したものである。
【００４３】
ここで、浮遊容量CSに充電されている電圧は、アノード側により近い程、高くなるので、固定のインピーダンス値をもつ放電抵抗RDでは、浮遊容量CSの充電電圧を放電しきれない場合がある。
【００４４】
そこで、隣接するスイッチ間に放電抵抗RDを増設することにより、放電電流は二つの放電抵抗RDが加算されたインピーダンスで放電される。最終段のスイッチS(n)が導通した場合に、放電電流はそれぞれのスイッチに接続される放電抵抗RDが全て加算されたインピーダンスで放電される。
【００４５】
これによって、実施形態6の特有の効果は、導通していないスイッチSに存在する浮遊容量CSに充電される電圧を軽減できる。また、放電抵抗が分散され、同時に発熱源も波尾切断装置1の筐体内に分散されるため、筐体壁面による放熱効果も向上できる。
【００４６】
｛実施形態7｝
図9は、波尾遮断回路1の構成の一例で実施形態7を示す図である。実施形態7では、図9に示されるように、実施形態5の回路構成に加えて、波尾切断回路の接続をアノード(A)−カソード(K)間からアノード(A)−アース間及びアース−カソード(K)間に変更したものである。
【００４７】
これによって、実施形態7の特有の効果は、導通していないスイッチSに存在する浮遊容量CSに充電される電圧を軽減できる。また、浮遊容量による放電電流がアースに流れるので、ノイズによる影響も低減され、信頼性向上となる。
【００４８】
｛実施形態8｝
図10は、波尾遮断回路1の構成の一例で実施形態8を示す図である。実施形態8では、図10に示されるように、実施形態6の回路構成に加えて、波尾切断回路の接続をアノード(A)−カソード(K)間からアノード(A)−アース間及びアース−カソード(K)間に変更したものである。
【００４９】
これによって、実施形態8の特有の効果は、導通していないスイッチSに存在する浮遊容量CSに充電される電圧を軽減できる。また、スイッチをアノード、カソードに分けて同時にスイッチング動作をさせているため、高電圧スイッチの全てがONするのに図8の回路に対して半分に時間が短縮される。そのため、実施形態6に比べて放電抵抗の値を調整して放電効率を向上させることが可能となる。
【００５０】
上記実施形態において、コンデンサCs(1)〜Cs(n)に直列に抵抗 Rs(1)〜Rs(n)を図示した。抵抗はCs(1)〜Cs(n)の電荷をスイッチS(1)〜S(n)が短絡した場合の短絡電流を抑制するために挿入される。このため、必ずしも抵抗である必要もなく、スイッチS(1)〜S(n)の内部インピーダンスや短絡耐量が許容されれば省略が可能である。
【００５１】
また、スイッチS(1)〜S(n)をMOS-FETで示したが、必ずしもその必要はなく、直列接続によって順次駆動可能な高電圧スイッチを構成できる半導体スイッチング素子であれば良い。
【図面の簡単な説明】
【００５２】
【図１】本発明の各実施形態での高電圧スイッチ回路を用いたインバータ式X線装置の構成図。
【図２】本発明の実施形態1の高電圧スイッチ回路例の説明図。
【図３】図3の高電圧スイッチ回路の等価回路の説明図。
【図４】本発明の実施形態2の高電圧スイッチ回路例の説明図。
【図５】本発明の実施形態3の高電圧スイッチ回路例の説明図。
【図６】本発明の実施形態4の高電圧スイッチ回路例の説明図。
【図７】本発明の実施形態5の高電圧スイッチ回路例の説明図。
【図８】本発明の実施形態6の高電圧スイッチ回路例の説明図。
【図９】本発明の実施形態7の高電圧スイッチ回路例の説明図。
【図１０】本発明の実施形態8の高電圧スイッチ回路例の説明図。
【符号の説明】
【００５３】
1 波尾遮断回路、2 電流制限手段、3 高電圧スイッチ回路、4 駆動回路、5 駆動信号、10 単相交流電源、11 整流器、12 (低圧側)コンデンサ、13 インバータ回路、14 高電圧変圧器、15 高電圧整流器、16 高電圧コンデンサ、17 X線管装置、18 制御回路、19 曝射信号、S(1)〜S(n) 半導体スイッチ、Cs(0)〜Cs(n) 第2のコンデンサ(浮遊容量も含む)、Rs(1)〜Rs(n) 第2の電流制御手段(抵抗)。
【特許請求の範囲】
【請求項１】
直列接続される複数の半導体スイッチと、
前記半導体スイッチ間に並列接続される第１のコンデンサと、
前記第１のコンデンサ毎に直列接続される第１の電流制限手段と、
前記複数の半導体スイッチのうち一の半導体スイッチを導通制御することで残余の半導体スイッチの導通を制御させる制御回路と、を有する高電圧スイッチ制御回路において、
前記半導体スイッチ間に並列接続され、前記第１のコンデンサと別設される第２のコンデンサと、
前記第２のコンデンサ毎に直列接続される第２の電流制限手段と、を備えたことを特徴とする高電圧スイッチ制御回路。
【請求項２】
前記第２のコンデンサと前記第２の電流制限手段によって求められる時定数は、前記半導体スイッチを駆動する駆動用コンデンサと前記第１の電流制限手段によって求められる時定数よりも大きくなるように、前記第２のコンデンサの静電容量又は前記第２の電流制限手段の少なくとも一方を設定することを特徴とする請求項１記載の高電圧スイッチ制御回路。
【請求項３】
前記半導体スイッチは、当該半導体スイッチの正負極間で所定値以下の電圧降下を無効化するヒステリシス特性手段を形成することを特徴とする請求項１に記載の高電圧スイッチ制御回路。
【請求項４】
第２のコンデンサの一端が、アースに接続されることを特徴とする請求項１に記載の高電圧スイッチ制御回路。
【請求項５】
前記複数の半導体スイッチは、MOS型FETであって、そのうちの一のＭＯＳ型ＦＥＴのゲートとソース間に前記半導体スイッチの駆動信号を供給するように構成されることを特徴とする請求項１に記載の高電圧スイッチ制御回路。
【請求項６】
前記第２の電流制限手段は前記複数の半導体スイッチのカソード側に放電手段を追加接続することを特徴とする請求項１に記載の高電圧スイッチ制御回路。
【請求項７】
前記第２の電流制限手段は、前記複数の半導体スイッチ間にそれぞれを接続されることを特徴とする請求項１に記載の高電圧スイッチ制御回路。
【請求項８】
前記第２の電流制限手段は、正極アース間及びアース負極間に接続されることを特徴とする請求項６又は７のいずれか一項に記載の高電圧スイッチ制御回路。
【請求項９】
単相交流電源に接続され交流電圧を直流電圧に変換する整流器と、
前記変換された直流電圧を高周波交流電圧に変換するインバータと、
前記変換された高周波交流電圧を昇圧する高電圧変圧器と、
前記昇圧された高周波交流高電圧を直流高電圧に変換する高電圧整流器と、
前記変換された直流高電圧が供給されるX線管と、
前記高電圧整流器に並列接続される波尾遮断手段と、
前記Ｘ線管の曝射信号により前記波尾遮断手段に含まれる高電圧スイッチ手段を制御する制御手段と、を備えたＸ線装置において、
前記高電圧スイッチ手段は、請求項１乃至８のいずれかに記載の高電圧スイッチ制御回路であることを特徴とするＸ線装置。
【請求項１】
直列接続される複数の半導体スイッチと、
前記半導体スイッチ間に並列接続される第１のコンデンサと、
前記第１のコンデンサ毎に直列接続される第１の電流制限手段と、
前記複数の半導体スイッチのうち一の半導体スイッチを導通制御することで残余の半導体スイッチの導通を制御させる制御回路と、を有する高電圧スイッチ制御回路において、
前記半導体スイッチ間に並列接続され、前記第１のコンデンサと別設される第２のコンデンサと、
前記第２のコンデンサ毎に直列接続される第２の電流制限手段と、を備えたことを特徴とする高電圧スイッチ制御回路。
【請求項２】
前記第２のコンデンサと前記第２の電流制限手段によって求められる時定数は、前記半導体スイッチを駆動する駆動用コンデンサと前記第１の電流制限手段によって求められる時定数よりも大きくなるように、前記第２のコンデンサの静電容量又は前記第２の電流制限手段の少なくとも一方を設定することを特徴とする請求項１記載の高電圧スイッチ制御回路。
【請求項３】
前記半導体スイッチは、当該半導体スイッチの正負極間で所定値以下の電圧降下を無効化するヒステリシス特性手段を形成することを特徴とする請求項１に記載の高電圧スイッチ制御回路。
【請求項４】
第２のコンデンサの一端が、アースに接続されることを特徴とする請求項１に記載の高電圧スイッチ制御回路。
【請求項５】
前記複数の半導体スイッチは、MOS型FETであって、そのうちの一のＭＯＳ型ＦＥＴのゲートとソース間に前記半導体スイッチの駆動信号を供給するように構成されることを特徴とする請求項１に記載の高電圧スイッチ制御回路。
【請求項６】
前記第２の電流制限手段は前記複数の半導体スイッチのカソード側に放電手段を追加接続することを特徴とする請求項１に記載の高電圧スイッチ制御回路。
【請求項７】
前記第２の電流制限手段は、前記複数の半導体スイッチ間にそれぞれを接続されることを特徴とする請求項１に記載の高電圧スイッチ制御回路。
【請求項８】
前記第２の電流制限手段は、正極アース間及びアース負極間に接続されることを特徴とする請求項６又は７のいずれか一項に記載の高電圧スイッチ制御回路。
【請求項９】
単相交流電源に接続され交流電圧を直流電圧に変換する整流器と、
前記変換された直流電圧を高周波交流電圧に変換するインバータと、
前記変換された高周波交流電圧を昇圧する高電圧変圧器と、
前記昇圧された高周波交流高電圧を直流高電圧に変換する高電圧整流器と、
前記変換された直流高電圧が供給されるX線管と、
前記高電圧整流器に並列接続される波尾遮断手段と、
前記Ｘ線管の曝射信号により前記波尾遮断手段に含まれる高電圧スイッチ手段を制御する制御手段と、を備えたＸ線装置において、
前記高電圧スイッチ手段は、請求項１乃至８のいずれかに記載の高電圧スイッチ制御回路であることを特徴とするＸ線装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【公開番号】特開２００９−３７９３６（Ｐ２００９−３７９３６Ａ）
【公開日】平成２１年２月１９日（２００９．２．１９）
【国際特許分類】
【出願番号】特願２００７−２０２４１９（Ｐ２００７−２０２４１９）
【出願日】平成１９年８月３日（２００７．８．３）
【出願人】（０００１５３４９８）株式会社日立メディコ (1,613)
【Ｆターム（参考）】
【公開日】平成２１年２月１９日（２００９．２．１９）
【国際特許分類】
【出願日】平成１９年８月３日（２００７．８．３）
【出願人】（０００１５３４９８）株式会社日立メディコ (1,613)
【Ｆターム（参考）】
[ Back to top ]