3レベル電圧可逆チョッパ装置
【課題】電圧可逆チョッパのスイッチング損失を小さくし、出力電流のリップルを低減できるようにする。
【解決手段】電源2a,2bの直列回路間に、2つのスイッチング素子10A,10Bと2つのダイオード10E,10Fとの直流回路、および2つのダイオード10G,10Hと2つのスイッチング素子10C,10Dとの直流回路を並列に接続し、各スイッチング素子の接続点と電源2a,2bの直列接続点間にダイオード10I,10Lを、また各ダイオードの接続点と電源2a,2bの直列接続点間にスイッチング素子10J,10Kを接続し、例えば10B,10C,10J,10Kをベタオンしておき10Aと10Dをオン・オフ制御して3レベルの正の電圧を得られるようにする。
【解決手段】電源2a,2bの直列回路間に、2つのスイッチング素子10A,10Bと2つのダイオード10E,10Fとの直流回路、および2つのダイオード10G,10Hと2つのスイッチング素子10C,10Dとの直流回路を並列に接続し、各スイッチング素子の接続点と電源2a,2bの直列接続点間にダイオード10I,10Lを、また各ダイオードの接続点と電源2a,2bの直列接続点間にスイッチング素子10J,10Kを接続し、例えば10B,10C,10J,10Kをベタオンしておき10Aと10Dをオン・オフ制御して3レベルの正の電圧を得られるようにする。
【発明の詳細な説明】
【技術分野】
【0001】
この発明は電力変換装置、特に3レベルの直流出力電圧を得ることができる3レベル電圧可逆チョッパ装置に関する。
【背景技術】
【0002】
従来から、直流モータ制御装置やリアクトルによるエネルギー蓄積装置では、電力変換回路として、非特許文献1に記載されているような、電流方向が一定であるのに対し電圧の極性が変化する、いわゆる電圧可逆チョッパ(二象限チョッパ)回路が知られている。その電圧可逆チョッパ回路例を図7に示す。また、図8に、正の直流電圧を出力する場合の動作を示す。
【0003】
まず、2つの半導体スイッチング素子10Aと10Cには、図8(a)に示すようなゲート制御信号を与える。図8(b)のように10Aと10Cが両方ともオンするI期間中には、負荷装置3は直流電源1に接続され、出力電圧は直流電源電圧となる。図8(c)に示すように、10Aがオンで10CがオフのII期間には、リアクトル負荷3に蓄積した電流を、オンした10Aとダイオード10Gを介して還流させ、出力電圧は零になる。同様に、図8(d)に示すように、10Aがオフで10CがオンするIII期間には、オンした10Cとダイオード10Eを介して還流し、出力電圧も零になる。
このように、10Aと10Cのオン・オフ時間を制御することにより、出力電圧を0〜Edの範囲で調整することができる。
負の直流電圧を出力させる場合の動作を図9に、また、零電圧を出力させる場合の動作を図10にそれぞれ示すが、上記と同様なので説明は省略する。
【0004】
【非特許文献1】「半導体電力変換回路」電気学会、1987年3月31日初版発行、第81〜82頁、5.2.2節「電圧可逆チョッパ回路」の項参照
【非特許文献2】「PWMインバータ制御方式の最新技術動向」電気学会技術報告第635号、1997年5月発行、第20〜21頁、3.1.2節「多レベル化の応用」の項参照
【発明の開示】
【発明が解決しようとする課題】
【0005】
ところで、上記の電圧可逆チョッパ回路では、出力電圧の極性と大きさを制御するために、2つの半導体スイッチング素子を常時交互にスイッチングする必要がある。特に、零電圧を出力させる場合にも図10に示すように、2つの半導体スイッチング素子を50%のデューティで交互に動作させなければならない。その結果、従来の電圧可逆チョッパは、半導体スイッチング素子のオン・オフによるスイッチング損失が大きいという問題を有している。
また、図8と図9の出力波形からも分かるように出力直流電圧は0とEdまたは0と−Edの2電圧レベルしかないため、出力電流のリプル成分も大きくなるという問題もある。
【0006】
したがって、この発明の課題は、スイッチング損失を小さくし出力電流のリップルを低減できるようにすることにある。
【課題を解決するための手段】
【0007】
このような課題を解決するため、請求項1の発明では、第1,第2の直流電源を直列に接続し、この直列接続された直流電源の正極と負極間に第1,第2のスイッチング素子と第1,第2のダイオードとを直列に接続するとともに、前記第1,第2のスイッチング素子の接続点と前記第1,第2の直流電源の接続点との間に第3のダイオードを接続し、前記第1,第2のダイオードの接続点と前記第1,第2の直流電源の接続点との間に第3のスイッチング素子を接続してなる第1のハーフブリッジと、前記直列接続された直流電源の正極と負極間に第4,第5のダイオードと第4,第5のスイッチング素子とを直列に接続するとともに、前記第4,第5のダイオードの接続点と前記第1,第2の直流電源の接続点との間に第6のスイッチング素子を接続し、前記第4,第5のスイッチング素子の接続点と前記第1,第2の直流電源の接続点との間に第6のダイオードを接続してなる第2のハーフブリッジとから構成することを特徴とする。
【0008】
上記請求項1の発明においては、前記第2,第3,第4および第6のスイッチング素子を常時オンしておき、前記第1と第5のスイッチング素子を交互にオン・オフ制御して3レベルの正の電位を得、また、前記第1と第5のスイッチング素子を常時オフしておき、前記第2と第3のスイッチング素子を一つの組として同時にオン・オフし、前記第4と第6のスイッチング素子を一つの組として同時にオン・オフし、第2,第3のスイッチング素子の組と第4,第6のスイッチング素子の組を交互にオン・オフ制御して3レベルの負の電位を得ることができる(請求項2の発明)。
【0009】
また、上記請求項1の発明においては、正の電圧を出力するときは前記第2,第3,第4および第6のスイッチング素子を常時オンし、負の電圧を出力するときは前記第1と第5のスイッチング素子を常時オフし、前記常時オンまたは常時オフしない残りのスイッチング素子をオン・オフ制御することにより、出力電圧の制御を可能とし、スイッチング損失の低減化を図ることができ(請求項3の発明)、または、前記第2,第3,第4および第6のスイッチング素子をオンし、前記第1と第5のスイッチング素子をオフすることにより、スイッチングせずに零電圧を出力し、スイッチング損失の低減化を図ることができる(請求項4の発明)。
【0010】
上記請求項1の発明においては、前記第2と第3のスイッチング素子を一つの組として同時にオン・オフ制御し、前記第3のダイオードで還流する際に、第2と第3のスイッチング素子がそれぞれ半分の出力電流を分担し、また、前記第4と第6のスイッチング素子を一つの組として同時にオン・オフ制御し、前記第6のダイオードで還流する際に、第4と第6のスイッチング素子がそれぞれ半分の出力電流を分担し、素子発生損失の分散化を図ることができる(請求項5の発明)。
【0011】
さらに、上記請求項1の発明においては、振幅が0〜1の第1のキャリア三角波、振幅が−1〜0の第2のキャリア三角波、この第2のキャリア三角波と180°位相がずれた第3のキャリア三角波、前記第1のキャリア三角波と180°位相がずれた第4のキャリア三角波を出力電圧指令とそれぞれ比較し、前記第1,2,4および5の各スイッチング素子をオン・オフ制御し、第3のスイッチング素子の制御信号を第2のスイッチング素子と同じにし、第6のスイッチング素子の制御信号を第4のスイッチング素子と同じにして制御することができる(請求項6の発明)。
【発明の効果】
【0012】
請求項1の発明によれば、低損失,低電流リプルの3レベル電圧可逆チョッパを得ることができる。
請求項2の発明によれば、出力電圧を0,Ed/2,Ed、または−Ed,−Ed/2,0の3つの電圧レベルで出力できるので、出力電流のリプル成分を大きく低減できる。
請求項3の発明によれば、出力電圧を調整するに当り、一部の半導体スイッチング素子のオン・オフ制御により実現できるから、従来と同容量の電圧可逆チョッパに比べてスイッチング損失を約半分に低減することができる。
【0013】
請求項4の発明によれば、零電圧を出力するに当り半導体スイッチング素子のオン,オフがないので、スイッチング損失を零にすることができる。
請求項5の発明によれば、2つの素子を1組にして各々が半分の出力電流を分担させることで、素子発生損失を分散することができる。特に、出力電圧が零電圧付近のときに素子損失が集中する問題を解決することができる。
請求項6の発明によれば、電圧指令と2段階のキャリア信号との比較により、3レベルのゲート制御信号を簡単に作成することができる。
【発明を実施するための最良の形態】
【0014】
図1はこの発明の実施の形態を示す回路図である。
図1において、1は直流電源であり、2aと2bは分圧コンデンサである。10はこの発明による3レベル電圧可逆チョッパ、3は負荷装置、40は3レベル電圧可逆チョッパを制御するためのパルス幅変調(PWM)回路である。なお、3レベル電圧可逆チョッパ10は例えばIGBT(絶縁ゲートバイポーラトランジスタ)からなる半導体スイッチング素子10A〜10Dと、還流ルートを提供するダイオード10E〜10Hと、クランプ半導体スイッチング素子10J,10Kと、クランプダイオード10I〜10L等より構成される。なお、半導体スイッチング素子はIGBTに限らず、BJT(バイポーラ接合トランジスタ)またはMOSFET(金属酸化膜電界効果トランジスタ)などの自己消弧型半導体スイッチング素子を用いても良い。
【0015】
図2A〜2Dにより、正の直流電圧を出力する場合の動作を説明する。
まず、半導体スイッチング素子10B,10C,10Jおよび10Kをベタオン(常時オン)しておき、半導体スイッチング素子10Aと10Dをオン・オフ制御する。図2Aで10Aと10D両方ともオンすると、負荷3は直流電源1に接続され、出力電圧はEdとなる。図2Bのように10Aがオン、10Dがオフすると、同図に点線で示す経路で電流が還流し、出力電圧は直流電圧の半分のEd/2となる。
【0016】
図2Cのように、10Aがオフ、10Dがオンすると、同図に点線で示す経路で電流が還流し、出力電圧も直流電圧の半分のEd/2となる。また、図2Dのように、10Aと10D両方ともオフすると、同図に点線で示す経路で電流が還流し、出力電圧は零となる。すなわち、10B,10C,10Jおよび10Kを常時オンし、10Aと10Dを交互にオン・オフすることにより、3電圧レベル(Ed,Ed/2,0)の電圧を出力することができる。
【0017】
図3A〜3Dにより、負の直流電圧を出力する場合の動作を説明する。
半導体スイッチング素子10Aと10Dをベタオフ(常時オフ)しておき、半導体スイッチング素子10Bと10Jは一つの組として同時にオン・オフする。半導体スイッチング素子10Cと10Kも一つの組として同時にオン・オフする。図3Aのように10Bと10J組と10Cと10K組をともにオフすると、同図に点線で示す経路で電流が還流し、負荷3は直流電源1と逆接続となり、出力電圧は負の直流電圧の−Edとなる。
【0018】
図3Bのように10Bと10J組がオフ、10Cと10K組がオンすると、同図に点線で示す経路で電流が還流し、負荷3は直流電源1の下半分と逆接続となり、出力電圧は負の直流電圧の半分の−Ed/2となる。図3Cのように10Bと10J組がオン、10Cと10K組がオフすると、同図に点線で示す経路で電流が還流し、負荷3は直流電源1の上半分と逆接続となり、出力電圧は負の直流電圧の半分の−Ed/2となる。図3Dのように10Bと10J組と10Cと10K組をともにオンすると、同図に点線で示す経路で電流が還流し、出力電圧は零となる。すなわち、10Aと10Dを常時オフし、10B,10J組と10C,10K組を交互にオン・オフすることにより、3電圧レベル(−Ed,−Ed/2,0)の負電圧を出力することができる。
【0019】
以上の説明から分かるように、各半導体スイッチング素子に印加される最大電圧は直流電圧Edの半分である。これに対し、従来の電圧可逆チョッパでは、各半導体スイッチング素子に印加される最大電圧は直流電圧Edとなり、同じ定格の半導体スイッチング素子を用いた場合、この発明の方が従来のものに比べて容量が2倍となる。または、従来の電圧可逆チョッパでこの発明と同じ容量の電圧可逆チョッパを構築するには、半導体スイッチング素子を2直列にしなければならない。
【0020】
以上のように、この発明で正の電圧を出力する場合、0,Ed/2,Edの3つの電圧レベルとなり、オン・オフのタイミングを制御することにより、出力電圧を0からEdの範囲で調整することができる。また、10A,10B,10C,10Dの4つの半導体スイッチング素子のうち、10Aと10Dの2つだけを交互にオン・オフしているので、同容量の従来型電圧可逆チョッパと比べ、半導体スイッチング素子によるスイッチング損失を半分に低減することができる。
【0021】
また、零電圧を出力する場合、10Aと10Dのオフに対し、10B,10J組と10C,10K組をオンするだけで、半導体スイッチング素子をスイッチングさせる必要がない。つまり、図7に示す従来の可逆チョッパに比べ、この発明ではスイッチング損失を零まで低減できる。その結果、この発明による3レベル電圧可逆チョッパを用いて構築されるリアクトルエネルギー蓄積装置(超電導コイルなど)において、可逆チョッパの損失を低減でき、省エネ効果が期待できる。
また、2D図に示すように、零電圧を出力するときに、例えば左側のループは10J,10Eのループと、10I,10Bのループが並列接続されているので、出力電流が2つのループで分担され、素子発生損失を分散させることができる。
【0022】
次に、3レベル電圧可逆チョッパのゲート制御信号の生成方法について説明する。
以上から明らかなように、出力電圧を調整する場合は、10A,10B(10J),10C(10K),10Dの4つの半導体スイッチング素子のオン・オフ制御が必要となる。その各スイッチング素子に対するゲート制御信号の生成回路を、図4Aに示す。これは、コンパレータ40A,40B,40C,40Dにより電圧指令Vrefとキャリア三角波信号Tr1,Tr2,Tr3,Tr4とを比較し、各スイッチング素子のオン・オフを制御するもので、三角波信号Tr1,Tr2,Tr3,Tr4の各波形例を図4Bに示す。
【0023】
図5に、正の電圧を出力する場合のゲート制御信号と出力電圧波形を示す。
図5(a)は電圧指令Vref=0の場合で、10B(10J)と10C(10K)がベタオンで、10Aと10Dがベタオフで、スイッチングせずに零電圧を出力する場合である。
図5(b)は電圧指令Vrefが0〜0.5の場合で、10B(10J)と10C(10K)がベタオンで、10Aと10Dがオン・オフし、0〜Ed/2のパルス電圧を出力する場合である。
【0024】
図5(c)は電圧指令Vrefが0.5〜1.0の場合で、10B(10J)と10C(10K)がベタオンで、10Aと10Dがオン・オフし、Ed/2〜Edのパルス電圧を出力する場合である。
以上のように、出力電圧は電圧指令Vrefと比例しており、Vrefを調整することにより、0,Ed/2,Edの3つの電圧レベルを出力することができる。
図6は負の電圧を出力する場合のゲート制御信号と出力電圧波形を示す。10Aと10Dをベタオフし、10B(10J)と10C(10K)の交互オン・オフにより、出力を−Ed,−Ed/2,0の3つの電圧レベルに調整することが可能となる。
【図面の簡単な説明】
【0025】
【図1】この発明の実施の形態を示す回路図
【図2A】図1で正の電圧を出力する場合の第1電流経路の説明図
【図2B】図1で正の電圧を出力する場合の第2電流経路の説明図
【図2C】図1で正の電圧を出力する場合の第3電流経路の説明図
【図2D】図1で正の電圧を出力する場合の第4電流経路の説明図
【図3A】図1で負の電圧を出力する場合の第1電流経路の説明図
【図3B】図1で負の電圧を出力する場合の第2電流経路の説明図
【図3C】図1で負の電圧を出力する場合の第3電流経路の説明図
【図3D】図1で負の電圧を出力する場合の第4電流経路の説明図
【図4A】図1でゲート制御信号を生成する回路構成図
【図4B】図1でゲート制御信号を生成するキャリア信号波形図
【図5】図1で正の電圧を出力する場合のゲートパルスと出力電圧波形図
【図6】図1で負の電圧を出力する場合のゲートパルスと出力電圧波形図
【図7】電圧可逆チョッパの従来例を示す回路図
【図8】図7で正の直流電圧を出力する場合の動作説明図
【図9】図7で負の直流電圧を出力する場合の動作説明図
【図10】図7で零電圧を出力する場合の動作説明図
【符号の説明】
【0026】
1…直流電源、2a,2b…分圧コンデンサ、3…負荷装置、10…3レベル電圧可逆チョッパ、10A,10B,10C,10D,10J,10K…半導体スイッチング素子、10E,10F,10G,10H,10I,10L…ダイオード、40…パルス幅変調(PWM)回路、40A,40B,40C,40D…コンパレータ、Vref…電圧指令、Tr1〜Tr4…三角波信号。
【技術分野】
【0001】
この発明は電力変換装置、特に3レベルの直流出力電圧を得ることができる3レベル電圧可逆チョッパ装置に関する。
【背景技術】
【0002】
従来から、直流モータ制御装置やリアクトルによるエネルギー蓄積装置では、電力変換回路として、非特許文献1に記載されているような、電流方向が一定であるのに対し電圧の極性が変化する、いわゆる電圧可逆チョッパ(二象限チョッパ)回路が知られている。その電圧可逆チョッパ回路例を図7に示す。また、図8に、正の直流電圧を出力する場合の動作を示す。
【0003】
まず、2つの半導体スイッチング素子10Aと10Cには、図8(a)に示すようなゲート制御信号を与える。図8(b)のように10Aと10Cが両方ともオンするI期間中には、負荷装置3は直流電源1に接続され、出力電圧は直流電源電圧となる。図8(c)に示すように、10Aがオンで10CがオフのII期間には、リアクトル負荷3に蓄積した電流を、オンした10Aとダイオード10Gを介して還流させ、出力電圧は零になる。同様に、図8(d)に示すように、10Aがオフで10CがオンするIII期間には、オンした10Cとダイオード10Eを介して還流し、出力電圧も零になる。
このように、10Aと10Cのオン・オフ時間を制御することにより、出力電圧を0〜Edの範囲で調整することができる。
負の直流電圧を出力させる場合の動作を図9に、また、零電圧を出力させる場合の動作を図10にそれぞれ示すが、上記と同様なので説明は省略する。
【0004】
【非特許文献1】「半導体電力変換回路」電気学会、1987年3月31日初版発行、第81〜82頁、5.2.2節「電圧可逆チョッパ回路」の項参照
【非特許文献2】「PWMインバータ制御方式の最新技術動向」電気学会技術報告第635号、1997年5月発行、第20〜21頁、3.1.2節「多レベル化の応用」の項参照
【発明の開示】
【発明が解決しようとする課題】
【0005】
ところで、上記の電圧可逆チョッパ回路では、出力電圧の極性と大きさを制御するために、2つの半導体スイッチング素子を常時交互にスイッチングする必要がある。特に、零電圧を出力させる場合にも図10に示すように、2つの半導体スイッチング素子を50%のデューティで交互に動作させなければならない。その結果、従来の電圧可逆チョッパは、半導体スイッチング素子のオン・オフによるスイッチング損失が大きいという問題を有している。
また、図8と図9の出力波形からも分かるように出力直流電圧は0とEdまたは0と−Edの2電圧レベルしかないため、出力電流のリプル成分も大きくなるという問題もある。
【0006】
したがって、この発明の課題は、スイッチング損失を小さくし出力電流のリップルを低減できるようにすることにある。
【課題を解決するための手段】
【0007】
このような課題を解決するため、請求項1の発明では、第1,第2の直流電源を直列に接続し、この直列接続された直流電源の正極と負極間に第1,第2のスイッチング素子と第1,第2のダイオードとを直列に接続するとともに、前記第1,第2のスイッチング素子の接続点と前記第1,第2の直流電源の接続点との間に第3のダイオードを接続し、前記第1,第2のダイオードの接続点と前記第1,第2の直流電源の接続点との間に第3のスイッチング素子を接続してなる第1のハーフブリッジと、前記直列接続された直流電源の正極と負極間に第4,第5のダイオードと第4,第5のスイッチング素子とを直列に接続するとともに、前記第4,第5のダイオードの接続点と前記第1,第2の直流電源の接続点との間に第6のスイッチング素子を接続し、前記第4,第5のスイッチング素子の接続点と前記第1,第2の直流電源の接続点との間に第6のダイオードを接続してなる第2のハーフブリッジとから構成することを特徴とする。
【0008】
上記請求項1の発明においては、前記第2,第3,第4および第6のスイッチング素子を常時オンしておき、前記第1と第5のスイッチング素子を交互にオン・オフ制御して3レベルの正の電位を得、また、前記第1と第5のスイッチング素子を常時オフしておき、前記第2と第3のスイッチング素子を一つの組として同時にオン・オフし、前記第4と第6のスイッチング素子を一つの組として同時にオン・オフし、第2,第3のスイッチング素子の組と第4,第6のスイッチング素子の組を交互にオン・オフ制御して3レベルの負の電位を得ることができる(請求項2の発明)。
【0009】
また、上記請求項1の発明においては、正の電圧を出力するときは前記第2,第3,第4および第6のスイッチング素子を常時オンし、負の電圧を出力するときは前記第1と第5のスイッチング素子を常時オフし、前記常時オンまたは常時オフしない残りのスイッチング素子をオン・オフ制御することにより、出力電圧の制御を可能とし、スイッチング損失の低減化を図ることができ(請求項3の発明)、または、前記第2,第3,第4および第6のスイッチング素子をオンし、前記第1と第5のスイッチング素子をオフすることにより、スイッチングせずに零電圧を出力し、スイッチング損失の低減化を図ることができる(請求項4の発明)。
【0010】
上記請求項1の発明においては、前記第2と第3のスイッチング素子を一つの組として同時にオン・オフ制御し、前記第3のダイオードで還流する際に、第2と第3のスイッチング素子がそれぞれ半分の出力電流を分担し、また、前記第4と第6のスイッチング素子を一つの組として同時にオン・オフ制御し、前記第6のダイオードで還流する際に、第4と第6のスイッチング素子がそれぞれ半分の出力電流を分担し、素子発生損失の分散化を図ることができる(請求項5の発明)。
【0011】
さらに、上記請求項1の発明においては、振幅が0〜1の第1のキャリア三角波、振幅が−1〜0の第2のキャリア三角波、この第2のキャリア三角波と180°位相がずれた第3のキャリア三角波、前記第1のキャリア三角波と180°位相がずれた第4のキャリア三角波を出力電圧指令とそれぞれ比較し、前記第1,2,4および5の各スイッチング素子をオン・オフ制御し、第3のスイッチング素子の制御信号を第2のスイッチング素子と同じにし、第6のスイッチング素子の制御信号を第4のスイッチング素子と同じにして制御することができる(請求項6の発明)。
【発明の効果】
【0012】
請求項1の発明によれば、低損失,低電流リプルの3レベル電圧可逆チョッパを得ることができる。
請求項2の発明によれば、出力電圧を0,Ed/2,Ed、または−Ed,−Ed/2,0の3つの電圧レベルで出力できるので、出力電流のリプル成分を大きく低減できる。
請求項3の発明によれば、出力電圧を調整するに当り、一部の半導体スイッチング素子のオン・オフ制御により実現できるから、従来と同容量の電圧可逆チョッパに比べてスイッチング損失を約半分に低減することができる。
【0013】
請求項4の発明によれば、零電圧を出力するに当り半導体スイッチング素子のオン,オフがないので、スイッチング損失を零にすることができる。
請求項5の発明によれば、2つの素子を1組にして各々が半分の出力電流を分担させることで、素子発生損失を分散することができる。特に、出力電圧が零電圧付近のときに素子損失が集中する問題を解決することができる。
請求項6の発明によれば、電圧指令と2段階のキャリア信号との比較により、3レベルのゲート制御信号を簡単に作成することができる。
【発明を実施するための最良の形態】
【0014】
図1はこの発明の実施の形態を示す回路図である。
図1において、1は直流電源であり、2aと2bは分圧コンデンサである。10はこの発明による3レベル電圧可逆チョッパ、3は負荷装置、40は3レベル電圧可逆チョッパを制御するためのパルス幅変調(PWM)回路である。なお、3レベル電圧可逆チョッパ10は例えばIGBT(絶縁ゲートバイポーラトランジスタ)からなる半導体スイッチング素子10A〜10Dと、還流ルートを提供するダイオード10E〜10Hと、クランプ半導体スイッチング素子10J,10Kと、クランプダイオード10I〜10L等より構成される。なお、半導体スイッチング素子はIGBTに限らず、BJT(バイポーラ接合トランジスタ)またはMOSFET(金属酸化膜電界効果トランジスタ)などの自己消弧型半導体スイッチング素子を用いても良い。
【0015】
図2A〜2Dにより、正の直流電圧を出力する場合の動作を説明する。
まず、半導体スイッチング素子10B,10C,10Jおよび10Kをベタオン(常時オン)しておき、半導体スイッチング素子10Aと10Dをオン・オフ制御する。図2Aで10Aと10D両方ともオンすると、負荷3は直流電源1に接続され、出力電圧はEdとなる。図2Bのように10Aがオン、10Dがオフすると、同図に点線で示す経路で電流が還流し、出力電圧は直流電圧の半分のEd/2となる。
【0016】
図2Cのように、10Aがオフ、10Dがオンすると、同図に点線で示す経路で電流が還流し、出力電圧も直流電圧の半分のEd/2となる。また、図2Dのように、10Aと10D両方ともオフすると、同図に点線で示す経路で電流が還流し、出力電圧は零となる。すなわち、10B,10C,10Jおよび10Kを常時オンし、10Aと10Dを交互にオン・オフすることにより、3電圧レベル(Ed,Ed/2,0)の電圧を出力することができる。
【0017】
図3A〜3Dにより、負の直流電圧を出力する場合の動作を説明する。
半導体スイッチング素子10Aと10Dをベタオフ(常時オフ)しておき、半導体スイッチング素子10Bと10Jは一つの組として同時にオン・オフする。半導体スイッチング素子10Cと10Kも一つの組として同時にオン・オフする。図3Aのように10Bと10J組と10Cと10K組をともにオフすると、同図に点線で示す経路で電流が還流し、負荷3は直流電源1と逆接続となり、出力電圧は負の直流電圧の−Edとなる。
【0018】
図3Bのように10Bと10J組がオフ、10Cと10K組がオンすると、同図に点線で示す経路で電流が還流し、負荷3は直流電源1の下半分と逆接続となり、出力電圧は負の直流電圧の半分の−Ed/2となる。図3Cのように10Bと10J組がオン、10Cと10K組がオフすると、同図に点線で示す経路で電流が還流し、負荷3は直流電源1の上半分と逆接続となり、出力電圧は負の直流電圧の半分の−Ed/2となる。図3Dのように10Bと10J組と10Cと10K組をともにオンすると、同図に点線で示す経路で電流が還流し、出力電圧は零となる。すなわち、10Aと10Dを常時オフし、10B,10J組と10C,10K組を交互にオン・オフすることにより、3電圧レベル(−Ed,−Ed/2,0)の負電圧を出力することができる。
【0019】
以上の説明から分かるように、各半導体スイッチング素子に印加される最大電圧は直流電圧Edの半分である。これに対し、従来の電圧可逆チョッパでは、各半導体スイッチング素子に印加される最大電圧は直流電圧Edとなり、同じ定格の半導体スイッチング素子を用いた場合、この発明の方が従来のものに比べて容量が2倍となる。または、従来の電圧可逆チョッパでこの発明と同じ容量の電圧可逆チョッパを構築するには、半導体スイッチング素子を2直列にしなければならない。
【0020】
以上のように、この発明で正の電圧を出力する場合、0,Ed/2,Edの3つの電圧レベルとなり、オン・オフのタイミングを制御することにより、出力電圧を0からEdの範囲で調整することができる。また、10A,10B,10C,10Dの4つの半導体スイッチング素子のうち、10Aと10Dの2つだけを交互にオン・オフしているので、同容量の従来型電圧可逆チョッパと比べ、半導体スイッチング素子によるスイッチング損失を半分に低減することができる。
【0021】
また、零電圧を出力する場合、10Aと10Dのオフに対し、10B,10J組と10C,10K組をオンするだけで、半導体スイッチング素子をスイッチングさせる必要がない。つまり、図7に示す従来の可逆チョッパに比べ、この発明ではスイッチング損失を零まで低減できる。その結果、この発明による3レベル電圧可逆チョッパを用いて構築されるリアクトルエネルギー蓄積装置(超電導コイルなど)において、可逆チョッパの損失を低減でき、省エネ効果が期待できる。
また、2D図に示すように、零電圧を出力するときに、例えば左側のループは10J,10Eのループと、10I,10Bのループが並列接続されているので、出力電流が2つのループで分担され、素子発生損失を分散させることができる。
【0022】
次に、3レベル電圧可逆チョッパのゲート制御信号の生成方法について説明する。
以上から明らかなように、出力電圧を調整する場合は、10A,10B(10J),10C(10K),10Dの4つの半導体スイッチング素子のオン・オフ制御が必要となる。その各スイッチング素子に対するゲート制御信号の生成回路を、図4Aに示す。これは、コンパレータ40A,40B,40C,40Dにより電圧指令Vrefとキャリア三角波信号Tr1,Tr2,Tr3,Tr4とを比較し、各スイッチング素子のオン・オフを制御するもので、三角波信号Tr1,Tr2,Tr3,Tr4の各波形例を図4Bに示す。
【0023】
図5に、正の電圧を出力する場合のゲート制御信号と出力電圧波形を示す。
図5(a)は電圧指令Vref=0の場合で、10B(10J)と10C(10K)がベタオンで、10Aと10Dがベタオフで、スイッチングせずに零電圧を出力する場合である。
図5(b)は電圧指令Vrefが0〜0.5の場合で、10B(10J)と10C(10K)がベタオンで、10Aと10Dがオン・オフし、0〜Ed/2のパルス電圧を出力する場合である。
【0024】
図5(c)は電圧指令Vrefが0.5〜1.0の場合で、10B(10J)と10C(10K)がベタオンで、10Aと10Dがオン・オフし、Ed/2〜Edのパルス電圧を出力する場合である。
以上のように、出力電圧は電圧指令Vrefと比例しており、Vrefを調整することにより、0,Ed/2,Edの3つの電圧レベルを出力することができる。
図6は負の電圧を出力する場合のゲート制御信号と出力電圧波形を示す。10Aと10Dをベタオフし、10B(10J)と10C(10K)の交互オン・オフにより、出力を−Ed,−Ed/2,0の3つの電圧レベルに調整することが可能となる。
【図面の簡単な説明】
【0025】
【図1】この発明の実施の形態を示す回路図
【図2A】図1で正の電圧を出力する場合の第1電流経路の説明図
【図2B】図1で正の電圧を出力する場合の第2電流経路の説明図
【図2C】図1で正の電圧を出力する場合の第3電流経路の説明図
【図2D】図1で正の電圧を出力する場合の第4電流経路の説明図
【図3A】図1で負の電圧を出力する場合の第1電流経路の説明図
【図3B】図1で負の電圧を出力する場合の第2電流経路の説明図
【図3C】図1で負の電圧を出力する場合の第3電流経路の説明図
【図3D】図1で負の電圧を出力する場合の第4電流経路の説明図
【図4A】図1でゲート制御信号を生成する回路構成図
【図4B】図1でゲート制御信号を生成するキャリア信号波形図
【図5】図1で正の電圧を出力する場合のゲートパルスと出力電圧波形図
【図6】図1で負の電圧を出力する場合のゲートパルスと出力電圧波形図
【図7】電圧可逆チョッパの従来例を示す回路図
【図8】図7で正の直流電圧を出力する場合の動作説明図
【図9】図7で負の直流電圧を出力する場合の動作説明図
【図10】図7で零電圧を出力する場合の動作説明図
【符号の説明】
【0026】
1…直流電源、2a,2b…分圧コンデンサ、3…負荷装置、10…3レベル電圧可逆チョッパ、10A,10B,10C,10D,10J,10K…半導体スイッチング素子、10E,10F,10G,10H,10I,10L…ダイオード、40…パルス幅変調(PWM)回路、40A,40B,40C,40D…コンパレータ、Vref…電圧指令、Tr1〜Tr4…三角波信号。
【特許請求の範囲】
【請求項1】
第1,第2の直流電源を直列に接続し、この直列接続された直流電源の正極と負極間に第1,第2のスイッチング素子と第1,第2のダイオードとを直列に接続するとともに、前記第1,第2のスイッチング素子の接続点と前記第1,第2の直流電源の接続点との間に第3のダイオードを接続し、前記第1,第2のダイオードの接続点と前記第1,第2の直流電源の接続点との間に第3のスイッチング素子を接続してなる第1のハーフブリッジと、前記直列接続された直流電源の正極と負極間に第4,第5のダイオードと第4,第5のスイッチング素子とを直列に接続するとともに、前記第4,第5のダイオードの接続点と前記第1,第2の直流電源の接続点との間に第6のスイッチング素子を接続し、前記第4,第5のスイッチング素子の接続点と前記第1,第2の直流電源の接続点との間に第6のダイオードを接続してなる第2のハーフブリッジとから構成することを特徴とする3レベル電圧可逆チョッパ装置。
【請求項2】
前記第2,第3,第4および第6のスイッチング素子を常時オンしておき、前記第1と第5のスイッチング素子を交互にオン・オフ制御して3レベルの正の電位を得、また、前記第1と第5のスイッチング素子を常時オフしておき、前記第2と第3のスイッチング素子を一つの組として同時にオン・オフし、前記第4と第6のスイッチング素子を一つの組として同時にオン・オフし、第2,第3のスイッチング素子の組と第4,第6のスイッチング素子の組を交互にオン・オフ制御して3レベルの負の電位を得ることを特徴とする請求項1に記載の3レベル電圧可逆チョッパ装置。
【請求項3】
正の電圧を出力するときは前記第2,第3,第4および第6のスイッチング素子を常時オンし、負の電圧を出力するときは前記第1と第5のスイッチング素子を常時オフし、前記常時オンまたは常時オフしない残りのスイッチング素子をオン・オフ制御することにより、出力電圧の制御を可能とし、スイッチング損失の低減化を図ることを特徴とする請求項1に記載の3レベル電圧可逆チョッパ装置。
【請求項4】
前記第2,第3,第4および第6のスイッチング素子をオンし、前記第1と第5のスイッチング素子をオフすることにより、スイッチングせずに零電圧を出力し、スイッチング損失の低減化を図ることを特徴とする請求項1に記載の3レベル電圧可逆チョッパ装置。
【請求項5】
前記第2と第3のスイッチング素子を一つの組として同時にオン・オフ制御し、前記第3のダイオードで還流する際に、第2と第3のスイッチング素子がそれぞれ半分の出力電流を分担し、また、前記第4と第6のスイッチング素子を一つの組として同時にオン・オフ制御し、前記第6のダイオードで還流する際に、第4と第6のスイッチング素子がそれぞれ半分の出力電流を分担し、素子発生損失の分散化を図ることを特徴とする請求項1に記載の3レベル電圧可逆チョッパ装置。
【請求項6】
振幅が0〜1の第1のキャリア三角波、振幅が−1〜0の第2のキャリア三角波、この第2のキャリア三角波と180°位相がずれた第3のキャリア三角波、前記第1のキャリア三角波と180°位相がずれた第4のキャリア三角波を出力電圧指令とそれぞれ比較し、前記第1,2,4および5の各スイッチング素子をオン・オフ制御し、第3のスイッチング素子の制御信号を第2のスイッチング素子と同じにし、第6のスイッチング素子の制御信号を第4のスイッチング素子と同じにして制御することを特徴とする請求項1に記載の3レベル電圧可逆チョッパ装置。
【請求項1】
第1,第2の直流電源を直列に接続し、この直列接続された直流電源の正極と負極間に第1,第2のスイッチング素子と第1,第2のダイオードとを直列に接続するとともに、前記第1,第2のスイッチング素子の接続点と前記第1,第2の直流電源の接続点との間に第3のダイオードを接続し、前記第1,第2のダイオードの接続点と前記第1,第2の直流電源の接続点との間に第3のスイッチング素子を接続してなる第1のハーフブリッジと、前記直列接続された直流電源の正極と負極間に第4,第5のダイオードと第4,第5のスイッチング素子とを直列に接続するとともに、前記第4,第5のダイオードの接続点と前記第1,第2の直流電源の接続点との間に第6のスイッチング素子を接続し、前記第4,第5のスイッチング素子の接続点と前記第1,第2の直流電源の接続点との間に第6のダイオードを接続してなる第2のハーフブリッジとから構成することを特徴とする3レベル電圧可逆チョッパ装置。
【請求項2】
前記第2,第3,第4および第6のスイッチング素子を常時オンしておき、前記第1と第5のスイッチング素子を交互にオン・オフ制御して3レベルの正の電位を得、また、前記第1と第5のスイッチング素子を常時オフしておき、前記第2と第3のスイッチング素子を一つの組として同時にオン・オフし、前記第4と第6のスイッチング素子を一つの組として同時にオン・オフし、第2,第3のスイッチング素子の組と第4,第6のスイッチング素子の組を交互にオン・オフ制御して3レベルの負の電位を得ることを特徴とする請求項1に記載の3レベル電圧可逆チョッパ装置。
【請求項3】
正の電圧を出力するときは前記第2,第3,第4および第6のスイッチング素子を常時オンし、負の電圧を出力するときは前記第1と第5のスイッチング素子を常時オフし、前記常時オンまたは常時オフしない残りのスイッチング素子をオン・オフ制御することにより、出力電圧の制御を可能とし、スイッチング損失の低減化を図ることを特徴とする請求項1に記載の3レベル電圧可逆チョッパ装置。
【請求項4】
前記第2,第3,第4および第6のスイッチング素子をオンし、前記第1と第5のスイッチング素子をオフすることにより、スイッチングせずに零電圧を出力し、スイッチング損失の低減化を図ることを特徴とする請求項1に記載の3レベル電圧可逆チョッパ装置。
【請求項5】
前記第2と第3のスイッチング素子を一つの組として同時にオン・オフ制御し、前記第3のダイオードで還流する際に、第2と第3のスイッチング素子がそれぞれ半分の出力電流を分担し、また、前記第4と第6のスイッチング素子を一つの組として同時にオン・オフ制御し、前記第6のダイオードで還流する際に、第4と第6のスイッチング素子がそれぞれ半分の出力電流を分担し、素子発生損失の分散化を図ることを特徴とする請求項1に記載の3レベル電圧可逆チョッパ装置。
【請求項6】
振幅が0〜1の第1のキャリア三角波、振幅が−1〜0の第2のキャリア三角波、この第2のキャリア三角波と180°位相がずれた第3のキャリア三角波、前記第1のキャリア三角波と180°位相がずれた第4のキャリア三角波を出力電圧指令とそれぞれ比較し、前記第1,2,4および5の各スイッチング素子をオン・オフ制御し、第3のスイッチング素子の制御信号を第2のスイッチング素子と同じにし、第6のスイッチング素子の制御信号を第4のスイッチング素子と同じにして制御することを特徴とする請求項1に記載の3レベル電圧可逆チョッパ装置。
【図1】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【図2A】
【図2B】
【図2C】
【図2D】
【図3A】
【図3B】
【図3C】
【図3D】
【図4A】
【図4B】
【図5】
【図6】
【図7】
【図8】
【図9】
【図10】
【公開番号】特開2009−95075(P2009−95075A)
【公開日】平成21年4月30日(2009.4.30)
【国際特許分類】
【出願番号】特願2007−260711(P2007−260711)
【出願日】平成19年10月4日(2007.10.4)
【出願人】(591083244)富士電機システムズ株式会社 (1,717)
【Fターム(参考)】
【公開日】平成21年4月30日(2009.4.30)
【国際特許分類】
【出願日】平成19年10月4日(2007.10.4)
【出願人】(591083244)富士電機システムズ株式会社 (1,717)
【Fターム(参考)】
[ Back to top ]