３次オーバートーン用発振回路
【課題】プリント基板への実装の際に生じる影響を抑えた３次オーバートーン用発振回路を提供する。
【解決手段】一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が水晶発振子の一端に接続され、出力端子が帰還用抵抗器の他端に接続されるインバータと、一端がインバータの出力端子に接続され、他端が水晶発振子の他端に接続されるダンピング抵抗器と、一端がインバータの入力端子に接続された複数の入力側スイッチと、一端が各入力側スイッチの他端に接続され他端が接地された複数の入力側コンデンサと、一端がダンピング抵抗器の他端に接続された複数の出力側スイッチと、一端が各出力側スイッチの他端に接続され他端が接地された複数の出力側コンデンサとを備えた。
【解決手段】一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が水晶発振子の一端に接続され、出力端子が帰還用抵抗器の他端に接続されるインバータと、一端がインバータの出力端子に接続され、他端が水晶発振子の他端に接続されるダンピング抵抗器と、一端がインバータの入力端子に接続された複数の入力側スイッチと、一端が各入力側スイッチの他端に接続され他端が接地された複数の入力側コンデンサと、一端がダンピング抵抗器の他端に接続された複数の出力側スイッチと、一端が各出力側スイッチの他端に接続され他端が接地された複数の出力側コンデンサとを備えた。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、３次オーバートーン用発振回路に関する。
【背景技術】
【０００２】
携帯電話を始めとする携帯端末機器は年々高機能化が進んでいる。それに伴い各種アプリケーション動作用のクロックも高周波化の流れが出始めている。そのため１次(基本波)用の水晶発振子を用いた発振回路構成から、３次オーバートーン(３倍波)用の水晶発振子を用いた発振回路構成が多くなってきている。
図４に本発明の前提となった３次オーバートーン用発振回路を示す。
同図において、発振用負荷容量としてのコンデンサ２１、２２、帰還用抵抗器２３、発振増幅用インバータ２４、及びダンピング抵抗器２５は、一つのＬＳＩ（Large Scale Integrated circuit ）に組み込まれており、３次オーバートーン発振回路２９を構成する。
【０００３】
同図において外付け部品のインダクタ２７、及びコンデンサ２８は並列共振回路を構成し、コンデンサ２１、２２、帰還用抵抗器２３、発振増幅用インバータ２４、ダンピング抵抗器２５、及び外付け部品の水晶発振子２６と組み合わされ３次オーバートーン発振する。
並列共振回路を３次オーバートーン発振回路２９に組み込むことによって、３次オーバートーン発振回路２９に発振周波数の選択性を持たせることが可能となり、３次オーバートーンでの安定した発振を可能とする。
【０００４】
しかしながら、図４に示した３次オーバートーン用発振回路においては、次のような課題がある。
第１の課題は、外付け部品としてインダクタ、コンデンサを実装しているため、部品点数の増加を招く。
第２の課題は、部品点数増による実装面積拡大のため、小型化が求められる携帯端末においては実装エリアを確保することが困難である。
第３の課題は、並列共振回路を構成するインダクタ、コンデンサの定数設定が必要であり、設計工数の増大を招く。
【０００５】
このような異常発振を抑制するために、発振回路に並列共振回路等を組み込み、発振回路に周波数選択性を持たせる等の対策を実施するのが一般的であるが、部品点数の増加、及び実装エリアの肥大化が引き起こされる為、小型化が求められる携帯端末において本対策を実施することは困難である。また、並列共振回路の定数出し等の設計工数も増大し、コストＵＰに繋がる恐れがある。
また、以下の特許文献１〜６には発振回路関係の技術が記載されている。
【０００６】
特許文献１の発振回路は、第１の端子及び第２の端子を有する発振素子と、発振素子の第２の端子に接続された第１の端子を有する第１の抵抗と、発振素子の第１の端子と第１の抵抗の第２の端子との間に接続された反転増幅回路と、発振素子の第１の端子と第１の抵抗の第２の端子との間に直列に接続された複数の抵抗であって、不純物が拡散された単結晶シリコンによって形成された第２の抵抗と不純物を含む多結晶シリコンによって形成された第３の抵抗とを含む複数の抵抗と、を具備するものである。
【０００７】
この発振回路によれば、不純物が拡散された単結晶シリコンによって形成された第２の抵抗と不純物を含む多結晶シリコンによって形成された第３の抵抗とを含む複数の抵抗を用いて温度特性を制御することにより、水晶発振子等の発振素子を用いた３次オーバートーン発振回路において発振動作を安定化することが可能となるとしている。
【０００８】
特許文献２の発振回路は、水晶発振子を用いた発振回路であって、複数のコンデンサをそれぞれ含む第１群及び第２群のコンデンサと、複数の入力信号に応じて、第１群及び第２群のコンデンサに含まれる複数のコンデンサを水晶発振子に直列に接続するか否かをそれぞれ切り換える複数のスイッチ回路と、を具備するものである。
【０００９】
この発振回路によれば、送受信切替入力信号及び／又は変調データに応じて、ＦＳＫ変調又は復調に必要な受信用、スペース信号送信用、又は、マーク信号送信用の３種類の周波数の信号を出力することができ、無線通信装置は、これらの信号を用いて、通信を行うことができる。発振回路においては、製造時個体変動及び温度特性変動の少ない固定値コンデンサをスイッチ回路で選択切替接続しているため、従来の発振回路と比較して、温度特性変動の少ない安定した精度の良い周波数の信号を得ることができるとしている。
【００１０】
特許文献３の電圧制御水晶発振器は、増幅器のフィードバックループ内に水晶発振子とバラクタダイオードを直列接続してある電圧制御発振器において、水晶発振子と直列にＬＣ共振回路を接続したものである。
【００１１】
この電圧制御水晶発振器によれば、増幅器のフィードバックループ内における水晶発振子と直列にＬＣ共振回路を接続してあるので、水晶発振子固有の三次オーバートーンの影響による、周波数が不連続に変化する周波数ジャンプ現象の発生を防ぐことができるとしている。
【００１２】
特許文献４のオーバートーン水晶発振回路は、Ｃ−ＭＯＳインバータと、水晶発振子と、この水晶発振子の基本周波数のほぼ（２ｎ＋１）（ｎ＝１，２，３，…）倍の共振周波数を有するＬＣ直列共振回路と、このＬＣ直列共振回路と水晶発振子とを直列に接続して構成した直列回路を、Ｃ−ＭＯＳインバータに並列に接続し、ＬＣ直列共振回路と水晶発振子との間に一端が接続され、他の一端がアースされた、ＬＣ直列共振回路とほぼ等しい共振周波数を有するＬＣ並列共振回路と、Ｃ−ＭＯＳインバータに並列に接続された増幅帰還抵抗と、Ｃ−ＭＯＳインバータの入力側と水晶発振子との間に一端が接続され、他の一端がアースされている負荷容量とからなっている。
【００１３】
このオーバートーン水晶発振回路によれば、ＬＣ並列共振回路を配設することにより、水晶発振子の入力側のみかけ上のインピーダンスが小さくなり、水晶発振子が高次の高調波での発振が可能となる。そこで、本回路に電源を加えると、ＬＣ直列共振回路およびＬＣ並列共振回路の共振周波数すなわち水晶発振子の５次の高調波の周波数の出力信号が端子に得られるとしている。
【００１４】
特許文献５の発振回路は、水晶発振子と直列に１個または複数個の非選択性同調回路を接続し、希望する発振周波数以外の周波数における、水晶発振子および非選択性同調回路を含めた全体のインピーダンスを相対的に高くしたものである。
【００１５】
この発振回路によれば、水晶発振子と直列に非選択性同調回路を接続することによって、目的とするオーバートーン以外の周波数におけるインピーダンスを、目的とするオーバートーンの周波数におけるインピーダンスに対して相対的に高くすることができ、したがって水晶発振子は希望するオーバートーンで容易にかつ安定して発振することができる。その結果、従来の基本波用の水晶発振子をそのまま用いて所望のオーバートーンを安定して取り出すことができるとしている。
【００１６】
特許文献６のオーバートーン用の水晶発振器は、第１のインバータの出力を第２のインバータのゲートに接続し、第２のインバータの出力を第３のインバータのゲートに接続し、第３のインバータの出力と第１のインバータのゲートとを、帰還抵抗を介して接続することにより反転増幅器を形成し、反転増幅器を発振回路に用いる水晶発振器であって、第１、第２、及び第３のインバータは、相補型電界効果トランジスタで形成し、第３のインバータから第２のインバータと第１のインバータへと漸次駆動力が小さくなるように各相補型電界効果トランジスタの大きさを異ならせ、帰還抵抗の抵抗値が３０ｋΩ以下であるものである。
【００１７】
このオーバートーン用の水晶発振器によれば、インバータの直列３段構成と３０ｋΩ以下の帰還抵抗とにより反転増幅器を形成し、この反転増幅器を用いて水晶発振回路を形成することにより、インバータの貫通電流を減少させることができる。とくにインバータをＣＭＯＳで構成し、さらに第３のインバータよりも第２のインバータの駆動力を小さくし、第２のインバータよりも第１のインバータの駆動力を小さくすることによって貫通電流を大幅に減少させることができる。これにより消費電流の少ない３次オーバートーン型水晶発振器を提供することが可能となり、その効果は非常に大きいとしている。
【特許文献１】特開２００５−１４２７３０号公報
【特許文献２】特開２００５−２８６５５６号公報
【特許文献３】特開昭６２−９０００６号公報
【特許文献４】特開平１−２３３９０３号公報
【特許文献５】特開平６−６１３４号公報
【特許文献６】特許第３２２９９００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、上述した特許文献１〜６に記載の技術では、プリント基板に発振回路を実装する際に生じる浮遊容量による影響を考慮しておらず、発振動作の不安定さやこの不安定さによる他の回路の誤動作等の影響が懸念される。
そこで、本発明の目的は、プリント基板への実装の際に生じる影響を抑えた３次オーバートーン用発振回路を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の第１の回路は、一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が水晶発振子の一端に接続され、出力端子が帰還用抵抗器の他端に接続される発振増幅用インバータと、一端が発振増幅用インバータの出力端子に接続され、他端が水晶発振子の他端に接続されるダンピング抵抗器と、一端が発振増幅用インバータの入力端子に接続された複数の入力側スイッチと、一端が各入力側スイッチの他端に接続され他端が接地された複数の入力側コンデンサと、一端がダンピング抵抗器の他端に接続された複数の出力側スイッチと、一端が各出力側スイッチの他端に接続され他端が接地された複数の出力側コンデンサとを備えたことを特徴とする。
【００２０】
本発明の第２の回路は、一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が水晶発振子の一端に接続され、出力端子が帰還用抵抗器の他端に接続される発振増幅用インバータと、一端が発振増幅用インバータの出力端子に接続され、他端が水晶発振子の他端に接続されるダンピング抵抗器と、発振増幅用インバータの入力端子にカソードが接続され、アノードが接地された入力側バラクタダイオードと、ダンピング抵抗器の他端にカソードが接続され、アノードが接地された出力側バラクタダイオードと、出力端子が入力側バラクタダイオードのカソードと出力側バラクタダイオードのカソードとに抵抗器を介して接続された基準電圧制御回路とを備えたことを特徴とすることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、ＬＳＩ内部に発振用負荷容量をスイッチを介して複数個内蔵し、ＬＳＩが実装される携帯端末等の基板の浮遊容量値によって発振回路の負性抵抗が変化しても、スイッチの切り替えによってコンデンサ容量を調整することによって、負性抵抗を調整し、３次オーバートーンで確実に発振させることが可能となる。
【発明を実施するための最良の形態】
【００２２】
（特徴）
本発明は、携帯端末向けで使用されるＬＳＩに内蔵される３次オーバートーン発振回路において、 ＬＳＩ内部に発振用負荷容量をスイッチを介して複数個内蔵し、ＬＳＩが実装される携帯端末用の基板の浮遊容量値によって発振回路の負性抵抗が変化しても、スイッチの切り替えによってコンデンサ容量を調整することによって、負性抵抗を調整し、３次オーバートーンで確実に発振させることが可能なことを特徴としている。
【００２３】
本発明に係る３次オーバートーン用発振回路の一実施の形態は、一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が水晶発振子の一端に接続され、出力端子が帰還用抵抗器の他端に接続される発振増幅用インバータと、一端が発振増幅用インバータの出力端子に接続され、他端が水晶発振子の他端に接続されるダンピング抵抗器と、一端が発振増幅用インバータの入力端子に接続された複数の入力側スイッチと、一端が各入力側スイッチの他端に接続され他端が接地された複数の入力側コンデンサと、一端がダンピング抵抗器の他端に接続された複数の出力側スイッチと、一端が各出力側スイッチの他端に接続され他端が接地された複数の出力側コンデンサとを備えたことを特徴とする。
【００２４】
上記構成によれば、ＬＳＩ内部に発振用負荷容量をスイッチを介して複数個内蔵し、ＬＳＩが実装される携帯端末用の基板の浮遊容量値によって発振回路の負性抵抗が変化しても、スイッチの切り替えによってコンデンサ容量を調整することによって、負性抵抗を調整し、３次オーバートーンで確実に発振させることが可能となる。
【００２５】
本発明に係る３次オーバートーン用発振回路の他の実施の形態は、上記構成に加え、入力側スイッチ及び出力側スイッチは、トランジスタで構成されていることを特徴とする。
【００２６】
入力側スイッチ及び出力側スイッチをトランジスタで構成することにより、ＬＳＩを作製する際に同時に組み込むことができ、小型化を図ることができる。
【００２７】
本発明に係る３次オーバートーン用発振回路の他の実施の形態は、上記構成に加え、コンデンサはＭＯＳコンデンサであることを特徴とする。
【００２８】
上記構成によれば、コンデンサがＭＯＳコンデンサであることにより、ＬＳＩを作製する際に同時に組み込むことができ、小型化を図ることができる。
【００２９】
本発明に係る３次オーバートーン用発振回路の他の実施の形態は、一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が水晶発振子の一端に接続され、出力端子が帰還用抵抗器の他端に接続される発振増幅用インバータと、一端が発振増幅用インバータの出力端子に接続され、他端が水晶発振子の他端に接続されるダンピング抵抗器と、発振増幅用インバータの入力端子にカソードが接続され、アノードが接地された入力側バラクタダイオードと、ダンピング抵抗器の他端にカソードが接続され、アノードが接地された出力側バラクタダイオードと、出力端子が入力側バラクタダイオードのカソードと出力側バラクタダイオードのカソードとに抵抗器を介して接続された基準電圧制御回路とを備えたことを特徴とする。
【００３０】
本発明に係る３次オーバートーン用発振回路の他の実施の形態は、上記構成に加え、基準電圧制御回路は、ＬＳＩの基板への実装後に基準電圧制御回路に内蔵されたＲＯＭのデータを書き換えるようにしたことを特徴とする。
【００３１】
上記構成によれば、基準電圧制御回路は、ＬＳＩの基板への実装後に基準電圧制御回路に内蔵されたＲＯＭのデータ（ＲＯＭ値）を書き換えるようにしたことにより、実装後に負荷容量を変化させることができる。
【００３２】
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
【実施例１】
【００３３】
次に本発明に係る３次オーバートーン用発振回路の実施例について説明する。
［構 成］
図１は、本発明に係る３次オーバートーン用発振回路の一実施例を示す回路図である。
この３次オーバートーン用発振回路７は、帰還用抵抗器３、発振増幅用インバータ４、ドライブレベル調整用のダンピング抵抗器５、入力側スイッチ２ｂ、入力側コンデンサ２ａ、出力側スイッチ１ｂ、及び出力側コンデンサ１ｂで構成され一つのＬＳＩ７に組み込まれている。６は外付け部品としての水晶発振子であり、３次オーバートーン発振子を励振し、所望の周波数の搬送波を発生する。
【００３４】
すなわち、この３次オーバートーン用発振回路９は、一端（図では左端）が水晶発振子６の一端（この場合左端）に接続される帰還用抵抗器３、入力端子が水晶発振子６の一端（この場合左端）に接続され、出力端子が帰還用抵抗器３の他端（この場合右単）に接続される発振増幅用インバータ４、一端（この場合上端）が発振増幅用インバータ４の出力端子に接続され、他端（この場合下端）が水晶発振子６の他端（この場合右端）に接続されるダンピング抵抗器５、一端（この場合上端）が発振増幅用インバータ４の入力端子に接続された複数の入力側スイッチ２ｂ、一端（この場合上端）が各入力側スイッチ２ｂの他端（この場合下端）に接続され他端（この場合上端）が接地された複数の入力側コンデンサ２ａ、一端（この場合上端）がダンピング抵抗器の下端に接続された複数の出力側スイッチ１ｂ、及び一端（この場合上端）が各出力側スイッチ１ａの他端（この場合下端）に接続され他端（この場合下端）が接地された複数の出力側コンデンサ１ａを有するＬＳＩ７と、外付け型の水晶発振子６とで構成されている。
【００３５】
図１において、１〜５は発振回路を構成し、３次オーバートーン用発振回路７の負性抵抗値等の回路動作条件を決定する。同図において、３次オーバートーン用水晶発振子６は、発振周波数を決定する。同図を参照すると、発振用負荷容量の詳細な構成が示されている。
【００３６】
同図において、１、２は発振用負荷容量を構成し、スイッチ１ｂ、２ｂの接続設定によって合成容量値が可変可能であり、その合成容量値によって３次オーバートーン発振回路９の負性抵抗を決定する。
図では各スイッチ１ｂ、２ｂは、単極単投型のスイッチが示されているが、実際には図示しないトランジスタで構成されている。また、コンデンサ１ａ、２ａはＭＯＳコンデンサで構成されている。発振増幅用インバータ４は例えば、ＣＭＯＳインバータが用いられるが、バイポーラトランジスタで構成されても良い。
【００３７】
発振回路における発振用負荷容量の容量値を変化させた場合の負性抵抗値の変化を図２に示す。
図２において、横軸は周波数を示し、縦軸は発振回路負性抵抗を示す。
同図より、容量値が小さくなるにつれて負性抵抗カーブが高周波側にシフトすることが分かる。同図の１ｓｔは１次モード（基本波）の周波数を示し、３ｒｄは３次オーバートーン（３倍波）の周波数を示す。基板実装によって生じる浮遊容量等の影響で発振用負荷容量が大きくなると、負性抵抗が低周波側にシフトし、１ｓｔの周波数帯でも負性抵抗が発生していることがわかる。そのため、１ｓｔでの発振（異常発振）の危険性が高まる。負性抵抗は一般的に次の数式（１）で表される。
−Ｒ＝−ｇｍ／（ω2×Ｃ１×Ｃ２） …（１）
但し、−Ｒ：負性抵抗、ｇｍ：発振増幅用インバータ４を構成するトランジスタ（図示せず）の相互コンダクタンス、ω：角周波数、Ｃ１、Ｃ２：発振用負荷容量をそれぞれ示す（図１では１ａ、２ａに該当）。
以上において、詳細に実施例の構成を述べたが、図１の３〜６の各素子は、当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な構成は省略する。
【００３８】
［動 作］
次に図１に示した３次オーバートーン用発振回路の動作を説明する。
同図において、発振用負荷容量としてのコンデンサ１ａ、２ａに接続された複数のスイッチ１ｂ、２ｂがコンデンサ１ａ、２ａと接続もしくは開放されると、スイッチ１ｂ、２ｂの接続状態によってコンデンサ１ａ、２ａの合成容量値が可変し、３次オーバートーン用発振回路７の負性抵抗値を可変することが出来る。３次オーバートーン用発振回路７は３次オーバートーンの周波数帯域で発振に必要な負性抵抗を確保し、３次オーバートーンで発振をする。
【００３９】
ここで、発振用負荷容量値を基板実装後に可変できるようにすることによって、所望の周波数における負性抵抗値を十分に確保することが可能となり、３次オーバートーン発振を安定して得ることが可能となる。また、外付け部品を使用しない為、実装面積の拡大が無い。
【００４０】
［効果の説明］
以上説明したように、本実施例においては、以下に記載するような効果を奏する。
第１の効果はＬＳＩ実装後に発振用負荷容量値が可変可能なため、１次モードの周波数帯域に発生した負性抵抗を無くし(高周波側にシフト)、３次オーバートーンの周波数帯域で十分な負性抵抗を確保可能となり、１次モードでの発振(異常発振)が無く、安定した３次オーバートーン発振を得る事ができることである。
【００４１】
第２の効果は外付け部品による対策が必要ない為、実装面積を削減できる。
【００４２】
第３の効果は実装条件等で発生する浮遊容量の影響を軽減できるため、基板設計の自由度が向上する。
【００４３】
第４の効果として基板とのマッチングを考慮した発振用負荷容量別のＬＳＩラインナップを削減可能となる。
【実施例２】
【００４４】
次に本発明の他の実施例について述べる。
図３は、本発明に係る３次オーバートーン用発振回路の他の実施例を示す回路図である。
同図に示す３次オーバートーン用発振回路１９は、帰還用抵抗器１３、発振増幅用インバータ１４、ダンピング抵抗器１５、入力側バラクタダイオード１２、出力側バラクタダイオード１１、抵抗器１７、及び基準電圧制御回路１８で構成されている。１６は、外付け部品としての水晶発振子である。
【００４５】
すなわち、この３次オーバートーン用発振回路１９は、一端（図では左端）が外付け部品の水晶発振子１６の一端に接続される帰還用抵抗器１３と、入力端子が水晶発振子１６の一端（この場合左端）に接続され、出力端子が帰還用抵抗器１３の他端（この場合右端）に接続される発振増幅用インバータ１４と、一端（この場合上端）が発振増幅用インバータ１４の出力端子に接続され、他端（この場合下端）が水晶発振子１６の他端（この場合右端）に接続されるダンピング抵抗器１３と、発振増幅用インバータ１４の入力端子にカソードが接続され、アノードが接地された入力側バラクタダイオード１２と、カソードがダンピング抵抗器１３の他端（この場合、下端）に接続され、アノードが接地された出力側バラクタダイオード１１と、出力端子が入力側バラクタダイオード１２のカソードと出力側バラクタダイオード１１のカソードとに抵抗器１７を介して接続された基準電圧制御回路１８とを備えたものである。
【００４６】
本発明の他の実施例として、その基本的構成は上記の通りであるが、発振用負荷容量についてさらに工夫している。その構成が図３に示されている。同図において、１１〜１５は３次オーバートーン用発振回路１９を構成する。
同図において、基準電圧制御回路１８の電圧値を、ＬＳＩ１９のプリント基板への実装後に基準電圧制御回路１８に内蔵された図示しないＲＯＭ（例えば、ヒューズＲＯＭ）のデータの書き換え等によって可変し、バラクタダイオード１１、１２に印加する。バラクタダイオード１１、１２は印加された電圧値に応じて容量値を可変可能であるため、３次オーバートーン用発振回１９路の負性抵抗値を変化させることが可能である。
【００４７】
このように、本実施例では、バラクタダイオード１１、１２に電圧を印加し、３次オーバートーン用発振回路１９の負性抵抗値を調整しているため、精度良く調整が可能となる。
【産業上の利用可能性】
【００４８】
本発明は、携帯電話、ＰＤＡ(Personal Digital Assistant)、ノートパソコン等の携帯端末装置の発振回路に利用できる。
【図面の簡単な説明】
【００４９】
【図１】本発明に係る３次オーバートーン用発振回路の一実施例を示す回路図である。
【図２】発振回路における発振用負荷容量の容量値を変化させた場合の負性抵抗値の変化を示す図である。
【図３】本発明に係る３次オーバートーン用発振回路の他の実施例を示す回路図である。
【図４】本発明の前提となった３次オーバートーン用発振回路である。
【符号の説明】
【００５０】
１、２ 発振用負荷容量
１ａ、２ａ コンデンサ
１ｂ、２ｂ スイッチ
３ 帰還用抵抗器
４ 発振増幅用インバータ
５ ダンピング抵抗器
６ 水晶発振子
【技術分野】
【０００１】
本発明は、３次オーバートーン用発振回路に関する。
【背景技術】
【０００２】
携帯電話を始めとする携帯端末機器は年々高機能化が進んでいる。それに伴い各種アプリケーション動作用のクロックも高周波化の流れが出始めている。そのため１次(基本波)用の水晶発振子を用いた発振回路構成から、３次オーバートーン(３倍波)用の水晶発振子を用いた発振回路構成が多くなってきている。
図４に本発明の前提となった３次オーバートーン用発振回路を示す。
同図において、発振用負荷容量としてのコンデンサ２１、２２、帰還用抵抗器２３、発振増幅用インバータ２４、及びダンピング抵抗器２５は、一つのＬＳＩ（Large Scale Integrated circuit ）に組み込まれており、３次オーバートーン発振回路２９を構成する。
【０００３】
同図において外付け部品のインダクタ２７、及びコンデンサ２８は並列共振回路を構成し、コンデンサ２１、２２、帰還用抵抗器２３、発振増幅用インバータ２４、ダンピング抵抗器２５、及び外付け部品の水晶発振子２６と組み合わされ３次オーバートーン発振する。
並列共振回路を３次オーバートーン発振回路２９に組み込むことによって、３次オーバートーン発振回路２９に発振周波数の選択性を持たせることが可能となり、３次オーバートーンでの安定した発振を可能とする。
【０００４】
しかしながら、図４に示した３次オーバートーン用発振回路においては、次のような課題がある。
第１の課題は、外付け部品としてインダクタ、コンデンサを実装しているため、部品点数の増加を招く。
第２の課題は、部品点数増による実装面積拡大のため、小型化が求められる携帯端末においては実装エリアを確保することが困難である。
第３の課題は、並列共振回路を構成するインダクタ、コンデンサの定数設定が必要であり、設計工数の増大を招く。
【０００５】
このような異常発振を抑制するために、発振回路に並列共振回路等を組み込み、発振回路に周波数選択性を持たせる等の対策を実施するのが一般的であるが、部品点数の増加、及び実装エリアの肥大化が引き起こされる為、小型化が求められる携帯端末において本対策を実施することは困難である。また、並列共振回路の定数出し等の設計工数も増大し、コストＵＰに繋がる恐れがある。
また、以下の特許文献１〜６には発振回路関係の技術が記載されている。
【０００６】
特許文献１の発振回路は、第１の端子及び第２の端子を有する発振素子と、発振素子の第２の端子に接続された第１の端子を有する第１の抵抗と、発振素子の第１の端子と第１の抵抗の第２の端子との間に接続された反転増幅回路と、発振素子の第１の端子と第１の抵抗の第２の端子との間に直列に接続された複数の抵抗であって、不純物が拡散された単結晶シリコンによって形成された第２の抵抗と不純物を含む多結晶シリコンによって形成された第３の抵抗とを含む複数の抵抗と、を具備するものである。
【０００７】
この発振回路によれば、不純物が拡散された単結晶シリコンによって形成された第２の抵抗と不純物を含む多結晶シリコンによって形成された第３の抵抗とを含む複数の抵抗を用いて温度特性を制御することにより、水晶発振子等の発振素子を用いた３次オーバートーン発振回路において発振動作を安定化することが可能となるとしている。
【０００８】
特許文献２の発振回路は、水晶発振子を用いた発振回路であって、複数のコンデンサをそれぞれ含む第１群及び第２群のコンデンサと、複数の入力信号に応じて、第１群及び第２群のコンデンサに含まれる複数のコンデンサを水晶発振子に直列に接続するか否かをそれぞれ切り換える複数のスイッチ回路と、を具備するものである。
【０００９】
この発振回路によれば、送受信切替入力信号及び／又は変調データに応じて、ＦＳＫ変調又は復調に必要な受信用、スペース信号送信用、又は、マーク信号送信用の３種類の周波数の信号を出力することができ、無線通信装置は、これらの信号を用いて、通信を行うことができる。発振回路においては、製造時個体変動及び温度特性変動の少ない固定値コンデンサをスイッチ回路で選択切替接続しているため、従来の発振回路と比較して、温度特性変動の少ない安定した精度の良い周波数の信号を得ることができるとしている。
【００１０】
特許文献３の電圧制御水晶発振器は、増幅器のフィードバックループ内に水晶発振子とバラクタダイオードを直列接続してある電圧制御発振器において、水晶発振子と直列にＬＣ共振回路を接続したものである。
【００１１】
この電圧制御水晶発振器によれば、増幅器のフィードバックループ内における水晶発振子と直列にＬＣ共振回路を接続してあるので、水晶発振子固有の三次オーバートーンの影響による、周波数が不連続に変化する周波数ジャンプ現象の発生を防ぐことができるとしている。
【００１２】
特許文献４のオーバートーン水晶発振回路は、Ｃ−ＭＯＳインバータと、水晶発振子と、この水晶発振子の基本周波数のほぼ（２ｎ＋１）（ｎ＝１，２，３，…）倍の共振周波数を有するＬＣ直列共振回路と、このＬＣ直列共振回路と水晶発振子とを直列に接続して構成した直列回路を、Ｃ−ＭＯＳインバータに並列に接続し、ＬＣ直列共振回路と水晶発振子との間に一端が接続され、他の一端がアースされた、ＬＣ直列共振回路とほぼ等しい共振周波数を有するＬＣ並列共振回路と、Ｃ−ＭＯＳインバータに並列に接続された増幅帰還抵抗と、Ｃ−ＭＯＳインバータの入力側と水晶発振子との間に一端が接続され、他の一端がアースされている負荷容量とからなっている。
【００１３】
このオーバートーン水晶発振回路によれば、ＬＣ並列共振回路を配設することにより、水晶発振子の入力側のみかけ上のインピーダンスが小さくなり、水晶発振子が高次の高調波での発振が可能となる。そこで、本回路に電源を加えると、ＬＣ直列共振回路およびＬＣ並列共振回路の共振周波数すなわち水晶発振子の５次の高調波の周波数の出力信号が端子に得られるとしている。
【００１４】
特許文献５の発振回路は、水晶発振子と直列に１個または複数個の非選択性同調回路を接続し、希望する発振周波数以外の周波数における、水晶発振子および非選択性同調回路を含めた全体のインピーダンスを相対的に高くしたものである。
【００１５】
この発振回路によれば、水晶発振子と直列に非選択性同調回路を接続することによって、目的とするオーバートーン以外の周波数におけるインピーダンスを、目的とするオーバートーンの周波数におけるインピーダンスに対して相対的に高くすることができ、したがって水晶発振子は希望するオーバートーンで容易にかつ安定して発振することができる。その結果、従来の基本波用の水晶発振子をそのまま用いて所望のオーバートーンを安定して取り出すことができるとしている。
【００１６】
特許文献６のオーバートーン用の水晶発振器は、第１のインバータの出力を第２のインバータのゲートに接続し、第２のインバータの出力を第３のインバータのゲートに接続し、第３のインバータの出力と第１のインバータのゲートとを、帰還抵抗を介して接続することにより反転増幅器を形成し、反転増幅器を発振回路に用いる水晶発振器であって、第１、第２、及び第３のインバータは、相補型電界効果トランジスタで形成し、第３のインバータから第２のインバータと第１のインバータへと漸次駆動力が小さくなるように各相補型電界効果トランジスタの大きさを異ならせ、帰還抵抗の抵抗値が３０ｋΩ以下であるものである。
【００１７】
このオーバートーン用の水晶発振器によれば、インバータの直列３段構成と３０ｋΩ以下の帰還抵抗とにより反転増幅器を形成し、この反転増幅器を用いて水晶発振回路を形成することにより、インバータの貫通電流を減少させることができる。とくにインバータをＣＭＯＳで構成し、さらに第３のインバータよりも第２のインバータの駆動力を小さくし、第２のインバータよりも第１のインバータの駆動力を小さくすることによって貫通電流を大幅に減少させることができる。これにより消費電流の少ない３次オーバートーン型水晶発振器を提供することが可能となり、その効果は非常に大きいとしている。
【特許文献１】特開２００５−１４２７３０号公報
【特許文献２】特開２００５−２８６５５６号公報
【特許文献３】特開昭６２−９０００６号公報
【特許文献４】特開平１−２３３９０３号公報
【特許文献５】特開平６−６１３４号公報
【特許文献６】特許第３２２９９００号公報
【発明の開示】
【発明が解決しようとする課題】
【００１８】
しかしながら、上述した特許文献１〜６に記載の技術では、プリント基板に発振回路を実装する際に生じる浮遊容量による影響を考慮しておらず、発振動作の不安定さやこの不安定さによる他の回路の誤動作等の影響が懸念される。
そこで、本発明の目的は、プリント基板への実装の際に生じる影響を抑えた３次オーバートーン用発振回路を提供することにある。
【課題を解決するための手段】
【００１９】
本発明の第１の回路は、一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が水晶発振子の一端に接続され、出力端子が帰還用抵抗器の他端に接続される発振増幅用インバータと、一端が発振増幅用インバータの出力端子に接続され、他端が水晶発振子の他端に接続されるダンピング抵抗器と、一端が発振増幅用インバータの入力端子に接続された複数の入力側スイッチと、一端が各入力側スイッチの他端に接続され他端が接地された複数の入力側コンデンサと、一端がダンピング抵抗器の他端に接続された複数の出力側スイッチと、一端が各出力側スイッチの他端に接続され他端が接地された複数の出力側コンデンサとを備えたことを特徴とする。
【００２０】
本発明の第２の回路は、一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が水晶発振子の一端に接続され、出力端子が帰還用抵抗器の他端に接続される発振増幅用インバータと、一端が発振増幅用インバータの出力端子に接続され、他端が水晶発振子の他端に接続されるダンピング抵抗器と、発振増幅用インバータの入力端子にカソードが接続され、アノードが接地された入力側バラクタダイオードと、ダンピング抵抗器の他端にカソードが接続され、アノードが接地された出力側バラクタダイオードと、出力端子が入力側バラクタダイオードのカソードと出力側バラクタダイオードのカソードとに抵抗器を介して接続された基準電圧制御回路とを備えたことを特徴とすることを特徴とする。
【発明の効果】
【００２１】
本発明によれば、ＬＳＩ内部に発振用負荷容量をスイッチを介して複数個内蔵し、ＬＳＩが実装される携帯端末等の基板の浮遊容量値によって発振回路の負性抵抗が変化しても、スイッチの切り替えによってコンデンサ容量を調整することによって、負性抵抗を調整し、３次オーバートーンで確実に発振させることが可能となる。
【発明を実施するための最良の形態】
【００２２】
（特徴）
本発明は、携帯端末向けで使用されるＬＳＩに内蔵される３次オーバートーン発振回路において、 ＬＳＩ内部に発振用負荷容量をスイッチを介して複数個内蔵し、ＬＳＩが実装される携帯端末用の基板の浮遊容量値によって発振回路の負性抵抗が変化しても、スイッチの切り替えによってコンデンサ容量を調整することによって、負性抵抗を調整し、３次オーバートーンで確実に発振させることが可能なことを特徴としている。
【００２３】
本発明に係る３次オーバートーン用発振回路の一実施の形態は、一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が水晶発振子の一端に接続され、出力端子が帰還用抵抗器の他端に接続される発振増幅用インバータと、一端が発振増幅用インバータの出力端子に接続され、他端が水晶発振子の他端に接続されるダンピング抵抗器と、一端が発振増幅用インバータの入力端子に接続された複数の入力側スイッチと、一端が各入力側スイッチの他端に接続され他端が接地された複数の入力側コンデンサと、一端がダンピング抵抗器の他端に接続された複数の出力側スイッチと、一端が各出力側スイッチの他端に接続され他端が接地された複数の出力側コンデンサとを備えたことを特徴とする。
【００２４】
上記構成によれば、ＬＳＩ内部に発振用負荷容量をスイッチを介して複数個内蔵し、ＬＳＩが実装される携帯端末用の基板の浮遊容量値によって発振回路の負性抵抗が変化しても、スイッチの切り替えによってコンデンサ容量を調整することによって、負性抵抗を調整し、３次オーバートーンで確実に発振させることが可能となる。
【００２５】
本発明に係る３次オーバートーン用発振回路の他の実施の形態は、上記構成に加え、入力側スイッチ及び出力側スイッチは、トランジスタで構成されていることを特徴とする。
【００２６】
入力側スイッチ及び出力側スイッチをトランジスタで構成することにより、ＬＳＩを作製する際に同時に組み込むことができ、小型化を図ることができる。
【００２７】
本発明に係る３次オーバートーン用発振回路の他の実施の形態は、上記構成に加え、コンデンサはＭＯＳコンデンサであることを特徴とする。
【００２８】
上記構成によれば、コンデンサがＭＯＳコンデンサであることにより、ＬＳＩを作製する際に同時に組み込むことができ、小型化を図ることができる。
【００２９】
本発明に係る３次オーバートーン用発振回路の他の実施の形態は、一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が水晶発振子の一端に接続され、出力端子が帰還用抵抗器の他端に接続される発振増幅用インバータと、一端が発振増幅用インバータの出力端子に接続され、他端が水晶発振子の他端に接続されるダンピング抵抗器と、発振増幅用インバータの入力端子にカソードが接続され、アノードが接地された入力側バラクタダイオードと、ダンピング抵抗器の他端にカソードが接続され、アノードが接地された出力側バラクタダイオードと、出力端子が入力側バラクタダイオードのカソードと出力側バラクタダイオードのカソードとに抵抗器を介して接続された基準電圧制御回路とを備えたことを特徴とする。
【００３０】
本発明に係る３次オーバートーン用発振回路の他の実施の形態は、上記構成に加え、基準電圧制御回路は、ＬＳＩの基板への実装後に基準電圧制御回路に内蔵されたＲＯＭのデータを書き換えるようにしたことを特徴とする。
【００３１】
上記構成によれば、基準電圧制御回路は、ＬＳＩの基板への実装後に基準電圧制御回路に内蔵されたＲＯＭのデータ（ＲＯＭ値）を書き換えるようにしたことにより、実装後に負荷容量を変化させることができる。
【００３２】
なお、上述した実施の形態は、本発明の好適な実施の形態の一例を示すものであり、本発明はそれに限定されることなく、その要旨を逸脱しない範囲内において、種々変形実施が可能である。
【実施例１】
【００３３】
次に本発明に係る３次オーバートーン用発振回路の実施例について説明する。
［構 成］
図１は、本発明に係る３次オーバートーン用発振回路の一実施例を示す回路図である。
この３次オーバートーン用発振回路７は、帰還用抵抗器３、発振増幅用インバータ４、ドライブレベル調整用のダンピング抵抗器５、入力側スイッチ２ｂ、入力側コンデンサ２ａ、出力側スイッチ１ｂ、及び出力側コンデンサ１ｂで構成され一つのＬＳＩ７に組み込まれている。６は外付け部品としての水晶発振子であり、３次オーバートーン発振子を励振し、所望の周波数の搬送波を発生する。
【００３４】
すなわち、この３次オーバートーン用発振回路９は、一端（図では左端）が水晶発振子６の一端（この場合左端）に接続される帰還用抵抗器３、入力端子が水晶発振子６の一端（この場合左端）に接続され、出力端子が帰還用抵抗器３の他端（この場合右単）に接続される発振増幅用インバータ４、一端（この場合上端）が発振増幅用インバータ４の出力端子に接続され、他端（この場合下端）が水晶発振子６の他端（この場合右端）に接続されるダンピング抵抗器５、一端（この場合上端）が発振増幅用インバータ４の入力端子に接続された複数の入力側スイッチ２ｂ、一端（この場合上端）が各入力側スイッチ２ｂの他端（この場合下端）に接続され他端（この場合上端）が接地された複数の入力側コンデンサ２ａ、一端（この場合上端）がダンピング抵抗器の下端に接続された複数の出力側スイッチ１ｂ、及び一端（この場合上端）が各出力側スイッチ１ａの他端（この場合下端）に接続され他端（この場合下端）が接地された複数の出力側コンデンサ１ａを有するＬＳＩ７と、外付け型の水晶発振子６とで構成されている。
【００３５】
図１において、１〜５は発振回路を構成し、３次オーバートーン用発振回路７の負性抵抗値等の回路動作条件を決定する。同図において、３次オーバートーン用水晶発振子６は、発振周波数を決定する。同図を参照すると、発振用負荷容量の詳細な構成が示されている。
【００３６】
同図において、１、２は発振用負荷容量を構成し、スイッチ１ｂ、２ｂの接続設定によって合成容量値が可変可能であり、その合成容量値によって３次オーバートーン発振回路９の負性抵抗を決定する。
図では各スイッチ１ｂ、２ｂは、単極単投型のスイッチが示されているが、実際には図示しないトランジスタで構成されている。また、コンデンサ１ａ、２ａはＭＯＳコンデンサで構成されている。発振増幅用インバータ４は例えば、ＣＭＯＳインバータが用いられるが、バイポーラトランジスタで構成されても良い。
【００３７】
発振回路における発振用負荷容量の容量値を変化させた場合の負性抵抗値の変化を図２に示す。
図２において、横軸は周波数を示し、縦軸は発振回路負性抵抗を示す。
同図より、容量値が小さくなるにつれて負性抵抗カーブが高周波側にシフトすることが分かる。同図の１ｓｔは１次モード（基本波）の周波数を示し、３ｒｄは３次オーバートーン（３倍波）の周波数を示す。基板実装によって生じる浮遊容量等の影響で発振用負荷容量が大きくなると、負性抵抗が低周波側にシフトし、１ｓｔの周波数帯でも負性抵抗が発生していることがわかる。そのため、１ｓｔでの発振（異常発振）の危険性が高まる。負性抵抗は一般的に次の数式（１）で表される。
−Ｒ＝−ｇｍ／（ω2×Ｃ１×Ｃ２） …（１）
但し、−Ｒ：負性抵抗、ｇｍ：発振増幅用インバータ４を構成するトランジスタ（図示せず）の相互コンダクタンス、ω：角周波数、Ｃ１、Ｃ２：発振用負荷容量をそれぞれ示す（図１では１ａ、２ａに該当）。
以上において、詳細に実施例の構成を述べたが、図１の３〜６の各素子は、当業者にとってよく知られており、また本発明とは直接関係しないので、その詳細な構成は省略する。
【００３８】
［動 作］
次に図１に示した３次オーバートーン用発振回路の動作を説明する。
同図において、発振用負荷容量としてのコンデンサ１ａ、２ａに接続された複数のスイッチ１ｂ、２ｂがコンデンサ１ａ、２ａと接続もしくは開放されると、スイッチ１ｂ、２ｂの接続状態によってコンデンサ１ａ、２ａの合成容量値が可変し、３次オーバートーン用発振回路７の負性抵抗値を可変することが出来る。３次オーバートーン用発振回路７は３次オーバートーンの周波数帯域で発振に必要な負性抵抗を確保し、３次オーバートーンで発振をする。
【００３９】
ここで、発振用負荷容量値を基板実装後に可変できるようにすることによって、所望の周波数における負性抵抗値を十分に確保することが可能となり、３次オーバートーン発振を安定して得ることが可能となる。また、外付け部品を使用しない為、実装面積の拡大が無い。
【００４０】
［効果の説明］
以上説明したように、本実施例においては、以下に記載するような効果を奏する。
第１の効果はＬＳＩ実装後に発振用負荷容量値が可変可能なため、１次モードの周波数帯域に発生した負性抵抗を無くし(高周波側にシフト)、３次オーバートーンの周波数帯域で十分な負性抵抗を確保可能となり、１次モードでの発振(異常発振)が無く、安定した３次オーバートーン発振を得る事ができることである。
【００４１】
第２の効果は外付け部品による対策が必要ない為、実装面積を削減できる。
【００４２】
第３の効果は実装条件等で発生する浮遊容量の影響を軽減できるため、基板設計の自由度が向上する。
【００４３】
第４の効果として基板とのマッチングを考慮した発振用負荷容量別のＬＳＩラインナップを削減可能となる。
【実施例２】
【００４４】
次に本発明の他の実施例について述べる。
図３は、本発明に係る３次オーバートーン用発振回路の他の実施例を示す回路図である。
同図に示す３次オーバートーン用発振回路１９は、帰還用抵抗器１３、発振増幅用インバータ１４、ダンピング抵抗器１５、入力側バラクタダイオード１２、出力側バラクタダイオード１１、抵抗器１７、及び基準電圧制御回路１８で構成されている。１６は、外付け部品としての水晶発振子である。
【００４５】
すなわち、この３次オーバートーン用発振回路１９は、一端（図では左端）が外付け部品の水晶発振子１６の一端に接続される帰還用抵抗器１３と、入力端子が水晶発振子１６の一端（この場合左端）に接続され、出力端子が帰還用抵抗器１３の他端（この場合右端）に接続される発振増幅用インバータ１４と、一端（この場合上端）が発振増幅用インバータ１４の出力端子に接続され、他端（この場合下端）が水晶発振子１６の他端（この場合右端）に接続されるダンピング抵抗器１３と、発振増幅用インバータ１４の入力端子にカソードが接続され、アノードが接地された入力側バラクタダイオード１２と、カソードがダンピング抵抗器１３の他端（この場合、下端）に接続され、アノードが接地された出力側バラクタダイオード１１と、出力端子が入力側バラクタダイオード１２のカソードと出力側バラクタダイオード１１のカソードとに抵抗器１７を介して接続された基準電圧制御回路１８とを備えたものである。
【００４６】
本発明の他の実施例として、その基本的構成は上記の通りであるが、発振用負荷容量についてさらに工夫している。その構成が図３に示されている。同図において、１１〜１５は３次オーバートーン用発振回路１９を構成する。
同図において、基準電圧制御回路１８の電圧値を、ＬＳＩ１９のプリント基板への実装後に基準電圧制御回路１８に内蔵された図示しないＲＯＭ（例えば、ヒューズＲＯＭ）のデータの書き換え等によって可変し、バラクタダイオード１１、１２に印加する。バラクタダイオード１１、１２は印加された電圧値に応じて容量値を可変可能であるため、３次オーバートーン用発振回１９路の負性抵抗値を変化させることが可能である。
【００４７】
このように、本実施例では、バラクタダイオード１１、１２に電圧を印加し、３次オーバートーン用発振回路１９の負性抵抗値を調整しているため、精度良く調整が可能となる。
【産業上の利用可能性】
【００４８】
本発明は、携帯電話、ＰＤＡ(Personal Digital Assistant)、ノートパソコン等の携帯端末装置の発振回路に利用できる。
【図面の簡単な説明】
【００４９】
【図１】本発明に係る３次オーバートーン用発振回路の一実施例を示す回路図である。
【図２】発振回路における発振用負荷容量の容量値を変化させた場合の負性抵抗値の変化を示す図である。
【図３】本発明に係る３次オーバートーン用発振回路の他の実施例を示す回路図である。
【図４】本発明の前提となった３次オーバートーン用発振回路である。
【符号の説明】
【００５０】
１、２ 発振用負荷容量
１ａ、２ａ コンデンサ
１ｂ、２ｂ スイッチ
３ 帰還用抵抗器
４ 発振増幅用インバータ
５ ダンピング抵抗器
６ 水晶発振子
【特許請求の範囲】
【請求項１】
一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が前記水晶発振子の一端に接続され、出力端子が前記帰還用抵抗器の他端に接続される発振増幅用インバータと、一端が前記発振増幅用インバータの出力端子に接続され、他端が前記水晶発振子の他端に接続されるダンピング抵抗器と、一端が前記発振増幅用インバータの入力端子に接続された複数の入力側スイッチと、一端が前記各入力側スイッチの他端に接続され他端が接地された複数の入力側コンデンサと、一端が前記ダンピング抵抗器の他端に接続された複数の出力側スイッチと、一端が前記各出力側スイッチの他端に接続され他端が接地された複数の出力側コンデンサとを備えたことを特徴とする３次オーバートーン用発振回路。
【請求項２】
前記入力側スイッチ及び前記出力側スイッチは、トランジスタで構成されていることを特徴とする請求項１記載の３次オーバートーン用発振回路。
【請求項３】
前記コンデンサはＭＯＳコンデンサであることを特徴とする請求項１または２記載の３次オーバートーン用発振回路。
【請求項４】
一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が前記水晶発振子の一端に接続され、出力端子が前記帰還用抵抗器の他端に接続される発振増幅用インバータと、一端が前記発振増幅用インバータの出力端子に接続され、他端が前記水晶発振子の他端に接続されるダンピング抵抗器と、前記発振増幅用インバータの入力端子にカソードが接続され、アノードが接地された入力側バラクタダイオードと、前記ダンピング抵抗器の他端にカソードが接続され、アノードが接地された出力側バラクタダイオードと、出力端子が前記入力側バラクタダイオードのカソードと前記出力側バラクタダイオードのカソードとに抵抗器を介して接続された基準電圧制御回路とを備えたことを特徴とする３次オーバートーン用発振回路。
【請求項５】
前記基準電圧制御回路は、基板への実装後に前記基準電圧制御回路に内蔵されたＲＯＭのデータを書き換えるようにしたことを特徴とする請求項４に記載の３次オーバートーン用発振回路。
【請求項１】
一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が前記水晶発振子の一端に接続され、出力端子が前記帰還用抵抗器の他端に接続される発振増幅用インバータと、一端が前記発振増幅用インバータの出力端子に接続され、他端が前記水晶発振子の他端に接続されるダンピング抵抗器と、一端が前記発振増幅用インバータの入力端子に接続された複数の入力側スイッチと、一端が前記各入力側スイッチの他端に接続され他端が接地された複数の入力側コンデンサと、一端が前記ダンピング抵抗器の他端に接続された複数の出力側スイッチと、一端が前記各出力側スイッチの他端に接続され他端が接地された複数の出力側コンデンサとを備えたことを特徴とする３次オーバートーン用発振回路。
【請求項２】
前記入力側スイッチ及び前記出力側スイッチは、トランジスタで構成されていることを特徴とする請求項１記載の３次オーバートーン用発振回路。
【請求項３】
前記コンデンサはＭＯＳコンデンサであることを特徴とする請求項１または２記載の３次オーバートーン用発振回路。
【請求項４】
一端が外付け部品の水晶発振子の一端に接続される帰還用抵抗器と、入力端子が前記水晶発振子の一端に接続され、出力端子が前記帰還用抵抗器の他端に接続される発振増幅用インバータと、一端が前記発振増幅用インバータの出力端子に接続され、他端が前記水晶発振子の他端に接続されるダンピング抵抗器と、前記発振増幅用インバータの入力端子にカソードが接続され、アノードが接地された入力側バラクタダイオードと、前記ダンピング抵抗器の他端にカソードが接続され、アノードが接地された出力側バラクタダイオードと、出力端子が前記入力側バラクタダイオードのカソードと前記出力側バラクタダイオードのカソードとに抵抗器を介して接続された基準電圧制御回路とを備えたことを特徴とする３次オーバートーン用発振回路。
【請求項５】
前記基準電圧制御回路は、基板への実装後に前記基準電圧制御回路に内蔵されたＲＯＭのデータを書き換えるようにしたことを特徴とする請求項４に記載の３次オーバートーン用発振回路。
【図１】
【図２】
【図３】
【図４】
【図２】
【図３】
【図４】
【公開番号】特開２００９−１７７３９３（Ｐ２００９−１７７３９３Ａ）
【公開日】平成２１年８月６日（２００９．８．６）
【国際特許分類】
【出願番号】特願２００８−１２４９６（Ｐ２００８−１２４９６）
【出願日】平成２０年１月２３日（２００８．１．２３）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
【公開日】平成２１年８月６日（２００９．８．６）
【国際特許分類】
【出願日】平成２０年１月２３日（２００８．１．２３）
【出願人】（０００００４２３７）日本電気株式会社 (19,353)
【Ｆターム（参考）】
[ Back to top ]