ＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路
【課題】ＩＰｓｅｃ機能とチェックサム機能を同時に有効にすることを実現するＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路を提供すること。
【解決手段】ＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路内のＭＡＣ回路周辺にアービタ、ヘッダ削除、データパス切り替え、チェックサムバイト保持、チェックサム貼り付け、ＦＩＦＯ、イーサネットヘッダ保持およびイーサネットヘッダ貼り付け機能を持った回路を設け、ＭＡＣ回路が持つチェックサム機能をＩＰｓｅｃが有効の時にも使用できるようにした。
【解決手段】ＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路内のＭＡＣ回路周辺にアービタ、ヘッダ削除、データパス切り替え、チェックサムバイト保持、チェックサム貼り付け、ＦＩＦＯ、イーサネットヘッダ保持およびイーサネットヘッダ貼り付け機能を持った回路を設け、ＭＡＣ回路が持つチェックサム機能をＩＰｓｅｃが有効の時にも使用できるようにした。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路に関する。
【背景技術】
【０００２】
ネットワーク上のセキュリティ技術として、ＩＰｓｅｃ（Security Architecture for the Internet Protocol）がある。
【０００３】
近年セキュリティ意識の高まりや、ＩＰｓｅｃを標準的に使用できるＩＰｖ６の普及開始という背景があり、この技術が注目されている。
【０００４】
なお、ＰＣやＯＡ機器のような端末間同士でもＩＰｓｅｃ技術を適用することが考えられ、それを実現する方式としてＢｕｍｐ Ｉｎ Ｔｈｅ Ｗｉｒｅ(ＢＩＴＷ)と呼ばれる方式がある。この方式は暗号化を行う装置や回路をアドオンする方式であり、既存の装置や回路を変更することなくＩＰｓｅｃを適用できる点で有望な方式と考えられている。
【０００５】
また、このアドオンする回路は２つのＭＡＣ回路とＩＰｓｅｃ回路により構成され、従来のＭＡＣ回路には搭載されていなくとも、その時のトレンドにより新規の機能が搭載されていることが多い。その一例として、チェックサム機能が挙げられる。
【０００６】
このチェックサム機能は、ＭＡＣのハードウェアでイーサネット（登録商標）、ＩＰ、ＴＣＰ／ＵＤＰの各層のチェックサムを実施する機能であり、メインＣＰＵへの負荷を軽減する方法として、非常に重要になってきている。
【０００７】
従来のＢＩＴＷ方式では送信側、受信側それぞれ以下の特徴がある。
送信側
ＩＰｓｅｃ有効時、ＩＰｓｅｃ処理後のデータは暗号化されているため、ＩＰｓｅｃ処理後にデータ処理を行うＭＡＣ回路にてチェックサム挿入を行うことができない。
またＩＰｓｅｃ処理前にデータ処理を行うＭＡＣ回路では受信データとして扱われるので、チェックサム挿入を行うことができない。
【０００８】
受信側
ＩＰｓｅｃ有効時、ＰＨＹ側から送信されてくるデータは暗号化されているため、ＩＰｓｅｃ処理前にデータ処理を行うＭＡＣ回路にてチェックサム確認を行うことができない。
またＩＰｓｅｃ処理後にデータ処理を行うＭＡＣ回路では送信データとして扱われるので、チェックサム確認を行うことができない。
【０００９】
すなわち、ＩＰｓｅｃ有効時、伝送路側とＩＰｓｅｃ間に位置されるＭＡＣ回路では、扱うデータが暗号化されているため、チェックサム機能が使用できない。
また、ＩＰｓｅｃと既存ＬＳＩ間に位置されるＭＡＣ回路では、チェックサム確認を行いたい伝送路側からの受信データがチェックサム挿入を行う処理部であるＴｘ側処理部へ、チェックサム挿入を行いたい伝送路側への送信データがチェックサム確認を行うＲｘ側処理部へ入力されるため、チェックサム機能を使用することができない。
【００１０】
図６に従来の構成を示す。ＭＡＣ回路を持つ既存ＬＳＩに、伝送路側に外付け回路をつなげる場合を考える。
外付け回路は２つのＭＡＣ回路、ＩＰｓｅｃ処理回路より構成される。
以下に各要素の詳細を受信データ側と送信データ側に分けて説明する。
【００１１】
受信データ側
ＭＡＣ回路Ａ１‘
伝送路側よりＥｔｈｅｒｎｅｔ（登録商標）フレームを受信する。ＩＰパケット部分のみ暗号化されている。
Ｅｔｈｅｒｎｅｔ（登録商標）ヘッダの処理を施し、ＩＰパケット部分をそのままＩＰｓｅｃ回路２‘に送信する。
この回路にチェックサム機能などを搭載していても、ＩＰパケット部分は暗号化されているため、チェックサムを実施することは不可能である。
ＩＰｓｅｃ回路２‘
ＩＰｓｅｃ処理を施すことにより、受信データは復号化される。
ＭＡＣ回路Ｂ３‘
ＩＰｓｅｃ回路２‘よりＩＰパケットを受信する。すでに復号化されている。
これにＭＡＣ送信処理を施しＥｔｈｅｒｎｅｔ（登録商標）フレームとしてＭＡＣ回路Ｃ４‘に送信する。
ここで、データが通る処理部はＴｘ処理部なので、Ｒｘ処理部に実装されているチェックサム確認機能を使用することは不可能である。
また、Ｔｘ処理部のチェックサム挿入機能をここで実施してしまうと、伝送路などでビット化けなどが発生していても、チェックサム演算が正常なものに置き換わってしまい、後段でチェックサム確認を行うことが不可能になってしまう。
よって、ＭＡＣ回路のレジスタ設定などにより、チェックサム挿入機能はＯＦＦにされるべきである。
ＭＡＣ回路Ｃ４‘
イーサネットフレームを受信し、ＩＰパケットを生成する。
【００１２】
送信データ側
ＭＡＣ回路Ｃ４‘
ＩＰパケットを受信し、イーサネットフレームを生成する。
ＭＡＣ回路Ｂ３‘
ＭＡＣ回路Ｃ４‘よりイーサネットフレームを受信し、ＩＰｓｅｃ回路２‘にＩＰパケットを送信する。
ここで、データが通る処理部はＲｘ処理部なので、Ｔｘ処理部に実装されているチェックサム挿入機能を使用することは不可能である。
また、Ｒｘ処理部のチェックサム確認機能をここで実施してしまうと、既存ＬＳＩ側でチェックサム挿入を行っていない場合、エラーパケットとして扱われてしまう。
よって、既存ＬＳＩ側でチェックサムを実施しない場合（ＩＰｓｅｃをＯＦＦにしてＭＡＣ回路Ａ１‘にて実施する場合ｅｔｃ）は、ＭＡＣ回路のレジスタ設定などにより、チェックサム挿入機能はＯＦＦにされるべきである。
ＩＰｓｅｃ回路２‘
ＩＰｓｅｃ処理を施すことにより、暗号化されてデータ送信される。
ＭＡＣ回路Ａ１‘
伝送路側よりＥｔｈｅｒｎｅｔ（登録商標）フレームを受信する。ＩＰパケット部分のみ暗号化されている。
Ｅｔｈｅｒｎｅｔ（登録商標）ヘッダの処理を施し、ＩＰパケット部分をそのままＩＰｓｅｃ回路２‘に送信する。
この回路にチェックサム機能などを搭載していても、ＩＰパケット部分は暗号化されているため、チェックサムを実施することは不可能である。
【００１３】
特許文献１には、トランスポートモードでのＩＰｓｅｃ処理において、事前にフラグメント処理されたパケットを暗号化可能とする技術が開示されている。
【００１４】
また、特許文献２には、通信割り当て部は、同時に実行される複数のアプリケーション通信について、ＴＯＥ（TCP/IP offload Engine）を備えるハード通信手段によるハードウェア通信またはソフト通信手段によるソフトウェア通信への割り当て処理を、各アプリケーション通信にかかる基準情報に基づいて実行し、これにより、各アプリケーション通信にかかる基準情報を通信装置の使用環境に応じて適宜選択することで、通信全体における通信性能の向上を実現する技術が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかし、今までのＢＩＴＷ方式では、アドオンする回路内ではＩＰｓｅｃ機能とチェックサム機能とは排他的にしか使用することができないという問題があった。上記の従来技術でもＢＩＴＷ方式において、ＩＰｓｅｃ処理を有効な時にチェックサム機能が実施できないという問題は解消できていない。
【００１６】
本発明は以上の問題点に鑑みなされたものであり、その目的は、ＢＩＴＷ方式において、アドオンする回路内でＩＰｓｅｃ機能とチェックサム機能を同時に有効にすることを実現するＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路を提供することである。
【課題を解決するための手段】
【００１７】
請求項１記載の発明は、自回路内のＭＡＣ回路周辺にアービタ、ヘッダ削除、データパス切り替え、チェックサムバイト保持、チェックサム貼り付け、ＦＩＦＯ、イーサネットヘッダ保持およびイーサネットヘッダ貼り付け機能を持った回路を設け、自回路内のＭＡＣ回路が持つチェックサム機能をＩＰｓｅｃが有効の時にも使用できることを特徴とするＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路である。
【００１８】
請求項２記載の発明は、請求項１記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路において、ＩＰｓｅｃマクロをＭＡＣｓｅｃマクロに置き換えた場合も、ＭＡＣアドレスフィルタなどのイーサネット層の機能についてもＭＡＣｓｅｃと同時に使用できることを特徴とする。
【００１９】
請求項３記載の発明は、請求項１記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路において、自回路内のＭＡＣ回路内にあるＴｘ処理部およびＲｘ処理部の代わりに、ヘッダ削除回路、ヘッダ保持回路およびヘッダ貼り付け回路のみを追加することにより、Ｔｘ処理部およびＲｘ処理部に対するアービトレーションを行うデータ種の数を減らし、転送速度のパフォーマンスの低下を抑えることを特徴とする。
【００２０】
請求項４記載の発明は、請求項１記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路において、自回路内のＭＡＣ回路内にあるＴｘ処理部およびＲｘ処理部の代わりに、ヘッダ削除回路、チェックサムバイト保持回路およびチェックサムバイト貼り付け回路のみを追加することにより、Ｔｘ処理部およびＲｘ処理部のチェックサム機能を切り替えることを不要にすることを特徴とする。
【００２１】
請求項５記載の発明は、請求項１から３のいずれか１項に記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路において、自回路内のＭＡＣ回路自体をそのまま利用できることを特徴とする。
【００２２】
請求項６記載の発明は、請求項１から４のいずれか１項に記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路において、１００／１０００ＢＡＳＥ−Ｔ／ＴＸ、かつ全二重／半二重対応のイーサネット（登録商標）を対象とすることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、ＩＰｓｅｃ有効時にもチェックサム機能を有効にすることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態に係るＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路の構成を示す図である。
【図２】本発明の実施の形態における新規追加回路５の周辺について説明する図である。
【図３】本発明の実施の形態に係る新規追加回路５のデータパスを示す図である。
【図４】本実施の形態の処理フローを送信側について説明する図である。
【図５】本実施の形態の処理フローを受信側について説明する図である。
【図６】従来の構成を示すについて説明する図である。
【発明を実施するための形態】
【００２５】
以下、本発明を実施するための最良の形態を、図面に基づいて説明する。
図１は、本実施の形態におけるＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路の構成を示す図である。１００／１０００ＢＡＳＥ−Ｔ／ＴＸ、かつ全二重／半二重対応のイーサネット（登録商標）を対象とすることであってもよい。
【００２６】
図６に示す従来例のＭＡＣ回路Ｂ３‘の周辺に新規回路（図１中のグレー部分）を追加した点が特徴となる。
ＩＰｓｅｃ有効時にチェックサム機能を実施するため、新規追加回路５により、以下の２点を実現させる。
（１）受信データに対して、ＭＡＣ回路Ｂ３のＲｘ処理部のチェックサム確認機能を使用可能にする。
（２）送信データに対して、ＭＡＣ回路Ｂ３のＴｘ処理部のチェックサム挿入機能を使用可能にする。
【００２７】
図２に新規追加回路５の周辺を示す。また、図３に新規追加回路５のデータパスを示す。
以下に各要素の詳細を説明する。
【００２８】
アービタ回路Ａ６は、ＭＡＣ回路Ｃ４のＴｘ処理部からの送信データとデータパス切り替え回路１１からの送信データを受け取り、アービトレーションを行って、ヘッダ削除回路７へデータ転送を行う。
【００２９】
ヘッダ削除回路７は、受け取った送信データからイーサネットヘッダのみを削除し、ＩＰパケットにする。
なお、この処理機能は既存のＲｘ処理部にも含まれているが、主に以下の理由により、本回路で処理を行うこととする。
受信データのチェックサム確認をＭＡＣ回路Ｂ３のＲＸ処理部にて行うため、ＭＡＣ回路Ｂ３のＲＸ処理部はチェックサム機能を有効にしておく必要がある。そうすると、ＭＡＣ回路Ｃ３を含む既存回路側でチェックサムを行わない場合は、Ｒｘ処理部に通すことにより、チェックサムエラーと判断されてしまう。
ＲＸ処理部に実装されているプロトコル処理全てが必要でなく、イーサネットヘッダを削除すればよい。イーサネットヘッダを削除するだけのために、Ｒｘ処理部を通していては、転送速度のパフォーマンス低下に繋がる。
【００３０】
データパス切り替え回路Ａ８は、送信データとして、チェックサム挿入が済んだデータはＩＰｓｅｃ処理部２へ、済んでいないデータはＭＡＣ回路Ｂ３へ転送する。
【００３１】
アービタ回路Ｂ９は、送信データと受信データを受け取り、アービトレーションを行ってＭＡＣ回路Ｂ３のＴｘ処理部に転送する。
【００３２】
チェックサムバイト保持回路１０は、受け取った受信データからチェックサムバイトのみを保持し、チェックサムバイト貼り付け回路１２に転送する。
なお、チェックサム挿入機能は既存のＴｘ処理部にも含まれているが、主に以下の理由により、本回路で処理を行うこととする。
送信データのチェックサム挿入をＭＡＣ回路Ｂ３のＴｘ処理部にて行うため、ＭＡＣ回路Ｂ３のＴｘ処理部はチェックサム機能を有効にしておく必要がある。そうすると、伝送路からくるデータにチェックサムエラーがあったとしても、Ｔｘ処理部に通すことにより、正常なチェックサムが挿入されてしまう。
【００３３】
データパス切り替え回路Ｂ１１は、Ｔｘ処理部を通したデータを、送信データ、受信データを判断し、アービタ回路Ａ６、チェックサム貼り付け回路１２へデータを転送する。
【００３４】
チェックサム貼り付け回路１２は、受信データに対して、一時保存したチェックサムバイトを貼り付ける。
【００３５】
ＦＩＦＯ１３は、ＩＰｓｅｃ処理部２からのデータを一旦格納する。
なお、ＢＩＴＷ方式では転送速度のボトルネックとなる部分はＩＰｓｅｃ処理部２と一般的に考えられる。そのため、ＦＩＦＯを設けずにアービタ回路Ｂ９とＩＰｓｅｃ回路２をそのままハンドシェイクさせると、パフォーマンスの低下が懸念される。
【００３６】
ヘッダ保持回路１４は、Ｔｘ処理部にてイーサネットヘッダを付加した受信データからイーサネットヘッダのみを確保する。
なお、イーサネットヘッダはＴｘ処理部にて付加できるが、主に以下の理由により、本回路を設ける。
ＭＡＣ回路Ｂ３のＲｘ処理部を通った後の受信データは、Ｔｘ処理部に実装されているプロトコル処理全てが必要でなく、イーサネットヘッダのみ追加できればよい。
イーサネットヘッダを追加するだけのために、Ｒｘ処理部を通していては、転送速度のパフォーマンス低下に繋がる。
【００３７】
ヘッダ貼り付け回路１５は、ヘッダ保持回路１４により保持されたイーサネットヘッダをＲｘ処理が終了した受信データに貼り付け、ＭＡＣ回路Ｂ３側へ転送する。
【００３８】
以下、本実施の形態の処理フローを送信側（図４）、および受信側（図５）のフローチャートを参照して説明する。なお、ハードウェアで実装される場合はソフトのようにシーケンシャルに動作が行われるわけではないが、理解しやすくするためここでは敢えてフローをシーケンシャルに記述した。
【００３９】
図４を参照すると、まず、アービタ回路Ａ６にてＭＡＣ回路Ｃ４から転送される送信データを受け取り、アービトレーションを行ったうえヘッダ削除回路７に転送する（Ｓ４１）。
【００４０】
ヘッダ削除回路７にてアービタ回路Ａ６から転送される送信データを受け取り、イーサネットヘッダ部分のみを削除し、データパス切り替え回路Ａ８に転送する（Ｓ４２）。
【００４１】
データパス切り替え回路Ａ８にてヘッダ削除回路７から転送される送信データを受け取り、チェックサムが未処理であるのでアービタ回路Ｂ９に転送する（Ｓ４３）。
【００４２】
アービタ回路Ｂ９にてデータパス切り替え回路Ａ８から転送される送信データを受け取り、ＦＩＦＯ１３からの転送データとのアービトレーションを行ったうえ、ＭＡＣ回路Ｂ３に転送する（Ｓ４４）。
【００４３】
ＭＡＣ回路Ｂ３のＴｘ処理部にてアービタ回路Ｂ９から転送される送信データを受け取り、イーサネットフレームヘッダの付加、およびＩＰ，ＴＣＰ／ＵＤＰレベルのチェックサム（チェックサム作成）を行ったうえ、データパス切り替え回路Ｂ１１に転送する（Ｓ４５）。
【００４４】
データパス切り替え回路Ｂ１１にてＭＡＣ回路Ｂ３から転送される送信データを受け取り、送信データであることを確認し、アービタ回路Ａ６に転送する（Ｓ４６）。
【００４５】
アービタ回路Ａ６にてデータパス切り替え回路Ｂ１１から転送される送信データを受け取り、ＭＡＣ回路Ｃ４からの転送データとのアービトレーションを行ったうえ、ヘッダ削除回路７に転送する（Ｓ４７）。
【００４６】
データパス切り替え回路Ａ８にてヘッダ削除回路７から転送される送信データを受け取り、チェックサムが実施済みであるのでＩＰｓｅｃ処理部２に処理済み送信データとして転送する（Ｓ４８）。
【００４７】
次に、図５を参照すると、まず、ＦＩＦＯ１３にてＩＰｓｅｃ処理部２から転送される受信データを受け取り、一旦蓄積され、アービタ回路Ｂ９に転送される（Ｓ５１）。
【００４８】
アービタ回路Ｂ９にてＦＩＦＯ１３から転送される受信データを受け取り、データパス切り替え回路Ａ８からの転送データとのアービトレーションを行ったうえ、ＭＡＣ回路Ｂ３、チェックサムバイト保持回路１０に転送する（Ｓ５２）。
【００４９】
ＭＡＣ回路Ｂ３のＴｘ処理部にてアービタ回路Ｂ９から転送される受信データを受け取り、イーサネットフレームヘッダの付加を行ったうえ、データパス切り替え回路Ｂ１１、ヘッダ保持回路１４に転送する（Ｓ５３）。ここで、不要ではあるが、ＩＰ，ＴＣＰ／ＵＤＰレベルのチェックサム（チェックサム作成）も実施される。
【００５０】
また、チェックサムバイト保持回路１０にてアービタ回路Ｂ９から転送される受信データを受け取り、チェックサムバイトのみ抽出しチェックサム貼り付け回路１２に転送する（Ｓ５４）。
【００５１】
データパス切り替え回路Ｂ１１にてＭＡＣ回路Ｂ３から転送される受信データを受け取り、受信データであることを確認し、チェックサム貼り付け回路１２に転送する（Ｓ５５）。
【００５２】
また、ヘッダ保持回路１４にてＭＡＣ回路Ｂ３から転送される受信データを受け取り、イーサネットヘッダバイトのみ抽出しヘッダ貼り付け回路１５に転送する（Ｓ５６）。
【００５３】
チェックサム貼り付け回路１２にてデータパス切り替え回路Ｂ１１から転送される受信データ、およびチェックサムバイト保持回路１０から転送されるチェックサムバイトを受け取り、データパス切り替え回路Ｂ１１からの転送データのチェックサムバイト部分にチェックサムバイト保持回路１０から転送されるデータを上書きし、ＭＡＣ回路Ｂ３に転送する（Ｓ５７）。
【００５４】
ＭＡＣ回路Ｂ３のＲｘ処理部にてチェックサム貼り付け回路１２から転送される受信データを受け取り、イーサネットフレームヘッダの削除、およびＩＰ，ＴＣＰ／ＵＤＰレベルのチェックサム（チェックサム確認）を行ったうえ、ヘッダ貼り付け回路１５に転送する（Ｓ５８）。
【００５５】
ヘッダ貼り付け回路１５にてＭＡＣ回路Ｂ３から転送される受信データ、およびヘッダ保持回路１４からイーサネットヘッダバイトを受け取り、ヘッダ貼り付け回路１５からの受信データにヘッダ保持回路１４からのイーサネットヘッダバイトを貼り付け、ＭＡＣ回路Ｃ４へ受信データとして転送する（Ｓ５９）。
【００５６】
上記の本実施の形態によれば、ＢＩＴＷ方式の送信側、受信側それぞれに以下の特徴があるので、以下の効果が発生する。
送信側
ＩＰｓｅｃ処理前にデータ処理を行うＭＡＣ回路では、既存回路より受信したデータを送信データとして扱うことにより、チェックサム挿入を行う。
受信側
ＩＰｓｅｃ処理後にデータ処理を行うＭＡＣ回路では、伝送路から受信したデータを受信データとして扱うことにより、チェックサム確認を行う。
ＩＰｓｅｃと既存ＬＳＩ間に位置されるＭＡＣ回路にて、伝送路への送信データをＴｘ処理部、伝送路側への受信データをＲｘ処理部にそれぞれ一旦入力することにより、ＩＰｓｅｃ有効時でもチェックサム機能（チェックサム挿入、チェックサム確認）を使用可能となる。
また、ＩＰｓｅｃマクロをＭＡＣｓｅｃマクロに置き換えた場合も、ＭＡＣアドレスフィルタなどのイーサネット層の機能についてもＭＡＣｓｅｃと同時に使用できる。
【００５７】
なお、上述する実施の形態は、本発明の好適な実施の形態であり、本発明の要旨を逸脱しない範囲内において種々の変更実施が可能である。
【符号の説明】
【００５８】
１、１‘ ＭＡＣ回路Ａ
２、２‘ ＩＰｓｅｃ処理部
３、３‘ ＭＡＣ回路Ｂ
４、４‘ ＭＡＣ回路Ｃ
５ 新規追加回路
６ アービタ回路Ａ
７ ヘッダ削除回路
８ データパス切り替え回路Ａ
９ アービタ回路Ｂ
１０ チェックサムバイト保持回路
１１ データパス切り替え回路Ｂ
１２ チェックサム貼り付け回路
１３ ＦＩＦＯ
１４ ヘッダ保持回路
１５ ヘッダ貼り付け回路
【先行技術文献】
【特許文献】
【００５９】
【特許文献１】特開２００９−２４６８０１号公報
【特許文献２】特開２００８−３１２０９４号公報
【技術分野】
【０００１】
本発明は、ＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路に関する。
【背景技術】
【０００２】
ネットワーク上のセキュリティ技術として、ＩＰｓｅｃ（Security Architecture for the Internet Protocol）がある。
【０００３】
近年セキュリティ意識の高まりや、ＩＰｓｅｃを標準的に使用できるＩＰｖ６の普及開始という背景があり、この技術が注目されている。
【０００４】
なお、ＰＣやＯＡ機器のような端末間同士でもＩＰｓｅｃ技術を適用することが考えられ、それを実現する方式としてＢｕｍｐ Ｉｎ Ｔｈｅ Ｗｉｒｅ(ＢＩＴＷ)と呼ばれる方式がある。この方式は暗号化を行う装置や回路をアドオンする方式であり、既存の装置や回路を変更することなくＩＰｓｅｃを適用できる点で有望な方式と考えられている。
【０００５】
また、このアドオンする回路は２つのＭＡＣ回路とＩＰｓｅｃ回路により構成され、従来のＭＡＣ回路には搭載されていなくとも、その時のトレンドにより新規の機能が搭載されていることが多い。その一例として、チェックサム機能が挙げられる。
【０００６】
このチェックサム機能は、ＭＡＣのハードウェアでイーサネット（登録商標）、ＩＰ、ＴＣＰ／ＵＤＰの各層のチェックサムを実施する機能であり、メインＣＰＵへの負荷を軽減する方法として、非常に重要になってきている。
【０００７】
従来のＢＩＴＷ方式では送信側、受信側それぞれ以下の特徴がある。
送信側
ＩＰｓｅｃ有効時、ＩＰｓｅｃ処理後のデータは暗号化されているため、ＩＰｓｅｃ処理後にデータ処理を行うＭＡＣ回路にてチェックサム挿入を行うことができない。
またＩＰｓｅｃ処理前にデータ処理を行うＭＡＣ回路では受信データとして扱われるので、チェックサム挿入を行うことができない。
【０００８】
受信側
ＩＰｓｅｃ有効時、ＰＨＹ側から送信されてくるデータは暗号化されているため、ＩＰｓｅｃ処理前にデータ処理を行うＭＡＣ回路にてチェックサム確認を行うことができない。
またＩＰｓｅｃ処理後にデータ処理を行うＭＡＣ回路では送信データとして扱われるので、チェックサム確認を行うことができない。
【０００９】
すなわち、ＩＰｓｅｃ有効時、伝送路側とＩＰｓｅｃ間に位置されるＭＡＣ回路では、扱うデータが暗号化されているため、チェックサム機能が使用できない。
また、ＩＰｓｅｃと既存ＬＳＩ間に位置されるＭＡＣ回路では、チェックサム確認を行いたい伝送路側からの受信データがチェックサム挿入を行う処理部であるＴｘ側処理部へ、チェックサム挿入を行いたい伝送路側への送信データがチェックサム確認を行うＲｘ側処理部へ入力されるため、チェックサム機能を使用することができない。
【００１０】
図６に従来の構成を示す。ＭＡＣ回路を持つ既存ＬＳＩに、伝送路側に外付け回路をつなげる場合を考える。
外付け回路は２つのＭＡＣ回路、ＩＰｓｅｃ処理回路より構成される。
以下に各要素の詳細を受信データ側と送信データ側に分けて説明する。
【００１１】
受信データ側
ＭＡＣ回路Ａ１‘
伝送路側よりＥｔｈｅｒｎｅｔ（登録商標）フレームを受信する。ＩＰパケット部分のみ暗号化されている。
Ｅｔｈｅｒｎｅｔ（登録商標）ヘッダの処理を施し、ＩＰパケット部分をそのままＩＰｓｅｃ回路２‘に送信する。
この回路にチェックサム機能などを搭載していても、ＩＰパケット部分は暗号化されているため、チェックサムを実施することは不可能である。
ＩＰｓｅｃ回路２‘
ＩＰｓｅｃ処理を施すことにより、受信データは復号化される。
ＭＡＣ回路Ｂ３‘
ＩＰｓｅｃ回路２‘よりＩＰパケットを受信する。すでに復号化されている。
これにＭＡＣ送信処理を施しＥｔｈｅｒｎｅｔ（登録商標）フレームとしてＭＡＣ回路Ｃ４‘に送信する。
ここで、データが通る処理部はＴｘ処理部なので、Ｒｘ処理部に実装されているチェックサム確認機能を使用することは不可能である。
また、Ｔｘ処理部のチェックサム挿入機能をここで実施してしまうと、伝送路などでビット化けなどが発生していても、チェックサム演算が正常なものに置き換わってしまい、後段でチェックサム確認を行うことが不可能になってしまう。
よって、ＭＡＣ回路のレジスタ設定などにより、チェックサム挿入機能はＯＦＦにされるべきである。
ＭＡＣ回路Ｃ４‘
イーサネットフレームを受信し、ＩＰパケットを生成する。
【００１２】
送信データ側
ＭＡＣ回路Ｃ４‘
ＩＰパケットを受信し、イーサネットフレームを生成する。
ＭＡＣ回路Ｂ３‘
ＭＡＣ回路Ｃ４‘よりイーサネットフレームを受信し、ＩＰｓｅｃ回路２‘にＩＰパケットを送信する。
ここで、データが通る処理部はＲｘ処理部なので、Ｔｘ処理部に実装されているチェックサム挿入機能を使用することは不可能である。
また、Ｒｘ処理部のチェックサム確認機能をここで実施してしまうと、既存ＬＳＩ側でチェックサム挿入を行っていない場合、エラーパケットとして扱われてしまう。
よって、既存ＬＳＩ側でチェックサムを実施しない場合（ＩＰｓｅｃをＯＦＦにしてＭＡＣ回路Ａ１‘にて実施する場合ｅｔｃ）は、ＭＡＣ回路のレジスタ設定などにより、チェックサム挿入機能はＯＦＦにされるべきである。
ＩＰｓｅｃ回路２‘
ＩＰｓｅｃ処理を施すことにより、暗号化されてデータ送信される。
ＭＡＣ回路Ａ１‘
伝送路側よりＥｔｈｅｒｎｅｔ（登録商標）フレームを受信する。ＩＰパケット部分のみ暗号化されている。
Ｅｔｈｅｒｎｅｔ（登録商標）ヘッダの処理を施し、ＩＰパケット部分をそのままＩＰｓｅｃ回路２‘に送信する。
この回路にチェックサム機能などを搭載していても、ＩＰパケット部分は暗号化されているため、チェックサムを実施することは不可能である。
【００１３】
特許文献１には、トランスポートモードでのＩＰｓｅｃ処理において、事前にフラグメント処理されたパケットを暗号化可能とする技術が開示されている。
【００１４】
また、特許文献２には、通信割り当て部は、同時に実行される複数のアプリケーション通信について、ＴＯＥ（TCP/IP offload Engine）を備えるハード通信手段によるハードウェア通信またはソフト通信手段によるソフトウェア通信への割り当て処理を、各アプリケーション通信にかかる基準情報に基づいて実行し、これにより、各アプリケーション通信にかかる基準情報を通信装置の使用環境に応じて適宜選択することで、通信全体における通信性能の向上を実現する技術が開示されている。
【発明の概要】
【発明が解決しようとする課題】
【００１５】
しかし、今までのＢＩＴＷ方式では、アドオンする回路内ではＩＰｓｅｃ機能とチェックサム機能とは排他的にしか使用することができないという問題があった。上記の従来技術でもＢＩＴＷ方式において、ＩＰｓｅｃ処理を有効な時にチェックサム機能が実施できないという問題は解消できていない。
【００１６】
本発明は以上の問題点に鑑みなされたものであり、その目的は、ＢＩＴＷ方式において、アドオンする回路内でＩＰｓｅｃ機能とチェックサム機能を同時に有効にすることを実現するＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路を提供することである。
【課題を解決するための手段】
【００１７】
請求項１記載の発明は、自回路内のＭＡＣ回路周辺にアービタ、ヘッダ削除、データパス切り替え、チェックサムバイト保持、チェックサム貼り付け、ＦＩＦＯ、イーサネットヘッダ保持およびイーサネットヘッダ貼り付け機能を持った回路を設け、自回路内のＭＡＣ回路が持つチェックサム機能をＩＰｓｅｃが有効の時にも使用できることを特徴とするＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路である。
【００１８】
請求項２記載の発明は、請求項１記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路において、ＩＰｓｅｃマクロをＭＡＣｓｅｃマクロに置き換えた場合も、ＭＡＣアドレスフィルタなどのイーサネット層の機能についてもＭＡＣｓｅｃと同時に使用できることを特徴とする。
【００１９】
請求項３記載の発明は、請求項１記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路において、自回路内のＭＡＣ回路内にあるＴｘ処理部およびＲｘ処理部の代わりに、ヘッダ削除回路、ヘッダ保持回路およびヘッダ貼り付け回路のみを追加することにより、Ｔｘ処理部およびＲｘ処理部に対するアービトレーションを行うデータ種の数を減らし、転送速度のパフォーマンスの低下を抑えることを特徴とする。
【００２０】
請求項４記載の発明は、請求項１記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路において、自回路内のＭＡＣ回路内にあるＴｘ処理部およびＲｘ処理部の代わりに、ヘッダ削除回路、チェックサムバイト保持回路およびチェックサムバイト貼り付け回路のみを追加することにより、Ｔｘ処理部およびＲｘ処理部のチェックサム機能を切り替えることを不要にすることを特徴とする。
【００２１】
請求項５記載の発明は、請求項１から３のいずれか１項に記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路において、自回路内のＭＡＣ回路自体をそのまま利用できることを特徴とする。
【００２２】
請求項６記載の発明は、請求項１から４のいずれか１項に記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路において、１００／１０００ＢＡＳＥ−Ｔ／ＴＸ、かつ全二重／半二重対応のイーサネット（登録商標）を対象とすることを特徴とする。
【発明の効果】
【００２３】
本発明によれば、ＩＰｓｅｃ有効時にもチェックサム機能を有効にすることができる。
【図面の簡単な説明】
【００２４】
【図１】本発明の実施の形態に係るＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路の構成を示す図である。
【図２】本発明の実施の形態における新規追加回路５の周辺について説明する図である。
【図３】本発明の実施の形態に係る新規追加回路５のデータパスを示す図である。
【図４】本実施の形態の処理フローを送信側について説明する図である。
【図５】本実施の形態の処理フローを受信側について説明する図である。
【図６】従来の構成を示すについて説明する図である。
【発明を実施するための形態】
【００２５】
以下、本発明を実施するための最良の形態を、図面に基づいて説明する。
図１は、本実施の形態におけるＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路の構成を示す図である。１００／１０００ＢＡＳＥ−Ｔ／ＴＸ、かつ全二重／半二重対応のイーサネット（登録商標）を対象とすることであってもよい。
【００２６】
図６に示す従来例のＭＡＣ回路Ｂ３‘の周辺に新規回路（図１中のグレー部分）を追加した点が特徴となる。
ＩＰｓｅｃ有効時にチェックサム機能を実施するため、新規追加回路５により、以下の２点を実現させる。
（１）受信データに対して、ＭＡＣ回路Ｂ３のＲｘ処理部のチェックサム確認機能を使用可能にする。
（２）送信データに対して、ＭＡＣ回路Ｂ３のＴｘ処理部のチェックサム挿入機能を使用可能にする。
【００２７】
図２に新規追加回路５の周辺を示す。また、図３に新規追加回路５のデータパスを示す。
以下に各要素の詳細を説明する。
【００２８】
アービタ回路Ａ６は、ＭＡＣ回路Ｃ４のＴｘ処理部からの送信データとデータパス切り替え回路１１からの送信データを受け取り、アービトレーションを行って、ヘッダ削除回路７へデータ転送を行う。
【００２９】
ヘッダ削除回路７は、受け取った送信データからイーサネットヘッダのみを削除し、ＩＰパケットにする。
なお、この処理機能は既存のＲｘ処理部にも含まれているが、主に以下の理由により、本回路で処理を行うこととする。
受信データのチェックサム確認をＭＡＣ回路Ｂ３のＲＸ処理部にて行うため、ＭＡＣ回路Ｂ３のＲＸ処理部はチェックサム機能を有効にしておく必要がある。そうすると、ＭＡＣ回路Ｃ３を含む既存回路側でチェックサムを行わない場合は、Ｒｘ処理部に通すことにより、チェックサムエラーと判断されてしまう。
ＲＸ処理部に実装されているプロトコル処理全てが必要でなく、イーサネットヘッダを削除すればよい。イーサネットヘッダを削除するだけのために、Ｒｘ処理部を通していては、転送速度のパフォーマンス低下に繋がる。
【００３０】
データパス切り替え回路Ａ８は、送信データとして、チェックサム挿入が済んだデータはＩＰｓｅｃ処理部２へ、済んでいないデータはＭＡＣ回路Ｂ３へ転送する。
【００３１】
アービタ回路Ｂ９は、送信データと受信データを受け取り、アービトレーションを行ってＭＡＣ回路Ｂ３のＴｘ処理部に転送する。
【００３２】
チェックサムバイト保持回路１０は、受け取った受信データからチェックサムバイトのみを保持し、チェックサムバイト貼り付け回路１２に転送する。
なお、チェックサム挿入機能は既存のＴｘ処理部にも含まれているが、主に以下の理由により、本回路で処理を行うこととする。
送信データのチェックサム挿入をＭＡＣ回路Ｂ３のＴｘ処理部にて行うため、ＭＡＣ回路Ｂ３のＴｘ処理部はチェックサム機能を有効にしておく必要がある。そうすると、伝送路からくるデータにチェックサムエラーがあったとしても、Ｔｘ処理部に通すことにより、正常なチェックサムが挿入されてしまう。
【００３３】
データパス切り替え回路Ｂ１１は、Ｔｘ処理部を通したデータを、送信データ、受信データを判断し、アービタ回路Ａ６、チェックサム貼り付け回路１２へデータを転送する。
【００３４】
チェックサム貼り付け回路１２は、受信データに対して、一時保存したチェックサムバイトを貼り付ける。
【００３５】
ＦＩＦＯ１３は、ＩＰｓｅｃ処理部２からのデータを一旦格納する。
なお、ＢＩＴＷ方式では転送速度のボトルネックとなる部分はＩＰｓｅｃ処理部２と一般的に考えられる。そのため、ＦＩＦＯを設けずにアービタ回路Ｂ９とＩＰｓｅｃ回路２をそのままハンドシェイクさせると、パフォーマンスの低下が懸念される。
【００３６】
ヘッダ保持回路１４は、Ｔｘ処理部にてイーサネットヘッダを付加した受信データからイーサネットヘッダのみを確保する。
なお、イーサネットヘッダはＴｘ処理部にて付加できるが、主に以下の理由により、本回路を設ける。
ＭＡＣ回路Ｂ３のＲｘ処理部を通った後の受信データは、Ｔｘ処理部に実装されているプロトコル処理全てが必要でなく、イーサネットヘッダのみ追加できればよい。
イーサネットヘッダを追加するだけのために、Ｒｘ処理部を通していては、転送速度のパフォーマンス低下に繋がる。
【００３７】
ヘッダ貼り付け回路１５は、ヘッダ保持回路１４により保持されたイーサネットヘッダをＲｘ処理が終了した受信データに貼り付け、ＭＡＣ回路Ｂ３側へ転送する。
【００３８】
以下、本実施の形態の処理フローを送信側（図４）、および受信側（図５）のフローチャートを参照して説明する。なお、ハードウェアで実装される場合はソフトのようにシーケンシャルに動作が行われるわけではないが、理解しやすくするためここでは敢えてフローをシーケンシャルに記述した。
【００３９】
図４を参照すると、まず、アービタ回路Ａ６にてＭＡＣ回路Ｃ４から転送される送信データを受け取り、アービトレーションを行ったうえヘッダ削除回路７に転送する（Ｓ４１）。
【００４０】
ヘッダ削除回路７にてアービタ回路Ａ６から転送される送信データを受け取り、イーサネットヘッダ部分のみを削除し、データパス切り替え回路Ａ８に転送する（Ｓ４２）。
【００４１】
データパス切り替え回路Ａ８にてヘッダ削除回路７から転送される送信データを受け取り、チェックサムが未処理であるのでアービタ回路Ｂ９に転送する（Ｓ４３）。
【００４２】
アービタ回路Ｂ９にてデータパス切り替え回路Ａ８から転送される送信データを受け取り、ＦＩＦＯ１３からの転送データとのアービトレーションを行ったうえ、ＭＡＣ回路Ｂ３に転送する（Ｓ４４）。
【００４３】
ＭＡＣ回路Ｂ３のＴｘ処理部にてアービタ回路Ｂ９から転送される送信データを受け取り、イーサネットフレームヘッダの付加、およびＩＰ，ＴＣＰ／ＵＤＰレベルのチェックサム（チェックサム作成）を行ったうえ、データパス切り替え回路Ｂ１１に転送する（Ｓ４５）。
【００４４】
データパス切り替え回路Ｂ１１にてＭＡＣ回路Ｂ３から転送される送信データを受け取り、送信データであることを確認し、アービタ回路Ａ６に転送する（Ｓ４６）。
【００４５】
アービタ回路Ａ６にてデータパス切り替え回路Ｂ１１から転送される送信データを受け取り、ＭＡＣ回路Ｃ４からの転送データとのアービトレーションを行ったうえ、ヘッダ削除回路７に転送する（Ｓ４７）。
【００４６】
データパス切り替え回路Ａ８にてヘッダ削除回路７から転送される送信データを受け取り、チェックサムが実施済みであるのでＩＰｓｅｃ処理部２に処理済み送信データとして転送する（Ｓ４８）。
【００４７】
次に、図５を参照すると、まず、ＦＩＦＯ１３にてＩＰｓｅｃ処理部２から転送される受信データを受け取り、一旦蓄積され、アービタ回路Ｂ９に転送される（Ｓ５１）。
【００４８】
アービタ回路Ｂ９にてＦＩＦＯ１３から転送される受信データを受け取り、データパス切り替え回路Ａ８からの転送データとのアービトレーションを行ったうえ、ＭＡＣ回路Ｂ３、チェックサムバイト保持回路１０に転送する（Ｓ５２）。
【００４９】
ＭＡＣ回路Ｂ３のＴｘ処理部にてアービタ回路Ｂ９から転送される受信データを受け取り、イーサネットフレームヘッダの付加を行ったうえ、データパス切り替え回路Ｂ１１、ヘッダ保持回路１４に転送する（Ｓ５３）。ここで、不要ではあるが、ＩＰ，ＴＣＰ／ＵＤＰレベルのチェックサム（チェックサム作成）も実施される。
【００５０】
また、チェックサムバイト保持回路１０にてアービタ回路Ｂ９から転送される受信データを受け取り、チェックサムバイトのみ抽出しチェックサム貼り付け回路１２に転送する（Ｓ５４）。
【００５１】
データパス切り替え回路Ｂ１１にてＭＡＣ回路Ｂ３から転送される受信データを受け取り、受信データであることを確認し、チェックサム貼り付け回路１２に転送する（Ｓ５５）。
【００５２】
また、ヘッダ保持回路１４にてＭＡＣ回路Ｂ３から転送される受信データを受け取り、イーサネットヘッダバイトのみ抽出しヘッダ貼り付け回路１５に転送する（Ｓ５６）。
【００５３】
チェックサム貼り付け回路１２にてデータパス切り替え回路Ｂ１１から転送される受信データ、およびチェックサムバイト保持回路１０から転送されるチェックサムバイトを受け取り、データパス切り替え回路Ｂ１１からの転送データのチェックサムバイト部分にチェックサムバイト保持回路１０から転送されるデータを上書きし、ＭＡＣ回路Ｂ３に転送する（Ｓ５７）。
【００５４】
ＭＡＣ回路Ｂ３のＲｘ処理部にてチェックサム貼り付け回路１２から転送される受信データを受け取り、イーサネットフレームヘッダの削除、およびＩＰ，ＴＣＰ／ＵＤＰレベルのチェックサム（チェックサム確認）を行ったうえ、ヘッダ貼り付け回路１５に転送する（Ｓ５８）。
【００５５】
ヘッダ貼り付け回路１５にてＭＡＣ回路Ｂ３から転送される受信データ、およびヘッダ保持回路１４からイーサネットヘッダバイトを受け取り、ヘッダ貼り付け回路１５からの受信データにヘッダ保持回路１４からのイーサネットヘッダバイトを貼り付け、ＭＡＣ回路Ｃ４へ受信データとして転送する（Ｓ５９）。
【００５６】
上記の本実施の形態によれば、ＢＩＴＷ方式の送信側、受信側それぞれに以下の特徴があるので、以下の効果が発生する。
送信側
ＩＰｓｅｃ処理前にデータ処理を行うＭＡＣ回路では、既存回路より受信したデータを送信データとして扱うことにより、チェックサム挿入を行う。
受信側
ＩＰｓｅｃ処理後にデータ処理を行うＭＡＣ回路では、伝送路から受信したデータを受信データとして扱うことにより、チェックサム確認を行う。
ＩＰｓｅｃと既存ＬＳＩ間に位置されるＭＡＣ回路にて、伝送路への送信データをＴｘ処理部、伝送路側への受信データをＲｘ処理部にそれぞれ一旦入力することにより、ＩＰｓｅｃ有効時でもチェックサム機能（チェックサム挿入、チェックサム確認）を使用可能となる。
また、ＩＰｓｅｃマクロをＭＡＣｓｅｃマクロに置き換えた場合も、ＭＡＣアドレスフィルタなどのイーサネット層の機能についてもＭＡＣｓｅｃと同時に使用できる。
【００５７】
なお、上述する実施の形態は、本発明の好適な実施の形態であり、本発明の要旨を逸脱しない範囲内において種々の変更実施が可能である。
【符号の説明】
【００５８】
１、１‘ ＭＡＣ回路Ａ
２、２‘ ＩＰｓｅｃ処理部
３、３‘ ＭＡＣ回路Ｂ
４、４‘ ＭＡＣ回路Ｃ
５ 新規追加回路
６ アービタ回路Ａ
７ ヘッダ削除回路
８ データパス切り替え回路Ａ
９ アービタ回路Ｂ
１０ チェックサムバイト保持回路
１１ データパス切り替え回路Ｂ
１２ チェックサム貼り付け回路
１３ ＦＩＦＯ
１４ ヘッダ保持回路
１５ ヘッダ貼り付け回路
【先行技術文献】
【特許文献】
【００５９】
【特許文献１】特開２００９−２４６８０１号公報
【特許文献２】特開２００８−３１２０９４号公報
【特許請求の範囲】
【請求項１】
自回路内のＭＡＣ回路周辺にアービタ、ヘッダ削除、データパス切り替え、チェックサムバイト保持、チェックサム貼り付け、ＦＩＦＯ、イーサネットヘッダ保持およびイーサネットヘッダ貼り付けの機能を持った回路を設け、自回路内の前記ＭＡＣ回路が持つチェックサム機能をＩＰｓｅｃが有効の時にも使用できることを特徴とするＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路。
【請求項２】
ＩＰｓｅｃマクロをＭＡＣｓｅｃマクロに置き換えた場合も、ＭＡＣアドレスフィルタなどのイーサネット層の機能についてもＭＡＣｓｅｃと同時に使用できることを特徴とする請求項１記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路。
【請求項３】
自回路内の前記ＭＡＣ回路内にあるＴｘ処理部およびＲｘ処理部の代わりに、ヘッダ削除回路、ヘッダ保持回路およびヘッダ貼り付け回路のみを追加することにより、前記Ｔｘ処理部および前記Ｒｘ処理部に対するアービトレーションを行うデータ種の数を減らし、転送速度のパフォーマンスの低下を抑えることを特徴とする請求項１記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路。
【請求項４】
自回路内の前記ＭＡＣ回路内にあるＴｘ処理部およびＲｘ処理部の代わりに、ヘッダ削除回路、チェックサムバイト保持回路およびチェックサムバイト貼り付け回路のみを追加することにより、前記Ｔｘ処理部および前記Ｒｘ処理部のチェックサム機能を切り替えることを不要にすることを特徴とする請求項１記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路。
【請求項５】
自回路内の前記ＭＡＣ回路自体をそのまま利用できることを特徴とする請求項１から３のいずれか１項に記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路。
【請求項６】
１００／１０００ＢＡＳＥ−Ｔ／ＴＸ、かつ全二重／半二重対応のＥｔｈｅｒｎｅｔ（登録商標）を対象とすることを特徴とする請求項１から４のいずれか１項に記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路。
【請求項１】
自回路内のＭＡＣ回路周辺にアービタ、ヘッダ削除、データパス切り替え、チェックサムバイト保持、チェックサム貼り付け、ＦＩＦＯ、イーサネットヘッダ保持およびイーサネットヘッダ貼り付けの機能を持った回路を設け、自回路内の前記ＭＡＣ回路が持つチェックサム機能をＩＰｓｅｃが有効の時にも使用できることを特徴とするＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路。
【請求項２】
ＩＰｓｅｃマクロをＭＡＣｓｅｃマクロに置き換えた場合も、ＭＡＣアドレスフィルタなどのイーサネット層の機能についてもＭＡＣｓｅｃと同時に使用できることを特徴とする請求項１記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路。
【請求項３】
自回路内の前記ＭＡＣ回路内にあるＴｘ処理部およびＲｘ処理部の代わりに、ヘッダ削除回路、ヘッダ保持回路およびヘッダ貼り付け回路のみを追加することにより、前記Ｔｘ処理部および前記Ｒｘ処理部に対するアービトレーションを行うデータ種の数を減らし、転送速度のパフォーマンスの低下を抑えることを特徴とする請求項１記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路。
【請求項４】
自回路内の前記ＭＡＣ回路内にあるＴｘ処理部およびＲｘ処理部の代わりに、ヘッダ削除回路、チェックサムバイト保持回路およびチェックサムバイト貼り付け回路のみを追加することにより、前記Ｔｘ処理部および前記Ｒｘ処理部のチェックサム機能を切り替えることを不要にすることを特徴とする請求項１記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路。
【請求項５】
自回路内の前記ＭＡＣ回路自体をそのまま利用できることを特徴とする請求項１から３のいずれか１項に記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路。
【請求項６】
１００／１０００ＢＡＳＥ−Ｔ／ＴＸ、かつ全二重／半二重対応のＥｔｈｅｒｎｅｔ（登録商標）を対象とすることを特徴とする請求項１から４のいずれか１項に記載のＢＩＴＷ方式におけるＩＰｓｅｃアドオン回路。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１１−２４４０８８（Ｐ２０１１−２４４０８８Ａ）
【公開日】平成２３年１２月１日（２０１１．１２．１）
【国際特許分類】
【出願番号】特願２０１０−１１２４２８（Ｐ２０１０−１１２４２８）
【出願日】平成２２年５月１４日（２０１０．５．１４）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
【公開日】平成２３年１２月１日（２０１１．１２．１）
【国際特許分類】
【出願日】平成２２年５月１４日（２０１０．５．１４）
【出願人】（０００００６７４７）株式会社リコー (37,907)
【Ｆターム（参考）】
[ Back to top ]