ＤＣ−ＤＣコンバータ
【課題】ＤＣ−ＤＣコンバータの昇圧回路の出力段に設けられた逆流阻止ダイオードにおける順方向電圧降下を解消する。
【解決手段】ＤＣ−ＤＣコンバータは、第１レベルの制御信号に基づいて動作し、入力端(IN)に供給される入力電圧(LVDD)を昇圧した出力電圧を出力端(OUT)に供給する昇圧部(20)と、上記出力端(OUT)に接続されて上記出力電圧を平滑化する出力キャパシタ(Co)と、上記昇圧部と上記出力端との間に設けられるＰ型のトランジスタ(M16)と、上記制御信号に基づいて上記第１レベルよりも大きい第２レベルの第２の制御信号を形成して上記Ｐ型のトランジスタ(M16)のゲートに供給するレベルシフト部(30)と、を備える。
【解決手段】ＤＣ−ＤＣコンバータは、第１レベルの制御信号に基づいて動作し、入力端(IN)に供給される入力電圧(LVDD)を昇圧した出力電圧を出力端(OUT)に供給する昇圧部(20)と、上記出力端(OUT)に接続されて上記出力電圧を平滑化する出力キャパシタ(Co)と、上記昇圧部と上記出力端との間に設けられるＰ型のトランジスタ(M16)と、上記制御信号に基づいて上記第１レベルよりも大きい第２レベルの第２の制御信号を形成して上記Ｐ型のトランジスタ(M16)のゲートに供給するレベルシフト部(30)と、を備える。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、電気泳動表示装置（ＥＰＤ）などの直流電源電圧を使用する表示装置等の電源回路の電圧制御回路に関する。
【背景技術】
【０００２】
携帯型機器の表示装置として開発が進められているＥＰＤ等の表示装置では、画素表示に１５〜２０［Ｖ］の駆動電圧を必要とする。しかし、携帯型機器では電池を電源とするため、電源電圧が３［Ｖ］程度であることが多い。このため、電源電圧を５〜６倍に昇圧することが必要となる。この昇圧にＤＣ−ＤＣコンバータが使用される。表示器にＤＣ−ＤＣコンバータを用いた例が、例えば、特許文献１に記載されている。このＤＣ−ＤＣコンバータでは、スイッチドキャパシタ方式の昇圧回路で昇圧電圧を調整し、昇圧された出力電圧を逆流を防止するダイオードを介して出力端に接続された出力キャパシタ（平滑コンデンサ）に供給する構成としている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１９５３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したＤＣ−ＤＣコンバータでは昇圧した電圧を逆流を防止するダイオードを介して出力端に供給しているので、昇圧電圧より外部電圧が低い場合には昇圧電圧が供給され、昇圧電圧より外部電圧が高い場合には昇圧電圧が供給されないため、特別な制御をすることなく、高圧電圧出力の供給が調整される。
【０００５】
しかしながら、ダイオードの順方向電圧降下分が０．６［Ｖ］程度発生し、昇圧電圧にロスが生じる。これは腕時計などの特に低パワー（低消費電力）動作が求められる表示回路では、望ましくないレベルの電圧ロスである。また、ＤＣ−ＤＣコンバータは時計用ＩＣチップ等に組み込まれるが、ＩＣ基板へのリーク電流の少ないダイオードを作製する場合、ＩＣ基板（例えば、シリコン基板）にトリプルウェル構造を形成することが必要になり、プロセスが複雑になる問題がある。
【課題を解決するための手段】
【０００６】
上記課題を達成するため、本発明のＤＣ−ＤＣコンバータは、第１レベルの制御信号に基づいて動作し、入力端に供給される入力電圧を昇圧した出力電圧を出力端に供給する昇圧部と、上記出力端に接続されて上記出力電圧を平滑化する出力キャパシタと、上記昇圧部と上記出力端との間に設けられるＰ型のトランジスタと、上記第１レベルの制御信号に基づいて上記第１レベルよりも大きい第２レベルの制御信号を形成して上記トランジスタのゲートに供給するレベルシフト部と、を備える。
【０００７】
かかる構成とすることによって、ダイオードを用いずに昇圧部側から出力キャパシタ側に一方向に電圧（電流）を供給することが可能となり、簡易な回路構成で順方向電圧降下を起こすことなく、昇圧電圧を全部利用することが可能となって好都合である。
【０００８】
本発明のＤＣ−ＤＣコンバータにおいて、上記昇圧部は、上記第１レベルの制御信号に同期して、上記入力端と基準電位間に複数のキャパシタを並列に接続する充電動作と、上記入力端と上記出力端間に上記複数のキャパシタを直列に接続する放電動作とを行う、ことが望ましい。
【０００９】
かかる構成とすることによって、出力可変なスイッチドキャパシタ方式の昇圧部が形成され、低電圧の入力電圧から表示器に必要な直流高圧の出力電圧が得られる。
【００１０】
本発明のＤＣ−ＤＣコンバータにおいて、上記レベルシフト部は、上記第１レベルの制御信号を入力信号とし、昇圧された上記出力電圧を回路電源とする２値出力回路によって構成される、ことが望ましい。
【００１１】
かかる構成とすることによって高電圧の出力ラインを断続するトランジスタを確実に動作させる高レベルのゲート制御電圧信号（第２レベルの制御信号）を得ることが可能となって具合がよい。
【００１２】
また、トランジスタをＰ型で構成し、そのゲートに振幅がレベルシフトされた制御信号が供給するので、出力端側の電圧が昇圧部側の電圧よりも高い状態が生じた場合であってもトランジスタの導通・非導通の動作制御を確実にすることができる。
【００１３】
本発明の表示装置や電子機器は、上述のＤＣ−ＤＣコンバータを表示部の電源として使用する。それにより、より簡易な回路構成の電源が得られ、表示装置や電子機器を小型することが可能となって具合がよい。
【００１４】
このように、本願発明によれば、ＤＣ−ＤＣコンバータの出力段をＰ型トランジスタによるスイッチとレベルシフト部（レベルシフタ）で構成することにより、簡易な回路構成で電圧降下を生じることなく昇圧電圧を出力できて都合である。
【図面の簡単な説明】
【００１５】
【図１】ＤＣ−ＤＣコンバータの昇圧部２０の回路構成例を示す回路図である。
【図２】レベルシフト部３０の回路構成例を示す回路図である。
【図３】制御部から供給される制御信号の波形例を示す信号波形図である。
【図４】昇圧部２０の充電動作を説明する説明図である。
【図５】昇圧部の放電動作を説明する説明図である。
【図６】本発明のＤＣ−ＤＣコンバータを使用した表示装置、電子機器の具体例を説明する説明図である。
【発明を実施するための形態】
【００１６】
本発明の一つの実施の形態においては、ＤＣ−ＤＣコンバータの昇圧部の出力をＰ型の出力トランジスタ（例えば、ＰＭＯＳトランジスタ）を介して出力端に導出する。出力端には昇圧電圧を安定させる平滑コンデンサが接続されている。昇圧部は、充放電動作を行う複数のキャパシタとこれ等キャパシタの接続を切り替える複数のトランジスタで構成される。各トランジスタは低圧電源の出力で動作する制御部（図示せず）から出力される制御信号によって制御されて、複数のキャパシタを互いに並列接続あるいは直列接続とする。上記Ｐ型の出力トランジスタには、昇圧された電圧ラインを確実に開閉するために高レベルの制御信号が供給される。この高レベルの制御信号は、昇圧電圧を回路電源とするレベルシフト回路によって得られ、上記複数のキャパシタの接続の切り替えに対応して出力トランジスタの導通を制御する。
【００１７】
以下、本発明の実施の形態を添付図面を参照して説明する。
【００１８】
図１は、ＤＣ−ＤＣコンバータの昇圧部２０の構成例を示している。図２は、レベルシフト部３０の回路構成例を示している。図３は、図示しない制御部から供給される制御信号の波形例を示している。図４は、昇圧部２０の充電動作を説明する説明図である。図５は、昇圧部の放電動作を説明する説明図である。各図において、対応する部分には同一符号を付している。
【００１９】
図１において、昇圧部２０の入力端ＩＮ（ＬＶＤＤ）と出力端ＯＵＴ（ＨＶＤＤ）間に一導電型（ＰＭＯＳ）のトランジスタＭ３、Ｍ６、Ｍ９、Ｍ１２、Ｍ１５及びＭ１６が直列に接続されている。これ等トランジスタは、後述の図４及図５に示すスイッチ素子ＳＷ１ａ〜ＳＷ１ｆにそれぞれ対応している。ここで、トランジスタＭ１６（ＳＷ１ｆ）は、昇圧部２０の出力を出力端ＯＵＴに導出する出力トランジスタであり、ダイオードのように順方向電圧降下を生じることなく、昇圧電圧を出力端ＯＵＴに導出することができる。出力端ＯＵＴには、平滑コンデンサとして機能する出力キャパシタＣｏが接続されている。
【００２０】
トランジスタＭ３、Ｍ６、Ｍ９、Ｍ１２及びＭ１５の各ゲートには、端子ＶＤＤ６と基準電位ＶＳＳ間に接続されたＰ型のトランジスタＸ２０及びＮ型のトランジスタＸ２１からなるインバータからＸＳＣＫＣＨ信号が供給される。同インバータには図示しない制御部から図３に示すようなＳＣＫＣＨ信号が供給される。ここで、ＸＳＣＫＣＨ信号の「Ｘ」はＳＣＫＣＨ信号の反転信号を意味する。
【００２１】
図１に示すように、トランジスタＭ３、Ｍ６、Ｍ９、Ｍ１２、Ｍ１５及びＭ１６の相互間の接続点（ノード）はそれぞれ端子ＶＤＤ２〜ＶＤＤ６となっている。ここで、ＶＤＤ２〜ＶＤＤ６は、説明の便宜上、各端子の電圧を表示するものとしても使用される。
【００２２】
入力端ＩＮと基準電位ＶＳＳ間には、接続端子ＶＤＤ２Ｎを介してＰ型のトランジスタ（ＰＭＯＳ）Ｍ１とＮ型のトランジスタ（ＮＭＯＳ）Ｍ２が直列に接続され、トランジスタＭ１及びＭ２の各ゲートには制御信号ＸＳＣＫＰＵが供給される。接続端子ＶＤＤ２と接続端子ＶＤＤ２Ｎ間にはキャパシタＣａが接続される。トランジスタＭ１〜Ｍ３、キャパシタＣａは、図４に点線の枠で示すように、単位（一段め）のコンバータを構成する。
【００２３】
端子ＶＤＤ２と基準電位ＶＳＳ間には、接続端子ＶＤＤ３Ｎを介してＰ型のトランジスタ（ＰＭＯＳ）Ｍ４とＮ型のトランジスタ（ＮＭＯＳ）Ｍ５が直列に接続され、トランジスタＭ４及びＭ５の各ゲートには制御信号ＸＳＣＫＰＵが供給される。接続端子ＶＤＤ３と接続端子ＶＤＤ３Ｎ間にはキャパシタＣｂが接続される。トランジスタＭ４〜Ｍ６、キャパシタＣｂは、第二段めのコンバータを構成する。
【００２４】
端子ＶＤＤ３と基準電位ＶＳＳ間には、接続端子ＶＤＤ４Ｎを介してＰ型のトランジスタ（ＰＭＯＳ）Ｍ７とＮ型のトランジスタ（ＮＭＯＳ）Ｍ８が直列に接続され、トランジスタＭ７及びＭ８の各ゲートには制御信号ＸＳＣＫＰＵが供給される。接続端子ＶＤＤ４と接続端子ＶＤＤ４Ｎ間にはキャパシタＣｃが接続される。トランジスタＭ７〜Ｍ９、キャパシタＣｃは、第三段めのコンバータを構成する。
【００２５】
端子ＶＤＤ４と基準電位ＶＳＳ間には、接続端子ＶＤＤ５Ｎを介してＰ型のトランジスタ（ＰＭＯＳ）Ｍ１０とＮ型のトランジスタ（ＮＭＯＳ）Ｍ１１が直列に接続され、トランジスタＭ１０及びＭ１１の各ゲートには制御信号ＸＳＣＫＰＵが供給される。接続端子ＶＤＤ５と接続端子ＶＤＤ５Ｎ間にはキャパシタＣｄが接続される。トランジスタＭ１０〜Ｍ１２、キャパシタＣｄは、第四段めのコンバータを構成する。
【００２６】
端子ＶＤＤ５と基準電位ＶＳＳ間には、接続端子ＶＤＤ６Ｎを介してＰ型のトランジスタ（ＰＭＯＳ）Ｍ１３とＮ型のトランジスタ（ＮＭＯＳ）Ｍ１４が直列に接続され、トランジスタＭ１３及びＭ１４の各ゲートには制御信号ＸＳＣＫＰＵが供給される。接続端子ＶＤＤ６と接続端子ＶＤＤ６Ｎ間にはキャパシタＣｅが接続される。トランジスタＭ１３〜Ｍ１５、キャパシタＣｅは、第五段めのコンバータを構成する。
【００２７】
なお、トランジスタＭ１、Ｍ４、Ｍ７、Ｍ１０及びＭ１３は、後述の図４及び図５におけるスイッチＳＷ２ａ〜ＳＷ２ｅにそれぞれ対応している。同様に、トランジスタＭ２、Ｍ５、Ｍ８、Ｍ１１及びＭ１４は後述の図４及び図５におけるスイッチＳＷ２ａ’〜ＳＷ２ｅ’にそれぞれ対応している。
【００２８】
各段のコンバータは、制御部から供給される各制御信号ＸＳＣＫＰＵの有無によって動作不動作が設定され、各段のコンバータ毎に動作不動作の有無を設定することができる。コンバータの動作段数を適宜に設定することによってＤＣ−ＤＣコンバータ全体の出力電圧を調整することができる。例えば、電源電圧ＬＶＤＤを３［Ｖ］とすると、出力電圧ＨＶＤＤを９〜１８［Ｖ］まで３［Ｖ］単位で段階的に変化させることが可能となる。
【００２９】
上述した出力トランジスタＭ１６のゲートには、制御信号として信号ＸＳＣＫＯＥが供給される。信号ＸＳＣＫＯＥは図２に示す、レベルシフト部３０によって形成される。
【００３０】
レベルシフト部３０は、制御部から供給される低レベルの制御信号ＳＣＫＯＥをレベルシフトして制御信号ＸＳＣＫＯＥを形成する。制御信号ＳＣＫＯＥは、Ｎ型のトランジスタＭ３３のゲート及びインバータを介してＮ型のトランジスタＭ３５のゲートにそれぞれ供給される。インバータは、例えば、低圧電源ＬＶＤＤと基準電位ＶＳＳ間に直列に接続されたＰ型のトランジスタＭ３０とＮ型のトランジスタＭ３１によって構成される。
【００３１】
トランジスタＭ３３及びＭ３５の各ソースは共に基準電位ＶＳＳに接続される。トランジスタＭ３３及びＭ３５の各ソースはそれぞれＰ型のトランジスタＭ３２及びＭ３４を介してＨＶＤＤ（端子ＯＵＴ）に接続される。トランジスタＭ３２及びＭ３４の各ゲートはそれぞれトランジスタＭ３５及びＭ３３の各ドレインにたすきがけ状に接続されている。そして、トランジスタＭ３３のドレイン（トランジスタＭ３２及びＭ３３の接続点）から制御信号ＸＳＣＫＯＥが出力される。
【００３２】
このレベルシフト回路は、トランジスタＭ３３及びＭ３５の各ゲートに相補的な制御信号ＳＣＫＯＥ、ＸＳＣＫＯＥがそれぞれ入力されることによってトランジスタＭ３３及びＭ３５の一方が導通し、他方が非導通となる。また、トランジスタＭ３２及びＭ３４によって入力信号（ＳＣＫＯＥ、ＸＳＣＫＯＥ）が変化するまでトランジスタＭ３３のドレインの出力レベルを維持する双安定動作が行われる。レベルシフト回路は、低レベルの制御信号ＳＣＫＯＥが、第１のレベルに相当するＬＶＤＤ（例えば、３［Ｖ］）の時、ＶＳＳ（例えば、０［Ｖ］）の制御信号ＸＳＣＫＯＥを出力する。また、制御信号ＳＣＫＯＥが、ＶＳＳ（例えば、０［Ｖ］）の時、第２のレベルに相当するＨＶＤＤ（例えば、１８［Ｖ］）の制御信号ＸＳＣＫＯＥを出力する。
【００３３】
図示しない制御部は、図３に示すような、各種の制御信号を各トランジスタのゲートに供給してＤＣ−ＤＣコンバータの動作制御を行う。同図に示すように、クロック信号ＤＣＫに基づいて、各キャパシタの放電を指令する制御信号ＳＫＣＰＵ、各キャパシタの充電を指令する制御信号ＳＣＫＣＨ、昇圧電圧の出力を指令する制御信号ＳＣＫＯＥを形成する。なお、各信号間においては素子等の動作遅延を考慮して波形の立ち上がり・立ち下がりのタイミングが調整されている。
【００３４】
なお、回路（あるいは回路素子）が動作遅延などなく理想的に動作するものとすれば、複数の制御信号を用いずとも充電状態と放電伝状態の２つの状態を持つ、上記クロック信号ＤＣＫ等の、一つの制御信号によってＤＣ−ＤＣコンバータを制御することが可能となる。
【００３５】
次に、ＤＣ−ＤＣコンバータの動作について図４及び図５を参照して説明する。同図においては、既述のようにトランジスタＭ１〜Ｍ１６をスイッチＳＷ…に置き換えている。
【００３６】
まず、図３に示すように、制御信号ＳＣＫＣＨがＨレベル（制御信号ＸＳＣＫＣＨがＬレベル）、制御信号ＳＣＫＰＵがＬレベル（制御信号ＸＳＣＫＰＵがＨレベル）、制御信号ＳＣＫＯＥがＬレベル（制御信号ＸＳＣＫＯＥがＨレベル）の状態では、各トランジスタの導通状態が図４に示すようになり、各キャパシタがノードＬＶＤＤと基準電位間に並列に接続される。これにより、キャパシタＣａ〜Ｃｅは電圧ＬＶＤＤで充電される。
【００３７】
次に、図３に示すように、制御信号ＳＣＫＣＨがＬレベル（制御信号ＸＳＣＫＣＨがＨレベル）、制御信号ＳＣＫＰＵがＨレベル（制御信号ＸＳＣＫＰＵがＬレベル）、制御信号ＳＣＫＯＥがＨレベル（制御信号ＸＳＣＫＯＥがＬレベル）の状態では、各トランジスタの導通状態が図５に示すようになり、キャパシタＣａ〜ＣｅがノードＬＶＤＤと出力端ＯＵＴ間に直列に接続される。キャパシタＣａ〜Ｃｅにチャージされた電荷による電圧をＶａ〜Ｖｅとすれば、出力端ＯＵＴの電圧は、ＬＶＤＤ＋Ｖａ＋Ｖｂ＋Ｖｃ＋Ｖｄ＋Ｖｅ［Ｖ］となる。この昇圧された電圧によって出力キャパシタＣｏは充電される。
【００３８】
ここで、キャパシタＣａ〜Ｃｅを同じ容量で構成すれば、出力端ＯＵＴの電圧は、ＬＶＤＤ＋５×Ｖａ［Ｖ］、ＬＶＤＤを３ボルトとすれば、ＨＶＤＤとして１８ボルトの直流出力電圧が得られる。また、キャパシタＣａ〜Ｃｅの充電を行わなければ、出力端ＯＵＴの電圧は、ＬＶＤＤ＋０［Ｖ］であり、３［Ｖ］となる。従って、図示しない制御回路によって各スイッチを適宜に制御して各段のキャパシタの充電の有無を決定することによってＤＣ−ＤＣコンバータの出力電圧の設定をＬＶＤＤ（例えば、３［Ｖ］）〜ＬＶＤＤ＋５×Ｖａ（例えば、１８［Ｖ］）まで可変に設定することが出来る。
【００３９】
本実施例では、終段のＤＣ−ＤＣコンバータの出力端ＶＤＤ６と回路出力端ＯＵＴとの間に逆流を防止するためにダイオードではなく、トランジスタＭ１６（スイッチ素子ＳＷ１ｆに相当）が設けられる。したがって、ダイオードによる順方向電圧降下（例えば、０．６ボルト）は生じず、ＤＣ−ＤＣコンバータによる昇圧電圧をそのまま出力端ＯＵＴに導出することができる。
【００４０】
また、トランジスタＭ１６をＰ型で構成し、そのゲートに振幅がレベルＨＶＤＤとレベルＶＳＳ間に変化する制御信号ＸＳＣＫＯＥを供給するので、出力端ＯＵＴ側の方の電圧がノードＶＤＤ６側の電圧よりも高い状態が生じた場合であってもトランジスタＭ１６を確実に動作させることができる。
【００４１】
（応用例）
【００４２】
図６は、本願のＤＣ−ＤＣコンバータを使用した表示装置やより上位概念の電子機器（電気回路を備える装置）の具体例を説明する斜視図である。
【００４３】
図６（Ａ）は、電子機器の一例である電子ブックを示す斜視図である。この電子ブック１８００は、ブック形状のフレーム１８０１と、このフレーム１８０１に対して回動自在に設けられた（開閉可能な）カバー１８０２と、操作部１８０３と、本実施形態に係るＤＣ−ＤＣコンバータが使用された表示部１８０４と、を備えている。
【００４４】
図６（Ｂ）は、電子機器の一例である腕時計を示す斜視図である。この腕時計１８１０は、本実施形態に係るＤＣ−ＤＣコンバータが使用された表示部１８１１を備えている。
【００４５】
図６（Ｃ）は、電子機器の一例である電子ペーパーを示す斜視図である。この電子ペーパー１８２０は、紙と同様の質感及び柔軟性を有するリライタブルシートで構成される本体部１８２１と、本実施形態に係るＤＣ−ＤＣコンバータが使用された表示部１８２２と、を備えている。なお、本願のＤＣ−ＤＣコンバータを適用可能な電子機器の範囲はこれに限定されず、例えば、上記のような装置の他、電気泳動フルム（表示装置）が貼り合わせられた壁面等の不動産に属するもの、車両、飛行体、船舶等の移動体に属するものも該当する。
【００４６】
以上説明したように、本発明のＤＣ−ＤＣコンバータによれば、昇圧部と出力端との間に設けられた逆流阻止用ダイオードに代えてＰ型のトランジスタ・スイッチを設けたのでダイオードによる昇圧電圧のロスを回避することができ、また、ダイオードを形成するための半導体基板のトリプルウェル構造も不要となって具合がよい。
【符号の説明】
【００４７】
Ｍ１〜Ｍ１６，Ｍ３０〜Ｍ３５ トランジスタ、Ｘ２０，２１ トランジスタ、Ｃａ〜Ｃｅ キャパシタ、Ｃｏ 出力キャパシタ、ＨＶＤＤ 高電圧、ＩＮ 入力端、ＯＵＴ 出力端、ＬＶＤＤ 低電圧（直流電源）、ＳＷ１ａ〜ＳＷ１ｆ，ＳＷ２Ａ’〜ＳＷ２Ｅ’，ＳＷ２ａ〜ＳＷ２ｅ，ＳＷ２ａ’〜ＳＷ２ｅ’ スイッチ素子、１８００ 電子ブック、１８０１ フレーム、１８０２ カバー、１８０３ 操作部、１８０４ 表示部、１８１０ 腕時計、１８１１ 表示部、１８２０ 電子ペーパー、１８２１ 本体部、１８２２ 表示部
【技術分野】
【０００１】
本発明は、電気泳動表示装置（ＥＰＤ）などの直流電源電圧を使用する表示装置等の電源回路の電圧制御回路に関する。
【背景技術】
【０００２】
携帯型機器の表示装置として開発が進められているＥＰＤ等の表示装置では、画素表示に１５〜２０［Ｖ］の駆動電圧を必要とする。しかし、携帯型機器では電池を電源とするため、電源電圧が３［Ｖ］程度であることが多い。このため、電源電圧を５〜６倍に昇圧することが必要となる。この昇圧にＤＣ−ＤＣコンバータが使用される。表示器にＤＣ−ＤＣコンバータを用いた例が、例えば、特許文献１に記載されている。このＤＣ−ＤＣコンバータでは、スイッチドキャパシタ方式の昇圧回路で昇圧電圧を調整し、昇圧された出力電圧を逆流を防止するダイオードを介して出力端に接続された出力キャパシタ（平滑コンデンサ）に供給する構成としている。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００７−１９５３４５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
上述したＤＣ−ＤＣコンバータでは昇圧した電圧を逆流を防止するダイオードを介して出力端に供給しているので、昇圧電圧より外部電圧が低い場合には昇圧電圧が供給され、昇圧電圧より外部電圧が高い場合には昇圧電圧が供給されないため、特別な制御をすることなく、高圧電圧出力の供給が調整される。
【０００５】
しかしながら、ダイオードの順方向電圧降下分が０．６［Ｖ］程度発生し、昇圧電圧にロスが生じる。これは腕時計などの特に低パワー（低消費電力）動作が求められる表示回路では、望ましくないレベルの電圧ロスである。また、ＤＣ−ＤＣコンバータは時計用ＩＣチップ等に組み込まれるが、ＩＣ基板へのリーク電流の少ないダイオードを作製する場合、ＩＣ基板（例えば、シリコン基板）にトリプルウェル構造を形成することが必要になり、プロセスが複雑になる問題がある。
【課題を解決するための手段】
【０００６】
上記課題を達成するため、本発明のＤＣ−ＤＣコンバータは、第１レベルの制御信号に基づいて動作し、入力端に供給される入力電圧を昇圧した出力電圧を出力端に供給する昇圧部と、上記出力端に接続されて上記出力電圧を平滑化する出力キャパシタと、上記昇圧部と上記出力端との間に設けられるＰ型のトランジスタと、上記第１レベルの制御信号に基づいて上記第１レベルよりも大きい第２レベルの制御信号を形成して上記トランジスタのゲートに供給するレベルシフト部と、を備える。
【０００７】
かかる構成とすることによって、ダイオードを用いずに昇圧部側から出力キャパシタ側に一方向に電圧（電流）を供給することが可能となり、簡易な回路構成で順方向電圧降下を起こすことなく、昇圧電圧を全部利用することが可能となって好都合である。
【０００８】
本発明のＤＣ−ＤＣコンバータにおいて、上記昇圧部は、上記第１レベルの制御信号に同期して、上記入力端と基準電位間に複数のキャパシタを並列に接続する充電動作と、上記入力端と上記出力端間に上記複数のキャパシタを直列に接続する放電動作とを行う、ことが望ましい。
【０００９】
かかる構成とすることによって、出力可変なスイッチドキャパシタ方式の昇圧部が形成され、低電圧の入力電圧から表示器に必要な直流高圧の出力電圧が得られる。
【００１０】
本発明のＤＣ−ＤＣコンバータにおいて、上記レベルシフト部は、上記第１レベルの制御信号を入力信号とし、昇圧された上記出力電圧を回路電源とする２値出力回路によって構成される、ことが望ましい。
【００１１】
かかる構成とすることによって高電圧の出力ラインを断続するトランジスタを確実に動作させる高レベルのゲート制御電圧信号（第２レベルの制御信号）を得ることが可能となって具合がよい。
【００１２】
また、トランジスタをＰ型で構成し、そのゲートに振幅がレベルシフトされた制御信号が供給するので、出力端側の電圧が昇圧部側の電圧よりも高い状態が生じた場合であってもトランジスタの導通・非導通の動作制御を確実にすることができる。
【００１３】
本発明の表示装置や電子機器は、上述のＤＣ−ＤＣコンバータを表示部の電源として使用する。それにより、より簡易な回路構成の電源が得られ、表示装置や電子機器を小型することが可能となって具合がよい。
【００１４】
このように、本願発明によれば、ＤＣ−ＤＣコンバータの出力段をＰ型トランジスタによるスイッチとレベルシフト部（レベルシフタ）で構成することにより、簡易な回路構成で電圧降下を生じることなく昇圧電圧を出力できて都合である。
【図面の簡単な説明】
【００１５】
【図１】ＤＣ−ＤＣコンバータの昇圧部２０の回路構成例を示す回路図である。
【図２】レベルシフト部３０の回路構成例を示す回路図である。
【図３】制御部から供給される制御信号の波形例を示す信号波形図である。
【図４】昇圧部２０の充電動作を説明する説明図である。
【図５】昇圧部の放電動作を説明する説明図である。
【図６】本発明のＤＣ−ＤＣコンバータを使用した表示装置、電子機器の具体例を説明する説明図である。
【発明を実施するための形態】
【００１６】
本発明の一つの実施の形態においては、ＤＣ−ＤＣコンバータの昇圧部の出力をＰ型の出力トランジスタ（例えば、ＰＭＯＳトランジスタ）を介して出力端に導出する。出力端には昇圧電圧を安定させる平滑コンデンサが接続されている。昇圧部は、充放電動作を行う複数のキャパシタとこれ等キャパシタの接続を切り替える複数のトランジスタで構成される。各トランジスタは低圧電源の出力で動作する制御部（図示せず）から出力される制御信号によって制御されて、複数のキャパシタを互いに並列接続あるいは直列接続とする。上記Ｐ型の出力トランジスタには、昇圧された電圧ラインを確実に開閉するために高レベルの制御信号が供給される。この高レベルの制御信号は、昇圧電圧を回路電源とするレベルシフト回路によって得られ、上記複数のキャパシタの接続の切り替えに対応して出力トランジスタの導通を制御する。
【００１７】
以下、本発明の実施の形態を添付図面を参照して説明する。
【００１８】
図１は、ＤＣ−ＤＣコンバータの昇圧部２０の構成例を示している。図２は、レベルシフト部３０の回路構成例を示している。図３は、図示しない制御部から供給される制御信号の波形例を示している。図４は、昇圧部２０の充電動作を説明する説明図である。図５は、昇圧部の放電動作を説明する説明図である。各図において、対応する部分には同一符号を付している。
【００１９】
図１において、昇圧部２０の入力端ＩＮ（ＬＶＤＤ）と出力端ＯＵＴ（ＨＶＤＤ）間に一導電型（ＰＭＯＳ）のトランジスタＭ３、Ｍ６、Ｍ９、Ｍ１２、Ｍ１５及びＭ１６が直列に接続されている。これ等トランジスタは、後述の図４及図５に示すスイッチ素子ＳＷ１ａ〜ＳＷ１ｆにそれぞれ対応している。ここで、トランジスタＭ１６（ＳＷ１ｆ）は、昇圧部２０の出力を出力端ＯＵＴに導出する出力トランジスタであり、ダイオードのように順方向電圧降下を生じることなく、昇圧電圧を出力端ＯＵＴに導出することができる。出力端ＯＵＴには、平滑コンデンサとして機能する出力キャパシタＣｏが接続されている。
【００２０】
トランジスタＭ３、Ｍ６、Ｍ９、Ｍ１２及びＭ１５の各ゲートには、端子ＶＤＤ６と基準電位ＶＳＳ間に接続されたＰ型のトランジスタＸ２０及びＮ型のトランジスタＸ２１からなるインバータからＸＳＣＫＣＨ信号が供給される。同インバータには図示しない制御部から図３に示すようなＳＣＫＣＨ信号が供給される。ここで、ＸＳＣＫＣＨ信号の「Ｘ」はＳＣＫＣＨ信号の反転信号を意味する。
【００２１】
図１に示すように、トランジスタＭ３、Ｍ６、Ｍ９、Ｍ１２、Ｍ１５及びＭ１６の相互間の接続点（ノード）はそれぞれ端子ＶＤＤ２〜ＶＤＤ６となっている。ここで、ＶＤＤ２〜ＶＤＤ６は、説明の便宜上、各端子の電圧を表示するものとしても使用される。
【００２２】
入力端ＩＮと基準電位ＶＳＳ間には、接続端子ＶＤＤ２Ｎを介してＰ型のトランジスタ（ＰＭＯＳ）Ｍ１とＮ型のトランジスタ（ＮＭＯＳ）Ｍ２が直列に接続され、トランジスタＭ１及びＭ２の各ゲートには制御信号ＸＳＣＫＰＵが供給される。接続端子ＶＤＤ２と接続端子ＶＤＤ２Ｎ間にはキャパシタＣａが接続される。トランジスタＭ１〜Ｍ３、キャパシタＣａは、図４に点線の枠で示すように、単位（一段め）のコンバータを構成する。
【００２３】
端子ＶＤＤ２と基準電位ＶＳＳ間には、接続端子ＶＤＤ３Ｎを介してＰ型のトランジスタ（ＰＭＯＳ）Ｍ４とＮ型のトランジスタ（ＮＭＯＳ）Ｍ５が直列に接続され、トランジスタＭ４及びＭ５の各ゲートには制御信号ＸＳＣＫＰＵが供給される。接続端子ＶＤＤ３と接続端子ＶＤＤ３Ｎ間にはキャパシタＣｂが接続される。トランジスタＭ４〜Ｍ６、キャパシタＣｂは、第二段めのコンバータを構成する。
【００２４】
端子ＶＤＤ３と基準電位ＶＳＳ間には、接続端子ＶＤＤ４Ｎを介してＰ型のトランジスタ（ＰＭＯＳ）Ｍ７とＮ型のトランジスタ（ＮＭＯＳ）Ｍ８が直列に接続され、トランジスタＭ７及びＭ８の各ゲートには制御信号ＸＳＣＫＰＵが供給される。接続端子ＶＤＤ４と接続端子ＶＤＤ４Ｎ間にはキャパシタＣｃが接続される。トランジスタＭ７〜Ｍ９、キャパシタＣｃは、第三段めのコンバータを構成する。
【００２５】
端子ＶＤＤ４と基準電位ＶＳＳ間には、接続端子ＶＤＤ５Ｎを介してＰ型のトランジスタ（ＰＭＯＳ）Ｍ１０とＮ型のトランジスタ（ＮＭＯＳ）Ｍ１１が直列に接続され、トランジスタＭ１０及びＭ１１の各ゲートには制御信号ＸＳＣＫＰＵが供給される。接続端子ＶＤＤ５と接続端子ＶＤＤ５Ｎ間にはキャパシタＣｄが接続される。トランジスタＭ１０〜Ｍ１２、キャパシタＣｄは、第四段めのコンバータを構成する。
【００２６】
端子ＶＤＤ５と基準電位ＶＳＳ間には、接続端子ＶＤＤ６Ｎを介してＰ型のトランジスタ（ＰＭＯＳ）Ｍ１３とＮ型のトランジスタ（ＮＭＯＳ）Ｍ１４が直列に接続され、トランジスタＭ１３及びＭ１４の各ゲートには制御信号ＸＳＣＫＰＵが供給される。接続端子ＶＤＤ６と接続端子ＶＤＤ６Ｎ間にはキャパシタＣｅが接続される。トランジスタＭ１３〜Ｍ１５、キャパシタＣｅは、第五段めのコンバータを構成する。
【００２７】
なお、トランジスタＭ１、Ｍ４、Ｍ７、Ｍ１０及びＭ１３は、後述の図４及び図５におけるスイッチＳＷ２ａ〜ＳＷ２ｅにそれぞれ対応している。同様に、トランジスタＭ２、Ｍ５、Ｍ８、Ｍ１１及びＭ１４は後述の図４及び図５におけるスイッチＳＷ２ａ’〜ＳＷ２ｅ’にそれぞれ対応している。
【００２８】
各段のコンバータは、制御部から供給される各制御信号ＸＳＣＫＰＵの有無によって動作不動作が設定され、各段のコンバータ毎に動作不動作の有無を設定することができる。コンバータの動作段数を適宜に設定することによってＤＣ−ＤＣコンバータ全体の出力電圧を調整することができる。例えば、電源電圧ＬＶＤＤを３［Ｖ］とすると、出力電圧ＨＶＤＤを９〜１８［Ｖ］まで３［Ｖ］単位で段階的に変化させることが可能となる。
【００２９】
上述した出力トランジスタＭ１６のゲートには、制御信号として信号ＸＳＣＫＯＥが供給される。信号ＸＳＣＫＯＥは図２に示す、レベルシフト部３０によって形成される。
【００３０】
レベルシフト部３０は、制御部から供給される低レベルの制御信号ＳＣＫＯＥをレベルシフトして制御信号ＸＳＣＫＯＥを形成する。制御信号ＳＣＫＯＥは、Ｎ型のトランジスタＭ３３のゲート及びインバータを介してＮ型のトランジスタＭ３５のゲートにそれぞれ供給される。インバータは、例えば、低圧電源ＬＶＤＤと基準電位ＶＳＳ間に直列に接続されたＰ型のトランジスタＭ３０とＮ型のトランジスタＭ３１によって構成される。
【００３１】
トランジスタＭ３３及びＭ３５の各ソースは共に基準電位ＶＳＳに接続される。トランジスタＭ３３及びＭ３５の各ソースはそれぞれＰ型のトランジスタＭ３２及びＭ３４を介してＨＶＤＤ（端子ＯＵＴ）に接続される。トランジスタＭ３２及びＭ３４の各ゲートはそれぞれトランジスタＭ３５及びＭ３３の各ドレインにたすきがけ状に接続されている。そして、トランジスタＭ３３のドレイン（トランジスタＭ３２及びＭ３３の接続点）から制御信号ＸＳＣＫＯＥが出力される。
【００３２】
このレベルシフト回路は、トランジスタＭ３３及びＭ３５の各ゲートに相補的な制御信号ＳＣＫＯＥ、ＸＳＣＫＯＥがそれぞれ入力されることによってトランジスタＭ３３及びＭ３５の一方が導通し、他方が非導通となる。また、トランジスタＭ３２及びＭ３４によって入力信号（ＳＣＫＯＥ、ＸＳＣＫＯＥ）が変化するまでトランジスタＭ３３のドレインの出力レベルを維持する双安定動作が行われる。レベルシフト回路は、低レベルの制御信号ＳＣＫＯＥが、第１のレベルに相当するＬＶＤＤ（例えば、３［Ｖ］）の時、ＶＳＳ（例えば、０［Ｖ］）の制御信号ＸＳＣＫＯＥを出力する。また、制御信号ＳＣＫＯＥが、ＶＳＳ（例えば、０［Ｖ］）の時、第２のレベルに相当するＨＶＤＤ（例えば、１８［Ｖ］）の制御信号ＸＳＣＫＯＥを出力する。
【００３３】
図示しない制御部は、図３に示すような、各種の制御信号を各トランジスタのゲートに供給してＤＣ−ＤＣコンバータの動作制御を行う。同図に示すように、クロック信号ＤＣＫに基づいて、各キャパシタの放電を指令する制御信号ＳＫＣＰＵ、各キャパシタの充電を指令する制御信号ＳＣＫＣＨ、昇圧電圧の出力を指令する制御信号ＳＣＫＯＥを形成する。なお、各信号間においては素子等の動作遅延を考慮して波形の立ち上がり・立ち下がりのタイミングが調整されている。
【００３４】
なお、回路（あるいは回路素子）が動作遅延などなく理想的に動作するものとすれば、複数の制御信号を用いずとも充電状態と放電伝状態の２つの状態を持つ、上記クロック信号ＤＣＫ等の、一つの制御信号によってＤＣ−ＤＣコンバータを制御することが可能となる。
【００３５】
次に、ＤＣ−ＤＣコンバータの動作について図４及び図５を参照して説明する。同図においては、既述のようにトランジスタＭ１〜Ｍ１６をスイッチＳＷ…に置き換えている。
【００３６】
まず、図３に示すように、制御信号ＳＣＫＣＨがＨレベル（制御信号ＸＳＣＫＣＨがＬレベル）、制御信号ＳＣＫＰＵがＬレベル（制御信号ＸＳＣＫＰＵがＨレベル）、制御信号ＳＣＫＯＥがＬレベル（制御信号ＸＳＣＫＯＥがＨレベル）の状態では、各トランジスタの導通状態が図４に示すようになり、各キャパシタがノードＬＶＤＤと基準電位間に並列に接続される。これにより、キャパシタＣａ〜Ｃｅは電圧ＬＶＤＤで充電される。
【００３７】
次に、図３に示すように、制御信号ＳＣＫＣＨがＬレベル（制御信号ＸＳＣＫＣＨがＨレベル）、制御信号ＳＣＫＰＵがＨレベル（制御信号ＸＳＣＫＰＵがＬレベル）、制御信号ＳＣＫＯＥがＨレベル（制御信号ＸＳＣＫＯＥがＬレベル）の状態では、各トランジスタの導通状態が図５に示すようになり、キャパシタＣａ〜ＣｅがノードＬＶＤＤと出力端ＯＵＴ間に直列に接続される。キャパシタＣａ〜Ｃｅにチャージされた電荷による電圧をＶａ〜Ｖｅとすれば、出力端ＯＵＴの電圧は、ＬＶＤＤ＋Ｖａ＋Ｖｂ＋Ｖｃ＋Ｖｄ＋Ｖｅ［Ｖ］となる。この昇圧された電圧によって出力キャパシタＣｏは充電される。
【００３８】
ここで、キャパシタＣａ〜Ｃｅを同じ容量で構成すれば、出力端ＯＵＴの電圧は、ＬＶＤＤ＋５×Ｖａ［Ｖ］、ＬＶＤＤを３ボルトとすれば、ＨＶＤＤとして１８ボルトの直流出力電圧が得られる。また、キャパシタＣａ〜Ｃｅの充電を行わなければ、出力端ＯＵＴの電圧は、ＬＶＤＤ＋０［Ｖ］であり、３［Ｖ］となる。従って、図示しない制御回路によって各スイッチを適宜に制御して各段のキャパシタの充電の有無を決定することによってＤＣ−ＤＣコンバータの出力電圧の設定をＬＶＤＤ（例えば、３［Ｖ］）〜ＬＶＤＤ＋５×Ｖａ（例えば、１８［Ｖ］）まで可変に設定することが出来る。
【００３９】
本実施例では、終段のＤＣ−ＤＣコンバータの出力端ＶＤＤ６と回路出力端ＯＵＴとの間に逆流を防止するためにダイオードではなく、トランジスタＭ１６（スイッチ素子ＳＷ１ｆに相当）が設けられる。したがって、ダイオードによる順方向電圧降下（例えば、０．６ボルト）は生じず、ＤＣ−ＤＣコンバータによる昇圧電圧をそのまま出力端ＯＵＴに導出することができる。
【００４０】
また、トランジスタＭ１６をＰ型で構成し、そのゲートに振幅がレベルＨＶＤＤとレベルＶＳＳ間に変化する制御信号ＸＳＣＫＯＥを供給するので、出力端ＯＵＴ側の方の電圧がノードＶＤＤ６側の電圧よりも高い状態が生じた場合であってもトランジスタＭ１６を確実に動作させることができる。
【００４１】
（応用例）
【００４２】
図６は、本願のＤＣ−ＤＣコンバータを使用した表示装置やより上位概念の電子機器（電気回路を備える装置）の具体例を説明する斜視図である。
【００４３】
図６（Ａ）は、電子機器の一例である電子ブックを示す斜視図である。この電子ブック１８００は、ブック形状のフレーム１８０１と、このフレーム１８０１に対して回動自在に設けられた（開閉可能な）カバー１８０２と、操作部１８０３と、本実施形態に係るＤＣ−ＤＣコンバータが使用された表示部１８０４と、を備えている。
【００４４】
図６（Ｂ）は、電子機器の一例である腕時計を示す斜視図である。この腕時計１８１０は、本実施形態に係るＤＣ−ＤＣコンバータが使用された表示部１８１１を備えている。
【００４５】
図６（Ｃ）は、電子機器の一例である電子ペーパーを示す斜視図である。この電子ペーパー１８２０は、紙と同様の質感及び柔軟性を有するリライタブルシートで構成される本体部１８２１と、本実施形態に係るＤＣ−ＤＣコンバータが使用された表示部１８２２と、を備えている。なお、本願のＤＣ−ＤＣコンバータを適用可能な電子機器の範囲はこれに限定されず、例えば、上記のような装置の他、電気泳動フルム（表示装置）が貼り合わせられた壁面等の不動産に属するもの、車両、飛行体、船舶等の移動体に属するものも該当する。
【００４６】
以上説明したように、本発明のＤＣ−ＤＣコンバータによれば、昇圧部と出力端との間に設けられた逆流阻止用ダイオードに代えてＰ型のトランジスタ・スイッチを設けたのでダイオードによる昇圧電圧のロスを回避することができ、また、ダイオードを形成するための半導体基板のトリプルウェル構造も不要となって具合がよい。
【符号の説明】
【００４７】
Ｍ１〜Ｍ１６，Ｍ３０〜Ｍ３５ トランジスタ、Ｘ２０，２１ トランジスタ、Ｃａ〜Ｃｅ キャパシタ、Ｃｏ 出力キャパシタ、ＨＶＤＤ 高電圧、ＩＮ 入力端、ＯＵＴ 出力端、ＬＶＤＤ 低電圧（直流電源）、ＳＷ１ａ〜ＳＷ１ｆ，ＳＷ２Ａ’〜ＳＷ２Ｅ’，ＳＷ２ａ〜ＳＷ２ｅ，ＳＷ２ａ’〜ＳＷ２ｅ’ スイッチ素子、１８００ 電子ブック、１８０１ フレーム、１８０２ カバー、１８０３ 操作部、１８０４ 表示部、１８１０ 腕時計、１８１１ 表示部、１８２０ 電子ペーパー、１８２１ 本体部、１８２２ 表示部
【特許請求の範囲】
【請求項１】
第１レベルの制御信号に基づいて動作し、入力端に供給される入力電圧を昇圧した出力電圧を出力端に供給する昇圧部と、
前記出力端に接続されて前記出力電圧を平滑化する出力キャパシタと、
前記昇圧部と前記出力端との間に設けられるＰ型のトランジスタと、
前記第１レベルの制御信号に基づいて前記第１レベルよりも大きい第２レベルの制御信号を形成して前記トランジスタのゲートに供給するレベルシフト部と、
を備えるＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータであって、
前記昇圧部は、前記制御信号に同期して、前記入力端と基準電位間に複数のキャパシタを並列に接続する充電動作と、前記入力端と前記出力端間に前記複数のキャパシタを直列に接続する放電動作とを行う、ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１又は２に記載のＤＣ−ＤＣコンバータであって、
前記レベルシフト部は、前記第１レベルの制御信号を入力信号とし、昇圧された前記出力電圧を回路電源とする２値出力回路によって構成される、ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
請求項１乃至３のいずれかに記載のＤＣ−ＤＣコンバータを表示部の電源として使用する、ことを特徴とする表示装置。
【請求項１】
第１レベルの制御信号に基づいて動作し、入力端に供給される入力電圧を昇圧した出力電圧を出力端に供給する昇圧部と、
前記出力端に接続されて前記出力電圧を平滑化する出力キャパシタと、
前記昇圧部と前記出力端との間に設けられるＰ型のトランジスタと、
前記第１レベルの制御信号に基づいて前記第１レベルよりも大きい第２レベルの制御信号を形成して前記トランジスタのゲートに供給するレベルシフト部と、
を備えるＤＣ−ＤＣコンバータ。
【請求項２】
請求項１に記載のＤＣ−ＤＣコンバータであって、
前記昇圧部は、前記制御信号に同期して、前記入力端と基準電位間に複数のキャパシタを並列に接続する充電動作と、前記入力端と前記出力端間に前記複数のキャパシタを直列に接続する放電動作とを行う、ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項３】
請求項１又は２に記載のＤＣ−ＤＣコンバータであって、
前記レベルシフト部は、前記第１レベルの制御信号を入力信号とし、昇圧された前記出力電圧を回路電源とする２値出力回路によって構成される、ことを特徴とするＤＣ−ＤＣコンバータ。
【請求項４】
請求項１乃至３のいずれかに記載のＤＣ−ＤＣコンバータを表示部の電源として使用する、ことを特徴とする表示装置。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１０−２２０２９８（Ｐ２０１０−２２０２９８Ａ）
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願番号】特願２００９−６１２３３（Ｐ２００９−６１２３３）
【出願日】平成２１年３月１３日（２００９．３．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年９月３０日（２０１０．９．３０）
【国際特許分類】
【出願日】平成２１年３月１３日（２００９．３．１３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]