ＥＬ表示装置、ＥＬ表示装置の製造方法、電子機器
【課題】一方の伝導型のトランジスタのみを用いた構成を採用することに起因する構造の変更点を最小限に抑えることが可能なＥＬ表示装置を提供すること。
【解決手段】基板(20)上に、第１トランジスタ、第２トランジスタ(33)、選択線、電源線及びカソード線を含む薄膜回路層(21)と、ＥＬ素子を含むＥＬ素子層(22)と、を積層して構成されており、上記ＥＬ素子層は、上記電源線(36)と接続される陽極(40)と、当該陽極を囲む隔壁(39)と、当該隔壁に囲まれた上記陽極上に設けられるＥＬ層(42)と、上記隔壁上に設けられ、上記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータ(43)と、上記セパレータによって区分けされた領域内に設けられて上記ＥＬ層及び上記隔壁を覆い、かつ一部が上記隔壁を貫通して上記第２トランジスタの他方のソース・ドレインと接続される陰極(44)と、を備える、ＥＬ表示装置である。
【解決手段】基板(20)上に、第１トランジスタ、第２トランジスタ(33)、選択線、電源線及びカソード線を含む薄膜回路層(21)と、ＥＬ素子を含むＥＬ素子層(22)と、を積層して構成されており、上記ＥＬ素子層は、上記電源線(36)と接続される陽極(40)と、当該陽極を囲む隔壁(39)と、当該隔壁に囲まれた上記陽極上に設けられるＥＬ層(42)と、上記隔壁上に設けられ、上記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータ(43)と、上記セパレータによって区分けされた領域内に設けられて上記ＥＬ層及び上記隔壁を覆い、かつ一部が上記隔壁を貫通して上記第２トランジスタの他方のソース・ドレインと接続される陰極(44)と、を備える、ＥＬ表示装置である。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、エレクトロルミネッセンス（ＥＬ）素子を含んで構成される画素部を備えるＥＬ表示装置及び電子機器に関する。
【背景技術】
【０００２】
有機ＥＬ素子を用いて画素回路が構成される有機ＥＬ表示装置が知られている（例えば、特許文献１を参照）。この有機ＥＬ表示装置は、自発光、高輝度、高視野角、薄型、高速応答、低消費電力といった優れた特徴を備えており、かつ、ポリシリコンＴＦＴ（薄膜トランジスタ）を用いて周辺駆動回路を構成することにより更なる小型化、軽量化を実現できるため注目されている。
【０００３】
上記のような有機ＥＬ表示装置の低コスト化を実現するために、トランジスタとしてｎチャネル又はｐチャネルのいずれか一方の伝導型のものだけを用いて各画素回路を構成する手法が検討されている。この際、一方の伝導型のトランジスタのみを用いた構成を採用することによるコスト削減の効果をより多く享受するためには、このような構成を採ることに起因する有機ＥＬ表示装置の構造の変更（設計変更）や製造プロセスの変更を最小限に抑える必要がある。また、かかる課題は有機ＥＬ表示装置に限らず、無機ＥＬ表示装置にも共通するものである。
【０００４】
【特許文献１】特開平１１−４０３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は、一方の伝導型のトランジスタのみを用いた構成を採用することに起因する構造の変更点を最小限に抑えることが可能なＥＬ表示装置を提供することを目的とする。
また、本発明の他の目的は、一方の伝導型のトランジスタのみを用いた構成を採用することに起因する製造プロセスの変更を最小限に抑えることが可能なＥＬ表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
ここで、本明細書における語句「ソース・ドレイン」について説明する。一般に、トランジスタにはゲート、ソース、ドレインの３端子が含まれるが、これらのうち、ソース及びドレインの各端子については、これらの端子に加わる電位の相対的な関係とトランジスタの伝導型（ｎチャネル又はｐチャネル）によって決定されるものであり、一義的には決まらない。例えば、ｐチャネル型トランジスタの場合、電位の低い端子が「ドレイン」、電位の高い端子が「ソース」となり、ｎチャネル型トランジスタの場合、電位の高い端子が「ドレイン」、電位の低い端子が「ソース」となる。したがって、本願発明においては、ソース又はドレインのいずれかとして機能すべき端子を「ソース・ドレイン」と総称する。これを前提とし、以下に本願発明を説明する。
【０００７】
第１の本発明は、複数の画素部を備えるＥＬ表示装置であって、上記画素部のそれぞれが、選択線にゲートが接続され、一方のソース・ドレインがデータ線に接続される第１の伝導型の第１トランジスタと、上記第１トランジスタの他方のソース・ドレインにゲートが接続され、カソード線に一方のソース・ドレインが接続される第１の伝導型の第２トランジスタと、電源線と上記第２トランジスタの他方のソース・ドレインとの間に接続されるＥＬ素子（例えば、有機ＥＬ素子）と、を含んで構成される。そして、各画素部は、基板上に、上記第１トランジスタ、上記第２トランジスタ、上記選択線、上記電源線及び上記カソード線を含む薄膜回路層と、上記ＥＬ素子を含むＥＬ素子層と、を積層して構成される。上記ＥＬ素子層は、上記電源線と接続される陽極と、当該陽極を囲む隔壁と、当該隔壁に囲まれた上記陽極上に設けられるＥＬ層と、上記隔壁上に設けられ、上記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータと、上記セパレータによって区分けされた領域内に設けられて上記ＥＬ層及び上記隔壁を覆い、かつ一部が上記隔壁を貫通して上記第２トランジスタの他方のソース・ドレインと接続される陰極と、を備える。
【０００８】
一方の伝導型（例えばｎチャネル型）のトランジスタのみを用いた構成を採用する場合には、上記本発明のように電源供給側からＥＬ素子、トランジスタのソース・ドレイン、という電流経路を採ることが望ましい。しかしこの場合、ＥＬ素子の陽極、陰極ともに各画素部ごとに区分けして独立にする必要が生じる。このとき、上記のように各画素部を区分けする逆テーパー状のセパレータを設ける構造を採用することにより、当該セパレータの上側から導電膜を成膜することで各画素部ごとに独立した陰極を容易に形成することが可能となる。したがって、本願発明の構成によれば、一方の伝導型のトランジスタのみを用いた構成を採用することに起因する構造の変更点を最小限に抑えることが可能となる。
【０００９】
好ましくは、上記セパレータは、光吸収色素が添加されたネガ型の感光性樹脂からなる。
【００１０】
これにより、逆テーパー状のセパレータを容易に形成することができる。
【００１１】
好ましくは、上記画素部のそれぞれは、リセット線にゲートが接続され、一方のソース・ドレインが保持キャパシタの一方端子に接続され、他方のソース・ドレインがカソード線に接続される第１の伝導型の第３トランジスタを更に含み、上記薄膜回路層は、上記第３トランジスタを更に含んで構成される。
【００１２】
第２の本発明は、複数の画素部を備え、上記画素部のそれぞれが、選択線にゲートが接続され、一方のソース・ドレインがデータ線に接続される第１の伝導型の第１トランジスタと、上記第１トランジスタの他方のソース・ドレインにゲートが接続され、カソード線に一方のソース・ドレインが接続される第１の伝導型の第２トランジスタと、電源線と上記第２トランジスタの他方のソース・ドレインとの間に接続されるＥＬ素子（例えば有機ＥＬ素子）と、を含んで構成されるＥＬ表示装置の製造方法であって、基板上に、上記第１トランジスタ、上記第２トランジスタ、上記選択線、上記電源線及び上記カソード線を含む薄膜回路層を形成する薄膜回路層形成工程と、上記薄膜回路層の上側に、上記ＥＬ素子を含むＥＬ素子層を形成するＥＬ素子層形成工程と、を含む。そして、上記ＥＬ素子層形成工程は、上記電源線と接続される陽極を形成する第１工程と、上記陽極を囲む隔壁を上記薄膜回路層の上側に形成する第２工程と、上記隔壁を貫通して上記第２トランジスタの他方のソース・ドレインを露出させる開口を形成する第３工程と、上記隔壁上に上記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータを形成する第４工程と、上記隔壁に囲まれた上記陽極上にＥＬ層を形成する第５工程と、上記隔壁の上側から導電性材料を堆積させることにより、上記セパレータによって区分けされた領域内に設けられて上記ＥＬ層及び上記隔壁を覆い、かつ一部が上記開口を介して上記第２トランジスタの他方のソース・ドレインと接続される陰極を形成する第６工程と、を含む。
【００１３】
一方の伝導型（例えばｎチャネル型）のトランジスタのみを用いた構成を採用する場合には、上記本発明のように電源供給側からＥＬ素子、トランジスタのソース・ドレイン、という電流経路を採ることが望ましい。しかしこの場合、ＥＬ素子の陽極、陰極ともに各画素部ごとに区分けして独立にする必要が生じる。このとき、上記のように各画素部を区分けする逆テーパー状のセパレータを形成し、その上側から導電性材料を堆積させることにより、各画素部ごとに独立した陰極を容易に形成することが可能となる。したがって、本発明の方法によれば、一方の伝導型のトランジスタのみを用いた構成を採用することに起因する製造プロセスの変更を最小限に抑えることが可能となる。
【００１４】
好ましくは、上記第４工程は、上記隔壁上に光吸収色素が添加されたネガ型の感光性樹脂を塗布し、当該感光性樹脂に対して露光及び現像を行うことにより上記セパレータを形成する。
【００１５】
かかる方法によれば、逆テーパー型のセパレータを容易に形成し得る。
【００１６】
好ましくは、上記第６工程は、物理気相堆積法によって上記導電性材料を堆積させる。
【００１７】
これにより、隔壁の上側から導電性材料を堆積させる工程を容易に実現できる。
【００１８】
好ましくは、上記画素部のそれぞれは、リセット線にゲートが接続され、一方のソース・ドレインが保持キャパシタの一方端子に接続され、他方のソース・ドレインがカソード線に接続される第１の伝導型の第３トランジスタを更に含み、上記薄膜回路層形成工程において形成される上記薄膜回路層は上記第３トランジスタを更に含む。
【００１９】
第３の本発明は、上述したＥＬ装置を表示部として備える電子機器である。ここで、「電子機器」は、ＥＬ装置を表示部としてを備えるあらゆる機器を含むもので、ディスプレイ装置、テレビジョン装置、電子ペーパ、時計、電卓、携帯電話、携帯情報端末等を含む。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について説明する。以下では、本発明にかかるＥＬ表示装置の一例として、有機ＥＬ表示装置について説明する。
【００２１】
図１は、一実施形態の有機ＥＬ表示装置の構成例を説明するブロック図である。図１に示す有機ＥＬ表示装置１００は、複数の画素部１０２をマトリクス状に配列してなる表示エリア１０１と、その周囲に配置される各ドライバ回路１０３〜１０６と、を含んで構成されている。ドライバ回路１０３は各選択線１０７に選択信号ＹＳＥＬを供給する。ドライバ回路１０４は各リセット線１０８にリセット信号ＹＥＲＳを供給する。ドライバ回路１０５は各データ線１０９にデータ信号ＶＤＡＴを供給する。ドライバ回路１０６は各電源線１１０に駆動電圧ＶＯＥＬを供給する。
【００２２】
図２は、各画素部１０２を構成する画素回路について説明する回路図である。図２に示す画素回路は、第１トランジスタ１０、第２トランジスタ１１、第３トランジスタ１２、保持キャパシタ１３、有機ＥＬ素子１４を含んで構成されている。各トランジスタ１０〜１２の伝導型はすべてｎチャネル型である。
【００２３】
第１トランジスタ１０は、外部から与えられる選択信号（走査信号）ＹＳＥＬを伝達する選択線１０７にゲートが接続されている。また、第１トランジスタ１０は、外部から与えられるデータ信号ＶＤＡＴを伝達するデータ線１０９に一方のソース・ドレインが接続されている。選択信号ＹＳＥＬが所定電位となると第１トランジスタ１０がオン状態となり、データ線１０９を介して伝達されるデータ信号ＶＤＡＴに応じた電荷が保持キャパシタ１３に蓄えられる。
【００２４】
第２トランジスタ１１は、第１トランジスタ１０の他方のソース・ドレインにゲートが接続され、カソード線１１１に一方のソース・ドレインが接続されている。ここで、本実施形態におけるカソード線１１１は、例えば図示しない接地端子（ＧＮＤ）に接続されている。保持キャパシタ１３に蓄えられた電荷量に応じた電圧が第２トランジスタ１１のゲートに印加されると、当該ゲート電圧に応じた駆動電圧ＶＯＥＬが有機ＥＬ素子１４に供給される。
【００２５】
保持キャパシタ１３は、第１トランジスタ１０の他方のソース・ドレインとカソード線１１１との間に接続されている。この保持キャパシタ１３は、第１トランジスタ１０がオン状態となった際に、データ線１０９により伝達されるデータ信号ＶＤＡＴに応じた電位を保持するためのものである。
【００２６】
有機ＥＬ素子１４は、電源線１１０と第２トランジスタ１１の他方のソース・ドレインとの間に接続されている。本実施形態では、ｎチャネル型である第２トランジスタ１１の特性を考慮し、電源供給側である電源線１１０から順に有機ＥＬ素子１４、第２トランジスタ１１という電流経路が構成されている。より具体的には、有機ＥＬ素子１４の陽極側が電源線１１０と接続され、有機ＥＬ素子１４の陰極側が第２トランジスタ１１と接続されている。
【００２７】
第３トランジスタ１２は、リセット線１０８にゲートが接続され、一方のソース・ドレインが保持キャパシタ１３の一方端子に接続され、他方のソース・ドレインがカソード線１１１に接続されている。リセット線１０８により伝達されるリセット信号ＹＥＲＳが所定電位となると、第３トランジスタ１２がオン状態となり、保持キャパシタ１３に蓄積された電荷がディスチャージされる。
【００２８】
図３は、本実施形態の有機ＥＬ表示装置１００の構造を説明する部分断面図である。図３では、１つの画素部１０２についての断面図が示されている。本実施形態の有機ＥＬ表示装置１００は、ガラスやプラスチック等からなる基板２０上に、第１トランジスタ１０、第２トランジスタ１１、第３トランジスタ１２、保持キャパシタ１３、選択線１０７、電源線１１０及びカソード線１１１を含む薄膜回路層２１と、有機ＥＬ素子１４を含む有機ＥＬ素子層２２と、を積層して構成されている。
【００２９】
薄膜回路層２１は、絶縁膜３１、３２、３４、３７、配線膜３５、３６、５０、５２、５３、半導体膜５１、を含んで構成されている。
【００３０】
絶縁膜３１は、下地絶縁膜として基板２０上に形成され、当該基板２０からの不純物拡散を抑制する機能を担う。この絶縁膜３１は、例えばＳｉＯ2膜、ＳｉＮ膜などの無機物薄膜からなる。
【００３１】
半導体膜５１は、絶縁膜３１上に形成され、所定形状（例えば矩形状）に整形された多結晶シリコン等からなる薄膜であり、薄膜トランジスタ３３の構成要素として機能する。半導体膜５１の両側には不純物元素が高濃度に注入された高導電性領域（ｎ+領域）５４が形成されている。薄膜トランジスタ３３は、上述した第２トランジスタ１１として機能するものである。なお、第１トランジスタ１０、第３トランジスタ１２及び保持キャパシタ１３については図示が省略されているが、例えば本図面の紙面に対して手前側又は奥側に形成される。
【００３２】
絶縁膜３２は、薄膜トランジスタ３３のゲート絶縁膜として機能するものであり、配線膜５０を覆うようにして絶縁膜３１の上側に形成されている。この絶縁膜３２は、例えばＳｉＯ2膜、ＳｉＮ膜などの無機物薄膜からなる。
【００３３】
配線膜５０は、薄膜トランジスタ３３のゲートとして機能するものであり、絶縁膜３２の上側に形成されている。この配線膜５０は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
【００３４】
配線膜３５は、上述したカソード線１１１として機能するものであり、絶縁膜３２の上側に形成されている。この配線膜３５は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
【００３５】
絶縁膜３４は、絶縁膜３２の上側に設けられて薄膜トランジスタ３３や各配線３５、５０などの上側を平坦にし、有機ＥＬ素子層２２の形成を容易にするための平坦化膜として機能する。当該機能を達成するために、絶縁膜３４は例えば２μｍ〜５μｍ程度の厚さに形成される。この絶縁膜３４としては、ＳＯＧ（spin on glass）膜やＰＳＧ（phospho silicate glass）膜などの無機膜を用いてもよく、ポリイミド樹脂膜やアクリル樹脂膜などの有機膜を用いてもよく、これらの積層膜を用いてもよい。
【００３６】
配線膜３６は、上述した電源線１１０として機能するものであり、絶縁膜３４の上側に形成されている。この配線膜３６は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
【００３７】
配線膜５２は、絶縁膜３４の上側に配置されるとともに、絶縁膜３４を貫通して半導体膜５１の一方の高導電性領域５４と接続されており、薄膜トランジスタ３３（すなわち第２トランジスタ１１）の一方のソース・ドレインとして機能する。この配線膜５２は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
【００３８】
配線膜５３は、絶縁膜３４の上側に配置されるとともに、絶縁膜３４を貫通して半導体膜５１の他方の高導電性領域５４と接続されており、薄膜トランジスタ３３（すなわち第２トランジスタ１１）の他方のソース・ドレインとして機能する。また、配線膜５３は、絶縁膜３４の他の箇所においても貫通し、カソード線１１１として機能する配線膜３５と接続されている。この配線膜５３は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
【００３９】
絶縁膜３７は、絶縁膜３４の上側に設けられて各配線３６、５２、５３などの上側を平坦にし、有機ＥＬ素子層２２の形成を容易にするための平坦化膜として機能する。当該機能を達成するために、絶縁膜３７は例えば２μｍ程度の厚さに形成される。この絶縁膜３７としては、ＳＯＧ（spin on glass）膜やＰＳＧ（phospho silicate glass）膜などの無機膜を用いてもよく、ポリイミド樹脂膜やアクリル樹脂膜などの有機膜を用いてもよく、これらの積層膜を用いてもよい。
【００４０】
有機ＥＬ素子層２２は、薄膜回路層２１の上側に積層して設けられており、絶縁膜３８、隔壁３９、陽極４０、配線膜４１、ＥＬ層４２、セパレータ４３、を含んで構成されている。
【００４１】
絶縁膜３８は、絶縁膜３７の上側に設けられて、各配線３６、５２、５３などとその上側の構成要素との相互間を電気的に絶縁する。この絶縁膜３８としてもＳＯＧ膜やＰＳＧ膜などの無機膜、あるいはポリイミド樹脂膜やアクリル樹脂膜などの有機膜が用いられる。またこの絶縁膜３８は、陽極４０を露出させる開口を有する。
【００４２】
陽極４０は、絶縁膜３７の上側に形成されているとともに、一部が当該絶縁膜３７を貫通して設けられ、電源線１１０として機能する配線膜３６と接続されている。この陽極４０は、例えばインジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の透光性の導電物からなる。
【００４３】
隔壁３９は、陽極４０の周囲を囲むように形成されている。この隔壁３９は、上記のＥＬ層４２をインクジェット法（液滴吐出法）によって形成する際に、滴下される液状組成物があふれない程度の高さを有する。隔壁３９を構成する材料としては、絶縁性を有するものであれは如何なるものも採用し得るが、アクリル樹脂やポリイミド樹脂など、耐熱性および耐溶媒性を備える樹脂が好適に用いられる。
【００４４】
ＥＬ層４２は、隔壁３９に囲まれた陽極４０上に設けられる。ＥＬ層４２は一般に積層構造を有する。代表的なものとしては「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。更に、正孔輸送層と電極との間に正孔注入層が設けられたり、電子輸送層の電極との間に電子注入層が設けられたりする場合もある。
【００４５】
セパレータ４３は、隔壁３９の上側に設けられ、画素部のそれぞれ毎に区分けする。このセパレータ４３は、図示のように隔壁３９に接する側の面（底面）に近いほど径が小さくなる断面形状、すなわち逆テーパー状に形成されている。このようなセパレータ４３は、例えば光吸収色素が添加されたネガ型の感光性樹脂を用いて形成することができる。逆テーパー状のセパレータ４３の形成方法の詳細については後述する。
【００４６】
陰極４４は、セパレータ４３によって区分けされた領域（画素領域）内に設けられてＥＬ層４２及び隔壁３９を覆うように形成されている。また、陰極４４はその一部が隔壁３９を貫通し、配線膜４１を介して薄膜トランジスタ３３（すなわち第２トランジスタ１１）の他方のソース・ドレインとして機能する配線膜５２と接続されている。この陰極４４は、例えばアルミニウム等の導電物からなる。
【００４７】
本実施形態の有機ＥＬ表示装置１００は以上のような構成を備えており、次に当該有機ＥＬ表示装置１００の製造方法について説明する。
【００４８】
図４〜図６は、一実施形態の有機ＥＬ表示装置１００の製造方法を説明する工程断面図である。以下に説明する製造方法は、大きく分けて、基板２０上に薄膜回路層２１を形成する薄膜回路層形成工程（図４（Ａ）〜図５（Ｂ））と、薄膜回路層２１の上側に有機ＥＬ素子層２２を形成する有機ＥＬ素子層形成工程（図５（Ｃ）〜図６（Ｃ））と、を含んでいる。
【００４９】
（薄膜回路層形成工程）
まず、基板２０の一方面上に、スパッタリング法等によってＳｉＯ2膜等からなる絶縁膜３１を形成し、その後当該絶縁膜３１上に島状の半導体膜５１を形成する（図４（Ａ））。半導体膜５１は、例えば、プラズマＣＶＤ法等によって形成したアモルファスシリコン膜をレーザー結晶化法によって多結晶化し、フォトリソグラフィとエッチングにより島状にパターニングすることにより得られる。なお、図示しないが、第１トランジスタ１０等を構成すべき半導体膜についても同様に形成される（以下同様）。
【００５０】
次に、半導体膜５１上に、チャネル形成領域を形成すべき領域を覆うマスク６０を形成し、当該マスク６０を介して上側からイオン打ち込みを行い、不純物元素が高濃度に注入された高導電性領域（ｎ+領域）５４を形成する（図４（Ｂ））。マスク６０は、例えば感光性のポリイミド膜などを用いて形成される。マスク６０については、イオン打ち込みがなされた後には除去される。
【００５１】
次に、基板２０上に半導体膜５１を覆う絶縁膜３２（ゲート絶縁膜）を形成し、当該絶縁膜３２の上面の所定位置に配線膜３５及び配線膜５０を形成する（図４（Ｃ））。絶縁膜３２としては、例えばＴＥＯＳ（テトラエトキシシラン）を原料ガスとして用いたプラズマＣＶＤ法によってＳｉＯ2膜が形成される。また、各配線膜３５、５０は、例えば絶縁膜３２の上面全体にアルミニウム等の導電膜を形成した後に、これをフォトリソグラフィとエッチングにより所望形状にパターニングすることにより得られる。
【００５２】
次に、半導体膜５１に対して、ゲート電極として機能する配線膜５０を介してイオン打ち込みを行うことにより、高導電性領域５４に隣接し、不純物元素が低濃度に注入された導電性領域（ｎ-領域）５５を形成する（図４（Ｄ））。
【００５３】
次に、絶縁膜３２の上側に絶縁膜３４を形成し、当該絶縁膜３４に、半導体膜５１の高導電性領域５４を露出させる開口６１及び配線膜３５を露出させる開口６２をそれぞれ形成する（図４（Ｅ））。絶縁膜３４としては、例えば塗布法によってポリイミド樹脂膜やアクリル樹脂膜などの有機膜が形成される。また、各開口６１、６２については、フォトリソグラフィとエッチングにより形成される。
【００５４】
次に、各配線膜３６、５２、５３を形成する（図５（Ａ））。具体的には、各配線膜３６、５２、５３は、例えば絶縁膜３４の上面全体及び各開口６１、６２内にアルミニウム等の導電膜を形成した後に、これをフォトリソグラフィとエッチングにより所望形状にパターニングすることにより得られる。
【００５５】
次に、絶縁膜３４の上側に各配線膜３６、５２、５３を覆う絶縁膜３７を形成し、当該絶縁膜３７に、配線膜３６を露出させる開口６４及び配線膜５２を露出させる開口６３をそれぞれ形成する（図５（Ｂ））。絶縁膜３７としては、例えば塗布法によってポリイミド樹脂膜やアクリル樹脂膜などの有機膜が形成される。また、各開口６３、６４については、フォトリソグラフィとエッチングにより形成される。
【００５６】
（有機ＥＬ素子層形成工程）
次に、絶縁膜３７の上側に、陽極４０及び配線膜４１を形成する（図５（Ｃ））。具体的には、陽極４０及び配線膜４１は、例えば絶縁膜３７の上面全体及び各開口６３、６４内にＩＴＯ等の透明な導電膜を形成した後に、これをフォトリソグラフィとエッチングにより所望形状にパターニングすることにより得られる。図示のように、陽極４０は、開口６４を介して電源線１１０として機能する配線膜３６と接続される。
【００５７】
次に、絶縁膜３７の上側に陽極４０及び配線膜４１を覆う絶縁膜３８を形成し、当該絶縁膜３８に、陽極４０を露出させる開口６６及び配線膜４１を露出させる開口６５をそれぞれ形成する（図５（Ｄ））。絶縁膜３８としては、例えば塗布法によってポリイミド樹脂膜やアクリル樹脂膜などの有機膜が形成される。また、各開口６５、６６については、フォトリソグラフィとエッチングにより形成される。
【００５８】
次に、絶縁膜３８の上側（すなわち薄膜回路層２１の上側）に陽極４０を囲む隔壁３９を形成する（図６（Ａ））。隔壁３９は、例えばアクリル樹脂やポリイミド樹脂などを成膜し、その後フォトリソグラフィとエッチングにより、隔壁３９を貫通して陽極４０を露出させる開口６８及び配線膜４１（第２トランジスタ１１の他方のソース・ドレインとして機能する配線膜）を露出させる開口６７を形成することにより得られる。
【００５９】
次に、隔壁３９上に、画素部１０２をそれぞれ毎に区分けする逆テーパー状のセパレータ４３を形成する（図６（Ｂ））。このようなセパレータ４３は、例えば光吸収色素が添加されたネガ型の感光性樹脂を用いて形成することができる。これらはネガ型の感光性樹脂に露光光を吸収する色素を添加したものであり、露光した際に感光性樹脂の内部で下側（基板２０側）ほど照射される露光光の強度が低下するため、この強度差によって現像液への溶解速度に差が生じ、逆テーパー形状が得られる。
【００６０】
次に、隔壁３９に囲まれた陽極４０上にＥＬ層４２を形成し、更に陰極４４を形成する（図６（Ｃ））。ＥＬ層４２は、例えばＰＰＶ（ポリパラフェニレンビニレン）やＡｌｑ３（アルミキノリノール錯体）等の発光材料を用い、当該発光材料を含有する液体を液滴吐出装置によって隔壁３９内に滴下することによって形成される。また、正孔輸送層や電子輸送層などについても適宜形成される（図示省略）。また、陰極４４については、例えば、隔壁３９の上側からスパッタリング法や蒸着法などの物理気相堆積法によってアルミニウム等の導電性材料を堆積させることにより形成される。これにより、セパレータ４３によって区分けされた領域内に設けられてＥＬ層４２及び隔壁３９を覆い、かつ一部が開口６７を介して配線膜４１（第２トランジスタ１１の他方のソース・ドレインとして機能する配線膜）と接続される陰極４４が得られる。テーパー形状に形成されたセパレータ４３により、陰極４４をスパッタリング法等により形成するときに、陰極４４としてのアルミニウム等の導電性材料が隔壁３９に回り込むことを抑制できることから、フォトリソグラフィ法等を用いずに陰極４４を分離することができる。ここで、逆テーパー形状とは、セパレータ４３の上面の面積が、隔壁３９と接触している下面の面積よりも大きい逆台形の形状のことをいう。セパレータ４３の上面とセパレータ４３の壁部とで形成される角度（以下「テーパ角度」という。）は、２０°以上９０°以下であることが好ましい。次に好ましいのは、３０°以上７５°以下であり、更に好ましいのは５０°以上６０°以下である。テーパ角度が大きすぎると、導電性材料が隔壁３９に回り込み、陰極４４を分離することができず、一方、テーパ角度が小さすぎると、セパレータ４３の下面が小さくなり、その結果、セパレータ４３が不安定になってしまうからである。
【００６１】
以上の工程を経て、本実施形態にかかる有機ＥＬ表示装置１００が完成する。
【００６２】
図７は、上述した有機ＥＬ表示装置を表示部として備える電子機器の具体例を示す斜視図である。図７（Ａ）は、電子機器の一例である携帯電話機を示す斜視図である。この携帯電話機１０００は、本実施形態にかかる有機ＥＬ表示装置１００を用いて構成された表示部１００１を備えている。図７（Ｂ）は、電子機器の一例である腕時計を示す斜視図である。この腕時計１１００は、本実施形態にかかる有機ＥＬ表示装置１００を用いて構成された表示部１１０１を備えている。図７（Ｃ）は、電子機器の一例である携帯型情報処理装置１２００を示す斜視図である。この携帯型情報処理装置１２００は、キーボード等の入力部１２０１、演算手段や記憶手段などが格納された本体部１２０２、及び本実施形態にかかる有機ＥＬ表示装置１００を用いて構成された表示部１２０３を備えている。
【００６３】
以上のように本実施形態によれば、逆テーパー状のセパレータを活用することにより、一方の伝導型のトランジスタのみを用いて有機ＥＬ表示装置を構成することに起因する構造の変更点を最小限に抑えるとともに、製造プロセスの変更を最小限に抑えることが可能となる。
【００６４】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では有機ＥＬ表示装置について本発明を適用した一実施形態について説明していたが、本発明は無機ＥＬ表示装置についても適用可能である。
【図面の簡単な説明】
【００６５】
【図１】一実施形態の有機ＥＬ表示装置の構成例を説明するブロック図である。
【図２】各画素部を構成する画素回路について説明する回路図である。
【図３】有機ＥＬ表示装置の構造を説明する部分断面図である。
【図４】有機ＥＬ表示装置の製造方法を説明する工程断面図である。
【図５】有機ＥＬ表示装置の製造方法を説明する工程断面図である。
【図６】有機ＥＬ表示装置の製造方法を説明する工程断面図である。
【図７】電子機器の具体例を示す斜視図である。
【符号の説明】
【００６６】
１０〜１２…第１〜第３トランジスタ、１３…保持キャパシタ、１４…有機ＥＬ素子、２０…基板、２１…薄膜回路層、２２…ＥＬ素子層、３１、３２、３４、３７、３８…絶縁膜、３３…薄膜トランジスタ、３５、３６、４１、５０、５２、５３…配線膜、３９…隔壁、４０…陽極、４２…ＥＬ層、４３…セパレータ、４４…陰極、５１…半導体膜、６１、６２、６３、６４、６５、６６、６７、６８…開口、１００…有機ＥＬ表示装置、１０１…表示エリア、１０２…画素部、１０３、１０４、１０５、１０６…ドライバ回路、１０７…選択線、１０８…リセット線、１０９…データ線、１１０…電源線、１１１…カソード線
【技術分野】
【０００１】
本発明は、エレクトロルミネッセンス（ＥＬ）素子を含んで構成される画素部を備えるＥＬ表示装置及び電子機器に関する。
【背景技術】
【０００２】
有機ＥＬ素子を用いて画素回路が構成される有機ＥＬ表示装置が知られている（例えば、特許文献１を参照）。この有機ＥＬ表示装置は、自発光、高輝度、高視野角、薄型、高速応答、低消費電力といった優れた特徴を備えており、かつ、ポリシリコンＴＦＴ（薄膜トランジスタ）を用いて周辺駆動回路を構成することにより更なる小型化、軽量化を実現できるため注目されている。
【０００３】
上記のような有機ＥＬ表示装置の低コスト化を実現するために、トランジスタとしてｎチャネル又はｐチャネルのいずれか一方の伝導型のものだけを用いて各画素回路を構成する手法が検討されている。この際、一方の伝導型のトランジスタのみを用いた構成を採用することによるコスト削減の効果をより多く享受するためには、このような構成を採ることに起因する有機ＥＬ表示装置の構造の変更（設計変更）や製造プロセスの変更を最小限に抑える必要がある。また、かかる課題は有機ＥＬ表示装置に限らず、無機ＥＬ表示装置にも共通するものである。
【０００４】
【特許文献１】特開平１１−４０３５８号公報
【発明の開示】
【発明が解決しようとする課題】
【０００５】
そこで、本発明は、一方の伝導型のトランジスタのみを用いた構成を採用することに起因する構造の変更点を最小限に抑えることが可能なＥＬ表示装置を提供することを目的とする。
また、本発明の他の目的は、一方の伝導型のトランジスタのみを用いた構成を採用することに起因する製造プロセスの変更を最小限に抑えることが可能なＥＬ表示装置の製造方法を提供することを目的とする。
【課題を解決するための手段】
【０００６】
ここで、本明細書における語句「ソース・ドレイン」について説明する。一般に、トランジスタにはゲート、ソース、ドレインの３端子が含まれるが、これらのうち、ソース及びドレインの各端子については、これらの端子に加わる電位の相対的な関係とトランジスタの伝導型（ｎチャネル又はｐチャネル）によって決定されるものであり、一義的には決まらない。例えば、ｐチャネル型トランジスタの場合、電位の低い端子が「ドレイン」、電位の高い端子が「ソース」となり、ｎチャネル型トランジスタの場合、電位の高い端子が「ドレイン」、電位の低い端子が「ソース」となる。したがって、本願発明においては、ソース又はドレインのいずれかとして機能すべき端子を「ソース・ドレイン」と総称する。これを前提とし、以下に本願発明を説明する。
【０００７】
第１の本発明は、複数の画素部を備えるＥＬ表示装置であって、上記画素部のそれぞれが、選択線にゲートが接続され、一方のソース・ドレインがデータ線に接続される第１の伝導型の第１トランジスタと、上記第１トランジスタの他方のソース・ドレインにゲートが接続され、カソード線に一方のソース・ドレインが接続される第１の伝導型の第２トランジスタと、電源線と上記第２トランジスタの他方のソース・ドレインとの間に接続されるＥＬ素子（例えば、有機ＥＬ素子）と、を含んで構成される。そして、各画素部は、基板上に、上記第１トランジスタ、上記第２トランジスタ、上記選択線、上記電源線及び上記カソード線を含む薄膜回路層と、上記ＥＬ素子を含むＥＬ素子層と、を積層して構成される。上記ＥＬ素子層は、上記電源線と接続される陽極と、当該陽極を囲む隔壁と、当該隔壁に囲まれた上記陽極上に設けられるＥＬ層と、上記隔壁上に設けられ、上記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータと、上記セパレータによって区分けされた領域内に設けられて上記ＥＬ層及び上記隔壁を覆い、かつ一部が上記隔壁を貫通して上記第２トランジスタの他方のソース・ドレインと接続される陰極と、を備える。
【０００８】
一方の伝導型（例えばｎチャネル型）のトランジスタのみを用いた構成を採用する場合には、上記本発明のように電源供給側からＥＬ素子、トランジスタのソース・ドレイン、という電流経路を採ることが望ましい。しかしこの場合、ＥＬ素子の陽極、陰極ともに各画素部ごとに区分けして独立にする必要が生じる。このとき、上記のように各画素部を区分けする逆テーパー状のセパレータを設ける構造を採用することにより、当該セパレータの上側から導電膜を成膜することで各画素部ごとに独立した陰極を容易に形成することが可能となる。したがって、本願発明の構成によれば、一方の伝導型のトランジスタのみを用いた構成を採用することに起因する構造の変更点を最小限に抑えることが可能となる。
【０００９】
好ましくは、上記セパレータは、光吸収色素が添加されたネガ型の感光性樹脂からなる。
【００１０】
これにより、逆テーパー状のセパレータを容易に形成することができる。
【００１１】
好ましくは、上記画素部のそれぞれは、リセット線にゲートが接続され、一方のソース・ドレインが保持キャパシタの一方端子に接続され、他方のソース・ドレインがカソード線に接続される第１の伝導型の第３トランジスタを更に含み、上記薄膜回路層は、上記第３トランジスタを更に含んで構成される。
【００１２】
第２の本発明は、複数の画素部を備え、上記画素部のそれぞれが、選択線にゲートが接続され、一方のソース・ドレインがデータ線に接続される第１の伝導型の第１トランジスタと、上記第１トランジスタの他方のソース・ドレインにゲートが接続され、カソード線に一方のソース・ドレインが接続される第１の伝導型の第２トランジスタと、電源線と上記第２トランジスタの他方のソース・ドレインとの間に接続されるＥＬ素子（例えば有機ＥＬ素子）と、を含んで構成されるＥＬ表示装置の製造方法であって、基板上に、上記第１トランジスタ、上記第２トランジスタ、上記選択線、上記電源線及び上記カソード線を含む薄膜回路層を形成する薄膜回路層形成工程と、上記薄膜回路層の上側に、上記ＥＬ素子を含むＥＬ素子層を形成するＥＬ素子層形成工程と、を含む。そして、上記ＥＬ素子層形成工程は、上記電源線と接続される陽極を形成する第１工程と、上記陽極を囲む隔壁を上記薄膜回路層の上側に形成する第２工程と、上記隔壁を貫通して上記第２トランジスタの他方のソース・ドレインを露出させる開口を形成する第３工程と、上記隔壁上に上記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータを形成する第４工程と、上記隔壁に囲まれた上記陽極上にＥＬ層を形成する第５工程と、上記隔壁の上側から導電性材料を堆積させることにより、上記セパレータによって区分けされた領域内に設けられて上記ＥＬ層及び上記隔壁を覆い、かつ一部が上記開口を介して上記第２トランジスタの他方のソース・ドレインと接続される陰極を形成する第６工程と、を含む。
【００１３】
一方の伝導型（例えばｎチャネル型）のトランジスタのみを用いた構成を採用する場合には、上記本発明のように電源供給側からＥＬ素子、トランジスタのソース・ドレイン、という電流経路を採ることが望ましい。しかしこの場合、ＥＬ素子の陽極、陰極ともに各画素部ごとに区分けして独立にする必要が生じる。このとき、上記のように各画素部を区分けする逆テーパー状のセパレータを形成し、その上側から導電性材料を堆積させることにより、各画素部ごとに独立した陰極を容易に形成することが可能となる。したがって、本発明の方法によれば、一方の伝導型のトランジスタのみを用いた構成を採用することに起因する製造プロセスの変更を最小限に抑えることが可能となる。
【００１４】
好ましくは、上記第４工程は、上記隔壁上に光吸収色素が添加されたネガ型の感光性樹脂を塗布し、当該感光性樹脂に対して露光及び現像を行うことにより上記セパレータを形成する。
【００１５】
かかる方法によれば、逆テーパー型のセパレータを容易に形成し得る。
【００１６】
好ましくは、上記第６工程は、物理気相堆積法によって上記導電性材料を堆積させる。
【００１７】
これにより、隔壁の上側から導電性材料を堆積させる工程を容易に実現できる。
【００１８】
好ましくは、上記画素部のそれぞれは、リセット線にゲートが接続され、一方のソース・ドレインが保持キャパシタの一方端子に接続され、他方のソース・ドレインがカソード線に接続される第１の伝導型の第３トランジスタを更に含み、上記薄膜回路層形成工程において形成される上記薄膜回路層は上記第３トランジスタを更に含む。
【００１９】
第３の本発明は、上述したＥＬ装置を表示部として備える電子機器である。ここで、「電子機器」は、ＥＬ装置を表示部としてを備えるあらゆる機器を含むもので、ディスプレイ装置、テレビジョン装置、電子ペーパ、時計、電卓、携帯電話、携帯情報端末等を含む。
【発明を実施するための最良の形態】
【００２０】
以下、本発明の実施の形態について説明する。以下では、本発明にかかるＥＬ表示装置の一例として、有機ＥＬ表示装置について説明する。
【００２１】
図１は、一実施形態の有機ＥＬ表示装置の構成例を説明するブロック図である。図１に示す有機ＥＬ表示装置１００は、複数の画素部１０２をマトリクス状に配列してなる表示エリア１０１と、その周囲に配置される各ドライバ回路１０３〜１０６と、を含んで構成されている。ドライバ回路１０３は各選択線１０７に選択信号ＹＳＥＬを供給する。ドライバ回路１０４は各リセット線１０８にリセット信号ＹＥＲＳを供給する。ドライバ回路１０５は各データ線１０９にデータ信号ＶＤＡＴを供給する。ドライバ回路１０６は各電源線１１０に駆動電圧ＶＯＥＬを供給する。
【００２２】
図２は、各画素部１０２を構成する画素回路について説明する回路図である。図２に示す画素回路は、第１トランジスタ１０、第２トランジスタ１１、第３トランジスタ１２、保持キャパシタ１３、有機ＥＬ素子１４を含んで構成されている。各トランジスタ１０〜１２の伝導型はすべてｎチャネル型である。
【００２３】
第１トランジスタ１０は、外部から与えられる選択信号（走査信号）ＹＳＥＬを伝達する選択線１０７にゲートが接続されている。また、第１トランジスタ１０は、外部から与えられるデータ信号ＶＤＡＴを伝達するデータ線１０９に一方のソース・ドレインが接続されている。選択信号ＹＳＥＬが所定電位となると第１トランジスタ１０がオン状態となり、データ線１０９を介して伝達されるデータ信号ＶＤＡＴに応じた電荷が保持キャパシタ１３に蓄えられる。
【００２４】
第２トランジスタ１１は、第１トランジスタ１０の他方のソース・ドレインにゲートが接続され、カソード線１１１に一方のソース・ドレインが接続されている。ここで、本実施形態におけるカソード線１１１は、例えば図示しない接地端子（ＧＮＤ）に接続されている。保持キャパシタ１３に蓄えられた電荷量に応じた電圧が第２トランジスタ１１のゲートに印加されると、当該ゲート電圧に応じた駆動電圧ＶＯＥＬが有機ＥＬ素子１４に供給される。
【００２５】
保持キャパシタ１３は、第１トランジスタ１０の他方のソース・ドレインとカソード線１１１との間に接続されている。この保持キャパシタ１３は、第１トランジスタ１０がオン状態となった際に、データ線１０９により伝達されるデータ信号ＶＤＡＴに応じた電位を保持するためのものである。
【００２６】
有機ＥＬ素子１４は、電源線１１０と第２トランジスタ１１の他方のソース・ドレインとの間に接続されている。本実施形態では、ｎチャネル型である第２トランジスタ１１の特性を考慮し、電源供給側である電源線１１０から順に有機ＥＬ素子１４、第２トランジスタ１１という電流経路が構成されている。より具体的には、有機ＥＬ素子１４の陽極側が電源線１１０と接続され、有機ＥＬ素子１４の陰極側が第２トランジスタ１１と接続されている。
【００２７】
第３トランジスタ１２は、リセット線１０８にゲートが接続され、一方のソース・ドレインが保持キャパシタ１３の一方端子に接続され、他方のソース・ドレインがカソード線１１１に接続されている。リセット線１０８により伝達されるリセット信号ＹＥＲＳが所定電位となると、第３トランジスタ１２がオン状態となり、保持キャパシタ１３に蓄積された電荷がディスチャージされる。
【００２８】
図３は、本実施形態の有機ＥＬ表示装置１００の構造を説明する部分断面図である。図３では、１つの画素部１０２についての断面図が示されている。本実施形態の有機ＥＬ表示装置１００は、ガラスやプラスチック等からなる基板２０上に、第１トランジスタ１０、第２トランジスタ１１、第３トランジスタ１２、保持キャパシタ１３、選択線１０７、電源線１１０及びカソード線１１１を含む薄膜回路層２１と、有機ＥＬ素子１４を含む有機ＥＬ素子層２２と、を積層して構成されている。
【００２９】
薄膜回路層２１は、絶縁膜３１、３２、３４、３７、配線膜３５、３６、５０、５２、５３、半導体膜５１、を含んで構成されている。
【００３０】
絶縁膜３１は、下地絶縁膜として基板２０上に形成され、当該基板２０からの不純物拡散を抑制する機能を担う。この絶縁膜３１は、例えばＳｉＯ2膜、ＳｉＮ膜などの無機物薄膜からなる。
【００３１】
半導体膜５１は、絶縁膜３１上に形成され、所定形状（例えば矩形状）に整形された多結晶シリコン等からなる薄膜であり、薄膜トランジスタ３３の構成要素として機能する。半導体膜５１の両側には不純物元素が高濃度に注入された高導電性領域（ｎ+領域）５４が形成されている。薄膜トランジスタ３３は、上述した第２トランジスタ１１として機能するものである。なお、第１トランジスタ１０、第３トランジスタ１２及び保持キャパシタ１３については図示が省略されているが、例えば本図面の紙面に対して手前側又は奥側に形成される。
【００３２】
絶縁膜３２は、薄膜トランジスタ３３のゲート絶縁膜として機能するものであり、配線膜５０を覆うようにして絶縁膜３１の上側に形成されている。この絶縁膜３２は、例えばＳｉＯ2膜、ＳｉＮ膜などの無機物薄膜からなる。
【００３３】
配線膜５０は、薄膜トランジスタ３３のゲートとして機能するものであり、絶縁膜３２の上側に形成されている。この配線膜５０は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
【００３４】
配線膜３５は、上述したカソード線１１１として機能するものであり、絶縁膜３２の上側に形成されている。この配線膜３５は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
【００３５】
絶縁膜３４は、絶縁膜３２の上側に設けられて薄膜トランジスタ３３や各配線３５、５０などの上側を平坦にし、有機ＥＬ素子層２２の形成を容易にするための平坦化膜として機能する。当該機能を達成するために、絶縁膜３４は例えば２μｍ〜５μｍ程度の厚さに形成される。この絶縁膜３４としては、ＳＯＧ（spin on glass）膜やＰＳＧ（phospho silicate glass）膜などの無機膜を用いてもよく、ポリイミド樹脂膜やアクリル樹脂膜などの有機膜を用いてもよく、これらの積層膜を用いてもよい。
【００３６】
配線膜３６は、上述した電源線１１０として機能するものであり、絶縁膜３４の上側に形成されている。この配線膜３６は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
【００３７】
配線膜５２は、絶縁膜３４の上側に配置されるとともに、絶縁膜３４を貫通して半導体膜５１の一方の高導電性領域５４と接続されており、薄膜トランジスタ３３（すなわち第２トランジスタ１１）の一方のソース・ドレインとして機能する。この配線膜５２は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
【００３８】
配線膜５３は、絶縁膜３４の上側に配置されるとともに、絶縁膜３４を貫通して半導体膜５１の他方の高導電性領域５４と接続されており、薄膜トランジスタ３３（すなわち第２トランジスタ１１）の他方のソース・ドレインとして機能する。また、配線膜５３は、絶縁膜３４の他の箇所においても貫通し、カソード線１１１として機能する配線膜３５と接続されている。この配線膜５３は、例えばアルミニウム、タンタル、クロム等の導電物からなる。
【００３９】
絶縁膜３７は、絶縁膜３４の上側に設けられて各配線３６、５２、５３などの上側を平坦にし、有機ＥＬ素子層２２の形成を容易にするための平坦化膜として機能する。当該機能を達成するために、絶縁膜３７は例えば２μｍ程度の厚さに形成される。この絶縁膜３７としては、ＳＯＧ（spin on glass）膜やＰＳＧ（phospho silicate glass）膜などの無機膜を用いてもよく、ポリイミド樹脂膜やアクリル樹脂膜などの有機膜を用いてもよく、これらの積層膜を用いてもよい。
【００４０】
有機ＥＬ素子層２２は、薄膜回路層２１の上側に積層して設けられており、絶縁膜３８、隔壁３９、陽極４０、配線膜４１、ＥＬ層４２、セパレータ４３、を含んで構成されている。
【００４１】
絶縁膜３８は、絶縁膜３７の上側に設けられて、各配線３６、５２、５３などとその上側の構成要素との相互間を電気的に絶縁する。この絶縁膜３８としてもＳＯＧ膜やＰＳＧ膜などの無機膜、あるいはポリイミド樹脂膜やアクリル樹脂膜などの有機膜が用いられる。またこの絶縁膜３８は、陽極４０を露出させる開口を有する。
【００４２】
陽極４０は、絶縁膜３７の上側に形成されているとともに、一部が当該絶縁膜３７を貫通して設けられ、電源線１１０として機能する配線膜３６と接続されている。この陽極４０は、例えばインジウム錫酸化物（ＩＴＯ）、インジウム亜鉛酸化物（ＩＺＯ）等の透光性の導電物からなる。
【００４３】
隔壁３９は、陽極４０の周囲を囲むように形成されている。この隔壁３９は、上記のＥＬ層４２をインクジェット法（液滴吐出法）によって形成する際に、滴下される液状組成物があふれない程度の高さを有する。隔壁３９を構成する材料としては、絶縁性を有するものであれは如何なるものも採用し得るが、アクリル樹脂やポリイミド樹脂など、耐熱性および耐溶媒性を備える樹脂が好適に用いられる。
【００４４】
ＥＬ層４２は、隔壁３９に囲まれた陽極４０上に設けられる。ＥＬ層４２は一般に積層構造を有する。代表的なものとしては「正孔輸送層／発光層／電子輸送層」という積層構造が挙げられる。更に、正孔輸送層と電極との間に正孔注入層が設けられたり、電子輸送層の電極との間に電子注入層が設けられたりする場合もある。
【００４５】
セパレータ４３は、隔壁３９の上側に設けられ、画素部のそれぞれ毎に区分けする。このセパレータ４３は、図示のように隔壁３９に接する側の面（底面）に近いほど径が小さくなる断面形状、すなわち逆テーパー状に形成されている。このようなセパレータ４３は、例えば光吸収色素が添加されたネガ型の感光性樹脂を用いて形成することができる。逆テーパー状のセパレータ４３の形成方法の詳細については後述する。
【００４６】
陰極４４は、セパレータ４３によって区分けされた領域（画素領域）内に設けられてＥＬ層４２及び隔壁３９を覆うように形成されている。また、陰極４４はその一部が隔壁３９を貫通し、配線膜４１を介して薄膜トランジスタ３３（すなわち第２トランジスタ１１）の他方のソース・ドレインとして機能する配線膜５２と接続されている。この陰極４４は、例えばアルミニウム等の導電物からなる。
【００４７】
本実施形態の有機ＥＬ表示装置１００は以上のような構成を備えており、次に当該有機ＥＬ表示装置１００の製造方法について説明する。
【００４８】
図４〜図６は、一実施形態の有機ＥＬ表示装置１００の製造方法を説明する工程断面図である。以下に説明する製造方法は、大きく分けて、基板２０上に薄膜回路層２１を形成する薄膜回路層形成工程（図４（Ａ）〜図５（Ｂ））と、薄膜回路層２１の上側に有機ＥＬ素子層２２を形成する有機ＥＬ素子層形成工程（図５（Ｃ）〜図６（Ｃ））と、を含んでいる。
【００４９】
（薄膜回路層形成工程）
まず、基板２０の一方面上に、スパッタリング法等によってＳｉＯ2膜等からなる絶縁膜３１を形成し、その後当該絶縁膜３１上に島状の半導体膜５１を形成する（図４（Ａ））。半導体膜５１は、例えば、プラズマＣＶＤ法等によって形成したアモルファスシリコン膜をレーザー結晶化法によって多結晶化し、フォトリソグラフィとエッチングにより島状にパターニングすることにより得られる。なお、図示しないが、第１トランジスタ１０等を構成すべき半導体膜についても同様に形成される（以下同様）。
【００５０】
次に、半導体膜５１上に、チャネル形成領域を形成すべき領域を覆うマスク６０を形成し、当該マスク６０を介して上側からイオン打ち込みを行い、不純物元素が高濃度に注入された高導電性領域（ｎ+領域）５４を形成する（図４（Ｂ））。マスク６０は、例えば感光性のポリイミド膜などを用いて形成される。マスク６０については、イオン打ち込みがなされた後には除去される。
【００５１】
次に、基板２０上に半導体膜５１を覆う絶縁膜３２（ゲート絶縁膜）を形成し、当該絶縁膜３２の上面の所定位置に配線膜３５及び配線膜５０を形成する（図４（Ｃ））。絶縁膜３２としては、例えばＴＥＯＳ（テトラエトキシシラン）を原料ガスとして用いたプラズマＣＶＤ法によってＳｉＯ2膜が形成される。また、各配線膜３５、５０は、例えば絶縁膜３２の上面全体にアルミニウム等の導電膜を形成した後に、これをフォトリソグラフィとエッチングにより所望形状にパターニングすることにより得られる。
【００５２】
次に、半導体膜５１に対して、ゲート電極として機能する配線膜５０を介してイオン打ち込みを行うことにより、高導電性領域５４に隣接し、不純物元素が低濃度に注入された導電性領域（ｎ-領域）５５を形成する（図４（Ｄ））。
【００５３】
次に、絶縁膜３２の上側に絶縁膜３４を形成し、当該絶縁膜３４に、半導体膜５１の高導電性領域５４を露出させる開口６１及び配線膜３５を露出させる開口６２をそれぞれ形成する（図４（Ｅ））。絶縁膜３４としては、例えば塗布法によってポリイミド樹脂膜やアクリル樹脂膜などの有機膜が形成される。また、各開口６１、６２については、フォトリソグラフィとエッチングにより形成される。
【００５４】
次に、各配線膜３６、５２、５３を形成する（図５（Ａ））。具体的には、各配線膜３６、５２、５３は、例えば絶縁膜３４の上面全体及び各開口６１、６２内にアルミニウム等の導電膜を形成した後に、これをフォトリソグラフィとエッチングにより所望形状にパターニングすることにより得られる。
【００５５】
次に、絶縁膜３４の上側に各配線膜３６、５２、５３を覆う絶縁膜３７を形成し、当該絶縁膜３７に、配線膜３６を露出させる開口６４及び配線膜５２を露出させる開口６３をそれぞれ形成する（図５（Ｂ））。絶縁膜３７としては、例えば塗布法によってポリイミド樹脂膜やアクリル樹脂膜などの有機膜が形成される。また、各開口６３、６４については、フォトリソグラフィとエッチングにより形成される。
【００５６】
（有機ＥＬ素子層形成工程）
次に、絶縁膜３７の上側に、陽極４０及び配線膜４１を形成する（図５（Ｃ））。具体的には、陽極４０及び配線膜４１は、例えば絶縁膜３７の上面全体及び各開口６３、６４内にＩＴＯ等の透明な導電膜を形成した後に、これをフォトリソグラフィとエッチングにより所望形状にパターニングすることにより得られる。図示のように、陽極４０は、開口６４を介して電源線１１０として機能する配線膜３６と接続される。
【００５７】
次に、絶縁膜３７の上側に陽極４０及び配線膜４１を覆う絶縁膜３８を形成し、当該絶縁膜３８に、陽極４０を露出させる開口６６及び配線膜４１を露出させる開口６５をそれぞれ形成する（図５（Ｄ））。絶縁膜３８としては、例えば塗布法によってポリイミド樹脂膜やアクリル樹脂膜などの有機膜が形成される。また、各開口６５、６６については、フォトリソグラフィとエッチングにより形成される。
【００５８】
次に、絶縁膜３８の上側（すなわち薄膜回路層２１の上側）に陽極４０を囲む隔壁３９を形成する（図６（Ａ））。隔壁３９は、例えばアクリル樹脂やポリイミド樹脂などを成膜し、その後フォトリソグラフィとエッチングにより、隔壁３９を貫通して陽極４０を露出させる開口６８及び配線膜４１（第２トランジスタ１１の他方のソース・ドレインとして機能する配線膜）を露出させる開口６７を形成することにより得られる。
【００５９】
次に、隔壁３９上に、画素部１０２をそれぞれ毎に区分けする逆テーパー状のセパレータ４３を形成する（図６（Ｂ））。このようなセパレータ４３は、例えば光吸収色素が添加されたネガ型の感光性樹脂を用いて形成することができる。これらはネガ型の感光性樹脂に露光光を吸収する色素を添加したものであり、露光した際に感光性樹脂の内部で下側（基板２０側）ほど照射される露光光の強度が低下するため、この強度差によって現像液への溶解速度に差が生じ、逆テーパー形状が得られる。
【００６０】
次に、隔壁３９に囲まれた陽極４０上にＥＬ層４２を形成し、更に陰極４４を形成する（図６（Ｃ））。ＥＬ層４２は、例えばＰＰＶ（ポリパラフェニレンビニレン）やＡｌｑ３（アルミキノリノール錯体）等の発光材料を用い、当該発光材料を含有する液体を液滴吐出装置によって隔壁３９内に滴下することによって形成される。また、正孔輸送層や電子輸送層などについても適宜形成される（図示省略）。また、陰極４４については、例えば、隔壁３９の上側からスパッタリング法や蒸着法などの物理気相堆積法によってアルミニウム等の導電性材料を堆積させることにより形成される。これにより、セパレータ４３によって区分けされた領域内に設けられてＥＬ層４２及び隔壁３９を覆い、かつ一部が開口６７を介して配線膜４１（第２トランジスタ１１の他方のソース・ドレインとして機能する配線膜）と接続される陰極４４が得られる。テーパー形状に形成されたセパレータ４３により、陰極４４をスパッタリング法等により形成するときに、陰極４４としてのアルミニウム等の導電性材料が隔壁３９に回り込むことを抑制できることから、フォトリソグラフィ法等を用いずに陰極４４を分離することができる。ここで、逆テーパー形状とは、セパレータ４３の上面の面積が、隔壁３９と接触している下面の面積よりも大きい逆台形の形状のことをいう。セパレータ４３の上面とセパレータ４３の壁部とで形成される角度（以下「テーパ角度」という。）は、２０°以上９０°以下であることが好ましい。次に好ましいのは、３０°以上７５°以下であり、更に好ましいのは５０°以上６０°以下である。テーパ角度が大きすぎると、導電性材料が隔壁３９に回り込み、陰極４４を分離することができず、一方、テーパ角度が小さすぎると、セパレータ４３の下面が小さくなり、その結果、セパレータ４３が不安定になってしまうからである。
【００６１】
以上の工程を経て、本実施形態にかかる有機ＥＬ表示装置１００が完成する。
【００６２】
図７は、上述した有機ＥＬ表示装置を表示部として備える電子機器の具体例を示す斜視図である。図７（Ａ）は、電子機器の一例である携帯電話機を示す斜視図である。この携帯電話機１０００は、本実施形態にかかる有機ＥＬ表示装置１００を用いて構成された表示部１００１を備えている。図７（Ｂ）は、電子機器の一例である腕時計を示す斜視図である。この腕時計１１００は、本実施形態にかかる有機ＥＬ表示装置１００を用いて構成された表示部１１０１を備えている。図７（Ｃ）は、電子機器の一例である携帯型情報処理装置１２００を示す斜視図である。この携帯型情報処理装置１２００は、キーボード等の入力部１２０１、演算手段や記憶手段などが格納された本体部１２０２、及び本実施形態にかかる有機ＥＬ表示装置１００を用いて構成された表示部１２０３を備えている。
【００６３】
以上のように本実施形態によれば、逆テーパー状のセパレータを活用することにより、一方の伝導型のトランジスタのみを用いて有機ＥＬ表示装置を構成することに起因する構造の変更点を最小限に抑えるとともに、製造プロセスの変更を最小限に抑えることが可能となる。
【００６４】
なお、本発明は上述した実施形態の内容に限定されるものではなく、本発明の要旨の範囲内において種々の変形実施が可能である。例えば、上述した実施形態では有機ＥＬ表示装置について本発明を適用した一実施形態について説明していたが、本発明は無機ＥＬ表示装置についても適用可能である。
【図面の簡単な説明】
【００６５】
【図１】一実施形態の有機ＥＬ表示装置の構成例を説明するブロック図である。
【図２】各画素部を構成する画素回路について説明する回路図である。
【図３】有機ＥＬ表示装置の構造を説明する部分断面図である。
【図４】有機ＥＬ表示装置の製造方法を説明する工程断面図である。
【図５】有機ＥＬ表示装置の製造方法を説明する工程断面図である。
【図６】有機ＥＬ表示装置の製造方法を説明する工程断面図である。
【図７】電子機器の具体例を示す斜視図である。
【符号の説明】
【００６６】
１０〜１２…第１〜第３トランジスタ、１３…保持キャパシタ、１４…有機ＥＬ素子、２０…基板、２１…薄膜回路層、２２…ＥＬ素子層、３１、３２、３４、３７、３８…絶縁膜、３３…薄膜トランジスタ、３５、３６、４１、５０、５２、５３…配線膜、３９…隔壁、４０…陽極、４２…ＥＬ層、４３…セパレータ、４４…陰極、５１…半導体膜、６１、６２、６３、６４、６５、６６、６７、６８…開口、１００…有機ＥＬ表示装置、１０１…表示エリア、１０２…画素部、１０３、１０４、１０５、１０６…ドライバ回路、１０７…選択線、１０８…リセット線、１０９…データ線、１１０…電源線、１１１…カソード線
【特許請求の範囲】
【請求項１】
複数の画素部を備えるＥＬ表示装置であって、
前記画素部のそれぞれは、選択線にゲートが接続され、一方のソース・ドレインがデータ線に接続される第１の伝導型の第１トランジスタと、前記第１トランジスタの他方のソース・ドレインにゲートが接続され、カソード線に一方のソース・ドレインが接続される第１の伝導型の第２トランジスタと、電源線と前記第２トランジスタの他方のソース・ドレインとの間に接続されるＥＬ素子と、を含み、
かつ、前記画素部のそれぞれは、
基板上に、前記第１トランジスタ、前記第２トランジスタ、前記選択線、前記電源線及び前記カソード線を含む薄膜回路層と、前記ＥＬ素子を含むＥＬ素子層と、を積層して構成されており、
前記ＥＬ素子層は、前記電源線と接続される陽極と、当該陽極を囲む隔壁と、当該隔壁に囲まれた前記陽極上に設けられるＥＬ層と、前記隔壁上に設けられ、前記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータと、前記セパレータによって区分けされた領域内に設けられて前記ＥＬ層及び前記隔壁を覆い、かつ一部が前記隔壁を貫通して前記第２トランジスタの他方のソース・ドレインと接続される陰極と、を備える、ＥＬ表示装置。
【請求項２】
前記セパレータは、光吸収色素が添加されたネガ型の感光性樹脂からなる、請求項１に記載のＥＬ表示装置。
【請求項３】
前記ＥＬ素子は、有機ＥＬ素子である、請求項１に記載のＥＬ表示装置。
【請求項４】
前記画素部のそれぞれは、リセット線にゲートが接続され、一方のソース・ドレインが保持キャパシタの一方端子に接続され、他方のソース・ドレインがカソード線に接続される第１の伝導型の第３トランジスタを更に含み、前記薄膜回路層は、前記第３トランジスタを更に含んで構成される、請求項１に記載にＥＬ表示装置。
【請求項５】
複数の画素部を備え、前記画素部のそれぞれが、選択線にゲートが接続され、一方のソース・ドレインがデータ線に接続される第１の伝導型の第１トランジスタと、前記第１トランジスタの他方のソース・ドレインにゲートが接続され、カソード線に一方のソース・ドレインが接続される第１の伝導型の第２トランジスタと、電源線と前記第２トランジスタの他方のソース・ドレインとの間に接続されるＥＬ素子と、を含んで構成されるＥＬ表示装置の製造方法であって、
基板上に、前記第１トランジスタ、前記第２トランジスタ、前記選択線、前記電源線及び前記カソード線を含む薄膜回路層を形成する薄膜回路層形成工程と、
前記薄膜回路層の上側に、前記ＥＬ素子を含むＥＬ素子層を形成するＥＬ素子層形成工程と、
を含み、
前記ＥＬ素子層形成工程は、
前記電源線と接続される陽極を形成する第１工程と、
前記陽極を囲む隔壁を前記薄膜回路層の上側に形成する第２工程と、
前記隔壁を貫通して前記第２トランジスタの他方のソース・ドレインを露出させる開口を形成する第３工程と、
前記隔壁上に前記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータを形成する第４工程と、
前記隔壁に囲まれた前記陽極上にＥＬ層を形成する第５工程と、
前記隔壁の上側から導電性材料を堆積させることにより、前記セパレータによって区分けされた領域内に設けられて前記ＥＬ層及び前記隔壁を覆い、かつ一部が前記開口を介して前記第２トランジスタの他方のソース・ドレインと接続される陰極を形成する第６工程と、
を含む、ＥＬ表示装置の製造方法。
【請求項６】
前記第４工程は、前記隔壁上に光吸収色素が添加されたネガ型の感光性樹脂を塗布し、当該感光性樹脂に対して露光及び現像を行うことにより前記セパレータを形成する、請求項５に記載のＥＬ表示装置の製造方法。
【請求項７】
前記第６工程は、物理気相堆積法によって前記導電性材料を堆積させる、請求項５に記載のＥＬ表示装置の製造方法。
【請求項８】
前記ＥＬ素子は、有機ＥＬ素子である、請求項５に記載のＥＬ表示装置の製造方法。
【請求項９】
前記画素部のそれぞれは、リセット線にゲートが接続され、一方のソース・ドレインが保持キャパシタの一方端子に接続され、他方のソース・ドレインがカソード線に接続される第１の伝導型の第３トランジスタを更に含み、前記薄膜回路層形成工程において形成される前記薄膜回路層は前記第３トランジスタを更に含む、請求項５に記載にＥＬ表示装置の製造方法。
【請求項１０】
請求項１乃至４のいずれかに記載のＥＬ表示装置を表示部として備える電子機器。
【請求項１】
複数の画素部を備えるＥＬ表示装置であって、
前記画素部のそれぞれは、選択線にゲートが接続され、一方のソース・ドレインがデータ線に接続される第１の伝導型の第１トランジスタと、前記第１トランジスタの他方のソース・ドレインにゲートが接続され、カソード線に一方のソース・ドレインが接続される第１の伝導型の第２トランジスタと、電源線と前記第２トランジスタの他方のソース・ドレインとの間に接続されるＥＬ素子と、を含み、
かつ、前記画素部のそれぞれは、
基板上に、前記第１トランジスタ、前記第２トランジスタ、前記選択線、前記電源線及び前記カソード線を含む薄膜回路層と、前記ＥＬ素子を含むＥＬ素子層と、を積層して構成されており、
前記ＥＬ素子層は、前記電源線と接続される陽極と、当該陽極を囲む隔壁と、当該隔壁に囲まれた前記陽極上に設けられるＥＬ層と、前記隔壁上に設けられ、前記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータと、前記セパレータによって区分けされた領域内に設けられて前記ＥＬ層及び前記隔壁を覆い、かつ一部が前記隔壁を貫通して前記第２トランジスタの他方のソース・ドレインと接続される陰極と、を備える、ＥＬ表示装置。
【請求項２】
前記セパレータは、光吸収色素が添加されたネガ型の感光性樹脂からなる、請求項１に記載のＥＬ表示装置。
【請求項３】
前記ＥＬ素子は、有機ＥＬ素子である、請求項１に記載のＥＬ表示装置。
【請求項４】
前記画素部のそれぞれは、リセット線にゲートが接続され、一方のソース・ドレインが保持キャパシタの一方端子に接続され、他方のソース・ドレインがカソード線に接続される第１の伝導型の第３トランジスタを更に含み、前記薄膜回路層は、前記第３トランジスタを更に含んで構成される、請求項１に記載にＥＬ表示装置。
【請求項５】
複数の画素部を備え、前記画素部のそれぞれが、選択線にゲートが接続され、一方のソース・ドレインがデータ線に接続される第１の伝導型の第１トランジスタと、前記第１トランジスタの他方のソース・ドレインにゲートが接続され、カソード線に一方のソース・ドレインが接続される第１の伝導型の第２トランジスタと、電源線と前記第２トランジスタの他方のソース・ドレインとの間に接続されるＥＬ素子と、を含んで構成されるＥＬ表示装置の製造方法であって、
基板上に、前記第１トランジスタ、前記第２トランジスタ、前記選択線、前記電源線及び前記カソード線を含む薄膜回路層を形成する薄膜回路層形成工程と、
前記薄膜回路層の上側に、前記ＥＬ素子を含むＥＬ素子層を形成するＥＬ素子層形成工程と、
を含み、
前記ＥＬ素子層形成工程は、
前記電源線と接続される陽極を形成する第１工程と、
前記陽極を囲む隔壁を前記薄膜回路層の上側に形成する第２工程と、
前記隔壁を貫通して前記第２トランジスタの他方のソース・ドレインを露出させる開口を形成する第３工程と、
前記隔壁上に前記画素部のそれぞれ毎に区分けする逆テーパー状のセパレータを形成する第４工程と、
前記隔壁に囲まれた前記陽極上にＥＬ層を形成する第５工程と、
前記隔壁の上側から導電性材料を堆積させることにより、前記セパレータによって区分けされた領域内に設けられて前記ＥＬ層及び前記隔壁を覆い、かつ一部が前記開口を介して前記第２トランジスタの他方のソース・ドレインと接続される陰極を形成する第６工程と、
を含む、ＥＬ表示装置の製造方法。
【請求項６】
前記第４工程は、前記隔壁上に光吸収色素が添加されたネガ型の感光性樹脂を塗布し、当該感光性樹脂に対して露光及び現像を行うことにより前記セパレータを形成する、請求項５に記載のＥＬ表示装置の製造方法。
【請求項７】
前記第６工程は、物理気相堆積法によって前記導電性材料を堆積させる、請求項５に記載のＥＬ表示装置の製造方法。
【請求項８】
前記ＥＬ素子は、有機ＥＬ素子である、請求項５に記載のＥＬ表示装置の製造方法。
【請求項９】
前記画素部のそれぞれは、リセット線にゲートが接続され、一方のソース・ドレインが保持キャパシタの一方端子に接続され、他方のソース・ドレインがカソード線に接続される第１の伝導型の第３トランジスタを更に含み、前記薄膜回路層形成工程において形成される前記薄膜回路層は前記第３トランジスタを更に含む、請求項５に記載にＥＬ表示装置の製造方法。
【請求項１０】
請求項１乃至４のいずれかに記載のＥＬ表示装置を表示部として備える電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【公開番号】特開２００７−１０３１２６（Ｐ２００７−１０３１２６Ａ）
【公開日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願番号】特願２００５−２９０１６０（Ｐ２００５−２９０１６０）
【出願日】平成１７年１０月３日（２００５．１０．３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成１９年４月１９日（２００７．４．１９）
【国際特許分類】
【出願日】平成１７年１０月３日（２００５．１０．３）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]