ＭＯＳ型トランジスタのシミュレーションモデルおよびそれを用いた回路のシミュレーション方法
【課題】ゲート幅の大きいＭＯＳ型トランジスタにも適用でき、ゲート幅の異なる複数のＭＯＳ型トランジスタのパラメータセットを容易に準備することのできるシミュレーションモデル、およびそれを用いた回路のシミュレーション方法を提供する。
【解決手段】パラメータセットが、前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度Ｕ０のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなるシミュレーションモデルとする。
【解決手段】パラメータセットが、前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度Ｕ０のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなるシミュレーションモデルとする。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、ＭＯＳ型トランジスタのシミュレーションモデルおよびそれを用いた回路のシミュレーション方法に関する。
【背景技術】
【０００２】
ＭＯＳ型トランジスタのシミュレーションモデルとモデルパラメータの抽出方法が、例えば、特許第２６９９８４４号公報（特許文献１）および特許第３４２０１０２号公報（特許文献２）に開示されている。
【０００３】
特許文献１のシミュレーションモデルでは、ドレイン電流を、しきい値電圧，拡散層抵抗率，ゲートバイアス電圧に依存する実効移動度，及びゲートバイアスに依存するゲート拡散層オーバラップ長を構成要素にもつ解析式モデルで表わしている。特許文献２では、回帰直線を用いて、任意のしきい値電圧または電流増幅率のサンプル素子に関するモデルパラメータを求めている。
【０００４】
ＭＯＳ型トランジスタを含む回路のシミュレーションには、近年、回路シミュレータ（ＳＰＩＣＥ、Simulation Program with Integrated Circuit Emphasis）が一般的に用いられる。
【０００５】
ＳＰＩＣＥには、ＭＯＳ型トランジスタのシミュレーションモデルとして、例えば、以下に示す特徴を持つ基本シミュレーションモデルが格納されている。
【０００６】
ＬＥＶＥＬ１と呼ばれる基本シミュレーションモデルは、チャネル長、チャネル幅およびゲート酸化膜厚が極めて大で、しかも基板濃度が薄く、均一基板濃度のデバイスを仮想したデバイスモデルである。回路の原理を学ぶ場合に使用すると便利である。
【０００７】
ＬＥＶＥＬ２と呼ばれる基本シミュレーションモデルは、実際のデバイスにおいて起こる物理現象をモデル化した、初めての実用的なデバイスモデルである。しかし、この基本シミュレーションモデルは、チャネル長５μｍ程度のデバイスに対しても、高精度なパラメータを抽出するのが困難である。また、電圧−電流特性の不連続もあり、回路シミュレーションでの発散も発生する。
【０００８】
ＬＥＶＥＬ３と呼ばれる基本シミュレーションモデルは、チャネル長５μｍレベルの半経験モデルであり、ＬＥＶＥＬ２での不連続の解決およびコンピュータ負荷の軽減が図られている。パラメータの融通制がよく、物理性を無視すれば、チャネル長１．０μｍ以上のデバイスに対しては精度的に対応できる。パラメータが少なく、パラメータ抽出が容易である。
【０００９】
また、ＢＩＳＭ（Berkeley Short Channel IGFET Model）と呼ばれる基本シミュレーションモデルがある。
【００１０】
ＢＳＩＭ１と呼ばれる基本シミュレーションモデルの基本式は、チャネル長３μｍ程度の物理現象をモデル化したもので、電圧依存パラメータにより精度向上（０．８μｍ程度対応）が図られている。また、各パラメータに対してＬ，Ｗ依存を設定し、以下に示す数式１の数学処理を施している。パラメータ数は３倍となっているが、複数のパラメータセットにより、サブミクロンデバイス対応が可能になっている。パラメータ抽出は、複雑である。
【００１１】
（数式１） Ｐ＝Ｐ０＋Ｐ１／Ｌ＋Ｐ２／Ｗ
ＢＳＩＭ２と呼ばれる基本シミュレーションモデルの基本式は、サブミクイロンデバイス（０．２５ μｍ程度）を対象にして、物理現象を巧妙に数学関数により表現したものである。各パラメータに対する数学的処理はＢＳＩＭ１と同様で、パラメータ数は多く、抽出はより複雑である。
【００１２】
ＢＳＩＭ３ｖ２（ＨＳＰＩＣＥ：ＬＥＶＥＬ＝４７）と呼ばれる基本シミュレーションモデルは、擬二次元解析をベースとしたサブミクイロンデバイス対応の本格的な物理モデルである。ＢＳＩＭ３の物理モデルの大きな特徴は、デバイス構造の物理値、すなわちチャネル長（Ｌ）、チャネル幅（Ｗ）、ゲート酸化膜厚（ＴＯＸ）、拡散深さ（ＸＪ）、チャネル濃度（ＮＣＨ）を可能な限り物理現象モデルに入れたこと、更に各物理現象モデルを独立にして（この結果、物理モデルの割にパラメータ数が多い）、電流式全体を組み立てたことである。
【００１３】
ＢＳＩＭ３ｖ３と呼ばれる基本シミュレーションモデルの基本式は、ＢＳＩＭ３ｖ２に更に物理モデル、数学モデルを追加し、電圧領域ごとの三つの電流式、（１）弱反転領域電流式、（２）強反転線形領域電流式、（３）強反転飽和領域電流式を、単一式で表現したものである。高精度なパラメータ抽出も極めて容易である。
【００１４】
ＭＯＳ型トランジスタのシミュレーションモデルとして、近年、上記ＢＳＩＭ３ｖ３がよく用いられている。
【特許文献１】特許第２６９９８４４号公報
【特許文献２】特許第３４２０１０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
特許文献１に開示されたＭＯＳ型トランジスタのシミュレーションモデル、および上記ＳＰＩＣＥに格納されているＢＳＩＭ３ｖ３等の基本シミュレーションモデルでは、ドレイン（Ｄ）−ソース（Ｓ）間における電流ＩＤＳは、一般的に、以下に示す数式２の形の関数式となる。
【００１６】
（数式２） ＩＤＳ＝Ｗ／Ｌ・Ｆ（Ｓ１，Ｓ２，・・・）
数式２において、ＬはＭＯＳ型トランジスタのゲート長であり、ＷはＭＯＳ型トランジスタのゲート幅である。また、Ｓ１，Ｓ２，・・・は、ＭＯＳ型トランジスタのゲート長Ｌとゲート幅Ｗ以外のＳＰＩＣＥパラメータである。ＳＰＩＣＥパラメータＳ１，Ｓ２，・・・は、ＵＴＭＯＳＴ（シルバコ社）等のＳＰＩＣＥパラメータ抽出ソフトを用いて、ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性等から抽出される。
【００１７】
上記ＳＰＩＣＥに格納されているＢＳＩＭ３ｖ３等の基本シミュレーションモデルによれば、電流ＩＤＳは、ゲート幅Ｗに正比例する。しかしながら、例えば高耐圧ＣＭＯＳトランジスタ（ＨＶＣＭＯＳ）のゲート幅Ｗが大きくなると、発熱による影響で実際の電流ＩＤＳがシミュレーション値に較べて低下し、ＢＳＩＭ３ｖ３によるシミュレーション結果と実測結果が一致しなくなる。
【００１８】
図５に、その一例を示す。図５は、ＭＯＳ型トランジスタのドレイン（Ｄ）−ソース（Ｓ）間における電流−電圧（ＩＤＳ−ＶＤＳ）特性について、ゲート（Ｇ）−ソース間における電圧ＶＧＳをパラメータとして、シミュレーション値と実測値を比較したものである。上のグラフはゲート幅Ｗが１０μｍのものであり、下のグラフはゲート幅Ｗが１００μｍのものである。それぞれ、実線がシミュレーション値であり、○印が実測値である。尚、図５の２つのグラフにおけるシミュレーション値は、全てのＳＰＩＣＥパラメータを共通にして、ゲート幅Ｗが１０μｍと１００μｍの２つのＭＯＳ型トランジスタ特性をシミュレートしたものである。ＢＳＩＭ３ｖ３では数式２の関係があるため、ゲート幅Ｗが１００μｍのＭＯＳ型トランジスタでは、ゲート幅Ｗが１０μｍのＭＯＳ型トランジスタに較べて、ＩＤＳのシミュレーション値が１０倍となる。
【００１９】
図５に示すように、ゲート幅Ｗが１０μｍのものでは、図中の全ての電圧ＶＧＳについて、シミュレーション値と実測値が一致している。これに対して、ゲート幅Ｗが１００μｍのものでは、図中の高い電圧ＶＧＳについて、シミュレーション値と実測値が乖離している。
【００２０】
このように、ＭＯＳ型トランジスタのゲート幅Ｗが大きくなると、ＳＰＩＣＥパラメータＳ１，Ｓ２，・・・を一定にしたままでは、シミュレーション結果と実測結果が一致しなくなる。そこで、シミュレーション結果と実測結果を一致させるためには、図６に示すように、ゲート幅Ｗが異なるＭＯＳ型トランジスタ毎に、ＳＰＩＣＥパラメータ抽出ソフトを用いて、それぞれのＩＤＳ−ＶＤＳ特性に合致するパラメータセットを抽出しなければならない。
【００２１】
図７は、ゲート幅Ｗが異なるＭＯＳ型トランジスタを幾つか含む回路のシミュレーションにあたって、回路のシミュレーション前の準備作業である従来のＳＰＩＣＥパラメータ抽出フローと、抽出されたパラメータセットの例を示す図である。また、図８は、図７のフローに従って得られたパラメータセットのテーブルと、ＳＰＩＣＥによる従来の回路のシミュレーションフローを示す図である。
【００２２】
図７に示すように、従来のＳＰＩＣＥパラメータ抽出フローにおいては、ゲート幅Ｗが大きい場合、それぞれのＩＤＳ−ＶＤＳ特性に合致するＳＰＩＣＥパラメータを抽出しなければならない。このため、ゲート幅Ｗが異なる複数種のＭＯＳ型トランジスタを含む回路のシミュレーションにあたっては、各ＭＯＳ型トランジスタの特性に適合するパラメータセットの準備に、多大な工数を要する。
【００２３】
そこで本発明は、ＳＰＩＣＥに用いるＭＯＳ型トランジスタのシミュレーションモデルであって、ゲート幅の大きいＭＯＳ型トランジスタにも適用でき、ゲート幅の異なる複数のＭＯＳ型トランジスタのパラメータセットを容易に準備することのできるシミュレーションモデル、およびそれを用いた回路のシミュレーション方法を提供することを目的としている。
【課題を解決するための手段】
【００２４】
請求項１〜６に記載の発明は、回路シミュレータに用いるＭＯＳ型トランジスタのシミュレーションモデルに関する発明である。
【００２５】
請求項１に記載の発明は、回路シミュレータ（ＳＰＩＣＥ）に用いるＭＯＳ型トランジスタのシミュレーションモデルであって、前記シミュレーションモデルのパラメータセットが、前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなることを特徴としている。
【００２６】
このシミュレーションモデルでは、ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出する、汎用のパラメータ抽出ソフトを利用することができる。このパラメータ抽出ソフトを用いて、発熱による電流低下のないゲート幅Ｗの小さいＭＯＳ型トランジスタの電流−電圧（ＩＤＳ−ＶＤＳ）特性に適合させるようにして、基本パラメータセットを抽出する。基本パラメータセットを用いて、移動度Ｕ０の値のみを別の値に適宜設定するだけで、発熱による電流低下が起きるゲート幅Ｗの大きな種々のＭＯＳ型トランジスタのＩＤＳ−ＶＤＳ特性に適合させることができる。
【００２７】
従って、上記シミュレーションモデルは、ＳＰＩＣＥに用いるＭＯＳ型トランジスタのシミュレーションモデルであって、ゲート幅の大きいＭＯＳ型トランジスタにも適用でき、ゲート幅の異なる複数のＭＯＳ型トランジスタのパラメータセットを、移動度Ｕ０の値のみを適宜設定するだけで容易に準備することのできるシミュレーションモデルとなっている。
【００２８】
請求項２に記載のように、移動度のパラメータ値を適合させる前記電流−電圧特性には、実測によって得られた電流−電圧（ＩＤＳ−ＶＤＳ）特性を用いることができる。また、請求項３に記載のように、計算時間は要するものの発熱を含めた正確なシミュレーション結果が得られる、デバイスシミュレータによるシミュレーション値であってもよい。
【００２９】
請求項４に記載のように、上記シミュレーションモデルは、前記ゲート幅Ｗが１０μｍより大きく、発熱による電流低下が起きて、上記基本パラメータセットを用いたシミュレーション値が、ＩＤＳ−ＶＤＳ特性の実測値やデバイスシミュレータによるシミュレーション値に適合しない場合に有効である。
【００３０】
請求項５に記載のように、上記シミュレーションモデルについては、ＳＰＩＣＥに格納された前記基本シミュレーションモデルが、近年最も多用されているＢＳＩＭ３ｖ３である場合にも有効である。
【００３１】
請求項６に記載のように、上記シミュレーションモデルは、前記ＭＯＳ型トランジスタが、発熱による電流低下が大きい高耐圧ＣＭＯＳトランジスタである場合にも適用することができる。
【００３２】
請求項７〜１４に記載の発明は、上記シミュレーションモデルを用いた、回路のシミュレーション方法に関する発明である。
【００３３】
請求項７に記載の発明は、ゲート幅の異なる複数のＭＯＳ型トランジスタを含む回路の回路シミュレータ（ＳＰＩＣＥ）によるシミュレーション方法であって、少なくとも一つの前記ＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットとして、前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなるパラメータセットを用いることを特徴としている。
【００３４】
請求項７〜１２に記載の発明の効果は上記したとおりであり詳細説明は省略するが、上記シミュレーションモデルにより、回路に含まれる各ゲート幅のＭＯＳ型トランジスタに対応したシミュレーション前のパラメータセットの準備作業が容易になる。
【００３５】
例えば、請求項１３に記載のように、前記移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットを、前記基本パラメータセットから、前記移動度のパラメータ値のみを除いた共通パラメータセットと、前記ＭＯＳ型トランジスタの各ゲート幅とそれに対応する前記設定変更された移動度のパラメータ値からなるテーブルとして、前記ＳＰＩＣＥによる回路のシミュレーションの前に、予め準備しておくことができる。
【００３６】
また、請求項１４に記載のように、前記移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットを、前記基本パラメータセットから、前記移動度のパラメータ値のみを除いた共通パラメータセットと、前記設定変更された移動度のパラメータ値を与える前記ＭＯＳ型トランジスタのゲート幅の関数として、前記ＳＰＩＣＥによる回路のシミュレーションの前に、予め準備しておくことができる。
【００３７】
これによれば、回路に含まれる各ゲート幅のＭＯＳ型トランジスタの全てについて、移動度のパラメータ値を適宜設定変更してＩＤＳ−ＶＤＳ特性の実測値に合わせ込む必要がなくなる。数点のゲート幅のＭＯＳ型トランジスタ試料で上記設定変更された移動度のパラメータ値を与えるゲート幅の関数を作成し、他のゲート幅のＭＯＳ型トランジスタについては、上記関数を用いて設定変更される移動度のパラメータ値を外挿することができる。これにより、シミュレートする回路がゲート幅の異なるＭＯＳ型トランジスタを多数含む場合において、各ＭＯＳ型トランジスタに関するパラメータセットの準備作業を大幅に簡略化することができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００３９】
本発明は、ＭＯＳ型トランジスタのシミュレーションモデルのパラメータセットおよびそれを用いた回路のシミュレーション方法に関するものである。
【００４０】
本発明のシミュレーションモデルは、回路シミュレータ（ＳＰＩＣＥ）に用いるＭＯＳ型トランジスタのシミュレーションモデルであって、前記シミュレーションモデルのパラメータセットが、前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなることを特徴としている。
【００４１】
図１に、その具体例を示す。図１は、図５および図６と同じＭＯＳ型トランジスタの電流−電圧（ＩＤＳ−ＶＤＳ）特性について、本発明のシミュレーションモデルによるシミュレーション値と実測値を比較したものである。
【００４２】
上のグラフは、発熱による電流低下のないゲート幅Ｗが１０μｍのものであり、図５および図６の上のグラフと同様に、ＳＰＩＣＥに格納された基本シミュレーションモデルであるＢＳＩＭ３ｖ３でシミュレートしたものである。
【００４３】
下のグラフは、発熱による電流低下が発生するゲート幅Ｗが１００μｍのもので、本発明のシミュレーションモデルにおけるパラメータセットを適用して、上記実測値のＩＤＳ−ＶＤＳ特性をシミュレートしたものである。
【００４４】
本発明のシミュレーションモデルは、ＳＰＩＣＥに格納されたＢＳＩＭ３ｖ３等の基本シミュレーションモデルを利用するものである。従って、本発明のシミュレーションモデルにおけるパラメータセットは、ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出する、汎用のパラメータ抽出ソフトを用いて抽出された基本パラメータセットを利用するものである。
【００４５】
本発明のシミュレーションモデルでは、上記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットにおいて、移動度のパラメータＵ０とそれ以外のパラメータを分離して扱う。移動度以外のパラメータは、電流低下のないゲート幅のＩＤＳ−ＶＤＳ特性から抽出された上記基本パラメータセットをそのまま用いる。一方、本発明のシミュレーションモデルでは、ゲート幅Ｗに対応して、移動度のパラメータＵ０の値のみを、上記パラメータ抽出ソフトにより抽出されたパラメータ値からＩＤＳ−ＶＤＳ特性に合わせて設定変更するものである。
【００４６】
図１の下のグラフにおけるシミュレーション値は、上のグラフのＩＤＳ−ＶＤＳ特性から抽出された移動度以外のパラメータをそのまま用い、移動度のパラメータＵ０の値のみを、Ｕ０＝４３０からＵ０＝３７３に設定変更してシミュレートしたものである。Ｗ＝１０μｍのパラメータセットと全く同じパラメータセットでシミュレートした図５の下のグラフと異なり、図１の下のグラフでは、図中の全ての電圧ＶＧＳについて、シミュレーション値と実測値をほぼ一致させることができた。また、図１の下のグラフでは、図６の下のグラフと異なり、パラメータセットの全てのパラメータを変更することなく、移動度のパラメータＵ０の値のみを変更設定するだけで、シミュレーション値と実測値をほぼ一致させることができた。
【００４７】
上記した本発明のシミュレーションモデルでは、ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出する、汎用のパラメータ抽出ソフトを利用することができる。このパラメータ抽出ソフトを用いて、発熱による電流低下のないゲート幅Ｗの小さいＭＯＳ型トランジスタの電流−電圧（ＩＤＳ−ＶＤＳ）特性に適合させるようにして、基本パラメータセットを抽出する。基本パラメータセットを用いて、移動度Ｕ０の値のみを別の値に適宜設定するだけで、発熱による電流低下が起きるゲート幅Ｗの大きな種々のＭＯＳ型トランジスタのＩＤＳ−ＶＤＳ特性に適合させることができる。
【００４８】
従って、上記シミュレーションモデルは、ＳＰＩＣＥに用いるＭＯＳ型トランジスタのシミュレーションモデルであって、ゲート幅の大きいＭＯＳ型トランジスタにも適用でき、ゲート幅の異なる複数のＭＯＳ型トランジスタのパラメータセットを、移動度Ｕ０の値のみを適宜設定するだけで容易に準備することのできるシミュレーションモデルとなっている。
【００４９】
上記したように、本発明のシミュレーションモデルについては、ＳＰＩＣＥに格納された基本シミュレーションモデルが、近年最も多用されているＢＳＩＭ３ｖ３である場合にも有効で、広範囲のＭＯＳ型トランジスタを含む回路のシミュレーションに適用することができる。また上記シミュレーションモデルは、ゲート幅Ｗが１０μｍより大きく、発熱による電流低下が起きて、ＢＳＩＭ３ｖ３等の基本パラメータセットを用いたシミュレーション値がＩＤＳ−ＶＤＳ特性の実測値に適合しない場合に有効である。特に、上記シミュレーションモデルは、ＭＯＳ型トランジスタが発熱による電流低下が大きい高耐圧ＣＭＯＳトランジスタ（ＨＶＣＭＯＳ）である場合にも適用することができる。
【００５０】
上記した本発明のシミュレーションモデルに関するＳＰＩＣＥパラメータ抽出フローをまとめると、図２のようになる。
【００５１】
図２は、ゲート幅Ｗが異なるＭＯＳ型トランジスタを幾つか含む回路のシミュレーションにあたって、回路のシミュレーション前の準備作業である本発明のシミュレーションモデルに関するＳＰＩＣＥパラメータ抽出フローと、抽出されたパラメータセットの例を示している。
【００５２】
図２に示す本発明のシミュレーションモデルに関するＳＰＩＣＥパラメータ抽出フローでは、最初に、ステップＳ１に示すように、ＭＯＳ型トランジスタのゲート幅Ｗのサイズ毎にＩＤＳ−ＶＤＳ特性を測定する。
【００５３】
次に、ステップＳ２に示すように、
発熱による電流低下のないＷのサイズ、即ち、小さいＷのサイズ群（Ｗ１、Ｗ２、Ｗ３とする）で、ＩＤＳ−ＶＤＳ特性に適合させて、ＳＰＩＣＥパラメータを抽出する。
【００５４】
次に、ステップＳ３に示すように、抽出したＳＰＩＣＥパラメータから、移動度Ｕ０のパラメータ値（Ｕ０１）を除いて、
共通パラメータセットＰ０として登録する。移動度のパラメータ値（Ｕ０１）は、別に設けた対応テーブルのゲート幅ＷのサイズＷ１、Ｗ２、Ｗ３に対応する位置に登録に登録する。
【００５５】
次に、ステップＳ４に示すように、サイズ群（Ｗ１、Ｗ２、Ｗ３）より大きいＷ（Ｗ４とする）のトランジスタ、即ち、発熱による電流低下のあるトランジスタについて、上記共通パラメータセットＰ０を用いて、移動度Ｕ０を適宜設定し、そのＩＤＳ−ＶＤＳ特性に適合させる。
【００５６】
次に、ステップＳ５に示すように、適合した移動度Ｕ０のパラメータ値（Ｕ０４とする）を、対応テーブルにおけるサイズＷ４に対応する位置に登録する。
【００５７】
次に、ステップＳ６に示すように、同様に、サイズ群（Ｗ１、Ｗ２、Ｗ３）より大きい他のＷ（Ｗ５、Ｗ６、・・・とする）について、個別に、ＩＤＳ−ＶＤＳ特性に適合させて、適合した移動度のパラメータ値Ｕ０５、Ｕ０６、・・・を、対応テーブルにおけるサイズＷ５、Ｗ６、・・・に対応する位置に登録する。
【００５８】
以上で、ゲート幅の異なる複数のＭＯＳ型トランジスタを含む回路のシミュレーション前の準備作業である、本発明のシミュレーションモデルに関するＳＰＩＣＥパラメータ抽出作業が終了する。
【００５９】
本発明の回路のシミュレーション方法は、ゲート幅の異なる複数のＭＯＳ型トランジスタを含む回路の回路シミュレータ（ＳＰＩＣＥ）によるシミュレーション方法であって、少なくとも一つの前記ＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットとして、前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなるパラメータセットを用いることを特徴としている。
【００６０】
図３は、本発明による回路のシミュレーション方法を示す図である。
【００６１】
図３に示す本発明の回路のシミュレーション方法では、最初に、ステップＳ１に示すように、図の左にあるパラメータセットのテーブルを基にして、回路に含まれる複数のＭＯＳ型トランジスタについて、Ｗのサイズ別に対応したパラメータセットを入力する。
【００６２】
次に、ステップＳ２に示すように、ＳＰＩＣＥによる回路のシミュレーションを行う。
【００６３】
以上で、ゲート幅の異なる複数のＭＯＳ型トランジスタを含む回路のシミュレーションが終了する。
【００６４】
図３に示す回路のシミュレーション方法では、図の左側に示す図２のフローに従って得られた共通パラメータセットＰ０と対応テーブルからなるパラメータセットのテーブルを用い、図の右側に示すフロー図に従ってＳＰＩＣＥによる回路のシミュレーションを行う。図３の回路のシミュレーション方法では、上記したように、本発明のシミュレーションモデルを用いることで、回路に含まれる各ゲート幅のＭＯＳ型トランジスタに対応したシミュレート前のパラメータセットの準備作業が容易になっている。
【００６５】
図３では、移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットを、基本パラメータセットから移動度Ｕ０のパラメータ値のみを除いた共通パラメータセットＰ０と、ＭＯＳ型トランジスタの各ゲート幅Ｗ（Ｗ４，Ｗ５，Ｗ６，・・・）とそれに対応する設定変更された移動度Ｕ０のパラメータ値（Ｕ０４，Ｕ０５，Ｕ０６，・・・）からなる対応テーブルとして、ＳＰＩＣＥによる回路のシミュレーションの前に、予め準備しておくことができる。回路のシミュレーション時には、共通パラメータセットＰ０と各ゲート幅Ｗに対応する設定変更された移動度Ｕ０のパラメータ値を組み合わせたものを、各ＭＯＳ型トランジスタのパラメータセットとして使用し、これら各ゲート幅ＷのＭＯＳ型トランジスタを含む回路のシミュレーションを行う。
【００６６】
また、図４は、別のシミュレーション方法を示す図である。
【００６７】
図４は、図３と同じ回路シミュレーションフローとなっているが、用いるパラメータセットのテーブルが異なっている。
【００６８】
図４では、移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットを、基本パラメータセットから移動度Ｕ０のパラメータ値のみを除いた共通パラメータセットＰ０と、設定変更された移動度Ｕ０のパラメータ値を与えるゲート幅Ｗの関数Ｆ（Ｗ）として、ＳＰＩＣＥによる回路のシミュレーションの前に、予め準備しておくものである。
【００６９】
これによれば、回路に含まれる各ゲート幅Ｗ（Ｗ４，Ｗ５，Ｗ６，・・・）のＭＯＳ型トランジスタの全てについて、移動度Ｕ０のパラメータ値を適宜設定変更してＩＤＳ−ＶＤＳ特性の実測値に合わせ込む必要がなくなる。数点のゲート幅Ｗ（例えば、Ｗ４，Ｗ５）のＭＯＳ型トランジスタ試料で上記設定変更された移動度Ｕ０のパラメータ値を与えるゲート幅Ｗの関数Ｆ（Ｗ）を作成し、他のゲート幅Ｗ（Ｗ６，・・・）のＭＯＳ型トランジスタについては、上記関数Ｆ（Ｗ）を用いて設定変更される移動度Ｕ０のパラメータ値を外挿することができる。これにより、シミュレートする回路がゲート幅Ｗの異なるＭＯＳ型トランジスタを多数含む場合において、各ＭＯＳ型トランジスタに関するパラメータセットの準備作業を大幅に簡略化することができる。
【００７０】
尚、上述した図１〜図４に示す本発明のＭＯＳ型トランジスタのシミュレーションモデルおよびそれを用いた回路のシミュレーション方法は、いずれも、移動度のパラメータ値を適合させる電流−電圧特性として、実測によって得られた電流−電圧（ＩＤＳ−ＶＤＳ）特性を用いたものである。しかしながらこれに限らず、移動度のパラメータ値を適合させる電流−電圧特性として、計算時間は要するものの発熱を含めた正確なシミュレーション結果が得られる、デバイスシミュレータによるシミュレーション値であってもよい。
【図面の簡単な説明】
【００７１】
【図１】本発明のシミュレーションモデルによるシミュレーション値と実測値を比較したものである。
【図２】回路のシミュレーション前の準備作業である本発明のシミュレーションモデルに関するＳＰＩＣＥパラメータ抽出フローと、抽出されたパラメータセットの例を示す図である。
【図３】本発明の回路のシミュレーション方法を示す図である。
【図４】本発明の別のシミュレーション方法を示す図である。
【図５】従来のシミュレーションモデルによるシミュレーション値と実測値を比較したものである。
【図６】従来のシミュレーションモデルによるシミュレーション値と実測値を比較したものである。
【図７】回路のシミュレーション前の準備作業である従来のＳＰＩＣＥパラメータ抽出フローと、抽出されたパラメータセットの例を示す図である。
【図８】図７のフローに従って得られたパラメータセットのテーブルと、ＳＰＩＣＥによる従来の回路のシミュレーションフローを示す図である。
【符号の説明】
【００７２】
Ｗ ゲート幅
Ｌ ゲート長
Ｕ０ 移動度
Ｐ１，Ｐ４，Ｐ５，Ｐ６ パラメータセット
Ｐ０ （移動度Ｕ０を除いた）共通パラメータセット
【技術分野】
【０００１】
本発明は、ＭＯＳ型トランジスタのシミュレーションモデルおよびそれを用いた回路のシミュレーション方法に関する。
【背景技術】
【０００２】
ＭＯＳ型トランジスタのシミュレーションモデルとモデルパラメータの抽出方法が、例えば、特許第２６９９８４４号公報（特許文献１）および特許第３４２０１０２号公報（特許文献２）に開示されている。
【０００３】
特許文献１のシミュレーションモデルでは、ドレイン電流を、しきい値電圧，拡散層抵抗率，ゲートバイアス電圧に依存する実効移動度，及びゲートバイアスに依存するゲート拡散層オーバラップ長を構成要素にもつ解析式モデルで表わしている。特許文献２では、回帰直線を用いて、任意のしきい値電圧または電流増幅率のサンプル素子に関するモデルパラメータを求めている。
【０００４】
ＭＯＳ型トランジスタを含む回路のシミュレーションには、近年、回路シミュレータ（ＳＰＩＣＥ、Simulation Program with Integrated Circuit Emphasis）が一般的に用いられる。
【０００５】
ＳＰＩＣＥには、ＭＯＳ型トランジスタのシミュレーションモデルとして、例えば、以下に示す特徴を持つ基本シミュレーションモデルが格納されている。
【０００６】
ＬＥＶＥＬ１と呼ばれる基本シミュレーションモデルは、チャネル長、チャネル幅およびゲート酸化膜厚が極めて大で、しかも基板濃度が薄く、均一基板濃度のデバイスを仮想したデバイスモデルである。回路の原理を学ぶ場合に使用すると便利である。
【０００７】
ＬＥＶＥＬ２と呼ばれる基本シミュレーションモデルは、実際のデバイスにおいて起こる物理現象をモデル化した、初めての実用的なデバイスモデルである。しかし、この基本シミュレーションモデルは、チャネル長５μｍ程度のデバイスに対しても、高精度なパラメータを抽出するのが困難である。また、電圧−電流特性の不連続もあり、回路シミュレーションでの発散も発生する。
【０００８】
ＬＥＶＥＬ３と呼ばれる基本シミュレーションモデルは、チャネル長５μｍレベルの半経験モデルであり、ＬＥＶＥＬ２での不連続の解決およびコンピュータ負荷の軽減が図られている。パラメータの融通制がよく、物理性を無視すれば、チャネル長１．０μｍ以上のデバイスに対しては精度的に対応できる。パラメータが少なく、パラメータ抽出が容易である。
【０００９】
また、ＢＩＳＭ（Berkeley Short Channel IGFET Model）と呼ばれる基本シミュレーションモデルがある。
【００１０】
ＢＳＩＭ１と呼ばれる基本シミュレーションモデルの基本式は、チャネル長３μｍ程度の物理現象をモデル化したもので、電圧依存パラメータにより精度向上（０．８μｍ程度対応）が図られている。また、各パラメータに対してＬ，Ｗ依存を設定し、以下に示す数式１の数学処理を施している。パラメータ数は３倍となっているが、複数のパラメータセットにより、サブミクロンデバイス対応が可能になっている。パラメータ抽出は、複雑である。
【００１１】
（数式１） Ｐ＝Ｐ０＋Ｐ１／Ｌ＋Ｐ２／Ｗ
ＢＳＩＭ２と呼ばれる基本シミュレーションモデルの基本式は、サブミクイロンデバイス（０．２５ μｍ程度）を対象にして、物理現象を巧妙に数学関数により表現したものである。各パラメータに対する数学的処理はＢＳＩＭ１と同様で、パラメータ数は多く、抽出はより複雑である。
【００１２】
ＢＳＩＭ３ｖ２（ＨＳＰＩＣＥ：ＬＥＶＥＬ＝４７）と呼ばれる基本シミュレーションモデルは、擬二次元解析をベースとしたサブミクイロンデバイス対応の本格的な物理モデルである。ＢＳＩＭ３の物理モデルの大きな特徴は、デバイス構造の物理値、すなわちチャネル長（Ｌ）、チャネル幅（Ｗ）、ゲート酸化膜厚（ＴＯＸ）、拡散深さ（ＸＪ）、チャネル濃度（ＮＣＨ）を可能な限り物理現象モデルに入れたこと、更に各物理現象モデルを独立にして（この結果、物理モデルの割にパラメータ数が多い）、電流式全体を組み立てたことである。
【００１３】
ＢＳＩＭ３ｖ３と呼ばれる基本シミュレーションモデルの基本式は、ＢＳＩＭ３ｖ２に更に物理モデル、数学モデルを追加し、電圧領域ごとの三つの電流式、（１）弱反転領域電流式、（２）強反転線形領域電流式、（３）強反転飽和領域電流式を、単一式で表現したものである。高精度なパラメータ抽出も極めて容易である。
【００１４】
ＭＯＳ型トランジスタのシミュレーションモデルとして、近年、上記ＢＳＩＭ３ｖ３がよく用いられている。
【特許文献１】特許第２６９９８４４号公報
【特許文献２】特許第３４２０１０２号公報
【発明の開示】
【発明が解決しようとする課題】
【００１５】
特許文献１に開示されたＭＯＳ型トランジスタのシミュレーションモデル、および上記ＳＰＩＣＥに格納されているＢＳＩＭ３ｖ３等の基本シミュレーションモデルでは、ドレイン（Ｄ）−ソース（Ｓ）間における電流ＩＤＳは、一般的に、以下に示す数式２の形の関数式となる。
【００１６】
（数式２） ＩＤＳ＝Ｗ／Ｌ・Ｆ（Ｓ１，Ｓ２，・・・）
数式２において、ＬはＭＯＳ型トランジスタのゲート長であり、ＷはＭＯＳ型トランジスタのゲート幅である。また、Ｓ１，Ｓ２，・・・は、ＭＯＳ型トランジスタのゲート長Ｌとゲート幅Ｗ以外のＳＰＩＣＥパラメータである。ＳＰＩＣＥパラメータＳ１，Ｓ２，・・・は、ＵＴＭＯＳＴ（シルバコ社）等のＳＰＩＣＥパラメータ抽出ソフトを用いて、ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性等から抽出される。
【００１７】
上記ＳＰＩＣＥに格納されているＢＳＩＭ３ｖ３等の基本シミュレーションモデルによれば、電流ＩＤＳは、ゲート幅Ｗに正比例する。しかしながら、例えば高耐圧ＣＭＯＳトランジスタ（ＨＶＣＭＯＳ）のゲート幅Ｗが大きくなると、発熱による影響で実際の電流ＩＤＳがシミュレーション値に較べて低下し、ＢＳＩＭ３ｖ３によるシミュレーション結果と実測結果が一致しなくなる。
【００１８】
図５に、その一例を示す。図５は、ＭＯＳ型トランジスタのドレイン（Ｄ）−ソース（Ｓ）間における電流−電圧（ＩＤＳ−ＶＤＳ）特性について、ゲート（Ｇ）−ソース間における電圧ＶＧＳをパラメータとして、シミュレーション値と実測値を比較したものである。上のグラフはゲート幅Ｗが１０μｍのものであり、下のグラフはゲート幅Ｗが１００μｍのものである。それぞれ、実線がシミュレーション値であり、○印が実測値である。尚、図５の２つのグラフにおけるシミュレーション値は、全てのＳＰＩＣＥパラメータを共通にして、ゲート幅Ｗが１０μｍと１００μｍの２つのＭＯＳ型トランジスタ特性をシミュレートしたものである。ＢＳＩＭ３ｖ３では数式２の関係があるため、ゲート幅Ｗが１００μｍのＭＯＳ型トランジスタでは、ゲート幅Ｗが１０μｍのＭＯＳ型トランジスタに較べて、ＩＤＳのシミュレーション値が１０倍となる。
【００１９】
図５に示すように、ゲート幅Ｗが１０μｍのものでは、図中の全ての電圧ＶＧＳについて、シミュレーション値と実測値が一致している。これに対して、ゲート幅Ｗが１００μｍのものでは、図中の高い電圧ＶＧＳについて、シミュレーション値と実測値が乖離している。
【００２０】
このように、ＭＯＳ型トランジスタのゲート幅Ｗが大きくなると、ＳＰＩＣＥパラメータＳ１，Ｓ２，・・・を一定にしたままでは、シミュレーション結果と実測結果が一致しなくなる。そこで、シミュレーション結果と実測結果を一致させるためには、図６に示すように、ゲート幅Ｗが異なるＭＯＳ型トランジスタ毎に、ＳＰＩＣＥパラメータ抽出ソフトを用いて、それぞれのＩＤＳ−ＶＤＳ特性に合致するパラメータセットを抽出しなければならない。
【００２１】
図７は、ゲート幅Ｗが異なるＭＯＳ型トランジスタを幾つか含む回路のシミュレーションにあたって、回路のシミュレーション前の準備作業である従来のＳＰＩＣＥパラメータ抽出フローと、抽出されたパラメータセットの例を示す図である。また、図８は、図７のフローに従って得られたパラメータセットのテーブルと、ＳＰＩＣＥによる従来の回路のシミュレーションフローを示す図である。
【００２２】
図７に示すように、従来のＳＰＩＣＥパラメータ抽出フローにおいては、ゲート幅Ｗが大きい場合、それぞれのＩＤＳ−ＶＤＳ特性に合致するＳＰＩＣＥパラメータを抽出しなければならない。このため、ゲート幅Ｗが異なる複数種のＭＯＳ型トランジスタを含む回路のシミュレーションにあたっては、各ＭＯＳ型トランジスタの特性に適合するパラメータセットの準備に、多大な工数を要する。
【００２３】
そこで本発明は、ＳＰＩＣＥに用いるＭＯＳ型トランジスタのシミュレーションモデルであって、ゲート幅の大きいＭＯＳ型トランジスタにも適用でき、ゲート幅の異なる複数のＭＯＳ型トランジスタのパラメータセットを容易に準備することのできるシミュレーションモデル、およびそれを用いた回路のシミュレーション方法を提供することを目的としている。
【課題を解決するための手段】
【００２４】
請求項１〜６に記載の発明は、回路シミュレータに用いるＭＯＳ型トランジスタのシミュレーションモデルに関する発明である。
【００２５】
請求項１に記載の発明は、回路シミュレータ（ＳＰＩＣＥ）に用いるＭＯＳ型トランジスタのシミュレーションモデルであって、前記シミュレーションモデルのパラメータセットが、前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなることを特徴としている。
【００２６】
このシミュレーションモデルでは、ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出する、汎用のパラメータ抽出ソフトを利用することができる。このパラメータ抽出ソフトを用いて、発熱による電流低下のないゲート幅Ｗの小さいＭＯＳ型トランジスタの電流−電圧（ＩＤＳ−ＶＤＳ）特性に適合させるようにして、基本パラメータセットを抽出する。基本パラメータセットを用いて、移動度Ｕ０の値のみを別の値に適宜設定するだけで、発熱による電流低下が起きるゲート幅Ｗの大きな種々のＭＯＳ型トランジスタのＩＤＳ−ＶＤＳ特性に適合させることができる。
【００２７】
従って、上記シミュレーションモデルは、ＳＰＩＣＥに用いるＭＯＳ型トランジスタのシミュレーションモデルであって、ゲート幅の大きいＭＯＳ型トランジスタにも適用でき、ゲート幅の異なる複数のＭＯＳ型トランジスタのパラメータセットを、移動度Ｕ０の値のみを適宜設定するだけで容易に準備することのできるシミュレーションモデルとなっている。
【００２８】
請求項２に記載のように、移動度のパラメータ値を適合させる前記電流−電圧特性には、実測によって得られた電流−電圧（ＩＤＳ−ＶＤＳ）特性を用いることができる。また、請求項３に記載のように、計算時間は要するものの発熱を含めた正確なシミュレーション結果が得られる、デバイスシミュレータによるシミュレーション値であってもよい。
【００２９】
請求項４に記載のように、上記シミュレーションモデルは、前記ゲート幅Ｗが１０μｍより大きく、発熱による電流低下が起きて、上記基本パラメータセットを用いたシミュレーション値が、ＩＤＳ−ＶＤＳ特性の実測値やデバイスシミュレータによるシミュレーション値に適合しない場合に有効である。
【００３０】
請求項５に記載のように、上記シミュレーションモデルについては、ＳＰＩＣＥに格納された前記基本シミュレーションモデルが、近年最も多用されているＢＳＩＭ３ｖ３である場合にも有効である。
【００３１】
請求項６に記載のように、上記シミュレーションモデルは、前記ＭＯＳ型トランジスタが、発熱による電流低下が大きい高耐圧ＣＭＯＳトランジスタである場合にも適用することができる。
【００３２】
請求項７〜１４に記載の発明は、上記シミュレーションモデルを用いた、回路のシミュレーション方法に関する発明である。
【００３３】
請求項７に記載の発明は、ゲート幅の異なる複数のＭＯＳ型トランジスタを含む回路の回路シミュレータ（ＳＰＩＣＥ）によるシミュレーション方法であって、少なくとも一つの前記ＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットとして、前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなるパラメータセットを用いることを特徴としている。
【００３４】
請求項７〜１２に記載の発明の効果は上記したとおりであり詳細説明は省略するが、上記シミュレーションモデルにより、回路に含まれる各ゲート幅のＭＯＳ型トランジスタに対応したシミュレーション前のパラメータセットの準備作業が容易になる。
【００３５】
例えば、請求項１３に記載のように、前記移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットを、前記基本パラメータセットから、前記移動度のパラメータ値のみを除いた共通パラメータセットと、前記ＭＯＳ型トランジスタの各ゲート幅とそれに対応する前記設定変更された移動度のパラメータ値からなるテーブルとして、前記ＳＰＩＣＥによる回路のシミュレーションの前に、予め準備しておくことができる。
【００３６】
また、請求項１４に記載のように、前記移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットを、前記基本パラメータセットから、前記移動度のパラメータ値のみを除いた共通パラメータセットと、前記設定変更された移動度のパラメータ値を与える前記ＭＯＳ型トランジスタのゲート幅の関数として、前記ＳＰＩＣＥによる回路のシミュレーションの前に、予め準備しておくことができる。
【００３７】
これによれば、回路に含まれる各ゲート幅のＭＯＳ型トランジスタの全てについて、移動度のパラメータ値を適宜設定変更してＩＤＳ−ＶＤＳ特性の実測値に合わせ込む必要がなくなる。数点のゲート幅のＭＯＳ型トランジスタ試料で上記設定変更された移動度のパラメータ値を与えるゲート幅の関数を作成し、他のゲート幅のＭＯＳ型トランジスタについては、上記関数を用いて設定変更される移動度のパラメータ値を外挿することができる。これにより、シミュレートする回路がゲート幅の異なるＭＯＳ型トランジスタを多数含む場合において、各ＭＯＳ型トランジスタに関するパラメータセットの準備作業を大幅に簡略化することができる。
【発明を実施するための最良の形態】
【００３８】
以下、本発明を実施するための最良の形態を、図に基づいて説明する。
【００３９】
本発明は、ＭＯＳ型トランジスタのシミュレーションモデルのパラメータセットおよびそれを用いた回路のシミュレーション方法に関するものである。
【００４０】
本発明のシミュレーションモデルは、回路シミュレータ（ＳＰＩＣＥ）に用いるＭＯＳ型トランジスタのシミュレーションモデルであって、前記シミュレーションモデルのパラメータセットが、前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなることを特徴としている。
【００４１】
図１に、その具体例を示す。図１は、図５および図６と同じＭＯＳ型トランジスタの電流−電圧（ＩＤＳ−ＶＤＳ）特性について、本発明のシミュレーションモデルによるシミュレーション値と実測値を比較したものである。
【００４２】
上のグラフは、発熱による電流低下のないゲート幅Ｗが１０μｍのものであり、図５および図６の上のグラフと同様に、ＳＰＩＣＥに格納された基本シミュレーションモデルであるＢＳＩＭ３ｖ３でシミュレートしたものである。
【００４３】
下のグラフは、発熱による電流低下が発生するゲート幅Ｗが１００μｍのもので、本発明のシミュレーションモデルにおけるパラメータセットを適用して、上記実測値のＩＤＳ−ＶＤＳ特性をシミュレートしたものである。
【００４４】
本発明のシミュレーションモデルは、ＳＰＩＣＥに格納されたＢＳＩＭ３ｖ３等の基本シミュレーションモデルを利用するものである。従って、本発明のシミュレーションモデルにおけるパラメータセットは、ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出する、汎用のパラメータ抽出ソフトを用いて抽出された基本パラメータセットを利用するものである。
【００４５】
本発明のシミュレーションモデルでは、上記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットにおいて、移動度のパラメータＵ０とそれ以外のパラメータを分離して扱う。移動度以外のパラメータは、電流低下のないゲート幅のＩＤＳ−ＶＤＳ特性から抽出された上記基本パラメータセットをそのまま用いる。一方、本発明のシミュレーションモデルでは、ゲート幅Ｗに対応して、移動度のパラメータＵ０の値のみを、上記パラメータ抽出ソフトにより抽出されたパラメータ値からＩＤＳ−ＶＤＳ特性に合わせて設定変更するものである。
【００４６】
図１の下のグラフにおけるシミュレーション値は、上のグラフのＩＤＳ−ＶＤＳ特性から抽出された移動度以外のパラメータをそのまま用い、移動度のパラメータＵ０の値のみを、Ｕ０＝４３０からＵ０＝３７３に設定変更してシミュレートしたものである。Ｗ＝１０μｍのパラメータセットと全く同じパラメータセットでシミュレートした図５の下のグラフと異なり、図１の下のグラフでは、図中の全ての電圧ＶＧＳについて、シミュレーション値と実測値をほぼ一致させることができた。また、図１の下のグラフでは、図６の下のグラフと異なり、パラメータセットの全てのパラメータを変更することなく、移動度のパラメータＵ０の値のみを変更設定するだけで、シミュレーション値と実測値をほぼ一致させることができた。
【００４７】
上記した本発明のシミュレーションモデルでは、ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出する、汎用のパラメータ抽出ソフトを利用することができる。このパラメータ抽出ソフトを用いて、発熱による電流低下のないゲート幅Ｗの小さいＭＯＳ型トランジスタの電流−電圧（ＩＤＳ−ＶＤＳ）特性に適合させるようにして、基本パラメータセットを抽出する。基本パラメータセットを用いて、移動度Ｕ０の値のみを別の値に適宜設定するだけで、発熱による電流低下が起きるゲート幅Ｗの大きな種々のＭＯＳ型トランジスタのＩＤＳ−ＶＤＳ特性に適合させることができる。
【００４８】
従って、上記シミュレーションモデルは、ＳＰＩＣＥに用いるＭＯＳ型トランジスタのシミュレーションモデルであって、ゲート幅の大きいＭＯＳ型トランジスタにも適用でき、ゲート幅の異なる複数のＭＯＳ型トランジスタのパラメータセットを、移動度Ｕ０の値のみを適宜設定するだけで容易に準備することのできるシミュレーションモデルとなっている。
【００４９】
上記したように、本発明のシミュレーションモデルについては、ＳＰＩＣＥに格納された基本シミュレーションモデルが、近年最も多用されているＢＳＩＭ３ｖ３である場合にも有効で、広範囲のＭＯＳ型トランジスタを含む回路のシミュレーションに適用することができる。また上記シミュレーションモデルは、ゲート幅Ｗが１０μｍより大きく、発熱による電流低下が起きて、ＢＳＩＭ３ｖ３等の基本パラメータセットを用いたシミュレーション値がＩＤＳ−ＶＤＳ特性の実測値に適合しない場合に有効である。特に、上記シミュレーションモデルは、ＭＯＳ型トランジスタが発熱による電流低下が大きい高耐圧ＣＭＯＳトランジスタ（ＨＶＣＭＯＳ）である場合にも適用することができる。
【００５０】
上記した本発明のシミュレーションモデルに関するＳＰＩＣＥパラメータ抽出フローをまとめると、図２のようになる。
【００５１】
図２は、ゲート幅Ｗが異なるＭＯＳ型トランジスタを幾つか含む回路のシミュレーションにあたって、回路のシミュレーション前の準備作業である本発明のシミュレーションモデルに関するＳＰＩＣＥパラメータ抽出フローと、抽出されたパラメータセットの例を示している。
【００５２】
図２に示す本発明のシミュレーションモデルに関するＳＰＩＣＥパラメータ抽出フローでは、最初に、ステップＳ１に示すように、ＭＯＳ型トランジスタのゲート幅Ｗのサイズ毎にＩＤＳ−ＶＤＳ特性を測定する。
【００５３】
次に、ステップＳ２に示すように、
発熱による電流低下のないＷのサイズ、即ち、小さいＷのサイズ群（Ｗ１、Ｗ２、Ｗ３とする）で、ＩＤＳ−ＶＤＳ特性に適合させて、ＳＰＩＣＥパラメータを抽出する。
【００５４】
次に、ステップＳ３に示すように、抽出したＳＰＩＣＥパラメータから、移動度Ｕ０のパラメータ値（Ｕ０１）を除いて、
共通パラメータセットＰ０として登録する。移動度のパラメータ値（Ｕ０１）は、別に設けた対応テーブルのゲート幅ＷのサイズＷ１、Ｗ２、Ｗ３に対応する位置に登録に登録する。
【００５５】
次に、ステップＳ４に示すように、サイズ群（Ｗ１、Ｗ２、Ｗ３）より大きいＷ（Ｗ４とする）のトランジスタ、即ち、発熱による電流低下のあるトランジスタについて、上記共通パラメータセットＰ０を用いて、移動度Ｕ０を適宜設定し、そのＩＤＳ−ＶＤＳ特性に適合させる。
【００５６】
次に、ステップＳ５に示すように、適合した移動度Ｕ０のパラメータ値（Ｕ０４とする）を、対応テーブルにおけるサイズＷ４に対応する位置に登録する。
【００５７】
次に、ステップＳ６に示すように、同様に、サイズ群（Ｗ１、Ｗ２、Ｗ３）より大きい他のＷ（Ｗ５、Ｗ６、・・・とする）について、個別に、ＩＤＳ−ＶＤＳ特性に適合させて、適合した移動度のパラメータ値Ｕ０５、Ｕ０６、・・・を、対応テーブルにおけるサイズＷ５、Ｗ６、・・・に対応する位置に登録する。
【００５８】
以上で、ゲート幅の異なる複数のＭＯＳ型トランジスタを含む回路のシミュレーション前の準備作業である、本発明のシミュレーションモデルに関するＳＰＩＣＥパラメータ抽出作業が終了する。
【００５９】
本発明の回路のシミュレーション方法は、ゲート幅の異なる複数のＭＯＳ型トランジスタを含む回路の回路シミュレータ（ＳＰＩＣＥ）によるシミュレーション方法であって、少なくとも一つの前記ＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットとして、前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなるパラメータセットを用いることを特徴としている。
【００６０】
図３は、本発明による回路のシミュレーション方法を示す図である。
【００６１】
図３に示す本発明の回路のシミュレーション方法では、最初に、ステップＳ１に示すように、図の左にあるパラメータセットのテーブルを基にして、回路に含まれる複数のＭＯＳ型トランジスタについて、Ｗのサイズ別に対応したパラメータセットを入力する。
【００６２】
次に、ステップＳ２に示すように、ＳＰＩＣＥによる回路のシミュレーションを行う。
【００６３】
以上で、ゲート幅の異なる複数のＭＯＳ型トランジスタを含む回路のシミュレーションが終了する。
【００６４】
図３に示す回路のシミュレーション方法では、図の左側に示す図２のフローに従って得られた共通パラメータセットＰ０と対応テーブルからなるパラメータセットのテーブルを用い、図の右側に示すフロー図に従ってＳＰＩＣＥによる回路のシミュレーションを行う。図３の回路のシミュレーション方法では、上記したように、本発明のシミュレーションモデルを用いることで、回路に含まれる各ゲート幅のＭＯＳ型トランジスタに対応したシミュレート前のパラメータセットの準備作業が容易になっている。
【００６５】
図３では、移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットを、基本パラメータセットから移動度Ｕ０のパラメータ値のみを除いた共通パラメータセットＰ０と、ＭＯＳ型トランジスタの各ゲート幅Ｗ（Ｗ４，Ｗ５，Ｗ６，・・・）とそれに対応する設定変更された移動度Ｕ０のパラメータ値（Ｕ０４，Ｕ０５，Ｕ０６，・・・）からなる対応テーブルとして、ＳＰＩＣＥによる回路のシミュレーションの前に、予め準備しておくことができる。回路のシミュレーション時には、共通パラメータセットＰ０と各ゲート幅Ｗに対応する設定変更された移動度Ｕ０のパラメータ値を組み合わせたものを、各ＭＯＳ型トランジスタのパラメータセットとして使用し、これら各ゲート幅ＷのＭＯＳ型トランジスタを含む回路のシミュレーションを行う。
【００６６】
また、図４は、別のシミュレーション方法を示す図である。
【００６７】
図４は、図３と同じ回路シミュレーションフローとなっているが、用いるパラメータセットのテーブルが異なっている。
【００６８】
図４では、移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットを、基本パラメータセットから移動度Ｕ０のパラメータ値のみを除いた共通パラメータセットＰ０と、設定変更された移動度Ｕ０のパラメータ値を与えるゲート幅Ｗの関数Ｆ（Ｗ）として、ＳＰＩＣＥによる回路のシミュレーションの前に、予め準備しておくものである。
【００６９】
これによれば、回路に含まれる各ゲート幅Ｗ（Ｗ４，Ｗ５，Ｗ６，・・・）のＭＯＳ型トランジスタの全てについて、移動度Ｕ０のパラメータ値を適宜設定変更してＩＤＳ−ＶＤＳ特性の実測値に合わせ込む必要がなくなる。数点のゲート幅Ｗ（例えば、Ｗ４，Ｗ５）のＭＯＳ型トランジスタ試料で上記設定変更された移動度Ｕ０のパラメータ値を与えるゲート幅Ｗの関数Ｆ（Ｗ）を作成し、他のゲート幅Ｗ（Ｗ６，・・・）のＭＯＳ型トランジスタについては、上記関数Ｆ（Ｗ）を用いて設定変更される移動度Ｕ０のパラメータ値を外挿することができる。これにより、シミュレートする回路がゲート幅Ｗの異なるＭＯＳ型トランジスタを多数含む場合において、各ＭＯＳ型トランジスタに関するパラメータセットの準備作業を大幅に簡略化することができる。
【００７０】
尚、上述した図１〜図４に示す本発明のＭＯＳ型トランジスタのシミュレーションモデルおよびそれを用いた回路のシミュレーション方法は、いずれも、移動度のパラメータ値を適合させる電流−電圧特性として、実測によって得られた電流−電圧（ＩＤＳ−ＶＤＳ）特性を用いたものである。しかしながらこれに限らず、移動度のパラメータ値を適合させる電流−電圧特性として、計算時間は要するものの発熱を含めた正確なシミュレーション結果が得られる、デバイスシミュレータによるシミュレーション値であってもよい。
【図面の簡単な説明】
【００７１】
【図１】本発明のシミュレーションモデルによるシミュレーション値と実測値を比較したものである。
【図２】回路のシミュレーション前の準備作業である本発明のシミュレーションモデルに関するＳＰＩＣＥパラメータ抽出フローと、抽出されたパラメータセットの例を示す図である。
【図３】本発明の回路のシミュレーション方法を示す図である。
【図４】本発明の別のシミュレーション方法を示す図である。
【図５】従来のシミュレーションモデルによるシミュレーション値と実測値を比較したものである。
【図６】従来のシミュレーションモデルによるシミュレーション値と実測値を比較したものである。
【図７】回路のシミュレーション前の準備作業である従来のＳＰＩＣＥパラメータ抽出フローと、抽出されたパラメータセットの例を示す図である。
【図８】図７のフローに従って得られたパラメータセットのテーブルと、ＳＰＩＣＥによる従来の回路のシミュレーションフローを示す図である。
【符号の説明】
【００７２】
Ｗ ゲート幅
Ｌ ゲート長
Ｕ０ 移動度
Ｐ１，Ｐ４，Ｐ５，Ｐ６ パラメータセット
Ｐ０ （移動度Ｕ０を除いた）共通パラメータセット
【特許請求の範囲】
【請求項１】
回路シミュレータ（ＳＰＩＣＥ）に用いるＭＯＳ型トランジスタのシミュレーションモデルであって、
前記シミュレーションモデルのパラメータセットが、
前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、
前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなることを特徴とするシミュレーションモデル。
【請求項２】
前記電流−電圧特性が、実測値であることを特徴とする請求項１に記載のシミュレーションモデル。
【請求項３】
前記電流−電圧特性が、デバイスシミュレータによるシミュレーション値であることを特徴とする請求項１に記載のシミュレーションモデル。
【請求項４】
前記ゲート幅が、１０μｍより大きいことを特徴とする請求項１乃至３のいずれか一項に記載のシミュレーションモデル。
【請求項５】
前記基本シミュレーションモデルが、ＢＳＩＭ３ｖ３であることを特徴とする請求項１乃至４のいずれか一項に記載のシミュレーションモデル。
【請求項６】
前記ＭＯＳ型トランジスタが、高耐圧ＣＭＯＳトランジスタであることを特徴とする請求項１乃至５のいずれか一項に記載のシミュレーションモデル。
【請求項７】
ゲート幅の異なる複数のＭＯＳ型トランジスタを含む回路の回路シミュレータ（ＳＰＩＣＥ）によるシミュレーション方法であって、
少なくとも一つの前記ＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットとして、
前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、
前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなるパラメータセットを用いることを特徴とするシミュレーション方法。
【請求項８】
前記電流−電圧特性が、実測値であることを特徴とする請求項７に記載のシミュレーション方法。
【請求項９】
前記電流−電圧特性が、デバイスシミュレータによるシミュレーション値であることを特徴とする請求項７に記載のシミュレーション方法。
【請求項１０】
前記移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタのゲート幅が、１０μｍより大きいことを特徴とする請求項７乃至９のいずれか一項に記載のシミュレーション方法。
【請求項１１】
前記基本シミュレーションモデルが、ＢＳＩＭ３ｖ３であることを特徴とする請求項７乃至１０のいずれか一項に記載のシミュレーション方法。
【請求項１２】
前記ＭＯＳ型トランジスタが、高耐圧ＣＭＯＳトランジスタであることを特徴とする請求項７乃至１１のいずれか一項に記載のシミュレーション方法。
【請求項１３】
前記移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットを、
前記基本パラメータセットから、前記移動度のパラメータ値のみを除いた共通パラメータセットと、
前記ＭＯＳ型トランジスタの各ゲート幅とそれに対応する前記設定変更された移動度のパラメータ値からなるテーブルとして、
前記ＳＰＩＣＥによる回路のシミュレーションの前に、予め準備しておくことを特徴とする請求項７乃至１２のいずれか一項に記載のシミュレーション方法。
【請求項１４】
前記移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットを、
前記基本パラメータセットから、前記移動度のパラメータ値のみを除いた共通パラメータセットと、
前記設定変更された移動度のパラメータ値を与える前記ＭＯＳ型トランジスタのゲート幅の関数として、
前記ＳＰＩＣＥによる回路のシミュレーションの前に、予め準備しておくことを特徴とする請求項７乃至１２のいずれか一項に記載のシミュレーション方法。
【請求項１】
回路シミュレータ（ＳＰＩＣＥ）に用いるＭＯＳ型トランジスタのシミュレーションモデルであって、
前記シミュレーションモデルのパラメータセットが、
前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、
前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなることを特徴とするシミュレーションモデル。
【請求項２】
前記電流−電圧特性が、実測値であることを特徴とする請求項１に記載のシミュレーションモデル。
【請求項３】
前記電流−電圧特性が、デバイスシミュレータによるシミュレーション値であることを特徴とする請求項１に記載のシミュレーションモデル。
【請求項４】
前記ゲート幅が、１０μｍより大きいことを特徴とする請求項１乃至３のいずれか一項に記載のシミュレーションモデル。
【請求項５】
前記基本シミュレーションモデルが、ＢＳＩＭ３ｖ３であることを特徴とする請求項１乃至４のいずれか一項に記載のシミュレーションモデル。
【請求項６】
前記ＭＯＳ型トランジスタが、高耐圧ＣＭＯＳトランジスタであることを特徴とする請求項１乃至５のいずれか一項に記載のシミュレーションモデル。
【請求項７】
ゲート幅の異なる複数のＭＯＳ型トランジスタを含む回路の回路シミュレータ（ＳＰＩＣＥ）によるシミュレーション方法であって、
少なくとも一つの前記ＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットとして、
前記ＳＰＩＣＥに格納された基本シミュレーションモデルのパラメータセットを抽出するパラメータ抽出ソフトにより抽出された基本パラメータセットにおいて、
前記ＭＯＳ型トランジスタのゲート幅に対応して、前記ＭＯＳ型トランジスタの移動度のパラメータ値のみが、前記パラメータ抽出ソフトにより抽出されたパラメータ値から、前記ＭＯＳ型トランジスタのドレイン−ソース間における電流−電圧特性に合わせて、設定変更されてなるパラメータセットを用いることを特徴とするシミュレーション方法。
【請求項８】
前記電流−電圧特性が、実測値であることを特徴とする請求項７に記載のシミュレーション方法。
【請求項９】
前記電流−電圧特性が、デバイスシミュレータによるシミュレーション値であることを特徴とする請求項７に記載のシミュレーション方法。
【請求項１０】
前記移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタのゲート幅が、１０μｍより大きいことを特徴とする請求項７乃至９のいずれか一項に記載のシミュレーション方法。
【請求項１１】
前記基本シミュレーションモデルが、ＢＳＩＭ３ｖ３であることを特徴とする請求項７乃至１０のいずれか一項に記載のシミュレーション方法。
【請求項１２】
前記ＭＯＳ型トランジスタが、高耐圧ＣＭＯＳトランジスタであることを特徴とする請求項７乃至１１のいずれか一項に記載のシミュレーション方法。
【請求項１３】
前記移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットを、
前記基本パラメータセットから、前記移動度のパラメータ値のみを除いた共通パラメータセットと、
前記ＭＯＳ型トランジスタの各ゲート幅とそれに対応する前記設定変更された移動度のパラメータ値からなるテーブルとして、
前記ＳＰＩＣＥによる回路のシミュレーションの前に、予め準備しておくことを特徴とする請求項７乃至１２のいずれか一項に記載のシミュレーション方法。
【請求項１４】
前記移動度のパラメータ値のみが設定変更されるＭＯＳ型トランジスタに関するシミュレーションモデルのパラメータセットを、
前記基本パラメータセットから、前記移動度のパラメータ値のみを除いた共通パラメータセットと、
前記設定変更された移動度のパラメータ値を与える前記ＭＯＳ型トランジスタのゲート幅の関数として、
前記ＳＰＩＣＥによる回路のシミュレーションの前に、予め準備しておくことを特徴とする請求項７乃至１２のいずれか一項に記載のシミュレーション方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【公開番号】特開２００６−１５６８１７（Ｐ２００６−１５６８１７Ａ）
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願番号】特願２００４−３４７１００（Ｐ２００４−３４７１００）
【出願日】平成１６年１１月３０日（２００４．１１．３０）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
【公開日】平成１８年６月１５日（２００６．６．１５）
【国際特許分類】
【出願日】平成１６年１１月３０日（２００４．１１．３０）
【出願人】（０００００４２６０）株式会社デンソー (27,639)
【Ｆターム（参考）】
[ Back to top ]