【課題】ビットセルのサイズを増大することなく低電圧書込動作を行うメモリを有する集積回路を提供する。
【解決手段】放電回路は、複数のメモリセルのそれぞれの電力供給電圧ノードと結合し、書込動作の第１の部分中に、選択した複数のメモリセルの電力供給電圧ノード上の電圧を第１の電力供給電圧から前記第１の電力供給電圧より低い所定の電圧に変更する。メモリセル電力供給多重化回路は、複数の各メモリセルの前記電力供給電圧ノードと結合し、第１の電力供給電圧を、書込動作中にメモリセルの選択した列の前記電力供給電圧ノードに供給するためのものであって、第１の電力供給電圧より高い第２の電力供給電圧を、書込動作中にすべての前記選択しなかった列の前記電力供給電圧ノードに供給する。 （もっと読む）

【課題】マスクセットのすべてまたはいくつかを交換することなく、トランジスタ特性をより所望の特性に変更することを可能にすること。
【解決手段】第１注入が基板に実行されて、複数のトランジスタが形成されるウェルが形成される。形成される複数のトランジスタの第１サブセットの各トランジスタが所定幅制限を満たす幅を有し、第２サブセットのトランジスタの各々が所定幅制限を満たさない幅を有する。第２注入は，第２サブセットのトランジスタが形成されるウェルの領域ではなく、第１サブセットのトランジスタが形成されるウェルの領域において実行される。トランジスタが形成され、第１サブセットのトランジスタの各々のチャネル領域は、第２注入を受け入れた基板の一部分に形成され、第２サブセットのトランジスタの各々のチャネル領域は、第２注入を受け入れなかった基板の一部分に形成される。 （もっと読む）

【課題】ウェイクアップユニットを有する半導体デバイスを提供する。
【解決手段】低電力モードを有する半導体デバイスは、インタフェースパッドに関連付けられるバッファ回路と、電力管理コントローラ（ＰＭＣ）と、デバイスの一部を低電力モードからウェイクアップさせるためのウェイクアップユニットとを含む。バッファ回路は低電力モードにおいて、ＰＭＣに関連付けられるパワー・オン・リセット（ＰＯＲ）信号をアサートすることによってディセーブルされる。ウェイクアップ信号はバッファ回路に関連付けられるアナログ電源から生成され、ウェイクアップユニットに提供される。 （もっと読む）

【課題】フィードバック経路において連続時間ＤＡＣまたは離散時間型ＤＡＣのいずれかを有するように構成可能なシグマデルタＡＤＣを提供する。
【解決手段】アナログ−デジタル変換器（ＡＤＣ）１０は、入力端子と出力端子とを有する連続時間フィルタ１４と、連続時間フィルタ１４の出力端子に結合された入力端子と、複数の出力端子とを有する量子化器１８と、量子化器１８の前記複数の出力端子に結合された複数の入力端子と、出力端子とを有する連続時間デジタル−アナログ変換器（ＤＡＣ）２０と、量子化器の前記複数の出力端子に結合された複数の入力端子と、出力端子とを有する離散時間型ＤＡＣ２４と、連続時間ＤＡＣ２０の出力端子に結合された第１の入力端子と、離散時間型ＤＡＣ２４の出力端子に結合された第２の入力端子と、連続時間フィルタの入力端子に結合された出力端子とを有するスイッチ２６と、を備える。 （もっと読む）

【課題】ＭＥＭＳの製造における応力を軽減する。
【解決手段】ＭＥＭＳ１２は、ＭＥＭＳの上方に支持層を形成することによって部分的にボンディングウェハに取付けられる。第１共晶層は支持層の上方に形成される。応力を軽減するために、第１共晶層はセグメント２４、２６、２８、３０にパターン化される。第２共晶層３４はボンディングウェハの上方に形成される。共晶接合がセグメントおよび第２共晶層で形成され、ボンディングウェハがＭＥＭＳに取付けられる。 （もっと読む）

【課題】改良されたＥＳＤ保護デバイスおよび該動作方法が、必要とされる。
【解決手段】集積回路ＥＳＤ保護回路２７０は、ゲートダイオード２７１および出力バッファＭＯＳＦＥＴ２７２を含有する組合せデバイスとともに形成される。第１導電性タイプのボディタイフィンガ３０７は、基板３０１、３０２に形成され、複数のダイオードポリフィンガ２３１、２３２を用いて第２導電性タイプ３１０のドレイン領域から分離される。複数のダイオードポリフィンガ２３１、２３２は、出力バッファＭＯＳＦＥＴ２７２を形成する複数のポリゲートフィンガ２０４、２０５と交互配置される。 （もっと読む）

【課題】半導体ダイ上に相互接続部又はボンドパッドなどのフィーチャ構造を電気めっきする方法を提供する。
【解決手段】方法は半導体基板の上方に複数のヒューズ（２０８）を形成する工程と、半導体基板の上方の複数の相互接続層（４００〜４０８）と、該複数の相互接続層の上面の複数の相互接続パッド（５０２）とを形成する工程と、を含む。シールリング（２０２）が、半導体基板（３０２）と、前記複数の相互接続パッド（５０２）と、前記複数のヒューズ（２０８，３２０）とに形成された能動回路を包囲する。各ヒューズ（２０８，３２０）は、対応する相互接続パッド（５０２）とシールリング（２０２）とに電気的に接続される。各ヒューズ（２０８）が導通状態にあるとき、該ヒューズは対応する相互接続パッド（５０２）をシールリング（２０２）に電気的に接続する。 （もっと読む）

【課題】ＣＤＭＡ受信機を使用した、トーンベースの非ＣＤＭＡ信号の検出装置を提供する。
【解決手段】ＣＤＭＡ受信機１００は、ＧＳＭ（登録商標）信号の一部であるＦＣＣＨ信号に関係付けるようにデジタルフィルタのタップ重み１０８、１１０、１１２、１１４をプログラムすることによって、ＧＳＭトーンベース信号の存在を検出することができる。タップ重みの値と受信信号との間の相関が閾値を満たした場合、受信機は、ＧＳＭ信号が存在するという指示を生成する。デジタルフィルタを用いて受信信号の相関を求めること、相当するパワー値を求めること、信号強度を求めること、および周波数オフセットを推定すること、に基づいて、信号検出を改善するための後処理をデジタルフィルタの出力に関して実施することができる。 （もっと読む）

【課題】データプロセッサ内での分岐先バッファのアドレス指定を提供することを目的とする。
【解決手段】データプロセッサ（１０または１２）は、ウェイにグループ化された複数の分岐先バッファ（ＢＴＢ）エントリを有する分岐先アドレスを含む。ウェイの１つのＢＴＢエントリは短タグアドレスを含み、ウェイの別のもののＢＴＢエントリは完全タグアドレスを含む。 （もっと読む）

【課題】システムメモリへのデータの書き込みの際の遅延を減少させる方法およびシステムを提供する。
【解決手段】システムメモリの領域のユニークなセクションに各々関連する複数のキャッシュ線に対応する状態インジケータは、キャッシュ線が関連するセクションにそのキャッシュ線に格納されているデータを書き込む候補であることを示すダーティ指示を含む。ダーティ指示を含む状態インジケータの数を判定し、判定したダーティ指示の数が閾値を超える場合、キャッシュ線を選択し、そのキャッシュ線に格納されているデータをシステムメモリの領域の関連するセクションに書き込み、対応する状態インジケータにクリーン指示を格納する。クリーン指示によって、キャッシュ線がシステムメモリの領域の関連するセクションにそのキャッシュ線に格納されているデータを書き込む候補でないことが識別される。 （もっと読む）