半導体ダイ上にフィーチャをめっきするためのヒューズバス
【課題】半導体ダイ上に相互接続部又はボンドパッドなどのフィーチャ構造を電気めっきする方法を提供する。
【解決手段】方法は半導体基板の上方に複数のヒューズ（２０８）を形成する工程と、半導体基板の上方の複数の相互接続層（４００〜４０８）と、該複数の相互接続層の上面の複数の相互接続パッド（５０２）とを形成する工程と、を含む。シールリング（２０２）が、半導体基板（３０２）と、前記複数の相互接続パッド（５０２）と、前記複数のヒューズ（２０８，３２０）とに形成された能動回路を包囲する。各ヒューズ（２０８，３２０）は、対応する相互接続パッド（５０２）とシールリング（２０２）とに電気的に接続される。各ヒューズ（２０８）が導通状態にあるとき、該ヒューズは対応する相互接続パッド（５０２）をシールリング（２０２）に電気的に接続する。
【解決手段】方法は半導体基板の上方に複数のヒューズ（２０８）を形成する工程と、半導体基板の上方の複数の相互接続層（４００〜４０８）と、該複数の相互接続層の上面の複数の相互接続パッド（５０２）とを形成する工程と、を含む。シールリング（２０２）が、半導体基板（３０２）と、前記複数の相互接続パッド（５０２）と、前記複数のヒューズ（２０８，３２０）とに形成された能動回路を包囲する。各ヒューズ（２０８，３２０）は、対応する相互接続パッド（５０２）とシールリング（２０２）とに電気的に接続される。各ヒューズ（２０８）が導通状態にあるとき、該ヒューズは対応する相互接続パッド（５０２）をシールリング（２０２）に電気的に接続する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は一般に半導体デバイスに関し、より詳細には、半導体デバイス用の相互接続パッドに電気めっきを施すことに関する。
【背景技術】
【０００２】
半導体ウエハ上に相互接続部又はボンドパッドなどのフィーチャ構造を電気めっきするには、ウエハの上面にめっき用のバスを付与し、めっきプロセスの完了後に除去する必要がある。このめっきバスの付与及び除去によって、追加のコストが生じる。
【０００３】
金−アルミニウム（Ａｕ−Ａｌ）ワイヤボンディングの置き換えが求められている。Ａｕ−Ａｕ及びＣｕ−Ａｕのボンディングを可能とするべく、ボンドパッド用のＯＰＭ（Ｏｖｅｒ Ｐａｄ Ｍｅｔａｌｌｕｒｇｙ）プロセスが開発された。個々のボンドパッドをめっきバスに接続する方法は得られておらず、また従来のパターン（電気）めっきプロセスは極めて高コストであるので、現在のところ、ＯＰＭ堆積は無電解めっきプロセスに限定されている。
【０００４】
特許文献１には、プログラム可能な相互接続層を有する半導体デバイスについて開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６，２２２，２１２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体ダイ上に相互接続部又はボンドパッドなどのフィーチャ構造を電気めっきする方法を提供する。
【課題を解決するための手段】
【０００７】
一態様では、該方法は、半導体基板の上方に複数のヒューズを形成する工程と、半導体基板の上方の複数の相互接続層と、該複数の相互接続層の上面の複数の相互接続パッドとを形成する工程と、シールリングを形成する工程と、を備える。シールリングは、半導体基板と、前記複数の相互接続パッドと、前記複数のヒューズとに形成された能動回路を包囲している。前記複数のヒューズの各ヒューズは、前記複数の相互接続パッドの対応する相互接続パッドとシールリングとに電気的に接続されている。前記複数のヒューズの各ヒューズが導通状態にあるとき、該ヒューズは対応する相互接続パッドをシールリングに電気的に接続する。
【図面の簡単な説明】
【０００８】
【図１】半導体ウエハの一実施形態の平面図。
【図２】一実施形態による図１のウエハの追加の詳細の部分平面図。
【図３】本発明の一実施形態による製造の一フェーズの後のウエハの側部分断面図。
【図４】製造の他の数フェーズ後の図３のウエハの部分側面図。
【図５】製造の別のフェーズ後の図４のウエハの部分側面図。
【図６】製造の別のフェーズ後の図５のウエハの部分側面図。
【図７】製造の別のフェーズ後の図６のウエハの部分側面図。
【図８】製造の別のフェーズ後の図７のウエハの部分側面図。
【図９】製造の別のフェーズ後の図８のウエハの部分側面図。
【図１０】製造の別のフェーズ後の図４のウエハの別の実施形態の側部分断面図。
【図１１】製造の別のフェーズ後の図４のウエハの別の実施形態の側部分断面図。
【図１２】製造の別のフェーズ後の図１１のウエハの部分平面図。
【図１３】図２〜１２のウエハにおいて用いられることの可能なヒューズの一実施形態のトップダウンレイアウトの概略図。
【発明を実施するための形態】
【０００９】
この説明は、本発明の例示となることを意図するものであり、限定と捉えられるものではない。
シールリング又は他の連続的なダイ又はウエハ構造と、ダイの上面上の個々のボンドパッドとの間のヒューズめっきバス接続の実施形態を開示する。一実施形態は、シールリング構造の近くのウエハの能動層におけるポリシリコンヒューズを含む。シールリングの接点は、ポリヒューズの第１の端部に直接接続される。最上パッド導体層に電気的に結合された金属／ビアスタックは、ヒューズリンクの第２の端部に接続される。この金属／ビアスタックは、ボンドパッドフットプリントとシールリングとの間に配置されてもよく、ボンドパッドの直下に配置されてもよい。ウエハ上の複数のダイのシールリングが、スクライブストリート又はライン（後でソーイングプロセス中に除去される）に配置される共通の金属トレースに対する電気接続を介してひとまとめにされてもよい。
【００１０】
めっき用の電流は、スクライブストリートにおける共通の金属トレース、シールリング、ポリヒューズ、金属スタックを通じて、ボンドパッドに流れる。めっきプロセスが完了すると、めっきプロセスに用いられたのよりも大きな電流を用いて、ヒューズを過熱させ溶断することによって、ヒューズをブローする（飛ばす）ことが可能である。そのようにして、ボンドパッドに電気的にめっきし、次いで、めっきバスから絶縁することが可能である。ヒューズの溶断プロセスはウエハプローブ試験中に実行可能であり、その際、必要な総電流をさらに制限するように、ヒューズの溶断プロセスのステージやシーケンスを設定可能である。
【００１１】
図１には、半導体ウエハ１００の一実施形態の平面図を示す。半導体ウエハ１００の上には複数の集積回路（ＩＣ）ダイ１０２が形成されている。図１には、ＩＣダイ１０２とウエハ１００の環状の縁の周囲の未使用部分とを区別するために、ＩＣダイ１０２を斜線のハッチングによって示す。めっきトレース１０４は、ウエハ１００上のグリッドパターンにおける各ＩＣダイ１０２の縁の周囲に形成されたシールリング１０８に接続されている。各トレース１０４の端部は、縁ビード領域１０６の中へ、また縁ビード領域１０６を越えてウエハ１００の縁まで延びることが可能である。当技術分野において知られているプロセス及び用具を用いて誘電体材料を選択的に除去することによって、縁ビード領域１０６において金属相互接続層を露出させることが可能である。図２を参照すると、一実施形態による図１におけるウエハ１００の領域Ｂによって描写される部分のさらなる詳細の部分平面図が示されている。４つのＩＣダイ１０２の交差におけるコーナー部分は、シールリング２０２と、シンギュレーション（個片化）パス２０４と、スクライブストリート２０６と、ヒューズ２０８と、相互接続パッド２１０と、能動領域２１２と、シールリング相互接続部２１４とを有する。
【００１２】
シールリング２０２は、ＩＣダイ１０２の周辺部のまわりに配置されており、プロセスの歩留まりに影響を与えるとともにＩＣダイ１０２の製造後のＩＣダイ１０２の性能に影響を与える汚染イオンから、ＩＣダイ１０２の縁を封止している。加えて、シールリング２０２は、ウエハ２００の基板（図示せず）に接地されている。別の実施形態では、シールリング２０２はウェル注入部（図示せず）を通じて基板に接続される。シンギュレーションパス２０４は、スクライブストリート２０６における破線によって示されており、ＩＣダイ１０２同士を互いから分離するためにソー及び／又はレーザが用いられ得る位置を示す。
【００１３】
ＩＣダイ１０２の能動領域２１２は、シールリング２０２の周辺部の内側の破線によって輪郭を描かれており、半導体デバイスの機能のために用いられる回路（図示せず）を含む。例えば、能動領域２１２は、論理又はメモリ機能に用いられる回路を含んでよい。相互接続パッド２１０は、能動領域２１２において回路に結合され、通常、能動領域２１２の内側周辺部のまわりに１つ以上の行として配置される。ヒューズ２０８の各々は、対応する相互接続パッド２１０とシールリング２０２との間に接続される。各シールリング相互接続部２１４の１つの端部は第１のシールリング２０２に結合され、シールリング相互接続部２１４の別の端部はスクライブストリート２０６を跨いで別のシールリング２０２に結合される。シールリング２０２は、このようにして、シールリング相互接続部２１４によって直接的又は間接的に互いに相互接続される。
【００１４】
図３は、本発明の一実施形態による製造の一フェーズの後のウエハ２００の側部分断面図である。スクライブストリート２０６と、第１、第２の能動領域２１２との輪郭は、垂直な破線によって示されている。ウエハ２００は、基板３０２の上方に形成された誘電体層３１４と、ゲート電極３０４及び接点（コンタクト）３０６を有するトランジスタと、ヒューズ２０８，３２０とを備える。ゲート接点３０６、導電性ビア３０８，３１０，３１２，３１６，３１８を含む電気的な相互接続は、誘電体層３１４を通じて、対応する構成要素まで形成される。これについてさらに本明細書において説明する。ゲート電極３０４は、能動領域２１２に含まれ得る様々な種類の能動回路のうちの１つの一例として示されている。基板３０２は、能動領域２１２を有するバルクシリコン基板などの任意の適切なシリコン又はＳＯＩ（シリコン・オン・インシュレータ）基板、ヒ化ガリウム基板であってよい。
【００１５】
ヒューズ２０８，３２０の第１の端部の部分は、それぞれの能動領域２１２に配置され、ヒューズ２０８，３２０の第２の端部の部分は、それぞれの能動領域２１２とスクライブストリート２０６との間に配置される。ビア３０８は第１の能動領域２１２の内側においてヒューズ２０８に結合される一方、１対のビア３１０は第１の能動領域２１２とスクライブストリート２０６との間においてヒューズ２０８に結合される。別のビア（図示せず）は第２の能動領域２１２の内側においてヒューズ３２０に結合される一方、１対のビア３１８は第２の能動領域２１２とスクライブストリート２０６との間においてヒューズ３２０に結合される。追加の層が基板３０２上に形成されるとき、ビア３１０は第１のシールリング２０２（図２）の一部を形成し、ビア３１２は第１のＩＣダイ１０２用のクラック停止部の一部を形成する。同様に、ビア３１８は第２のシールリング２０２（図２）の一部を形成し、別のビア３１６は第２のＩＣダイ１０２用のクラック停止部の一部を形成する。
【００１６】
図４は、複数（Ｎ）の相互接続層４００を形成することを含む製造の他の数フェーズ後の図３のウエハの部分側面図である。図４には、詳細に示してはいないが、金属相互接続層４０２及びビア層４０４と同様に形成できる交互の金属相互接続層及びビア層が含まれる。一実施形態では、金属相互接続部及びビア層の導電性部分は、銅を含む。別の実施形態では、金属相互接続層の導電性部分はアルミニウムを含み、ビア層の導電性部分はタングステンを含む。隣接した複数の金属相互接続層の導電性部分の間に任意数のビアが形成されてよい。
【００１７】
スタックビア３０６，３０８，３１０，３１２，３１６，３１８は、相互接続層４００の誘電体層やビア層４０４，４０８を通じて垂直に形成される。示した実施形態では、層４０２は、能動領域２１２においてスタックビア３０８に結合された金属相互接続部４１０を含む。能動領域２１２とスクライブストリート２０６との間の領域において、層４０２は、１対のスタックビア３１０に結合された金属相互接続部４１８と、ビアスタック３１２に結合された金属相互接続部４２２と、スタックビア３１６に結合された金属相互接続部４３４と、１対のスタックビア３１８に結合された金属相互接続部４３８とをさらに含む。
【００１８】
層４０６は、能動領域２１２においてスタックビア３０８に結合された金属相互接続部４１４を含む。能動領域２１２とスクライブストリート２０６との間の領域において、層４０６は、スタックビア３１０に結合された金属相互接続部４２０と、スタックビア３１２に結合された金属相互接続部４２４と、スタックビア３１６に結合された金属相互接続部４３６と、スタックビア３１８に結合された金属相互接続部４４０とをさらに含む。
【００１９】
これに加えて、層４０６は、スクライブストリート２０６において第１、第２の金属相互接続部４２６，４３０を含む。層４０８はビア４２７，４２８，４３２，４３３を含み、それらのビアは、層４０６において、それぞれの金属相互接続部４２６，４３０に結合されている。金属相互接続部４２６、ビア４２７，４２８は、シールリング相互接続部２１４（図２）用の第１のスクライブストリート接点４２９を形成する。金属相互接続部４３０、ビア４３２，４３３は、シールリング相互接続部２１４用の第２のスクライブストリート接点４３５を形成する。
【００２０】
このようにして、ヒューズ２０８と金属相互接続部４１０，４１４との間に結合されたスタックビア３０８と、金属相互接続部４１４に結合された１対のビア４１６とによって、能動領域２１２にめっきバス部分４１７が形成される。めっきバス部分４１７は、能動領域２１２におけるヒューズ２０８の第１の端部の部分に相互接続パッド２１０（図２）を結合する。ＩＣダイ１０２の他の相互接続パッド用に、能動領域２１２に追加のめっきバス部分４１７が形成されるが、図面には示していない。さらに、他のＩＣダイ１０２用にも能動領域２１２にめっきバス部分４１７が形成され得るが、図面には示していない。
【００２１】
第１の縁シール４２１は、層３１４においてヒューズ２０８に接続され、層４００，４０４，４０８を通じて延びる一対のスタックビア３１０によって、第１の能動領域２１２とスクライブストリート２０６との間の領域に形成される。この一対のスタックビア３１０は、それぞれの層４０２，４０６における金属相互接続部４１８，４２０にさらに接続される。
【００２２】
このようにして、誘電体層３１４の下部から誘電体層４０８の上部まで延び、それぞれの導体層４０２，４０６において金属相互接続部４２２，４２４に結合されているスタックビア３１２によって、縁シール４２１とスクライブストリート２０６との間の領域に第１のクラック停止部４２５が形成される。
【００２３】
第２の縁シール４４２は、このようにして、誘電体層３１４においてヒューズ３２０に接続され、層４００，４０４，４０８を通じて延びる一対のスタックビア３１８によって、第２の能動領域２１２とスクライブストリート２０６との間の領域に形成される。この一対のスタックビア３１８は、それぞれの層４０２，４０６における金属相互接続部４３８，４４０にさらに接続される。
【００２４】
このようにして、誘電体層３１４の下部から誘電体層４０８の上部まで延び、それぞれの導体層４０２，４０６において金属相互接続部４３４，４３６に結合されているスタックビア３１６によって、縁シール４４２とスクライブストリート２０６との間の領域に第２のクラック停止部４３７が形成される。
【００２５】
シールリング２０２は、それぞれの能動領域２１２の周辺部を包囲しており、それぞれの縁シール４２１，４４２、随意ではクラック停止部４２５，４３７を含むことが可能である。ウエハ１００上の２つの隣接したＩＣダイ１０２用の例示的なシールリング２０２について記載したが、それぞれのＩＣダイ１０２の能動領域２１２へ湿気が入り込むのを防止するべく、またヒューズ２０８，３２０に導電性相互接続部を提供するべく、ＩＣダイ１０２の周辺部のまわりに追加のシールリング２０２が形成される。それぞれのＩＣダイ１０２が個片化される（例えば、ソー又はレーザによって）ときに生成されるクラックが能動領域２１２へ入り込むのを防止するべく、追加のクラック停止部４２５，４３７が形成されてもよい。
【００２６】
図５は、能動領域２１２においてめっきバス部分４１７のビア４１６の上方に導電性相互接続パッド５０２が形成される製造の別のフェーズ後の図４のウエハの部分側面図である。同じプロセス中、めっきバス接点５０４，５０８がそれぞれのシールリング２０２、ビア４２７，４３３の上方に形成され、またシールリング相互接続部５０６がビア４２８，４３２の上方に形成される。これによって、シールリング２０２、ヒューズ２０８，３２０、めっきバス部分４１７及び相互接続パッド５０２が導通するように相互接続される。
【００２７】
次いで、パッシベーション層５１０が、誘電体層４０８、相互接続パッド５０２、めっきバス接点５０４，５０８、及びシールリング相互接続部５０６の上方に形成される。パッシベーション層５１０は、相互接続パッド５０２の一部及びめっきバス接点５０４，５０８の上方から除去されるが、シールリング相互接続部５０６の上方には残される。
【００２８】
図６は、従来の電気めっき法を用いて相互接続パッド５０２及びめっきバス接点５０４，５０８上に導体層６０２，６０４，６０６が形成される（又は電気めっきされる）製造の別のフェーズ後の図５のウエハの部分側面図である。一部の実施形態では、導体層６０２，６０４，６０６は、相互接続パッド５０２、及びめっきバス接点５０４，５０８に電気めっきすることによって形成される。電気めっきプロセス用の必要な電流を提供するべく、電位がシールリング２０２に印加される（図１のトレース１０４も参照）。この電気めっきプロセスを用いて、様々な実施形態において、Ｎｉ、Ｎｉ−Ａｕ、Ｎｉ−Ｐｄ−Ａｕ、Ｃｕ、Ｃｕ−Ｐｄ又は他の金属など、金属をめっきすることが可能である。電気めっき工具と接触させるための金属リングは、当業者に知られ一般に実施されているウエハ縁加工方法を用いるウエハファブプロセスによって形成することが可能である。相互接続パッド５０２及びシールリング２０２は、電気的に接続される。電気めっきプロセス中に用いられる電流は、ヒューズ２０８，３２０を溶断するのに必要な電流未満である。例えば、９０ｎｍのＣＭＯＳ技術については、１つの接点パッドに電気めっきを行うとき２〜１０μＡの範囲の電流が用いられる一方、ヒューズ２０８，３２０のブローには４０〜１５０ｍＡの範囲の電流が必要である。
【００２９】
図７は、導体層６０２に接触する試験プローブ７０２を通じて相互接続パッド５０２に電流が供給される製造の別のフェーズ後の図６のウエハの部分側面図である。ヒューズ２０８を通じて電流を流すことを可能とするグランド接続は、シールリング２０２における導体層６０４との接触によって形成可能である。この電流はヒューズ２０８を溶断するのに必要な電流よりも大きいので、ヒューズ２０８を故障させ、能動領域２１２の回路とシールリング２０２との間に開回路７０４を形成する。例えば、４５ｎｍのＣＭＯＳ技術では、幅０．１５μｍ、長さ１．０μｍの本体寸法を有するヒューズは、１．５ボルト、５マイクロ秒のパルスによって印可される１００ミリアンペアの電流によって溶断可能である。
【００３０】
図８は、ヒューズ３２０に接続された相互接続パッド（図示せず）に溶断電流が印加されたときの製造の別のフェーズ後の図７のウエハの部分側面図である。ヒューズ３２０の故障によって、それぞれの能動領域２１２の回路とシールリング２０２との間に開回路８０２が形成される。
【００３１】
溶断電流は、それぞれの導体層６０２を介して各相互接続パッド５０２に順々に印加されることが可能である。ヒューズ２０８，３２０を溶断するのに必要な電流量は、ＩＣダイ１０２上の能動回路を損傷させるのに必要な電流未満である。
【００３２】
図９は、ＩＣダイ１０２が個片化されてパッケージ化の準備ができている製造の別のフェーズ後の図８のウエハの部分側面図である。パッケージ化には、例えば、ＩＣダイ１０２をリードフレーム又は他のパッケージ基板（図示せず）に取り付け、導体層６０２とリードフレーム又は他のパッケージ基板上の導電性リードとの間にワイヤボンドを追加し、ＩＣダイ１０２を保護コーティングによりカプセル化することが含まれる。
【００３３】
図１０は、能動領域２１２においてめっきバス部分４１７のビア４１６の上方に導電性相互接続パッド５０２が形成される製造の別のフェーズ後の図６の別の実施形態のウエハの部分断面図である。同じプロセス中、めっきバス接点５０４，５０８がそれぞれのシールリング２０２、ビア４２７，４３３の上方に形成され、またシールリング相互接続部５０６がビア４２８，４３２の上方に形成される。これによって、シールリング２０２、ヒューズ２０８，３２０、めっきバス部分４１７及び相互接続パッド５０２を導通するように相互接続する。
【００３４】
次いで、パッシベーション層１００４が、誘電体層４０８と、相互接続パッド５０２、めっきバス接点５０４，５０８、及びシールリング相互接続部５０６を含む金属相互接続層１００２との上方に形成される。パッシベーション層１００４は、相互接続パッド５０２の一部の上方から除去されるが、めっきバス接点５０４，５０８及びシールリング相互接続部５０６の上方には残される。したがって、シールリング相互接続部５０６の表面は、めっきプロセス中に露出されない。シールリング相互接続部５０６の表面上の金属をめっきしないことの利点は、スクライブストリートに追加の金属が形成されないことである。スクライブストリートの金属によって、ウエハソーイングプロセス中にダイに損傷が与えられることがある。
【００３５】
次いで、相互接続パッド５０２に電気めっきすることによって、導体層１００６が相互接続パッド５０２上に形成されることが可能である。電気めっきプロセス用の必要な電流を提供するべく、直流電位がシールリング２０２に印加される。相互接続パッド５０２は、シールリング２０２に電気的に結合される。電気めっきプロセス中に用いられる電流は、ヒューズ２０８，３２０を溶断するのに必要な電流未満である。
【００３６】
電気めっきプロセスが完了すると、導体層１００６その他の相互接続パッド（図示せず）に接触するプローブ７０２（図７）などのウエハ試験プローブを通じて、相互接続パッド５０２に電流が印加される。この電流は、ウエハに印加される最大瞬間電流が制御されるように、順々に相互接続パッドに印加される。ヒューズ２０８を故障させ、能動領域２１２の回路とシールリング２０２との間に開回路を形成するべく、ヒューズ２０８を溶断するのに必要な電流よりも大きな電流が印可される。ヒューズ２０８を通じて電流を流すことを可能とするグランド接続は、介在するヒューズ２０８を通じてシールリングに結合されていないシールリング２０２に電気的に結合された別の相互接続パッドの導体層１００６との接触によって形成可能である。この試験及び続く誘導ヒューズ故障プロセスは、各ダイ１０２の各相互接続パッド／ヒューズの組み合わせについて反復される。次いで、先述のようにＩＣダイ１０２は個片化され、パッケージされることが可能である。
【００３７】
図１１は、相互接続パッド５０２の上方に金属相互接続部６０２が形成され、めっきバス接点５０４，５０８の上方に金属相互接続部６０４，６０６が形成され、シールリング相互接続部５０６の上方にスクライブストリートめっきバス接点１２０２が形成される製造の電気めっきフェーズの後の図６のウエハの別の実施形態の部分断面図である。
【００３８】
図１２は、連続したシールリング２０２に沿って所定間隔だけ離間して配置されているスクライブストリートめっきバス接点１２０２を示す図１のウエハの部分平面図である。めっきバス接点１２０２は、電気めっきプロセス中にウエハを通じてめっき電流を一様に印可するために複数の接点を提供する。
【００３９】
電気めっきプロセスが完了すると、ウエハに印加される最大瞬間電流が制御されるように、ヒューズ２０８を溶断するのに必要な電流より大きな電流が、図７のプローブ７０２などのウエハ試験プローブや他の相互接続パッド（図示せず）を介して導体層６０２に順々に印加される。スクライブストリートめっきバス接点１２０２へのグランド接続によってヒューズ２０８を通じて電流を流すことが可能である。この試験及び続く誘導ヒューズ故障プロセスは、各ダイ１０２の各相互接続パッド／ヒューズの組み合わせについて反復される。次いで、示したようにＩＣダイ１０２は個片化され、パッケージされることが可能である。
【００４０】
図１３は、図２〜１２のウエハにおいて用いられることの可能なヒューズ２０８の一実施形態のトップダウンレイアウトの図である。ヒューズ２０８は、第１の端部の部分１３０２と、中央部分１３０４と、第２の端部の部分１３０６とを含む。中央部分１３０４の断面は、端部１３０２，１３０６より狭い。第１、第２の端部１３０２，１３０６は、それぞれの接点３０８，３１０を有し、相互接続パッドめっきバス部分４１７と縁シールめっきバス部分４２１（図４）との間に電気接続を提供する。なお、６つの接点３１０と３つ接点３０８とが各電気接続を形成するように示しているが、任意の数及び形状の接点が電気接続を提供するために用いられることが可能である。例えば、別の実施形態では、１つ以上の端部の部分に対する電気接続は、バー状の接点によって形成されてよい。ヒューズ２０８は、自身を通じて十分に大きな電流を流すことによってブローされ、非導通状態に変化させられ、これによって端部１３０２，１３０６の間の電気接続が除去される。
【００４１】
以上、シールリング２０２と半導体デバイス用の電気めっきバスとしての相互接続パッド５０２〜５０８とに結合されたポリシリコンヒューズ２０８，３２０の形成及び使用のための方法及び構造が提供されたことが認められる。ヒューズ２０８，３２０の１つの端部は、それぞれの縁シール４２１，４４２に結合され、ヒューズ２０８，３２０の別の端部は、それぞれの相互接続パッド５０２に結合される。一実施形態では、ヒューズ２０８，３２０の１つの端部は、それぞれの縁シール４２１，４４２の下に配置され、ヒューズ２０８，３２０の別の端部は、それぞれの相互接続パッド５０２の下に配置される。したがって、ヒューズ２０８，３２０の追加は、ＩＣダイ１０２の寸法に影響を与えない。別の実施形態では、ヒューズ２０８，３２０の１つの端部は、それぞれの縁シール４２１，４２２に結合されるが、シールリング２０２の下には配置されない。さらに別の実施形態では、ヒューズ２０８，３２０の別の端部は、それぞれの相互接続パッド５０２に結合されるが、相互接続パッド５０２の下には配置されない。さらにまた別の実施形態では、ヒューズ２０８，３２０は、複数の相互接続層４００の１つの層内に形成されてもよい。
【００４２】
現在知られている電気めっきプロセスでは、本明細書に開示の方法及び構造においては不要となる数々の工程が用いられている。例えば、現在知られている方法では、ウエハを製造する工程、電気めっきバスを付与する工程、フォトレジストを付与する工程、露出する工程、電気めっきが行われる要素を現像する工程、その要素に電気めっきする工程、フォトレジストを剥がす工程、めっきバスを除去する工程、ウエハの電気接続及び機能を試験する工程、及びＩＣダイを個片化する工程が含まれる。
【００４３】
対照的に、本開示の電気めっきプロセスの実施形態は、シールリング２０２に結合されたヒューズ２０８，３２０を有するウエハを製造する工程、露出した要素に電気めっきする工程、電気めっきした要素に結合されたヒューズ２０８，３２０をブローするために電流を流す工程、ウエハ上のＩＣダイの電気接続及び機能を試験する工程、及び、個々のＩＣダイへウエハを個片化する工程を含む。新規なヒューズ付き電気めっきバス構造の実施形態は、現在実施されている能動回路及びシールリング２０２を形成するために必要とされるのと同じプロセスを用いて製造可能であり、ＩＣダイ上に追加の領域を必要としない。相互接続パッド５０２に電気めっきされた後でヒューズをブローする新規なプロセスによって、能動回路及び相互接続パッド５０２はシールリング２０２から切断される。したがって、本明細書に開示の構造及び方法の実施形態によって、電気めっきに関連したプロセスの工程及びコストの大半を除去しつつ電気めっきを行うという利点が提供される。
【００４４】
したがって、図１〜１３に示し、本明細書に記載した一部の実施形態では、半導体構造を形成する方法は、半導体基板の上方に複数のヒューズ２０８を形成する工程と、半導体基板の上方の複数の相互接続層４００〜４０８と、該複数の相互接続層の上方の複数の相互接続パッド５０２とを形成する工程と、を含む。シールリング２０２が、半導体基板３０２と、相互接続パッド５０２と、ヒューズ２０８，３２０とに形成された能動回路の周囲に形成される。各ヒューズ２０８，３２０は、対応する相互接続パッド５０２及びシールリング２０２に電気的に接続される。各ヒューズ２０８が導通状態にあるとき、ヒューズ２０８は対応する相互接続パッド５０２をシールリング２０２に電気的に接続する。
【００４５】
別の態様では、各ヒューズ２０８が導通状態にあるときに、シールリング２０２を通じて、またヒューズ２０８の各々を通じて、相互接続パッド５０２の各々に電流が提供され、相互接続パッド５０２の各々の上に導体層６０２が電気めっきされる。
【００４６】
さらなる一態様では、電流が提供されて導体層６０２が電気めっきされる工程の後、複数の相互接続パッド５０２のうちの少なくとも一部（サブセット）を通じて電流が提供され、相互接続パッド５０２の該サブセットに電気的に接続されているヒューズ２０８の状態を非導通状態に変化させる。
【００４７】
さらなる一態様では、各ヒューズ２０８が非導通状態になるまで、相互接続パッド５０２の別のサブセットを通じて順々に電流が印可され、相互接続パッド５０２の該別のサブセットに電気的に接続されているヒューズ２０８の状態を非導通状態に変化させる。
【００４８】
さらなる一態様では、相互接続パッド５０２と、ヒューズ２０８と、シールリング２０２とは、半導体ウエハの第１のダイ１０２内に形成される。第２の複数のヒューズ３２０が形成される。相互接続層４００〜４０８の上面に第２の複数の相互接続パッド５０２が形成される。半導体基板３０２、第２の相互接続パッド５０２及び第２のヒューズ３２０に形成された第２の能動回路を包囲する、第２のシールリング２０２が形成される。各ヒューズ３２０は、対応する相互接続パッド５０２及び第２のシールリング２０２に電気的に接続される。第２のヒューズ３２０の各々は導通状態にある。ヒューズ３２０は、第２の相互接続パッド５０２のうちの対応する相互接続パッド５０２を第２のシールリング２０２に電気的に接続する。第２の相互接続パッド５０２と、第２のヒューズ３２０と、第２のシールリング２０２とは、第１のダイ１０２に隣接する半導体ウエハの第２のダイ１０２内に形成される。
【００４９】
さらなる一態様では、第１のシールリング２０２を第２のシールリング２０２に電気的に接続するシールリング相互接続部２１４が形成される。シールリング相互接続部２１４は、第１及び第２のダイ１０２の間のスクライブストリート２０６に形成される。
【００５０】
さらなる一態様では、各ヒューズ２０８及び第２のヒューズ３２０が導通状態にあるときに、シールリング２０２、第２のシールリング２０２、ヒューズ２０８の各々、第２のヒューズ３２０の各々を通じて、相互接続パッド５０２の各々と第２の相互接続パッド５０２の各々とに電流が提供され、相互接続パッド５０２及び第２の相互接続パッド５０２の各々の上に導体層６０２が電気めっきされる。
【００５１】
さらなる一態様では、相互接続パッド５０２の各々と第２の相互接続パッド５０２の各々との上に導体層６０２を形成した後、各ヒューズ２０８及び第２のヒューズ３２０の状態が非導通状態に変化させられる。
【００５２】
さらなる一態様では、各ヒューズ２０８及び第２のヒューズ３２０の状態を非導通状態に変化させる工程は、第１及び第２の相互接続パッド５０２の各々のサブセットに順々に電流を流す工程を含む。
【００５３】
さらなる一態様では、各ヒューズ２０８及び第２のヒューズ３２０の状態を非導通状態に変化させる工程の後に、第１及び第２のダイ１０２が試験され、個片化される。
別の実施形態では、図１〜１３に示し、本明細書に記載したように、半導体構造を形成する方法は、半導体基板３０２の上方にゲート電極３０４とヒューズ２０８とを形成する工程と、ゲート電極３０４とヒューズ２０８との上方に誘電体層３１４を形成する工程と、誘電体層３１４において、シールリング２０２の第１の部分と、ゲート電極３０４に対する接点３０６と、ヒューズ２０８の第１の端部又は端子に対する第１の接点３０８と、ヒューズ２０８の第２の端部又は端子に対する第２の接点３１０とを形成する工程と、誘電体層３１４の上方に相互接続層４００〜４０８を形成する工程であって、相互接続層４００〜４０８の形成は、相互接続層４００〜４０８を通じて連続して延びるとともにシールリング２０２の第１の部分に接続されるシールリング２０２の第２の部分を形成することを含み、シールリング２０２は、相互接続層４００〜４０８のうちの１つ以上の相互接続層を通じて第２の接点３１０に接続される、工程と、相互接続層４００〜４０８の上方に相互接続パッド５０２を形成する工程であって、相互接続パッド５０２は相互接続層４００〜４０８を通じて第１の接点３０８に接続される、工程と、を含む。
【００５４】
別の態様では、ヒューズ２０８が導通状態にあるときに、シールリング２０２を通じて、第２の接点３１０を通じて、ヒューズ２０８を通じて、第１の接点３０８、及び相互接続層４００〜４０８を通じて相互接続パッド５０２に電流が提供され、相互接続パッド５０２上に導体層６０２が電気めっきされる。
【００５５】
さらなる一態様では、電流が提供されて相互接続パッド５０２上に導体層６０２が電気めっきされる工程の後、ヒューズ２０８の状態は導通状態から非導通状態に変化させられる。
【００５６】
さらなる一態様では、ヒューズ２０８の状態を変化させる工程は、電気めっきした導体層６０２と相互接続パッド５０２とを通じてヒューズ２０８に電流を提供し、その状態を非導通状態に変化させる工程を含む。
【００５７】
さらなる一態様では、半導体基板３０２の上方にゲート電極３０４及びヒューズ２０８を形成する工程は、半導体基板３０２の上方に第２の導体層を形成する工程と、第２の導体層のパターニングを行い、第２の導体層からゲート電極３０４及びヒューズ２０８の両方を形成する工程とを含む。
【００５８】
さらなる一態様では、ヒューズ２０８は、ポリシリコンヒューズ２０８である。
さらなる一態様では、ゲート電極３０４と、ヒューズ２０８と、相互接続パッド５０２と、シールリング２０２とは、第１のダイ１０２内に存在し、ゲート電極３０４及びヒューズ２０８を形成する工程は、第１のダイ１０２に隣接する第２のダイ１０２において半導体基板の上方に第２のヒューズ３２０を形成する工程を含み、誘電体層３１４は第２のヒューズ３２０の上方に形成される。シールリング２０２の第１の部分と、ゲート電極３０４に対する接点３０６と、ヒューズ２０８の第１の端部又は端子に対する第１の接点３０８と、ヒューズ２０８の第２の端部又は端子に対する第２の接点３１０とを形成する工程は、誘電体層３１４において、第２のシールリング２０２の第１の部分と、第２のヒューズ３２０の第１の端部又は端子に対する第１の接点３０８と、第２のヒューズ３２０の第２の端部又は端子に対する第２の接点３１８とを形成する工程を含む。相互接続層４００〜４０８を形成する工程は、複数の相互接続層４００〜４０８を通じて連続して延びるとともに第２のシールリング２０２の第１の部分に接続される第２のシールリング２０２の第２の部分を形成する工程であって、第２のシールリング２０２は、相互接続層４００〜４０８のうちの１つ以上の相互接続層を通じて第２のヒューズ３２０の第２の端部又は端子に対する第２の接点３１８に接続される、工程を含む。相互接続パッド５０２を形成する工程は、相互接続層４００〜４０８の上方に第２の相互接続パッド５０２を形成する工程を含み、第２の相互接続パッド５０２は、相互接続層４００〜４０８を通じて第２のヒューズ３２０の第１の端部又は端子の第１の接点に接続され、第２のヒューズ３２０と、第２の相互接続パッド５０２と、第２のシールリング２０２とは、第２のダイ１０２内に存在する。
【００５９】
さらなる一態様では、相互接続層４００〜４０８を形成する工程は、シールリング２０２が第１、第２のダイ１０２の間のスクライブストリート２０６において相互接続層４００〜４０８のうちの１つ以上の相互接続層を通じて第２のシールリング２０２に接続されるように実行される。
【００６０】
さらなる一態様では、ヒューズ２０８と第２のヒューズ３２０とが導通状態にあるときに、シールリング２０２を通じて、ヒューズ２０８を通じて、及び相互接続層４００−４０８を通じて相互接続パッド５０２に、また第２のシールリング２０２を通じて、第２のヒューズ３２０を通じて、及び相互接続層４００〜４０８を通じて第２の相互接続パッド５０２に電流を提供し、相互接続パッド５０２及び第２の相互接続パッド５０２上に導体層６０２が電気めっきされる。相互接続パッド５０２及び第２の相互接続パッド５０２上に導体層６０２を電気めっきする工程の後、ヒューズ２０８及び第２のヒューズ３２０の各々の状態を導通状態から非導通状態へ変化させる。
【００６１】
さらに別の実施形態では、図１〜１３に示し、本明細書に記載したように半導体構造を形成する方法は、半導体基板３０２上に複数のヒューズ２０８を形成する工程と、半導体基板３０２とヒューズ２０８との上方に複数の相互接続層４００〜４０８を形成する工程と、相互接続層４００〜４０８の上面に複数の相互接続パッド５０２を形成する工程と、シールリング２０２を形成する工程であって、シールリング２０２は、半導体基板３０２と、相互接続パッド５０２と、ヒューズ２０８とに形成された能動回路を包囲しており、各ヒューズ２０８は、相互接続パッド５０２の対応する相互接続パッド５０２とシールリング２０２との間に結合されており、各ヒューズ２０８が導通状態にあるとき、ヒューズ２０８は対応する相互接続パッド５０２をシールリング２０２に電気的に接続する、工程とを含む。各ヒューズ２０８が導通状態にあるときに、シールリング２０２を通じて、またヒューズ２０８の各々を通じて、相互接続パッド５０２の各々に電流が提供され、相互接続パッド５０２の各々の上に導体層６０２が電気めっきされる。電流を提供して導体層６０２を電気めっきする工程の後、ヒューズ２０８の各々の状態を導通状態から非導通状態へ変化させる。
【００６２】
特定の実施形態を参照して明細書に本発明を記載したが、しかしながら、特許請求の範囲に述べる本発明の範囲から逸脱することなく、様々な修正及び変更が可能である。例えば、フリップチップ半導体デバイス用の電気めっきバスをとして機能するように、シールリングとバンプとの間にポリシリコンヒューズが結合されてもよい。したがって、明細書及び図面は限定的な意味ではなく例示として捉えられるものであり、そのような修正は全て、本発明の範囲の内に含まれることが意図される。特定の実施形態に関して本明細書に記載した、いかなる利益、利点、又は課題の解決手段も、請求項の一部又は全部に必須の、必要な、又は不可欠な事項又は要素であると解釈されることを意図したものではない。
【技術分野】
【０００１】
本発明は一般に半導体デバイスに関し、より詳細には、半導体デバイス用の相互接続パッドに電気めっきを施すことに関する。
【背景技術】
【０００２】
半導体ウエハ上に相互接続部又はボンドパッドなどのフィーチャ構造を電気めっきするには、ウエハの上面にめっき用のバスを付与し、めっきプロセスの完了後に除去する必要がある。このめっきバスの付与及び除去によって、追加のコストが生じる。
【０００３】
金−アルミニウム（Ａｕ−Ａｌ）ワイヤボンディングの置き換えが求められている。Ａｕ−Ａｕ及びＣｕ−Ａｕのボンディングを可能とするべく、ボンドパッド用のＯＰＭ（Ｏｖｅｒ Ｐａｄ Ｍｅｔａｌｌｕｒｇｙ）プロセスが開発された。個々のボンドパッドをめっきバスに接続する方法は得られておらず、また従来のパターン（電気）めっきプロセスは極めて高コストであるので、現在のところ、ＯＰＭ堆積は無電解めっきプロセスに限定されている。
【０００４】
特許文献１には、プログラム可能な相互接続層を有する半導体デバイスについて開示されている。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】米国特許第６，２２２，２１２号明細書
【発明の概要】
【発明が解決しようとする課題】
【０００６】
半導体ダイ上に相互接続部又はボンドパッドなどのフィーチャ構造を電気めっきする方法を提供する。
【課題を解決するための手段】
【０００７】
一態様では、該方法は、半導体基板の上方に複数のヒューズを形成する工程と、半導体基板の上方の複数の相互接続層と、該複数の相互接続層の上面の複数の相互接続パッドとを形成する工程と、シールリングを形成する工程と、を備える。シールリングは、半導体基板と、前記複数の相互接続パッドと、前記複数のヒューズとに形成された能動回路を包囲している。前記複数のヒューズの各ヒューズは、前記複数の相互接続パッドの対応する相互接続パッドとシールリングとに電気的に接続されている。前記複数のヒューズの各ヒューズが導通状態にあるとき、該ヒューズは対応する相互接続パッドをシールリングに電気的に接続する。
【図面の簡単な説明】
【０００８】
【図１】半導体ウエハの一実施形態の平面図。
【図２】一実施形態による図１のウエハの追加の詳細の部分平面図。
【図３】本発明の一実施形態による製造の一フェーズの後のウエハの側部分断面図。
【図４】製造の他の数フェーズ後の図３のウエハの部分側面図。
【図５】製造の別のフェーズ後の図４のウエハの部分側面図。
【図６】製造の別のフェーズ後の図５のウエハの部分側面図。
【図７】製造の別のフェーズ後の図６のウエハの部分側面図。
【図８】製造の別のフェーズ後の図７のウエハの部分側面図。
【図９】製造の別のフェーズ後の図８のウエハの部分側面図。
【図１０】製造の別のフェーズ後の図４のウエハの別の実施形態の側部分断面図。
【図１１】製造の別のフェーズ後の図４のウエハの別の実施形態の側部分断面図。
【図１２】製造の別のフェーズ後の図１１のウエハの部分平面図。
【図１３】図２〜１２のウエハにおいて用いられることの可能なヒューズの一実施形態のトップダウンレイアウトの概略図。
【発明を実施するための形態】
【０００９】
この説明は、本発明の例示となることを意図するものであり、限定と捉えられるものではない。
シールリング又は他の連続的なダイ又はウエハ構造と、ダイの上面上の個々のボンドパッドとの間のヒューズめっきバス接続の実施形態を開示する。一実施形態は、シールリング構造の近くのウエハの能動層におけるポリシリコンヒューズを含む。シールリングの接点は、ポリヒューズの第１の端部に直接接続される。最上パッド導体層に電気的に結合された金属／ビアスタックは、ヒューズリンクの第２の端部に接続される。この金属／ビアスタックは、ボンドパッドフットプリントとシールリングとの間に配置されてもよく、ボンドパッドの直下に配置されてもよい。ウエハ上の複数のダイのシールリングが、スクライブストリート又はライン（後でソーイングプロセス中に除去される）に配置される共通の金属トレースに対する電気接続を介してひとまとめにされてもよい。
【００１０】
めっき用の電流は、スクライブストリートにおける共通の金属トレース、シールリング、ポリヒューズ、金属スタックを通じて、ボンドパッドに流れる。めっきプロセスが完了すると、めっきプロセスに用いられたのよりも大きな電流を用いて、ヒューズを過熱させ溶断することによって、ヒューズをブローする（飛ばす）ことが可能である。そのようにして、ボンドパッドに電気的にめっきし、次いで、めっきバスから絶縁することが可能である。ヒューズの溶断プロセスはウエハプローブ試験中に実行可能であり、その際、必要な総電流をさらに制限するように、ヒューズの溶断プロセスのステージやシーケンスを設定可能である。
【００１１】
図１には、半導体ウエハ１００の一実施形態の平面図を示す。半導体ウエハ１００の上には複数の集積回路（ＩＣ）ダイ１０２が形成されている。図１には、ＩＣダイ１０２とウエハ１００の環状の縁の周囲の未使用部分とを区別するために、ＩＣダイ１０２を斜線のハッチングによって示す。めっきトレース１０４は、ウエハ１００上のグリッドパターンにおける各ＩＣダイ１０２の縁の周囲に形成されたシールリング１０８に接続されている。各トレース１０４の端部は、縁ビード領域１０６の中へ、また縁ビード領域１０６を越えてウエハ１００の縁まで延びることが可能である。当技術分野において知られているプロセス及び用具を用いて誘電体材料を選択的に除去することによって、縁ビード領域１０６において金属相互接続層を露出させることが可能である。図２を参照すると、一実施形態による図１におけるウエハ１００の領域Ｂによって描写される部分のさらなる詳細の部分平面図が示されている。４つのＩＣダイ１０２の交差におけるコーナー部分は、シールリング２０２と、シンギュレーション（個片化）パス２０４と、スクライブストリート２０６と、ヒューズ２０８と、相互接続パッド２１０と、能動領域２１２と、シールリング相互接続部２１４とを有する。
【００１２】
シールリング２０２は、ＩＣダイ１０２の周辺部のまわりに配置されており、プロセスの歩留まりに影響を与えるとともにＩＣダイ１０２の製造後のＩＣダイ１０２の性能に影響を与える汚染イオンから、ＩＣダイ１０２の縁を封止している。加えて、シールリング２０２は、ウエハ２００の基板（図示せず）に接地されている。別の実施形態では、シールリング２０２はウェル注入部（図示せず）を通じて基板に接続される。シンギュレーションパス２０４は、スクライブストリート２０６における破線によって示されており、ＩＣダイ１０２同士を互いから分離するためにソー及び／又はレーザが用いられ得る位置を示す。
【００１３】
ＩＣダイ１０２の能動領域２１２は、シールリング２０２の周辺部の内側の破線によって輪郭を描かれており、半導体デバイスの機能のために用いられる回路（図示せず）を含む。例えば、能動領域２１２は、論理又はメモリ機能に用いられる回路を含んでよい。相互接続パッド２１０は、能動領域２１２において回路に結合され、通常、能動領域２１２の内側周辺部のまわりに１つ以上の行として配置される。ヒューズ２０８の各々は、対応する相互接続パッド２１０とシールリング２０２との間に接続される。各シールリング相互接続部２１４の１つの端部は第１のシールリング２０２に結合され、シールリング相互接続部２１４の別の端部はスクライブストリート２０６を跨いで別のシールリング２０２に結合される。シールリング２０２は、このようにして、シールリング相互接続部２１４によって直接的又は間接的に互いに相互接続される。
【００１４】
図３は、本発明の一実施形態による製造の一フェーズの後のウエハ２００の側部分断面図である。スクライブストリート２０６と、第１、第２の能動領域２１２との輪郭は、垂直な破線によって示されている。ウエハ２００は、基板３０２の上方に形成された誘電体層３１４と、ゲート電極３０４及び接点（コンタクト）３０６を有するトランジスタと、ヒューズ２０８，３２０とを備える。ゲート接点３０６、導電性ビア３０８，３１０，３１２，３１６，３１８を含む電気的な相互接続は、誘電体層３１４を通じて、対応する構成要素まで形成される。これについてさらに本明細書において説明する。ゲート電極３０４は、能動領域２１２に含まれ得る様々な種類の能動回路のうちの１つの一例として示されている。基板３０２は、能動領域２１２を有するバルクシリコン基板などの任意の適切なシリコン又はＳＯＩ（シリコン・オン・インシュレータ）基板、ヒ化ガリウム基板であってよい。
【００１５】
ヒューズ２０８，３２０の第１の端部の部分は、それぞれの能動領域２１２に配置され、ヒューズ２０８，３２０の第２の端部の部分は、それぞれの能動領域２１２とスクライブストリート２０６との間に配置される。ビア３０８は第１の能動領域２１２の内側においてヒューズ２０８に結合される一方、１対のビア３１０は第１の能動領域２１２とスクライブストリート２０６との間においてヒューズ２０８に結合される。別のビア（図示せず）は第２の能動領域２１２の内側においてヒューズ３２０に結合される一方、１対のビア３１８は第２の能動領域２１２とスクライブストリート２０６との間においてヒューズ３２０に結合される。追加の層が基板３０２上に形成されるとき、ビア３１０は第１のシールリング２０２（図２）の一部を形成し、ビア３１２は第１のＩＣダイ１０２用のクラック停止部の一部を形成する。同様に、ビア３１８は第２のシールリング２０２（図２）の一部を形成し、別のビア３１６は第２のＩＣダイ１０２用のクラック停止部の一部を形成する。
【００１６】
図４は、複数（Ｎ）の相互接続層４００を形成することを含む製造の他の数フェーズ後の図３のウエハの部分側面図である。図４には、詳細に示してはいないが、金属相互接続層４０２及びビア層４０４と同様に形成できる交互の金属相互接続層及びビア層が含まれる。一実施形態では、金属相互接続部及びビア層の導電性部分は、銅を含む。別の実施形態では、金属相互接続層の導電性部分はアルミニウムを含み、ビア層の導電性部分はタングステンを含む。隣接した複数の金属相互接続層の導電性部分の間に任意数のビアが形成されてよい。
【００１７】
スタックビア３０６，３０８，３１０，３１２，３１６，３１８は、相互接続層４００の誘電体層やビア層４０４，４０８を通じて垂直に形成される。示した実施形態では、層４０２は、能動領域２１２においてスタックビア３０８に結合された金属相互接続部４１０を含む。能動領域２１２とスクライブストリート２０６との間の領域において、層４０２は、１対のスタックビア３１０に結合された金属相互接続部４１８と、ビアスタック３１２に結合された金属相互接続部４２２と、スタックビア３１６に結合された金属相互接続部４３４と、１対のスタックビア３１８に結合された金属相互接続部４３８とをさらに含む。
【００１８】
層４０６は、能動領域２１２においてスタックビア３０８に結合された金属相互接続部４１４を含む。能動領域２１２とスクライブストリート２０６との間の領域において、層４０６は、スタックビア３１０に結合された金属相互接続部４２０と、スタックビア３１２に結合された金属相互接続部４２４と、スタックビア３１６に結合された金属相互接続部４３６と、スタックビア３１８に結合された金属相互接続部４４０とをさらに含む。
【００１９】
これに加えて、層４０６は、スクライブストリート２０６において第１、第２の金属相互接続部４２６，４３０を含む。層４０８はビア４２７，４２８，４３２，４３３を含み、それらのビアは、層４０６において、それぞれの金属相互接続部４２６，４３０に結合されている。金属相互接続部４２６、ビア４２７，４２８は、シールリング相互接続部２１４（図２）用の第１のスクライブストリート接点４２９を形成する。金属相互接続部４３０、ビア４３２，４３３は、シールリング相互接続部２１４用の第２のスクライブストリート接点４３５を形成する。
【００２０】
このようにして、ヒューズ２０８と金属相互接続部４１０，４１４との間に結合されたスタックビア３０８と、金属相互接続部４１４に結合された１対のビア４１６とによって、能動領域２１２にめっきバス部分４１７が形成される。めっきバス部分４１７は、能動領域２１２におけるヒューズ２０８の第１の端部の部分に相互接続パッド２１０（図２）を結合する。ＩＣダイ１０２の他の相互接続パッド用に、能動領域２１２に追加のめっきバス部分４１７が形成されるが、図面には示していない。さらに、他のＩＣダイ１０２用にも能動領域２１２にめっきバス部分４１７が形成され得るが、図面には示していない。
【００２１】
第１の縁シール４２１は、層３１４においてヒューズ２０８に接続され、層４００，４０４，４０８を通じて延びる一対のスタックビア３１０によって、第１の能動領域２１２とスクライブストリート２０６との間の領域に形成される。この一対のスタックビア３１０は、それぞれの層４０２，４０６における金属相互接続部４１８，４２０にさらに接続される。
【００２２】
このようにして、誘電体層３１４の下部から誘電体層４０８の上部まで延び、それぞれの導体層４０２，４０６において金属相互接続部４２２，４２４に結合されているスタックビア３１２によって、縁シール４２１とスクライブストリート２０６との間の領域に第１のクラック停止部４２５が形成される。
【００２３】
第２の縁シール４４２は、このようにして、誘電体層３１４においてヒューズ３２０に接続され、層４００，４０４，４０８を通じて延びる一対のスタックビア３１８によって、第２の能動領域２１２とスクライブストリート２０６との間の領域に形成される。この一対のスタックビア３１８は、それぞれの層４０２，４０６における金属相互接続部４３８，４４０にさらに接続される。
【００２４】
このようにして、誘電体層３１４の下部から誘電体層４０８の上部まで延び、それぞれの導体層４０２，４０６において金属相互接続部４３４，４３６に結合されているスタックビア３１６によって、縁シール４４２とスクライブストリート２０６との間の領域に第２のクラック停止部４３７が形成される。
【００２５】
シールリング２０２は、それぞれの能動領域２１２の周辺部を包囲しており、それぞれの縁シール４２１，４４２、随意ではクラック停止部４２５，４３７を含むことが可能である。ウエハ１００上の２つの隣接したＩＣダイ１０２用の例示的なシールリング２０２について記載したが、それぞれのＩＣダイ１０２の能動領域２１２へ湿気が入り込むのを防止するべく、またヒューズ２０８，３２０に導電性相互接続部を提供するべく、ＩＣダイ１０２の周辺部のまわりに追加のシールリング２０２が形成される。それぞれのＩＣダイ１０２が個片化される（例えば、ソー又はレーザによって）ときに生成されるクラックが能動領域２１２へ入り込むのを防止するべく、追加のクラック停止部４２５，４３７が形成されてもよい。
【００２６】
図５は、能動領域２１２においてめっきバス部分４１７のビア４１６の上方に導電性相互接続パッド５０２が形成される製造の別のフェーズ後の図４のウエハの部分側面図である。同じプロセス中、めっきバス接点５０４，５０８がそれぞれのシールリング２０２、ビア４２７，４３３の上方に形成され、またシールリング相互接続部５０６がビア４２８，４３２の上方に形成される。これによって、シールリング２０２、ヒューズ２０８，３２０、めっきバス部分４１７及び相互接続パッド５０２が導通するように相互接続される。
【００２７】
次いで、パッシベーション層５１０が、誘電体層４０８、相互接続パッド５０２、めっきバス接点５０４，５０８、及びシールリング相互接続部５０６の上方に形成される。パッシベーション層５１０は、相互接続パッド５０２の一部及びめっきバス接点５０４，５０８の上方から除去されるが、シールリング相互接続部５０６の上方には残される。
【００２８】
図６は、従来の電気めっき法を用いて相互接続パッド５０２及びめっきバス接点５０４，５０８上に導体層６０２，６０４，６０６が形成される（又は電気めっきされる）製造の別のフェーズ後の図５のウエハの部分側面図である。一部の実施形態では、導体層６０２，６０４，６０６は、相互接続パッド５０２、及びめっきバス接点５０４，５０８に電気めっきすることによって形成される。電気めっきプロセス用の必要な電流を提供するべく、電位がシールリング２０２に印加される（図１のトレース１０４も参照）。この電気めっきプロセスを用いて、様々な実施形態において、Ｎｉ、Ｎｉ−Ａｕ、Ｎｉ−Ｐｄ−Ａｕ、Ｃｕ、Ｃｕ−Ｐｄ又は他の金属など、金属をめっきすることが可能である。電気めっき工具と接触させるための金属リングは、当業者に知られ一般に実施されているウエハ縁加工方法を用いるウエハファブプロセスによって形成することが可能である。相互接続パッド５０２及びシールリング２０２は、電気的に接続される。電気めっきプロセス中に用いられる電流は、ヒューズ２０８，３２０を溶断するのに必要な電流未満である。例えば、９０ｎｍのＣＭＯＳ技術については、１つの接点パッドに電気めっきを行うとき２〜１０μＡの範囲の電流が用いられる一方、ヒューズ２０８，３２０のブローには４０〜１５０ｍＡの範囲の電流が必要である。
【００２９】
図７は、導体層６０２に接触する試験プローブ７０２を通じて相互接続パッド５０２に電流が供給される製造の別のフェーズ後の図６のウエハの部分側面図である。ヒューズ２０８を通じて電流を流すことを可能とするグランド接続は、シールリング２０２における導体層６０４との接触によって形成可能である。この電流はヒューズ２０８を溶断するのに必要な電流よりも大きいので、ヒューズ２０８を故障させ、能動領域２１２の回路とシールリング２０２との間に開回路７０４を形成する。例えば、４５ｎｍのＣＭＯＳ技術では、幅０．１５μｍ、長さ１．０μｍの本体寸法を有するヒューズは、１．５ボルト、５マイクロ秒のパルスによって印可される１００ミリアンペアの電流によって溶断可能である。
【００３０】
図８は、ヒューズ３２０に接続された相互接続パッド（図示せず）に溶断電流が印加されたときの製造の別のフェーズ後の図７のウエハの部分側面図である。ヒューズ３２０の故障によって、それぞれの能動領域２１２の回路とシールリング２０２との間に開回路８０２が形成される。
【００３１】
溶断電流は、それぞれの導体層６０２を介して各相互接続パッド５０２に順々に印加されることが可能である。ヒューズ２０８，３２０を溶断するのに必要な電流量は、ＩＣダイ１０２上の能動回路を損傷させるのに必要な電流未満である。
【００３２】
図９は、ＩＣダイ１０２が個片化されてパッケージ化の準備ができている製造の別のフェーズ後の図８のウエハの部分側面図である。パッケージ化には、例えば、ＩＣダイ１０２をリードフレーム又は他のパッケージ基板（図示せず）に取り付け、導体層６０２とリードフレーム又は他のパッケージ基板上の導電性リードとの間にワイヤボンドを追加し、ＩＣダイ１０２を保護コーティングによりカプセル化することが含まれる。
【００３３】
図１０は、能動領域２１２においてめっきバス部分４１７のビア４１６の上方に導電性相互接続パッド５０２が形成される製造の別のフェーズ後の図６の別の実施形態のウエハの部分断面図である。同じプロセス中、めっきバス接点５０４，５０８がそれぞれのシールリング２０２、ビア４２７，４３３の上方に形成され、またシールリング相互接続部５０６がビア４２８，４３２の上方に形成される。これによって、シールリング２０２、ヒューズ２０８，３２０、めっきバス部分４１７及び相互接続パッド５０２を導通するように相互接続する。
【００３４】
次いで、パッシベーション層１００４が、誘電体層４０８と、相互接続パッド５０２、めっきバス接点５０４，５０８、及びシールリング相互接続部５０６を含む金属相互接続層１００２との上方に形成される。パッシベーション層１００４は、相互接続パッド５０２の一部の上方から除去されるが、めっきバス接点５０４，５０８及びシールリング相互接続部５０６の上方には残される。したがって、シールリング相互接続部５０６の表面は、めっきプロセス中に露出されない。シールリング相互接続部５０６の表面上の金属をめっきしないことの利点は、スクライブストリートに追加の金属が形成されないことである。スクライブストリートの金属によって、ウエハソーイングプロセス中にダイに損傷が与えられることがある。
【００３５】
次いで、相互接続パッド５０２に電気めっきすることによって、導体層１００６が相互接続パッド５０２上に形成されることが可能である。電気めっきプロセス用の必要な電流を提供するべく、直流電位がシールリング２０２に印加される。相互接続パッド５０２は、シールリング２０２に電気的に結合される。電気めっきプロセス中に用いられる電流は、ヒューズ２０８，３２０を溶断するのに必要な電流未満である。
【００３６】
電気めっきプロセスが完了すると、導体層１００６その他の相互接続パッド（図示せず）に接触するプローブ７０２（図７）などのウエハ試験プローブを通じて、相互接続パッド５０２に電流が印加される。この電流は、ウエハに印加される最大瞬間電流が制御されるように、順々に相互接続パッドに印加される。ヒューズ２０８を故障させ、能動領域２１２の回路とシールリング２０２との間に開回路を形成するべく、ヒューズ２０８を溶断するのに必要な電流よりも大きな電流が印可される。ヒューズ２０８を通じて電流を流すことを可能とするグランド接続は、介在するヒューズ２０８を通じてシールリングに結合されていないシールリング２０２に電気的に結合された別の相互接続パッドの導体層１００６との接触によって形成可能である。この試験及び続く誘導ヒューズ故障プロセスは、各ダイ１０２の各相互接続パッド／ヒューズの組み合わせについて反復される。次いで、先述のようにＩＣダイ１０２は個片化され、パッケージされることが可能である。
【００３７】
図１１は、相互接続パッド５０２の上方に金属相互接続部６０２が形成され、めっきバス接点５０４，５０８の上方に金属相互接続部６０４，６０６が形成され、シールリング相互接続部５０６の上方にスクライブストリートめっきバス接点１２０２が形成される製造の電気めっきフェーズの後の図６のウエハの別の実施形態の部分断面図である。
【００３８】
図１２は、連続したシールリング２０２に沿って所定間隔だけ離間して配置されているスクライブストリートめっきバス接点１２０２を示す図１のウエハの部分平面図である。めっきバス接点１２０２は、電気めっきプロセス中にウエハを通じてめっき電流を一様に印可するために複数の接点を提供する。
【００３９】
電気めっきプロセスが完了すると、ウエハに印加される最大瞬間電流が制御されるように、ヒューズ２０８を溶断するのに必要な電流より大きな電流が、図７のプローブ７０２などのウエハ試験プローブや他の相互接続パッド（図示せず）を介して導体層６０２に順々に印加される。スクライブストリートめっきバス接点１２０２へのグランド接続によってヒューズ２０８を通じて電流を流すことが可能である。この試験及び続く誘導ヒューズ故障プロセスは、各ダイ１０２の各相互接続パッド／ヒューズの組み合わせについて反復される。次いで、示したようにＩＣダイ１０２は個片化され、パッケージされることが可能である。
【００４０】
図１３は、図２〜１２のウエハにおいて用いられることの可能なヒューズ２０８の一実施形態のトップダウンレイアウトの図である。ヒューズ２０８は、第１の端部の部分１３０２と、中央部分１３０４と、第２の端部の部分１３０６とを含む。中央部分１３０４の断面は、端部１３０２，１３０６より狭い。第１、第２の端部１３０２，１３０６は、それぞれの接点３０８，３１０を有し、相互接続パッドめっきバス部分４１７と縁シールめっきバス部分４２１（図４）との間に電気接続を提供する。なお、６つの接点３１０と３つ接点３０８とが各電気接続を形成するように示しているが、任意の数及び形状の接点が電気接続を提供するために用いられることが可能である。例えば、別の実施形態では、１つ以上の端部の部分に対する電気接続は、バー状の接点によって形成されてよい。ヒューズ２０８は、自身を通じて十分に大きな電流を流すことによってブローされ、非導通状態に変化させられ、これによって端部１３０２，１３０６の間の電気接続が除去される。
【００４１】
以上、シールリング２０２と半導体デバイス用の電気めっきバスとしての相互接続パッド５０２〜５０８とに結合されたポリシリコンヒューズ２０８，３２０の形成及び使用のための方法及び構造が提供されたことが認められる。ヒューズ２０８，３２０の１つの端部は、それぞれの縁シール４２１，４４２に結合され、ヒューズ２０８，３２０の別の端部は、それぞれの相互接続パッド５０２に結合される。一実施形態では、ヒューズ２０８，３２０の１つの端部は、それぞれの縁シール４２１，４４２の下に配置され、ヒューズ２０８，３２０の別の端部は、それぞれの相互接続パッド５０２の下に配置される。したがって、ヒューズ２０８，３２０の追加は、ＩＣダイ１０２の寸法に影響を与えない。別の実施形態では、ヒューズ２０８，３２０の１つの端部は、それぞれの縁シール４２１，４２２に結合されるが、シールリング２０２の下には配置されない。さらに別の実施形態では、ヒューズ２０８，３２０の別の端部は、それぞれの相互接続パッド５０２に結合されるが、相互接続パッド５０２の下には配置されない。さらにまた別の実施形態では、ヒューズ２０８，３２０は、複数の相互接続層４００の１つの層内に形成されてもよい。
【００４２】
現在知られている電気めっきプロセスでは、本明細書に開示の方法及び構造においては不要となる数々の工程が用いられている。例えば、現在知られている方法では、ウエハを製造する工程、電気めっきバスを付与する工程、フォトレジストを付与する工程、露出する工程、電気めっきが行われる要素を現像する工程、その要素に電気めっきする工程、フォトレジストを剥がす工程、めっきバスを除去する工程、ウエハの電気接続及び機能を試験する工程、及びＩＣダイを個片化する工程が含まれる。
【００４３】
対照的に、本開示の電気めっきプロセスの実施形態は、シールリング２０２に結合されたヒューズ２０８，３２０を有するウエハを製造する工程、露出した要素に電気めっきする工程、電気めっきした要素に結合されたヒューズ２０８，３２０をブローするために電流を流す工程、ウエハ上のＩＣダイの電気接続及び機能を試験する工程、及び、個々のＩＣダイへウエハを個片化する工程を含む。新規なヒューズ付き電気めっきバス構造の実施形態は、現在実施されている能動回路及びシールリング２０２を形成するために必要とされるのと同じプロセスを用いて製造可能であり、ＩＣダイ上に追加の領域を必要としない。相互接続パッド５０２に電気めっきされた後でヒューズをブローする新規なプロセスによって、能動回路及び相互接続パッド５０２はシールリング２０２から切断される。したがって、本明細書に開示の構造及び方法の実施形態によって、電気めっきに関連したプロセスの工程及びコストの大半を除去しつつ電気めっきを行うという利点が提供される。
【００４４】
したがって、図１〜１３に示し、本明細書に記載した一部の実施形態では、半導体構造を形成する方法は、半導体基板の上方に複数のヒューズ２０８を形成する工程と、半導体基板の上方の複数の相互接続層４００〜４０８と、該複数の相互接続層の上方の複数の相互接続パッド５０２とを形成する工程と、を含む。シールリング２０２が、半導体基板３０２と、相互接続パッド５０２と、ヒューズ２０８，３２０とに形成された能動回路の周囲に形成される。各ヒューズ２０８，３２０は、対応する相互接続パッド５０２及びシールリング２０２に電気的に接続される。各ヒューズ２０８が導通状態にあるとき、ヒューズ２０８は対応する相互接続パッド５０２をシールリング２０２に電気的に接続する。
【００４５】
別の態様では、各ヒューズ２０８が導通状態にあるときに、シールリング２０２を通じて、またヒューズ２０８の各々を通じて、相互接続パッド５０２の各々に電流が提供され、相互接続パッド５０２の各々の上に導体層６０２が電気めっきされる。
【００４６】
さらなる一態様では、電流が提供されて導体層６０２が電気めっきされる工程の後、複数の相互接続パッド５０２のうちの少なくとも一部（サブセット）を通じて電流が提供され、相互接続パッド５０２の該サブセットに電気的に接続されているヒューズ２０８の状態を非導通状態に変化させる。
【００４７】
さらなる一態様では、各ヒューズ２０８が非導通状態になるまで、相互接続パッド５０２の別のサブセットを通じて順々に電流が印可され、相互接続パッド５０２の該別のサブセットに電気的に接続されているヒューズ２０８の状態を非導通状態に変化させる。
【００４８】
さらなる一態様では、相互接続パッド５０２と、ヒューズ２０８と、シールリング２０２とは、半導体ウエハの第１のダイ１０２内に形成される。第２の複数のヒューズ３２０が形成される。相互接続層４００〜４０８の上面に第２の複数の相互接続パッド５０２が形成される。半導体基板３０２、第２の相互接続パッド５０２及び第２のヒューズ３２０に形成された第２の能動回路を包囲する、第２のシールリング２０２が形成される。各ヒューズ３２０は、対応する相互接続パッド５０２及び第２のシールリング２０２に電気的に接続される。第２のヒューズ３２０の各々は導通状態にある。ヒューズ３２０は、第２の相互接続パッド５０２のうちの対応する相互接続パッド５０２を第２のシールリング２０２に電気的に接続する。第２の相互接続パッド５０２と、第２のヒューズ３２０と、第２のシールリング２０２とは、第１のダイ１０２に隣接する半導体ウエハの第２のダイ１０２内に形成される。
【００４９】
さらなる一態様では、第１のシールリング２０２を第２のシールリング２０２に電気的に接続するシールリング相互接続部２１４が形成される。シールリング相互接続部２１４は、第１及び第２のダイ１０２の間のスクライブストリート２０６に形成される。
【００５０】
さらなる一態様では、各ヒューズ２０８及び第２のヒューズ３２０が導通状態にあるときに、シールリング２０２、第２のシールリング２０２、ヒューズ２０８の各々、第２のヒューズ３２０の各々を通じて、相互接続パッド５０２の各々と第２の相互接続パッド５０２の各々とに電流が提供され、相互接続パッド５０２及び第２の相互接続パッド５０２の各々の上に導体層６０２が電気めっきされる。
【００５１】
さらなる一態様では、相互接続パッド５０２の各々と第２の相互接続パッド５０２の各々との上に導体層６０２を形成した後、各ヒューズ２０８及び第２のヒューズ３２０の状態が非導通状態に変化させられる。
【００５２】
さらなる一態様では、各ヒューズ２０８及び第２のヒューズ３２０の状態を非導通状態に変化させる工程は、第１及び第２の相互接続パッド５０２の各々のサブセットに順々に電流を流す工程を含む。
【００５３】
さらなる一態様では、各ヒューズ２０８及び第２のヒューズ３２０の状態を非導通状態に変化させる工程の後に、第１及び第２のダイ１０２が試験され、個片化される。
別の実施形態では、図１〜１３に示し、本明細書に記載したように、半導体構造を形成する方法は、半導体基板３０２の上方にゲート電極３０４とヒューズ２０８とを形成する工程と、ゲート電極３０４とヒューズ２０８との上方に誘電体層３１４を形成する工程と、誘電体層３１４において、シールリング２０２の第１の部分と、ゲート電極３０４に対する接点３０６と、ヒューズ２０８の第１の端部又は端子に対する第１の接点３０８と、ヒューズ２０８の第２の端部又は端子に対する第２の接点３１０とを形成する工程と、誘電体層３１４の上方に相互接続層４００〜４０８を形成する工程であって、相互接続層４００〜４０８の形成は、相互接続層４００〜４０８を通じて連続して延びるとともにシールリング２０２の第１の部分に接続されるシールリング２０２の第２の部分を形成することを含み、シールリング２０２は、相互接続層４００〜４０８のうちの１つ以上の相互接続層を通じて第２の接点３１０に接続される、工程と、相互接続層４００〜４０８の上方に相互接続パッド５０２を形成する工程であって、相互接続パッド５０２は相互接続層４００〜４０８を通じて第１の接点３０８に接続される、工程と、を含む。
【００５４】
別の態様では、ヒューズ２０８が導通状態にあるときに、シールリング２０２を通じて、第２の接点３１０を通じて、ヒューズ２０８を通じて、第１の接点３０８、及び相互接続層４００〜４０８を通じて相互接続パッド５０２に電流が提供され、相互接続パッド５０２上に導体層６０２が電気めっきされる。
【００５５】
さらなる一態様では、電流が提供されて相互接続パッド５０２上に導体層６０２が電気めっきされる工程の後、ヒューズ２０８の状態は導通状態から非導通状態に変化させられる。
【００５６】
さらなる一態様では、ヒューズ２０８の状態を変化させる工程は、電気めっきした導体層６０２と相互接続パッド５０２とを通じてヒューズ２０８に電流を提供し、その状態を非導通状態に変化させる工程を含む。
【００５７】
さらなる一態様では、半導体基板３０２の上方にゲート電極３０４及びヒューズ２０８を形成する工程は、半導体基板３０２の上方に第２の導体層を形成する工程と、第２の導体層のパターニングを行い、第２の導体層からゲート電極３０４及びヒューズ２０８の両方を形成する工程とを含む。
【００５８】
さらなる一態様では、ヒューズ２０８は、ポリシリコンヒューズ２０８である。
さらなる一態様では、ゲート電極３０４と、ヒューズ２０８と、相互接続パッド５０２と、シールリング２０２とは、第１のダイ１０２内に存在し、ゲート電極３０４及びヒューズ２０８を形成する工程は、第１のダイ１０２に隣接する第２のダイ１０２において半導体基板の上方に第２のヒューズ３２０を形成する工程を含み、誘電体層３１４は第２のヒューズ３２０の上方に形成される。シールリング２０２の第１の部分と、ゲート電極３０４に対する接点３０６と、ヒューズ２０８の第１の端部又は端子に対する第１の接点３０８と、ヒューズ２０８の第２の端部又は端子に対する第２の接点３１０とを形成する工程は、誘電体層３１４において、第２のシールリング２０２の第１の部分と、第２のヒューズ３２０の第１の端部又は端子に対する第１の接点３０８と、第２のヒューズ３２０の第２の端部又は端子に対する第２の接点３１８とを形成する工程を含む。相互接続層４００〜４０８を形成する工程は、複数の相互接続層４００〜４０８を通じて連続して延びるとともに第２のシールリング２０２の第１の部分に接続される第２のシールリング２０２の第２の部分を形成する工程であって、第２のシールリング２０２は、相互接続層４００〜４０８のうちの１つ以上の相互接続層を通じて第２のヒューズ３２０の第２の端部又は端子に対する第２の接点３１８に接続される、工程を含む。相互接続パッド５０２を形成する工程は、相互接続層４００〜４０８の上方に第２の相互接続パッド５０２を形成する工程を含み、第２の相互接続パッド５０２は、相互接続層４００〜４０８を通じて第２のヒューズ３２０の第１の端部又は端子の第１の接点に接続され、第２のヒューズ３２０と、第２の相互接続パッド５０２と、第２のシールリング２０２とは、第２のダイ１０２内に存在する。
【００５９】
さらなる一態様では、相互接続層４００〜４０８を形成する工程は、シールリング２０２が第１、第２のダイ１０２の間のスクライブストリート２０６において相互接続層４００〜４０８のうちの１つ以上の相互接続層を通じて第２のシールリング２０２に接続されるように実行される。
【００６０】
さらなる一態様では、ヒューズ２０８と第２のヒューズ３２０とが導通状態にあるときに、シールリング２０２を通じて、ヒューズ２０８を通じて、及び相互接続層４００−４０８を通じて相互接続パッド５０２に、また第２のシールリング２０２を通じて、第２のヒューズ３２０を通じて、及び相互接続層４００〜４０８を通じて第２の相互接続パッド５０２に電流を提供し、相互接続パッド５０２及び第２の相互接続パッド５０２上に導体層６０２が電気めっきされる。相互接続パッド５０２及び第２の相互接続パッド５０２上に導体層６０２を電気めっきする工程の後、ヒューズ２０８及び第２のヒューズ３２０の各々の状態を導通状態から非導通状態へ変化させる。
【００６１】
さらに別の実施形態では、図１〜１３に示し、本明細書に記載したように半導体構造を形成する方法は、半導体基板３０２上に複数のヒューズ２０８を形成する工程と、半導体基板３０２とヒューズ２０８との上方に複数の相互接続層４００〜４０８を形成する工程と、相互接続層４００〜４０８の上面に複数の相互接続パッド５０２を形成する工程と、シールリング２０２を形成する工程であって、シールリング２０２は、半導体基板３０２と、相互接続パッド５０２と、ヒューズ２０８とに形成された能動回路を包囲しており、各ヒューズ２０８は、相互接続パッド５０２の対応する相互接続パッド５０２とシールリング２０２との間に結合されており、各ヒューズ２０８が導通状態にあるとき、ヒューズ２０８は対応する相互接続パッド５０２をシールリング２０２に電気的に接続する、工程とを含む。各ヒューズ２０８が導通状態にあるときに、シールリング２０２を通じて、またヒューズ２０８の各々を通じて、相互接続パッド５０２の各々に電流が提供され、相互接続パッド５０２の各々の上に導体層６０２が電気めっきされる。電流を提供して導体層６０２を電気めっきする工程の後、ヒューズ２０８の各々の状態を導通状態から非導通状態へ変化させる。
【００６２】
特定の実施形態を参照して明細書に本発明を記載したが、しかしながら、特許請求の範囲に述べる本発明の範囲から逸脱することなく、様々な修正及び変更が可能である。例えば、フリップチップ半導体デバイス用の電気めっきバスをとして機能するように、シールリングとバンプとの間にポリシリコンヒューズが結合されてもよい。したがって、明細書及び図面は限定的な意味ではなく例示として捉えられるものであり、そのような修正は全て、本発明の範囲の内に含まれることが意図される。特定の実施形態に関して本明細書に記載した、いかなる利益、利点、又は課題の解決手段も、請求項の一部又は全部に必須の、必要な、又は不可欠な事項又は要素であると解釈されることを意図したものではない。
【特許請求の範囲】
【請求項１】
半導体構造を形成する方法において、
半導体基板の上方に複数のヒューズを形成する工程と、
半導体基板の上方の複数の相互接続層と、該複数の相互接続層の上面の複数の相互接続パッドとを形成する工程と、
シールリングを形成する工程と、を備え、
シールリングは、半導体基板と、前記複数の相互接続パッドと、前記複数のヒューズとに形成された能動回路を包囲しており、
前記複数のヒューズの各ヒューズは、前記複数の相互接続パッドの対応する相互接続パッドとシールリングとに電気的に接続されており、
前記複数のヒューズの各ヒューズが導通状態にあるとき、該ヒューズは対応する相互接続パッドをシールリングに電気的に接続する、方法。
【請求項２】
前記複数のヒューズの各ヒューズが導通状態にあるときに、シールリングを通じて、また前記複数のヒューズの各々を通じて前記複数の相互接続パッドの各々に電流を提供し、前記複数の相互接続パッドの各々の上に導体層を電気めっきする電気めっき工程、をさらに備える請求項１に記載の方法。
【請求項３】
前記電気めっき工程の後、前記複数の相互接続パッドの１つ以上からなるサブセットを通じて電流を提供し、前記複数の相互接続パッドのサブセットに電気的に接続されているヒューズの状態を非導通状態に変化させる工程、をさらに備える請求項２に記載の方法。
【請求項４】
前記複数のヒューズの各ヒューズが非導通状態になるまで、前記複数の相互接続パッドの別のサブセットを通じて順々に電流を印可し、前記複数の相互接続パッドの別のサブセットに電気的に接続されているヒューズの状態を非導通状態に変化させる工程、をさらに備える請求項３に記載の方法。
【請求項５】
前記複数の相互接続パッドと、前記複数のヒューズと、シールリングとは、半導体ウエハの第１のダイ内に形成されており、
前記方法は、
第２の複数のヒューズを形成する工程と、
前記複数の相互接続層の上面に第２の複数の相互接続パッドを形成する工程と、
第２のシールリングを形成する工程と、をさらに備え、
第２のシールリングは、半導体基板と、前記第２の複数の相互接続パッドと、前記第２の複数のヒューズとに形成された第２の能動回路を包囲しており、
前記第２の複数のヒューズの各ヒューズは、前記第２の複数の相互接続パッドの対応する相互接続パッドと第２のシールリングとに電気的に接続されており、
前記第２の複数のヒューズの各ヒューズが導通状態にあるとき、該ヒューズは前記第２の複数の相互接続パッドの対応する相互接続パッドを第２のシールリング電気的に接続し、
前記第２の複数の相互接続パッドと、前記第２の複数のヒューズと、第２のシールリングとは、半導体ウエハの第１のダイに隣接する第２のダイ内に形成されている、請求項１に記載の方法。
【請求項６】
第１のシールリングを第２のシールリングに電気的に接続するシールリング相互接続部を形成する工程をさらに備え、
シールリング相互接続部は第１のダイと第２のダイとの間のスクライブストリートに形成される、請求項５に記載の方法。
【請求項７】
前記複数のヒューズと前記第２の複数のヒューズとの各ヒューズが導通状態にあるときに、シールリングと、第２のシールリングと、前記複数のヒューズの各々と、前記第２の複数のヒューズの各々とを通じて、前記複数の相互接続パッドの各々と前記第２の複数の相互接続パッドの各々とに電流を提供し、前記複数の相互接続パッドと前記第２の複数の相互接続パッドとの各相互接続パッドの上に導体層を電気めっきする工程、をさらに備える請求項６に記載の方法。
【請求項８】
前記複数の相互接続パッドと前記第２の複数の相互接続パッドとの各相互接続パッド上に導体層を形成した後、前記複数のヒューズと前記第２の複数のヒューズとの各ヒューズの状態を非導通状態に変化させる工程、をさらに備える請求項７に記載の方法。
【請求項９】
前記複数のヒューズと前記第２の複数のヒューズとの各ヒューズの状態を非導通状態に変化させる工程は、前記複数の相互接続パッドと前記第２の複数の相互接続パッドとの各々のサブセットに順々に電流を印可する工程を含む、請求項８に記載の方法。
【請求項１０】
前記複数のヒューズと前記第２の複数のヒューズとの各ヒューズの状態を非導通状態に変化させる工程の後、第１及び第２のダイを個片化する工程をさらに備える請求項９に記載の方法。
【請求項１１】
半導体構造を形成する方法において、
半導体基板の上方にゲート電極とヒューズとを形成する工程と、
ゲート電極とヒューズとの上方に誘電体層を形成する工程と、
誘電体層において、シールリングの第１の部分と、ゲート電極に対する接点と、ヒューズの第１の端子に対する第１の接点と、ヒューズの第２の端子に対する第２の接点とを形成する工程と、
誘電体層の上方に複数の相互接続層を形成する工程であって、該工程は、前記複数の相互接続層を通じて連続して延びるとともにシールリングの第１の部分に接続されるシールリングの第２の部分を形成する工程を含み、シールリングは、前記複数の相互接続層のうちの１つ以上の相互接続層を通じて第２の接点に接続される、前記工程と、
前記複数の相互接続層の上方に相互接続パッドを形成する工程であって、該相互接続パッドは前記複数の相互接続層を通じて第１の接点に接続される、前記工程と、を備える方法。
【請求項１２】
ヒューズが導通状態にあるときに、シールリングを通じて、第２の接点を通じて、ヒューズを通じて、第１の接点を通じて、及び前記複数の相互接続層を通じて前記相互接続パッドに電流を提供し、前記相互接続パッド上に導体層を電気めっきする工程、をさらに備える請求項１１に記載の方法。
【請求項１３】
前記相互接続パッドに電流を提供し、前記相互接続パッド上に導体層を電気めっきする工程の後、ヒューズの状態を導通状態から非導通状態へ変化させる工程、をさらに備える請求項１２に記載の方法。
【請求項１４】
ヒューズの状態を変化させる工程は、電気めっきした導体層と相互接続パッドとを通じてヒューズに電流を提供し、その状態を非導通状態に変化させる工程を含む、請求項１３に記載の方法。
【請求項１５】
半導体基板の上方にゲート電極とヒューズとを形成する工程は、
半導体基板の上方に第２の導体層を形成する工程と、
第２の導体層のパターニングを行い、第２の導体層からゲート電極とヒューズとの両方を形成する工程とを含む、請求項１１に記載の方法。
【請求項１６】
ヒューズはポリシリコンヒューズである、請求項１１に記載の方法。
【請求項１７】
ゲート電極と、ヒューズと、相互接続パッドと、シールリングとは、第１のダイ内に存在し、
ゲート電極とヒューズとを形成する工程は、第１のダイに隣接する第２のダイにおいて半導体基板の上方に第２のヒューズを形成する工程であって、前記誘電体層は第２のヒューズの上方に形成される前記工程、を含み、
シールリングの第１の部分と、ゲート電極に対する接点と、ヒューズの第１の端子に対する第１の接点と、ヒューズの第２の端子に対する第２の接点とを形成する工程は、誘電体層において、第２のシールリングの第１の部分と、第２のヒューズの第１の端子に対する第１の接点と、第２のヒューズの第２の端子に対する第２の接点とを形成する工程を含み、
前記複数の相互接続層を形成する工程は、前記複数の相互接続層を通じて連続して延びるとともに第２のシールリングの第１の部分に接続される第２のシールリングの第２の部分を形成する工程であって、第２のシールリングは、前記複数の相互接続層のうちの１つ以上の相互接続層を通じて第２のヒューズの第２の端子の第２の接点に接続される、前記工程を含み、
前記相互接続パッドを形成する工程は、前記複数の相互接続層の上方に第２の相互接続パッドを形成する工程であって、該第２の相互接続パッドは前記複数の相互接続層を通じて第２のヒューズの第１の端子の第１の接点に接続され、第２のヒューズと、第２の相互接続パッドと、第２のシールリングとは、第２のダイ内に存在する、前記工程を含む、請求項１１に記載の方法。
【請求項１８】
前記複数の相互接続層を形成する工程は、シールリングが第１のダイと第２のダイとの間のスクライブストリートにおいて前記複数の相互接続層のうちの１つ以上の相互接続層を通じて第２のシールリングに接続されるように実行される、請求項１７に記載の方法。
【請求項１９】
ヒューズと第２のヒューズとが導通状態にあるときに、シールリングを通じて、ヒューズを通じて、及び前記複数の相互接続層を通じて相互接続パッドに、また第２のシールリングを通じて、第２のヒューズを通じて、及び前記複数の相互接続層を通じて第２の相互接続パッドに電流を提供し、前記相互接続パッド及び前記第２の相互接続パッド上に導体層を電気めっきする工程と、
前記相互接続パッド及び前記第２の相互接続パッド上に導体層を電気めっきする工程の後、ヒューズ及び第２のヒューズの各々の状態を導通状態から非導通状態へ変化させる工程と、を含む請求項１８に記載の方法。
【請求項２０】
半導体構造を形成する方法において、
半導体基板上に複数のヒューズを形成する工程と、
前記半導体基板と前記複数のヒューズとの上方に複数の相互接続層を形成する工程と、
前記複数の相互接続層の上面に複数の相互接続パッドを形成する工程と、
シールリングを形成する工程であって、シールリングは、半導体基板と、前記複数の相互接続パッドと、前記複数のヒューズとに形成された能動回路を包囲しており、前記複数のヒューズの各ヒューズは、前記複数の相互接続パッドの対応する相互接続パッドとシールリングとの間に結合されており、前記複数のヒューズの各ヒューズが導通状態にあるとき、該ヒューズは対応する相互接続パッドをシールリングに電気的に接続する、前記工程と、
前記複数のヒューズの各ヒューズが導通状態にあるときに、シールリングを通じて、また前記複数のヒューズの各々を通じて前記複数の相互接続パッドの各々に電流を提供し、前記複数の相互接続パッドの各々の上に導体層を電気めっきする電気めっき工程と、
前記電気めっき工程の後、各ヒューズの状態を導通状態から非導通状態へ変化させる工程と、を備える方法。
【請求項１】
半導体構造を形成する方法において、
半導体基板の上方に複数のヒューズを形成する工程と、
半導体基板の上方の複数の相互接続層と、該複数の相互接続層の上面の複数の相互接続パッドとを形成する工程と、
シールリングを形成する工程と、を備え、
シールリングは、半導体基板と、前記複数の相互接続パッドと、前記複数のヒューズとに形成された能動回路を包囲しており、
前記複数のヒューズの各ヒューズは、前記複数の相互接続パッドの対応する相互接続パッドとシールリングとに電気的に接続されており、
前記複数のヒューズの各ヒューズが導通状態にあるとき、該ヒューズは対応する相互接続パッドをシールリングに電気的に接続する、方法。
【請求項２】
前記複数のヒューズの各ヒューズが導通状態にあるときに、シールリングを通じて、また前記複数のヒューズの各々を通じて前記複数の相互接続パッドの各々に電流を提供し、前記複数の相互接続パッドの各々の上に導体層を電気めっきする電気めっき工程、をさらに備える請求項１に記載の方法。
【請求項３】
前記電気めっき工程の後、前記複数の相互接続パッドの１つ以上からなるサブセットを通じて電流を提供し、前記複数の相互接続パッドのサブセットに電気的に接続されているヒューズの状態を非導通状態に変化させる工程、をさらに備える請求項２に記載の方法。
【請求項４】
前記複数のヒューズの各ヒューズが非導通状態になるまで、前記複数の相互接続パッドの別のサブセットを通じて順々に電流を印可し、前記複数の相互接続パッドの別のサブセットに電気的に接続されているヒューズの状態を非導通状態に変化させる工程、をさらに備える請求項３に記載の方法。
【請求項５】
前記複数の相互接続パッドと、前記複数のヒューズと、シールリングとは、半導体ウエハの第１のダイ内に形成されており、
前記方法は、
第２の複数のヒューズを形成する工程と、
前記複数の相互接続層の上面に第２の複数の相互接続パッドを形成する工程と、
第２のシールリングを形成する工程と、をさらに備え、
第２のシールリングは、半導体基板と、前記第２の複数の相互接続パッドと、前記第２の複数のヒューズとに形成された第２の能動回路を包囲しており、
前記第２の複数のヒューズの各ヒューズは、前記第２の複数の相互接続パッドの対応する相互接続パッドと第２のシールリングとに電気的に接続されており、
前記第２の複数のヒューズの各ヒューズが導通状態にあるとき、該ヒューズは前記第２の複数の相互接続パッドの対応する相互接続パッドを第２のシールリング電気的に接続し、
前記第２の複数の相互接続パッドと、前記第２の複数のヒューズと、第２のシールリングとは、半導体ウエハの第１のダイに隣接する第２のダイ内に形成されている、請求項１に記載の方法。
【請求項６】
第１のシールリングを第２のシールリングに電気的に接続するシールリング相互接続部を形成する工程をさらに備え、
シールリング相互接続部は第１のダイと第２のダイとの間のスクライブストリートに形成される、請求項５に記載の方法。
【請求項７】
前記複数のヒューズと前記第２の複数のヒューズとの各ヒューズが導通状態にあるときに、シールリングと、第２のシールリングと、前記複数のヒューズの各々と、前記第２の複数のヒューズの各々とを通じて、前記複数の相互接続パッドの各々と前記第２の複数の相互接続パッドの各々とに電流を提供し、前記複数の相互接続パッドと前記第２の複数の相互接続パッドとの各相互接続パッドの上に導体層を電気めっきする工程、をさらに備える請求項６に記載の方法。
【請求項８】
前記複数の相互接続パッドと前記第２の複数の相互接続パッドとの各相互接続パッド上に導体層を形成した後、前記複数のヒューズと前記第２の複数のヒューズとの各ヒューズの状態を非導通状態に変化させる工程、をさらに備える請求項７に記載の方法。
【請求項９】
前記複数のヒューズと前記第２の複数のヒューズとの各ヒューズの状態を非導通状態に変化させる工程は、前記複数の相互接続パッドと前記第２の複数の相互接続パッドとの各々のサブセットに順々に電流を印可する工程を含む、請求項８に記載の方法。
【請求項１０】
前記複数のヒューズと前記第２の複数のヒューズとの各ヒューズの状態を非導通状態に変化させる工程の後、第１及び第２のダイを個片化する工程をさらに備える請求項９に記載の方法。
【請求項１１】
半導体構造を形成する方法において、
半導体基板の上方にゲート電極とヒューズとを形成する工程と、
ゲート電極とヒューズとの上方に誘電体層を形成する工程と、
誘電体層において、シールリングの第１の部分と、ゲート電極に対する接点と、ヒューズの第１の端子に対する第１の接点と、ヒューズの第２の端子に対する第２の接点とを形成する工程と、
誘電体層の上方に複数の相互接続層を形成する工程であって、該工程は、前記複数の相互接続層を通じて連続して延びるとともにシールリングの第１の部分に接続されるシールリングの第２の部分を形成する工程を含み、シールリングは、前記複数の相互接続層のうちの１つ以上の相互接続層を通じて第２の接点に接続される、前記工程と、
前記複数の相互接続層の上方に相互接続パッドを形成する工程であって、該相互接続パッドは前記複数の相互接続層を通じて第１の接点に接続される、前記工程と、を備える方法。
【請求項１２】
ヒューズが導通状態にあるときに、シールリングを通じて、第２の接点を通じて、ヒューズを通じて、第１の接点を通じて、及び前記複数の相互接続層を通じて前記相互接続パッドに電流を提供し、前記相互接続パッド上に導体層を電気めっきする工程、をさらに備える請求項１１に記載の方法。
【請求項１３】
前記相互接続パッドに電流を提供し、前記相互接続パッド上に導体層を電気めっきする工程の後、ヒューズの状態を導通状態から非導通状態へ変化させる工程、をさらに備える請求項１２に記載の方法。
【請求項１４】
ヒューズの状態を変化させる工程は、電気めっきした導体層と相互接続パッドとを通じてヒューズに電流を提供し、その状態を非導通状態に変化させる工程を含む、請求項１３に記載の方法。
【請求項１５】
半導体基板の上方にゲート電極とヒューズとを形成する工程は、
半導体基板の上方に第２の導体層を形成する工程と、
第２の導体層のパターニングを行い、第２の導体層からゲート電極とヒューズとの両方を形成する工程とを含む、請求項１１に記載の方法。
【請求項１６】
ヒューズはポリシリコンヒューズである、請求項１１に記載の方法。
【請求項１７】
ゲート電極と、ヒューズと、相互接続パッドと、シールリングとは、第１のダイ内に存在し、
ゲート電極とヒューズとを形成する工程は、第１のダイに隣接する第２のダイにおいて半導体基板の上方に第２のヒューズを形成する工程であって、前記誘電体層は第２のヒューズの上方に形成される前記工程、を含み、
シールリングの第１の部分と、ゲート電極に対する接点と、ヒューズの第１の端子に対する第１の接点と、ヒューズの第２の端子に対する第２の接点とを形成する工程は、誘電体層において、第２のシールリングの第１の部分と、第２のヒューズの第１の端子に対する第１の接点と、第２のヒューズの第２の端子に対する第２の接点とを形成する工程を含み、
前記複数の相互接続層を形成する工程は、前記複数の相互接続層を通じて連続して延びるとともに第２のシールリングの第１の部分に接続される第２のシールリングの第２の部分を形成する工程であって、第２のシールリングは、前記複数の相互接続層のうちの１つ以上の相互接続層を通じて第２のヒューズの第２の端子の第２の接点に接続される、前記工程を含み、
前記相互接続パッドを形成する工程は、前記複数の相互接続層の上方に第２の相互接続パッドを形成する工程であって、該第２の相互接続パッドは前記複数の相互接続層を通じて第２のヒューズの第１の端子の第１の接点に接続され、第２のヒューズと、第２の相互接続パッドと、第２のシールリングとは、第２のダイ内に存在する、前記工程を含む、請求項１１に記載の方法。
【請求項１８】
前記複数の相互接続層を形成する工程は、シールリングが第１のダイと第２のダイとの間のスクライブストリートにおいて前記複数の相互接続層のうちの１つ以上の相互接続層を通じて第２のシールリングに接続されるように実行される、請求項１７に記載の方法。
【請求項１９】
ヒューズと第２のヒューズとが導通状態にあるときに、シールリングを通じて、ヒューズを通じて、及び前記複数の相互接続層を通じて相互接続パッドに、また第２のシールリングを通じて、第２のヒューズを通じて、及び前記複数の相互接続層を通じて第２の相互接続パッドに電流を提供し、前記相互接続パッド及び前記第２の相互接続パッド上に導体層を電気めっきする工程と、
前記相互接続パッド及び前記第２の相互接続パッド上に導体層を電気めっきする工程の後、ヒューズ及び第２のヒューズの各々の状態を導通状態から非導通状態へ変化させる工程と、を含む請求項１８に記載の方法。
【請求項２０】
半導体構造を形成する方法において、
半導体基板上に複数のヒューズを形成する工程と、
前記半導体基板と前記複数のヒューズとの上方に複数の相互接続層を形成する工程と、
前記複数の相互接続層の上面に複数の相互接続パッドを形成する工程と、
シールリングを形成する工程であって、シールリングは、半導体基板と、前記複数の相互接続パッドと、前記複数のヒューズとに形成された能動回路を包囲しており、前記複数のヒューズの各ヒューズは、前記複数の相互接続パッドの対応する相互接続パッドとシールリングとの間に結合されており、前記複数のヒューズの各ヒューズが導通状態にあるとき、該ヒューズは対応する相互接続パッドをシールリングに電気的に接続する、前記工程と、
前記複数のヒューズの各ヒューズが導通状態にあるときに、シールリングを通じて、また前記複数のヒューズの各々を通じて前記複数の相互接続パッドの各々に電流を提供し、前記複数の相互接続パッドの各々の上に導体層を電気めっきする電気めっき工程と、
前記電気めっき工程の後、各ヒューズの状態を導通状態から非導通状態へ変化させる工程と、を備える方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【公開番号】特開２０１３−２６６２４（Ｐ２０１３−２６６２４Ａ）
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願番号】特願２０１２−１５９１４５（Ｐ２０１２−１５９１４５）
【出願日】平成２４年７月１８日（２０１２．７．１８）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
【公開日】平成２５年２月４日（２０１３．２．４）
【国際特許分類】
【出願日】平成２４年７月１８日（２０１２．７．１８）
【出願人】（５０４１９９１２７）フリースケール セミコンダクター インコーポレイテッド (806)
【Ｆターム（参考）】
[ Back to top ]