【課題】デュアルポート圧力センサを提供する。
【解決手段】デュアルポート圧力センサは、フラグと、リードと、フィンガとを有するリードフレームを備える。第１、第２の開口部はフラグを通じて延びている。フラグと、リードと、フィンガとの一部分の周りには封止材がある。センサは、封止材の底側においてフラグの底面を露出する底部キャビティと、封止材の上側における第１、第２の上部キャビティとを備える。第１の上部キャビティ内の第１の開口部は、フラグの第１の開口部に整合されており、フラグにおける第１の開口部より大きい。第２の上部キャビティ内の第２の開口部は、フラグの第２の開口部に整合されており、フラグにおける第２の開口部より大きい。デュアルポート圧力センサの上側におけるデュアルポートは、第１のキャビティおよび第２のキャビティに取り付けられている。 （もっと読む）

【課題】データプロセッサコアのサイズ及び遅延を小さくすること。
【解決手段】データプロセッサが開示され、該データプロセッサが、該データプロセッサ外部のデータ経路を通して要求をルーティングすることによって該データプロセッサのローカルメモリをアクセスする。予約／修飾コントローラが、ローカルメモリをアクセスするための受信される要求に関連される特定動作を実行される。特定動作に加えて、データプロセッサコアのローカルメモリをアクセスするために予約／修飾コントローラに関連するメモリコントローラが相当するアクセス要求をデータプロセッサコアにルーティングする。 （もっと読む）

【課題】改良された電圧制御発振器を提供する。
【解決手段】電圧制御発振器（１６）は複数の直列に接続された合成利得段（４２、４４、４６）を含む。合成利得段はトランスコンダクタンス段（４８）及びトランスインピーダンス段（５０）を含む。トランスコンダクタンス段は第１電源電圧端子から第２電源電圧端子への第１電流経路（５２、５６、６４）及び第２電流経路（５４、５８、６６）を有する。第１可変抵抗（６２）は第１電流経路と第２電流経路との間に接続される。トランスインピーダンス段は、第１電流経路の出力に接続された入力端子と、出力端子とを有する第１インバータ（６８、７２）及び第２電流経路の出力に接続された入力端子と、出力端子とを有する第２インバータ（７０、７４）を有する。第２可変抵抗（７６）は第１インバータの入力端子と出力端子との間に、第３可変抵抗（７８）は第２インバータの入力端子と出力端子との間に接続される。 （もっと読む）

【課題】より小型なｅヒューズモジュールを提供する。
【解決手段】半導体デバイスが、ｅヒューズモジュールおよびプログラミング電流生成器を有する。ｅヒューズモジュールが電気的にプログラミングするｅヒューズ素子（２２６）のアレイを含む。プログラミング電流発生器が、複数の基準トランジスタ素子（Ｍ０〜Ｍ６）のセットと、基準トランジスタ素子（Ｍ０〜Ｍ６）を活性化させて、選択された基準電流を生成するセレクタ（２５４）と、アレイの選択されたｅヒューズ素子（２２６）に、選択された基準電流に応じたプログラミング電流を印加して、ｅヒューズ素子（２２６）の抵抗をプログラミングするカレントミラー（Ｍ７、Ｍ８、Ｍ９）とを有する。 （もっと読む）

【課題】開接地故障等による過電流から負荷を保護するための負荷制御及び保護システム等を提供する。
【解決手段】システム（５１）は、ＤＣバス（２３）に接続されるＤＣ端子（２７）と、負荷（２４）に接続される負荷端子（２９）と、外部接地バス（２５）に接続される接地端子（２８）と、オン／オフ命令を受信する入力端子（２６）とを有する。システムの内部接地バス（６０）は、通常、接地端子を介して外部接地バスに接続されるが、接地故障により外部接地バスから接地端子が切断される場合、自動的に負荷端子に接続され、システムおよびＤＣバスと接地端子との間に接続されるあらゆる周辺回路の継続的動作を助ける合成接地が提供される。システムを通って外部接地バスへ流れるいかなる周辺回路電流も、負荷および外部接地端子に到達する前に接地端子と負荷端子との間の直列インピーダンスを自動調整することによって、負荷の不適切な動作を引き起こさないよう妨げられる。 （もっと読む）

【課題】 センサデバイスに関する装置及び関連する作成方法が提供される。
【解決手段】 センサデバイスは、第１部分に形成された検出装置を有する第１部分及び第２構造を含むセンサ構造を含む。封止構造は、前記センサ構造と前記第２構造との間に挿入され、ここで、封止構造は、センサ構造の第１部分を囲む。封止構造は、第１部分の第１側に固定基準圧力を設け、第１部分の対向側は周囲圧力にさらされる。 （もっと読む）

【課題】
ナノ結晶を有する半導体デバイスを形成する方法を提供する。
【解決手段】
ナノ結晶を有する半導体デバイス１０を形成する方法は、基板１２を設けるステップと、基板の表面の上方に第１絶縁層１４を形成するステップと、第１絶縁層上に第１の複数のナノ結晶２６（２１、２２）を形成するステップと、第１の複数のナノ結晶上に第２絶縁層２８を形成するステップと、第２絶縁層に第１材料を注入するステップと、第１材料をアニールして第２絶縁層内に第２の複数のナノ結晶３４（３６、３７）を形成するステップとを含む。この方法は、より高いナノ結晶密度を有する不揮発性メモリの電荷格納層を提供するために使用され得る。 （もっと読む）

【課題】キャパシタのエッチングはＮＶＭセルのエッチングの終点検出に有用になるようにキャパシタおよびＮＶＭセルを集積するように形成する。
【解決手段】ＮＶＭ領域およびキャパシタ領域上に２つの導電体層を用いるように達成される。第１導電体層は後のパターニングステップの準備にパターニングされ、これが、ＮＶＭ領域およびキャパシタ領域の両方に第１導電体層および第２導電体層の両方をパターニングするステップを含む。後のエッチングが、同一マスクを用いて両方の導電体層をエッチングされることによって制御ゲート上に浮遊ゲートの重要な配列を提供する。この後のエッチングの間、キャパシタ領域に第１導電体材料をエッチングされることが、ＮＶＭ領域における第１導電体層のエッチングの終点検出を補助する。 （もっと読む）

【課題】低電圧試験のためのリセット回路及び方法を提供する。
【解決手段】低電圧試験回路１２５と、システム１００および２００と、集積回路パッケージ１０４および２０４における回路１２７の低電圧試験を実行する方法が、電源電圧の一部分である電圧を生成する電圧分割ラダー３２０、一部分を基準電圧と比較する比較器３１０、電圧分割ラダーのトポロジーを制御し、それによって一部分の値を変更するスイッチ３５０を含む、選択可能閾値リセット回路１２５を含み、スイッチは製品試験装置１０２および２０２からの信号によって制御され、信号は、選択可能閾値リセット回路のリセット閾値を標準リセット閾値未満に低減されるようにして、標準リセット閾値未満の電源電圧で回路を試験することを可能にする。 （もっと読む）

【課題】伝搬遅延およびＰＶＴ条件の変化時に高信頼性のデータ転送を可能とするデータ処理システムを提供する。
【解決手段】同期データ処理システムはデータを格納するメモリモジュールと、メモリモジュールに接続されたメモリコントローラとを備える。メモリコントローラのクロックインバータは入力クロック信号を受信し反転クロック信号をメモリモジュールに提供する。反転クロック信号によってメモリモジュール到達前の第１の伝搬遅延がメモリクロック信号として与えられる。メモリモジュールに接続された書込データバッファは入力クロック信号に応答してメモリモジュールにデータを提供する。メモリモジュールに接続された非同期先入れ先出しバッファはメモリクロック信号をバッファにフィードバックすることによって生成されるフィードバック信号に応答してメモリモジュールからデータを読み取る。 （もっと読む）