【課題】デバイスの生産性を下げないシステム。
【解決手段】複数の診断箇所の診断機能を備える装置であって、複数の診断箇所のそれぞれの診断不要期間を取得する取得部と、複数の診断箇所のうち、診断不要期間が経過している診断箇所を選択して診断する診断部と、を備える装置を提供する。複数の診断箇所のそれぞれに対応する診断インターバルを記憶する診断インターバル記憶部と、複数の診断箇所のうち診断部が診断した診断箇所の診断不要期間を、当該診断箇所に対応する診断インターバルにより更新する更新部と、を更に備えてもよい。 （もっと読む）

【課題】 汎用的なインタフェースを用いて容易に検査等を行うことができる自動検査システムを提供する。
【解決手段】 ＰＣ２は、特定識別情報を含む制御コマンドをマイコン１３向けとし、特定識別情報を含まない制御コマンドをシンセ装置２０向けとしてＵＳＢコマンドを出力し、ＵＳＢ−シリアル変換治具４がシリアル信号に変換して恒温槽１内の治具基板１０に出力すると、マイコン１３は特定識別情報を含む制御コマンドに基づき、シンセ装置２０の選択・電源供給、その他検査のための動作を行わせ、定識別情報を含まない制御コマンドは３ステートバッファ１４を介してシンセ装置２０に出力させ、制御結果のデータと検査結果のデータを負論理和回路１１からＵＳＢ−シリアル変換治具４に出力自動検査システムである。 （もっと読む）

【課題】目視やプローブに依らずに短絡を検出できる開放／短絡検査方法及び開放／短絡検査装置を提供する。
【解決手段】集積回路１０は、外部から電源が供給される電源端子Ｐ１１と、電源に基づいて動作する回路１０１と、第１回路１０１に接続され、所定の方向に並んで配置され、外部からの制御によって第１電位Ｈ及び第１電位Ｈと異なる第２電位Ｌとを任意に出力可能なＮ（Ｎは３以上の自然数）個の外部端子Ｐ１０とを備える。外部端子Ｐ１０のうち、方向の一方側からＭ（Ｍは１からＮまでの自然数）個目までの外部端子に第１電位を、（Ｍ＋１）個目からＮ個目までの外部端子に第１電位と異なる第２電位を出力させ、電源端子１１を流れる電流の値が所定の基準値を超えたことを以って、Ｍ個目と（Ｍ＋１）個目の外部端子の間が短絡していると判定する。 （もっと読む）

【課題】高周波信号を出力する半導体装置の出力信号をテスタで試験する場合のインピーダンスの最適化を容易に行えるようにする。
【解決手段】出力端子から高周波信号を出力する半導体装置10をテスタ30で試験する高周波信号出力試験方法であって、異なるインピーダンス調整量を与える複数のインピーダンス調整ユニット44および選択信号に応じていずれかのインピーダンス調整ユニットを選択する選択回路41-43を有するインピーダンス整合回路40を、出力端子に接続し、インピーダンス調整ユニットの選択を変えながら、インピーダンス整合回路が出力する高周波信号をテスタで測定して、測定結果に基づいて最適なインピーダンス調整ユニットを選択して、その状態で高周波信号をテスタで試験する。 （もっと読む）

【課題】半導体をテストするための方法を提供すること。
【解決手段】本発明の様々な局面による半導体をテストするための方法および装置は、テスト結果のセットにおいて有効なデータを分類するように構成される。テストシステムは、出力レポートにおけるデータを提供するように構成され得る。アウトライヤー分類エレメントは、実行時に解析を適切に実行する。アウトライヤー分類エレメントは、さらに、データをスムージングし、かつ、テスト結果基準からの傾向および領域を分類するために、スムージングシステムと共に動作し得る。 （もっと読む）

【課題】タイミング調整に係る冗長な構成を極力削減することによって、コスト、実装面積、及び故障発生の低減を図ることができる半導体試験装置を提供する。
【解決手段】半導体試験装置１は、ＤＵＴ４０から出力される信号と所定の比較信号とを比較するコンパレータ１６ａ，１６ｂが設けられたＩＯピンブロック１６と、コンパレータ１６ａ，１６ｂの比較結果と期待値パターンＥ１とが一致するか否かを所定のタイミングで判定する判定部１８と、判定部１８におけるタイミングの調整に用いられて、入力される信号と所定の比較信号とを比較する調整用コンパレータ部２２とを備えており、判定部１８はコンパレータ１６ａ，１６ｂの比較結果と調整用コンパレータ部２２の比較結果との何れか一方を選択する選択器３１ａ，３１ｂを備える。 （もっと読む）

【課題】試験装置の測定時間を短縮する。
【解決手段】半導体デバイスの試験装置であって、ドライバおよびコンパレータを有する複数の入出力回路と、伝送路の抵抗を測定するキャリブレーション部と、３以上の入出力回路の入出力端を電気的に接続する接続配線が設けられた測定用ボードとを備え、キャリブレーション部は、第１の入出力回路に対応する伝送路の抵抗を測定する場合に、第２の入出力回路の入出力端を介して接続配線に所定値の測定用電圧を出力し、第１の入出力回路のコンパレータを用いて、接続配線の電圧を測定し、第１の入出力回路のドライバの内部抵抗、第１の入出力回路のコンパレータで測定した電圧、終端電圧、および、測定用電圧に基づいて、伝送路の抵抗を測定する試験装置を提供する。 （もっと読む）

【課題】効率性を保持しつつ精確性を高くした半導体論理回路装置の故障診断方法及び故障診断プログラムを提供する。
【解決手段】半導体論理回路装置の回路情報において、Ｘ故障ゲートＧｉのファンアウト信号線に出現可能な故障論理値を表すＸ記号を挿入する。次に、テスト入力ベクトルＶＥＣを入力信号線に入力して初期シミュレーション出力ベクトルＩＳＯを出力信号線に得る。次に、Ｘ記号に２値論理シミュレーションを行ってＸ分解によるシミュレーション出力ベクトルを得る。次に、実際の半導体論理回路装置に対してテスト入力ベクトルＶＥＣを入力信号線に入力した際の観測出力ベクトルとシミュレーション出力ベクトルとの比較結果に応じて半導体論理回路装置の故障存在被疑領域を特定化する。 （もっと読む）

【課題】演算処理に応じてＤＳＰモジュールを逐次的に実行させるのか、並列的に実行させるかを最適に選択し、演算時間の短縮化を図ることを目的とする。
【解決手段】複数のＣＰＵを備えるＤＳＰモジュール４と演算処理が記述されたテストプログラムに従ってＤＳＰモジュール４の制御を行うテスタコントローラ３とを備える半導体試験装置であって、テスタコントローラ３に備えられ、テストプログラムに記述されている演算処理に基づいて、ＤＳＰモジュール４に演算処理を逐次的に実行させるシングルモードと並列的に実行させるマルチモードとのうち何れか一方の動作モードを選択する動作モード選択部１５と、ＤＳＰモジュール４に備えられ、動作モード選択部１５の選択に基づいて１つのＣＰＵを逐次的に動作させるか２つ以上のＣＰＵを並列的に動作させるかの選択を行うＣＰＵ制御部２４と、を備えている。 （もっと読む）

【課題】データ転送速度の速い制御部と内部にレジスタもしくはメモリを有しデータ転送速度の遅い被制御デバイスとを備えた半導体試験装置において、被制御デバイスからのデータの読み出しに要する時間を短縮できるとともに、書込み中に制御部から被制御デバイスに対するリード要求が発生した場合にも正しいデータを返送することができるようにする。
【解決手段】制御部（１０）が被制御デバイス（２１……）に対する書込み要求を行うと、制御部が送信した書込みアドレスおよび書込みデータをバッファメモリ（４１……）に格納するのと並行して読出し用のメモリ（５１……）に書込みデータを格納し、該読出し用のメモリに、被制御デバイスの内部レジスタもしくはメモリの内容と全部または一部同じデータを記憶させておくようにした。 （もっと読む）

【課題】 組合せ型スイッチングマトリクスの構築方法において、使用者の作業効率を高めるとともに、試験コストを削減する。
【解決手段】 第１と第２のスイッチングモジュールを選択し、第１と第２のスイッチングモジュールの出力ポートおよび入力ポートを設定し、少なくとも第１の出力ポートうちの一つと第２の入力ポートのうちの一つとを接続することで、組合せ型スイッチングマトリクスを形成し、出力ポートと入力ポートとの接続関係に基づいて接続マッピングテーブルを作成し、チャネル切換えインターフェイスを表示する。チャネル切換えインターフェイスは、複数の入力端子と、出力端子と、仮想スイッチとを備え、入力端子および出力端子の間の経路のオン・オフ状態を表す組合せ型スイッチングマトリクスを表示する。 （もっと読む）

一実施形態では、自動テスト装置用のプロトコルエンジン回路は、プロトコル固有データを取り込んで、被試験デバイスに対応して選択されたプロトコル定義を用いて、被試験デバイスのテストのためにプロトコル固有データをフォーマットするように構成された、プロトコル生成回路を含む。このプロトコル生成回路は、プロトコル定義テーブルから、選択されるプロトコル定義を取り込むように構成することができる。
（もっと読む）

テストされるシステムにアクセスするように構成されたテスト・アクセス・ポート（ＴＡＰ）を介するテストされるシステムの少なくとも一部のテスティングを実行する装置が提供される。この装置は、ＴＡＰを介するテストされるシステムの少なくとも一部のテスティングを制御するように適合された命令を実行する第１プロセッサと、ＴＡＰへのインターフェースをサポートする第２プロセッサとを含む。第１プロセッサは、テスト命令の実行中に、ＴＡＰの制御に関連するＴＡＰ関連命令を検出し、ＴＡＰ関連命令を第２プロセッサに向かって伝搬させるように構成される。第２プロセッサは、第１プロセッサによって検出されたＴＡＰ関連命令を受け取り、ＴＡＰ関連命令を処理するように構成される。第１プロセッサは、第２プロセッサによるＴＡＰ関連命令の処理と同時に少なくとも１つのタスクを実行するように構成される。関連する方法も提供される。
（もっと読む）

テストされるシステムのスキャン・チェーンを介してテストされるシステムの一部をテストする方法が提供される。この方法は、スキャン・チェーンを複数のセグメントに分解するステップと、テストされるシステムの一部をテストする命令のセットを生成するステップと、テストされるシステムの一部をテストするために命令のセットを実行するステップとを含む。スキャン・チェーンは、複数の要素からなり、各セグメントは、スキャン・チェーンの要素のうちの少なくとも１つを含む。命令のセットは、命令セット・アーキテクチャ（ＩＳＡ）に関連する複数のプロセッサ命令および複数のテスト命令を含む。テスト命令は、スキャン・チェーンの複数のセグメントのそれぞれについて、セグメントに対して実行されるべき少なくとも１つのスキャン動作を含む。関連する装置も提供される。
（もっと読む）

【課題】ユーザに煩雑な作業を強いることなく半導体試験装置のバリエーションを容易に診断することができる半導体試験装置及びその診断方法を提供する。
【解決手段】半導体試験装置１は、テストヘッド１０に実装されるカードＣ１〜Ｃｎの増減により、規模及び機能の少なくとも一方が相違する複数の装置態様（バリエーション）を実現可能であって、カードが実装されるスロット１１ａ〜１１ｎのうち、バリエーション毎に異なるカードが実装されるスロットを含むブロックにおけるカードの種類を示す情報を記憶するメモリ２２と、上記のブロックに含まれるスロットに実装されているカードの種類を示す情報を取得してメモリ２２にスロットブロックテーブルＴＢとして記憶するフラグ設定部２１ａと、メモリ２２に記憶されたスロットブロックテーブルＴＢに基づいて実際のバリエーションを決定するバリエーション決定部２１ｂとを備える。 （もっと読む）

【課題】コストの低減を図ることができ、且つデータの書き込み及び読み出しに要する時間を短縮することができる記憶装置、及び当該記憶装置を備えることによって半導体デバイスの試験時間を短縮することができる半導体試験装置を提供する。
【解決手段】記憶装置１は、各々の記憶容量が同じであるとともに各々の記憶領域を１つの領域として又は複数の領域に分割して管理可能なメインフェイルメモリ１２ａ〜１２ｄ及びスペアフェイルメモリ１３と、スペアフェイルメモリ１３の記憶領域を複数のメモリバンクＢ１〜Ｂ４に分割してメモリバンクＢ１〜Ｂ４についてインターリーブを行うとともに、メインフェイルメモリ１２ａ〜１２ｄについてインターリーブを行うメモリコントローラ１１とを備える。 （もっと読む）

【課題】新たなＡＤ変換回路の追加を行わずに、評価回路のバラツキの影響を受けにくく正確なテストを簡易にかつ高速に行う。
【解決手段】カメラのオートフォーカス機構を実現するボイスコイルモータＶＣＭを制御するＶＣＭ制御回路２または２Ａが内蔵され、このＶＣＭ制御回路２または２Ａ内のＤＡ変換回路１０１または１０１Ａのテスト出力端子Ｔｏｕｔを複数のカラムＡＤ変換回路４の全部または一部の複数の入力端にそれぞれ接続可能に構成し、出力回路５からのデジタル信号により、このＶＣＭ制御回路２または２ＡのＤＡ変換回路１０１または１０１Ａの性能評価テストを行う。 （もっと読む）

【課題】被測定デバイスの電源ピンにバイパスコンデンサとしてどのような容量値のものが接続されたとしても、最低限の位相余裕を確保しつつ応答速度の低下を防止し、テスト時間を短縮することができる電圧印加電流測定機能を備えた半導体試験装置を提供する。
【解決手段】被測定デバイスの電源ピンに所定の電圧を印加して電流を測定する機能を備えた半導体試験装置において、測定開始前に電源ピンに接続されているバイパスコンデンサの容量値を測定し、測定結果に応じて位相補償用の抵抗または容量の値を変えることで最低限の位相余裕が得られるように電源供給部の応答特性を調整するとともに、測定された容量値に応じて電流測定開始タイミングを最適化するようにした。 （もっと読む）

【課題】ウエーハのプローブにおいて、位置あわせのためのマークを確実に識別可能にして、マークの座標位置を正確かつ容易に決定可能にする方法を提供する。
【解決手段】ウエーハの電気的試験装置において検査ステージに対向しているセラミック基板３６とシート状基板３８との積層体中に光源４６を内蔵させ、前記対向面にはこの光源４６の光の一部を通過させるマーク部材４４を設置する。該マーク部材４４の中央部にはマーク４８を配置する。 （もっと読む）

【課題】試験装置を簡易に校正する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスを試験するための試験信号をそれぞれ出力する複数の試験信号出力部と、試験信号に応じて被試験デバイスが出力する応答信号をそれぞれ取得する複数の応答信号取得部と、当該試験装置を校正する場合に、基準となる試験信号出力部が出力した試験信号の電圧レベルに応じた論理信号を複数の応答信号取得部のそれぞれへと出力する基準ドライバ部を備える校正用デバイスを、被試験デバイスの代わりに搭載するデバイス搭載部と、校正用デバイスが搭載された状態で、基準ドライバ部が出力した論理信号を調整対象の応答信号取得部が取得した結果に基づき、調整対象の応答信号取得部が論理信号を取得するタイミングを調整する調整部と、を備える試験装置を提供する。 （もっと読む）