【課題】自由なパターンを用いて正確にストローブ信号のタイミング精度の測定を行うことを目的とする。
【解決手段】コンパレータ部１３を設けた試験部４と、測定対象ストローブ信号の発生タイミングのみに同期したドライバイネーブル信号を発生させるパターンをレート信号ごとに記憶するパターンデータ記憶部１と、測定対象ストローブ信号およびドライバイネーブル信号を出力するパターン出力部１１と、レート信号よりも短い周期のシステムクロック信号のタイミングで動作を行い、ストローブ同期信号に基づいてコンパレータ部１３に入力させる測定用信号を出力し、この測定用信号に与える遅延量を変化させる試験部４に着脱可能な測定用信号発生部６とを備え、コンパレータ部１３は測定対象ストローブ信号のタイミングで測定用信号を期待値と比較して、測定対象ストローブ信号のタイミング精度を測定している。 （もっと読む）

【課題】正電圧専用のテスタにより、高電圧生成回路、負電圧生成回路の出力をテストすること。
【解決手段】本発明のテスト回路１０は、第１分圧回路１１と、第２分圧回路１２とを具備している。第１分圧回路１１は、接地又は基準電圧生成回路１と高電圧生成回路２間に直列接続され、接地電圧又は基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧Ｖ１を生成する第１、２の抵抗素子Ｒ１、Ｒ２と、第１正電圧Ｖ１を出力するバッファＢＦとを備えている。第２分圧回路１２は、負電圧生成回路３と基準電圧生成回路１間に直列接続され、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成する第１、２の抵抗素子Ｒ１、Ｒ２と、第２正電圧Ｖ２を出力するバッファＢＦとを備えている。 （もっと読む）

【課題】本発明の目的は、パターンファイルを行および列によって区切られた矩形領域を最小単位とするスプレッドシートとして表示および編集し、また自動的にパターンファイルの書式チェックすることで、パターンファイルの編集を容易にでき、またパターンファイルの編集ミスを低減する半導体試験装置を実現することにある。
を実現することにある。
【解決手段】本発明は、パターンデータに基づいて生成した試験信号を被試験対象に与えて試験を行う半導体試験装置において、行および列によって区切られた矩形領域を最小単位として構成したスプレッドシートに前記パターンデータを記述し、スプレッドシート形式のパターンファイルを作成するとともに、前記パターンファイルを編集するパターンエディタ手段を備えたことを特徴とする。 （もっと読む）

【課題】変調信号を用いて試験可能にするとともに、出力レベルを所望レベルに短時間に精度良く追い込み、その後に所望の測定ができる技術を提供する。
【解決手段】信号発生部１０が、周期Ｔａのベースバンド信号を生成してＲＦ信号で変調し、いずれの周期Ｔａでも、ベースバンド信号のレベルの変化が同一の変化を示すバースト信号を生成して通信用デバイスに入力させる。レベル測定部３０は、通信用デバイスから出力される変調信号の各周期Ｔａにおける同一タイミングにおける出力レベルを測定し、判定部４０及びレベル制御部５０は、測定された出力レベルが、目標値内になるように、通信用デバイスに入力する変調信号のレベルを制御する構成とした。 （もっと読む）

【課題】ランダム・ジッタのクレスト・ファクタ・エミュレーションを有する波形試験信号を発生する。
【解決手段】ＣＰＵ６０は、表示器５６にユーザ・インタフェースを発生して、シリアル・データ・パターン用のパラメータと、シリアル・データ・パターンに与えるデターミニスティック・ジッタ欠陥、ランダム・ジッタ欠陥及び少なくとも１つの偏差クレスト・ファクタ・エミュレーション欠陥用のパラメータとを設定する。これらパラメータを用いて波形記録ファイルを発生し、偏差クレスト・ファクタ・エミュレーション欠陥が欠陥シリアル・データ・パターン内に選択的に位置決めされる。波形発生回路７０は、 これらに基づいて、欠陥のあるシリアル・データ・パターン・アナログ出力信号を発生する。欠陥のあるシリアル・データ・パターン・アナログ出力信号に変位クレスト・ファクタ・エミュレーション欠陥を選択的に位置決めする。 （もっと読む）

【課題】テスタコントローラが、複数の試験モジュールの同期動作を制御すると、テスタコントローラにおける処理時間が生じてしまい、好ましくない。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を伝送する複数の試験モジュールと、複数の試験モジュールが接続されるバスと、バスを介して複数の試験モジュールを制御する試験制御部とを備え、試験モジュールは、被試験デバイスとの間で信号を伝送する試験部と、試験部を制御するモジュール制御部とを有し、それぞれの試験モジュールにおけるモジュール制御部は、バスを介して、他の試験モジュールのモジュール制御部と信号を伝送する試験装置を提供する。 （もっと読む）

【課題】試験モジュールが有するリソースを有効に使用する。
【解決手段】少なくとも１つの被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を伝送して当該被試験デバイスを試験する複数の試験部を有する試験モジュールと、前記複数の試験部を制御する複数の試験制御部と、を備え、前記試験モジュールは、前記複数の試験部のそれぞれが前記複数の試験制御部のうちいずれの試験制御部による制御を受けるかを、前記複数の試験部のそれぞれに対して独立に設定可能である、試験装置を提供する。 （もっと読む）

【課題】試験装置のテスタコントローラが、各試験モジュールからデータを受け取ってから、次のリード命令を発行すると、多数の試験モジュールからデータを読み出す場合に、時間がかかる。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を伝送する複数の試験モジュールと、試験モジュールが格納したデータを、２以上の試験モジュールについて一括して読み出すグループリード命令を出力する試験制御部と、グループリード命令に応じて、２以上の試験モジュールからデータを読み出し、一括して試験制御部に通知する制御インターフェイス部とを備える試験装置および当該試験装置に係る試験方法を提供する。 （もっと読む）

【課題】テストヘッド等の重い負荷を保持及び移動するために使用される位置決めシステムを提供する。
【解決手段】負荷を支持するための装置は、空気装置と負荷の対向側面に連結される連結器を備える。連結器は、空気装置の作動に応答して、第１の軸と平行に負荷を移動させる。少なくとも１つの連結器は、第１の軸と直角の第２の軸を回転支点として負荷を回転させる。負荷は第１の軸方向に沿って移動するとともに第２の軸の回りにコンプライアント動作する。少なくとも１つの空気装置が第１の軸方向に沿った移動とともに第２の軸の回りに回転させるコンプライアンスをもたらしている。 （もっと読む）

【課題】半導体チップのテスト所要時間を短縮する方法を提供すること。
【解決手段】複数の半導体集積回路装置それぞれに、複数のテストの内から互いに異なるいずれかを割り当てる第１のステップと、複数のテストの内、複数の半導体集積回路装置それぞれに割り当てられたテストをそれぞれ実行する第２のステップと、複数のテストの内の特定テストにおいて複数の半導体集積回路装置の内から不良品を検出した場合に、複数の半導体集積回路装置から不良品を除いた残りの半導体集積回路装置に特定テストを次のテストとして割り当てる第３のステップと、残りの半導体集積回路装置に割り当てられた特定テストをそれぞれ実行する第４のステップとを備える。 （もっと読む）

【課題】複数のタイミングエッジ発生回路のそれぞれのタイミング補正を行うときに、タイミング補正を行うための設定内容を単純化させることを目的とする。
【解決手段】波形を発生する波形発生装置１であって、波形のタイミングを規定するタイミングエッジデータＴＥＤを生成する複数のタイミングエッジデータ生成部３と、タイミングエッジデータＴＥＤを入力して、この入力したタイミングエッジデータＴＥＤのタイミングでタイミングエッジＴＥを発生する複数のタイミングエッジ発生部４と、タイミングエッジに基づいて波形を発生するフリップフロップ７と、タイミングエッジデータＴＥＤの出力先を任意のタイミングエッジ発生部４に変更可能にした出力変更部１４と、を備えている。 （もっと読む）

【課題】電子回路等の被試験装置に試験信号を印加して被試験装置を監視することにより、被試験装置の１つ又は複数の電気特性を試験する試験回路及びシステムを提供する。
【解決手段】試験回路は、単一の自動試験システム内の複数のユニバーサルインタフェースチャネル回路２１０を用いて、電子回路又は装置を試験を行う。単一のデータ収集回路１２０を、１つ又は複数のユニバーサルインタフェースチャネル回路２１０に結合する。各ユニバーサルインタフェースチャネル回路２１０は、様々な試験信号のうちの１つをＤＵＴに供給することを、データ収集回路１２０から個別に命令する。 （もっと読む）

【課題】被試験デバイスのビット誤り率や波形測定・表示を行う際に必要なパラメータ値設定を簡便に行える誤り率測定装置及び方法を提供する。
【解決手段】操作入力部１６からの所定操作により誤り率測定部１１又は波形測定部１３の何れか一方の測定部のトラッキング設定がＯＮされると、制御部１８が他方の測定部のパラメータ値の問い合わせをしてトラッキングＯＮ設定された側の測定部に出力する。そして、トラッキングＯＮ設定された側の測定部は、問い合わせをしたパラメータ値をトラッキング設定がＯＮ状態の測定部に反映してパラメータ値の同期を図っている。 （もっと読む）

【課題】通信パケットの滞留をテストコントローラへと通知する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスとの間で信号を伝送して被試験デバイスを試験するテストモジュールと、テストモジュールを制御するテストコントローラと、テストモジュールおよびテストコントローラの間で通信パケットを転送するネットワークと、を備え、テストモジュールおよびネットワークの少なくとも一方は、通信パケットをバッファリングする通信バッファの使用状態を示す使用状態パケットを、テストコントローラへと送信する試験装置を提供する。 （もっと読む）

【課題】システムバスのコマンドの通信量を軽減することでオーバーヘッド時間を短縮し、試験時間を短縮することが可能な半導体試験装置を実現する。
【解決手段】記憶部を有するハードウェアを複数備え、コマンドにより記憶部から設定対象部へ設定データを転送する半導体試験装置において、コマンドを送信するシステム制御部と、システム制御部から送信された設定データと転送時に必要なアドレス情報を記憶部に書き込み、コマンドを受信して記憶部に記憶されているアドレス情報に基づいて設定データを転送する設定制御部とを備える。 （もっと読む）

【課題】被試験デバイスに電圧を印加するときに、不要なタイムロスをなくし、電圧印加の順番を遵守させることを目的とする。
【解決手段】ＤＵＴ１に電圧を印加する複数のＤＡＣ２と各ＤＡＣ２の駆動制御を行う駆動制御装置４とを備える半導体試験装置であって、駆動制御装置４は、各ＤＡＣ２について電圧印加を行うか否かを示すシーケンスデータをアドレス順に記憶するシーケンスメモリ１４と、駆動制御装置４の外部の設定装置３からトリガ信号を入力した後に設定時間ごとにシーケンスメモリ１４からシーケンスデータを読み出すアドレスを順番に発生させるアドレス発生部１５と、ＤＡＣ２ごとに設けられ、シーケンスメモリ１４から読み出されたシーケンスデータに基づいてＤＡＣ２に電圧印加を開始させるコントローラ１５と、を備えている。 （もっと読む）

【課題】コストアップを招くことなく、簡易な構成で、負荷変動に対する出力電圧の変動が少ない安定した電圧発生回路を実現する。
【解決手段】出力電圧値を検出し、設定電圧値と、検出した前記出力電圧値との差分に対応する信号を積分し、出力アンプを介して出力する電圧発生回路であって、検出した前記出力電圧値の高周波変動成分を抽出し、その反転信号を前記出力アンプの入力信号に加算するハイパスフィルタを備える。ハイパスフィルタの機能のオンオフを切り替えるスイッチをさらに備えてもよい。 （もっと読む）

【課題】安価な回路構成で診断に要する時間を短縮することが可能な半導体試験装置を実現する。
【解決手段】複数のピンを有し、第１のピンのドライバから出力された出力信号と比較電圧とを第１のピンのコンパレータで比較して診断を行う半導体試験装置において、第１のピンとは異なる第２のピンに設けられ、複数のピンそれぞれのコンパレータの出力から１つを選択して出力する信号選択部と、第２のピンに設けられ、信号選択部の出力と期待値パターンとが一致しているか否かを判定する判定部と、第１のピンのコンパレータの出力を第２のピンの信号選択部に選択させ、第２のピンの信号選択部の出力と第２のピンの期待値パターンとが一致しているか否かを第２のピンの判定部で判定させる制御部とを備える。 （もっと読む）

【課題】本発明の目的は、自身に補正回路を備えることによって、外部に補正のための装置を接続することなく、任意の周波数の波形に対して精度の高い歪み補正が可能な任意波形発生器を実現することにある。
【解決手段】本発明は、発生させるべき波形の経時変化を示す波形データを格納する波形メモリと、この波形メモリから波形データを読み出す制御手段と、を有する波形データ生成部と、この波形データ生成部から出力される波形データをアナログ電気信号に変換し、出力波形として発生するＤＡ変換部と、を備えた任意波形発生装置において、前記波形データ生成部の出力する波形データと、前記ＤＡ変換部が出力するアナログ電気信号を入力し、前記波形データに対する前記アナログ電気信号の歪み量を検知し、その歪み量に基づいて補正を行い、その補正を加えた波形データを前記波形メモリに帰還させる補正回路を備えたことを特徴とする。 （もっと読む）

【課題】ピンシェアード接続により接続された複数のフラッシュメモリからデータを読み出すときに、読み出し動作の高速化を図ることを目的とする。
【解決手段】ピンシェアード接続されたフラッシュメモリ１Ａおよび１Ｂからデータを読み出すフラッシュメモリのデータ読み出し方法であって、フラッシュメモリ１Ａ、１Ｂに設けられるセルアレイ１０２から読み出したデータをバッファ１０３に転送する転送動作と、バッファ１０３に格納されたデータを外部に出力する出力動作と、を有し、フラッシュメモリ１Ａ、１Ｂのうち１つのフラッシュメモリの転送動作と他のフラッシュメモリの出力動作とをオーバラップさせている。 （もっと読む）