テスト回路
【課題】正電圧専用のテスタにより、高電圧生成回路、負電圧生成回路の出力をテストすること。
【解決手段】本発明のテスト回路１０は、第１分圧回路１１と、第２分圧回路１２とを具備している。第１分圧回路１１は、接地又は基準電圧生成回路１と高電圧生成回路２間に直列接続され、接地電圧又は基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧Ｖ１を生成する第１、２の抵抗素子Ｒ１、Ｒ２と、第１正電圧Ｖ１を出力するバッファＢＦとを備えている。第２分圧回路１２は、負電圧生成回路３と基準電圧生成回路１間に直列接続され、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成する第１、２の抵抗素子Ｒ１、Ｒ２と、第２正電圧Ｖ２を出力するバッファＢＦとを備えている。
【解決手段】本発明のテスト回路１０は、第１分圧回路１１と、第２分圧回路１２とを具備している。第１分圧回路１１は、接地又は基準電圧生成回路１と高電圧生成回路２間に直列接続され、接地電圧又は基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧Ｖ１を生成する第１、２の抵抗素子Ｒ１、Ｒ２と、第１正電圧Ｖ１を出力するバッファＢＦとを備えている。第２分圧回路１２は、負電圧生成回路３と基準電圧生成回路１間に直列接続され、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成する第１、２の抵抗素子Ｒ１、Ｒ２と、第２正電圧Ｖ２を出力するバッファＢＦとを備えている。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、高い電圧を生成する回路の出力をテストするテスト回路に関する。
【背景技術】
【０００２】
高電圧を用いる装置では、基準電圧生成回路が、正電圧である基準電圧を生成し、高電圧生成回路が、基準電圧を昇圧して高電圧を生成する。この高電圧生成回路の出力をテスタによりテストするときに、高電圧をそのまま測定するには高耐圧のトランジスタが必要になる。高耐圧のトランジスタを必要としないようにするためには、例えば特開２００６−２９４１２３号公報に記載されているように、一般的な技術として、接地電圧と高電圧間を分圧させる。高電圧生成回路の出力については、このときの分圧電圧（正電圧）を正電圧専用のテスタで測定すればよい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２９４１２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えばフラッシュメモリや液晶ディスプレイのように高電圧や負電圧（負極性の高電圧）の両方の電圧を用いる装置では、基準電圧生成回路が、正電圧である基準電圧を生成し、高電圧生成回路が、基準電圧を昇圧して高電圧を生成し、負電圧生成回路は、基準電圧を昇圧して負極性の高電圧である負電圧を生成する。この高電圧生成回路、負電圧生成回路の出力をテスタによりテストするときに、負電圧生成回路の出力については、負電圧と接地電圧間を単に分圧させただけでは、その分圧電圧が負の電圧であるため、負電圧専用のテスタが必要になる。負電圧専用のテスタを用いずに、正電圧専用のテスタにより高電圧生成回路、負電圧生成回路の出力をテストできることが望まれる。
【課題を解決するための手段】
【０００５】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００６】
本発明のテスト回路（１０）は、正電圧である基準電圧（Ｖｒｅｆ）を生成する基準電圧生成回路（１）と、基準電圧（Ｖｒｅｆ）を昇圧して高電圧（Ｖｐ）を生成する高電圧生成回路（２）と、基準電圧（Ｖｒｅｆ）を昇圧して負極性の高電圧である負電圧（Ｖｎ）を生成する負電圧生成回路（３）とを具備する装置に搭載又は接続されている。本発明のテスト回路（１０）は、第１分圧回路（１１）と、第２分圧回路（１２）とを具備している。第１分圧回路（１１）は、接地又は基準電圧生成回路（１）と高電圧生成回路（２）間に直列接続され、接地電圧又は基準電圧（Ｖｒｅｆ）と高電圧（Ｖｐ）間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧（Ｖ１）を生成する第１、２の抵抗素子（Ｒ１、Ｒ２）と、第１正電圧（Ｖ１）を出力するバッファ（ＢＦ）とを備えている。第２分圧回路（１２）は、負電圧生成回路（３）と基準電圧生成回路（１）間に直列接続され、負電圧（Ｖｎ）と基準電圧（Ｖｒｅｆ）間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧（Ｖ２）を生成する第１、２の抵抗素子（Ｒ１、Ｒ２）と、第２正電圧（Ｖ２）を出力するバッファ（ＢＦ）とを備えている。
【発明の効果】
【０００７】
本発明のテスト回路（１０）では、第１分圧回路（１１）が、接地と高電圧生成回路２間に直列接続された第１、２の抵抗素子（Ｒ１、Ｒ２）により、接地電圧と高電圧（Ｖｐ）間の電圧を分圧して第１正電圧（Ｖ１）を生成し、第２分圧回路（１２）が、負電圧生成回路（３）と基準電圧生成回路（１）間に直列接続された第１、２の抵抗素子（Ｒ１、Ｒ２）により、負電圧（Ｖｎ）と基準電圧（Ｖｒｅｆ）間の電圧を分圧して第２正電圧（Ｖ２）を生成している。このため、本発明のテスト回路（１０）では、正電圧専用のテスタにより、高電圧生成回路（２）、負電圧生成回路（３）の出力をテストすることができる。
【０００８】
本発明のテスト回路（１０）では、第２分圧回路（１２）の第１、２の抵抗素子（Ｒ１、Ｒ２）により負電圧（Ｖｎ）と基準電圧（Ｖｒｅｆ）間の電圧を分圧する際、その分圧電圧が正電圧になるように、その第１、２の抵抗素子（Ｒ１、Ｒ２）の抵抗値と、基準電圧（Ｖｒｅｆ）とを決定しておくだけでよい。このため、本発明のテスト回路（１０）では、負電圧専用のテスタを必要としないで、高電圧生成回路（２）、負電圧生成回路（３）の出力をテストすることができる。
【０００９】
負電圧（Ｖｎ）と接地電圧間の電圧を分圧した場合、その分圧電圧は負の電圧となり、負電圧専用のテスタが必要になる。例えば、負電圧（Ｖｎ）と高電圧（Ｖｐ）間の電圧を分圧した場合、負電圧（Ｖｎ）と基準電圧（Ｖｒｅｆ）間の電圧を分圧する場合と同様に、その分圧電圧が正電圧になる。しかし、高電圧生成回路（２）、負電圧生成回路（３）は、基準電圧（Ｖｒｅｆ）をチャージポンプ式に昇圧しているため、その昇圧電圧（高電圧（Ｖｐ）、負電圧（Ｖｎ））は安定していない。このため、本発明のテスト回路（１０）では、第２分圧回路（１２）が、負電圧生成回路（３）と基準電圧生成回路（１）間に直列接続された第１、２の抵抗素子（Ｒ１、Ｒ２）により、負電圧（Ｖｎ）と基準電圧（Ｖｒｅｆ）間の電圧を分圧して第２正電圧（Ｖ２）を生成することが好ましい。
【００１０】
本発明のテスト回路（１０）では、第１分圧回路（１１）が、基準電圧生成回路（１）と高電圧生成回路（２）間に直列接続された第１、２の抵抗素子（Ｒ１、Ｒ２）により、基準電圧（Ｖｒｅｆ）と高電圧（Ｖｐ）間の電圧を分圧して第１正電圧（Ｖ１）を生成してもよい。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明が適用される電子機器の構成を示している。
【図２】図２は、本発明の第１実施形態によるテスト回路１０の構成を示している。
【図３】図３は、本発明の第１実施形態によるテスト回路１０の構成を示している。
【図４】図４は、本発明の第１実施形態によるテスト回路１０の動作を示すタイミングチャートである。
【図５】図５は、本発明の第２実施形態によるテスト回路１０の構成を示している。
【図６】図６は、本発明の第２実施形態によるテスト回路１０の動作を示すタイミングチャートである。
【図７】図７は、本発明の第３実施形態によるテスト回路１０の構成を示している。
【図８】図８は、本発明の第３実施形態によるテスト回路１０の構成を示している。
【図９】図９は、本発明の第３実施形態によるテスト回路１０の動作を示すタイミングチャートである。
【図１０】図１０は、本発明の第４実施形態によるテスト回路１０の構成を示している。
【図１１】図１１は、本発明の第４実施形態によるテスト回路１０の動作を示すタイミングチャートである。
【図１２】図１２は、本発明の第３、４実施形態によるテスト回路１０の電流供給回路１４の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下に添付図面を参照して、本発明の実施形態によるテスト回路について詳細に説明する。
【００１３】
図１は、本発明が適用される電子機器の構成を示している。その電子機器は、本発明の実施形態によるテスト回路１０と、テスト回路１０が搭載又は接続された装置とを具備している。
【００１４】
その装置は、例えばフラッシュメモリや液晶ディスプレイのように高電圧や負電圧（負極性の高電圧）の両方の電圧を用いるものであり、基準電圧生成回路１と、高電圧生成回路２と、負電圧生成回路３と、選択部４と、処理部５と、制御部６とを具備している。
【００１５】
基準電圧生成回路１は、正電圧である基準電圧Ｖｒｅｆを生成する。高電圧生成回路２は、基準電圧Ｖｒｅｆを昇圧して高電圧Ｖｐを生成する。負電圧生成回路３は、基準電圧Ｖｒｅｆを昇圧して負極性の高電圧である負電圧Ｖｎを生成する。
【００１６】
例えば、制御部６は、基準電圧Ｖｒｅｆ、高電圧Ｖｐ、負電圧Ｖｎのうちの少なくとも１つの電圧を選択するための選択指示を出力する。選択部４は、選択指示に応じて少なくとも１つの電圧を選択電圧として選択する。このとき、処理部５は、選択電圧に応じて所定の処理を行う。
【００１７】
（第１実施形態）
図２は、本発明の第１実施形態によるテスト回路１０の構成を示している。
【００１８】
本発明の第１実施形態によるテスト回路１０は、第１分圧回路１１と、第２分圧回路１２と、スイッチ回路１３と、電流供給回路１４とを具備している。
【００１９】
第１分圧回路１１は、第１、２の抵抗素子Ｒ１、Ｒ２と、バッファＢＦと、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである第２のスイッチＳＷ２とを備えている。
【００２０】
第２分圧回路１２は、第１、２の抵抗素子Ｒ１、Ｒ２と、バッファＢＦと、ＭＯＳトランジスタである第１、２のスイッチＳＷ１、ＳＷ２とを備えている。
【００２１】
第１分圧回路１１において、第１の抵抗素子Ｒ１は接地されている。第２のスイッチＳＷ２は、高電圧生成回路２と第２の抵抗素子Ｒ２間に接続され、第１制御信号ＣＴＲ１１に応じてオンする。第１、２の抵抗素子Ｒ１、Ｒ２は、接地と高電圧生成回路２間に直列接続されている。第２のスイッチＳＷ２がオンしているとき、第１、２の抵抗素子Ｒ１、Ｒ２は、接地電圧と高電圧Ｖｐ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧Ｖ１を生成する。バッファＢＦは、その第１正電圧Ｖ１を出力する。
【００２２】
第２分圧回路１２において、第１のスイッチＳＷ１は、第１抵抗素子Ｒ１と負電圧生成回路３間に接続され、第２制御信号ＣＴＲ１２に応じてオンする。第２のスイッチＳＷ２は、第２抵抗素子Ｒ２と基準電圧生成回路１間に接続され、第２制御信号ＣＴＲ１２に応じてオンする。第１、２の抵抗素子Ｒ１、Ｒ２は、負電圧生成回路３と基準電圧生成回路１間に直列接続されている。第１、２のスイッチＳＷ１、ＳＷ２がオンしているとき、第１、２の抵抗素子Ｒ１、Ｒ２は、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成する。バッファＢＦは、その第２正電圧Ｖ２を出力する。
【００２３】
スイッチ回路１３は、ＭＯＳトランジスタである第１、２入力スイッチ、第１〜３出力スイッチＳＷ１１〜ＳＷ１３を備えている。
【００２４】
第１入力スイッチは、上述の装置の内部回路と第１テスト用ノードＮ１間に接続されている。第２入力スイッチは、内部回路と第２テスト用ノードＮ２間に接続されている。第１、２入力スイッチは、内部回路をテストするときにオンするものであり、第１〜３出力スイッチＳＷ１１〜ＳＷ１３と同時にオンしない。このため、第１、２入力スイッチの説明については省略する。
【００２５】
第１出力スイッチＳＷ１１は、第１分圧回路１１のバッファＢＦの出力と第１テスト用ノードＮ１間に接続され、第１制御信号ＣＴＲ１１に応じてオンする。第２出力スイッチＳＷ１２は、第２分圧回路１２のバッファＢＦの出力と第１テスト用ノードＮ１間に接続され、第２制御信号ＣＴＲ１２に応じてオンする。第３出力スイッチＳＷ１３は、電流供給回路１４と第２テスト用ノードＮ２間に接続され、第３制御信号ＣＴＲ１３に応じてオンする。
【００２６】
電流供給回路１４は、供給される電流ＩＣＴＲと同じ電流を負電圧生成回路３に供給する。この電流供給回路１４は、ＭＯＳトランジスタである第１、２のＮ型トランジスタＱＮ１、ＱＮ２、第１、２のＰ型トランジスタＱＰ１、ＱＰ２を備えている。
【００２７】
第１のＮ型トランジスタＱＮ１は、第３出力スイッチＳＷ１３と接地間に接続され、そのゲートに第３出力スイッチＳＷ１３が接続されている。第２のＮ型トランジスタＱＮ２は、電源ＶＤと接地間に接続され、そのゲートに第３出力スイッチＳＷ１３が接続されている。第１のＰ型トランジスタＱＰ１は、電源ＶＤと第２のＮ型トランジスタＱＮ２間に接続され、そのゲートに第２のＮ型トランジスタＱＮ２が接続されている。第２のＰ型トランジスタＱＰ２は、電源ＶＤと負電圧生成回路３間に接続され、そのゲートに第２のＮ型トランジスタＱＮ２が接続され、第１のＰ型トランジスタＱＰ１と共にカレントミラー回路を構成する。
【００２８】
なお、第１分圧回路１１において、第１、２の抵抗素子Ｒ１、Ｒ２は、接地と高電圧生成回路２間に直列接続されているが、図３に示されるように、基準電圧生成回路１と高電圧生成回路２間に直列接続されていてもよい。この場合、第１分圧回路１１は、更に、ＭＯＳトランジスタである第１のスイッチＳＷ１を備えている。第１のスイッチＳＷ１は、第１の抵抗素子Ｒ１と基準電圧生成回路１間に接続され、第１制御信号ＣＴＲ１１に応じてオンする。
【００２９】
図４は、本発明の第１実施形態によるテスト回路１０の動作を示すタイミングチャートである。本発明の第１実施形態によるテスト回路１０では、その動作として、高電圧測定処理、負電圧測定処理、電圧−電流特性測定処理が行われる。
【００３０】
＜高電圧測定処理＞
第１テスト用ノードＮ１に接続された他のスイッチ（第１出力スイッチＳＷ１１以外のスイッチである第１入力スイッチ、第２出力スイッチＳＷ１２）がオンしていない状態で、第１テスト用ノードＮ１に正電圧専用のテスタを接続することにより高電圧生成回路２の出力をテストする。この場合、第１分圧回路１１の第２のスイッチＳＷ２と第１出力スイッチＳＷ１１とに第１制御信号ＣＴＲ１１が供給される。第１制御信号ＣＴＲ１１の信号レベルはハイレベル“Ｈ”である。
【００３１】
このとき、第１分圧回路１１の第２のスイッチＳＷ２は、第１制御信号ＣＴＲ１１“Ｈ”に応じてオンして、高電圧生成回路２と第２の抵抗素子Ｒ２とを接続する。同時に、第１出力スイッチＳＷ１１は、第１制御信号ＣＴＲ１１“Ｈ”に応じてオンして、第１分圧回路１１のバッファＢＦの出力と第１テスト用ノードＮ１とを接続する。
【００３２】
また、第１分圧回路１１の第１、２の抵抗素子Ｒ１、Ｒ２が基準電圧生成回路１と高電圧生成回路２間に直列接続されている場合、第１分圧回路１１の第１のスイッチＳＷ１にも第１制御信号ＣＴＲ１１が供給される。このとき、第１分圧回路１１の第１のスイッチＳＷ１は、第１制御信号ＣＴＲ１１“Ｈ”に応じてオンして、第１の抵抗素子Ｒ１と基準電圧生成回路１とを接続する。
【００３３】
この場合、第１分圧回路１１は、接地電圧又は基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧Ｖ１を生成し、第１出力スイッチＳＷ１１を介して第１テスト用ノードＮ１に出力する。
【００３４】
＜負電圧測定処理＞
第１テスト用ノードＮ１に接続された他のスイッチ（第２出力スイッチＳＷ１２以外のスイッチである第１入力スイッチ、第１出力スイッチＳＷ１１）がオンしていない状態で、第１テスト用ノードＮ１に正電圧専用のテスタを接続することにより負電圧生成回路３の出力をテストする。この場合、第２分圧回路１２の第１、２のスイッチＳＷ１、ＳＷ２と第２出力スイッチＳＷ１２とに第２制御信号ＣＴＲ１２が供給される。第２制御信号ＣＴＲ１２の信号レベルはハイレベル“Ｈ”である。
【００３５】
このとき、第２分圧回路１２の第１のスイッチＳＷ１は、第２制御信号ＣＴＲ１２“Ｈ”に応じてオンして、第１抵抗素子Ｒ１と負電圧生成回路３とを接続し、第２分圧回路１２の第２のスイッチＳＷ２は、第２制御信号ＣＴＲ１２“Ｈ”に応じてオンして、第２抵抗素子Ｒ２と基準電圧生成回路１とを接続する。同時に、第２出力スイッチＳＷ１２は、第２制御信号ＣＴＲ１２“Ｈ”に応じてオンして、第２分圧回路１２のバッファＢＦの出力と第１テスト用ノードＮ１とを接続する。
【００３６】
この場合、第２分圧回路１２は、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成し、第２出力スイッチＳＷ１２を介して第１テスト用ノードＮ１に出力する。
【００３７】
＜電圧−電流特性測定処理＞
負電圧測定処理において、第２テスト用ノードＮ２に接続された他のスイッチ（第３出力スイッチＳＷ１３以外のスイッチである第２入力スイッチ）がオンしていない状態で、第２テスト用ノードＮ２から電流供給回路１４を介して負電圧生成回路３に電流を供給する。この場合、第３出力スイッチＳＷ１３に第３制御信号ＣＴＲ１３が供給される。第３制御信号ＣＴＲ１３の信号レベルはハイレベル“Ｈ”である。
【００３８】
このとき、第３出力スイッチＳＷ１３は、第３制御信号ＣＴＲ１３“Ｈ”に応じてオンして、電流供給回路１４と第２テスト用ノードＮ２とを接続する。この場合、電流供給回路１４は、第２テスト用ノードＮ２に供給される電流ＩＣＴＲと同じ電流を負電圧生成回路３に供給する。
【００３９】
本発明の第１実施形態によるテスト回路１０の効果について説明する。
【００４０】
例えばフラッシュメモリや液晶ディスプレイのように高電圧や負電圧（負極性の高電圧）の両方の電圧を用いる装置では、基準電圧生成回路１が、正電圧である基準電圧Ｖｒｅｆを生成し、高電圧生成回路２が、基準電圧Ｖｒｅｆを昇圧して高電圧Ｖｐを生成し、負電圧生成回路３は、基準電圧Ｖｒｅｆを昇圧して負極性の高電圧である負電圧Ｖｎを生成する。この高電圧生成回路２、負電圧生成回路３の出力をテスタによりテストするときに、高電圧Ｖｐ、Ｖｎをそのまま測定するには高耐圧のトランジスタが必要になる。高耐圧のトランジスタを必要としないようにするためには、高電圧生成回路２の出力については、従来のように接地電圧と高電圧Ｖｐ間を分圧させて、その分圧電圧（正電圧）を正電圧専用のテスタで測定すればよい。一方、負電圧生成回路３の出力については、負電圧Ｖｎと接地電圧間を単に分圧させただけでは、その分圧電圧が負の電圧であるため、負電圧専用のテスタが必要になる。負電圧専用のテスタを用いずに、正電圧専用のテスタにより高電圧生成回路２、負電圧生成回路３の出力をテストできることが望まれる。
【００４１】
［第１の効果］
そこで、本発明の第１実施形態によるテスト回路１０では、第１分圧回路１１が、接地と高電圧生成回路２間に直列接続された第１、２の抵抗素子Ｒ１、Ｒ２により、接地電圧と高電圧Ｖｐ間の電圧を分圧して第１正電圧Ｖ１を生成し、第２分圧回路１２が、負電圧生成回路３と基準電圧生成回路１間に直列接続された第１、２の抵抗素子Ｒ１、Ｒ２により、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して第２正電圧Ｖ２を生成している。このため、本発明の第１実施形態によるテスト回路１０では、正電圧専用のテスタにより、高電圧生成回路２、負電圧生成回路３の出力をテストすることができる。
【００４２】
本発明の第１実施形態によるテスト回路１０では、第２分圧回路１２の第１、２の抵抗素子Ｒ１、Ｒ２により負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧する際、その分圧電圧が正電圧になるように、その第１、２の抵抗素子Ｒ１、Ｒ２の抵抗値と、基準電圧Ｖｒｅｆとを決定しておくだけでよい。このため、本発明の第１実施形態によるテスト回路１０では、負電圧専用のテスタを必要としないで、高電圧生成回路２、負電圧生成回路３の出力をテストすることができる。
【００４３】
ここで、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧する理由について説明する。負電圧Ｖｎと接地電圧間の電圧を分圧した場合、上述のように、その分圧電圧は負の電圧となり、負電圧専用のテスタが必要になる。例えば、負電圧Ｖｎと高電圧Ｖｐ間の電圧を分圧した場合、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧する場合と同様に、その分圧電圧が正電圧になる。しかし、高電圧生成回路２、負電圧生成回路３は、基準電圧Ｖｒｅｆをチャージポンプ式に昇圧しているため、その昇圧電圧（高電圧Ｖｐ、負電圧Ｖｎ）は安定していない。このため、本発明の第１実施形態によるテスト回路１０では、第２分圧回路１２が、負電圧生成回路３と基準電圧生成回路１間に直列接続された第１、２の抵抗素子Ｒ１、Ｒ２により、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して第２正電圧Ｖ２を生成することが好ましい。
【００４４】
本発明の第１実施形態によるテスト回路１０では、上述のように、第１分圧回路１１が、基準電圧生成回路１と高電圧生成回路２間に直列接続された第１、２の抵抗素子Ｒ１、Ｒ２により、基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して第１正電圧Ｖ１を生成してもよい。
【００４５】
［第２の効果］
本発明の第１実施形態によるテスト回路１０では、負電圧生成回路３に電流を供給しながら、第１テスト用ノードＮ１に正電圧専用のテスタを接続することにより負電圧生成回路３の出力をテストした場合、負電圧生成回路３の電圧−電流特性測定を測定することができる。
【００４６】
ここで、電流供給回路１４を設けている理由について説明する。通常、経路上に抵抗素子が存在する場合、その経路の電流は抵抗素子により電圧降下の影響を受けてしまう。この場合、正確な電圧−電流特性測定を測定することができない。そこで、本発明の第１実施形態によるテスト回路１０では、負電圧生成回路３に電流を供給する経路として、電流供給回路１４を設けている。これにより、正確な電圧−電流特性測定を測定することができる。
【００４７】
［第３の効果］
本発明の第１実施形態によるテスト回路１０では、スイッチ回路１３（第１、２入力スイッチ、第１〜３出力スイッチＳＷ１１〜ＳＷ１３）を設けていることにより、上述の装置に対して入出力テストを行うことができる。
【００４８】
［第４の効果］
本発明の第１実施形態によるテスト回路１０では、第１、２分圧回路１１、１２の構成により（第１、２スイッチＳＷ１、ＳＷ２を設けていることにより）、テスト以外では高電圧生成回路２、負電圧生成回路３の出力を妨げないようにすることができる。
【００４９】
（第２実施形態）
本発明の第２実施形態によるテスト回路１０では、第１実施形態における第１分圧回路１１、第２分圧回路１２の役割を同じ分圧回路で切り換えることにより、第１実施形態に対して、分圧回路の数や出力スイッチの数を削減することができる。第２実施形態では第１実施形態と重複する説明を省略する。
【００５０】
図５は、本発明の第２実施形態によるテスト回路１０の構成を示している。
【００５１】
本発明の第２実施形態によるテスト回路１０は、第２分圧回路１２と、スイッチ回路１３と、電流供給回路１４と、ＭＯＳトランジスタである第１、２切り換えスイッチＳＷ３１、ＳＷ３２とを具備している。第２実施形態では、第１、２切り換えスイッチＳＷ３１、ＳＷ３２により、第１実施形態における第１分圧回路１１、第２分圧回路１２の役割を同じ分圧回路で切り換える。以下、第２実施形態における第２分圧回路１２を単に分圧回路１２と称する。
【００５２】
分圧回路１２は、第１、２の抵抗素子Ｒ１、Ｒ２と、バッファＢＦと、ＭＯＳトランジスタである第１、２のスイッチＳＷ１、ＳＷ２とを備えている。第１、２の抵抗素子Ｒ１、Ｒ２、バッファＢＦについては第１実施形態と同じである。
【００５３】
第１のスイッチＳＷ１は、第１抵抗素子Ｒ１と高電圧生成回路２又は負電圧生成回路３間に接続され、第１制御信号ＣＴＲ２１に応じてオンする。第２のスイッチＳＷ２は、第２抵抗素子Ｒ２と基準電圧生成回路１間に接続され、第１制御信号ＣＴＲ２１に応じてオンする。
【００５４】
第１切り換えスイッチＳＷ３１は、高電圧生成回路２と分圧回路１２の第１のスイッチＳＷ１間に接続され、第１切り換え制御信号ＣＴＲＶ１に応じてオンする。第２切り換えスイッチＳＷ３２は、負電圧生成回路３と分圧回路１２の第１のスイッチＳＷ１間に接続され、第２切り換え制御信号ＣＴＲＶ２に応じてオンする。
【００５５】
スイッチ回路１３は、ＭＯＳトランジスタである第１、２入力スイッチ、第１、２出力スイッチＳＷ２１、ＳＷ２２を備えている。第１、２入力スイッチについては第１実施形態と同じである。
【００５６】
第１出力スイッチＳＷ２１は、分圧回路１２のバッファＢＦの出力と第１テスト用ノードＮ１間に接続され、第１制御信号ＣＴＲ２１に応じてオンする。第２出力スイッチＳＷ２２は、電流供給回路１４と第２テスト用ノードＮ２間に接続され、第２制御信号ＣＴＲ２２に応じてオンする。
【００５７】
電流供給回路１４は、供給される電流ＩＣＴＲと同じ電流を高電圧生成回路２又は負電圧生成回路３に供給する。この電流供給回路１４は、ＭＯＳトランジスタである第１〜３のＮ型トランジスタＱＮ１〜ＱＮ３、第１、２のＰ型トランジスタＱＰ１、ＱＰ２を備えている。第１、２のＮ型トランジスタＱＮ１、ＱＮ２、第１、２のＰ型トランジスタＱＰ１、ＱＰ２については、第１実施形態における第３出力スイッチＳＷ１３を第２出力スイッチＳＷ２２に代えた以外は第１実施形態と同じである。
【００５８】
第３のＮ型トランジスタＱＮ３は、高電圧生成回路２と接地間に接続され、そのゲートに第１のＮ型トランジスタＱＮ１が接続されている。
【００５９】
図６は、本発明の第２実施形態によるテスト回路１０の動作を示すタイミングチャートである。本発明の第２実施形態によるテスト回路１０では、その動作として、高電圧測定処理、負電圧測定処理、電圧−電流特性測定処理が行われる。
【００６０】
＜高電圧測定処理＞
第１テスト用ノードＮ１に接続された他のスイッチ（第１出力スイッチＳＷ２１以外のスイッチである第１入力スイッチ）がオンしていない状態で、第１テスト用ノードＮ１に正電圧専用のテスタを接続することにより高電圧生成回路２の出力をテストする。この場合、分圧回路１２の第１、２のスイッチＳＷ１、ＳＷ２と第１出力スイッチＳＷ２１とに第１制御信号ＣＴＲ２１が供給され、第１切り換えスイッチＳＷ３１に第１切り換え制御信号ＣＴＲＶ１が供給される。第１制御信号ＣＴＲ２１、第１切り換え制御信号ＣＴＲＶ１の信号レベルはハイレベル“Ｈ”である。
【００６１】
このとき、分圧回路１２の第１のスイッチＳＷ１は、第１制御信号ＣＴＲ２１“Ｈ”に応じてオンして、第１抵抗素子Ｒ１と高電圧生成回路２とを接続する。分圧回路１２の第２のスイッチＳＷ２は、第１制御信号ＣＴＲ２１“Ｈ”に応じてオンして、第２抵抗素子Ｒ２と基準電圧生成回路１とを接続する。同時に、第１出力スイッチＳＷ２１は、第１制御信号ＣＴＲ２１“Ｈ”に応じてオンする。また、第１切り換えスイッチＳＷ３１は、第１切り換え制御信号ＣＴＲＶ１“Ｈ”に応じてオンして、高電圧生成回路２と分圧回路１２の第１のスイッチＳＷ１とを接続する。
【００６２】
この場合、分圧回路１２は、基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧Ｖ１を生成し、第１出力スイッチＳＷ２１を介して第１テスト用ノードＮ１に出力する。
【００６３】
＜負電圧測定処理＞
第１テスト用ノードＮ１に接続された他のスイッチ（第１出力スイッチＳＷ２１以外のスイッチである第１入力スイッチ）がオンしていない状態で、第１テスト用ノードＮ１に正電圧専用のテスタを接続することにより負電圧生成回路３の出力をテストする。この場合、分圧回路１２の第１、２のスイッチＳＷ１、ＳＷ２と第１出力スイッチＳＷ２１とに第１制御信号ＣＴＲ２１が供給され、第２切り換えスイッチＳＷ３２に第２切り換え制御信号ＣＴＲＶ２が供給される。第１制御信号ＣＴＲ２１、第２切り換え制御信号ＣＴＲＶ２の信号レベルはハイレベル“Ｈ”である。
【００６４】
このとき、分圧回路１２の第１のスイッチＳＷ１は、第１制御信号ＣＴＲ２１“Ｈ”に応じてオンして、第１抵抗素子Ｒ１と負電圧生成回路３とを接続する。分圧回路１２の第２のスイッチＳＷ２は、第１制御信号ＣＴＲ２１“Ｈ”に応じてオンして、第２抵抗素子Ｒ２と基準電圧生成回路１とを接続する。同時に、第１出力スイッチＳＷ２１は、第１制御信号ＣＴＲ２１“Ｈ”に応じてオンする。また、第２切り換えスイッチＳＷ３２は、第２切り換え制御信号ＣＴＲＶ２“Ｈ”に応じてオンして、負電圧生成回路３と分圧回路１２の第１のスイッチＳＷ１とを接続する。
【００６５】
この場合、分圧回路１２は、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成し、第１出力スイッチＳＷ２１を介して第１テスト用ノードＮ１に出力する。
【００６６】
＜電圧−電流特性測定処理＞
高電圧測定処理において、第２テスト用ノードＮ２に接続された他のスイッチ（第２出力スイッチＳＷ２２以外のスイッチである第２入力スイッチ）がオンしていない状態で、第２テスト用ノードＮ２から電流供給回路１４を介して高電圧生成回路２に電流を供給する。この場合、第２出力スイッチＳＷ２２に第２制御信号ＣＴＲ２２が供給される。第２制御信号ＣＴＲ２２の信号レベルはハイレベル“Ｈ”である。
【００６７】
このとき、第２出力スイッチＳＷ２２は、第２制御信号ＣＴＲ２２“Ｈ”に応じてオンして、電流供給回路１４と第２テスト用ノードＮ２とを接続する。この場合、電流供給回路１４は、第２テスト用ノードＮ２に供給される電流ＩＣＴＲと同じ電流を高電圧生成回路２に供給する。
【００６８】
負電圧測定処理において、第２テスト用ノードＮ２に接続された他のスイッチ（第２出力スイッチＳＷ２２以外のスイッチである第２入力スイッチ）がオンしていない状態で、第２テスト用ノードＮ２から電流供給回路１４を介して負電圧生成回路３に電流を供給する。この場合、第２出力スイッチＳＷ２２に第２制御信号ＣＴＲ２２が供給される。第２制御信号ＣＴＲ２２の信号レベルはハイレベル“Ｈ”である。
【００６９】
このとき、第２出力スイッチＳＷ２２は、第２制御信号ＣＴＲ２２“Ｈ”に応じてオンして、電流供給回路１４と第２テスト用ノードＮ２とを接続する。この場合、電流供給回路１４は、第２テスト用ノードＮ２に供給される電流ＩＣＴＲと同じ電流を負電圧生成回路３に供給する。
【００７０】
本発明の第２実施形態によるテスト回路１０の効果について説明する。
【００７１】
［第１の効果］
本発明の第２実施形態によるテスト回路１０では、第１切り換えスイッチＳＷ３１がオンしたときに、分圧回路１２が、接地又は基準電圧生成回路１と高電圧生成回路２間に直列接続された第１、２の抵抗素子Ｒ１、Ｒ２により、接地電圧又は基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して第１正電圧Ｖ１を生成し、第２切り換えスイッチＳＷ３２がオンしたときに、分圧回路１２が、負電圧生成回路３と基準電圧生成回路１間に直列接続された第１、２の抵抗素子Ｒ１、Ｒ２により、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して第２正電圧Ｖ２を生成している。このため、本発明の第２実施形態によるテスト回路１０では、正電圧専用のテスタにより、高電圧生成回路２、負電圧生成回路３の出力をテストすることができる。
【００７２】
更に、本発明の第２実施形態によるテスト回路１０では、第１、２切り換えスイッチＳＷ３１、ＳＷ３２により、第１実施形態における第１分圧回路１１、第２分圧回路１２の役割を同じ分圧回路で切り換えることにより、第１実施形態に対して、分圧回路の数や出力スイッチの数を削減することができる。
【００７３】
［第２の効果］
本発明の第２実施形態によるテスト回路１０では、高電圧生成回路２に電流を供給しながら、第１テスト用ノードＮ１により高電圧生成回路２の出力をテストすることにより、高電圧生成回路２の電圧−電流特性測定を測定することができる。また、本発明の第２実施形態によるテスト回路１０では、負電圧生成回路３に電流を供給しながら、第１テスト用ノードＮ１により負電圧生成回路３の出力をテストすることにより、負電圧生成回路３の電圧−電流特性測定を測定することができる。
【００７４】
［第３の効果］
本発明の第２実施形態によるテスト回路１０では、スイッチ回路１３（第１、２入力スイッチ、第１、２出力スイッチＳＷ２１、ＳＷ２２）を設けていることにより、上述の装置に対して入出力テストを行うことができる。
【００７５】
［第４の効果］
本発明の第２実施形態によるテスト回路１０では、分圧回路１２の構成により（第１、２スイッチＳＷ１、ＳＷ２を設けていることにより）、テスト以外では高電圧生成回路２、負電圧生成回路３の出力を妨げないようにすることができる。
【００７６】
（第３実施形態）
本発明の第３実施形態によるテスト回路１０では、電流供給回路１４が内部で電流を発生することにより、第１実施形態に対して、テスト用ノードの数を削減することができる。第３実施形態では第１実施形態と重複する説明を省略する。
【００７７】
図７は、本発明の第３実施形態によるテスト回路１０の構成を示している。
【００７８】
本発明の第３実施形態によるテスト回路１０は、第１分圧回路１１と、第２分圧回路１２と、スイッチ回路１３と、電流供給回路１４とを具備している。第１分圧回路１１、第２分圧回路１２については第１実施形態と同じである。
【００７９】
スイッチ回路１３は、ＭＯＳトランジスタである入力スイッチ、第１〜３出力スイッチＳＷ１１〜ＳＷ１３を備えている。入力スイッチについては第１実施形態における入力スイッチと同じである。
【００８０】
第１出力スイッチＳＷ１１は、第１分圧回路１１のバッファＢＦの出力とテスト用ノードＮ１間に接続され、第１制御信号ＣＴＲ１１に応じてオンする。第２出力スイッチＳＷ１２は、第２分圧回路１２のバッファＢＦの出力とテスト用ノードＮ間に接続され、第２制御信号ＣＴＲ１２に応じてオンする。第３出力スイッチＳＷ１３は、電流供給回路１４とテスト用ノードＮ間に接続され、第３制御信号ＣＴＲ１３に応じてオンする。
【００８１】
電流供給回路１４は、内部で発生した電流ＩＣＴＲを定数倍に可変して高電圧生成回路２又は負電圧生成回路３に供給する。この電流供給回路１４は、電流源１５と、ＭＯＳトランジスタである第１、２のＮ型トランジスタＱＮ１、ＱＮ２、第１、２のＰ型トランジスタＱＰ１、ＱＰ２と、高電圧用電流供給回路１６と、負電圧用電流供給回路１７とを備えている。
【００８２】
電流源１５は、電源ＶＤと第３出力スイッチＳＷ１３間に接続され、電流ＩＣＴＲを発生（出力）する。第１のＮ型トランジスタＱＮ１は、第３出力スイッチＳＷ１３、電流源１５と接地間に接続され、そのゲートに電流源１５が接続されている。第２のＮ型トランジスタＱＮ２は、電源ＶＤと接地間に接続され、そのゲートに電流源１５が接続されている。第１のＰ型トランジスタＱＰ１は、電源ＶＤと第２のＮ型トランジスタＱＮ２間に接続され、そのゲートに第２のＮ型トランジスタＱＮ２が接続されている。
【００８３】
高電圧用電流供給回路１６は、高電圧生成回路２と第１のＮ型トランジスタＱＮ１とに接続され、高電圧用制御信号（例えば、第２実施形態における第１切り換え制御信号ＣＴＲＶ１）に応じて、内部で発生した電流ＩＣＴＲに対して定数倍の電流を生成して高電圧生成回路２に供給する。
【００８４】
高電圧用電流供給回路１６は、ＭＯＳトランジスタである１段目からｍ段目（ｍは２以上の整数）までのｍ段の高電圧用Ｎ型トランジスタＱＮＮ１〜ＱＮＮｍと、ＭＯＳトランジスタである１段目からｍ段目までのｍ段の高電圧用スイッチＳＷＮ１〜ＳＷＮｍとを備えている。
【００８５】
ｍ段の高電圧用Ｎ型トランジスタＱＮＮ１〜ＱＮＮｍは、高電圧生成回路２と接地間に接続され、そのゲートに電流源１５が接続されている。ｍ段の高電圧用スイッチＳＷＮ１〜ＳＷＮｍは、ｍ段のＮ型トランジスタＱＮＮ１〜ＱＮＮｍと接地間にそれぞれ接続されている。
【００８６】
負電圧用電流供給回路１７は、負電圧生成回路３と第１のＰ型トランジスタＱＰ１間に接続され、負電圧用制御信号（例えば、第２実施形態における第２切り換え制御信号ＣＴＲＶ２の反転信号ＣＴＲＶ２＿Ｂ）（図７では符号“ＣＴＲＶ２”上に線が表記されている。）に応じて、内部で発生した電流ＩＣＴＲに対して定数倍の電流を生成して負電圧生成回路３に供給する。
【００８７】
負電圧用電流供給回路１７は、ＭＯＳトランジスタである１段目からｎ段目（ｎは２以上の整数）までのｎ段の負電圧用Ｐ型トランジスタＱＰＰ１〜ＱＰＰｎと、ＭＯＳトランジスタである１段目からｎ段目までのｎ段の負電圧用スイッチＳＷＰ１〜ＳＷＰｎとを備えている。
【００８８】
ｎ段の負電圧用Ｐ型トランジスタＱＰＰ１〜ＱＰＰｎは、電源ＶＤと負電圧生成回路３間に接続され、そのゲートに第２のＮ型トランジスタＱＮ２が接続されている。ｎ段の負電圧用スイッチＳＷＰ１〜ＳＷＰｎは、電源ＶＤとｎ段のＰ型トランジスタＱＰＰ１〜ＱＰＰｎ間にそれぞれ接続されている。
【００８９】
なお、第１分圧回路１１において、第１、２の抵抗素子Ｒ１、Ｒ２は、接地と高電圧生成回路２間に直列接続されているが、図８に示されるように、基準電圧生成回路１と高電圧生成回路２間に直列接続されていてもよい。この場合、第１分圧回路１１は、更に、第１のスイッチＳＷ１を備えている。第１のスイッチＳＷ１は、第１の抵抗素子Ｒ１と基準電圧生成回路１間に接続されている。この第１のスイッチＳＷ１は、高電圧生成回路２の出力をテストするときに、第１制御信号ＣＴＲ１１に応じてオンする。
【００９０】
図９は、本発明の第３実施形態によるテスト回路１０の動作を示すタイミングチャートである。本発明の第３実施形態によるテスト回路１０では、その動作として、高電圧測定処理、負電圧測定処理、電圧−電流特性測定処理が行われる。
【００９１】
＜高電圧測定処理＞
テスト用ノードＮに接続された他のスイッチ（第１出力スイッチＳＷ１１以外のスイッチである入力スイッチ、第２出力スイッチＳＷ１２、第３出力スイッチＳＷ１３）がオンしていない状態で、第１テスト用ノードＮ１により高電圧生成回路２の出力をテストする。この場合、第１分圧回路１１の第２のスイッチＳＷ２と第１出力スイッチＳＷ１１とに第１制御信号ＣＴＲ１１が供給される。第１制御信号ＣＴＲ１１の信号レベルはハイレベル“Ｈ”である。
【００９２】
このとき、第１分圧回路１１の第２のスイッチＳＷ２は、第１制御信号ＣＴＲ１１“Ｈ”に応じてオンして、高電圧生成回路２と第２の抵抗素子Ｒ２とを接続する。同時に、第１出力スイッチＳＷ１１は、第１制御信号ＣＴＲ１１“Ｈ”に応じてオンして、第１分圧回路１１のバッファＢＦの出力とテスト用ノードＮとを接続する。
【００９３】
また、第１分圧回路１１の第１、２の抵抗素子Ｒ１、Ｒ２が基準電圧生成回路１と高電圧生成回路２間に直列接続されている場合、第１分圧回路１１の第１のスイッチＳＷ１にも第１制御信号ＣＴＲ１１が供給される。このとき、第１分圧回路１１の第１のスイッチＳＷ１は、第１制御信号ＣＴＲ１１“Ｈ”に応じてオンして、第１の抵抗素子Ｒ１と基準電圧生成回路１とを接続する。
【００９４】
この場合、第１分圧回路１１は、接地電圧又は基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧Ｖ１を生成し、第１出力スイッチＳＷ１１を介してテスト用ノードＮに出力する。
【００９５】
＜負電圧測定処理＞
テスト用ノードＮに接続された他のスイッチ（第２出力スイッチＳＷ１２以外のスイッチである第１入力スイッチ、第１出力スイッチＳＷ１１）がオンしていない状態で、第１テスト用ノードＮ１により負電圧生成回路３の出力をテストする。この場合、第２分圧回路１２の第１、２のスイッチＳＷ１、ＳＷ２と第２出力スイッチＳＷ１２とに第２制御信号ＣＴＲ１２が供給される。第２制御信号ＣＴＲ１２の信号レベルはハイレベル“Ｈ”である。
【００９６】
このとき、第２分圧回路１２の第１のスイッチＳＷ１は、第２制御信号ＣＴＲ１２“Ｈ”に応じてオンして、第１抵抗素子Ｒ１と負電圧生成回路３とを接続する。第２分圧回路１２の第２のスイッチＳＷ２は、第２制御信号ＣＴＲ１２“Ｈ”に応じてオンして、第２抵抗素子Ｒ２と基準電圧生成回路１とを接続する。同時に、第２出力スイッチＳＷ１２は、第２制御信号ＣＴＲ１２“Ｈ”に応じてオンして、第２分圧回路１２のバッファＢＦの出力とテスト用ノードＮとを接続する。
【００９７】
この場合、第２分圧回路１２は、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成し、第２出力スイッチＳＷ１２を介してテスト用ノードＮに出力する。
【００９８】
＜電圧−電流特性測定処理＞
高電圧測定処理において、電流供給回路１４から高電圧生成回路２に電流ＩＣＴＲに対してｉ倍の電流を供給する。ｉは、１≦ｉ≦ｍを満たす整数であり、この範囲で可変可能である。この場合、図１２に示されるように、電流供給回路１４の高電圧用電流供給回路１６のｍ段の高電圧用スイッチＳＷＮ１〜ＳＷＮｍのうちの、１段目からｉ段目までのｉ段の高電圧用スイッチＳＷＮ１〜ＳＷＮｉに高電圧用制御信号（第１切り換え制御信号ＣＴＲＶ１）が供給される。高電圧用制御信号ＣＴＲＶ１の信号レベルはハイレベル“Ｈ”である。
【００９９】
このとき、ｉ段の高電圧用スイッチＳＷＮ１〜ＳＷＮｉは、高電圧用制御信号ＣＴＲＶ１“Ｈ”に応じてオンして、電流源１５からの電流（電流用制御信号ＩＣＴＲ）に対してｉ倍の電流を高電圧生成回路２に供給する。
【０１００】
ここで、電流供給回路１４の電流源１５の電流をテスト用ノードＮにより測定する場合、テスト用ノードＮに接続された他の出力スイッチ（第３出力スイッチＳＷ１３以外のスイッチである入力スイッチ、第１、２出力スイッチＳＷ１１、ＳＷ１２）がオンしていない状態で、第３出力スイッチＳＷ１３に第３制御信号ＣＴＲ１３が供給される。第３制御信号ＣＴＲ１３の信号レベルはハイレベル“Ｈ”である。このとき、第３出力スイッチＳＷ１３は、第３制御信号ＣＴＲ１３“Ｈ”に応じてオンして、電流供給回路１４とテスト用ノードＮとを接続する。
【０１０１】
負電圧測定処理において、電流供給回路１４から負電圧生成回路３に電流ＩＣＴＲに対してｊ倍の電流を供給する。ｊは、１≦ｊ≦ｎを満たす整数であり、この範囲で可変可能である。この場合、図１２に示されるように、電流供給回路１４の負電圧用電流供給回路１７のｎ段の負電圧用スイッチＳＷＰ１〜ＳＷＰｎのうちの、１段目からｊ段目までのｊ段の負電圧用スイッチＳＷＰ１〜ＳＷＰｊに負電圧用制御信号（第２切り換え制御信号ＣＴＲＶ２の反転信号ＣＴＲＶ２＿Ｂ）が供給される。負電圧用制御信号ＣＴＲＶ２＿Ｂの信号レベルはロウレベル“Ｌ”である。
【０１０２】
このとき、ｊ段の負電圧用スイッチＳＷＰ１〜ＳＷＰｊは、負電圧用制御信号ＣＴＲＶ２＿Ｂ“Ｌ”に応じてオンして、電流源１５からの電流（電流用制御信号ＩＣＴＲ）に対してｊ倍の電流を負電圧生成回路３に供給する。
【０１０３】
ここで、電流供給回路１４の電流源１５の電流をテスト用ノードＮにより測定する場合、テスト用ノードＮに接続された他の出力スイッチ（第３出力スイッチＳＷ１３以外のスイッチである入力スイッチ、第１、２出力スイッチＳＷ１１、ＳＷ１２）がオンしていない状態で、第３出力スイッチＳＷ１３に第３制御信号ＣＴＲ１３が供給される。第３制御信号ＣＴＲ１３の信号レベルはハイレベル“Ｈ”である。このとき、第３出力スイッチＳＷ１３は、第３制御信号ＣＴＲ１３“Ｈ”に応じてオンして、電流供給回路１４とテスト用ノードＮとを接続する。
【０１０４】
本発明の第３実施形態によるテスト回路１０の効果について説明する。
【０１０５】
［第１の効果］
本発明の第３実施形態によるテスト回路１０では、第１、２分圧回路１１、１２の構成が第１実施形態と同じであるため、第１実施形態における第１の効果を実現する。
【０１０６】
［第２の効果］
本発明の第３実施形態によるテスト回路１０では、電流供給回路１４が高電圧生成回路２に電流を供給しながら、テスト用ノードＮにより高電圧生成回路２の出力をテストすることにより、高電圧生成回路２の電圧−電流特性測定を測定することができる。また、本発明の第３実施形態によるテスト回路１０では、電流供給回路１４が負電圧生成回路３に電流を供給しながら、テスト用ノードＮにより負電圧生成回路３の出力をテストすることにより、負電圧生成回路３の電圧−電流特性測定を測定することができる。
【０１０７】
更に、本発明の第３実施形態によるテスト回路１０では、電流供給回路１４が内部で電流を発生して、その電流を定数倍に可変することにより、第１実施形態に対して、テスト用ノードの数を削減することができる。
【０１０８】
［第３の効果］
本発明の第３実施形態によるテスト回路１０では、スイッチ回路１３の構成が第１実施形態と同じであるため、第１実施形態における第３の効果を実現する。
【０１０９】
［第４の効果］
本発明の第３実施形態によるテスト回路１０では、第１、２分圧回路１１、１２の構成が第１実施形態と同じであるため、第１実施形態における第４の効果を実現する。
【０１１０】
（第４実施形態）
本発明の第４実施形態によるテスト回路１０では、第２実施形態における電流供給回路１４に代えて、第３実施形態における電流供給回路１４を適用する。これにより、第２実施形態に対して、テスト用ノードの数を削減することができる。第４実施形態では第２、３実施形態と重複する説明を省略する。
【０１１１】
図１０は、本発明の第４実施形態によるテスト回路１０の構成を示している。
【０１１２】
本発明の第４実施形態によるテスト回路１０は、分圧回路１２と、スイッチ回路１３と、電流供給回路１４と、第１切り換えスイッチＳＷ３１と、第２切り換えスイッチＳＷ３２とを具備している。分圧回路１２、第１切り換えスイッチＳＷ３１、第２切り換えスイッチＳＷ３２については第２実施形態と同じである。電流供給回路１４については第３実施形態と同じである。
【０１１３】
スイッチ回路１３は、第１、２出力スイッチＳＷ２１、ＳＷ２２を備えている。第１、２出力スイッチＳＷ２１、ＳＷ２２については、第２実施形態における第１テスト用ノードＮ１を第３実施形態におけるテスト用ノードＮに代えたこと以外は第２実施形態と同じである。
【０１１４】
図１１は、本発明の第４実施形態によるテスト回路１０の動作を示すタイミングチャートである。本発明の第４実施形態によるテスト回路１０では、その動作として、高電圧測定処理、負電圧測定処理、電圧−電流特性測定処理が行われる。
【０１１５】
高電圧測定処理、負電圧測定処理については、第２実施形態における第１テスト用ノードＮ１を第３実施形態におけるテスト用ノードＮに置き換えれば、第２実施形態と同じである。
【０１１６】
電圧−電流特性測定処理については、第３実施形態における第３出力スイッチＳＷ１３を第２実施形態における第２出力スイッチＳＷ２２に置き換えれば、第３実施形態と同じである。
【０１１７】
本発明の第４実施形態によるテスト回路１０の効果について説明する。
【０１１８】
［第１の効果］
本発明の第４実施形態によるテスト回路１０では、分圧回路１２の構成が第２実施形態と同じであるため、第２実施形態における第１の効果を実現する。
【０１１９】
［第２の効果］
本発明の第４実施形態によるテスト回路１０では、電流供給回路１４の構成が第３実施形態と同じであるため、第３実施形態における第２の効果を実現する。
【０１２０】
［第３の効果］
本発明の第４実施形態によるテスト回路１０では、スイッチ回路１３が第２実施形態と同じであるため、第２実施形態における第３の効果を実現する。
【０１２１】
［第４の効果］
本発明の第４実施形態によるテスト回路１０では、分圧回路１２が第２実施形態と同じであるため、第２実施形態における第４の効果を実現する。
【符号の説明】
【０１２２】
１ 基準電圧生成回路、
２ 高電圧生成回路、
３ 負電圧生成回路、
４ 選択部、
５ 処理部、
６ 制御部、
１０ テスト回路、
１１ 第１分圧回路、
１２ 第２分圧回路（分圧回路）、
１３ スイッチ回路、
１４ 電流供給回路、
１５ 電流源、
１６ 高電圧用電流供給回路、
１７ 負電圧用電流供給回路、
ＢＦ バッファ、
ＣＴＲ１１ 第１制御信号、
ＣＴＲ１２ 第２制御信号、
ＣＴＲ１３ 第３制御信号、
ＣＴＲ２１ 第１制御信号、
ＣＴＲ２２ 第２制御信号、
ＣＴＲＶ１ 第１切り換え制御信号、
ＣＴＲＶ２ 第２切り換え制御信号、
ＩＣＴＲ 電流、
Ｎ テスト用ノード、
Ｎ１ 第１テスト用ノード、
Ｎ２ 第２テスト用ノード、
ＱＮ１ 第１のＮ型トランジスタ、
ＱＮ２ 第２のＮ型トランジスタ、
ＱＮ３ 第３のＮ型トランジスタ、
ＱＮＮ１〜ＱＮＮｍ 高電圧用Ｎ型トランジスタ、
ＱＰＰ１〜ＱＰＰｎ 負電圧用Ｐ型トランジスタ、
ＱＰ１ 第１のＰ型トランジスタ、
ＱＰ２ 第２のＰ型トランジスタ、
Ｒ１ 第１の抵抗素子、
Ｒ２ 第２の抵抗素子、
ＳＷ１ 第１のスイッチ、
ＳＷ２ 第２のスイッチ、
ＳＷ１１ 第１出力スイッチ、
ＳＷ１２ 第２出力スイッチ、
ＳＷ１３ 第３出力スイッチ、
ＳＷ２１ 第１出力スイッチ、
ＳＷ２２ 第２出力スイッチ、
ＳＷ３１ 第１切り換えスイッチ、
ＳＷ３２ 第２切り換えスイッチ、
ＳＷＮ１〜ＳＷＮｍ 高電圧用スイッチ、
ＳＷＰ１〜ＳＷＰｎ 負電圧用スイッチ、
Ｖ１ 第１正電圧、
Ｖ２ 第２正電圧、
ＶＤ 電源、
Ｖｎ 負電圧、
Ｖｐ 高電圧、
Ｖｒｅｆ 基準電圧
【技術分野】
【０００１】
本発明は、高い電圧を生成する回路の出力をテストするテスト回路に関する。
【背景技術】
【０００２】
高電圧を用いる装置では、基準電圧生成回路が、正電圧である基準電圧を生成し、高電圧生成回路が、基準電圧を昇圧して高電圧を生成する。この高電圧生成回路の出力をテスタによりテストするときに、高電圧をそのまま測定するには高耐圧のトランジスタが必要になる。高耐圧のトランジスタを必要としないようにするためには、例えば特開２００６−２９４１２３号公報に記載されているように、一般的な技術として、接地電圧と高電圧間を分圧させる。高電圧生成回路の出力については、このときの分圧電圧（正電圧）を正電圧専用のテスタで測定すればよい。
【先行技術文献】
【特許文献】
【０００３】
【特許文献１】特開２００６−２９４１２３号公報
【発明の概要】
【発明が解決しようとする課題】
【０００４】
例えばフラッシュメモリや液晶ディスプレイのように高電圧や負電圧（負極性の高電圧）の両方の電圧を用いる装置では、基準電圧生成回路が、正電圧である基準電圧を生成し、高電圧生成回路が、基準電圧を昇圧して高電圧を生成し、負電圧生成回路は、基準電圧を昇圧して負極性の高電圧である負電圧を生成する。この高電圧生成回路、負電圧生成回路の出力をテスタによりテストするときに、負電圧生成回路の出力については、負電圧と接地電圧間を単に分圧させただけでは、その分圧電圧が負の電圧であるため、負電圧専用のテスタが必要になる。負電圧専用のテスタを用いずに、正電圧専用のテスタにより高電圧生成回路、負電圧生成回路の出力をテストできることが望まれる。
【課題を解決するための手段】
【０００５】
以下に、発明を実施するための形態で使用される符号を括弧付きで用いて、課題を解決するための手段を記載する。この符号は、特許請求の範囲の記載と発明を実施するための形態の記載との対応を明らかにするために付加されたものであり、特許請求の範囲に記載されている発明の技術的範囲の解釈に用いてはならない。
【０００６】
本発明のテスト回路（１０）は、正電圧である基準電圧（Ｖｒｅｆ）を生成する基準電圧生成回路（１）と、基準電圧（Ｖｒｅｆ）を昇圧して高電圧（Ｖｐ）を生成する高電圧生成回路（２）と、基準電圧（Ｖｒｅｆ）を昇圧して負極性の高電圧である負電圧（Ｖｎ）を生成する負電圧生成回路（３）とを具備する装置に搭載又は接続されている。本発明のテスト回路（１０）は、第１分圧回路（１１）と、第２分圧回路（１２）とを具備している。第１分圧回路（１１）は、接地又は基準電圧生成回路（１）と高電圧生成回路（２）間に直列接続され、接地電圧又は基準電圧（Ｖｒｅｆ）と高電圧（Ｖｐ）間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧（Ｖ１）を生成する第１、２の抵抗素子（Ｒ１、Ｒ２）と、第１正電圧（Ｖ１）を出力するバッファ（ＢＦ）とを備えている。第２分圧回路（１２）は、負電圧生成回路（３）と基準電圧生成回路（１）間に直列接続され、負電圧（Ｖｎ）と基準電圧（Ｖｒｅｆ）間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧（Ｖ２）を生成する第１、２の抵抗素子（Ｒ１、Ｒ２）と、第２正電圧（Ｖ２）を出力するバッファ（ＢＦ）とを備えている。
【発明の効果】
【０００７】
本発明のテスト回路（１０）では、第１分圧回路（１１）が、接地と高電圧生成回路２間に直列接続された第１、２の抵抗素子（Ｒ１、Ｒ２）により、接地電圧と高電圧（Ｖｐ）間の電圧を分圧して第１正電圧（Ｖ１）を生成し、第２分圧回路（１２）が、負電圧生成回路（３）と基準電圧生成回路（１）間に直列接続された第１、２の抵抗素子（Ｒ１、Ｒ２）により、負電圧（Ｖｎ）と基準電圧（Ｖｒｅｆ）間の電圧を分圧して第２正電圧（Ｖ２）を生成している。このため、本発明のテスト回路（１０）では、正電圧専用のテスタにより、高電圧生成回路（２）、負電圧生成回路（３）の出力をテストすることができる。
【０００８】
本発明のテスト回路（１０）では、第２分圧回路（１２）の第１、２の抵抗素子（Ｒ１、Ｒ２）により負電圧（Ｖｎ）と基準電圧（Ｖｒｅｆ）間の電圧を分圧する際、その分圧電圧が正電圧になるように、その第１、２の抵抗素子（Ｒ１、Ｒ２）の抵抗値と、基準電圧（Ｖｒｅｆ）とを決定しておくだけでよい。このため、本発明のテスト回路（１０）では、負電圧専用のテスタを必要としないで、高電圧生成回路（２）、負電圧生成回路（３）の出力をテストすることができる。
【０００９】
負電圧（Ｖｎ）と接地電圧間の電圧を分圧した場合、その分圧電圧は負の電圧となり、負電圧専用のテスタが必要になる。例えば、負電圧（Ｖｎ）と高電圧（Ｖｐ）間の電圧を分圧した場合、負電圧（Ｖｎ）と基準電圧（Ｖｒｅｆ）間の電圧を分圧する場合と同様に、その分圧電圧が正電圧になる。しかし、高電圧生成回路（２）、負電圧生成回路（３）は、基準電圧（Ｖｒｅｆ）をチャージポンプ式に昇圧しているため、その昇圧電圧（高電圧（Ｖｐ）、負電圧（Ｖｎ））は安定していない。このため、本発明のテスト回路（１０）では、第２分圧回路（１２）が、負電圧生成回路（３）と基準電圧生成回路（１）間に直列接続された第１、２の抵抗素子（Ｒ１、Ｒ２）により、負電圧（Ｖｎ）と基準電圧（Ｖｒｅｆ）間の電圧を分圧して第２正電圧（Ｖ２）を生成することが好ましい。
【００１０】
本発明のテスト回路（１０）では、第１分圧回路（１１）が、基準電圧生成回路（１）と高電圧生成回路（２）間に直列接続された第１、２の抵抗素子（Ｒ１、Ｒ２）により、基準電圧（Ｖｒｅｆ）と高電圧（Ｖｐ）間の電圧を分圧して第１正電圧（Ｖ１）を生成してもよい。
【図面の簡単な説明】
【００１１】
【図１】図１は、本発明が適用される電子機器の構成を示している。
【図２】図２は、本発明の第１実施形態によるテスト回路１０の構成を示している。
【図３】図３は、本発明の第１実施形態によるテスト回路１０の構成を示している。
【図４】図４は、本発明の第１実施形態によるテスト回路１０の動作を示すタイミングチャートである。
【図５】図５は、本発明の第２実施形態によるテスト回路１０の構成を示している。
【図６】図６は、本発明の第２実施形態によるテスト回路１０の動作を示すタイミングチャートである。
【図７】図７は、本発明の第３実施形態によるテスト回路１０の構成を示している。
【図８】図８は、本発明の第３実施形態によるテスト回路１０の構成を示している。
【図９】図９は、本発明の第３実施形態によるテスト回路１０の動作を示すタイミングチャートである。
【図１０】図１０は、本発明の第４実施形態によるテスト回路１０の構成を示している。
【図１１】図１１は、本発明の第４実施形態によるテスト回路１０の動作を示すタイミングチャートである。
【図１２】図１２は、本発明の第３、４実施形態によるテスト回路１０の電流供給回路１４の動作を示すタイミングチャートである。
【発明を実施するための形態】
【００１２】
以下に添付図面を参照して、本発明の実施形態によるテスト回路について詳細に説明する。
【００１３】
図１は、本発明が適用される電子機器の構成を示している。その電子機器は、本発明の実施形態によるテスト回路１０と、テスト回路１０が搭載又は接続された装置とを具備している。
【００１４】
その装置は、例えばフラッシュメモリや液晶ディスプレイのように高電圧や負電圧（負極性の高電圧）の両方の電圧を用いるものであり、基準電圧生成回路１と、高電圧生成回路２と、負電圧生成回路３と、選択部４と、処理部５と、制御部６とを具備している。
【００１５】
基準電圧生成回路１は、正電圧である基準電圧Ｖｒｅｆを生成する。高電圧生成回路２は、基準電圧Ｖｒｅｆを昇圧して高電圧Ｖｐを生成する。負電圧生成回路３は、基準電圧Ｖｒｅｆを昇圧して負極性の高電圧である負電圧Ｖｎを生成する。
【００１６】
例えば、制御部６は、基準電圧Ｖｒｅｆ、高電圧Ｖｐ、負電圧Ｖｎのうちの少なくとも１つの電圧を選択するための選択指示を出力する。選択部４は、選択指示に応じて少なくとも１つの電圧を選択電圧として選択する。このとき、処理部５は、選択電圧に応じて所定の処理を行う。
【００１７】
（第１実施形態）
図２は、本発明の第１実施形態によるテスト回路１０の構成を示している。
【００１８】
本発明の第１実施形態によるテスト回路１０は、第１分圧回路１１と、第２分圧回路１２と、スイッチ回路１３と、電流供給回路１４とを具備している。
【００１９】
第１分圧回路１１は、第１、２の抵抗素子Ｒ１、Ｒ２と、バッファＢＦと、ＭＯＳ（Ｍｅｔａｌ Ｏｘｉｄｅ Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）トランジスタである第２のスイッチＳＷ２とを備えている。
【００２０】
第２分圧回路１２は、第１、２の抵抗素子Ｒ１、Ｒ２と、バッファＢＦと、ＭＯＳトランジスタである第１、２のスイッチＳＷ１、ＳＷ２とを備えている。
【００２１】
第１分圧回路１１において、第１の抵抗素子Ｒ１は接地されている。第２のスイッチＳＷ２は、高電圧生成回路２と第２の抵抗素子Ｒ２間に接続され、第１制御信号ＣＴＲ１１に応じてオンする。第１、２の抵抗素子Ｒ１、Ｒ２は、接地と高電圧生成回路２間に直列接続されている。第２のスイッチＳＷ２がオンしているとき、第１、２の抵抗素子Ｒ１、Ｒ２は、接地電圧と高電圧Ｖｐ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧Ｖ１を生成する。バッファＢＦは、その第１正電圧Ｖ１を出力する。
【００２２】
第２分圧回路１２において、第１のスイッチＳＷ１は、第１抵抗素子Ｒ１と負電圧生成回路３間に接続され、第２制御信号ＣＴＲ１２に応じてオンする。第２のスイッチＳＷ２は、第２抵抗素子Ｒ２と基準電圧生成回路１間に接続され、第２制御信号ＣＴＲ１２に応じてオンする。第１、２の抵抗素子Ｒ１、Ｒ２は、負電圧生成回路３と基準電圧生成回路１間に直列接続されている。第１、２のスイッチＳＷ１、ＳＷ２がオンしているとき、第１、２の抵抗素子Ｒ１、Ｒ２は、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成する。バッファＢＦは、その第２正電圧Ｖ２を出力する。
【００２３】
スイッチ回路１３は、ＭＯＳトランジスタである第１、２入力スイッチ、第１〜３出力スイッチＳＷ１１〜ＳＷ１３を備えている。
【００２４】
第１入力スイッチは、上述の装置の内部回路と第１テスト用ノードＮ１間に接続されている。第２入力スイッチは、内部回路と第２テスト用ノードＮ２間に接続されている。第１、２入力スイッチは、内部回路をテストするときにオンするものであり、第１〜３出力スイッチＳＷ１１〜ＳＷ１３と同時にオンしない。このため、第１、２入力スイッチの説明については省略する。
【００２５】
第１出力スイッチＳＷ１１は、第１分圧回路１１のバッファＢＦの出力と第１テスト用ノードＮ１間に接続され、第１制御信号ＣＴＲ１１に応じてオンする。第２出力スイッチＳＷ１２は、第２分圧回路１２のバッファＢＦの出力と第１テスト用ノードＮ１間に接続され、第２制御信号ＣＴＲ１２に応じてオンする。第３出力スイッチＳＷ１３は、電流供給回路１４と第２テスト用ノードＮ２間に接続され、第３制御信号ＣＴＲ１３に応じてオンする。
【００２６】
電流供給回路１４は、供給される電流ＩＣＴＲと同じ電流を負電圧生成回路３に供給する。この電流供給回路１４は、ＭＯＳトランジスタである第１、２のＮ型トランジスタＱＮ１、ＱＮ２、第１、２のＰ型トランジスタＱＰ１、ＱＰ２を備えている。
【００２７】
第１のＮ型トランジスタＱＮ１は、第３出力スイッチＳＷ１３と接地間に接続され、そのゲートに第３出力スイッチＳＷ１３が接続されている。第２のＮ型トランジスタＱＮ２は、電源ＶＤと接地間に接続され、そのゲートに第３出力スイッチＳＷ１３が接続されている。第１のＰ型トランジスタＱＰ１は、電源ＶＤと第２のＮ型トランジスタＱＮ２間に接続され、そのゲートに第２のＮ型トランジスタＱＮ２が接続されている。第２のＰ型トランジスタＱＰ２は、電源ＶＤと負電圧生成回路３間に接続され、そのゲートに第２のＮ型トランジスタＱＮ２が接続され、第１のＰ型トランジスタＱＰ１と共にカレントミラー回路を構成する。
【００２８】
なお、第１分圧回路１１において、第１、２の抵抗素子Ｒ１、Ｒ２は、接地と高電圧生成回路２間に直列接続されているが、図３に示されるように、基準電圧生成回路１と高電圧生成回路２間に直列接続されていてもよい。この場合、第１分圧回路１１は、更に、ＭＯＳトランジスタである第１のスイッチＳＷ１を備えている。第１のスイッチＳＷ１は、第１の抵抗素子Ｒ１と基準電圧生成回路１間に接続され、第１制御信号ＣＴＲ１１に応じてオンする。
【００２９】
図４は、本発明の第１実施形態によるテスト回路１０の動作を示すタイミングチャートである。本発明の第１実施形態によるテスト回路１０では、その動作として、高電圧測定処理、負電圧測定処理、電圧−電流特性測定処理が行われる。
【００３０】
＜高電圧測定処理＞
第１テスト用ノードＮ１に接続された他のスイッチ（第１出力スイッチＳＷ１１以外のスイッチである第１入力スイッチ、第２出力スイッチＳＷ１２）がオンしていない状態で、第１テスト用ノードＮ１に正電圧専用のテスタを接続することにより高電圧生成回路２の出力をテストする。この場合、第１分圧回路１１の第２のスイッチＳＷ２と第１出力スイッチＳＷ１１とに第１制御信号ＣＴＲ１１が供給される。第１制御信号ＣＴＲ１１の信号レベルはハイレベル“Ｈ”である。
【００３１】
このとき、第１分圧回路１１の第２のスイッチＳＷ２は、第１制御信号ＣＴＲ１１“Ｈ”に応じてオンして、高電圧生成回路２と第２の抵抗素子Ｒ２とを接続する。同時に、第１出力スイッチＳＷ１１は、第１制御信号ＣＴＲ１１“Ｈ”に応じてオンして、第１分圧回路１１のバッファＢＦの出力と第１テスト用ノードＮ１とを接続する。
【００３２】
また、第１分圧回路１１の第１、２の抵抗素子Ｒ１、Ｒ２が基準電圧生成回路１と高電圧生成回路２間に直列接続されている場合、第１分圧回路１１の第１のスイッチＳＷ１にも第１制御信号ＣＴＲ１１が供給される。このとき、第１分圧回路１１の第１のスイッチＳＷ１は、第１制御信号ＣＴＲ１１“Ｈ”に応じてオンして、第１の抵抗素子Ｒ１と基準電圧生成回路１とを接続する。
【００３３】
この場合、第１分圧回路１１は、接地電圧又は基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧Ｖ１を生成し、第１出力スイッチＳＷ１１を介して第１テスト用ノードＮ１に出力する。
【００３４】
＜負電圧測定処理＞
第１テスト用ノードＮ１に接続された他のスイッチ（第２出力スイッチＳＷ１２以外のスイッチである第１入力スイッチ、第１出力スイッチＳＷ１１）がオンしていない状態で、第１テスト用ノードＮ１に正電圧専用のテスタを接続することにより負電圧生成回路３の出力をテストする。この場合、第２分圧回路１２の第１、２のスイッチＳＷ１、ＳＷ２と第２出力スイッチＳＷ１２とに第２制御信号ＣＴＲ１２が供給される。第２制御信号ＣＴＲ１２の信号レベルはハイレベル“Ｈ”である。
【００３５】
このとき、第２分圧回路１２の第１のスイッチＳＷ１は、第２制御信号ＣＴＲ１２“Ｈ”に応じてオンして、第１抵抗素子Ｒ１と負電圧生成回路３とを接続し、第２分圧回路１２の第２のスイッチＳＷ２は、第２制御信号ＣＴＲ１２“Ｈ”に応じてオンして、第２抵抗素子Ｒ２と基準電圧生成回路１とを接続する。同時に、第２出力スイッチＳＷ１２は、第２制御信号ＣＴＲ１２“Ｈ”に応じてオンして、第２分圧回路１２のバッファＢＦの出力と第１テスト用ノードＮ１とを接続する。
【００３６】
この場合、第２分圧回路１２は、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成し、第２出力スイッチＳＷ１２を介して第１テスト用ノードＮ１に出力する。
【００３７】
＜電圧−電流特性測定処理＞
負電圧測定処理において、第２テスト用ノードＮ２に接続された他のスイッチ（第３出力スイッチＳＷ１３以外のスイッチである第２入力スイッチ）がオンしていない状態で、第２テスト用ノードＮ２から電流供給回路１４を介して負電圧生成回路３に電流を供給する。この場合、第３出力スイッチＳＷ１３に第３制御信号ＣＴＲ１３が供給される。第３制御信号ＣＴＲ１３の信号レベルはハイレベル“Ｈ”である。
【００３８】
このとき、第３出力スイッチＳＷ１３は、第３制御信号ＣＴＲ１３“Ｈ”に応じてオンして、電流供給回路１４と第２テスト用ノードＮ２とを接続する。この場合、電流供給回路１４は、第２テスト用ノードＮ２に供給される電流ＩＣＴＲと同じ電流を負電圧生成回路３に供給する。
【００３９】
本発明の第１実施形態によるテスト回路１０の効果について説明する。
【００４０】
例えばフラッシュメモリや液晶ディスプレイのように高電圧や負電圧（負極性の高電圧）の両方の電圧を用いる装置では、基準電圧生成回路１が、正電圧である基準電圧Ｖｒｅｆを生成し、高電圧生成回路２が、基準電圧Ｖｒｅｆを昇圧して高電圧Ｖｐを生成し、負電圧生成回路３は、基準電圧Ｖｒｅｆを昇圧して負極性の高電圧である負電圧Ｖｎを生成する。この高電圧生成回路２、負電圧生成回路３の出力をテスタによりテストするときに、高電圧Ｖｐ、Ｖｎをそのまま測定するには高耐圧のトランジスタが必要になる。高耐圧のトランジスタを必要としないようにするためには、高電圧生成回路２の出力については、従来のように接地電圧と高電圧Ｖｐ間を分圧させて、その分圧電圧（正電圧）を正電圧専用のテスタで測定すればよい。一方、負電圧生成回路３の出力については、負電圧Ｖｎと接地電圧間を単に分圧させただけでは、その分圧電圧が負の電圧であるため、負電圧専用のテスタが必要になる。負電圧専用のテスタを用いずに、正電圧専用のテスタにより高電圧生成回路２、負電圧生成回路３の出力をテストできることが望まれる。
【００４１】
［第１の効果］
そこで、本発明の第１実施形態によるテスト回路１０では、第１分圧回路１１が、接地と高電圧生成回路２間に直列接続された第１、２の抵抗素子Ｒ１、Ｒ２により、接地電圧と高電圧Ｖｐ間の電圧を分圧して第１正電圧Ｖ１を生成し、第２分圧回路１２が、負電圧生成回路３と基準電圧生成回路１間に直列接続された第１、２の抵抗素子Ｒ１、Ｒ２により、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して第２正電圧Ｖ２を生成している。このため、本発明の第１実施形態によるテスト回路１０では、正電圧専用のテスタにより、高電圧生成回路２、負電圧生成回路３の出力をテストすることができる。
【００４２】
本発明の第１実施形態によるテスト回路１０では、第２分圧回路１２の第１、２の抵抗素子Ｒ１、Ｒ２により負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧する際、その分圧電圧が正電圧になるように、その第１、２の抵抗素子Ｒ１、Ｒ２の抵抗値と、基準電圧Ｖｒｅｆとを決定しておくだけでよい。このため、本発明の第１実施形態によるテスト回路１０では、負電圧専用のテスタを必要としないで、高電圧生成回路２、負電圧生成回路３の出力をテストすることができる。
【００４３】
ここで、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧する理由について説明する。負電圧Ｖｎと接地電圧間の電圧を分圧した場合、上述のように、その分圧電圧は負の電圧となり、負電圧専用のテスタが必要になる。例えば、負電圧Ｖｎと高電圧Ｖｐ間の電圧を分圧した場合、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧する場合と同様に、その分圧電圧が正電圧になる。しかし、高電圧生成回路２、負電圧生成回路３は、基準電圧Ｖｒｅｆをチャージポンプ式に昇圧しているため、その昇圧電圧（高電圧Ｖｐ、負電圧Ｖｎ）は安定していない。このため、本発明の第１実施形態によるテスト回路１０では、第２分圧回路１２が、負電圧生成回路３と基準電圧生成回路１間に直列接続された第１、２の抵抗素子Ｒ１、Ｒ２により、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して第２正電圧Ｖ２を生成することが好ましい。
【００４４】
本発明の第１実施形態によるテスト回路１０では、上述のように、第１分圧回路１１が、基準電圧生成回路１と高電圧生成回路２間に直列接続された第１、２の抵抗素子Ｒ１、Ｒ２により、基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して第１正電圧Ｖ１を生成してもよい。
【００４５】
［第２の効果］
本発明の第１実施形態によるテスト回路１０では、負電圧生成回路３に電流を供給しながら、第１テスト用ノードＮ１に正電圧専用のテスタを接続することにより負電圧生成回路３の出力をテストした場合、負電圧生成回路３の電圧−電流特性測定を測定することができる。
【００４６】
ここで、電流供給回路１４を設けている理由について説明する。通常、経路上に抵抗素子が存在する場合、その経路の電流は抵抗素子により電圧降下の影響を受けてしまう。この場合、正確な電圧−電流特性測定を測定することができない。そこで、本発明の第１実施形態によるテスト回路１０では、負電圧生成回路３に電流を供給する経路として、電流供給回路１４を設けている。これにより、正確な電圧−電流特性測定を測定することができる。
【００４７】
［第３の効果］
本発明の第１実施形態によるテスト回路１０では、スイッチ回路１３（第１、２入力スイッチ、第１〜３出力スイッチＳＷ１１〜ＳＷ１３）を設けていることにより、上述の装置に対して入出力テストを行うことができる。
【００４８】
［第４の効果］
本発明の第１実施形態によるテスト回路１０では、第１、２分圧回路１１、１２の構成により（第１、２スイッチＳＷ１、ＳＷ２を設けていることにより）、テスト以外では高電圧生成回路２、負電圧生成回路３の出力を妨げないようにすることができる。
【００４９】
（第２実施形態）
本発明の第２実施形態によるテスト回路１０では、第１実施形態における第１分圧回路１１、第２分圧回路１２の役割を同じ分圧回路で切り換えることにより、第１実施形態に対して、分圧回路の数や出力スイッチの数を削減することができる。第２実施形態では第１実施形態と重複する説明を省略する。
【００５０】
図５は、本発明の第２実施形態によるテスト回路１０の構成を示している。
【００５１】
本発明の第２実施形態によるテスト回路１０は、第２分圧回路１２と、スイッチ回路１３と、電流供給回路１４と、ＭＯＳトランジスタである第１、２切り換えスイッチＳＷ３１、ＳＷ３２とを具備している。第２実施形態では、第１、２切り換えスイッチＳＷ３１、ＳＷ３２により、第１実施形態における第１分圧回路１１、第２分圧回路１２の役割を同じ分圧回路で切り換える。以下、第２実施形態における第２分圧回路１２を単に分圧回路１２と称する。
【００５２】
分圧回路１２は、第１、２の抵抗素子Ｒ１、Ｒ２と、バッファＢＦと、ＭＯＳトランジスタである第１、２のスイッチＳＷ１、ＳＷ２とを備えている。第１、２の抵抗素子Ｒ１、Ｒ２、バッファＢＦについては第１実施形態と同じである。
【００５３】
第１のスイッチＳＷ１は、第１抵抗素子Ｒ１と高電圧生成回路２又は負電圧生成回路３間に接続され、第１制御信号ＣＴＲ２１に応じてオンする。第２のスイッチＳＷ２は、第２抵抗素子Ｒ２と基準電圧生成回路１間に接続され、第１制御信号ＣＴＲ２１に応じてオンする。
【００５４】
第１切り換えスイッチＳＷ３１は、高電圧生成回路２と分圧回路１２の第１のスイッチＳＷ１間に接続され、第１切り換え制御信号ＣＴＲＶ１に応じてオンする。第２切り換えスイッチＳＷ３２は、負電圧生成回路３と分圧回路１２の第１のスイッチＳＷ１間に接続され、第２切り換え制御信号ＣＴＲＶ２に応じてオンする。
【００５５】
スイッチ回路１３は、ＭＯＳトランジスタである第１、２入力スイッチ、第１、２出力スイッチＳＷ２１、ＳＷ２２を備えている。第１、２入力スイッチについては第１実施形態と同じである。
【００５６】
第１出力スイッチＳＷ２１は、分圧回路１２のバッファＢＦの出力と第１テスト用ノードＮ１間に接続され、第１制御信号ＣＴＲ２１に応じてオンする。第２出力スイッチＳＷ２２は、電流供給回路１４と第２テスト用ノードＮ２間に接続され、第２制御信号ＣＴＲ２２に応じてオンする。
【００５７】
電流供給回路１４は、供給される電流ＩＣＴＲと同じ電流を高電圧生成回路２又は負電圧生成回路３に供給する。この電流供給回路１４は、ＭＯＳトランジスタである第１〜３のＮ型トランジスタＱＮ１〜ＱＮ３、第１、２のＰ型トランジスタＱＰ１、ＱＰ２を備えている。第１、２のＮ型トランジスタＱＮ１、ＱＮ２、第１、２のＰ型トランジスタＱＰ１、ＱＰ２については、第１実施形態における第３出力スイッチＳＷ１３を第２出力スイッチＳＷ２２に代えた以外は第１実施形態と同じである。
【００５８】
第３のＮ型トランジスタＱＮ３は、高電圧生成回路２と接地間に接続され、そのゲートに第１のＮ型トランジスタＱＮ１が接続されている。
【００５９】
図６は、本発明の第２実施形態によるテスト回路１０の動作を示すタイミングチャートである。本発明の第２実施形態によるテスト回路１０では、その動作として、高電圧測定処理、負電圧測定処理、電圧−電流特性測定処理が行われる。
【００６０】
＜高電圧測定処理＞
第１テスト用ノードＮ１に接続された他のスイッチ（第１出力スイッチＳＷ２１以外のスイッチである第１入力スイッチ）がオンしていない状態で、第１テスト用ノードＮ１に正電圧専用のテスタを接続することにより高電圧生成回路２の出力をテストする。この場合、分圧回路１２の第１、２のスイッチＳＷ１、ＳＷ２と第１出力スイッチＳＷ２１とに第１制御信号ＣＴＲ２１が供給され、第１切り換えスイッチＳＷ３１に第１切り換え制御信号ＣＴＲＶ１が供給される。第１制御信号ＣＴＲ２１、第１切り換え制御信号ＣＴＲＶ１の信号レベルはハイレベル“Ｈ”である。
【００６１】
このとき、分圧回路１２の第１のスイッチＳＷ１は、第１制御信号ＣＴＲ２１“Ｈ”に応じてオンして、第１抵抗素子Ｒ１と高電圧生成回路２とを接続する。分圧回路１２の第２のスイッチＳＷ２は、第１制御信号ＣＴＲ２１“Ｈ”に応じてオンして、第２抵抗素子Ｒ２と基準電圧生成回路１とを接続する。同時に、第１出力スイッチＳＷ２１は、第１制御信号ＣＴＲ２１“Ｈ”に応じてオンする。また、第１切り換えスイッチＳＷ３１は、第１切り換え制御信号ＣＴＲＶ１“Ｈ”に応じてオンして、高電圧生成回路２と分圧回路１２の第１のスイッチＳＷ１とを接続する。
【００６２】
この場合、分圧回路１２は、基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧Ｖ１を生成し、第１出力スイッチＳＷ２１を介して第１テスト用ノードＮ１に出力する。
【００６３】
＜負電圧測定処理＞
第１テスト用ノードＮ１に接続された他のスイッチ（第１出力スイッチＳＷ２１以外のスイッチである第１入力スイッチ）がオンしていない状態で、第１テスト用ノードＮ１に正電圧専用のテスタを接続することにより負電圧生成回路３の出力をテストする。この場合、分圧回路１２の第１、２のスイッチＳＷ１、ＳＷ２と第１出力スイッチＳＷ２１とに第１制御信号ＣＴＲ２１が供給され、第２切り換えスイッチＳＷ３２に第２切り換え制御信号ＣＴＲＶ２が供給される。第１制御信号ＣＴＲ２１、第２切り換え制御信号ＣＴＲＶ２の信号レベルはハイレベル“Ｈ”である。
【００６４】
このとき、分圧回路１２の第１のスイッチＳＷ１は、第１制御信号ＣＴＲ２１“Ｈ”に応じてオンして、第１抵抗素子Ｒ１と負電圧生成回路３とを接続する。分圧回路１２の第２のスイッチＳＷ２は、第１制御信号ＣＴＲ２１“Ｈ”に応じてオンして、第２抵抗素子Ｒ２と基準電圧生成回路１とを接続する。同時に、第１出力スイッチＳＷ２１は、第１制御信号ＣＴＲ２１“Ｈ”に応じてオンする。また、第２切り換えスイッチＳＷ３２は、第２切り換え制御信号ＣＴＲＶ２“Ｈ”に応じてオンして、負電圧生成回路３と分圧回路１２の第１のスイッチＳＷ１とを接続する。
【００６５】
この場合、分圧回路１２は、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成し、第１出力スイッチＳＷ２１を介して第１テスト用ノードＮ１に出力する。
【００６６】
＜電圧−電流特性測定処理＞
高電圧測定処理において、第２テスト用ノードＮ２に接続された他のスイッチ（第２出力スイッチＳＷ２２以外のスイッチである第２入力スイッチ）がオンしていない状態で、第２テスト用ノードＮ２から電流供給回路１４を介して高電圧生成回路２に電流を供給する。この場合、第２出力スイッチＳＷ２２に第２制御信号ＣＴＲ２２が供給される。第２制御信号ＣＴＲ２２の信号レベルはハイレベル“Ｈ”である。
【００６７】
このとき、第２出力スイッチＳＷ２２は、第２制御信号ＣＴＲ２２“Ｈ”に応じてオンして、電流供給回路１４と第２テスト用ノードＮ２とを接続する。この場合、電流供給回路１４は、第２テスト用ノードＮ２に供給される電流ＩＣＴＲと同じ電流を高電圧生成回路２に供給する。
【００６８】
負電圧測定処理において、第２テスト用ノードＮ２に接続された他のスイッチ（第２出力スイッチＳＷ２２以外のスイッチである第２入力スイッチ）がオンしていない状態で、第２テスト用ノードＮ２から電流供給回路１４を介して負電圧生成回路３に電流を供給する。この場合、第２出力スイッチＳＷ２２に第２制御信号ＣＴＲ２２が供給される。第２制御信号ＣＴＲ２２の信号レベルはハイレベル“Ｈ”である。
【００６９】
このとき、第２出力スイッチＳＷ２２は、第２制御信号ＣＴＲ２２“Ｈ”に応じてオンして、電流供給回路１４と第２テスト用ノードＮ２とを接続する。この場合、電流供給回路１４は、第２テスト用ノードＮ２に供給される電流ＩＣＴＲと同じ電流を負電圧生成回路３に供給する。
【００７０】
本発明の第２実施形態によるテスト回路１０の効果について説明する。
【００７１】
［第１の効果］
本発明の第２実施形態によるテスト回路１０では、第１切り換えスイッチＳＷ３１がオンしたときに、分圧回路１２が、接地又は基準電圧生成回路１と高電圧生成回路２間に直列接続された第１、２の抵抗素子Ｒ１、Ｒ２により、接地電圧又は基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して第１正電圧Ｖ１を生成し、第２切り換えスイッチＳＷ３２がオンしたときに、分圧回路１２が、負電圧生成回路３と基準電圧生成回路１間に直列接続された第１、２の抵抗素子Ｒ１、Ｒ２により、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して第２正電圧Ｖ２を生成している。このため、本発明の第２実施形態によるテスト回路１０では、正電圧専用のテスタにより、高電圧生成回路２、負電圧生成回路３の出力をテストすることができる。
【００７２】
更に、本発明の第２実施形態によるテスト回路１０では、第１、２切り換えスイッチＳＷ３１、ＳＷ３２により、第１実施形態における第１分圧回路１１、第２分圧回路１２の役割を同じ分圧回路で切り換えることにより、第１実施形態に対して、分圧回路の数や出力スイッチの数を削減することができる。
【００７３】
［第２の効果］
本発明の第２実施形態によるテスト回路１０では、高電圧生成回路２に電流を供給しながら、第１テスト用ノードＮ１により高電圧生成回路２の出力をテストすることにより、高電圧生成回路２の電圧−電流特性測定を測定することができる。また、本発明の第２実施形態によるテスト回路１０では、負電圧生成回路３に電流を供給しながら、第１テスト用ノードＮ１により負電圧生成回路３の出力をテストすることにより、負電圧生成回路３の電圧−電流特性測定を測定することができる。
【００７４】
［第３の効果］
本発明の第２実施形態によるテスト回路１０では、スイッチ回路１３（第１、２入力スイッチ、第１、２出力スイッチＳＷ２１、ＳＷ２２）を設けていることにより、上述の装置に対して入出力テストを行うことができる。
【００７５】
［第４の効果］
本発明の第２実施形態によるテスト回路１０では、分圧回路１２の構成により（第１、２スイッチＳＷ１、ＳＷ２を設けていることにより）、テスト以外では高電圧生成回路２、負電圧生成回路３の出力を妨げないようにすることができる。
【００７６】
（第３実施形態）
本発明の第３実施形態によるテスト回路１０では、電流供給回路１４が内部で電流を発生することにより、第１実施形態に対して、テスト用ノードの数を削減することができる。第３実施形態では第１実施形態と重複する説明を省略する。
【００７７】
図７は、本発明の第３実施形態によるテスト回路１０の構成を示している。
【００７８】
本発明の第３実施形態によるテスト回路１０は、第１分圧回路１１と、第２分圧回路１２と、スイッチ回路１３と、電流供給回路１４とを具備している。第１分圧回路１１、第２分圧回路１２については第１実施形態と同じである。
【００７９】
スイッチ回路１３は、ＭＯＳトランジスタである入力スイッチ、第１〜３出力スイッチＳＷ１１〜ＳＷ１３を備えている。入力スイッチについては第１実施形態における入力スイッチと同じである。
【００８０】
第１出力スイッチＳＷ１１は、第１分圧回路１１のバッファＢＦの出力とテスト用ノードＮ１間に接続され、第１制御信号ＣＴＲ１１に応じてオンする。第２出力スイッチＳＷ１２は、第２分圧回路１２のバッファＢＦの出力とテスト用ノードＮ間に接続され、第２制御信号ＣＴＲ１２に応じてオンする。第３出力スイッチＳＷ１３は、電流供給回路１４とテスト用ノードＮ間に接続され、第３制御信号ＣＴＲ１３に応じてオンする。
【００８１】
電流供給回路１４は、内部で発生した電流ＩＣＴＲを定数倍に可変して高電圧生成回路２又は負電圧生成回路３に供給する。この電流供給回路１４は、電流源１５と、ＭＯＳトランジスタである第１、２のＮ型トランジスタＱＮ１、ＱＮ２、第１、２のＰ型トランジスタＱＰ１、ＱＰ２と、高電圧用電流供給回路１６と、負電圧用電流供給回路１７とを備えている。
【００８２】
電流源１５は、電源ＶＤと第３出力スイッチＳＷ１３間に接続され、電流ＩＣＴＲを発生（出力）する。第１のＮ型トランジスタＱＮ１は、第３出力スイッチＳＷ１３、電流源１５と接地間に接続され、そのゲートに電流源１５が接続されている。第２のＮ型トランジスタＱＮ２は、電源ＶＤと接地間に接続され、そのゲートに電流源１５が接続されている。第１のＰ型トランジスタＱＰ１は、電源ＶＤと第２のＮ型トランジスタＱＮ２間に接続され、そのゲートに第２のＮ型トランジスタＱＮ２が接続されている。
【００８３】
高電圧用電流供給回路１６は、高電圧生成回路２と第１のＮ型トランジスタＱＮ１とに接続され、高電圧用制御信号（例えば、第２実施形態における第１切り換え制御信号ＣＴＲＶ１）に応じて、内部で発生した電流ＩＣＴＲに対して定数倍の電流を生成して高電圧生成回路２に供給する。
【００８４】
高電圧用電流供給回路１６は、ＭＯＳトランジスタである１段目からｍ段目（ｍは２以上の整数）までのｍ段の高電圧用Ｎ型トランジスタＱＮＮ１〜ＱＮＮｍと、ＭＯＳトランジスタである１段目からｍ段目までのｍ段の高電圧用スイッチＳＷＮ１〜ＳＷＮｍとを備えている。
【００８５】
ｍ段の高電圧用Ｎ型トランジスタＱＮＮ１〜ＱＮＮｍは、高電圧生成回路２と接地間に接続され、そのゲートに電流源１５が接続されている。ｍ段の高電圧用スイッチＳＷＮ１〜ＳＷＮｍは、ｍ段のＮ型トランジスタＱＮＮ１〜ＱＮＮｍと接地間にそれぞれ接続されている。
【００８６】
負電圧用電流供給回路１７は、負電圧生成回路３と第１のＰ型トランジスタＱＰ１間に接続され、負電圧用制御信号（例えば、第２実施形態における第２切り換え制御信号ＣＴＲＶ２の反転信号ＣＴＲＶ２＿Ｂ）（図７では符号“ＣＴＲＶ２”上に線が表記されている。）に応じて、内部で発生した電流ＩＣＴＲに対して定数倍の電流を生成して負電圧生成回路３に供給する。
【００８７】
負電圧用電流供給回路１７は、ＭＯＳトランジスタである１段目からｎ段目（ｎは２以上の整数）までのｎ段の負電圧用Ｐ型トランジスタＱＰＰ１〜ＱＰＰｎと、ＭＯＳトランジスタである１段目からｎ段目までのｎ段の負電圧用スイッチＳＷＰ１〜ＳＷＰｎとを備えている。
【００８８】
ｎ段の負電圧用Ｐ型トランジスタＱＰＰ１〜ＱＰＰｎは、電源ＶＤと負電圧生成回路３間に接続され、そのゲートに第２のＮ型トランジスタＱＮ２が接続されている。ｎ段の負電圧用スイッチＳＷＰ１〜ＳＷＰｎは、電源ＶＤとｎ段のＰ型トランジスタＱＰＰ１〜ＱＰＰｎ間にそれぞれ接続されている。
【００８９】
なお、第１分圧回路１１において、第１、２の抵抗素子Ｒ１、Ｒ２は、接地と高電圧生成回路２間に直列接続されているが、図８に示されるように、基準電圧生成回路１と高電圧生成回路２間に直列接続されていてもよい。この場合、第１分圧回路１１は、更に、第１のスイッチＳＷ１を備えている。第１のスイッチＳＷ１は、第１の抵抗素子Ｒ１と基準電圧生成回路１間に接続されている。この第１のスイッチＳＷ１は、高電圧生成回路２の出力をテストするときに、第１制御信号ＣＴＲ１１に応じてオンする。
【００９０】
図９は、本発明の第３実施形態によるテスト回路１０の動作を示すタイミングチャートである。本発明の第３実施形態によるテスト回路１０では、その動作として、高電圧測定処理、負電圧測定処理、電圧−電流特性測定処理が行われる。
【００９１】
＜高電圧測定処理＞
テスト用ノードＮに接続された他のスイッチ（第１出力スイッチＳＷ１１以外のスイッチである入力スイッチ、第２出力スイッチＳＷ１２、第３出力スイッチＳＷ１３）がオンしていない状態で、第１テスト用ノードＮ１により高電圧生成回路２の出力をテストする。この場合、第１分圧回路１１の第２のスイッチＳＷ２と第１出力スイッチＳＷ１１とに第１制御信号ＣＴＲ１１が供給される。第１制御信号ＣＴＲ１１の信号レベルはハイレベル“Ｈ”である。
【００９２】
このとき、第１分圧回路１１の第２のスイッチＳＷ２は、第１制御信号ＣＴＲ１１“Ｈ”に応じてオンして、高電圧生成回路２と第２の抵抗素子Ｒ２とを接続する。同時に、第１出力スイッチＳＷ１１は、第１制御信号ＣＴＲ１１“Ｈ”に応じてオンして、第１分圧回路１１のバッファＢＦの出力とテスト用ノードＮとを接続する。
【００９３】
また、第１分圧回路１１の第１、２の抵抗素子Ｒ１、Ｒ２が基準電圧生成回路１と高電圧生成回路２間に直列接続されている場合、第１分圧回路１１の第１のスイッチＳＷ１にも第１制御信号ＣＴＲ１１が供給される。このとき、第１分圧回路１１の第１のスイッチＳＷ１は、第１制御信号ＣＴＲ１１“Ｈ”に応じてオンして、第１の抵抗素子Ｒ１と基準電圧生成回路１とを接続する。
【００９４】
この場合、第１分圧回路１１は、接地電圧又は基準電圧Ｖｒｅｆと高電圧Ｖｐ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧Ｖ１を生成し、第１出力スイッチＳＷ１１を介してテスト用ノードＮに出力する。
【００９５】
＜負電圧測定処理＞
テスト用ノードＮに接続された他のスイッチ（第２出力スイッチＳＷ１２以外のスイッチである第１入力スイッチ、第１出力スイッチＳＷ１１）がオンしていない状態で、第１テスト用ノードＮ１により負電圧生成回路３の出力をテストする。この場合、第２分圧回路１２の第１、２のスイッチＳＷ１、ＳＷ２と第２出力スイッチＳＷ１２とに第２制御信号ＣＴＲ１２が供給される。第２制御信号ＣＴＲ１２の信号レベルはハイレベル“Ｈ”である。
【００９６】
このとき、第２分圧回路１２の第１のスイッチＳＷ１は、第２制御信号ＣＴＲ１２“Ｈ”に応じてオンして、第１抵抗素子Ｒ１と負電圧生成回路３とを接続する。第２分圧回路１２の第２のスイッチＳＷ２は、第２制御信号ＣＴＲ１２“Ｈ”に応じてオンして、第２抵抗素子Ｒ２と基準電圧生成回路１とを接続する。同時に、第２出力スイッチＳＷ１２は、第２制御信号ＣＴＲ１２“Ｈ”に応じてオンして、第２分圧回路１２のバッファＢＦの出力とテスト用ノードＮとを接続する。
【００９７】
この場合、第２分圧回路１２は、負電圧Ｖｎと基準電圧Ｖｒｅｆ間の電圧を分圧して、正電圧専用のテスタにより測定可能な第２正電圧Ｖ２を生成し、第２出力スイッチＳＷ１２を介してテスト用ノードＮに出力する。
【００９８】
＜電圧−電流特性測定処理＞
高電圧測定処理において、電流供給回路１４から高電圧生成回路２に電流ＩＣＴＲに対してｉ倍の電流を供給する。ｉは、１≦ｉ≦ｍを満たす整数であり、この範囲で可変可能である。この場合、図１２に示されるように、電流供給回路１４の高電圧用電流供給回路１６のｍ段の高電圧用スイッチＳＷＮ１〜ＳＷＮｍのうちの、１段目からｉ段目までのｉ段の高電圧用スイッチＳＷＮ１〜ＳＷＮｉに高電圧用制御信号（第１切り換え制御信号ＣＴＲＶ１）が供給される。高電圧用制御信号ＣＴＲＶ１の信号レベルはハイレベル“Ｈ”である。
【００９９】
このとき、ｉ段の高電圧用スイッチＳＷＮ１〜ＳＷＮｉは、高電圧用制御信号ＣＴＲＶ１“Ｈ”に応じてオンして、電流源１５からの電流（電流用制御信号ＩＣＴＲ）に対してｉ倍の電流を高電圧生成回路２に供給する。
【０１００】
ここで、電流供給回路１４の電流源１５の電流をテスト用ノードＮにより測定する場合、テスト用ノードＮに接続された他の出力スイッチ（第３出力スイッチＳＷ１３以外のスイッチである入力スイッチ、第１、２出力スイッチＳＷ１１、ＳＷ１２）がオンしていない状態で、第３出力スイッチＳＷ１３に第３制御信号ＣＴＲ１３が供給される。第３制御信号ＣＴＲ１３の信号レベルはハイレベル“Ｈ”である。このとき、第３出力スイッチＳＷ１３は、第３制御信号ＣＴＲ１３“Ｈ”に応じてオンして、電流供給回路１４とテスト用ノードＮとを接続する。
【０１０１】
負電圧測定処理において、電流供給回路１４から負電圧生成回路３に電流ＩＣＴＲに対してｊ倍の電流を供給する。ｊは、１≦ｊ≦ｎを満たす整数であり、この範囲で可変可能である。この場合、図１２に示されるように、電流供給回路１４の負電圧用電流供給回路１７のｎ段の負電圧用スイッチＳＷＰ１〜ＳＷＰｎのうちの、１段目からｊ段目までのｊ段の負電圧用スイッチＳＷＰ１〜ＳＷＰｊに負電圧用制御信号（第２切り換え制御信号ＣＴＲＶ２の反転信号ＣＴＲＶ２＿Ｂ）が供給される。負電圧用制御信号ＣＴＲＶ２＿Ｂの信号レベルはロウレベル“Ｌ”である。
【０１０２】
このとき、ｊ段の負電圧用スイッチＳＷＰ１〜ＳＷＰｊは、負電圧用制御信号ＣＴＲＶ２＿Ｂ“Ｌ”に応じてオンして、電流源１５からの電流（電流用制御信号ＩＣＴＲ）に対してｊ倍の電流を負電圧生成回路３に供給する。
【０１０３】
ここで、電流供給回路１４の電流源１５の電流をテスト用ノードＮにより測定する場合、テスト用ノードＮに接続された他の出力スイッチ（第３出力スイッチＳＷ１３以外のスイッチである入力スイッチ、第１、２出力スイッチＳＷ１１、ＳＷ１２）がオンしていない状態で、第３出力スイッチＳＷ１３に第３制御信号ＣＴＲ１３が供給される。第３制御信号ＣＴＲ１３の信号レベルはハイレベル“Ｈ”である。このとき、第３出力スイッチＳＷ１３は、第３制御信号ＣＴＲ１３“Ｈ”に応じてオンして、電流供給回路１４とテスト用ノードＮとを接続する。
【０１０４】
本発明の第３実施形態によるテスト回路１０の効果について説明する。
【０１０５】
［第１の効果］
本発明の第３実施形態によるテスト回路１０では、第１、２分圧回路１１、１２の構成が第１実施形態と同じであるため、第１実施形態における第１の効果を実現する。
【０１０６】
［第２の効果］
本発明の第３実施形態によるテスト回路１０では、電流供給回路１４が高電圧生成回路２に電流を供給しながら、テスト用ノードＮにより高電圧生成回路２の出力をテストすることにより、高電圧生成回路２の電圧−電流特性測定を測定することができる。また、本発明の第３実施形態によるテスト回路１０では、電流供給回路１４が負電圧生成回路３に電流を供給しながら、テスト用ノードＮにより負電圧生成回路３の出力をテストすることにより、負電圧生成回路３の電圧−電流特性測定を測定することができる。
【０１０７】
更に、本発明の第３実施形態によるテスト回路１０では、電流供給回路１４が内部で電流を発生して、その電流を定数倍に可変することにより、第１実施形態に対して、テスト用ノードの数を削減することができる。
【０１０８】
［第３の効果］
本発明の第３実施形態によるテスト回路１０では、スイッチ回路１３の構成が第１実施形態と同じであるため、第１実施形態における第３の効果を実現する。
【０１０９】
［第４の効果］
本発明の第３実施形態によるテスト回路１０では、第１、２分圧回路１１、１２の構成が第１実施形態と同じであるため、第１実施形態における第４の効果を実現する。
【０１１０】
（第４実施形態）
本発明の第４実施形態によるテスト回路１０では、第２実施形態における電流供給回路１４に代えて、第３実施形態における電流供給回路１４を適用する。これにより、第２実施形態に対して、テスト用ノードの数を削減することができる。第４実施形態では第２、３実施形態と重複する説明を省略する。
【０１１１】
図１０は、本発明の第４実施形態によるテスト回路１０の構成を示している。
【０１１２】
本発明の第４実施形態によるテスト回路１０は、分圧回路１２と、スイッチ回路１３と、電流供給回路１４と、第１切り換えスイッチＳＷ３１と、第２切り換えスイッチＳＷ３２とを具備している。分圧回路１２、第１切り換えスイッチＳＷ３１、第２切り換えスイッチＳＷ３２については第２実施形態と同じである。電流供給回路１４については第３実施形態と同じである。
【０１１３】
スイッチ回路１３は、第１、２出力スイッチＳＷ２１、ＳＷ２２を備えている。第１、２出力スイッチＳＷ２１、ＳＷ２２については、第２実施形態における第１テスト用ノードＮ１を第３実施形態におけるテスト用ノードＮに代えたこと以外は第２実施形態と同じである。
【０１１４】
図１１は、本発明の第４実施形態によるテスト回路１０の動作を示すタイミングチャートである。本発明の第４実施形態によるテスト回路１０では、その動作として、高電圧測定処理、負電圧測定処理、電圧−電流特性測定処理が行われる。
【０１１５】
高電圧測定処理、負電圧測定処理については、第２実施形態における第１テスト用ノードＮ１を第３実施形態におけるテスト用ノードＮに置き換えれば、第２実施形態と同じである。
【０１１６】
電圧−電流特性測定処理については、第３実施形態における第３出力スイッチＳＷ１３を第２実施形態における第２出力スイッチＳＷ２２に置き換えれば、第３実施形態と同じである。
【０１１７】
本発明の第４実施形態によるテスト回路１０の効果について説明する。
【０１１８】
［第１の効果］
本発明の第４実施形態によるテスト回路１０では、分圧回路１２の構成が第２実施形態と同じであるため、第２実施形態における第１の効果を実現する。
【０１１９】
［第２の効果］
本発明の第４実施形態によるテスト回路１０では、電流供給回路１４の構成が第３実施形態と同じであるため、第３実施形態における第２の効果を実現する。
【０１２０】
［第３の効果］
本発明の第４実施形態によるテスト回路１０では、スイッチ回路１３が第２実施形態と同じであるため、第２実施形態における第３の効果を実現する。
【０１２１】
［第４の効果］
本発明の第４実施形態によるテスト回路１０では、分圧回路１２が第２実施形態と同じであるため、第２実施形態における第４の効果を実現する。
【符号の説明】
【０１２２】
１ 基準電圧生成回路、
２ 高電圧生成回路、
３ 負電圧生成回路、
４ 選択部、
５ 処理部、
６ 制御部、
１０ テスト回路、
１１ 第１分圧回路、
１２ 第２分圧回路（分圧回路）、
１３ スイッチ回路、
１４ 電流供給回路、
１５ 電流源、
１６ 高電圧用電流供給回路、
１７ 負電圧用電流供給回路、
ＢＦ バッファ、
ＣＴＲ１１ 第１制御信号、
ＣＴＲ１２ 第２制御信号、
ＣＴＲ１３ 第３制御信号、
ＣＴＲ２１ 第１制御信号、
ＣＴＲ２２ 第２制御信号、
ＣＴＲＶ１ 第１切り換え制御信号、
ＣＴＲＶ２ 第２切り換え制御信号、
ＩＣＴＲ 電流、
Ｎ テスト用ノード、
Ｎ１ 第１テスト用ノード、
Ｎ２ 第２テスト用ノード、
ＱＮ１ 第１のＮ型トランジスタ、
ＱＮ２ 第２のＮ型トランジスタ、
ＱＮ３ 第３のＮ型トランジスタ、
ＱＮＮ１〜ＱＮＮｍ 高電圧用Ｎ型トランジスタ、
ＱＰＰ１〜ＱＰＰｎ 負電圧用Ｐ型トランジスタ、
ＱＰ１ 第１のＰ型トランジスタ、
ＱＰ２ 第２のＰ型トランジスタ、
Ｒ１ 第１の抵抗素子、
Ｒ２ 第２の抵抗素子、
ＳＷ１ 第１のスイッチ、
ＳＷ２ 第２のスイッチ、
ＳＷ１１ 第１出力スイッチ、
ＳＷ１２ 第２出力スイッチ、
ＳＷ１３ 第３出力スイッチ、
ＳＷ２１ 第１出力スイッチ、
ＳＷ２２ 第２出力スイッチ、
ＳＷ３１ 第１切り換えスイッチ、
ＳＷ３２ 第２切り換えスイッチ、
ＳＷＮ１〜ＳＷＮｍ 高電圧用スイッチ、
ＳＷＰ１〜ＳＷＰｎ 負電圧用スイッチ、
Ｖ１ 第１正電圧、
Ｖ２ 第２正電圧、
ＶＤ 電源、
Ｖｎ 負電圧、
Ｖｐ 高電圧、
Ｖｒｅｆ 基準電圧
【特許請求の範囲】
【請求項１】
正電圧である基準電圧を生成する基準電圧生成回路と、前記基準電圧を昇圧して高電圧を生成する高電圧生成回路と、前記基準電圧を昇圧して負極性の高電圧である負電圧を生成する負電圧生成回路とを具備する装置に搭載又は接続されたテスト回路であって、
接地又は前記基準電圧生成回路と前記高電圧生成回路間に直列接続され、接地電圧又は前記基準電圧と前記高電圧間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧を生成する第１、２の抵抗素子と、前記第１正電圧を出力するバッファとを備えた第１分圧回路と、
前記負電圧生成回路と前記基準電圧生成回路間に直列接続され、前記負電圧と前記基準電圧間の電圧を分圧して、前記正電圧専用のテスタにより測定可能な第２正電圧を生成する第１、２の抵抗素子と、前記第２正電圧を出力するバッファとを備えた第２分圧回路と
を具備するテスト回路。
【請求項２】
前記負電圧生成回路の出力をテストするときに、供給される電流と同じ電流を前記負電圧生成回路に供給する電流供給回路
を更に具備する請求項１に記載のテスト回路。
【請求項３】
前記装置の内部回路と第１、２テスト用ノード間に接続され、前記内部回路をテストするときにオンする第１、２入力スイッチと、
前記第１分圧回路のバッファの出力と前記第１テスト用ノード間に接続され、前記第１テスト用ノードに接続された他のスイッチがオンしていない状態で、前記第１テスト用ノードに前記正電圧専用のテスタを接続することにより前記高電圧生成回路の出力をテストするときに、第１制御信号に応じてオンする第１出力スイッチと、
前記第２分圧回路のバッファの出力と前記第１テスト用ノード間に接続され、前記第１テスト用ノードに接続された他のスイッチがオンしていない状態で、前記第１テスト用ノードに前記正電圧専用のテスタを接続することにより前記負電圧生成回路の出力をテストするときに、第２制御信号に応じてオンする第２出力スイッチと、
前記電流供給回路と前記第２テスト用ノード間に接続され、前記第１テスト用ノードに前記正電圧専用のテスタを接続することにより前記負電圧生成回路の出力をテストする場合、前記第２テスト用ノードに接続された他のスイッチがオンしていない状態で、前記第２テスト用ノードから前記電流供給回路を介して前記負電圧生成回路に電流を供給するときに、第３制御信号に応じてオンする第３出力スイッチと
を更に具備する請求項２に記載のテスト回路。
【請求項４】
内部で電流を発生する電流供給回路
を更に具備し、
前記電流供給回路は、
前記高電圧生成回路の出力をテストするときに、高電圧用制御信号に応じて、内部で発生した電流に対して定数倍の電流を生成して前記高電圧生成回路に供給する高電圧用電流供給回路と、
前記負電圧生成回路の出力をテストするときに、負電圧用制御信号に応じて、内部で発生した電流に対して定数倍の電流を生成して前記負電圧生成回路に供給する負電圧用電流供給回路と
を備えた請求項１に記載のテスト回路。
【請求項５】
前記装置の内部回路とテスト用ノード間に接続され、前記内部回路をテストするときにオンする入力スイッチと、
前記第１分圧回路のバッファの出力と前記テスト用ノード間に接続され、前記テスト用ノードに接続された他のスイッチがオンしていない状態で、前記テスト用ノードに前記正電圧専用のテスタを接続することにより前記高電圧生成回路の出力をテストするときに、第１制御信号に応じてオンする第１出力スイッチと、
前記第２分圧回路のバッファの出力と前記テスト用ノード間に接続され、前記テスト用ノードに接続された他のスイッチがオンしていない状態で、前記テスト用ノードに前記正電圧専用のテスタを接続することにより前記負電圧生成回路の出力をテストするときに、第２制御信号に応じてオンする第２出力スイッチと
を更に具備する請求項４に記載のテスト回路。
【請求項６】
前記第１分圧回路は、
その第１、２の抵抗素子が前記基準電圧生成回路と前記高電圧生成回路間に直列接続されている場合、その第１の抵抗素子と前記基準電圧生成回路間に接続され、前記高電圧生成回路の出力をテストするときに、前記第１制御信号に応じてオンする第１のスイッチと、
前記高電圧生成回路とその第２の抵抗素子間に接続され、前記高電圧生成回路の出力をテストするときに、前記第１制御信号に応じてオンする第２のスイッチと
を更に備え、
前記第２分圧回路は、
その第１抵抗素子と前記負電圧生成回路間に接続され、前記負電圧生成回路の出力をテストするときに、前記第２制御信号に応じてオンする第１のスイッチと、
その第２抵抗素子と前記基準電圧生成回路間に接続され、前記負電圧生成回路の出力をテストするときに、前記第２制御信号に応じてオンする第２のスイッチと
を更に備えた請求項３又は５に記載のテスト回路。
【請求項７】
前記第１、２分圧回路は同じ分圧回路であり、
前記高電圧生成回路と前記分圧回路の第１のスイッチ間に接続され、前記高電圧生成回路の出力をテストするときに、第１切り換え制御信号に応じてオンする第１切り換えスイッチと、
前記負電圧生成回路と前記分圧回路の第１のスイッチ間に接続され、前記負電圧生成回路の出力をテストするときに、第２切り換え制御信号に応じてオンする第２切り換えスイッチと
を更に具備する請求項１に記載のテスト回路。
【請求項８】
前記高電圧生成回路又は前記負電圧生成回路の出力をテストするときに、供給される電流と同じ電流を前記高電圧生成回路又は前記負電圧生成回路に供給する電流供給回路
を更に具備する請求項７に記載のテスト回路。
【請求項９】
前記装置の内部回路と第１、２テスト用ノード間に接続され、前記内部回路をテストするときにオンする第１、２入力スイッチと、
前記分圧回路のバッファの出力と前記第１テスト用ノード間に接続され、前記第１テスト用ノードに接続された他のスイッチがオンしていない状態で、前記第１テスト用ノードに前記正電圧専用のテスタを接続することにより前記高電圧生成回路又は前記負電圧生成回路の出力をテストするときに、第１制御信号に応じてオンする第１出力スイッチと、
前記電流供給回路と前記第２テスト用ノード間に接続され、前記第１テスト用ノードに前記正電圧専用のテスタを接続することにより前記負電圧生成回路の出力をテストする場合、前記第２テスト用ノードに接続された他のスイッチがオンしていない状態で、前記第２テスト用ノードから前記電流供給回路を介して前記高電圧生成回路又は前記負電圧生成回路に電流を供給するときに、第２制御信号に応じてオンする第２出力スイッチと
を更に具備する請求項８に記載のテスト回路。
【請求項１０】
内部で電流を発生する電流供給回路
を更に具備し、
前記電流供給回路は、
前記高電圧生成回路の出力をテストするときに、高電圧用制御信号に応じて、内部で発生した電流に対して定数倍の電流を生成して前記高電圧生成回路に供給する高電圧用電流供給回路と、
前記負電圧生成回路の出力をテストするときに、負電圧用制御信号に応じて、内部で発生した電流に対して定数倍の電流を生成して前記負電圧生成回路に供給する負電圧用電流供給回路と
を備えた請求項７に記載のテスト回路。
【請求項１１】
前記装置の内部回路とテスト用ノード間に接続され、前記内部回路をテストするときにオンする入力スイッチと、
前記分圧回路のバッファの出力と前記テスト用ノード間に接続され、前記テスト用ノードに接続された他のスイッチがオンしていない状態で、前記テスト用ノードに前記正電圧専用のテスタを接続することにより前記高電圧生成回路の出力をテストするときに、第１制御信号に応じてオンする第１出力スイッチ
を更に具備する請求項１０に記載のテスト回路。
【請求項１２】
前記分圧回路は、
その第１の抵抗素子と第１、２切り換えスイッチ間に接続され、前記高電圧生成回路又は前記負電圧生成回路の出力をテストするときに、前記第１制御信号に応じてオンする第１のスイッチと、
第１、２切り換えスイッチとその第２の抵抗素子間に接続され、前記高電圧生成回路又は前記負電圧生成回路の出力をテストするときに、前記第１制御信号に応じてオンする第２のスイッチと
を更に備えた請求項９又は１１に記載のテスト回路。
【請求項１３】
前記電流供給回路は、
電流が供給されるノードと接地間に接続され、そのゲートに前記ノードが接続された第１のＮ型トランジスタと、
電源と接地間に接続され、そのゲートに前記ノードが接続された第２のＮ型トランジスタと、
前記電源と前記第２のＮ型トランジスタ間に接続され、そのゲートに前記第２のＮ型トランジスタが接続された第１のＰ型トランジスタと、
前記電源と前記負電圧生成回路間に接続され、そのゲートに前記第２のＮ型トランジスタが接続され、前記第１のＰ型トランジスタと共にカレントミラー回路を構成する第２のＰ型トランジスタと
を備えた請求項２に記載のテスト回路。
【請求項１４】
前記電流供給回路は、
電流が供給されるノードと接地間に接続され、そのゲートに前記ノードが接続された第１のＮ型トランジスタと、
電源と接地間に接続され、そのゲートに前記第２出力スイッチが接続された第２のＮ型トランジスタと、
前記電源と前記第２のＮ型トランジスタ間に接続され、そのゲートに前記第２のＮ型トランジスタが接続された第１のＰ型トランジスタと、
前記電源と前記負電圧生成回路間に接続され、そのゲートに前記第２のＮ型トランジスタが接続され、前記第１のＰ型トランジスタと共にカレントミラー回路を構成する第２のＰ型トランジスタと、
前記高電圧生成回路と接地間に接続され、そのゲートに前記第１のＮ型トランジスタが接続された第３のＮ型トランジスタと
を備えた請求項８に記載のテスト回路。
【請求項１５】
前記電流供給回路は、
電源に接続され、電流を発生する電流源と、
前記電流源と接地間に接続され、そのゲートに前記電流源が接続された第１のＮ型トランジスタと、
前記電源と接地間に接続され、そのゲートに前記電流源が接続された第２のＮ型トランジスタと、
前記電源と前記第２のＮ型トランジスタ間に接続され、そのゲートに前記第２のＮ型トランジスタが接続された第１のＰ型トランジスタと
を更に備え、
前記高電圧用電流供給回路は、
前記高電圧生成回路と接地間に接続され、そのゲートに前記電流源が接続された１段目からｍ段目（ｍは２以上の整数）までのｍ段の高電圧用Ｎ型トランジスタと、
前記ｍ段のＮ型トランジスタと接地間にそれぞれ接続され、前記高電圧用制御信号に応じてオンする１段目からｍ段目までのｍ段の高電圧用スイッチと
を備え、
前記ｍ段の高電圧用スイッチのうちの、１段目からｉ段目（ｉは、１≦ｉ≦ｍを満たす整数）までのｉ段の高電圧用スイッチに前記高電圧用制御信号が供給された場合、前記電流源からの電流に対してｉ倍の電流を前記高電圧生成回路に供給し、
前記負電圧用電流供給回路は、
前記電源と前記負電圧生成回路間に接続され、そのゲートに前記第２のＮ型トランジスタが接続された１段目からｎ段目（ｎは２以上の整数）までのｎ段の負電圧用Ｐ型トランジスタと、
前記電源と前記ｎ段のＰ型トランジスタ間にそれぞれ接続され、前記負電圧用制御信号に応じてオンする１段目からｎ段目までのｎ段の負電圧用スイッチと
を備え、
前記ｎ段の負電圧用スイッチのうちの、１段目からｊ段目（ｊは、１≦ｊ≦ｎを満たす整数）までのｊ段の負電圧用スイッチに前記負電圧用制御信号が供給された場合、前記電流源からの電流に対してｊ倍の電流を前記負電圧生成回路に供給する
請求項４又は１０に記載のテスト回路。
【請求項１６】
正電圧である基準電圧を生成する基準電圧生成回路と、前記基準電圧を昇圧して高電圧を生成する高電圧生成回路と、前記基準電圧を昇圧して負極性の高電圧である負電圧を生成する負電圧生成回路とを備えた装置
前記装置に搭載又は接続され、請求項１〜１５のいずれかに記載のテスト回路と
を具備する電子機器。
【請求項１】
正電圧である基準電圧を生成する基準電圧生成回路と、前記基準電圧を昇圧して高電圧を生成する高電圧生成回路と、前記基準電圧を昇圧して負極性の高電圧である負電圧を生成する負電圧生成回路とを具備する装置に搭載又は接続されたテスト回路であって、
接地又は前記基準電圧生成回路と前記高電圧生成回路間に直列接続され、接地電圧又は前記基準電圧と前記高電圧間の電圧を分圧して、正電圧専用のテスタにより測定可能な第１正電圧を生成する第１、２の抵抗素子と、前記第１正電圧を出力するバッファとを備えた第１分圧回路と、
前記負電圧生成回路と前記基準電圧生成回路間に直列接続され、前記負電圧と前記基準電圧間の電圧を分圧して、前記正電圧専用のテスタにより測定可能な第２正電圧を生成する第１、２の抵抗素子と、前記第２正電圧を出力するバッファとを備えた第２分圧回路と
を具備するテスト回路。
【請求項２】
前記負電圧生成回路の出力をテストするときに、供給される電流と同じ電流を前記負電圧生成回路に供給する電流供給回路
を更に具備する請求項１に記載のテスト回路。
【請求項３】
前記装置の内部回路と第１、２テスト用ノード間に接続され、前記内部回路をテストするときにオンする第１、２入力スイッチと、
前記第１分圧回路のバッファの出力と前記第１テスト用ノード間に接続され、前記第１テスト用ノードに接続された他のスイッチがオンしていない状態で、前記第１テスト用ノードに前記正電圧専用のテスタを接続することにより前記高電圧生成回路の出力をテストするときに、第１制御信号に応じてオンする第１出力スイッチと、
前記第２分圧回路のバッファの出力と前記第１テスト用ノード間に接続され、前記第１テスト用ノードに接続された他のスイッチがオンしていない状態で、前記第１テスト用ノードに前記正電圧専用のテスタを接続することにより前記負電圧生成回路の出力をテストするときに、第２制御信号に応じてオンする第２出力スイッチと、
前記電流供給回路と前記第２テスト用ノード間に接続され、前記第１テスト用ノードに前記正電圧専用のテスタを接続することにより前記負電圧生成回路の出力をテストする場合、前記第２テスト用ノードに接続された他のスイッチがオンしていない状態で、前記第２テスト用ノードから前記電流供給回路を介して前記負電圧生成回路に電流を供給するときに、第３制御信号に応じてオンする第３出力スイッチと
を更に具備する請求項２に記載のテスト回路。
【請求項４】
内部で電流を発生する電流供給回路
を更に具備し、
前記電流供給回路は、
前記高電圧生成回路の出力をテストするときに、高電圧用制御信号に応じて、内部で発生した電流に対して定数倍の電流を生成して前記高電圧生成回路に供給する高電圧用電流供給回路と、
前記負電圧生成回路の出力をテストするときに、負電圧用制御信号に応じて、内部で発生した電流に対して定数倍の電流を生成して前記負電圧生成回路に供給する負電圧用電流供給回路と
を備えた請求項１に記載のテスト回路。
【請求項５】
前記装置の内部回路とテスト用ノード間に接続され、前記内部回路をテストするときにオンする入力スイッチと、
前記第１分圧回路のバッファの出力と前記テスト用ノード間に接続され、前記テスト用ノードに接続された他のスイッチがオンしていない状態で、前記テスト用ノードに前記正電圧専用のテスタを接続することにより前記高電圧生成回路の出力をテストするときに、第１制御信号に応じてオンする第１出力スイッチと、
前記第２分圧回路のバッファの出力と前記テスト用ノード間に接続され、前記テスト用ノードに接続された他のスイッチがオンしていない状態で、前記テスト用ノードに前記正電圧専用のテスタを接続することにより前記負電圧生成回路の出力をテストするときに、第２制御信号に応じてオンする第２出力スイッチと
を更に具備する請求項４に記載のテスト回路。
【請求項６】
前記第１分圧回路は、
その第１、２の抵抗素子が前記基準電圧生成回路と前記高電圧生成回路間に直列接続されている場合、その第１の抵抗素子と前記基準電圧生成回路間に接続され、前記高電圧生成回路の出力をテストするときに、前記第１制御信号に応じてオンする第１のスイッチと、
前記高電圧生成回路とその第２の抵抗素子間に接続され、前記高電圧生成回路の出力をテストするときに、前記第１制御信号に応じてオンする第２のスイッチと
を更に備え、
前記第２分圧回路は、
その第１抵抗素子と前記負電圧生成回路間に接続され、前記負電圧生成回路の出力をテストするときに、前記第２制御信号に応じてオンする第１のスイッチと、
その第２抵抗素子と前記基準電圧生成回路間に接続され、前記負電圧生成回路の出力をテストするときに、前記第２制御信号に応じてオンする第２のスイッチと
を更に備えた請求項３又は５に記載のテスト回路。
【請求項７】
前記第１、２分圧回路は同じ分圧回路であり、
前記高電圧生成回路と前記分圧回路の第１のスイッチ間に接続され、前記高電圧生成回路の出力をテストするときに、第１切り換え制御信号に応じてオンする第１切り換えスイッチと、
前記負電圧生成回路と前記分圧回路の第１のスイッチ間に接続され、前記負電圧生成回路の出力をテストするときに、第２切り換え制御信号に応じてオンする第２切り換えスイッチと
を更に具備する請求項１に記載のテスト回路。
【請求項８】
前記高電圧生成回路又は前記負電圧生成回路の出力をテストするときに、供給される電流と同じ電流を前記高電圧生成回路又は前記負電圧生成回路に供給する電流供給回路
を更に具備する請求項７に記載のテスト回路。
【請求項９】
前記装置の内部回路と第１、２テスト用ノード間に接続され、前記内部回路をテストするときにオンする第１、２入力スイッチと、
前記分圧回路のバッファの出力と前記第１テスト用ノード間に接続され、前記第１テスト用ノードに接続された他のスイッチがオンしていない状態で、前記第１テスト用ノードに前記正電圧専用のテスタを接続することにより前記高電圧生成回路又は前記負電圧生成回路の出力をテストするときに、第１制御信号に応じてオンする第１出力スイッチと、
前記電流供給回路と前記第２テスト用ノード間に接続され、前記第１テスト用ノードに前記正電圧専用のテスタを接続することにより前記負電圧生成回路の出力をテストする場合、前記第２テスト用ノードに接続された他のスイッチがオンしていない状態で、前記第２テスト用ノードから前記電流供給回路を介して前記高電圧生成回路又は前記負電圧生成回路に電流を供給するときに、第２制御信号に応じてオンする第２出力スイッチと
を更に具備する請求項８に記載のテスト回路。
【請求項１０】
内部で電流を発生する電流供給回路
を更に具備し、
前記電流供給回路は、
前記高電圧生成回路の出力をテストするときに、高電圧用制御信号に応じて、内部で発生した電流に対して定数倍の電流を生成して前記高電圧生成回路に供給する高電圧用電流供給回路と、
前記負電圧生成回路の出力をテストするときに、負電圧用制御信号に応じて、内部で発生した電流に対して定数倍の電流を生成して前記負電圧生成回路に供給する負電圧用電流供給回路と
を備えた請求項７に記載のテスト回路。
【請求項１１】
前記装置の内部回路とテスト用ノード間に接続され、前記内部回路をテストするときにオンする入力スイッチと、
前記分圧回路のバッファの出力と前記テスト用ノード間に接続され、前記テスト用ノードに接続された他のスイッチがオンしていない状態で、前記テスト用ノードに前記正電圧専用のテスタを接続することにより前記高電圧生成回路の出力をテストするときに、第１制御信号に応じてオンする第１出力スイッチ
を更に具備する請求項１０に記載のテスト回路。
【請求項１２】
前記分圧回路は、
その第１の抵抗素子と第１、２切り換えスイッチ間に接続され、前記高電圧生成回路又は前記負電圧生成回路の出力をテストするときに、前記第１制御信号に応じてオンする第１のスイッチと、
第１、２切り換えスイッチとその第２の抵抗素子間に接続され、前記高電圧生成回路又は前記負電圧生成回路の出力をテストするときに、前記第１制御信号に応じてオンする第２のスイッチと
を更に備えた請求項９又は１１に記載のテスト回路。
【請求項１３】
前記電流供給回路は、
電流が供給されるノードと接地間に接続され、そのゲートに前記ノードが接続された第１のＮ型トランジスタと、
電源と接地間に接続され、そのゲートに前記ノードが接続された第２のＮ型トランジスタと、
前記電源と前記第２のＮ型トランジスタ間に接続され、そのゲートに前記第２のＮ型トランジスタが接続された第１のＰ型トランジスタと、
前記電源と前記負電圧生成回路間に接続され、そのゲートに前記第２のＮ型トランジスタが接続され、前記第１のＰ型トランジスタと共にカレントミラー回路を構成する第２のＰ型トランジスタと
を備えた請求項２に記載のテスト回路。
【請求項１４】
前記電流供給回路は、
電流が供給されるノードと接地間に接続され、そのゲートに前記ノードが接続された第１のＮ型トランジスタと、
電源と接地間に接続され、そのゲートに前記第２出力スイッチが接続された第２のＮ型トランジスタと、
前記電源と前記第２のＮ型トランジスタ間に接続され、そのゲートに前記第２のＮ型トランジスタが接続された第１のＰ型トランジスタと、
前記電源と前記負電圧生成回路間に接続され、そのゲートに前記第２のＮ型トランジスタが接続され、前記第１のＰ型トランジスタと共にカレントミラー回路を構成する第２のＰ型トランジスタと、
前記高電圧生成回路と接地間に接続され、そのゲートに前記第１のＮ型トランジスタが接続された第３のＮ型トランジスタと
を備えた請求項８に記載のテスト回路。
【請求項１５】
前記電流供給回路は、
電源に接続され、電流を発生する電流源と、
前記電流源と接地間に接続され、そのゲートに前記電流源が接続された第１のＮ型トランジスタと、
前記電源と接地間に接続され、そのゲートに前記電流源が接続された第２のＮ型トランジスタと、
前記電源と前記第２のＮ型トランジスタ間に接続され、そのゲートに前記第２のＮ型トランジスタが接続された第１のＰ型トランジスタと
を更に備え、
前記高電圧用電流供給回路は、
前記高電圧生成回路と接地間に接続され、そのゲートに前記電流源が接続された１段目からｍ段目（ｍは２以上の整数）までのｍ段の高電圧用Ｎ型トランジスタと、
前記ｍ段のＮ型トランジスタと接地間にそれぞれ接続され、前記高電圧用制御信号に応じてオンする１段目からｍ段目までのｍ段の高電圧用スイッチと
を備え、
前記ｍ段の高電圧用スイッチのうちの、１段目からｉ段目（ｉは、１≦ｉ≦ｍを満たす整数）までのｉ段の高電圧用スイッチに前記高電圧用制御信号が供給された場合、前記電流源からの電流に対してｉ倍の電流を前記高電圧生成回路に供給し、
前記負電圧用電流供給回路は、
前記電源と前記負電圧生成回路間に接続され、そのゲートに前記第２のＮ型トランジスタが接続された１段目からｎ段目（ｎは２以上の整数）までのｎ段の負電圧用Ｐ型トランジスタと、
前記電源と前記ｎ段のＰ型トランジスタ間にそれぞれ接続され、前記負電圧用制御信号に応じてオンする１段目からｎ段目までのｎ段の負電圧用スイッチと
を備え、
前記ｎ段の負電圧用スイッチのうちの、１段目からｊ段目（ｊは、１≦ｊ≦ｎを満たす整数）までのｊ段の負電圧用スイッチに前記負電圧用制御信号が供給された場合、前記電流源からの電流に対してｊ倍の電流を前記負電圧生成回路に供給する
請求項４又は１０に記載のテスト回路。
【請求項１６】
正電圧である基準電圧を生成する基準電圧生成回路と、前記基準電圧を昇圧して高電圧を生成する高電圧生成回路と、前記基準電圧を昇圧して負極性の高電圧である負電圧を生成する負電圧生成回路とを備えた装置
前記装置に搭載又は接続され、請求項１〜１５のいずれかに記載のテスト回路と
を具備する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【公開番号】特開２０１１−１７９８４７（Ｐ２０１１−１７９８４７Ａ）
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願番号】特願２０１０−４１９１９（Ｐ２０１０−４１９１９）
【出願日】平成２２年２月２６日（２０１０．２．２６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
【公開日】平成２３年９月１５日（２０１１．９．１５）
【国際特許分類】
【出願日】平成２２年２月２６日（２０１０．２．２６）
【出願人】（３０２０６２９３１）ルネサスエレクトロニクス株式会社 (8,021)
【Ｆターム（参考）】
[ Back to top ]