【課題】複数の構成部品（ＡＳＩＣ）が搭載された基板の異常の有無を短時間に、簡略に検知するとともに、データバス等の異常箇所も検出できるようにする。
【解決手段】複数の構成部品を１つの単位とする部品ＡＳＩＣ１０が同一基板上に搭載された基板の異常を検出する異常箇所検出装置であって、前段の前記部品に設けられ、後段の部品に所定のパターンＴＰ０を出力する手段と、後段の前記部品に設けられ、前段から入力されるパターンＴＰＯと同一のパターンＴＰ１を生成するテストパターン生成モジュール７及び前記入力されたパターンＴＰ０と前記生成されたパターンＴＰ１とを比較するテストパターン比較モジュール８と、両者の比較結果に基づいて異常発生の有無を検出するＣＰＵ４と、を備えた。 （もっと読む）

【課題】バーンイン試験に要する全体的な時間を短縮する。
【解決手段】バーンインボードＢＩＢ上に、プログラマブルロジック装置１５０を設け、バーンイン試験の際には、このプログラマブルロジック装置１５０に、テストパターン信号と論理値を供給する。テストパターン信号は、プログラマブルロジック装置１５０から、さらに複数の被試験デバイスＤＵＴに供給され、被試験デバイスＤＵＴからの出力信号は、プログラマブルロジック装置１５０で論理値と比較され、その比較結果は、試験結果として、プログラマブルロジック装置１５０に格納される。このため、テスト制御装置１００から、高い周波数でテストパターン信号を供給することができ、また、テスト制御装置１００が被試験デバイスＤＵＴからの出力信号を直接読み込む必要が無くなる。 （もっと読む）

【課題】回路面積やコストの増加を抑制しつつ、被試験デバイスに安定的に電源供給可能な電源装置を提供する。
【解決手段】ＤＵＴ１に電源信号Ｓ２（Ｖｄｄ）を供給する試験装置用の電源装置１００が提供される。Ａ／Ｄコンバータ２２は、電源信号Ｓ２に応じたアナログ観測値Ｓ２’をアナログ／デジタル変換し、デジタル観測値Ｓ３を生成する。デジタル信号処理回路２４は、Ａ／Ｄコンバータ２２からのデジタル観測値Ｓ３が所定の基準値Ｒｅｆと一致するように調節される制御値Ｓ４をデジタル演算処理によって生成する。Ｄ／Ａコンバータ２６は、制御値Ｓ４をデジタル／アナログ変換し、ＤＵＴ１に電源信号Ｓ２として供給する。デジタル信号処理回路２４は、その信号処理の内容が変更可能に構成される。 （もっと読む）

【課題】簡易な構成により、検査対象装置のシリアルインターフェースの検査を容易化する。
【解決手段】検査装置１０は、第一ビット長のパラレル信号をシリアル信号に変換し、該シリアル信号を外部に出力するＤＵＴ（検査対象装置）２０を検査するものであって、ＤＵＴ２０は、検査の際、後述する排他的論理和の各値から成るパターンが、第二ビット長を有する所定パターンとなるように構成されている検査用データを、シリアル信号に変換するものであり、検査用データが変換されたシリアル信号をＤＵＴ２０から受信する信号受信部１１と、該受信したシリアル信号を、任意のビット位置から順次、第二ビット長のパラレル信号に変換するシリアルパラレル変換部１２と、整数個連続して変換された第二ビット長のパラレル信号のそれぞれにおける、同一ビット位置のビット値の排他的論理和を、全てのビット位置について算出する演算部１４とを備える。 （もっと読む）

【課題】高分解能のＴＤＣ回路の消費電力を低減することを目的とする。
【解決手段】本発明に係るＴＤＣは、入力信号を遅延する遅延素子１１を複数直列に接続するディレイラインと、ディレイラインの最後段の遅延素子の出力の反転信号を出力する反転素子１３と、基準クロック、又は反転素子の出力信号のいずれかをディレイラインの初段の遅延素子に提供するマルチプレクサ１５と、を有するリング発振器１０と、ディレイラインの遅延素子の接続ノード、又は初段の遅延素子の入力ノードに接続され、被測定信号の変化エッジが、遅延素子１１の出力する基準クロックを遅延した信号の変化エッジに対して進んでいるか遅れているかを判定する複数の判定回路１７と、判定回路１７の判定結果をエンコードするエンコーダ回路３１と、エンコーダ回路３１の出力から、被測定信号の変化エッジの基準クロックに対する位相を算出する演算回路３３と、を備える。 （もっと読む）

【課題】少ない回数の測定で被評価回路のビアの種別を適切に判別する。
【解決手段】本願に開示の技術は、一つの様態によれば、情報処理回路５のビア６に電圧を印加する測定装置１である。このような測定装置１は、電圧が印加されたビアに流れる電流の大きさを測定する。そして、測定装置１は、ビアに印加された電圧の強さと測定されたビアに流れる電流の大きさとの関係を用いて、電圧が印加されたビアの種別を判別する。 （もっと読む）

【課題】ＲＯＭに試験用プログラムを記憶させることができない場合にも初期動作の試験が可能な半導体装置の実現。
【解決手段】ＣＰＵコア11と、ＲＯＭ13と、ＲＡＭ14と、アドレス信号をデコードして、ＲＯＭまたはＲＡＭの選択信号を発生するＲＯＭ／ＲＡＭ選択アドレスデコーダ15と、スタンバイ制御回路19と、ＲＡＭ、ＲＯＭ／ＲＡＭ選択アドレスデコーダおよびスタンバイ制御回路の電源を、通常電源とバックアップ電源の間で切り替えるバックアップ電源切換機構と、を備え、スタンバイ制御回路は、スタンバイモードから通常動作状態に変化すると、ＣＰＵコアがＲＯＭの替わりにＲＡＭをアクセスするように、ＲＯＭ／ＲＡＭ選択アドレスデコーダを設定可能であり、ＣＰＵコアがＲＡＭに記憶された初期動作プログラムにしたがって起動動作を実行可能である。 （もっと読む）

【課題】複数のＩ／Ｏバッファ間における相対的な差を測定し、Ｉ／Ｏバッファの複数信号の相対的な差が許容範囲にあれば正常な半導体集積デバイスと判定し、いままでは不良のデバイスであると判定されていたものを救済する。
【解決手段】半導体集積デバイスにおいて、ドライバ、複数のレシーバ、インバータによって発振回路を構成し、この発振回路の出力をクロック入力とする２個以上のカウンタと、カウント値を比較するコンパレータの比較結果により半導体集積デバイスの良否を判定する。 （もっと読む）

【課題】従来のマルチサイト・テストやコンカレント・テストにおける各種の問題点の少なくとも一部を解決し、テスト時間の短縮を図ること等ができる、テスト装置、テストシステム、及びテスト方法を提供すること。
【解決手段】第１ＩＰコア４と第２ＩＰコア５を集積して構成された第１半導体デバイス１と、第１ＩＰコア４と第２ＩＰコア５を集積して構成された第２半導体デバイス２とを、同時にテストするためのテスト装置２０であって、ワークステーション２１と、第１ＩＰコア４をテストするための第１テスト回路２２と、第１半導体デバイス１に電力を供給する第１電源回路２３と、第２ＩＰコア５をテストするための第２テスト回路２４と、第２半導体デバイス２に電力を供給する第２電源回路２５とを備える。 （もっと読む）

【課題】試験装置の回路規模を低減する。
【解決手段】被試験デバイスを試験する試験装置であって、それぞれが被試験デバイスと信号を受け渡す複数のチャネルと、複数のチャネルに対応する複数の信号を処理する信号処理回路とを備え、信号処理回路は、複数の信号を、予め定められたチャネルの順番で時分割に選択する入力セレクタと、入力セレクタが選択した信号に応じた信号を出力する処理部と、複数のチャネルに対応して設けられ、それぞれ信号を格納する複数の保持部と、処理部が出力するそれぞれの信号を、複数の保持部のうち、予め定められたチャネルの順番に応じた保持部に格納する出力セレクタとを有する試験装置を提供する。 （もっと読む）

【課題】電源供給及びフィードバックを適切に行う試験装置を提供する。
【解決手段】ＤＵＴ（被試験デバイス）を搭載し、ＤＵＴの端子に接続されるフォース入力端子を有するＤＵＴボードに接続されて、ＤＵＴを試験する試験装置であって、ＤＵＴに印加する電圧を出力するフォース出力端子およびＤＵＴに印加された電圧をセンスするセンス入力端子を有する電源部と、フォース入力端子をフォース出力端子に接続すると共に、ＤＵＴボードがＤＵＴの端子に印加された電圧をフィードバックする場合にはフィードバックされた電圧をセンス入力端子へと供給し、ＤＵＴボードがＤＵＴの端子に印加された電圧をフィードバックしない場合にはフォース出力端子およびフォース入力端子の間の電圧をセンス入力端子へと供給する接続部と、を備える試験装置を提供する。 （もっと読む）

【課題】ユーザの使い勝手を向上することが可能な半導体試験装置を実現する。
【解決手段】異なる速度の低速レート信号と高速レート信号を用いて被試験対象デバイスの試験を行う半導体試験装置において、高速レート信号のレート長が設定されるレート長設定レジスタと、パターンプログラムに設定されている高速レート番号の組み合わせを抽出し、この組み合わせの中の１つの高速レート番号を調整レート番号に置き換え、低速レート信号のレート長の時間分解能に基づいて調整レート番号のレート長を算出して調整レート番号のレート長設定レジスタに設定する演算制御部とを備える。 （もっと読む）

【課題】プログラマブル回路の構成を効率よくプログラムできる試験装置を提供する。
【解決手段】 被試験デバイスを試験する試験装置であって、プログラマブル回路を搭載し、プログラマブル回路の動作により被試験デバイスを試験する試験ボードと、プログラマブル回路の回路構成をプログラムするためのコンフィギュレーションデータを記憶するコンフィギュレーションメモリを搭載する制御ボードと、を備える試験装置を提供する。プログラマブル回路は、制御ボードのコンフィギュレーションメモリから読み出されたコンフィギュレーションデータに応じて内部の回路を構成してよい。 （もっと読む）

【課題】複数の入出力ピンを一度の診断で診断するための試験装置及び試験方法を提供する。
【解決手段】被試験デバイスと信号を受け渡す複数の入出力部と、複数の入出力部におけるそれぞれの入出力部の動作を診断する場合に被試験デバイスに代えて複数の入出力部に接続され、それぞれの入出力部の出力値を入出力部と対応付けて記憶する診断用メモリと、それぞれの入出力部に、診断用メモリから対応する出力値を読み出させ、それぞれの入出力部が読み出した出力値に基づいて、それぞれの出力値に対応する入出力部を診断する診断部とを備える被試験デバイスを試験する試験装置。 （もっと読む）

【課題】試験に関係する各部の設定にかかる時間を短縮することが可能な半導体試験装置を実現する。
【解決手段】被試験対象デバイスの試験を行う半導体試験装置において、レート長の調整対象となるコピー元の高速レート番号と、レート長の調整でコピー元の高速レート番号の代わりに試験で使用されるコピー先の調整レート番号とが指定され、コピーの開始を指示するエッジコピー開始トリガ信号を出力する制御レジスタと、エッジコピー開始トリガ信号に応じて、制御レジスタで指定されたコピー元となる高速レート番号に対応するエッジ設定レジスタの設定値を読み出し、制御レジスタで指定されたコピー先となる調整レート番号に対応するエッジ設定レジスタに設定値を書き込むエッジコピー部と、エッジコピー部からのアクセスとエッジコピー部以外からのアクセスとのバス権の調停を行うバス調停部とを備える。 （もっと読む）

【課題】電圧印加電流測定時において、測定手法を変更することなく、従来の測定に加えて、１つのＤＣモジュールでの連続的な電流波形も測定することが可能な半導体試験装置を実現する。
【解決手段】被試験対象デバイスに電源電圧を供給すると共に被試験対象デバイスに流れる電流に応じた変換信号を出力するＤＣモジュールを複数有し、各ＤＣモジュールからの変換信号をマルチプレクサを切り替えて選択し、選択した変換信号をＡ／Ｄ変換器に与え、このＡ／Ｄ変換器を用いて電流を測定する半導体試験装置において、複数のＤＣモジュールからの変換信号がそれぞれ入力され、複数のＤＣモジュールのうちいずれか１つのＤＣモジュールからの変換信号を全ての出力端子に分配して出力する接続状態、または、複数のＤＣモジュールからのそれぞれの変換信号を各出力端子からそれぞれ出力する接続状態をとるスイッチ部を備える。 （もっと読む）

【課題】リレーとＤＵＴとの間の伝送経路による波形劣化を反映したストローブ信号のタイミング調整を行うことを目的とする。
【解決手段】ドライバ部とコンパレータ部とを設けたユニット２を有する半導体試験装置１であって、ユニット２は、コンパレータ部の判定タイミングを規定するストローブ信号を遅延させて判定タイミングを調整するストローブ信号遅延回路１７と、判定タイミングの調整を行うときに、ドライバ部とＤＵＴ３との間の接続をオフにするリレー部１４と、リレー部１４とＤＵＴ３との間の伝送経路の波形劣化に基づくタイミングのずれを補正するための補正データを記憶する補正データ記憶部２１と、ドライバ部の駆動タイミングを規定するタイミング信号またはストローブ信号を発生するときに、補正データの分を遅延させて発生させるタイミング発生器１１と、を備えている。 （もっと読む）

【課題】複数の試験モジュールに対して効率的に制御命令を送信する。
【解決手段】複数の被試験デバイスを試験する試験装置であって、前記複数の被試験デバイスを試験する複数の試験部と、前記複数の試験部のそれぞれの有効化または無効化を選択する選択コマンドと、有効化された試験部を制御するための制御コマンドとを、ブロードキャストする試験制御部と、それぞれが前記複数の試験部のうち少なくとも１つの試験部を制御し、前記試験制御部からブロードキャストされた制御コマンドに対応する処理を、有効化された前記試験部に対して行う複数のサイト制御部と、を備える試験装置を提供する。 （もっと読む）

【課題】複数の半導体装置への電源電圧の印加を行うとともに、半導体装置の電源電流の測定を独立して行う。
【解決手段】試験装置は、複数の電源端子を有する半導体装置に電源電圧を印加する電源ユニットと前記半導体装置とを接続する複数の電圧線と、前記半導体装置の電源電流を測定する電流測定ユニットと前記半導体装置とを接続する複数の電流線と、前記電圧線を導通状態又は非導通状態にする第１リレー回路と、前記電流線を導通状態又は非導通状態にする第２リレー回路と、を備え、前記電圧線は分岐して、複数の前記半導体装置の前記電源端子に接続され、前記電流線は分岐して、前記半導体装置の複数の前記電源端子に接続される。 （もっと読む）

【課題】本発明は、内部に小規模の回路を追加し、この回路を利用して、自身が備えるＤＡＣのリニアリティエラーを測定することのできるＡＤ変換回路を実現することを目的とする。
【解決手段】本発明は、外部から入力したアナログ信号から、自身のレジスタのデジタルコードに応じたアナログ信号を出力するＤＡコンバータの出力を、減算して出力する減算器と、この減算器の出力値の正負に応じて、それぞれ１または０のデータを出力するコンパレータと、このコンパレータの出力に応じて、デジタルコードを前記ＤＡコンバータへ出力するとともに、前記デジタルコードを外部に出力する逐次比較レジスタロジック部と、を備えたＡＤ変換回路において、前記減算器の出力を積分し前記コンパレータに出力する積分器と、前記コンパレータの出力に基づいて前記ＤＡコンバータの微分非直線誤差を検出するとともに、前記ＤＡコンバータにデジタルコードを出力するＤＮＬ測定部と、を備えたことを特徴とする。 （もっと読む）