【課題】半導体集積回路装置の電気的テストにおいて、テストヘッド内の電源からプローブ等に至る比較的長い経路を介して供給される電源電圧の変動を防止するために、通常、テストボード上等に、電界コンデンサ等の大容量のバイパスコンデンサを設置している。しかし、大容量のバイパスコンデンサで吸収できる変動は、せいぜい数十ナノ秒程度の比較的短時間の変動のみであり、１００ナノ秒を超えるような比較的長時間の変動には対応できない。
【解決手段】本願発明は、半導体集積回路装置の製造工程中において、半導体集積回路装置の電気的テストを実行するに当たり、電源電圧をテストボード上に設けられた電池から供給するものである。 （もっと読む）

【課題】試験時間に大きな影響を与えることなく、校正により半導体試験の精度を向上させる。
【解決手段】試験対象の半導体デバイスにテスト信号を出力するための切替可能な複数の経路と、経路の切替を指示する設定命令ブロックとテスト信号出力を指示する信号出力命令ブロックとを含んだテストユニットを１または複数個備えたテストプログラムを実行する制御部と、テストプログラムのテストユニット実行中において、設定命令ブロックの実行後、信号出力命令ブロックの実行前に、設定命令ブロックで設定された経路における校正データを取得し、取得した校正データを用いて、信号出力命令ブロックに基づいて出力されるテスト信号の補正を行なう校正処理部とを備えた半導体試験装置。 （もっと読む）

【課題】エッジの位相を固定して、信号のデューティ比を変更する。
【解決手段】指定されたデューティ比の出力信号を出力する信号発生装置であって、入力信号と出力信号との位相差を検出する位相検出器と、位相検出器により検出された位相差をフィルタリングして、発振器に供給するループフィルタと、位相差に応じた周波数の発振信号を出力する発振器と、指定値に応じて発振信号のデューティ比を変更して出力信号として出力するとともに位相検出器に供給するデューティ変更部と、を備える信号発生装置を提供する。 （もっと読む）

【課題】半導体リレーを多段の階層構造としている場合に、正確なタイミング校正を行うことを目的とする。
【解決手段】本発明の半導体試験装置２は、ＤＵＴ１の試験を行うための信号を出力する複数のドライバ１０と、ドライバ１０の出力側に接続した出力抵抗１２と、ドライバ１０のタイミングを校正するために設けた基準コンパレータ６と、２以上のドライバ１０から１つのドライバ１０を選択する校正リレー３０を１つのリレー群として多段の階層構造としたドライバ選択部５と、リレー群の中で１つの校正リレー３０のみをオンにし、他の校正リレー３０をオフに制御するリレー制御部３１と、を備えている。 （もっと読む）

【課題】ＬＳＩ等の不具合発生時の原因追求を容易化する。
【解決手段】ＬＳＩ内又はＬＳＩの近傍にモニタリング装置１００を配置し、モニタリング装置１００内で、周波数カウンタ２０が、一定時間でのリングオシレータ１０の発振周波数を計測し、計測した発振周波数を示す発振周波数情報を生成し、時刻カウンタ３０が、周波数カウンタ２０により発振周波数が計測された時刻を示す時刻情報を生成し、出力制御部８０が、発振周波数情報と時刻情報とを対応付けて記憶装置９０に出力し、記憶装置９０が、発振周波数情報と時刻情報をログとして記憶する。これにより、ＬＳＩが起動してから不具合発生までの間の発振周波数の推移を観測することで遅延の相対的な変化を確認することができ、ＬＳＩの個体差を気にする必要がなく、不具合発生時の原因追求を容易化できる。 （もっと読む）

【課題】プリント基板を破壊することなく、故障発生前にプリント基板またはプリント基板上の回路（検査部位）の修理もしくは交換を容易にできる劣化検査装置を提供する。
【解決手段】プリント基板劣化検査装置は、パルス波を出力するパルス発生器５１と、プローブ３２と、オシロスコープ５３と、コンピュータ６０とを備える。プローブ３２は、検査部位と接続されたプリント基板上の配線パターンにパルス波を印加するために用いられる。オシロスコープ５３は、パルス波がプリント基板から反射された反射波を、プローブ３２を介して測定する。コンピュータ６０は、プリント基板または検査部位に対して測定された反射波と比較のための参照用波形に基づいて、プリント基板あるいは検査部位の劣化を判定する。 （もっと読む）

【課題】接点同士が凝着しないように剛性をもたせたアクチュエータ
【解決手段】第１接点が設けられた接点部と、第２接点を移動させて第１接点と接触または離間させるアクチュエータと、を備え、アクチュエータは、積層された第１圧電膜および第２圧電膜と、第１圧電膜における第２圧電膜とは反対の面側に設けられた第１絶縁層と、第２圧電膜における第１圧電膜とは反対の面側に設けられた第２絶縁層と、を有するスイッチ装置を提供する。 （もっと読む）

【課題】光信号に効率的で簡単な構成でジッタを印加する。
【解決手段】ジッタを有する光パルスパターン信号を出力する光信号出力装置であって、周波数制御信号に応じた光周波数の光信号を出力する光源部と、光源部が出力した光信号を、指定されたパルスパターンに応じて変調する光変調部と、光変調部を通過した光信号を光周波数に応じて遅延させて、光信号にジッタを印加する光ジッタ発生部と、を備える光信号出力装置を提供する。 （もっと読む）

【課題】差画像解析を用いた半導体装置の不良解析を短時間で、効率よく高精度に行う。
【解決手段】良品、および不良品サンプルの半導体装置にテストパターンの掃引を開始して顕微鏡により発光画像を取得する。取得した発光画像を囲う反応ボックスを設定してレイアウト座標系の位置データに変換し、良品サンプルの反応ボックスと不良品サンプルの反応ボックスとが重なっている面積を計算する。重なっている面積がしきい値より少ない反応ボックスを差分ボックスと判定し、その差分ボックスを発光解析コントローラに表示する。 （もっと読む）

【課題】 被検体内の異なるデバイスを同時に検査可能な半導体パッケージの検査方法を提供する。
【解決手段】 テストプロセッサ１１２が第１制御信号および第２制御信号をそれぞれテスタ１１０内の第１パターン発生部１１４およびテストヘッド１２０内の第１パターン発生部１２４に伝送する（ＳＴ１５０）。第１パターン発生部１１４が第１パターンを第１半導体チップＤに入力し（ＳＴ１５２）、第１判定部１１６が第１半導体チップＤの不良可否を判断する（ＳＴ１５４）。一方、第２パターン発生部１２４が第２パターンを第２半導体チップＦに入力し（ＳＴ１６２）、第２判定部１２６が第２半導体チップＦの不良可否を判断する（ＳＴ１６４）。これにより、異なる第１半導体チップと第２半導体チップとを同時に検査できるようになり、異なる半導体チップを有する半導体パッケージを検査する時間を大幅に短縮することができる。 （もっと読む）

【課題】誘導負荷部に蓄積されたエネルギーが放出されたかを検出する。
【解決手段】被試験デバイスを試験する試験装置であって、被試験デバイスに供給する電源電圧を発生する電源部と、電源部と被試験デバイスとの間の経路上に設けられた誘導負荷部と、誘導負荷部を少なくとも含む基板を収容する収容部と、基板における予め定められた箇所の電圧が設定電圧よりも大きい場合、収容部内の基板にオペレータをアクセスさせるための開閉部のロック状態を維持するロック維持部と、を備える試験装置を提供する。 （もっと読む）

【課題】ポジティブエッジの波形、ネガティブエッジの波形の少なくとも一方を調節可能なドライバ回路を提供する。
【解決手段】分岐回路１０は、送信すべき入力信号Ｓ_ＩＮを複数の経路１２に分岐する。各タイミング調節回路２０は、それぞれが対応する経路に分岐された送信すべき信号Ｓａのポジティブエッジおよびネガティブエッジの少なくとも一方に遅延を与える。合成出力回路３０は、複数のタイミング調節回路２０の出力信号Ｓｂを合成し、合成された信号Ｓ_ＯＵＴを伝送線路３に出力する。 （もっと読む）

【課題】波形に影響を与えることなく、波形出力停止時から波形出力開始前までの間に安定的な値を出力することを目的とする。
【解決手段】本発明の波形発生装置は、波形を発生する波形発生装置であって、波形の複数のデータをパラレルに出力する波形制御部１３と、波形制御部１３が出力する複数のデータを入力して順番に出力する波形制御部１３よりも高速に動作する波形出力制御部１５と、波形の出力を停止する波形停止信号に基づいて、波形制御部１３から並列的に出力される全てのデータの各値を１つの値に固定して波形出力制御部１５に出力する波形停止制御部１４と、を備えていることを特徴としている。 （もっと読む）

【課題】 パターンメモリにおいて記憶容量の無駄を廃すると共に、ハードウェアによって高速にエラー検出をすることが可能な半導体試験装置を提供する。
【解決手段】 本発明の代表的な構成は、所定のパターンデータを実行して被試験デバイス１３８の電気的試験を行う半導体試験装置１１０において、パターンデータ１４２ａ、１４２ｂ、１４２ｃのロード時にチェックサム計算を行うチェックサム生成器１２２と、このパターンデータ１４２ａ、１４２ｂ、１４２ｃの実行時にチェックサム計算を行うチェックサム生成器１２６と、パターンデータ１４２ａ、１４２ｂ、１４２ｃのロード時のチェックサム値１４４ａ、１４４ｂ、１４４ｃとパターンデータ１４２ａ、１４２ｂ、１４２ｃの実行時のチェックサム値１４６ａ、１４６ｂ、１４６ｃとを比較するチェックサム比較器１３４と、を有することを特徴とする。 （もっと読む）

【課題】半導体試験装置に備えられるモジュールの制御手順の設定をできる限り少なくすることを目的とする。
【解決手段】本発明は、ＤＵＴ２の試験を行うために複数のピンモジュール３や電源モジュール５のモジュールを設けた半導体試験装置１であって、各モジュールの制御を行う手順のうち最後のタイミングで制御するモジュール以外のモジュールの手順を設定した設定情報に対して、設定情報に設定していないモジュールを最後のタイミングで制御する手順として追加したシーケンス情報を生成するシーケンス情報生成部１４と、シーケンス情報生成部１４が生成した前記シーケンス情報の手順に基づいて、前記モジュールの制御を行うモジュール制御部１５と、を備えている。 （もっと読む）

【課題】電源電圧の変動を抑制する。
【解決手段】電源補償回路２０は、スイッチ素子ＳＷ１、ＳＷ２のオン、オフに応じて補償パルス電流Ｉ_ＳＲＣ、Ｉ_ＳＩＮＫを生成する。パターン発生器ＰＧは、ドライバＤＲ_１〜ＤＲ_４が出力すべき試験信号Ｓ_ＴＥＳＴを記述するテストパターンＳ_ＰＴＮ１〜Ｓ_ＰＴＮ４と、ドライバＤＲ_５、ＤＲ_６が出力すべき制御信号Ｓ_ＣＮＴｂ、Ｓ_ＣＮＴａを記述する制御パターンＳ_{ＰＴＮ＿ＣＭＰｂ}、Ｓ_{ＰＴＮ＿ＣＭＰａ}を生成する。電流調節部３０は、温度に応じて補償パルス電流Ｉ_ＳＲＣ、Ｉ_ＳＩＮＫを調節する。 （もっと読む）

【課題】安定した電源電圧を供給する。
【解決手段】メイン電源１０は、ＤＵＴ１の電源端子Ｐ１に電力を供給する。電源補償回路２０は、メイン電源１０からＤＵＴ１に流れる電源電流Ｉ_ＤＤから、補償電流Ｉ_ＣＭＰ’をＤＵＴ１とは別経路に引きこむ。補償電流Ｉ_ＣＭＰ’は、それとＤＵＴ１の電源端子Ｐ１に流れ込む動作電流Ｉ_ＯＰとの和が実質的に一定となるように生成される。電源補償回路２０は、試験状態においてＤＵＴ１と熱的に結合されるように配置される。 （もっと読む）

【課題】簡略なハードウェア制御によってホールド解除時の高速側パターンデータと低速側パターンデータのタイミングを揃えることが可能な半導体試験装置を提供する。
【解決手段】ホールド状態となるコマンドを含むテストプログラムを相対的に高速なレート信号に則って実行してパターンデータを生成する高速ブロック１２０と、ホールド状態となるコマンドを含むテストプログラムを相対的に低速なレート信号に則って実行してパターンデータを生成する低速ブロック１３０と、ホールド状態を解除する信号を低速ブロック１３０のみに送信するテスタコントローラ１１２と、低速ブロック１３０にホールド状態を解除する信号が伝達されたタイミングから、所定のタイミングを遅延させて、高速ブロックにホールド状態を解除する信号を伝達するホールド制御回路１４０を備えたことを特徴とする。 （もっと読む）

【課題】 ダイシング後のウエハの半導体チップ各々を電気的特性の測定のために適切に位置調整することができる特性測定システム及びチップ特性測定方法を提供する。
【解決手段】 表面にダイシングテープが貼り付けられたウエハを裏面側から個片化して切り出された複数の半導体チップのうちの互いに隣接する２以上の半導体チップの配置間隔を、配置間隔調整手段によってダイシングテープを介して調整し、その配置間隔を調整した２以上の半導体チップに対して測定手段によって同時に電気的特性を測定する。 （もっと読む）

【課題】リレー回路板により、テスト結果信号の分流を行い、イメージ信号はイメージ処理装置に直接伝送して処理を行うウエハー検査システムを提供する。
【解決手段】ウエハー検査システムは、ウエハー９に対して検査を行い、各プローブ２０２２はウエハー９に触れ、電気信号を伝送及び受信し、照明器２０３は開口２０２１を通して光をウエハー９上に照射し、テストサーバー２０４は検査の関連プロセス及びデータ処理の執行を制御し、テスト回路板２１０はテスト信号を発信し、結果信号を受信し、判断を行い、ロードボード２０８は制御回路板２０９と少なくとも１個のテスト回路板２１０に連接し、少なくとも１個のリレー回路板２０７はプローブカード２０２、ロードボード２０８、少なくとも１個のイメージ処理カード２０６にそれぞれ連接し、伝送データの伝送方向を切り替える。 （もっと読む）