【課題】
ジッタ付加装置のジッタ発生量の出力値が発生量保証値に達した場合であっても、さらなるジッタ発生量にて試験を続行しながらもユーザが直感的にジッタ発生量の出力値が発生量保証値に達したことを把握することができるようにする。
【解決手段】
ジッタの発生量を含むパラメータを任意に設定するとともに、ジッタを付加する種別であるジッタ種別から任意の複数のジッタ種別を設定する操作部１０と、ジッタを付加するためのジッタ付加部１４とを備えたジッタ付加装置１において、ジッタの発生量の出力値が保証可能な値である発生量保証値を複数のジッタ種別の組合せにそれぞれ対応させてパラメータ値として予め記憶したジッタ発生量記憶部１３と、任意に設定したジッタの発生量がジッタ発生量記憶部に記憶された発生量保証値に達したか否かを判定する発生量保証値判定部１２ｂとを備えた。 （もっと読む）

【課題】圧電式アクチュエータのそり量を抑制するスイッチ装置を提供する。
【解決手段】スイッチ装置１００は、第１接点１２２ａ，１２２ｂが設けられた接点部１２０と、第２接点１３４を移動させて第１接点１２２ａ，１２２ｂと接触または離間させるアクチュエータ１３０と、を備え、アクチュエータ１３０は、駆動電圧に応じて伸縮してアクチュエータ１３０のそり量を変化させる第１圧電膜１３６と、第１圧電膜１３６と並行して設けられ、第１圧電膜１３６に駆動電圧を印加しない状態におけるアクチュエータ１３０のそりを抑える第２圧電膜１３８と、を有する。 （もっと読む）

【課題】電子デバイス内の信号を精度良く測定する。
【解決手段】内部に設けられた複数のノードと、複数のノードのそれぞれに対応して設けられ、対応するノードの信号と参照信号とを比較する複数のコンパレータと、選択されたコンパレータの比較結果を外部へと出力する出力部と、を備える電子デバイスを測定する測定装置であって、複数のノードのうち指定された一のノードを出力ノードとして設定する測定設定部と、信号発生器からレベルが変化する参照信号を出力させながら、出力部から出力ノードに対応したコンパレータの比較結果を取得して、出力ノードの信号のレベルを測定する測定制御部と、を備える測定装置を提供する。 （もっと読む）

【課題】半導体試験装置に備えられるユニットの診断を行って、交換するユニットを推定することで、試験時間の短縮化を図ることを目的とする。
【解決手段】本発明の半導体試験装置１は、ＤＵＴの試験を行う半導体試験装置１であって、交換可能な複数のＦＲＵのそれぞれに対応して設けられ、ＦＲＵに故障を生じているか否かの故障診断を行う診断部１１、２１と、診断部１１、２１が行う故障診断について、当該故障診断に対応して故障の原因となるＦＲＵの可能性の統計である故障統計情報を記憶するカバレッジデータベース３１と、診断部１１、２１がＦＲＵに故障を生じていると診断したときに、この診断を行ったＦＲＵに対応する故障統計情報の値を各ＦＲＵのそれぞれについて合算して生成した診断データを生成する診断データ生成部２４と、診断データを値の順番に並び替える並び替え部２６と、を備えている。 （もっと読む）

【課題】リレー回路板により、テスト結果信号の分流を行い、イメージ信号はイメージ処理装置に直接伝送して処理を行うウエハー検査システムを提供する。
【解決手段】ウエハー検査システムは、ウエハー９に対して検査を行い、各プローブ２０２２はウエハー９に触れ、電気信号を伝送及び受信し、照明器２０３は開口２０２１を通して光をウエハー９上に照射し、テストサーバー２０４は検査の関連プロセス及びデータ処理の執行を制御し、テスト回路板２１０はテスト信号を発信し、結果信号を受信し、判断を行い、ロードボード２０８は制御回路板２０９と少なくとも１個のテスト回路板２１０に連接し、少なくとも１個のリレー回路板２０７はプローブカード２０２、ロードボード２０８、少なくとも１個のイメージ処理カード２０６にそれぞれ連接し、伝送データの伝送方向を切り替える。 （もっと読む）

【課題】 ハードウェアの削減を図りつつも、半導体デバイステスタに搭載される任意波形発生器のアナログ信号のＤＣオフセット電圧を精度良くキャンセル可能な技術を提供する。
【解決手段】 本発明の半導体デバイステスタ１１０の構成は、任意波形発生器１３２が、波形発生部１３４と、可変ゲイン回路１４０と、単一のＤＣオフセット電圧キャンセル回路１４２と、可変ゲイン回路１４０より後段に接続されるＤＣオフセット電圧測定回路１４４と、を含んで構成され、さらに、ＤＣオフセット電圧測定回路１４４を用いて予め求められた可変ゲイン回路１４０の増幅倍率とＤＣオフセット電圧との関係を記憶する記憶部１２０と、記憶部１２０に記憶されたその関係に基づき、試験時の可変ゲイン回路１４０の増幅倍率の設定に応じてＤＣオフセット電圧キャンセル回路１４２のキャンセル電圧を設定する制御部１１８と、を有することを特徴とする。 （もっと読む）

【課題】ＤＵＴ周辺の測定条件にも配慮して、自動で所定の立ち上がり時間（または立ち下がり時間）を確保できる半導体試験装置を実現することにある。
【解決手段】 ２以上の電圧発生部が被試験デバイスに電圧信号を出力し、これら電圧信号の出力タイミングを調整する半導体試験装置において、所定の時点から、前記電圧発生部が出力した電圧信号により所定の電圧レベルに達したと検出された時点までの時間を測定する立ち上がり時間測定部と、前記立ち上がり時間測定部が測定した測定時間が予め定められた基準時間よりも長い場合には、当該電圧発生部による出力以降に出力が予定されている他の電圧発生部による電圧信号の出力タイミングを予め定められたタイミングよりも遅らせるコントローラと、を具備することを特徴とする半導体試験装置。 （もっと読む）

【課題】マッチ検出にもとづく条件分岐と、論理比較にもとづく条件判定を動的に制御可能な試験装置を提供する。
【解決手段】マッチ制御回路ＭＣは、マッチフラグがアサートされたとき、ピンの値と期待値と比較結果を示すマッチ信号を生成する。フェイルスタックレジスタ１０は、論理比較器ＤＣの出力値を保持する。フラッシュホールドレジスタ１４は、過去にフェイルが発生していないときにアサートされるスタックパス信号と、マッチ信号とを受け、パターンプログラムに記述される第１制御命令の実行サイクルにおいて生成される第１パターン制御信号に応じた一方を保持し、ホールドマッチ信号として出力する。マッチホールドセレクタ１６は、マッチ信号とホールドマッチ信号とを受け、パターンプログラムに記述される第２制御命令の実行サイクルにおいて生成される第２パターン制御信号に応じた一方をピンマッチ信号として出力する。 （もっと読む）

【課題】複数の被試験デバイスを同時測定する際に、電源電圧を安定化する。
【解決手段】試験装置２ａは、複数のＤＵＴ１を同時に試験する。共通のメイン電源１０は、複数のＤＵＴ１の電源端子Ｐ１に電力を供給する。電源補償回路２０は、制御信号Ｓ_ＣＮＴに応じて制御されるスイッチ素子を含み、補償パルス電流Ｉ_ＣＭＰを複数のＤＵＴ１の電源端子Ｐ１に注入し、および／または補償パルス電流Ｉ_ＣＭＰを複数のＤＵＴ１とは別経路に引きこむ。たとえばパターン発生器ＰＧは、複数のＤＵＴ１に対して共通のテストパターンＳ_ＰＴＮを生成する。パターン発生器ＰＧは、動作中のＤＵＴ１の個数に比例した量の補償パルス電流Ｉ_ＣＭＰが生成されるように、個数に応じて制御パターンＳ_{ＰＴＮ＿ＣＭＰ}を変更する。 （もっと読む）

【課題】パターンデータのビット数を増加させずに、データレートが増加したデバイスを試験する。
【解決手段】被試験デバイスの複数の端子に対するパターンデータを記憶するパターン記憶部と、複数の端子のそれぞれに対してパターンデータ中の異なるビットを割り当てるか、複数の端子のうち２以上の端子に対して共通してパターンデータ中の同じビットを割り当てるかを切り替える分配部と、複数の端子に対応して設けられ、それぞれが分配部により割り当てられたパターンデータに基づき被試験デバイスの対応する端子との間で信号を入力または出力する複数の信号入出力部と、を備える試験装置を提供する。 （もっと読む）

【課題】複数の被試験デバイスを同時測定する際に、電源電圧を安定化する。
【解決手段】試験装置２ａは、それぞれが電源端子Ｐ１および入出力端子Ｐ３を有する複数のＤＵＴ１を同時に試験する。メイン電源１０は、複数のＤＵＴ１のＩ／Ｏ端子Ｐ３に電力を供給する。パターン発生器ＰＧは、複数のＤＵＴ１の各入出力端子Ｐ３に供給すべき試験信号Ｓ_ＴＥＳＴを記述するテストパターンＳ_ＰＴＮを生成する。パターン発生器ＰＧは、複数のＤＵＴ１ごとに、テストパターンＳ_ＰＴＮの順序を独立にスケジューリングする。たとえばパターン発生器ＰＧは、複数のＤＵＴ１に流れる動作電流Ｉ_ＯＰの合計の変動が小さくなるように、複数のＤＵＴ１ごとのテストパターンの順序をスケジューリングする。 （もっと読む）

【課題】複数の電源ピンを備える半導体デバイスの、電源環境に対する特性を検査可能な試験装置を提供する。
【解決手段】試験装置２は、少なくともひとつの入出力端子と、電源プレインおよびそれに共通に接続される複数の電源端子Ｐ１を有するＤＵＴ１を試験する。メイン電源１０は、複数の電源端子Ｐ１_１〜Ｐ１_４に電力を供給する。電源補償回路２０_１〜２０_４は、それぞれが電源端子Ｐ１_１〜Ｐ１_４に割り当てられ、それぞれが制御信号Ｓ_ＣＮＴに応じて制御されるスイッチ素子を含み、スイッチ素子がオンした状態において補償パルス電流を生成する。補償パルス電流は、メイン電源１０とは別経路から対応する電源端子Ｐ１に注入され、またはメイン電源１０から対応する電源端子Ｐ１へ流れる電源電流から、補償パルス電流をＤＵＴ１とは別経路に引きこむ。 （もっと読む）

【課題】簡便な構成により電源電圧を一定に保つことが可能な試験装置を提供する。
【解決手段】半導体デバイスに電源電圧を供給する電源装置が提供される。メイン電源１０は、半導体デバイスの電源端子Ｐ１に電力を供給する。電源補償回路１２のソーススイッチ１２ｂは、電源端子Ｐ１と接地端子の間に設けられる。電源補償回路１２は、ソーススイッチ１２ｂをノーマリオンとして電流Ｉ_ＤＣを発生させ、スイッチングによってソーススイッチ１２ｂをオフしたときの電流の変化量を、ソース補償電流Ｉ_ＳＲＣとして半導体デバイスの電源端子Ｐ１に注入する。 （もっと読む）

【課題】電源の評価方法を提供する。
【解決手段】電源１０ａを評価する電源評価装置５００が提供される。電流源５０２は、電源１０ａの出力ノード１１からステップ電流Ｉｐを引き抜き、または電源１０ａの出力ノード１１にステップ電流Ｉｐを供給する。電圧測定部２０は、ステップ電流Ｉｐを電源１０ａに作用させた結果生ずる電源電圧の波形Ｖ_ＤＤ（ｔ）を測定する。アナライザ４０は、測定された電源電圧の波形Ｖ_ＤＤ（ｔ）から、電源１０ａの出力電流の波形Ｉ_ＤＤ（ｔ）を導出する。そしてアナライザ４０は、導出された出力電流の波形Ｉ_ＤＤ（ｔ）を微分することにより出力電流のインパルス応答波形Ｉ_ＤＤＩＲ（ｔ）を導出する。 （もっと読む）

【課題】安定的な振幅を有し、かつ高速にスイッチングする補償電流を生成可能な回路を提供する。
【解決手段】シンク補償回路１２ｃは、補償パルス電流Ｉ_ＳＩＮＫを生成し、この補償パルス電流をＤＵＴ１とは別経路に引きこむ。電流Ｄ／Ａコンバータ１４は、デジタル設定信号Ｄ_ＳＥＴに応じた基準電流Ｉ_ＲＥＦを生成する。第１トランジスタＭ１、第２トランジスタＭ２は、ＭＯＳＦＥＴであり、カレントミラー回路を構成する。スイッチ素子ＳＷ１は、第１トランジスタＭ１のゲートと、第２トランジスタＭ２のゲートの間に設けられる。 （もっと読む）

【課題】実際に稼動している半導体集積回路装置の実動作に影響を与える要因を解析し、更にその要因を低減することが可能な半導体集積回路装置を提供する。
【解決手段】測定対象である半導体集積回路１３１と、この半導体集積回路のジッタ又はノイズジッタ、ノイズ等の実動作に影響を与える物理量を測定する測定回路（半導体集積回路装置）１３０とを同一チップ上に構成する。測定回路の測定結果を解析し、測定対象の半導体集積回路を調整する回路にフィードバックさせる。 （もっと読む）

【課題】ＲＦチップ本来の回路特性を抽出できるようにする。
【解決手段】半導体試験装置より出力された変調信号を増幅して出力する低雑音増幅器より出力される信号が供給されるとともに、低雑音増幅器により増幅された後に直交復調処理された変調信号を半導体試験装置用基板の伝送路に対して出力する増幅器に入力される信号が供給される試験回路をＲＦチップに備える。試験回路は、半導体試験装置より出力する変調信号の波形データが予め記憶され、低雑音増幅器より出力される信号及び増幅器に入力される信号をスペクトラム解析した解析結果と記憶されている変調信号の波形データとの比較によりＲＦチップにおけるチップ内ノイズ及びＲＦチップ本来の回路特性を抽出する。 （もっと読む）

【課題】電源電圧変動を補償可能な試験装置を提供する。
【解決手段】電源補償回路１２は、スイッチ素子１２ｂ、１２ｃがオンした状態において補償パルス電流Ｉ_ＳＲＣ、Ｉ_ＳＩＮＫを生成する。パターン発生器ＰＧは、ドライバＤＲ_１〜ＤＲ_４が出力すべき試験信号Ｓ_ＴＥＳＴを記述するテストパターンＳ_ＰＴＮ１〜Ｓ_ＰＴＮ４と、ドライバＤＲ_５、ＤＲ_６が出力すべき制御信号Ｓ_ＣＮＴ２、Ｓ_ＣＮＴ１を記述する制御パターンＳ_ＰＴＮ５、Ｓ_ＰＴＮ６を生成する。電圧測定部２０は、キャリブレーション工程において、電源電圧Ｖ_ＤＤを測定する。電流調節部２２は、測定された電源電圧Ｖ_ＤＤに応じて、キャリブレーション後の試験工程において生成すべき補償パルス電流Ｉ_ＳＲＣ、Ｉ_ＳＩＮＫを調節する。 （もっと読む）

【課題】簡易な回路で、よりセキュリティ性を向上させる。
【解決手段】半導体集積回路装置（１００）は、複数の機能ブロック（１２５−１２７）と、取り込み部（１３１）と、検出部（１３２）と、判定部（１５０）とを具備し、動作パターンが所定の規則に従って変化したときにテストモードに移行する。複数の機能ブロック（１２５−１２７）は、制御装置（２００）からの指示に応答して動作する。取り込み部（１３１）は、複数の機能ブロック（１２５−１２７）のそれぞれの動作状態を示す信号を取り込む。検出部（１３２）は、複数の機能ブロック（１２５−１２７）のうちの少なくとも１つの機能ブロックの動作状態の変化を検出する。判定部（１５０）は、取り込まれた動作状態を示す信号によって示される動作パターンが所定の規則に従って変化するか否かを判定する。 （もっと読む）

【課題】交流電源の瞬低を検出するときに、ハードウェアの単純化および小型化を図ることを目的とする。
【解決手段】本発明の瞬低検出装置は、三相交流電源１の全ての２つの相の組合せについて、２つの相の差分を差分電圧として検出し、検出した差分電圧を絶縁電流に変換するアナログ回路により構成されるアナログ回路部２と、絶縁電流を電圧に変換した電圧信号に基づいて、三相交流電源１に瞬時電圧低下を生じたか否かを検出するＦＰＧＡ４４と、を備えている。アナログ回路部２はアナログ回路によって構成しており、且つアナログ回路部２は絶縁されていることから感電を保護する保護手段をアナログ回路部２のみに構成することができる。このため、ハードウェアの単純化および小型化を図ることができる。 （もっと読む）