【課題】精度良く被試験デバイスを試験する。
【解決手段】データ信号とクロック信号とを授受する被試験デバイスを試験する試験装置であって、被試験デバイスにデータ信号およびクロック信号を試験信号として供給する試験信号供給部と、被試験デバイスが出力するデータ信号を、被試験デバイスが出力するクロック信号に応じたタイミングで取得するデータ取得部と、データ取得部が取得したデータ信号を期待値と比較した比較結果に基づいて被試験デバイスの良否を判定する判定部と、調整時において、データ信号を取得するタイミングを生成するためのクロック信号の遅延量を調整する調整部とを備える試験装置を提供する。 （もっと読む）

【課題】多数の内部回路を同時に動作させることで、半導体装置の電源電圧が降下する場合がある。その結果、本来は良品である半導体装置が不良品と判定され、歩留りが悪化するという問題がある。そのため、電圧降下の影響を考慮し、試験規格を補正する半導体試験装置及び半導体試験方法が望まれる。
【解決手段】半導体装置は、被試験対象の半導体装置上の第１の測定点における第１の電圧の測定が可能な第１のプローブと、第１の測定点とは異なる第２の測定点における第２の電圧の測定が可能な第２のプローブと、予め定められている試験規格電圧では、半導体装置が動作しない場合に、第１及び第２の電圧に基づいて試験規格電圧を補正する制御部と、を備えている。 （もっと読む）

【課題】ジッタ耐性検査における検査コストの低減を図りつつ、入力される主信号の特性劣化を抑制できる半導体集積回路を提供する。
【解決手段】半導体集積回路１０１は、主信号にジッタ信号が付加されてなる検査信号を生成する機能を有し、ジッタ信号の基となる信号を生成するジッタ信号生成部５０と、電源線Ｖｃｃと接地線ＧＮＤとの間に介在し、電源線Ｖｃｃからの電力供給を受けて外部からの主信号を増幅して出力するバッファ回路１０と、電源線Ｖｃｃとバッファ回路１０との間およびバッファ回路１０と接地線ＧＮＤとの間に介在し電源線Ｖｃｃからバッファ回路１０への供給電力をジッタ信号の基となる信号の大きさに基づいて変化させることにより主信号にジッタ信号を付加するジッタ信号付加部３０とを備える。 （もっと読む）

【課題】簡素で高速かつ精密な検査を実施可能な被検査基板固定装置を提供する。
【解決手段】被検査基板を固定するための固定治具と、固定治具を垂直方向に可動させる可動部を備えた固定治具接続部と、固定治具接続部を水平方向に移動させる駆動部と、被検査基板に対し固定治具を垂直方向に加圧するための加圧部と、加圧部に取り付けられ、固定治具の水平方向の移動を誘導するとともに、加圧部の加圧力を固定治具に伝達するための加圧用レールとを備える被検査基板固定装置であって、固定治具は、その中央部に空洞部を有する支持板と支持板上に設けられた２以上の治具本体とを有し、治具本体の略中央部には、回転軸を有する回転部が備えられ、回転部が支持板に設置固定されることにより、治具本体は、回転軸を中心に回転可能に支持板上に設置され、治具本体は、その先端部にパッドを備え、治具本体の他端部には支持板との間にばねが設けられたことを特徴とする。 （もっと読む）

【課題】圧電膜の変位を大きくして動作させるスイッチ装置を提供する。
【解決手段】スイッチ装置１００は、第１接点１２２が設けられた接点部１２０と、第２接点１３４を有し、第２接点１３４を移動させて第１接点１２２と接触または離間させるアクチュエータと、第１駆動電圧を制御する制御部２００と、を備え、アクチュエータは、第１駆動電圧に応じて伸縮する第１圧電膜１３６と、第１圧電膜１３６上に設けられる支持層と１５０、を有し、制御部２００は、第１圧電膜１３６に第１の抗電界以下の電界を印加する電圧から、第１圧電膜１３６に第１の抗電界以上の電界を印加する電圧まで変化させて第１圧電膜１３６を縮ませ、第１圧電膜１３６に第２の抗電界未満の電界を印加する電圧を出力して第１圧電膜１３６を伸ばす。 （もっと読む）

【課題】検査効率を向上させる。
【解決手段】一方の面に形成されているフィデューシャルマーク１０２ａの撮像結果および他方の面に形成されているフィデューシャルマーク１０３ａの撮像結果に基づいてプロービング位置を補正しつつ検査用プローブをそれぞれプロービングさせる第１プロービング機構および第２プロービング機構と、各検査用プローブを介して入出力する電気信号に基づいて電気的検査を実行する検査部と、一方の面におけるパターン形成領域２０１ａと他方の面におけるパターン形成領域２０２ａとの相対的な位置ずれ量Ｇｒ１ｘ，Ｇｒ１ｙを特定する処理を実行する処理部と、位置ずれ量Ｇｒ１ｘ，Ｇｒ１ｙと基準値とを比較して回路基板１００の良否を判定する判定部とを備え、処理部は、撮像結果に基づいて測定した第１基準パターンおよび第２基準パターンの各測定位置に基づいて位置ずれ量Ｇｒ１ｘ，Ｇｒ１ｙを特定する。 （もっと読む）

【課題】半導体装置のテスト用電源電圧として、複雑なパターンの電源波形を短時間で、高精度に生成する。
【解決手段】マルチプレクサ１６から出力された電圧変化値ΔＶは加算器１７により電圧設定値保持部１９に格納された電圧値が加算される。この加算結果は電圧設定値保持部１９に格納される。加算回路２０は加算器１７の加算結果に、電圧初期値格納部１８の初期値データを加算する。この加算結果は、補正器２１が補正情報に基づいて補正する。制御回路２６は比較器２４の比較結果に基づいて補正器２１のデジタルデータが上限／下限電圧になったかを判定し、到達していない場合、補正器２１の信号を時間情報格納部２５のデータ転送時間間隔ΔＴに基づいて出力する。Ｄ／Ａ変換器１２は、その信号をアナログ信号に変換し、デバイス供給電源アナログ回路１３に増幅されて電源電圧ＶＣＣとして出力される。 （もっと読む）

【課題】負荷電圧および負荷電流を直接検出せずに、負荷電流の変動に高速に追従する電力供給装置を提供する。
【解決手段】負荷に電力を供給する電力供給装置であって、負荷に対して電力を出力する電力出力部と、電力出力部から負荷に印加される負荷電圧および負荷電流を検出せずに、負荷の動作状態を検出する状態検出部と、状態検出部が検出した動作状態に基づいて、電力出力部が出力する出力電流を制御する出力制御部とを備える電力供給装置を提供する。 （もっと読む）

【課題】電力消費および面積要件の低減がもたらされる、スキャンテスト回路を有する集積回路を提供すること。
【解決手段】集積回路は、スキャンテスト回路と、スキャンテスト回路を使用してテストを受ける追加回路とを備える。スキャンテスト回路は、複数のスキャンセルを有する少なくとも１つのスキャンチェーンを備え、スキャンチェーンは、スキャンシフト動作モードではシリアル・シフトレジスタとして動作し、機能動作モードでは追加回路の少なくとも一部分からの機能データを捕捉するように構成される。スキャンチェーンのスキャンセルの少なくとも所与の１つは、スキャンシフト動作モードではスキャンセルの機能データ出力をディスエーブルし、機能動作モードではスキャンセルのスキャン出力をディスエーブルするように構成された出力制御回路を備える。 （もっと読む）

【課題】半導体ウエハ上に形成された半導体装置の特性不良を精度よく検出することができる半導体装置の検査方法および検査装置を提供すること。
【解決手段】実施形態によれば、第１ウエハ検査工程と、２ウエハ検査工程と、判定工程とを含む半導体装置の検査方法が提供される。第１ウエハ検査工程は、複数個の半導体装置に同時にプローブ針を接触させるプローブカードを用いて半導体ウエハ上に形成された半導体装置の特性を検査する。第２ウエハ検査工程は、第１ウエハ検査工程によって特性不良と判定された半導体装置の半導体ウエハ上の分布に基づいて、プローブカードの半導体ウエハに対する位置を第１ウエハ検査工程の位置からずらして、半導体装置の特性を再検査する。判定工程は、第２ウエハ検査工程による再検査の結果に基づいて、半導体装置の特性不良のうち、複数個の半導体装置単位で行われる製造処理において生じる特性不良を判定する。 （もっと読む）

【課題】電力損失を最小限にすることが可能な複数の電源を含む電子装置を提供する。
【解決手段】パワーアンプ４０は、入力電圧Ｖｉに基づいた出力電圧の電力を被試験体ＤＵＴに供給する。検出回路４３は、パワーアンプ４０の動作電源であるスイッチング電源２２から、パワーアンプ４０に電流が流れたことを検出する。選択回路５１は、電流が流れない場合には、スイッチング電源２２の電圧値を所定値に設定し、電流が流れた場合には、スイッチング電源２２の電圧値を入力電圧Ｖｉより予め定められた値αだけ大きい値に設定する。 （もっと読む）

【課題】コンデンサの実装・非実装の判別と共に、非実装のときには非実装のコンデンサが実装されるべき位置を判別する。
【解決手段】導体パターン１１，１２上の測定点Ｐ１，Ｐ２間のインピーダンスの周波数特性を測定する測定部２と、コンデンサ２１〜２３が正常に実装された状態での周波数特性に現れる各共振周波数ｆ１〜ｆ３毎に、共振周波数ｆ１〜ｆ３を含む判定範囲ｆｒ１〜ｆｒ３と共振周波数ｆ１〜ｆ３に対応するコンデンサ２１，２２，２３とを対応付ける基準データＤ２が記憶された記憶部３と、コンデンサ２１〜２３の実装状態が未知の導体パターン１１，１２についての周波数特性を測定部２に測定させ、この周波数特性に現れている共振周波数と基準データＤ２の各判定範囲ｆｒ１〜ｆｒ３とを比較して、共振周波数を含まない判定範囲ｆｒ１〜ｆｒ３に対応付けられたコンデンサが非実装状態であると判別する処理部４とを備えている。 （もっと読む）

【課題】時間的に連続した負荷を被試験体に印加して、被試験体の試験を行うことを可能とする、評価試験装置および評価試験方法を提供する。
【解決手段】評価試験装置は、複数の外付端子を有するデバイス（被試験体）の前記複数の外付端子それぞれに、試験負荷信号を印加する複数の第１のバッファアンプを備えている。また、前記複数の外付端子の負荷状態をそれぞれ測定して測定結果信号として出力する複数の第２のバッファアンプを備えている。さらに、前記複数の第１のバッファアンプから前記試験負荷信号を印加させながら、前記複数の第２のバッファアンプを順次駆動して前記測定結果信号を出力させるよう制御する制御手段を備えている。 （もっと読む）

【課題】複数のドライバのタイミングを校正するときに、高い精度のタイミング校正を行うことを目的とする。
【解決手段】本発明の半導体試験装置は、ＤＵＴ１に信号を出力するドライバ１０およびドライバ１０に接続されるコンパレータ１１とドライバ１０のタイミングを校正するために設けた基準コンパレータ６との間の校正経路Ｌに信号を反射する複数の半導体スイッチ１５が設けられる半導体試験装置２であって、コンパレータ１１がドライバ１０から出力されて基準コンパレータ６で反射した校正信号を検出するときに、半導体スイッチ１５で多重反射した反射信号が校正信号の検出に干渉しないように、校正経路Ｌを基準コンパレータ６が分割した各分割経路Ｌ１〜Ｌ３の電気長Ｔｐｄ１〜Ｔｐｄ３を設定している。 （もっと読む）

【課題】ＳＴＩＬで記述された電子回路素子用試験プログラムから所望の試験情報を取得し、その取得した情報をユーザが見やすい形式で表示する装置を提供する。
【解決手段】ＳＴＩＬで記述された電子回路素子用試験プログラムから所定の試験情報を取得し、その取得した情報を表示する試験情報表示装置（１０００）は、前記試験プログラムを参照するプログラム参照手段（１０）と、前記所定の試験情報に関連したコマンドを基に、前記参照した試験プログラムから該試験情報を含むデータブロックを取得するデータブロック取得手段（２０）と、前記取得したデータブロックから前記所定の試験情報を取得する試験情報取得手段（２０）と、前記取得した試験情報を配列する試験情報配列手段（４０）と、前記配列された試験情報を表示する試験情報表示手段（５０）と、を備える。 （もっと読む）

【課題】トランジスタの切り替え（論理遷移）に直接関係する回路タイミング情報を、トランジスタ・レベルで測定するシステムを提供する。
【解決手段】集積回路デバイスからの電気信号のプローブレス・非侵入性検出用システムである。システムは、照明源１３０、集光光学部材１２０、結像光学系、及びフォトン・センサ１４５を含む。ナビゲーション・モードでは、光源１３０を作動させ、結像光学系を用いてチップ上のターゲット領域を確認するとともに集光光学部材を適切に位置付ける。いったん集光光学部材が適切に位置付けられたら、光源の動作を停止し、チップから放出されるフォトンをフォトン・センサを用いて検出する。 （もっと読む）

【課題】複数のドライバのタイミングを校正するときに、高い精度のタイミング校正を行うことを目的とする。
【解決手段】本発明の半導体試験装置は、ＤＵＴ１に信号を出力する複数のドライバ１０を備える半導体試験装置２であって、ドライバ１０のタイミングを校正するための基準コンパレータ６にドライバ１０からの信号を入力したときの波形が変化する間の第１の時間Ｔ１とドライバ１０の出力端での信号の波形が変化する間の第２の時間Ｔ２とに基づいてドライバ１０のタイミングを校正する校正値を補正する補正部２５を備えている。これにより、伝送損失による波形なまりの影響を除去でき、校正値を補正して、ドライバのタイミング校正を高い精度で行うことができる。 （もっと読む）

【課題】部品実装基板に対して行う電気的検査において用いる検査用データを作成する際の入力作業の効率を向上させる。
【解決手段】回路基板に電気部品（抵抗器Ｒ１〜Ｒ８）が実装された部品実装基板における基板の配線（Ｗ１〜Ｗ７）上に規定されている規定ポイント（Ｐ１ａ〜Ｐ７ｂ）の中から選択されて部品実装基板に対して行う電気的検査において電気信号の入出力を行うための検査ポイントを示すポイント情報を含む検査用データを作成する処理部と、配線および電気部品の配置を示す第１配置図を表示部１２に表示させる表示制御部とを備え、表示制御部は、第１配置図内に図示されている配線を選択する第１選択操作が行われたときに規定ポイントの配置を示す第２配置図Ｆｂを表示部１２に表示させ、その際に、第１選択操作によって選択された配線上に規定されている規定ポイントを他の規定ポイントと識別可能に図示させる。 （もっと読む）

【課題】波形を生成するまでの時間を長くすることなく波形の表示精度を高精度化することを目的とする。
【解決手段】本発明の半導体試験装置１は、ＤＵＴ２から出力される電圧が測定範囲ＭＲ内にあるか否かを判定する判定部１２を備える半導体試験装置１であって、電圧の最小値Ｖｍｉｎから最大値Ｖｍａｘまでの間を設定された電圧分割数ＶＤで分割したときの単位電圧ＶＵの１．５倍を測定範囲ＭＲとして、この測定範囲ＭＲを単位電圧ＶＵごとにシフトさせる制御を判定部１２に対して行う判定制御部２３と、判定部１２の判定結果に基づいて、電圧の波形を生成する波形生成部２５と、を備えることを特徴としている。 （もっと読む）

【課題】複数の半導体デバイスを並列に接続した状態で、試験条件の異なる複数のシーケンスを実施するにあたって、配線長の違いなどを相殺するためのタイミングキャリブレーションを行う。そのために必要な補正データを試験装置にロードする時間は、半導体デバイスの総数およびシーケンスの総数に応じて増加する。したがって、総試験時間が増大する。
【解決手段】シーケンスごとに、補正データのロードを伴う並列試験と、補正データのロードが不要なシングル試験とを比較し、試験時間の短い方を選択して実行する。こうすることで、総試験時間を最小限に抑えることが出来る。 （もっと読む）