【課題】ＦＦＳ方式を代表とする横電界方式の液晶表示装置において、液晶材料にかかる
電界を十分にすることを課題とする。
【解決手段】横電界方式において、１組の電極ではなく、複数組の電極を用いて、共通電
極直上や画素電極直上にある液晶材料に電界をかける。１組の電極は、櫛歯状に設けられ
た共通電極と、櫛歯状に設けられた画素電極との組である。その他の組の電極は、画素部
に設けられた共通電極と、該櫛歯状に設けられた画素電極との組である。 （もっと読む）

【課題】液晶分子を駆動するための画素電極と共通電極が、平面視上、重畳領域を有するＴＦＴアレイ基板において、製造工程の短縮化を実現する。
【解決手段】本発明に係るＴＦＴアレイ基板は、ドレイン領域１０Ｄから延在される画素電極１１を備える島状の結晶性半導体層３と、結晶性半導体層３の上層に形成されたゲート絶縁膜２１と、ゲート絶縁膜上２１であって、チャネル領域１０Ｃと対向配置されるゲート電極１２と、ゲート電極１２より上層に配置され、絶縁層２５に形成されたコンタクトホールＣＨを介してソース領域１０Ｓと電気的に接続されたソース電極１３と、絶縁層２５より上層に形成され、画素電極１１と重畳する領域を有する共通電極１４とを備える。 （もっと読む）

【課題】プリント基板に設けられたアクティブマトリクスを機械的および電磁気的に保護する上で有利な表示体を提供する。
【解決手段】表示体は、観察者側に位置する図示しない前面板と、該前面板に対向して配置される背面板とを備えている。背面板は、前記前面板に対向する面に形成された画素電極１０１と、該画素電極１０１を駆動するアクティブマトリクスとを有している。背面板は、プリント基板で構成されている。プリント基板は、画素電極層と、第１絶縁層１１３ａと、ソース線層およびゲート線層と、２つの第２絶縁層１１３ｂ、１１３ｃと、トランジスタ層と、第３絶縁層１１４と、グランド層１１２と、第４絶縁層１１５とがこの順番で前面板から離れる方向に積層されて構成されている。 （もっと読む）

【課題】基板上にダイを効率良く配置する。
【解決手段】フォトリソグラフィ及びエッチングによって、基体層及び平坦化膜を所定領域７０の周囲において除去し、所定領域７０を含むと共に、基体層の厚み方向から見て、構造物６２，６４に沿うように湾曲又は屈曲した側面を有する凸状部５１を形成する。次に、基体層を凸状部の周囲において厚み方向に分断することにより、凸状部５１を有するダイＤを形成する。その後、基板に貼り付けられたダイＤにおける基体層の一部を剥離層に沿って分離除去する。 （もっと読む）

【課題】単結晶半導体薄膜のひび割れや剥がれを生じることなく貼り合わせＳＯＩ基板を作製するための技術を提供する。
【解決手段】単結晶シリコン基板上に第１酸化物層を形成し、第１酸化物層を通して単結晶シリコン基板中に水素を添加して水素添加層を形成し、第２酸化物層を設けた支持基板と単結晶シリコン基板とを、第１酸化物層と第２酸化物層で貼り合わせ、第１熱処理を行い、単結晶シリコン基板を水素添加層に沿って分断して支持基板上に単結晶シリコン薄膜を形成し、単結晶シリコン薄膜を選択的にエッチングして、複数の島状単結晶シリコン層を形成し、複数の島状単結晶シリコン層に９００〜１２００℃で熱処理を行い、複数の島状単結晶シリコン層上にゲート絶縁膜を形成し、ゲート絶縁膜上にゲート電極を形成する。 （もっと読む）

【課題】酸化物半導体層を有するトランジスタにおいて、当該酸化物半導体層中の任意の領域に導電率が異なる領域を形成する方法を提供することを目的の一とする。
【解決手段】水素を有する酸化物半導体層上に水素バリア層を選択的に設け、酸化処理を行うことにより酸化物半導体層の所定の領域から選択的に水素を脱離させて、酸化物半導体層に導電率が異なる領域を形成する。その後、酸化物半導体層に形成された導電率が異なる領域を用いて、チャネル形成領域、ソース領域及びドレイン領域を形成することができる。 （もっと読む）

【課題】動作性能および信頼性の高い半導体装置の提供を課題とする。
【解決手段】シリコン基板上に設けられた酸化シリコン膜と、単結晶シリコン基板の一部よりなりＴＦＴの活性層となる単結晶の島状シリコン層となる前の単結晶シリコン基板を熱酸化して得られ、酸化シリコン膜に貼り合わせ界面にて貼り合わせて設けられた膜厚が０．０５μｍ〜０．５μｍの酸化シリコン膜と、活性層を熱酸化して設けられた他の面の酸化シリコン膜と、により取り囲まれた活性層と、活性層上に設けられたゲート電極と、を有し、単結晶の島状シリコン層は、膜厚が０．０５μｍ〜０．５μｍの酸化シリコン膜を介して水素が導入された単結晶シリコン基板を水素が導入された部分で分断して得られたものである半導体装置を提供する。 （もっと読む）

【課題】寄生容量を抑制した状態で開口率を向上させることが可能な液晶表示素子および表示装置を提供する。
【解決手段】第１基板１０上にマトリクス状に配置された複数の走査線１１および複数の信号線１２と、走査線１１および前記信号線１２の交差部に配置されたＴＦＴ１と、ＴＦＴ１を覆う状態で、第１基板１０上に設けられた第１絶縁膜１３と、第１絶縁膜１３上に配置された共通電極１４と、共通電極１４を覆う状態で、第１絶縁膜１３上に配置された第２絶縁膜１５と、画素領域１Ａ内の第２絶縁膜１５上に配置され、第２絶縁膜１５および第１絶縁膜１３に設けられたコンタクトホールを介してＴＦＴ１と接続された複数のスリット１６ａを有する画素電極１６とを備え、共通電極１４は、第１絶縁膜１３上のコンタクトホールの形成領域を除く画素領域１０Ａと、走査線１１および信号線１２の少なくとも一方とを覆う状態で配置されている。 （もっと読む）

【課題】画素選択用トランジタの素子領域を作り込んだ半導体基板の上に層間絶縁膜とメタル層を交互に繰り返して成膜した積層膜構造を有する液晶パネル用基板において、被研磨膜に係る層間絶縁膜を厚膜化せずに、研磨レートの均一化を達成できる構造を実現する。
【解決手段】液晶パネル用基板は、画素領域において第２のメタル層からなる遮光膜１２に開けた開口部１２ａを通して遮光膜下の第２の層間絶縁膜１１を挟んで第１のメタル層からなる配線膜１０と遮光膜上の第３の層間絶縁膜１３を挟んで第３のメタル層からなる画素電極とを導電接続する接続プラグ１５を備えている。非画素領域の入力端子パッド２６の周囲に、第１のメタル層からなる下層ダミーパターンＡと第２のメタル層からなる上層ダミーパターンＢが積み重ね形成されている。ダミーパターンＡ，Ｂ上の第３の層間絶縁膜１３の成膜表面レベルが底上げされるため、その部分での過研磨を解消できる。そのため、ＣＭＰ処理において一様の研磨レートが得られる。 （もっと読む）

【課題】従来の透過型液晶パネル向け半導体装置を小型化し、マイクロディスプレイを実現しようとするとき、半導体装置と透明電極とを接続するビアホールの径が縮小するため、接触抵抗が高くなるという問題があった。また、接触抵抗低減のために、半導体装置と透明電極との間に中間金属層を設けると、画素の開口率が低下し、画面が暗くなるという課題があった。
【解決手段】本発明の半導体装置は、半導体装置と透明電極との間に設ける中間金属層に切欠部を有する。この切欠部により、中間金属層の側面の面積を拡大し、透明電極との接触面積を従来よりも大きくすることができる。また、中間金属層の側面部面積を利用するため、画素表面に対する投影面積を小さく設定でき、画素の開口率を大きくすることができる。このため、十分な明るさをもつ、超小型のマイクロディスプレイを提供できる。 （もっと読む）

【課題】機械的強度に優れたＳＯＩ基板及びその作製方法を提供する。
【解決手段】単結晶半導体基板に加速された水素イオンを照射することにより、単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、単結晶半導体基板を加熱し、脆化領域を境として分離することにより、ベース基板上に絶縁層を介して半導体層を形成し、半導体層の表面にレーザー光を照射して半導体層の少なくとも表層部を溶融させる際に窒素、酸素、又は炭素の少なくともいずれか一を半導体層に固溶する。 （もっと読む）

【課題】単結晶半導体層にレーザー光を照射する場合において、レーザー光の照射時に単結晶半導体層中に不純物元素が取り込まれるのを抑制することを目的の一とする。
【解決手段】ＳＯＩ基板の作製方法において、単結晶半導体基板と、ベース基板とを用意し、単結晶半導体基板に加速されたイオンを照射することにより、単結晶半導体基板の表面から所定の深さの領域に脆化領域を形成し、単結晶半導体基板とベース基板とを絶縁層を介して貼り合わせ、単結晶半導体基板を加熱し、脆化領域を境として分離することにより、ベース基板上に絶縁層を介して単結晶半導体層を形成し、単結晶半導体層上に形成された酸化膜を除去し、酸化膜を除去した後に単結晶半導体層の表面にレーザー光を照射して単結晶半導体層の少なくとも表面を溶融させ、レーザー光の照射による単結晶半導体層の溶融回数は１回とする。 （もっと読む）

【課題】絶縁膜上で上側導電膜にドライエッチングを行って開口パターンを形成する場合でも、開口パターンと重なる領域に適正な膜厚の絶縁膜を残すことのできる電気的固体装置の製造方法、電気的固体装置、および該電気的固体装置を素子基板として備えた液晶装置を提供すること。
【解決手段】液晶装置の素子基板の製造工程において、スリット７ｂを備えた透光性の画素電極７ａを絶縁膜８上に形成するにあたって、上側導電膜７の上にレジストマスク９６を形成した後、ドライエッチングを行なう。絶縁膜８については必要膜厚よりも厚く形成しておき、ドライエッチングの際、絶縁膜８に有底の凹部８ａを形成する。その結果、凹部８ａの底部８ｂに、必要膜厚の絶縁膜８を形成することができる。 （もっと読む）

【課題】半導体集積回路装置の製造においては、原材料としてのウエハ投入からウエハ・チップ化工程前の段階で、ラインから外部に排出されるウエハ、すなわち使用済みウエハの全投入ウエハに占める比率が極めて高いことから、使用済みウエハの再生が重要視されている。
【解決手段】本願発明は、機能層を粗削りした後、保護層を形成した上でドライエッチングを行い、保護層とウエハ等表面のうち保護層により被覆されず露出する部分とを同時に且つ微細に除去することにより、ウエハ表面のうち、保護層により被覆された部分はエッチングされず、保護層が犠牲となって代わりにエッチングされるようにした使用済みウエハの再生方法である。 （もっと読む）

【課題】ＲＧＢ方式やＲＧＢＣ方式よりも明るく、ＣＭＹ方式よりも原色に近い表示ができる画像表示装置及びその製造方法を提供すること。
【解決手段】１画素が、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）のうちの２色と、レッド（Ｒ）、グリーン（Ｇ）、ブルー（Ｂ）のうちの２色の補色との計４色のサブピクセルからなり、基板と、基板上に形成されたカラーフィルタと、カラーフィルタ上に形成された薄膜トランジスタアレイと、薄膜トランジスタアレイ上に形成された表示媒体と、表示媒体上に形成された対向電極と、を備える画像表示装置であって、画像表示装置が反射型表示装置または半透過型表示装置であることを特徴とする画像表示装置。 （もっと読む）

【課題】レーザー光の照射条件に起因する半導体装置の特性のばらつきを低減することを目的の一とする。又は、基板の熱収縮に起因する半導体装置の特性ばらつきを低減することを目的の一とする。
【解決手段】貼り合わせによりベース基板上に設けられた単結晶半導体層にレーザー光を照射した後、第１の熱処理を施してその特性を向上させ、単結晶半導体層に導電型を付与する不純物元素を添加した後、第１の熱処理の温度より低い温度で第２の熱処理を行う。 （もっと読む）

【課題】画素に配置された電界効果型トランジスタを縮小しなくても、画素ピッチを縮めることのできる電気光学装置、並びに当該電気光学装置を備えた電子機器および投射型表示装置を提供すること。
【解決手段】反射型の電気光学装置１００において、第１方向Ｙで互いに隣り合う第１画素１００ａ₁および第２画素１００ａ₂において第１電界効果型トランジスタ３０₁および第２電界効果型トランジスタ３０₂を構成する第１半導体層１ａ₁および第２半導体層１ａ₂は、第２方向Ｘにずれて配置されている。このため、端部同士が並列する位置まで第１半導体層１ａ₁および第２半導体層１ａ₂を延長することができる。従って、画素ピッチを狭めても、電界効果型トランジスタ３０のソース・ドレイン間電圧が低下するなどの問題が発生しない。 （もっと読む）

【課題】半導体膜が分離された後の分離ボンド基板を、ＳＯＩ基板作製に用いることが可能な再生ボンド基板に再生する際に、分離ボンド基板の研磨工程を削減する方法を提供することを課題の一つとする。
【解決手段】ＳＯＩ基板の作製工程と分離ボンド基板の再生処理工程からなるサイクルにおいて、エッジロールオフなどで基板周辺部の厚さが中央部より薄いボンド基板を用いてＳＯＩ基板を作製し、再生処理工程において低い研磨レートのＣＭＰ法による研磨で分離ボンド基板を、基板周辺部に凸部が形成された再生ボンド基板に再生する。凸部の高さは基板の中央部より低いので、再生ボンド基板を再びボンド基板として使用することができる。 （もっと読む）

【課題】本発明はマルチバンドギャップを備えるナノ結晶シリコン光電池を提供する。
【解決手段】本発明は光電池に関する。一つの実施例において、前記光電池は、第１導電層と、前記第１導電層上に形成されるＮ型ドープ半導体層と、前記Ｎ型ドープ半導体層上に形成される第１シリコン層と、前記第１シリコン層上に形成されるナノ結晶シリコン（ｎｃ−Ｓｉ）層と、前記ナノ結晶シリコン層上に形成される第２シリコン層と、前記第２シリコン層上に形成されるＰ型ドープ半導体層、及び前記Ｐ型ドープ半導体層上に形成される第２導電層とを備える。第１シリコン層と第２シリコン層の一方がアモルファスシリコンにより形成され、もう一方が多結晶シリコンにより形成される。 （もっと読む）

【課題】画素回路内の記憶回路の電源線における電位の変動の影響を低減する。
【解決手段】能動素子層Ｐには、階調データＤを記憶する記憶回路５３を含む画素回路１２が形成される。画素電極１４２は、能動素子層Ｐに重なるように形成されて階調データＤに応じた電位が供給される。液晶１４６は、画素電極１４２の電位に応じて駆動される。電源線４２および電源線４４は記憶回路５３に電源を供給する。電源線４２および電源線４４は、能動素子層Ｐと画素電極１４２との間に介在する部分を含む。電源線４２と電源線４４とは容量Ｃ1を形成する。 （もっと読む）