電気光学装置および電子機器
【課題】画素回路内の記憶回路の電源線における電位の変動の影響を低減する。
【解決手段】能動素子層Ｐには、階調データＤを記憶する記憶回路５３を含む画素回路１２が形成される。画素電極１４２は、能動素子層Ｐに重なるように形成されて階調データＤに応じた電位が供給される。液晶１４６は、画素電極１４２の電位に応じて駆動される。電源線４２および電源線４４は記憶回路５３に電源を供給する。電源線４２および電源線４４は、能動素子層Ｐと画素電極１４２との間に介在する部分を含む。電源線４２と電源線４４とは容量Ｃ1を形成する。
【解決手段】能動素子層Ｐには、階調データＤを記憶する記憶回路５３を含む画素回路１２が形成される。画素電極１４２は、能動素子層Ｐに重なるように形成されて階調データＤに応じた電位が供給される。液晶１４６は、画素電極１４２の電位に応じて駆動される。電源線４２および電源線４４は記憶回路５３に電源を供給する。電源線４２および電源線４４は、能動素子層Ｐと画素電極１４２との間に介在する部分を含む。電源線４２と電源線４４とは容量Ｃ1を形成する。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、液晶素子などの電気光学素子を利用した電気光学装置の構造に関する。
【背景技術】
【０００２】
能動素子を構成する能動素子層に複数の配線層と画素電極とを積層した電気光学装置（例えば特許文献１の液晶装置）が従来から提案されている。画素電極は、能動素子層や配線層を覆うように形成されて電気光学層（例えば液晶装置の液晶）に電圧を印加する。また、特許文献２には、記憶回路（ラッチ回路）を具備する画素回路が開示されている。記憶回路は、階調を指定する階調データを記憶する。画素回路は、記憶回路が記憶する階調データに応じた電位を画素電極に供給する。
【特許文献１】特開平８−３２８０３４号公報
【特許文献２】特開２００５−１８９２７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献２の画素回路のように記憶回路に電源が供給される構成のもとでは、複数の画素回路の記憶回路に対する階調データの書込時に電流が流れることで電源線の電位が瞬間的に変動するから、正確な階調データを記憶装置に安定的に書込および保持することは困難である。また、特許文献１のように能動素子層と電源線を含む配線層と画素電極とを積層した構成においては、電源線の電位の変動が能動素子層や画素電極の電位に影響するという問題もある。以上の事情に鑑みて、本発明は、画素回路内の記憶回路の電源線における電位の変動の影響を低減することを目的とする。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る電気光学装置は、階調データを記憶する記憶回路を含む画素回路が形成された能動素子層と、能動素子層に重なるように形成されて階調データに応じた電位が供給される画素電極と、画素電極の電位に応じて駆動される電気光学層（例えば液晶１４６）と、記憶回路に電源を供給する第１電源線および第２電源線とを具備し、第１電源線と第２電源線とは、能動素子層と画素電極との間に介在する部分を含み、第１電源線と第２電源線とは容量（例えば図２や図１０の容量Ｃ1）を形成する。以上の構成においては、画素回路（特に記憶回路）に電源を供給する第１電源線と第２電源線とが容量を形成するから、第１電源線や第２電源線における電位の変動が抑制される。したがって、第１電源線や第２電源線の電位の変動に起因した不具合（例えば画素回路の誤動作や画素電極の電位の変動）が抑制されるという利点がある。
【０００５】
ところで、画素回路に階調データを供給する信号線が形成された構成においては、信号線の電位（階調データのレベル）の変動に連動して、当該信号線に近接する要素の電位が変動するという問題が発生し得る。そこで、第１方向に延在する信号線を具備する電気光学装置において信号線の電位の影響を低減するという観点からすると、第１電源線が、信号線と同層から形成されて第１方向に延在する構成が好適である。以上の態様においては、第１電源線が信号線と同層から形成されて第１方向に延在するから、信号線での電位の変動が他の導電体に与える影響が低減されるという利点がある。
画素回路および画素電極の複数組を配列した構成に特に着目すると、第１方向に延在する複数の信号線と、相隣接する各信号線の間隙内にて第１方向に延在するように複数の信号線と同層から形成された複数の第１電源線とを形成した構成が好適である。以上の態様によれば、第１電源線が各信号線間のシールドとして機能するから、信号線間における電位の変動の影響が低減されるという利点がある。
なお、信号線の電位の変動が他の導電体に与える影響を低減するという効果は、信号線と第１電源線とを第１方向に平行に延在させることで実現される。したがって、信号線の電位の変動が他の導電体に与える影響を低減するという観点のみからすると、第１電源線と第２電源線とが容量を形成するという本発明の構成は省略され得る。
【０００６】
複数の第１電源線が第１方向に延在する電気光学装置においては、第１方向に交差する第２方向に延在する補助配線（例えば図７の補助配線３６）に複数の第１電源線を導通させた構成が好適である。以上の態様においては、各第１電源線における電位の変動が有効に抑制されるという利点がある。また、複数の第２電源線を具備する電気光学装置においては、各第２電源線を共通の補助配線に導通させた構成が好適である。
【０００７】
本発明の第１の態様（例えば第１実施形態）において、第１電源線と第２電源線とは同層から形成される。以上の態様においては、第１電源線と第２電源線とが別層から形成される場合と比較して電源線の形成の工程が簡素化されるという利点がある。
【０００８】
第１の態様の具体例において、第１電源線は、第２電源線側に突出する複数の第１突出部を含み、第２電源線は、複数の第１突出部の間隙内に位置する第２突出部を含む。すなわち、第１電源線および第２電源線の各々は、櫛歯状の形状に形成されて各々の櫛歯が相互に噛合うように配置される。以上の態様においては、例えば第１電源線および第２電源線の各々を単純な直線状とした場合と比較して、第１電源線の側端面と第２電源線の側端面とが対向する面積が増加するから、第１電源線と第２電源線とが形成する容量の容量値を充分に確保することが可能となる。
【０００９】
第１の態様の具体例において、画素電極は、第１電源線と第２電源線との間隙の領域に重なるように光反射性の導電体で形成される。以上の態様においては、第１電源線と第２電源線との間隙の領域が画素電極で遮光されるから、能動素子層に対する光照射が有効に防止されるという利点がある。
【００１０】
本発明の第２の態様において、第１電源線と第２電源線とは、別層から形成されて絶縁層を挟んで対向する。以上の態様においては、第１電源線と第２電源線とを同層から形成した構成と比較して、第１電源線と第２電源線とが対向する面積が増加する。したがって、第１電源線と第２電源線とが形成する容量の容量値を充分に確保することが可能となる。
【００１１】
本発明の好適な態様において、第２電源線は、信号線と画素電極との間に介在する部分を含む。以上の態様においては、第２電源線が信号線と画素電極との間に介在するから、信号線の電位の変動（階調データのレベルの変動）が画素電極に与える影響が低減されるという利点がある。
また、第１電源線が、信号線と能動素子層との間に介在する部分を含む態様によれば、信号線の電位の変動が能動素子層（画素電極）に与える影響が低減されるという利点がある。
【００１２】
本発明の好適な態様において、第１電源線および第２電源線や画素電極の寸法や位置は、画素回路内における第１電源線と第２電源線との容量の容量値が、第１電源線および第２電源線と画素電極とが形成する容量を上回るように選定される。例えば、第１の態様に係る電気光学装置において、第１電源線および第２電源線と同層から形成された中間導電体が画素回路と画素電極とを電気的に接続する場合、第１電源線と第２電源線との間隔は、第１電源線および第２電源線の各々と中間導電体（例えば図４の中間導電体６２）との間隔よりも小さい寸法に設定される。以上の構成においては、第１電源線と第２電源線との容量が充分に確保されるから、第１電源線や第２電源線の電位の変動を抑制するという効果は格別に顕著となる。
【００１３】
本発明に係る電気光学装置は各種の電子機器に利用される。電子機器の典型例は、電気光学装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）としても本発明の電気光学装置が適用される。
【発明を実施するための最良の形態】
【００１４】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置のブロック図である。電気光学装置１００は、電子機器に搭載されて画像を表示する表示装置として機能する。図１に示すように、電気光学装置１００は、画素回路１２および液晶素子１４の複数組が配列された素子部（表示領域）１０と、各画素回路１２を駆動する走査線駆動回路２２および信号線駆動回路２４と、素子部１０にて使用される電位（ＶDD，ＶSS）を生成する電源回路２６とを具備する。
【００１５】
素子部１０には、Ｘ方向に延在する複数の走査線３２と、Ｘ方向に交差するＹ方向に延在する複数の信号線３４とが形成される。複数の画素回路１２は、各走査線３２と各信号線３４との交差に配置されて行列状に配列する。図２に示すように、画素回路１２は、相補型のＭＯＳトランジスタで構成されて液晶素子１４を駆動する。液晶素子１４は、画素電極１４２と対向電極１４４との間に液晶１４６を介在させた容量であり、画素電極１４２と対向電極１４４との間の電圧に応じて液晶１４６の階調（透過率）が可変に設定される。
【００１６】
図１に示すように、素子部１０には、各信号線３４とともにＹ方向に延在する複数の電源線４２と複数の電源線（接地線）４４とが形成される。電源回路２６は、電源の高位側の電位ＶDDを生成して各電源線４２に供給し、電源の低位側の電位ＶSSを生成して各電源線４４に供給する。
【００１７】
走査線駆動回路２２は、１個のフィールド期間を区分した各サブフィールド期間にて複数の走査線３２の各々を順次に選択する。図２に示すように、図１の走査線３２は、走査線３２Aと走査線３２Bとで構成される。走査線３２Aには、走査線駆動回路２２による選択時にハイレベルとなる走査信号ＧAが供給され、走査線３２Bには、走査信号ＧAの論理レベルを反転した走査信号ＧBが供給される。
【００１８】
図１の信号線駆動回路２４は、走査線駆動回路２２による走査線３２の選択に同期してサブフィールド期間毎に各信号線３４に階調データＤを出力する。階調データＤは、液晶素子１４のオン／オフを指定する１ビットのデジタルデータである。液晶素子１４の階調は、１個のフィールド期間のうち当該液晶素子１４がオン状態に制御されたサブフィールド期間の時間長の総和に応じて可変に制御される。
【００１９】
図２に示すように、画素回路１２は、スイッチ５１とスイッチ５２と記憶回路５３と制御回路５４とを具備する。スイッチ５１およびスイッチ５２の各々は、Ｎチャネル型およびＰチャネル型のトランジスタを組合せたトランスファゲートである。スイッチ５１およびスイッチ５２は、走査信号ＧAおよび走査信号ＧBに応じて相補的に動作する。
【００２０】
記憶回路５３は、階調データＤを記憶する回路（ラッチ回路）であり、インバータ回路５３２とインバータ回路５３４とを巡回的に接続した構成である。インバータ回路５３２およびインバータ回路５３４の各々は、電源線４２と電源線４４との間に介在するＰチャネル型およびＮチャネル型のトランジスタで構成される。スイッチ５１は、信号線３４とインバータ回路５３２の入力端との間に介在し、スイッチ５２は、インバータ回路５３４の出力端とインバータ回路５３２の入力端との間に介在する。
【００２１】
以上の構成においては、走査線駆動回路２２による選択で走査信号ＧAがハイレベルに設定されると、スイッチ５１がオン状態に変化することで階調データＤが信号線３４から記憶回路５３に入力される。そして、走査信号ＧBがハイレベルに遷移すると、スイッチ５２がオン状態に変化する（インバータ回路５３２とインバータ回路５３４とのループが形成される）ことで、直前に信号線３４から供給されていた階調データＤが記憶回路５３に保持される。
【００２２】
制御回路５４は、記憶回路５３に保持された階調データＤに応じた電位（電位Ｖ1または電位Ｖ2）を液晶素子１４の画素電極１４２に印加する。図２に示すように、制御回路５４は、相補的に動作するスイッチ５４２とスイッチ５４４とで構成される。スイッチ５４２およびスイッチ５４４の各々は、Ｎチャネル型およびＰチャネル型のトランジスタを組合せたトランスファゲートである。信号線３４から記憶回路５３に供給および保持された階調データＤがハイレベルである場合、スイッチ５４４がオン状態に遷移することで画素電極１４２には電位Ｖ2（例えば液晶素子１４をオン状態に制御する電位）が供給される。一方、階調データＤがローレベルである場合、スイッチ５４２がオン状態に遷移することで画素電極１４２には電位Ｖ1（例えば液晶素子１４をオフ状態に制御する電位）が供給される。
【００２３】
図３は、電気光学装置１００の断面図である。図３に示すように、電気光学装置１００は、相互に間隔をあけて対向する第１基板９１および第２基板９２を具備する。液晶１４６は、第１基板９１と第２基板９２との間隙に封止される。図４は、第１基板９１のうち第２基板９２との対向面の要素を図示した平面図である。図４におけるIII−III線の断面図が図３に対応する。
【００２４】
図３および図４に示すように、第１基板９１のうち第２基板９２との対向面の面上には、複数の画素電極１４２が行列状に配列する。図４においては画素電極１４２の外形が便宜的に破線で図示されている。各画素電極１４２は、矩形状に成形された光反射性の導電膜である。一方、第２基板９２のうち第１基板９１との対向面には、図３に示すように、光透過性の対向電極１４４が全面にわたって形成される。第１基板９１上の各画素電極１４２と第２基板９２上の対向電極１４４と両者間の液晶１４６とで液晶素子１４が構成される。
【００２５】
以上の構成においては、第２基板９２側（観察側）からの入射光は、第２基板９２と液晶１４６とを透過したうえで画素電極１４２の表面で反射し、液晶１４６と第２基板９２とを透過して観察側に出射する。すなわち、本形態の電気光学装置１００は、反射型の液晶装置である。なお、図３や図４においては、配向膜や着色層や遮光層の図示を省略した。
【００２６】
第１基板９１は、単結晶のシリコンで形成された板材である。図３に示すように、第１基板９１のうち第２基板９２との対向面には能動素子層Ｐが形成される。能動素子層Ｐは、画素回路１２の各要素（スイッチ５１，スイッチ５２，記憶回路５３，制御回路５４）のトランジスタを第１基板９１とともに構成する部分である。図４においては、画素回路１２が形成される領域Ａが鎖線で図示されている。
【００２７】
能動素子層Ｐを被覆する絶縁層Ｌ1の表面には配線層Ｗ1が形成される。配線層Ｗ1は、例えばポリシリコンなどの導電体で形成されて走査線３２Aや走査線３２Bを含む。走査線３２Aおよび走査線３２Bは、絶縁層Ｌ1を貫通する導通孔を介して画素回路１２（能動素子層Ｐ）に接続される。
【００２８】
配線層Ｗ1を被覆する絶縁層Ｌ2の表面には配線層Ｗ2が形成される。配線層Ｗ2は、遮光性（例えば光反射性）の導電体で形成されて電源線４２と電源線４４と信号線３４と中間導電体６２とを含む。すなわち、電源線４２と電源線４４と信号線３４と中間導電体６２とは、単一の導電膜を選択的に除去することで共通の工程にて一括的に形成（以下では「同層から形成」という）される。配線層Ｗ2の各要素は、絶縁層Ｌ2に形成された導通孔を介して画素回路１２（能動素子層Ｐ）に接続される。
【００２９】
図４に示すように、複数の信号線３４は、Ｘ方向に間隔をあけて並置されてＹ方向に延在する。複数の電源線４２および複数の電源線４４は、信号線３４とともにＹ方向に延在する。さらに詳述すると、画素回路１２の１列分に対応する電源線４２および電源線４４は、Ｘ方向に相隣接する各信号線３４の間隙内に形成されてＹ方向に延在する。中間導電体６２は、電源線４２と電源線４４との間隙に形成された島状の部分である。図４に示すように、各信号線３４の間隙に位置する帯状の領域の殆どの部分は、電源線４２および電源線４４と中間導電体６２とで被覆される。
【００３０】
電源線４２は、Ｙ方向に延在する直線状の部分から電源線４４に向けてＸ方向に突出する複数の突出部４２２を含む形状（櫛歯状）に形成される。同様に、電源線４４は、Ｙ方向に延在する直線状の部分から電源線４２に向けてＸ方向に延在する複数の突出部４４２を含む。各突出部４４２は各突出部４２２の間隙内に位置する。すなわち、電源線４２と電源線４４とは、双方の複数の突出部（櫛歯）が噛合うように形成される。以上のように電源線４２と電源線４４とは近接するから、図２に示すように電源線４２と電源線４４とは容量Ｃ1を形成（容量結合）する。
【００３１】
図３に示すように、複数の画素電極１４２は、配線層Ｗ2を被覆する絶縁層Ｌ3の表面に相互に間隔をあけて形成される。各画素電極１４２は、絶縁層Ｌ3に形成された導通孔を介して中間導電体６２に電気的に接続される。すなわち、画素電極１４２と画素回路１２（能動素子層Ｐ）とは、中間導電体６２を介して電気的に接続される。図４のように第１基板９１の表面に垂直な方向からみると、画素電極１４２は、画素回路１２が形成された領域Ａを完全に被覆する（すなわち、画素回路１２の全周縁が領域Ａの外側に位置する）。したがって、画素電極１４２は、図４に示すように、配線層Ｗ2の各要素の間隙（電源線４２と電源線４４との間隙，電源線４２または電源線４４と中間導電体６２との間隙，電源線４２または電源線４４と信号線３４との間隙）のうち領域Ａ内の部分を被覆する。
【００３２】
電源線４２および電源線４４や画素電極１４２および中間導電体６２の寸法や位置は、電源線４２と電源線４４とで画素回路１２内に形成される容量Ｃ1の容量値が、電源線４２および電源線４４と画素電極１４２（中間導電体６２）とで形成される容量を上回るように選定される。例えば、図４に示すように、電源線４２と電源線４４との間隔（最小値）ｄ1は、電源線４２または電源線４４と中間導電体６２との間隔（最小値）ｄ2を下回る。
【００３３】
図２を参照して説明したように、階調データＤの書込は１行分の複数の画素回路１２について並列に実行される。階調データＤの書込時に記憶回路５３（インバータ回路５３２およびインバータ回路５３４）には電源線４２から電源線４４にわたる貫通電流が流れるから、電源線４２や電源線４４には電位の瞬間的な変動（ノイズ）が発生する場合がある。本形態においては、相近接して形成された電源線４２と電源線４４との間に容量Ｃ1が付随するから、階調データＤの書込時に記憶回路５３に貫通電流が発生した場合であっても、電源線４２や電源線４４における電位の変動は抑制（平滑化）される。したがって、各画素回路１２に保持された階調データＤが電源線４２や電源線４４のノイズの影響で変化（破損）するといった問題が解消される。すなわち、各画素回路１２の記憶回路５３に対して階調データＤを安定的に書込むことが可能である。また、電源線４２や電源線４４における電位の変動が画素電極１４２や能動素子層Ｐ（画素回路１２の各トランジスタ）位に与える影響が低減されるから、画素回路１２や液晶素子１４の誤動作が防止されるという利点もある。
【００３４】
さらに、本形態においては、各突出部４２２が各突出部４４２の間隙内に位置するように電源線４２および電源線４４が形成されるから、単純な直線状の電源線４２および電源線４４が相隣接するだけの構成と比較して、電源線４２の側端面と電源線４４の側端面とが対向する面積（したがって、電源線４２と電源線４４との間の容量Ｃ1）が充分に確保される。したがって、電源線４２や電源線４４の電位の変動を抑制するという効果は格別に顕著である。
【００３５】
なお、液晶１４６を透過した第２基板９２側からの入射光が能動素子層Ｐに到達すると、能動素子層Ｐのトランジスタに光電流が発生して画素回路１２の誤動作の原因となる。本形態においては、画素回路１２が形成された領域Ａを被覆するように遮光性の電源線４２や電源線４４（さらには信号線３４や中間導電体６２）が形成されるから、能動素子層Ｐに対する光照射（ひいては画素回路１２の誤動作）が有効に防止される。なお、配線層Ｗ2の各要素の間隙は第２基板９２側からの入射光の経路となり得るが、画素回路１２の領域Ａ内においては配線層Ｗ2の各要素の間隙の領域が画素電極１４２で覆われる。したがって、能動素子層Ｐに対する光照射を有効に遮断できる（ひいては画素回路１２の誤動作を防止できる）という利点がある。
【００３６】
また、相隣接する各信号線３４の間隙内に電源線４２や電源線４４が形成される。すなわち、各信号線３４間は、電源線４２および電源線４４でシールドされる。したがって、相隣接する２本の信号線３４の一方における電位の変動（階調データＤの変化）が他方の電位に与える影響は、各信号線３４の間隙に導電体が存在しない構成と比較して抑制される。したがって、以上の観点からしても、各画素回路１２の記憶回路５３に対して階調データＤを安定的に書込むという効果は有効に実現される。また、電源線４２と電源線４４と信号線３４とが同層から形成されるので、各々が別層から形成される構成と比較して、電気光学装置１００の製造の工程が簡素化されるという利点もある。
【００３７】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と同等である要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。図５は、電気光学装置１００の断面図であり、図６は、第１基板９１のうち第２基板９２との対向面の要素の平面図である。図６におけるＶ−Ｖ線の断面図が図５に相当する。
【００３８】
図５に示すように、配線層Ｗ1を被覆する絶縁層Ｌ2の面上には、配線層Ｗ2が遮光性の導電体で形成される。図５および図６に示すように、配線層Ｗ2は、画素回路１２の列毎に形成された信号線３４および電源線４２と、画素回路１２毎に形成された中間導電体６４および中間導電体６６とを含む。
【００３９】
各電源線４２は、相隣接する各信号線３４の間隙内にてＹ方向に延在するように帯状に形成される。図６に示すように、電源線４２には開口部Ｏ1および開口部Ｏ2が各画素回路１２の領域Ａ内に形成される。中間導電体６４は開口部Ｏ1の内側に形成され、中間導電体６６は開口部Ｏ2の内側に形成される。中間導電体６４および中間導電体６６の各々は、絶縁層Ｌ2および絶縁層Ｌ1を貫通する導通孔を介して画素回路１２（能動素子層Ｐ）に導通する。
【００４０】
図５に示すように、配線層Ｗ2を覆う絶縁層Ｌ3の面上には配線層Ｗ3が形成される。なお、図６においては配線層Ｗ3の図示が省略されている。配線層Ｗ3は、遮光性の導電体で形成されて電源線４４と中間導電体６８とを含む。すなわち、電源線４２と電源線４４とを同層から形成した第１実施形態に対し、本形態においては電源線４２と電源線４４とが別層から形成される。
【００４１】
電源線４４は、素子部１０内の複数の画素回路１２（好適には総ての画素回路１２）にわたって連続する導電膜である。図５に示すように、電源線４２と電源線４４とは絶縁層Ｌ3を挟んで対向する。したがって、電源線４２と電源線４４とは、絶縁層Ｌ3を誘電体として図２の容量Ｃ1を形成（容量結合）する。
【００４２】
電源線４４は、絶縁層Ｌ3に形成された導通孔を介して配線層Ｗ2の中間導電体６４（図６）に導通する。したがって、電源線４４は、中間導電体６４を介して画素回路１２（能動素子層Ｐ）に電気的に接続される。また、図５に示すように、電源線４４には、電源線４２の開口部Ｏ2に重なるように開口部Ｏ3が形成される。中間導電体６８は開口部Ｏ3の内側に形成される。図５および図６に示すように、中間導電体６８は、絶縁層Ｌ3に形成された導通孔を介して中間導電体６６に導通する。
【００４３】
配線層Ｗ3を被覆する絶縁層Ｌ4の面上に複数の画素電極１４２が形成される。図５に示すように、画素電極１４２は、絶縁層Ｌ4を貫通する導通孔を介して中間導電体６８に導通する。すなわち、画素電極１４２は、配線層Ｗ3の中間導電体６８と配線層Ｗ2の中間導電体６６とを介して画素回路１２（能動素子層Ｐ）に導通する。図５に示すように、各画素電極１４２と信号線３４との間には電源線４４が介在する。したがって、信号線３４における電位の変動が画素電極１４２の電位に与える影響を低減する（すなわち電源線４４をシールドとして機能させる）ことが可能である。
【００４４】
電源線４２および電源線４４や画素電極１４２や各中間導電体（６４，６６，６８）の寸法や位置は、電源線４２と電源線４４とで画素回路１２内に形成される容量Ｃ1の容量値が、電源線４２や電源線４４と画素電極１４２（中間導電体６６）とで形成される容量を上回るように選定される。例えば、図６に示すように、電源線４２と中間導電体６４との間隔ｄ3は、電源線４２と中間導電体６６との間隔ｄ4や電源線４４と中間導電体６８との間隔ｄ4を下回る。また、図５に示すように、電源線４２と電源線４４との間隔ｔ1は、電源線４４と画素電極１４２との間隔ｔ2を下回る。
【００４５】
以上の形態においても第１実施形態と同様の効果が実現される。例えば、電源線４２と電源線４４との間に容量Ｃ1が形成されるから、第１実施形態と同様に、記憶回路５３に対して安定的に階調データＤが書込および保持され、電源線４２や電源線４４の電位に連動した画素電極１４２および能動素子層Ｐの電位の変動が抑制される。さらに、各信号線３４の間隙内に電源線４２が形成されるから、各信号線３４の電位の変化が他の信号線３４に与える影響が低減される。また、遮光性の電源線４４が能動素子層Ｐを被覆するから、能動素子層Ｐに対する光照射（ひいては画素回路１２の誤動作）が有効に防止される。本形態においては特に電源線４４が基板の全面にわたって連続するから、能動素子層Ｐに対する光照射を低減するという効果は、第１実施形態と比較して格別に顕著である。
【００４６】
＜Ｃ：第３実施形態＞
図７は、本発明の第３実施形態に係る電気光学装置１００の平面図（図４に対応する平面図）である。本形態の電気光学装置１００は、画素回路１２の行毎に形成された複数の補助配線３６を第１実施形態に追加した構成である。図７に示すように、各補助配線３６は、例えば走査線３２（走査線３２A，走査線３２B）と同層から形成されてＸ方向に延在する。すなわち、第１基板９１の表面に垂直な方向からみると、各補助配線３６は、Ｙ方向に延在する電源線４２や電源線４４に交差する。各電源線４２は、絶縁層Ｌ2を貫通する導通孔を介して補助配線３６に電気的に接続される。すなわち、複数の電源線４２は、補助配線３６を介して相互に導通する。
【００４７】
以上の形態においては、複数の電源線４２が素子部１０内で補助配線３６を介して相互に導通するから、各電源線４２が導通しない構成と比較して、各電源線４２における電位の変動が抑制されるという利点がある。なお、図７においては各電源線４２を補助配線３６で導通させた構成を例示したが、この構成に代えて、またはこの構成とともに、複数の電源線４４を補助配線３６に導通させた構成も採用される。また、第２実施形態の複数の電源線４２を補助配線３６に導通させた構成も好適である。
【００４８】
＜Ｄ：変形例＞
以上の各形態は様々に変形される。各形態に対する変形の具体的な態様を以下に例示する。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。
【００４９】
（１）変形例１
以上の各形態においては信号線３４と電源線４２とを同層から形成したが、信号線３４と電源線４２とを別層から形成した構成も好適である。例えば、図８に示すように、絶縁層Ｌ2の表面に電源線４２を形成し、電源線４２を覆う絶縁層ＬAの表面に信号線３４を形成した構成も好適である。図８の構成においては、各信号線３４と画素回路１２（能動素子層Ｐ）との間に電源線４２が介在するから、信号線３４における電位の変動が能動素子層Ｐの電位に与える影響（例えば画素回路１２の誤動作）を防止することが可能である。また、図９に示すように、信号線３４と能動素子層Ｐとの間に電源線４２が介在する図８の構成と、信号線３４と画素電極１４２との間に電源線４４が介在する第２実施形態（図６）の構成とを組合わせれば、画素電極１４２および能動素子層Ｐの双方に対する信号線３４の電位の変動の影響が低減されるという利点がある。
【００５０】
（２）変形例２
画素回路１２の構成は適宜に変更される。例えば、図１０の画素回路１２は、図２の画素回路１２の制御回路５４を省略した構成である。すなわち、記憶回路５３におけるインバータ回路５３２の出力端に液晶素子１４の画素電極１４２が接続される。もっとも、以上の各形態においては、電源線４２および電源線４４の電位の変動が抑制されるから、電源線４２および電源線４４から電源の供給を受けて動作する回路（典型的には図２や図１０の記憶回路５３）を含む画素回路１２が配列された電気光学装置１００に本発明は格別に好適である。
【００５１】
（３）変形例３
電源線４２および電源線４４に供給される電位の高低は変更される。例えば、電源線４２に低位側の電位ＶSSが供給されるとともに電源線４４に高位側の電位ＶDDが供給される構成も好適である。
【００５２】
（４）変形例４
本発明の電気光学層は液晶１４６に限定されない。例えば、正負の一方に帯電した黒色粒子と正負の他方に帯電した白色粒子とを分散媒とともに封止した複数のマイクロカプセル（電気泳動素子）を電気光学層として利用した電気泳動装置にも本発明は適用される。マイクロカプセルの駆動には図２や図１０の画素回路１２が利用される。液晶素子１４やマイクロカプセル（電気泳動素子）のように、画素電極１４２の電位に応じて光学的な特性（階調や輝度）が変化する要素が、本発明の電気光学層として好適に利用される。
【００５３】
＜Ｅ：応用例＞
次に、以上の各形態に係る電気光学装置１００を利用した電子機器について説明する。図１１は、電気光学装置１００を利用した投射型表示装置（プロジェクタ）の構成を示す模式図である。図１１に示すように、投射型表示装置８０は、３個の電気光学装置１００（１００R，１００G，１００B）を具備する。電気光学装置１００Rは赤色光ｒの変調に利用され、電気光学装置１００Gは緑色光ｇの変調に利用され、電気光学装置１００Bは青色光ｂの変調に利用される。
【００５４】
ミラー８２で反射された光源８１からの出射光（白色光）は、ダイクロイックミラー８３およびダイクロイックミラー８４で赤色光ｒと緑色光ｇと青色光ｂとに分離される。赤色光ｒは、ミラー８６にて反射したうえで偏光ビームスプリッタ８５Rから電気光学装置１００Rに入射する。緑色光ｇは偏光ビームスプリッタ８５Gから電気光学装置１００Gに入射し、青色光ｂは偏光ビームスプリッタ８５Bから電気光学装置１００Bに入射する。各電気光学装置１００（１００R，１００G，１００B）からの出射光（画素電極１４２での反射光）は、ダイクロイックプリズム８７による合成後に投射レンズ８８を通過してスクリーン８９に投射される。したがって、スクリーン８９にはカラー画像が表示される。
【００５５】
なお、本発明の電気光学装置が適用される電子機器としては、図１１に例示した投射型表示装置のほか、パーソナルコンピュータ、携帯電話機、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施形態に係る電気光学装置のブロック図である。
【図２】画素回路の回路図である。
【図３】電気光学装置の断面図である。
【図４】第１基板の面上の要素の平面図である。
【図５】本発明の第２実施形態に係る電気光学装置の断面図である。
【図６】第１基板の面上の要素の平面図である。
【図７】第３実施形態に係る電気光学装置における第１基板の面上の要素の平面図である。
【図８】変形例における電源線と信号線との関係を示す断面図である。
【図９】変形例における電源線と信号線との関係を示す断面図である。
【図１０】変形例に係る画素回路の回路図である。
【図１１】電子機器（投射型表示装置）の模式図である。
【符号の説明】
【００５７】
１００……電気光学装置、１０……素子部、１２……画素回路、１４……液晶素子、２２……走査線駆動回路、２４……信号線駆動回路、２６……電源回路、３２，３２A，３２B……走査線、３４……信号線、４２，４４……電源線、５３……記憶回路、５４……制御回路、６２，６４，６６，６８……中間導電体、Ｐ……能動素子層、Ｌ1，Ｌ2，Ｌ3……絶縁層、Ｗ1，Ｗ2，Ｗ3，Ｗ4……配線層、１４２……画素電極、１４４……対向電極、１４６……液晶。
【技術分野】
【０００１】
本発明は、液晶素子などの電気光学素子を利用した電気光学装置の構造に関する。
【背景技術】
【０００２】
能動素子を構成する能動素子層に複数の配線層と画素電極とを積層した電気光学装置（例えば特許文献１の液晶装置）が従来から提案されている。画素電極は、能動素子層や配線層を覆うように形成されて電気光学層（例えば液晶装置の液晶）に電圧を印加する。また、特許文献２には、記憶回路（ラッチ回路）を具備する画素回路が開示されている。記憶回路は、階調を指定する階調データを記憶する。画素回路は、記憶回路が記憶する階調データに応じた電位を画素電極に供給する。
【特許文献１】特開平８−３２８０３４号公報
【特許文献２】特開２００５−１８９２７４号公報
【発明の開示】
【発明が解決しようとする課題】
【０００３】
特許文献２の画素回路のように記憶回路に電源が供給される構成のもとでは、複数の画素回路の記憶回路に対する階調データの書込時に電流が流れることで電源線の電位が瞬間的に変動するから、正確な階調データを記憶装置に安定的に書込および保持することは困難である。また、特許文献１のように能動素子層と電源線を含む配線層と画素電極とを積層した構成においては、電源線の電位の変動が能動素子層や画素電極の電位に影響するという問題もある。以上の事情に鑑みて、本発明は、画素回路内の記憶回路の電源線における電位の変動の影響を低減することを目的とする。
【課題を解決するための手段】
【０００４】
以上の課題を解決するために、本発明に係る電気光学装置は、階調データを記憶する記憶回路を含む画素回路が形成された能動素子層と、能動素子層に重なるように形成されて階調データに応じた電位が供給される画素電極と、画素電極の電位に応じて駆動される電気光学層（例えば液晶１４６）と、記憶回路に電源を供給する第１電源線および第２電源線とを具備し、第１電源線と第２電源線とは、能動素子層と画素電極との間に介在する部分を含み、第１電源線と第２電源線とは容量（例えば図２や図１０の容量Ｃ1）を形成する。以上の構成においては、画素回路（特に記憶回路）に電源を供給する第１電源線と第２電源線とが容量を形成するから、第１電源線や第２電源線における電位の変動が抑制される。したがって、第１電源線や第２電源線の電位の変動に起因した不具合（例えば画素回路の誤動作や画素電極の電位の変動）が抑制されるという利点がある。
【０００５】
ところで、画素回路に階調データを供給する信号線が形成された構成においては、信号線の電位（階調データのレベル）の変動に連動して、当該信号線に近接する要素の電位が変動するという問題が発生し得る。そこで、第１方向に延在する信号線を具備する電気光学装置において信号線の電位の影響を低減するという観点からすると、第１電源線が、信号線と同層から形成されて第１方向に延在する構成が好適である。以上の態様においては、第１電源線が信号線と同層から形成されて第１方向に延在するから、信号線での電位の変動が他の導電体に与える影響が低減されるという利点がある。
画素回路および画素電極の複数組を配列した構成に特に着目すると、第１方向に延在する複数の信号線と、相隣接する各信号線の間隙内にて第１方向に延在するように複数の信号線と同層から形成された複数の第１電源線とを形成した構成が好適である。以上の態様によれば、第１電源線が各信号線間のシールドとして機能するから、信号線間における電位の変動の影響が低減されるという利点がある。
なお、信号線の電位の変動が他の導電体に与える影響を低減するという効果は、信号線と第１電源線とを第１方向に平行に延在させることで実現される。したがって、信号線の電位の変動が他の導電体に与える影響を低減するという観点のみからすると、第１電源線と第２電源線とが容量を形成するという本発明の構成は省略され得る。
【０００６】
複数の第１電源線が第１方向に延在する電気光学装置においては、第１方向に交差する第２方向に延在する補助配線（例えば図７の補助配線３６）に複数の第１電源線を導通させた構成が好適である。以上の態様においては、各第１電源線における電位の変動が有効に抑制されるという利点がある。また、複数の第２電源線を具備する電気光学装置においては、各第２電源線を共通の補助配線に導通させた構成が好適である。
【０００７】
本発明の第１の態様（例えば第１実施形態）において、第１電源線と第２電源線とは同層から形成される。以上の態様においては、第１電源線と第２電源線とが別層から形成される場合と比較して電源線の形成の工程が簡素化されるという利点がある。
【０００８】
第１の態様の具体例において、第１電源線は、第２電源線側に突出する複数の第１突出部を含み、第２電源線は、複数の第１突出部の間隙内に位置する第２突出部を含む。すなわち、第１電源線および第２電源線の各々は、櫛歯状の形状に形成されて各々の櫛歯が相互に噛合うように配置される。以上の態様においては、例えば第１電源線および第２電源線の各々を単純な直線状とした場合と比較して、第１電源線の側端面と第２電源線の側端面とが対向する面積が増加するから、第１電源線と第２電源線とが形成する容量の容量値を充分に確保することが可能となる。
【０００９】
第１の態様の具体例において、画素電極は、第１電源線と第２電源線との間隙の領域に重なるように光反射性の導電体で形成される。以上の態様においては、第１電源線と第２電源線との間隙の領域が画素電極で遮光されるから、能動素子層に対する光照射が有効に防止されるという利点がある。
【００１０】
本発明の第２の態様において、第１電源線と第２電源線とは、別層から形成されて絶縁層を挟んで対向する。以上の態様においては、第１電源線と第２電源線とを同層から形成した構成と比較して、第１電源線と第２電源線とが対向する面積が増加する。したがって、第１電源線と第２電源線とが形成する容量の容量値を充分に確保することが可能となる。
【００１１】
本発明の好適な態様において、第２電源線は、信号線と画素電極との間に介在する部分を含む。以上の態様においては、第２電源線が信号線と画素電極との間に介在するから、信号線の電位の変動（階調データのレベルの変動）が画素電極に与える影響が低減されるという利点がある。
また、第１電源線が、信号線と能動素子層との間に介在する部分を含む態様によれば、信号線の電位の変動が能動素子層（画素電極）に与える影響が低減されるという利点がある。
【００１２】
本発明の好適な態様において、第１電源線および第２電源線や画素電極の寸法や位置は、画素回路内における第１電源線と第２電源線との容量の容量値が、第１電源線および第２電源線と画素電極とが形成する容量を上回るように選定される。例えば、第１の態様に係る電気光学装置において、第１電源線および第２電源線と同層から形成された中間導電体が画素回路と画素電極とを電気的に接続する場合、第１電源線と第２電源線との間隔は、第１電源線および第２電源線の各々と中間導電体（例えば図４の中間導電体６２）との間隔よりも小さい寸法に設定される。以上の構成においては、第１電源線と第２電源線との容量が充分に確保されるから、第１電源線や第２電源線の電位の変動を抑制するという効果は格別に顕著となる。
【００１３】
本発明に係る電気光学装置は各種の電子機器に利用される。電子機器の典型例は、電気光学装置を表示装置として利用した機器である。本発明に係る電子機器としてはパーソナルコンピュータや携帯電話機が例示される。もっとも、本発明に係る電気光学装置の用途は画像の表示に限定されない。例えば、光線の照射によって感光体ドラムなどの像担持体に潜像を形成するための露光装置（露光ヘッド）としても本発明の電気光学装置が適用される。
【発明を実施するための最良の形態】
【００１４】
＜Ａ：第１実施形態＞
図１は、本発明の第１実施形態に係る電気光学装置のブロック図である。電気光学装置１００は、電子機器に搭載されて画像を表示する表示装置として機能する。図１に示すように、電気光学装置１００は、画素回路１２および液晶素子１４の複数組が配列された素子部（表示領域）１０と、各画素回路１２を駆動する走査線駆動回路２２および信号線駆動回路２４と、素子部１０にて使用される電位（ＶDD，ＶSS）を生成する電源回路２６とを具備する。
【００１５】
素子部１０には、Ｘ方向に延在する複数の走査線３２と、Ｘ方向に交差するＹ方向に延在する複数の信号線３４とが形成される。複数の画素回路１２は、各走査線３２と各信号線３４との交差に配置されて行列状に配列する。図２に示すように、画素回路１２は、相補型のＭＯＳトランジスタで構成されて液晶素子１４を駆動する。液晶素子１４は、画素電極１４２と対向電極１４４との間に液晶１４６を介在させた容量であり、画素電極１４２と対向電極１４４との間の電圧に応じて液晶１４６の階調（透過率）が可変に設定される。
【００１６】
図１に示すように、素子部１０には、各信号線３４とともにＹ方向に延在する複数の電源線４２と複数の電源線（接地線）４４とが形成される。電源回路２６は、電源の高位側の電位ＶDDを生成して各電源線４２に供給し、電源の低位側の電位ＶSSを生成して各電源線４４に供給する。
【００１７】
走査線駆動回路２２は、１個のフィールド期間を区分した各サブフィールド期間にて複数の走査線３２の各々を順次に選択する。図２に示すように、図１の走査線３２は、走査線３２Aと走査線３２Bとで構成される。走査線３２Aには、走査線駆動回路２２による選択時にハイレベルとなる走査信号ＧAが供給され、走査線３２Bには、走査信号ＧAの論理レベルを反転した走査信号ＧBが供給される。
【００１８】
図１の信号線駆動回路２４は、走査線駆動回路２２による走査線３２の選択に同期してサブフィールド期間毎に各信号線３４に階調データＤを出力する。階調データＤは、液晶素子１４のオン／オフを指定する１ビットのデジタルデータである。液晶素子１４の階調は、１個のフィールド期間のうち当該液晶素子１４がオン状態に制御されたサブフィールド期間の時間長の総和に応じて可変に制御される。
【００１９】
図２に示すように、画素回路１２は、スイッチ５１とスイッチ５２と記憶回路５３と制御回路５４とを具備する。スイッチ５１およびスイッチ５２の各々は、Ｎチャネル型およびＰチャネル型のトランジスタを組合せたトランスファゲートである。スイッチ５１およびスイッチ５２は、走査信号ＧAおよび走査信号ＧBに応じて相補的に動作する。
【００２０】
記憶回路５３は、階調データＤを記憶する回路（ラッチ回路）であり、インバータ回路５３２とインバータ回路５３４とを巡回的に接続した構成である。インバータ回路５３２およびインバータ回路５３４の各々は、電源線４２と電源線４４との間に介在するＰチャネル型およびＮチャネル型のトランジスタで構成される。スイッチ５１は、信号線３４とインバータ回路５３２の入力端との間に介在し、スイッチ５２は、インバータ回路５３４の出力端とインバータ回路５３２の入力端との間に介在する。
【００２１】
以上の構成においては、走査線駆動回路２２による選択で走査信号ＧAがハイレベルに設定されると、スイッチ５１がオン状態に変化することで階調データＤが信号線３４から記憶回路５３に入力される。そして、走査信号ＧBがハイレベルに遷移すると、スイッチ５２がオン状態に変化する（インバータ回路５３２とインバータ回路５３４とのループが形成される）ことで、直前に信号線３４から供給されていた階調データＤが記憶回路５３に保持される。
【００２２】
制御回路５４は、記憶回路５３に保持された階調データＤに応じた電位（電位Ｖ1または電位Ｖ2）を液晶素子１４の画素電極１４２に印加する。図２に示すように、制御回路５４は、相補的に動作するスイッチ５４２とスイッチ５４４とで構成される。スイッチ５４２およびスイッチ５４４の各々は、Ｎチャネル型およびＰチャネル型のトランジスタを組合せたトランスファゲートである。信号線３４から記憶回路５３に供給および保持された階調データＤがハイレベルである場合、スイッチ５４４がオン状態に遷移することで画素電極１４２には電位Ｖ2（例えば液晶素子１４をオン状態に制御する電位）が供給される。一方、階調データＤがローレベルである場合、スイッチ５４２がオン状態に遷移することで画素電極１４２には電位Ｖ1（例えば液晶素子１４をオフ状態に制御する電位）が供給される。
【００２３】
図３は、電気光学装置１００の断面図である。図３に示すように、電気光学装置１００は、相互に間隔をあけて対向する第１基板９１および第２基板９２を具備する。液晶１４６は、第１基板９１と第２基板９２との間隙に封止される。図４は、第１基板９１のうち第２基板９２との対向面の要素を図示した平面図である。図４におけるIII−III線の断面図が図３に対応する。
【００２４】
図３および図４に示すように、第１基板９１のうち第２基板９２との対向面の面上には、複数の画素電極１４２が行列状に配列する。図４においては画素電極１４２の外形が便宜的に破線で図示されている。各画素電極１４２は、矩形状に成形された光反射性の導電膜である。一方、第２基板９２のうち第１基板９１との対向面には、図３に示すように、光透過性の対向電極１４４が全面にわたって形成される。第１基板９１上の各画素電極１４２と第２基板９２上の対向電極１４４と両者間の液晶１４６とで液晶素子１４が構成される。
【００２５】
以上の構成においては、第２基板９２側（観察側）からの入射光は、第２基板９２と液晶１４６とを透過したうえで画素電極１４２の表面で反射し、液晶１４６と第２基板９２とを透過して観察側に出射する。すなわち、本形態の電気光学装置１００は、反射型の液晶装置である。なお、図３や図４においては、配向膜や着色層や遮光層の図示を省略した。
【００２６】
第１基板９１は、単結晶のシリコンで形成された板材である。図３に示すように、第１基板９１のうち第２基板９２との対向面には能動素子層Ｐが形成される。能動素子層Ｐは、画素回路１２の各要素（スイッチ５１，スイッチ５２，記憶回路５３，制御回路５４）のトランジスタを第１基板９１とともに構成する部分である。図４においては、画素回路１２が形成される領域Ａが鎖線で図示されている。
【００２７】
能動素子層Ｐを被覆する絶縁層Ｌ1の表面には配線層Ｗ1が形成される。配線層Ｗ1は、例えばポリシリコンなどの導電体で形成されて走査線３２Aや走査線３２Bを含む。走査線３２Aおよび走査線３２Bは、絶縁層Ｌ1を貫通する導通孔を介して画素回路１２（能動素子層Ｐ）に接続される。
【００２８】
配線層Ｗ1を被覆する絶縁層Ｌ2の表面には配線層Ｗ2が形成される。配線層Ｗ2は、遮光性（例えば光反射性）の導電体で形成されて電源線４２と電源線４４と信号線３４と中間導電体６２とを含む。すなわち、電源線４２と電源線４４と信号線３４と中間導電体６２とは、単一の導電膜を選択的に除去することで共通の工程にて一括的に形成（以下では「同層から形成」という）される。配線層Ｗ2の各要素は、絶縁層Ｌ2に形成された導通孔を介して画素回路１２（能動素子層Ｐ）に接続される。
【００２９】
図４に示すように、複数の信号線３４は、Ｘ方向に間隔をあけて並置されてＹ方向に延在する。複数の電源線４２および複数の電源線４４は、信号線３４とともにＹ方向に延在する。さらに詳述すると、画素回路１２の１列分に対応する電源線４２および電源線４４は、Ｘ方向に相隣接する各信号線３４の間隙内に形成されてＹ方向に延在する。中間導電体６２は、電源線４２と電源線４４との間隙に形成された島状の部分である。図４に示すように、各信号線３４の間隙に位置する帯状の領域の殆どの部分は、電源線４２および電源線４４と中間導電体６２とで被覆される。
【００３０】
電源線４２は、Ｙ方向に延在する直線状の部分から電源線４４に向けてＸ方向に突出する複数の突出部４２２を含む形状（櫛歯状）に形成される。同様に、電源線４４は、Ｙ方向に延在する直線状の部分から電源線４２に向けてＸ方向に延在する複数の突出部４４２を含む。各突出部４４２は各突出部４２２の間隙内に位置する。すなわち、電源線４２と電源線４４とは、双方の複数の突出部（櫛歯）が噛合うように形成される。以上のように電源線４２と電源線４４とは近接するから、図２に示すように電源線４２と電源線４４とは容量Ｃ1を形成（容量結合）する。
【００３１】
図３に示すように、複数の画素電極１４２は、配線層Ｗ2を被覆する絶縁層Ｌ3の表面に相互に間隔をあけて形成される。各画素電極１４２は、絶縁層Ｌ3に形成された導通孔を介して中間導電体６２に電気的に接続される。すなわち、画素電極１４２と画素回路１２（能動素子層Ｐ）とは、中間導電体６２を介して電気的に接続される。図４のように第１基板９１の表面に垂直な方向からみると、画素電極１４２は、画素回路１２が形成された領域Ａを完全に被覆する（すなわち、画素回路１２の全周縁が領域Ａの外側に位置する）。したがって、画素電極１４２は、図４に示すように、配線層Ｗ2の各要素の間隙（電源線４２と電源線４４との間隙，電源線４２または電源線４４と中間導電体６２との間隙，電源線４２または電源線４４と信号線３４との間隙）のうち領域Ａ内の部分を被覆する。
【００３２】
電源線４２および電源線４４や画素電極１４２および中間導電体６２の寸法や位置は、電源線４２と電源線４４とで画素回路１２内に形成される容量Ｃ1の容量値が、電源線４２および電源線４４と画素電極１４２（中間導電体６２）とで形成される容量を上回るように選定される。例えば、図４に示すように、電源線４２と電源線４４との間隔（最小値）ｄ1は、電源線４２または電源線４４と中間導電体６２との間隔（最小値）ｄ2を下回る。
【００３３】
図２を参照して説明したように、階調データＤの書込は１行分の複数の画素回路１２について並列に実行される。階調データＤの書込時に記憶回路５３（インバータ回路５３２およびインバータ回路５３４）には電源線４２から電源線４４にわたる貫通電流が流れるから、電源線４２や電源線４４には電位の瞬間的な変動（ノイズ）が発生する場合がある。本形態においては、相近接して形成された電源線４２と電源線４４との間に容量Ｃ1が付随するから、階調データＤの書込時に記憶回路５３に貫通電流が発生した場合であっても、電源線４２や電源線４４における電位の変動は抑制（平滑化）される。したがって、各画素回路１２に保持された階調データＤが電源線４２や電源線４４のノイズの影響で変化（破損）するといった問題が解消される。すなわち、各画素回路１２の記憶回路５３に対して階調データＤを安定的に書込むことが可能である。また、電源線４２や電源線４４における電位の変動が画素電極１４２や能動素子層Ｐ（画素回路１２の各トランジスタ）位に与える影響が低減されるから、画素回路１２や液晶素子１４の誤動作が防止されるという利点もある。
【００３４】
さらに、本形態においては、各突出部４２２が各突出部４４２の間隙内に位置するように電源線４２および電源線４４が形成されるから、単純な直線状の電源線４２および電源線４４が相隣接するだけの構成と比較して、電源線４２の側端面と電源線４４の側端面とが対向する面積（したがって、電源線４２と電源線４４との間の容量Ｃ1）が充分に確保される。したがって、電源線４２や電源線４４の電位の変動を抑制するという効果は格別に顕著である。
【００３５】
なお、液晶１４６を透過した第２基板９２側からの入射光が能動素子層Ｐに到達すると、能動素子層Ｐのトランジスタに光電流が発生して画素回路１２の誤動作の原因となる。本形態においては、画素回路１２が形成された領域Ａを被覆するように遮光性の電源線４２や電源線４４（さらには信号線３４や中間導電体６２）が形成されるから、能動素子層Ｐに対する光照射（ひいては画素回路１２の誤動作）が有効に防止される。なお、配線層Ｗ2の各要素の間隙は第２基板９２側からの入射光の経路となり得るが、画素回路１２の領域Ａ内においては配線層Ｗ2の各要素の間隙の領域が画素電極１４２で覆われる。したがって、能動素子層Ｐに対する光照射を有効に遮断できる（ひいては画素回路１２の誤動作を防止できる）という利点がある。
【００３６】
また、相隣接する各信号線３４の間隙内に電源線４２や電源線４４が形成される。すなわち、各信号線３４間は、電源線４２および電源線４４でシールドされる。したがって、相隣接する２本の信号線３４の一方における電位の変動（階調データＤの変化）が他方の電位に与える影響は、各信号線３４の間隙に導電体が存在しない構成と比較して抑制される。したがって、以上の観点からしても、各画素回路１２の記憶回路５３に対して階調データＤを安定的に書込むという効果は有効に実現される。また、電源線４２と電源線４４と信号線３４とが同層から形成されるので、各々が別層から形成される構成と比較して、電気光学装置１００の製造の工程が簡素化されるという利点もある。
【００３７】
＜Ｂ：第２実施形態＞
次に、本発明の第２実施形態について説明する。なお、以下の各形態において作用や機能が第１実施形態と同等である要素については、以上と同じ符号を付して各々の詳細な説明を適宜に省略する。図５は、電気光学装置１００の断面図であり、図６は、第１基板９１のうち第２基板９２との対向面の要素の平面図である。図６におけるＶ−Ｖ線の断面図が図５に相当する。
【００３８】
図５に示すように、配線層Ｗ1を被覆する絶縁層Ｌ2の面上には、配線層Ｗ2が遮光性の導電体で形成される。図５および図６に示すように、配線層Ｗ2は、画素回路１２の列毎に形成された信号線３４および電源線４２と、画素回路１２毎に形成された中間導電体６４および中間導電体６６とを含む。
【００３９】
各電源線４２は、相隣接する各信号線３４の間隙内にてＹ方向に延在するように帯状に形成される。図６に示すように、電源線４２には開口部Ｏ1および開口部Ｏ2が各画素回路１２の領域Ａ内に形成される。中間導電体６４は開口部Ｏ1の内側に形成され、中間導電体６６は開口部Ｏ2の内側に形成される。中間導電体６４および中間導電体６６の各々は、絶縁層Ｌ2および絶縁層Ｌ1を貫通する導通孔を介して画素回路１２（能動素子層Ｐ）に導通する。
【００４０】
図５に示すように、配線層Ｗ2を覆う絶縁層Ｌ3の面上には配線層Ｗ3が形成される。なお、図６においては配線層Ｗ3の図示が省略されている。配線層Ｗ3は、遮光性の導電体で形成されて電源線４４と中間導電体６８とを含む。すなわち、電源線４２と電源線４４とを同層から形成した第１実施形態に対し、本形態においては電源線４２と電源線４４とが別層から形成される。
【００４１】
電源線４４は、素子部１０内の複数の画素回路１２（好適には総ての画素回路１２）にわたって連続する導電膜である。図５に示すように、電源線４２と電源線４４とは絶縁層Ｌ3を挟んで対向する。したがって、電源線４２と電源線４４とは、絶縁層Ｌ3を誘電体として図２の容量Ｃ1を形成（容量結合）する。
【００４２】
電源線４４は、絶縁層Ｌ3に形成された導通孔を介して配線層Ｗ2の中間導電体６４（図６）に導通する。したがって、電源線４４は、中間導電体６４を介して画素回路１２（能動素子層Ｐ）に電気的に接続される。また、図５に示すように、電源線４４には、電源線４２の開口部Ｏ2に重なるように開口部Ｏ3が形成される。中間導電体６８は開口部Ｏ3の内側に形成される。図５および図６に示すように、中間導電体６８は、絶縁層Ｌ3に形成された導通孔を介して中間導電体６６に導通する。
【００４３】
配線層Ｗ3を被覆する絶縁層Ｌ4の面上に複数の画素電極１４２が形成される。図５に示すように、画素電極１４２は、絶縁層Ｌ4を貫通する導通孔を介して中間導電体６８に導通する。すなわち、画素電極１４２は、配線層Ｗ3の中間導電体６８と配線層Ｗ2の中間導電体６６とを介して画素回路１２（能動素子層Ｐ）に導通する。図５に示すように、各画素電極１４２と信号線３４との間には電源線４４が介在する。したがって、信号線３４における電位の変動が画素電極１４２の電位に与える影響を低減する（すなわち電源線４４をシールドとして機能させる）ことが可能である。
【００４４】
電源線４２および電源線４４や画素電極１４２や各中間導電体（６４，６６，６８）の寸法や位置は、電源線４２と電源線４４とで画素回路１２内に形成される容量Ｃ1の容量値が、電源線４２や電源線４４と画素電極１４２（中間導電体６６）とで形成される容量を上回るように選定される。例えば、図６に示すように、電源線４２と中間導電体６４との間隔ｄ3は、電源線４２と中間導電体６６との間隔ｄ4や電源線４４と中間導電体６８との間隔ｄ4を下回る。また、図５に示すように、電源線４２と電源線４４との間隔ｔ1は、電源線４４と画素電極１４２との間隔ｔ2を下回る。
【００４５】
以上の形態においても第１実施形態と同様の効果が実現される。例えば、電源線４２と電源線４４との間に容量Ｃ1が形成されるから、第１実施形態と同様に、記憶回路５３に対して安定的に階調データＤが書込および保持され、電源線４２や電源線４４の電位に連動した画素電極１４２および能動素子層Ｐの電位の変動が抑制される。さらに、各信号線３４の間隙内に電源線４２が形成されるから、各信号線３４の電位の変化が他の信号線３４に与える影響が低減される。また、遮光性の電源線４４が能動素子層Ｐを被覆するから、能動素子層Ｐに対する光照射（ひいては画素回路１２の誤動作）が有効に防止される。本形態においては特に電源線４４が基板の全面にわたって連続するから、能動素子層Ｐに対する光照射を低減するという効果は、第１実施形態と比較して格別に顕著である。
【００４６】
＜Ｃ：第３実施形態＞
図７は、本発明の第３実施形態に係る電気光学装置１００の平面図（図４に対応する平面図）である。本形態の電気光学装置１００は、画素回路１２の行毎に形成された複数の補助配線３６を第１実施形態に追加した構成である。図７に示すように、各補助配線３６は、例えば走査線３２（走査線３２A，走査線３２B）と同層から形成されてＸ方向に延在する。すなわち、第１基板９１の表面に垂直な方向からみると、各補助配線３６は、Ｙ方向に延在する電源線４２や電源線４４に交差する。各電源線４２は、絶縁層Ｌ2を貫通する導通孔を介して補助配線３６に電気的に接続される。すなわち、複数の電源線４２は、補助配線３６を介して相互に導通する。
【００４７】
以上の形態においては、複数の電源線４２が素子部１０内で補助配線３６を介して相互に導通するから、各電源線４２が導通しない構成と比較して、各電源線４２における電位の変動が抑制されるという利点がある。なお、図７においては各電源線４２を補助配線３６で導通させた構成を例示したが、この構成に代えて、またはこの構成とともに、複数の電源線４４を補助配線３６に導通させた構成も採用される。また、第２実施形態の複数の電源線４２を補助配線３６に導通させた構成も好適である。
【００４８】
＜Ｄ：変形例＞
以上の各形態は様々に変形される。各形態に対する変形の具体的な態様を以下に例示する。なお、以下の例示から２以上の態様を任意に選択して組合わせてもよい。
【００４９】
（１）変形例１
以上の各形態においては信号線３４と電源線４２とを同層から形成したが、信号線３４と電源線４２とを別層から形成した構成も好適である。例えば、図８に示すように、絶縁層Ｌ2の表面に電源線４２を形成し、電源線４２を覆う絶縁層ＬAの表面に信号線３４を形成した構成も好適である。図８の構成においては、各信号線３４と画素回路１２（能動素子層Ｐ）との間に電源線４２が介在するから、信号線３４における電位の変動が能動素子層Ｐの電位に与える影響（例えば画素回路１２の誤動作）を防止することが可能である。また、図９に示すように、信号線３４と能動素子層Ｐとの間に電源線４２が介在する図８の構成と、信号線３４と画素電極１４２との間に電源線４４が介在する第２実施形態（図６）の構成とを組合わせれば、画素電極１４２および能動素子層Ｐの双方に対する信号線３４の電位の変動の影響が低減されるという利点がある。
【００５０】
（２）変形例２
画素回路１２の構成は適宜に変更される。例えば、図１０の画素回路１２は、図２の画素回路１２の制御回路５４を省略した構成である。すなわち、記憶回路５３におけるインバータ回路５３２の出力端に液晶素子１４の画素電極１４２が接続される。もっとも、以上の各形態においては、電源線４２および電源線４４の電位の変動が抑制されるから、電源線４２および電源線４４から電源の供給を受けて動作する回路（典型的には図２や図１０の記憶回路５３）を含む画素回路１２が配列された電気光学装置１００に本発明は格別に好適である。
【００５１】
（３）変形例３
電源線４２および電源線４４に供給される電位の高低は変更される。例えば、電源線４２に低位側の電位ＶSSが供給されるとともに電源線４４に高位側の電位ＶDDが供給される構成も好適である。
【００５２】
（４）変形例４
本発明の電気光学層は液晶１４６に限定されない。例えば、正負の一方に帯電した黒色粒子と正負の他方に帯電した白色粒子とを分散媒とともに封止した複数のマイクロカプセル（電気泳動素子）を電気光学層として利用した電気泳動装置にも本発明は適用される。マイクロカプセルの駆動には図２や図１０の画素回路１２が利用される。液晶素子１４やマイクロカプセル（電気泳動素子）のように、画素電極１４２の電位に応じて光学的な特性（階調や輝度）が変化する要素が、本発明の電気光学層として好適に利用される。
【００５３】
＜Ｅ：応用例＞
次に、以上の各形態に係る電気光学装置１００を利用した電子機器について説明する。図１１は、電気光学装置１００を利用した投射型表示装置（プロジェクタ）の構成を示す模式図である。図１１に示すように、投射型表示装置８０は、３個の電気光学装置１００（１００R，１００G，１００B）を具備する。電気光学装置１００Rは赤色光ｒの変調に利用され、電気光学装置１００Gは緑色光ｇの変調に利用され、電気光学装置１００Bは青色光ｂの変調に利用される。
【００５４】
ミラー８２で反射された光源８１からの出射光（白色光）は、ダイクロイックミラー８３およびダイクロイックミラー８４で赤色光ｒと緑色光ｇと青色光ｂとに分離される。赤色光ｒは、ミラー８６にて反射したうえで偏光ビームスプリッタ８５Rから電気光学装置１００Rに入射する。緑色光ｇは偏光ビームスプリッタ８５Gから電気光学装置１００Gに入射し、青色光ｂは偏光ビームスプリッタ８５Bから電気光学装置１００Bに入射する。各電気光学装置１００（１００R，１００G，１００B）からの出射光（画素電極１４２での反射光）は、ダイクロイックプリズム８７による合成後に投射レンズ８８を通過してスクリーン８９に投射される。したがって、スクリーン８９にはカラー画像が表示される。
【００５５】
なお、本発明の電気光学装置が適用される電子機器としては、図１１に例示した投射型表示装置のほか、パーソナルコンピュータ、携帯電話機、携帯情報端末（ＰＤＡ：Personal Digital Assistants）、デジタルスチルカメラ、テレビ、ビデオカメラ、カーナビゲーション装置、ページャ、電子手帳、電子ペーパー、電卓、ワードプロセッサ、ワークステーション、テレビ電話、ＰＯＳ端末、プリンタ、スキャナ、複写機、ビデオプレーヤ、タッチパネルを備えた機器等などが挙げられる。
【図面の簡単な説明】
【００５６】
【図１】本発明の第１実施形態に係る電気光学装置のブロック図である。
【図２】画素回路の回路図である。
【図３】電気光学装置の断面図である。
【図４】第１基板の面上の要素の平面図である。
【図５】本発明の第２実施形態に係る電気光学装置の断面図である。
【図６】第１基板の面上の要素の平面図である。
【図７】第３実施形態に係る電気光学装置における第１基板の面上の要素の平面図である。
【図８】変形例における電源線と信号線との関係を示す断面図である。
【図９】変形例における電源線と信号線との関係を示す断面図である。
【図１０】変形例に係る画素回路の回路図である。
【図１１】電子機器（投射型表示装置）の模式図である。
【符号の説明】
【００５７】
１００……電気光学装置、１０……素子部、１２……画素回路、１４……液晶素子、２２……走査線駆動回路、２４……信号線駆動回路、２６……電源回路、３２，３２A，３２B……走査線、３４……信号線、４２，４４……電源線、５３……記憶回路、５４……制御回路、６２，６４，６６，６８……中間導電体、Ｐ……能動素子層、Ｌ1，Ｌ2，Ｌ3……絶縁層、Ｗ1，Ｗ2，Ｗ3，Ｗ4……配線層、１４２……画素電極、１４４……対向電極、１４６……液晶。
【特許請求の範囲】
【請求項１】
階調データを記憶する記憶回路を含む画素回路が形成された能動素子層と、
前記能動素子層に重なるように形成されて前記階調データに応じた電位が供給される画素電極と、
前記画素電極の電位に応じて駆動される電気光学層と、
前記記憶回路に電源を供給する第１電源線および第２電源線とを具備し、
前記第１電源線と前記第２電源線とは、前記能動素子層と前記画素電極との間に介在する部分を含み、前記第１電源線と前記第２電源線とは容量を形成する
電気光学装置。
【請求項２】
第１方向に延在して前記画素回路に前記階調データを供給する信号線を具備し、
前記第１電源線は、前記信号線と同層から形成されて前記第１方向に延在する
請求項１の電気光学装置。
【請求項３】
前記画素回路および前記画素電極の複数組と、
第１方向に延在して前記各画素回路に前記階調データを供給する複数の信号線と、
相隣接する各信号線の間隙内にて前記第１方向に延在するように前記複数の信号線と同層から形成された複数の前記第１電源線と
を具備する請求項１の電気光学装置。
【請求項４】
前記第１方向に交差する第２方向に延在する補助配線を具備し、
前記複数の第１電源線は、前記補助配線に導通する
請求項３の電気光学装置。
【請求項５】
前記第１電源線と前記第２電源線とは、同層から形成される
請求項１から請求項４の何れかの電気光学装置。
【請求項６】
前記第１電源線は、前記第２電源線側に突出する複数の第１突出部を含み、
前記第２電源線は、前記複数の第１突出部の間隙内に位置する第２突出部を含む
請求項５の電気光学装置。
【請求項７】
前記画素電極は、前記第１電源線と前記第２電源線との間隙の領域に重なるように光反射性の導電体で形成される
請求項５または請求項６の電気光学装置。
【請求項８】
前記第１電源線および前記第２電源線と同層から形成されて前記画素回路と前記画素電極とを電気的に接続する中間導電体を具備し、
前記第１電源線と前記第２電源線との間隔は、前記第１電源線および前記第２電源線の各々と前記中間導電体との間隔よりも小さい
請求項５から請求項７の何れかの電気光学装置。
【請求項９】
前記第１電源線と前記第２電源線とは、別層から形成されて絶縁層を挟んで対向する
請求項１から請求項４の何れかの電気光学装置。
【請求項１０】
前記第２電源線は、前記信号線と前記画素電極との間に介在する部分を含む
請求項２から請求項４の何れかの電気光学装置。
【請求項１１】
前記第１電源線は、前記信号線と前記能動素子層との間に介在する部分を含む
請求項２から請求項４の何れかの電気光学装置。
【請求項１２】
請求項１から請求項１１の何れかの電気光学装置を具備する電子機器。
【請求項１】
階調データを記憶する記憶回路を含む画素回路が形成された能動素子層と、
前記能動素子層に重なるように形成されて前記階調データに応じた電位が供給される画素電極と、
前記画素電極の電位に応じて駆動される電気光学層と、
前記記憶回路に電源を供給する第１電源線および第２電源線とを具備し、
前記第１電源線と前記第２電源線とは、前記能動素子層と前記画素電極との間に介在する部分を含み、前記第１電源線と前記第２電源線とは容量を形成する
電気光学装置。
【請求項２】
第１方向に延在して前記画素回路に前記階調データを供給する信号線を具備し、
前記第１電源線は、前記信号線と同層から形成されて前記第１方向に延在する
請求項１の電気光学装置。
【請求項３】
前記画素回路および前記画素電極の複数組と、
第１方向に延在して前記各画素回路に前記階調データを供給する複数の信号線と、
相隣接する各信号線の間隙内にて前記第１方向に延在するように前記複数の信号線と同層から形成された複数の前記第１電源線と
を具備する請求項１の電気光学装置。
【請求項４】
前記第１方向に交差する第２方向に延在する補助配線を具備し、
前記複数の第１電源線は、前記補助配線に導通する
請求項３の電気光学装置。
【請求項５】
前記第１電源線と前記第２電源線とは、同層から形成される
請求項１から請求項４の何れかの電気光学装置。
【請求項６】
前記第１電源線は、前記第２電源線側に突出する複数の第１突出部を含み、
前記第２電源線は、前記複数の第１突出部の間隙内に位置する第２突出部を含む
請求項５の電気光学装置。
【請求項７】
前記画素電極は、前記第１電源線と前記第２電源線との間隙の領域に重なるように光反射性の導電体で形成される
請求項５または請求項６の電気光学装置。
【請求項８】
前記第１電源線および前記第２電源線と同層から形成されて前記画素回路と前記画素電極とを電気的に接続する中間導電体を具備し、
前記第１電源線と前記第２電源線との間隔は、前記第１電源線および前記第２電源線の各々と前記中間導電体との間隔よりも小さい
請求項５から請求項７の何れかの電気光学装置。
【請求項９】
前記第１電源線と前記第２電源線とは、別層から形成されて絶縁層を挟んで対向する
請求項１から請求項４の何れかの電気光学装置。
【請求項１０】
前記第２電源線は、前記信号線と前記画素電極との間に介在する部分を含む
請求項２から請求項４の何れかの電気光学装置。
【請求項１１】
前記第１電源線は、前記信号線と前記能動素子層との間に介在する部分を含む
請求項２から請求項４の何れかの電気光学装置。
【請求項１２】
請求項１から請求項１１の何れかの電気光学装置を具備する電子機器。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【公開番号】特開２０１０−５４８５７（Ｐ２０１０−５４８５７Ａ）
【公開日】平成２２年３月１１日（２０１０．３．１１）
【国際特許分類】
【出願番号】特願２００８−２２０４０６（Ｐ２００８−２２０４０６）
【出願日】平成２０年８月２８日（２００８．８．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
【公開日】平成２２年３月１１日（２０１０．３．１１）
【国際特許分類】
【出願日】平成２０年８月２８日（２００８．８．２８）
【出願人】（０００００２３６９）セイコーエプソン株式会社 (51,324)
【Ｆターム（参考）】
[ Back to top ]