【課題】ゲート容量の増大を抑制しつつ、耐湿性を大幅に向上させることを可能にした電界効果型トランジスタおよびその製造方法を得る。
【解決手段】半導体層１上にＴ型ゲート電極２が形成された電界効果型トランジスタであって、Ｔ型ゲート電極２が形成されている領域をトランジスタ能動領域としたとき、当該トランジスタ能動領域全体において、Ｔ型ゲート電極２上に設けられた、耐湿性・耐エッチング性の高い絶縁膜若しくは有機膜を含む第１の高耐湿性保護膜５を備え、Ｔ型ゲート電極２の傘下を含むＴ型ゲート電極２の近傍において、半導体層１と第１の高耐湿性保護膜５との間に空隙６が形成されており、空隙６が外界に接している端面６ａを第２の高耐湿性保護膜７により塞いだ構成となっている。 （もっと読む）

【課題】ガードリングを越えて半導体チップ内に水分が浸入した場合でも、半導体チップ上の１つの電極と他の１つの電極との短絡を抑制すること。
【解決手段】半導体チップ１０と、半導体チップ１０上に配置された電極パッド１４、１６と半導体チップ１０の外周との間に配置された導電性のガードリング１８と、ガードリング１８の一部領域を排することで、ガードリング１８を互いに絶縁された複数の単位領域に分割するための、複数のガードリング絶縁部６０と、を有する半導体装置。 （もっと読む）

【課題】ソース電極およびドレイン電極の表面モフォロジーおよび延性を向上させて耐圧を向上させ、オン抵抗の増加を抑制した化合物半導体装置、その製造方法を提供する。
【解決手段】化合物半導体装置１は、ソース領域２１およびドレイン領域２５が形成される化合物半導体層１０（第２化合物半導体層１２）と、ソース領域２１およびドレイン領域２５にそれぞれ対応して形成されたソース電極２２およびドレイン電極２６とを備える。ソース領域２１およびドレイン領域２５は、化合物半導体層１０に対してオーミック性を有する領域形成用オーミック金属によって形成され、ソース電極２２およびドレイン電極２６は、領域形成用オーミック金属２０ｒ、２４ｒを除去した領域へ新たに形成されソース領域２１およびドレイン領域２５に対してオーミック性を有する電極形成用オーミック金属２２ｍ、２６ｍによって形成されている。 （もっと読む）

【課題】アクティブマトリクス型表示装置等の半導体装置において、トランジスタの駆動能力を低下させることなく寄生容量の容量値を低減することを課題の一とする。または、寄生容量の容量値を低減した半導体装置を低コストに提供することを課題の一とする。
【解決手段】トランジスタのゲート電極と同一の材料層で形成される配線と、ソース電極またはドレイン電極と同一の材料層で形成される配線との間に、ゲート絶縁層以外の絶縁層を設ける。 （もっと読む）

【課題】 簡単かつ短時間に基材面に金属ナノ粒子からなる安定した導電性薄膜を形成できる導電性薄膜の形成方法を提供する。
【解決手段】 金属ナノ粒子含有インクを基板上に塗布して薄膜を形成する工程と、当該薄膜に還元剤を作用させて還元処理を施す工程とを含むことを特徴とする導電性薄膜の形成方法。前記金属ナノ粒子含有インクは、炭素数１０〜２０の直鎖または分岐したアルキル基を有する保護剤で被覆された金属ナノ粒子を非水分散媒中に分散させたものを含有するのが好ましい。また、前記還元剤は、濃度０．００５〜０．５ｍｏｌ／ｌの水溶液の状態で用い、還元処理は４０〜７０℃の温度条件下に行なうのが好ましい。 （もっと読む）

【課題】寄生容量を低減しつつ、トランジスタが形成される半導体層に歪応力を与える。
【解決手段】半導体層３に形成されたコレクタ層３ａの表面および裏面にストレス印加層５を形成し、ストレス印加層５を介して埋め込み絶縁層６上に配置されたベース層９をコレクタ層３ａの側壁に選択的に形成し、ベース層９の側壁を絶縁膜１０から露出させる開口部１２を形成し、開口部１２を介してベース層９の側壁に接続されたエミッタ層１３ａを埋め込み絶縁層６上に形成する。 （もっと読む）

【課題】プログラマブルＭＯＳＦＥＴ（１０５）とロジックＭＯＳＦＥＴ（１１０）とを含むメモリデバイスを同一チップ上に形成する。
【解決手段】半導体基板を被う層状ゲート積層体の成形から始まり、層状ゲート積層体の高ｋゲート電極層上で停止するよう金属ゲート電極層にパターンを形成して、半導体基板上に第１、第２ゲート金属ゲート電極（１６、２１）を形成するメモリデバイスの製法が提供される。次のプロセスで、高ｋゲート誘電体層の一部を被う少なくとも１つのスペーサ（５５）を第１ゲート電極（１６）に形成する。高ｋゲート誘電体層の露出された残存部分をエッチングし、第１金属ゲート電極のサイドウォールを越えて延びる部分を有する第１高ｋゲート誘電体（１７）及び第２金属ゲート電極（２１）のサイドウォールに整合されたエッジを有する第２高ｋゲート誘電体（２２）を形成する。 （もっと読む）

【課題】 向上した製造可能性を有する金属−絶縁体−金属キャパシタ、及びその製造方法を提供する。
【解決手段】 垂直型金属−絶縁体−金属キャパシタを含む半導体構造体、及び垂直型金属−絶縁体−金属キャパシタを含む半導体構造体の製造方法がそれぞれ、半導体基板の上に配置された分離領域の上に配置され形成されたダミー金属酸化物半導体電界効果トランジスタからの構造コンポーネントを用いる。ダミー金属酸化物電界効果トランジスタは、分離領域を含む半導体基板の上に配置された金属酸化物半導体電界効果トランジスタと同時に形成することができる。金属−絶縁体−金属キャパシタは、キャパシタ・プレートとしてゲートを用い、ゲート誘電体として均一な厚さのゲート・スペーサを用い、別のキャパシタ・プレートとしてコンタクト・ビアを用いる。容量の増大のために、均一な厚さのゲート・スペーサは、導体層を含むことができる。容量の増大のために、単一のコンタクト・ビアを用いる鏡像となる金属−絶縁体−金属キャパシタ構造体を用いることもできる。 （もっと読む）

本発明はソース領域又はドレイン領域へのコンタクトに関する。コンタクトは導電性材料を有するが、その導電性材料は絶縁体によりソース領域又はドレイン領域から分離されている。
（もっと読む）

【課題】オン抵抗及びゲートリーク電流の小さいノーマリオフ型の電界効果半導体装置及びその製造方法を提供すること。
【解決手段】電流通路を形成するための少なくとも１つの半導体層を有している主半導体領域と、前記主半導体領域の一方の主面上に配置された第１の主電極６と、前記主半導体領域の一方の主面上に前記第１の主電極６から離間して配置された第２の主電極７と、前記主半導体領域の一方の主面上における前記第１の主電極と前記第２の主電極との間に配置されたゲート電極８と、前記主半導体領域と前記ゲート電極８との間に配置された金属酸化物半導体膜１０とを備えている電界効果半導体装置の製造方法であって、前記金属酸化物半導体膜１０を構成する金属材料を含有する薄膜を、前記主半導体領域上に蒸着させることを特徴とする電界効果半導体装置の製造方法。 （もっと読む）

【課題】 エッチング処理を行わなくても、基底面内転位を有する半導体層から結晶成長された半導体層に基底面内転位が伝播することを防止することができる技術を提供する。
【解決手段】 本発明の方法は、半導体層２の表面２ａにおける基底面内転位６の位置８を特定する特定工程と、特定工程で特定された位置８において結晶の再配列を行う結晶再配列工程と、結晶再配列工程の後に表面２ａから半導体層を結晶成長させる結晶成長工程とを備えている。本発明によると、結晶成長された半導体層に基底面内転位６が伝播しない。基底面内転位６が結晶成長された半導体層に伝播していないために、リーク電流を抑えることができる。 （もっと読む）

【課題】ＳＯＩ基板における容量結合を減少した集積回路を提供する。
【解決手段】底部半導体層と同じ導電型のドーパントを含む第１のドープされた半導体領域１８及び反対導電型のドーパントを含む第２のドープされた半導体領域２８がＳＯＩ基板の埋め込み絶縁層２０の直下に形成される。第１のドープされた半導体領域１８及び第２のドープされた半導体領域２８は、共にグランド電位に接続されるか、又は底部半導体層への少数キャリアの順方向バイアス注入に基づく過剰な電流を生じるには不十分は電圧、即ち、０．６Ｖ乃至０．８Ｖを越えない電位差を保って底部半導体層に対して順方向バイアスされる。上部半導体の半導体装置内の電気信号により誘起される電荷層内の電荷は第１及び第２のドープされた半導体領域に接続されている電気的コンタクトを介して引き出され、これにより半導体装置内の高調波信号を減少させる。 （もっと読む）

【課題】ノーマリオフのHEMTを得ることが困難であった。
【解決手段】本発明に従うヘテロ接合型電界効果半導体装置は、電子走行層３１と、第１及び第２の電子供給層３２，３３と、キャップ層３４と、ソース電極８と、ドレイン電極９と、ゲート電極１０と、シリコン酸化物から成る絶縁膜１１と、ｐ型金属酸化物半導体膜１２とを有している。第２の電子供給層３３に凹部７が形成され、この凹部７に絶縁膜１１とｐ型金属酸化物半導体膜１２とゲート電極１０との積層体が配置されている。正孔濃度の高いｐ型金属酸化物半導体膜１２はノーマリオフ特性に寄与し且つゲートリーク電流の低減に寄与する。絶縁膜１１はゲートリーク電流の低減に寄与する。 （もっと読む）

【課題】良好な絶縁性を確保しつつ極めて高い誘電率を有するゲート絶縁膜の機能と、空乏層が形成されることのない金属性のゲート電極の機能とを備え、ゲート電圧のチャネル領域への静電的支配力を可及的に大きくすることのできる半導体装置を提供することを可能にする。
【解決手段】第１導電型の第１半導体層１２に離間して設けられた第２導電型の第１ソース領域１２ａおよび第１ドレイン領域１２ｂと、第１ソース領域と第１ドレイン領域との間の第１半導体層に設けられる第１チャネル領域１２ｃと、第１チャネル領域上に設けられたハーフメタル強磁性金属の第１ゲート電極６０と、第１ソース領域に接続するように設けられたハーフメタル強磁性金属の第１ソース電極５０ａと、を備え、第１ゲート電極の磁化６４ｃの向きが、第１ソース電極の磁化６４ａの向きと略反平行である。 （もっと読む）

【課題】低いゲートリーク電流と低オン抵抗との同時に実現する。
【解決手段】ＩｎＧａＡｓを主要な材料とするチャネル層と、ＡｌＧａＡｓを主要な材料とするショットキー層と、ＩｎＧａＰを主要な材料とするストッパ層と、ショットキー層の表面を露出するリセスを挟んで配置された第１領域と第２領域とを含むキャップ層と、キャップ層の上に設けられたソース／ドレイン電極と、リセスによって露出されたショットキー層の表面に設けられたゲート電極とを具備する電界効果トランジスタを構成する。ここで、キャップ層は、Ｓｉ不純物を含む第１ＳｉドープＧａＡｓキャップ層と、第１ＳｉドープＧａＡｓキャップ層よりも低濃度のＳｉ不純物を含む第２ＳｉドープＧａＡｓキャップ層と、第２ＳｉドープＧａＡｓキャップ層とストッパ層との間の層に設けられ、ポテンシャルバリアの上昇を抑制するバリア上昇抑制領域を備えるものとする。 （もっと読む）

【課題】工数を増加させることなく、一方の導電型のトランジスタのみにキャップ膜の効果を与えた半導体装置を実現できるようにする。
【解決手段】半導体装置は、半導体基板１１に形成された第１のトランジスタ１５と、第２のトランジスタ１６とを備えている。第１のトランジスタ１５は、第１のゲート絶縁膜２２Ａと、第１のゲート絶縁膜２２Ａの上に形成された第１のゲート電極２７とを有している。第２のトランジスタ１６は、第２のゲート絶縁膜２２と、第２のゲート絶縁膜２２の上に形成された第２のゲート電極２８とを有し、第１のゲート絶縁膜２２Ａは、第１の元素が拡散した第１の絶縁材料を含み、第２のゲート絶縁膜２２は、第１の絶縁材料を含む。 （もっと読む）

【課題】 マルチゲートＭＩＳＦＥＴからなる高移動度のｎＦＥＴ及びｐＦＥＴの双方の移動度を向上させる相補型半導体装置とその製造方法を提供する。
【解決手段】
基板１０上にｎチャネルＭＩＳトランジスタとｐチャネルＭＩＳトランジスタが形成された相補型半導体装置であって、ｎチャネルＭＩＳトランジスタ及びｐチャネルＭＩＳトランジスタが、基板１０の主面に平行な面内に引っ張り歪みを有する第一の半導体層と圧縮歪みを有する第二の半導体層とが交互に積層され、基板１０の主面に対して突出した積層構造と、積層構造の対向する両側面を覆うように形成されたゲート絶縁膜８０と、ゲート絶縁膜８０を介して前記積層構造を覆って形成されたゲート電極３０と、ゲート絶縁膜８０とゲート電極３０をはさんで対向し、積層構造の両端に形成されたソース／ドレイン領域２０と、を有することを特徴とする相補型半導体装置。 （もっと読む）

【課題】柱状半導体層が微細化されて高集積化されても、コンタクト抵抗の増加を抑制する構造の半導体装置を提供する。
【解決手段】半導体装置は、基板（半導体基板１）と、半導体基板１上に設けられた、半導体柱状部（柱状半導体層３）と、の天面に接するように設けられた、柱状半導体層３と同径以下のコンタクト柱状部（コンタクト層７）と、この天面に設けられた凹部をと備えるものである。 （もっと読む）

【課題】例えば主として粉体の成膜材料を用いることによって成膜材料を選択的に加熱することができ、もって迅速に且つ効率的に成膜処理を行うことが可能な成膜方法を提供する。
【解決手段】被処理体Ｗの表面に薄膜を形成する成膜方法において、被処理体の表面に成膜材料を付着させて成膜材料層７０を形成する付着工程と、成膜材料層の形成された被処理体に電磁波７４を照射して成膜材料層を加熱することによって薄膜７２Ａを形成する照射工程とを有する。これにより、例えば主として粉体の成膜材料を用いることによって成膜材料を選択的に加熱し、迅速に且つ効率的に成膜処理を行う。 （もっと読む）

【課題】ドレイン電極からのホールリークが防止された横型のＦＥＴを提供することを課題とする。
【解決手段】基板の表面上に形成された第１導電型のチャネル層と、前記チャネル層上に形成されたソース電極、ドレイン電極及びゲート電極とを備え、前記ソース電極及びドレイン電極を前記チャネル層とオーミックコンタクトさせて電界効果型トランジスタを構成し、前記ドレイン電極の下部の前記チャネル層に第１導電型の拡散領域を備え、前記拡散領域が、式（１）Ｎｓ≧ε×Ｖｍａｘ／（ｑ×ｔ）（式中、εは前記チャネル層の誘電率［Ｆ／ｍ］、Ｖｍａｘは前記電界効果型トランジスタの仕様最大電圧［Ｖ］、ｑは電荷量（１．６０９×１０^-19）［Ｃ］、ｔは前記基板の表面から前記拡散領域の底面までの距離［ｍ］である）で表されるシート不純物濃度Ｎｓ［ｃｍ^-2］を有していることを特徴とする電界効果型トランジスタにより上記課題を解決する。 （もっと読む）