【課題】デュアル・デプレションを示す高電子移動度トランジスタ及びその製造方法を提供する。
【解決手段】互いに異なる極性を有する複数の半導体層20,22を含み、ソース電極28とドレイン電極32との間にデュアル・デプレション領域が存在し、該複数の半導体層は、上部物質層26、中間物質層22、下部物質層20を含み、中間物質層の極性は、上部物質層及び下部物質層の極性と異なる高電子移動度トランジスタである。 （もっと読む）

【課題】エミッタメサの加工精度を損ねることなく、ＨＢＴの高速性および信頼性が向上できるようにする。
【解決手段】エミッタメサの部分の側面およびレッジ構造部１０５ａの表面には、これらを被覆するように、ＳｉＮからなる第１絶縁層１０８が形成されている。また、第１絶縁層１０８の周囲には、酸化シリコンからなる第２絶縁層１０９が形成されている。第２絶縁層の下端部には、レッジ構造部１１０５ａが形成されている領域より外側に延在し、第１絶縁層１０８およびレッジ構造部１０５ａの側方のベース層１０４との間に空間を形成する庇部１０９ａが形成されている。 （もっと読む）

半導体デバイスを形成する方法であって、この方法は、半導体層を準備するステップと、半導体層上に第１の金属の第１の層を準備するステップとを含む。第１の金属の第１の層上に第２の層を準備することができる。第２の層は、シリコン層及び第２の金属の層を含むことができ、第１の金属及び第２の金属は異なり得る。第１の金属はチタンとすることができ、第２の金属はニッケルとすることができる。関連するデバイス、構造体、及び他の方法もまた説明される。 （もっと読む）

【課題】ＨＢＴによる段差を低減し、接合面積をより小さくできるようにする。
【解決手段】半絶縁性のＩｎＰからなる基板１０１の上に形成されたアンドープＩｎＰからなる第１半導体層１０２と、第１半導体層１０２の上に接して形成された第１導電型のＩｎＰからなるエミッタ層１０３と、第１半導体層１０２の上に接して形成された第２導電型のＩｎＧａＡｓからなるベース層１０６と、第１半導体層１０２の上に接して形成されたＩｎＧａＡｓからなるコレクタ層１０７とを少なくとも備える。加えて、エミッタ層１０３，ベース層１０６，およびコレクタ層１０７は、これらの順に第１半導体層１０２の平面上で配列して接続されている。 （もっと読む）

【課題】 チップ面積を大きくし過ぎることなく、過電圧、過電力が加わっても破壊されない電界効果トランジスタを提供する。
【解決手段】 本発明の電界効果トランジスタは、
半導体層上に、ゲート電極１１０と、ドレイン電極１０９と、ソース電極１０８と、保護ダイオード（保護ダイオード電極）１１１とが配置され、
ドレイン電極１０９が、保護ダイオード１１１の周囲の一部もしくは全部を囲む状態で形成されているか、または、
ドレイン電極１０９は、複数であり、複数のドレイン電極１０９の少なくとも一対のドレイン電極間に、保護ダイオード１１１が配置されるように形成されていることを特徴とする。 （もっと読む）

【課題】パワートランジスタに適用可能なノーマリオフ型の窒化物半導体装置に生じる電流コラプスを抑制できるようにする。
【解決手段】窒化物半導体装置は、サファイアからなる基板１１と、該基板１１の上に形成されたＧａＮからなるチャネル層１３と、該チャネル層１３の上に形成され、該チャネル層１３よりもバンドギャップエネルギーが大きいＡｌＧａＮからなるバリア層１４と、該バリア層１４の上に形成され、ｐ型ＡｌＧａＮ層１５及びｐ型ＧａＮ層１６を含むｐ型窒化物半導体層と、該ｐ型窒化物半導体層の上に形成されたゲート電極１９と、該ゲート電極１９の両側方の領域にそれぞれ形成されたソース電極１７及びドレイン電極１８とを有している。ｐ型窒化物半導体層は、ゲート電極１９の下側部分の厚さが該ゲート電極１９の側方部分の厚さよりも大きい。 （もっと読む）

【課題】同一のボンディングパッドに対して異なる金属のボンディングワイヤーを用いて信頼性の高い配線を行う。
【解決手段】窒化物半導体ヘテロ接合型電界効果トランジスタにおけるソース電極８,ドレイン電極９,ソースパッド８'およびドレインパッド９'をＴi,Ａl,ＭoおよびＡuを順次積層して形成し、ソースパッド８'およびドレインパッド９'の一部をエッチングによって開口して、Ａl露出部を形成している。したがって、ソースパッド８'またはドレインパッド９'におけるＡu露出部に対しては、Ａuボンディングワイヤーを用いたワイヤーボンディングを行う一方、上記Ａl露出部に対しては、Ａlボンディングワイヤーを用いたワイヤーボンディングを行うことによって、優れた密着性とエレクトロマイグレーション耐性を得ることができる。 （もっと読む）

サブストレートとサブストレートの上に形成された半導体ボディを有する半導体デバイスである。半導体ボディはソース領域とドレイン領域を有している。ソース領域、ドレイン領域、またはその組み合わせは、第一の側面、第二の側面、及び上面を有している。第一の側面は第二の側面と向かい合っており、上面は底面と向かい合っている。ソース領域、ドレイン領域、またはその組み合わせは、実質的に全ての第一の側面の上に、実質的に全ての第二の側面の上に、そして上面の上に、形成されたメタル層を有している。
（もっと読む）

半導体へテロ構造内に形成されたデバイスへの低抵抗自己整合コンタクトを供する方法が開示されている。当該方法はたとえば、III-V族及びSiGe/Ge材料系において作製される量子井戸トランジスタのゲート、ソース、及びドレイン領域へのコンタクトを形成するのに用いられてよい。ゲートへのソース/ドレインコンタクト間に比較的大きな空間を生成してしまう従来のコンタクト作製処理の流れとは異なり、当該方法により供されたソースとドレインのコンタクトは自己整合され、各コンタクトは、ゲート電極に対して位置合わせされ、かつ、スペーサ材料を介して前記ゲート電極から分離される。
（もっと読む）

III-V族半導体装置における導電性の改善について示した。第1の改良は、チャネル層とは幅の異なるバリア層を有することである。第2の改良は、金属／Si、Ge、またはシリコン-ゲルマニウム／III-Vスタックの熱処理により、Siおよび／またはゲルマニウムドープIII-V層に、金属-シリコン、金属-ゲルマニウム、または金属-シリコンゲルマニウム層を形成することである。次に、金属層が除去され、金属-シリコン、金属-ゲルマニウム、または金属シリコンゲルマニウム層上に、ソース／ドレイン電極が形成される。第3の改良は、III-Vチャネル層上に、IV族元素および／またはVI族元素の層を形成し、熱処理し、III-Vチャネル層に、IV族および／またはVI族化学種をドープすることである。第4の改良は、III-V装置のアクセス領域に形成された、パッシベーション層および／またはダイポール層である。
（もっと読む）

【課題】高電圧印加時にフィールドプレート構造端に集中する電界強度を緩和し、高耐圧で信頼性の高い窒化物半導体装置を提供する。
【解決手段】フィールドプレート構造を備えた窒化物半導体装置において、ゲート電極１８に、オフ制御の制御電圧を印加するとき、フィールドプレート構造の傾斜面部直下の窒化物半導体層中１３にはキャリアが存在しないようにする。 （もっと読む）

基板（１２０）、基板の上のＩＩＩ族窒化物層（１０２、１０４，４０６）、及び、ＩＩＩ族窒化物層の上の電気的コンタクト（１０８ａ、１０８ｂ）を含む装置。電気的コンタクトは、導電性材料の複数層（１１０〜１１６）を有するスタックを含み、スタック内の前記層の少なくとも１つがゲルマニウムを含む。スタック内の層は、アルミニウム銅を含むコンタクト層（１１６）を含み得る。スタックは、チタン又はチタン合金層、アルミニウム又はアルミニウム合金層、及び、ゲルマニウム又はゲルマニウム合金層、を含み得る。スタック内の少なくとも１つの層は、約１％から約５％の間のゲルマニウム含有量を有するアルミニウム又はチタン合金を含み得る。

（もっと読む）

【課題】高い信頼性を得ることができる化合物半導体装置及びその製造方法を提供する。
【解決手段】窒化物半導体層１上に、高融点金属を含む第１の導電膜３を形成する。第１の熱処理を行うことにより、第１の導電膜３と窒化物半導体層１とを反応させて高融点金属の窒化物層４を形成すると共に、窒化物半導体層１の表面に窒素空孔を生じさせる。第１の導電膜２上に、Ａｌを含有する第２の導電膜３を形成する。第２の熱処理を行うことにより、第２の導電膜３中のＡｌ原子を窒化物半導体層１の表面まで拡散させる。 （もっと読む）

【課題】オーミック電極とオーミックリセス部とのコンタクト抵抗を低減した窒化物半導体素子および窒化物半導体素子の製造方法を提供する。
【解決手段】窒化物半導体素子４００は、基板４０１上に形成された第１の窒化物半導体層４０２と、第１の窒化物半導体層４０２上に形成され、第１の窒化物半導体層４０２と比べてバンドギャップが大きい第２の窒化物半導体層４０３と、少なくとも第２の窒化物半導体層４０３に形成されたオーミックリセス部４０５と、オーミックリセス部４０５に接触して設けられたオーミック電極４０７とを備え、オーミックリセス部４０５は、オーミック電極４０７と接触する面の少なくとも一部に凹凸構造を有する。 （もっと読む）

【課題】ノーマリオフ動作を可能にし、かつしきい値電圧を自由に制御出来るＧａＮ系ＭＯＳＦＥＴを提供する。
【解決手段】ｐ−ＧａＮからなる電子走行層１３とゲート電極１８との間にゲート絶縁膜１５が形成されたＧａＮ系ＭＯＳＦＥＴ１０である。ゲート電極１８は、ＡｌＧａＩｎＰ混晶からなる。ゲート電極１８は、ｐ型ＡｌＧａＩｎＰ混晶からなる第１のゲート層１９と、この上に形成されたｐ型ＧａＡｓからなる第２のゲート層２０と、この上に形成された金属層（ＡｕＧｅ／Ａｕ電極）２１とを有する。ＡｌＧａＩｎＰ混晶の混晶比を変化させることにより、しきい値電圧を制御することが出来る。 （もっと読む）

【課題】ゲートリーク電流を抑制する、窒化物半導体からなるリセスゲート構造のヘテロ接合ＦＥＴ及びその製造方法を提供することを目的とする。
【解決手段】本発明のヘテロ接合電界効果トランジスタは、窒化物半導体からなるヘテロ接合電界効果トランジスタであって、バリア層４とバリア層４の上に形成されたキャップ層５を含む半導体層と、半導体層に下部を埋没するようにして半導体層上に設けられたゲート電極９と、ゲート電極９の側面と半導体層の間に設けられた絶縁膜１０と、を備え、ゲート電極９は、下面のみが半導体層と接触することを特徴とする。 （もっと読む）

【課題】本発明は、化合物半導体素子の動作に関係なく、リーク電流を防止することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】化合物半導体装置１は、２ＤＥＧ３１０を有する第１の化合物半導体層３１と、第１の化合物半導体層３１上に配設され、キャリア供給層として機能する第２の化合物半導体層３２と、２ＤＥＧ３１０上に配設された第１の電極６１と、２ＤＥＧ３１０上において第１の電極６１から離間して配設された第２の電極４２と、を備えた化合物半導体素子１０と、化合物半導体素子１０の周囲を取り囲む領域の一部において２ＤＥＧ３１０上に配設され、この２ＤＥＧ３１０のキャリア濃度を低減させる外周電極６２を有する外周領域１１とを備える。 （もっと読む）

【課題】高耐圧でかつ低オン電圧動作が可能な窒化物系ダイオードを提供する。
【解決手段】窒化物系ダイオード１０は、シリコン基板１１の（１１１）面上に形成されたバッファ層１２と、アンドープのＧａＮからなるチャネル層１３と、チャネル１３層上に形成されたアンドープのＡｌＧａＮからなる電子供給層１４と、電子供給層１４上に形成されたカソード電極１５およびアノード電極１６とを備える。窒化物系ダイオード１０はさらに、電子供給層１４を、チャネル層１３に達する深さまで部分的に除去したメサ１８を備え、メサ１８の一方の側面部１８ａにアノード電極１６が接触している。アノード電極１６がメサ１８の側面部１８ａに接触することで、アノード電極１６と２次元電子ガス層１７とが電気的に接続されている。 （もっと読む）

【課題】蛇行した形状に形成されたリセス部を備えることにより、オン抵抗を低減することができる電界効果トランジスタを提供することを目的とする。
【解決手段】電界効果トランジスタ１は、チャネル層１１と、チャネル層１１とヘテロ接合を構成するキャリア供給層１２と、キャリア供給層１２の表面から掘り下げて形成されたリセス部１３と、リセス部１３に沿って形成された第１絶縁層３１と、第１絶縁層３１の上に形成された第１ゲート電極２３と、リセス部１３に対してチャネル長方向の一方側に形成されたソース電極２１と、リセス部１３に対してチャネル長方向の他方側に形成されたドレイン電極２２とを備える。リセス部１３は、ソース電極２１とドレイン電極２２とが平面視で平行に対向するチャネル長の範囲内において、蛇行しながらチャネル長方向と交差する方向に延長されている。 （もっと読む）

【課題】 スイッチング速度の低下やオン抵抗の増大を抑制しつつ、オフ耐圧を改善可能な半導体装置を提供する。
【解決手段】
半導体層１１および１２は、基板１０上に形成され、第１の電極１０１、第２の電極１０２および絶縁膜１４は、それぞれ、半導体層１１および１２上に形成され、絶縁膜１４は、第１の電極１０１と第２の電極１０２との間に配置され、フィールドプレート電極１７Ａおよび１７Ｂは、複数であり、かつ、絶縁膜１４上に点在し、第１の電極１０１および第２の電極１０２は、半導体層１１および１２を介して電気的に接続されており、前記第１の電極と前記第２の電極との間の電圧印加時における電流の方向と垂直方向の各フィールドプレート電極の長さ、および、前記電流の方向と垂直方向に隣接する各フィールドプレート電極間の距離が、それぞれ、第１の電極１０１と第２の電極１０２との間の距離以下であることを特徴とする半導体装置。 （もっと読む）