【課題】逆方向の漏洩電流を防止し、製作コストを減少させた窒化物系半導体素子及びその製造方法を提供する。
【解決手段】本発明は窒化物系半導体素子及びその製造方法に関するものであり、本発明による窒化物系半導体素子はＰＮ接合構造を有するベース基板、前記ベース基板上に配置されるエピ成長膜、そして前記エピ成長膜上に配置された電極部を含む。 （もっと読む）

【課題】２ＤＥＧをチャンネルとして用いる半導体装置において、不純物イオンの侵入による悪影響を排除する。
【解決手段】第１の半導体層である電子走行層１１上に、第２の半導体層である電子供給層１２が形成されている。これらの界面（ヘテロ接合界面）における電子走行層１１側に、２次元電子ガス（２ＤＥＧ）層１３が形成される。ソース電極１４からドレイン電極１５の間の２ＤＥＧ層１３が形成された領域がこの半導体装置１０におけるチャンネル領域となる。このチャンネル領域上の絶縁層１７上において、第１のフィールドプレート１８が形成されている。すなわち、第１のフィールドプレート１８は、２つの主電極のうちの一方から他方に達するチャンネル領域上を覆うように形成されている。 （もっと読む）

【課題】窒化物系半導体素子及びその製造方法を提供する。
【解決手段】ダイオード構造物を有するベース基板１１０と、該ベース基板１１０上に配置されるエピタキシャル成長膜１２０と、該エピタキシャル成長膜１２０上に配置される電極部１４０とを含み、該ダイオード構造物は、第１タイプの半導体層１１２と、該第１タイプの半導体層の中央に介在する第２タイプの半導体層１１４とを含む。 （もっと読む）

【課題】オン抵抗の低減を図ることができる電界効果トランジスタ（ＦＥＴ）を提供する。
【解決手段】ＦＥＴ１０１は、化合物半導体基板１と、化合物半導体基板１上に形成され、当該基板側から見て、ｎ型キャリアが蓄積するチャネル層５、ショットキー層８、及びキャップ層９を順次含む半導体積層構造１０と、ゲート電極２０、ソース電極２１、及びドレイン電極２２とを備えている。キャップ層９は、ショットキー層８側から見て、自然超格子構造を有するアンドープの又はｎ型キャリアが添加された第１のＩｎＧａＰ層９Ａと、自然超格子構造を有しないｎ型キャリアが添加された第２のＩｎＧａＰ層９Ｂとを順次含んでいる。 （もっと読む）

【課題】高いしきい値電圧と低いリーク電流のノーマリーオフの半導体素子を提供する。
【解決手段】基板２の上に少なくともＡｌを含むIII族窒化物からなる下地層(バッファー層)３を設けた上で、III族窒化物、好ましくはＧａＮからなる第１の半導体層(チャネル層)４と、少なくともＡｌを含むIII族窒化物、好ましくはＡｌｘＧａ１−ｘＮであってｘ≧０．２である第２の半導体層（電子供給層）６が積層されてなる半導体層群からなるＨＥＭＴ構造の半導体素子の上に、Ａｌ２Ｏ３−Ｇａ２Ｏ３の混晶からなる絶縁膜７を形成し、その上にゲート電極９を形成した。 （もっと読む）

【課題】電界効果トランジスタにおいて、フィールドプレート終端での高電界の集中を緩和し、もって高耐圧半導体装置として利用可能とする。
【解決手段】本電界効果トランジスタ３０は、ＧａＮ系エピタキシャル基板３２の電子走行層上に、ゲート電極３８を挟んで配置されたソース電極３４及びドレイン電極３６を備え、ゲート電極３８及びソース電極３４はドレイン電極３６を囲み、ソース電極３４の上部に、ゲート電極３８の上方を通過してドレイン電極３６側に庇状に突き出したフィールドプレート１７０が形成され、ＧａＮ系エピタキシャル基板３２の表面層とフィールドプレート１７０との間に、誘電体膜４６が形成され、誘電体膜４６は、フィールドプレート１７０の直下領域においてフィールドプレート終端面と面一状態となるように切れ込み、その下端からドレイン電極３６に接続するようにドレイン電極３６に向かって延びている。 （もっと読む）

【課題】ゲート電極のリーク電流の増大を抑制して、長期間にわたって安定した高電圧動作を実現する。
【解決手段】ＧａＮからなる化合物半導体層１００上に形成されたゲート電極１０３において、ＧａＮからなる化合物半導体層１００上でショットキー接合してなるＮｉ層４１と、Ａｕ、Ｃｕ及びＡｌからなる群から選択された１種の金属からなる低抵抗金属層４２と、Ｎｉ層４１と低抵抗金属層４２との間に形成されたＰｄ層４４を設けるようにする。 （もっと読む）

【課題】ゲート電極のリーク電流の増大を抑制して、長期間にわたって安定した高電圧動作を実現する。
【解決手段】ＧａＮからなる化合物半導体層１００上に形成されたゲート電極１０２において、ＧａＮからなる化合物半導体層１００上でショットキー接合してなるＴｉ_xＷ_1-xＮ層（０＜ｘ＜１）４３と、Ｔｉ_xＷ_1-xＮ層４３の上方に形成され、Ａｕ、Ｃｕ及びＡｌからなる群から選択された１種の金属からなる低抵抗金属層４２を設けるようにする。 （もっと読む）

【課題】高周波モジュール中におけるスイッチング素子として用いられるＨＥＭＴ素子を小型化する。
【解決手段】ＧａＡｓからなる基板１の主面上の素子分離部９で規定された活性領域内において、ゲート電極１７は、１本で形成し、ソース電極１３とドレイン電極１４との間では紙面上下方向に延在し、それ以外の部分では左右方向に延在するようにパターニングすることにより、活性領域外に配置されるゲート電極１７の割合を減じ、ゲートパッド１７Ａの面積を減じる。 （もっと読む）

【課題】ＭＯＳ型デバイスのゲート絶縁膜の破壊を防止すると共に、信頼性を向上させた、窒化物系半導体装置を提供することを目的とする。
【解決手段】ドレイン電極２６とゲート電極２８との間に設けられたＳＢＤ金属電極３０がＡｌＧａＮ層２０とショットキー接合されている。また、ＳＢＤ金属電極３０とソース電極２４とが接続されており、電気的に短絡している。これにより、ゲート電極２８にオフ信号が入ると、ＭＯＳＦＥＴ部３２がオフ状態となり、ＭＯＳＦＥＴ部３２のドレイン側の電圧がドレイン電極２６の電圧値と近くなる。ドレイン電極２６の電圧が上昇すると、ＳＢＤ金属電極３０の電圧値が、ＭＯＳＦＥＴ部３２のドレイン側の電圧値よりも低くなるため、ＳＢＤ金属電極３０によってＭＯＳＦＥＴ部３２のドレイン側とドレイン電極２６とが電気的に切断される。 （もっと読む）

【課題】Ｉｄ―ｍａｘ特性低下を低減可能なIII族窒化物半導体電子デバイスが提供される。
【解決手段】III族窒化物半導体電子デバイス１１では、チャネル層２１はＡｌＧａＮからなると共に、バリア層２３はチャネル層２１より大きなバンドギャップのＡｌＧａＮからなる。チャネル層２１が、ＧａＮではなく、ＡｌＧａＮからなるので、III族窒化物半導体電子デバイス１１においてＩｄ―ｍａｘ特性低下を低減可能である。また、第１及び第２の電極１７、１９は、それぞれ、チャネル層２１の第１及び第２の部分２１ａ、２１ｂ上に設けられる。チャネル層２１において第１の部分２１ａの不純物濃度が第２の部分２１ｂの不純物濃度と同じであるから、チャネル層２１における第１の部分にイオン注入が行われていない。半導体積層１５に部分的にイオン注入を行っていない。このイオン注入の使用回避により、Ｉｄ―ｍａｘ特性低下を更に低減可能である。 （もっと読む）

【課題】リフトオフ法を用いずに、簡易な手法で化合物半導体装置のゲート電極、ソース電極、及びドレイン電極を各種パターンに欠陥を生ぜしめることなく形成する。
【解決手段】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴを製造する際に、化合物半導体層上に保護絶縁膜８を形成し、保護絶縁膜８に開口を形成し、開口を埋め込む導電材料を保護絶縁膜８上に形成し、導電材料上の開口上方に相当する部位にマスクを形成し、マスクを用いて導電材料をエッチングしてゲート電極１５（又はソース電極４５及びドレイン４６）を形成し、その後、保護絶縁膜８上に保護絶縁膜１６を形成し、保護絶縁膜８，１６に開口を形成し、開口を埋め込む導電材料を保護絶縁膜１６上に形成し、導電材料上の開口上方に相当する部位にマスクを形成し、マスクを用いて導電材料をエッチングしてソース電極２２及びドレイン２３（又はゲート電極５３）を形成する。 （もっと読む）

【課題】高速動作性・高電流駆動力を有するヘテロ接合バイポーラトランジスタ及びその製造方法を提供する。
【解決手段】バイポーラトランジスタは、コレクタとして機能するＳｉ単結晶層３と、Ｓｉ単結晶層３の上に形成された単結晶のＳｉ／ＳｉＧｅＣ層３０ａ及び多結晶のＳｉ／ＳｉＧｅＣ層３０ｂと、エミッタ開口部を有する酸化膜３１と、エミッタ電極５０と、エミッタ層３５とを備えている。単結晶のＳｉ／ＳｉＧｅＣ層３０ａに真性ベース層５２が形成され、単結晶のＳｉ／ＳｉＧｅＣ層３０ａの一部と多結晶のＳｉ／ＳｉＧｅＣ層３０ｂとＣｏシリサイド層３７ｂとにより、外部ベース層５１が構成されている。エミッタ電極の厚みは、エミッタ電極５０に注入されたボロンがエミッタ電極５０内を拡散して、エミッタ−ベース接合部まで達しないように設定されている。 （もっと読む）

【課題】ゲートリーク電流の増加が抑制された信頼性の高い電界効果トランジスタを提供する。
【解決手段】 ゲート電極は、第１金属層１６および第２金属層１７を含み、
第２金属層１７は、第１金属層１６よりも導電率が高く、
第１金属層１６の上方に、第２金属層１７が積層され、
ソース電極１８およびドレイン電極１９は、半導体層１２〜１４上にオーム性接触し、
ゲート電極は、ソース電極１８およびドレイン電極１９の間に配置され、かつ、第１金属層１６により半導体層上にショットキー性接触し、
半導体層上におけるソース電極１８およびゲート電極の間、ならびに、ゲート電極およびドレイン電極１９の間は、絶縁膜１５Ａにより覆われ、
かつ、
第２金属層１７下面の全体が第１金属層１６上面の上方に重なっているか、または、第１金属層１６の厚みが絶縁膜１５Ａの厚み以上であることを特徴とする電界効果トランジスタ。 （もっと読む）

【課題】半導体装置において低抵抗なオーミック性を有し、酸・アルカリによる腐食に対し高い耐性を持つ電極を得ることを目的とする。
【解決手段】本発明に係る第１の半導体装置は、窒化物半導体層１と、窒化物半導体層上に設けられた電極とを備え、窒化物半導体層１は電極下に、それ以外の部分よりも高濃度にｎ型不純物を含む高濃度不純物領域２を備え、電極は、窒化物半導体層１上に設けられた第一金属層３と、第一金属層３上に設けられた第二金属層４と、第二金属層４上に設けられた第三金属層５と、を備え、第一金属層３は第二金属層４よりも窒化物半導体層１との高い密着性を有する金属を含み、第三金属層５は水素よりもイオン化傾向の小さい金属を含む。 （もっと読む）

【課題】耐圧向上や短チャンネル効果の抑制を可能とする半導体装置およびその製造方法を提供することを目的とする。
【解決手段】本発明にかかる半導体装置は、半導体基板であるＳｉＣ基板１上に形成された、バッファ層２と、バッファ層２上に形成された、バッファ層２よりもバンドギャップが小さいチャネル層３と、チャネル層３上に形成された、チャネル層３よりもバンドギャップが大きいバリア層４と、バリア層４上に互いに離間して形成された、ソース、ドレイン電極７、８と、ソース、ドレイン電極７、８下から、バリア層４を通ってチャネル層３中にそれぞれ達する、不純物領域５とを備え、不純物領域５の下端は、バッファ層２に達しない。 （もっと読む）

【課題】III-Ｖ族窒化物半導体に設けるオーミック電極のコンタクト抵抗を低減しながらデバイスの特性を向上できるようにする。
【解決手段】半導体装置（ＨＦＥＴ）は、ＳｉＣ基板１１上にバッファ層１２を介在させて形成された第１の窒化物半導体層１３と、該第１の窒化物半導体層１３の上に形成され、該第１の窒化物半導体層１３の上部に２次元電子ガス層を生成する第２の窒化物半導体層１４と、該第２の窒化物半導体層１４の上に選択的に形成されたオーム性を持つ電極１６、１７とを有している。第２の窒化物半導体層１４は、底面又は壁面が基板面に対して傾斜した傾斜部を持つ断面凹状のコンタクト部１４ａを有し、オーム性を持つ電極１６、１７はコンタクト部１４ａに形成されている。 （もっと読む）

【課題】本発明は、面積利用効率を向上しつつ、トランジスタＴの特性を維持し、更に整流素子Ｄの低順方向電圧化を図ることができる半導体装置を提供する。
【解決手段】半導体装置１は整流素子ＤとトランジスタＴとを備える。整流素子Ｄは、電流経路４３と、その一端に配設され整流作用を持つ第１の主電極１１と、その他端に配設された第２の主電極１２と、その第１の主電極１１と第２の主電極１２との間に配設され、第１の主電極１１に比べて順方向電圧が大きい第１の補助電極１５とを有する。トランジスタＴは、電流経路４３と、その一端において電流経路４３と交差する方向に配設された第３の主電極１３と、第３の主電極１３を取り囲んで配設された制御電極１４と、第２の主電極１２とを有する。 （もっと読む）

【課題】簡便な手法によってエピタキシャル基板の障壁層表面の平坦性を向上させ、ショットキーコンタクト特性の優れたエピタキシャル基板を実現する方法を提供する。
【解決手段】半導体素子用のエピタキシャル基板を製造する方法が、下地基板の上に、少なくともＧａを含む、Ｉｎ_x1Ａｌ_y1Ｇａ_z1Ｎ（ｘ１＋ｙ１＋ｚ１＝１）なる組成の第１のIII族窒化物からなるチャネル層をエピタキシャル形成するチャネル層形成工程と、チャネル層の上に、少なくともＩｎとＡｌを含む、Ｉｎ_x2Ａｌ_y2Ｇａ_z2Ｎ（ｘ２＋ｙ２＋ｚ２＝１）なる組成の第２のIII族窒化物からなる障壁層をエピタキシャル形成する障壁層形成工程と、障壁層形成工程における加熱温度よりも１００℃以上２５０℃以下高い加熱温度で障壁層が形成された下地基板を加熱することにより、障壁層の表面平坦性を向上させる平坦化処理工程と、を備える。 （もっと読む）

【課題】ヘテロ接合バイポーラトランジスタのエミッタメサがより正確に形成できるようにする。
【解決手段】第１エミッタ電極１０７ｂの側部には、例えば酸化シリコンからなる庇部１０８が形成され、また、少なくともキャップ層１０６を含んで構成されたエミッタメサの露出している側面から庇部１０８の下部の領域のレッジ構造部１０５ａにかけて形成された、例えば窒化シリコンからなる被覆層１０９が形成されている。被覆層１０９が、庇部１０８の側面，庇部１０８の下面，エミッタメサの側部，およびレッジ構造部１０５ａの上にかけて形成されている。 （もっと読む）