【課題】ピンチオフ特性を維持しながら動作効率を向上することができる化合物半導体装置及びその製造方法を提供する。
【解決手段】基板１１と、基板１１上方に形成された電子走行層１２と、電子走行層１２上方に形成された電子供給層１３と、電子供給層１３上方に形成されたソース電極１５ｓ及びドレイン電極１５ｄと、電子供給層１３上方で、ソース電極１５ｓ及びドレイン電極１５ｄの間に形成された第１のゲート電極１５ｇ−１及び第２のゲート電極１５ｇ−２と、が設けられている。ゲート電極１５ｇ−１の仕事関数は、第２のゲート電極１５ｇ−２の仕事関数よりも低い。 （もっと読む）

【課題】大電流かつ高耐圧な窒化物系半導体デバイスを提供する。
【解決手段】基板１０と、基板１０の上方に形成された電子走行層３０と、電子走行層３０上に形成された、電子走行層３０とバンドギャップエネルギーの異なる電子供給層４０と、電子供給層４０上に形成されたドレイン電極８０と、ドレイン電極８０に流れる電流を制御するゲート電極７０と、ゲート電極７０をはさんでドレイン電極８０の反対側に形成されたソース電極９０とを備え、ゲート電極７０とドレイン電極８０との間の電子走行層３０の表面には、２次元電子ガスの濃度が他の領域より低い複数の低濃度領域３２が、互いに離れて形成されている、窒化物系半導体デバイス１００。 （もっと読む）

【課題】低オン抵抗、高耐圧及び高信頼性を達成する。
【解決手段】窒化物半導体装置１１０は、第１半導体層３、第２半導体層４、第１電極１０、第２電極７、第３電極８、第１絶縁膜６及び第２絶縁膜５を備える。第１半導体層３は、窒化物半導体を含む。第２半導体層４は、第１半導体層３上に設けられ、孔部４ａを有する。第２半導体層４は、第１半導体層３よりも広い禁制帯幅を有する窒化物半導体を含む。第１電極１０は、孔部４ａ内に設けられる。第１電極１０の一方側に第２電極７、他方側に第３電極８が設けられ、それぞれ第２半導体層４と電気的に接続される。第１絶縁膜６は、酸素を含有する膜であって、第１電極１０と孔部４ａの内壁とのあいだ、及び第１電極１０と第２電極７とのあいだに設けられ、第３電極８と離間して設けられる。第２絶縁膜５は、窒素を含有する膜であって、第１電極１０と第３電極８とのあいだで第２半導体層４に接して設けられる。 （もっと読む）

【課題】高電子移動度トランジスタの耐圧を高くする。
【解決手段】第１の高電子移動度トランジスタ４と、負の閾値電圧を有する第２の高電子移動度トランジスタ６とを有し、第２の高電子移動度トランジスタ６のソースＳ２は、第１の高電子移動度トランジスタ４のゲートＧ１に接続され、第２の高電子移動度トランジスタ６のゲートＧ２は、第１の高電子移動度トランジスタ４のソースＳ１に接続されている。 （もっと読む）

【課題】定電流動作が可能な窒化物半導体装置を提供する。
【解決手段】窒化物半導体を含む半導体層３０と、ソース電極４０と、ドレイ電極５０と、第１ゲート電極１０と、第２ゲート電極２０と、を備えた窒化物半導体装置１１１が提供される。ソース電極４０とドレイン電極５０は、主面上に設けられ、半導体層とオーミック性接触を形成し、互いに離間する。第１ゲート電極１０は、主面上においてソース電極４０とドレイン電極５０との間に設けられる。第２ゲート電極２０は、主面上においてソース電極４０と第１ゲート電極１０との間に設けられる。ソース電極４０と第１ゲート電極１０との間の電位差が０ボルトのときに、半導体層３０のうちの第１ゲート電極に対向する部分は導通する。第１ゲート電極１０は、第２ゲート電極２０に印加される電圧に応じた定電流をスイッチングする。 （もっと読む）

【課題】薄膜トランジスタなどの素子動作層をなす導電性インジウム含有酸化物半導体層に電気的接触抵抗が小さい金属電極を形成できるようにする。
【解決手段】インジウム含有酸化物半導体層とその層の上方に設けた素子動作電流を流通させる金属電極層との間に、酸化物半導体層をなすインジウム酸化物などを化学的に還元でき、且つ易酸化性の金属からなる金属膜を素材とした金属酸化物層と金属層とを設け、更に、金属酸化物層と金属層との境界には還元されたインジウムを蓄積したインジウム濃化層を設ける構成とする。 （もっと読む）

【課題】半導体装置内に保護ダイオードをレイアウトする。
【解決手段】半導体装置は、電界効果トランジスタ１１と、電界効果トランジスタ１１の形成領域３０に隣接するダイオード形成領域１２とを備え、ダイオード形成領域１２はトランジスタの形成領域３０と半導体基板上で絶縁され、ダイオード形成領域１２内において、電界効果トランジスタ１１のゲート電極１がバス配線７を介して半導体基板とショットキー接合とオーミック接合のいずれか又は両方の接合をする第１のダイオード電極２０と、電界効果トランジスタ１１のソース電極２がパッド５を介して半導体基板とオーミック接合とショットキー接合のいずれか又は両方の接合をする第２のダイオード電極２１とを備えることによってゲート電極１とソース電極２間にダイオードが形成されたことを特徴とする。 （もっと読む）

【課題】デバイス利得、帯域幅、および動作周波数が増加するトランジスタを提供する。
【解決手段】第１のスペーサ層２８が、ゲート電極２４とドレイン電極２２との間、およびゲート電極２４とソース電極２０との間の活性領域の表面の少なくとも一部の上にある。ゲート電極２４は、ソース電極２０とドレイン電極２２に向かって延在する一般的にＴ字型の頂部３４を備える。フィールドプレート３２は、スペーサ層２８の上であって、ゲート頂部３４の少なくとも１つの区域のオーバーハングの下にある。第２のスペーサ層３０は、ゲート電極２４とドレイン電極２２との間、およびゲート電極２４とソース電極２０との間にある第１のスペーサ層２８の少なくとも一部の上と、フィールドプレート３２の少なくとも一部の上に形成される。少なくとも１つの導電性経路が、フィールドプレート３２をソース電極２０またはゲート電極２４に電気的に接続する。 （もっと読む）

【課題】オン抵抗が小さく、またオフ容量が低い、デュアルゲートを備えた電界効果トランジスタを提供する。
【解決手段】第１又は第２のゲート電極８は、ソース電極４側又は前記ドレイン電極５側に延びる第１のひさし部６１と、第２又は第１のゲート電極８側に延びる第２のひさし部６２とを有し、第２のひさし部６２の長さが第１のひさし部６１の長さより短い。 （もっと読む）

【課題】ｐ型不純物のドーピングおよびそのｐ型不純物の活性化を必要とすることなく、簡便かつ低コストでノーマリオフ型ＨＦＥＴを提供する。
【解決手段】ノーマリオフ型ＨＦＥＴは、厚さｔ_１のアンドープＡｌ_ｘＧａ_１−ｘＮ層（１１）、この層（１１）へ電気的に接続されかつ互いに隔てられて形成されたソース電極（２１）とドレイン電極（２２）、これらソース電極とドレイン電極との間でＡｌ_ｘＧａ_１−ｘＮ層上に形成された厚さｔ_２のアンドープＡｌ_ｙＧａ_１−ｙＮ層（１２）、ソース電極とドレイン電極との間においてＡｌ_ｙＧａ_１−ｙＮ層の部分的領域上でメサ型に形成された厚さｔ_３のアンドープＡｌ_ｚＧａ_１−ｚＮ層（１３）、およびＡｌ_ｚＧａ_１−ｚＮ層上に形成されたショットキーバリア型ゲート電極（２３）を含み、ｙ＞ｘ＞ｚおよびｔ_１＞ｔ_３＞ｔ_２の条件を満たすことを特徴としている。 （もっと読む）

【課題】ショットキーバリアダイオードの逆リーク電流を低減させる。
【解決手段】禁制帯幅の異なるＧａＮ膜３ａ、３ｂとバリア膜４ａ、４ｂとを交互に積層して形成したヘテロ接合体５ａ、５ｂを有する積層体６と、積層体６の一方の側壁にショットキー接続された第１電極８と、もう一方の側壁に接して形成された第２電極１０とを有する半導体装置において、第１電極８とバリア膜４ａ、４ｂとの間に酸化膜１２を設ける。これにより、バリア膜４ａ、４ｂの加工に起因してバリア膜４ａ、４ｂに残留する欠陥にを介して逆リーク電流が流れることを防ぐ。 （もっと読む）

【課題】製造工程の効率化とパッシベーション膜の剥離の抑制とが可能な半導体装置の製造方法を提供すること。
【解決手段】本発明は、金を含む配線３０ａ及び配線３０ｂを形成する工程と、配線３０ａ及び配線３０ｂに接して、窒化シリコン膜３２をプラズマ気相成長する工程と、窒化シリコン膜３２の製膜レートよりも大きな製膜レートのもと、窒化シリコン膜３２に接し、窒化シリコン膜３２よりもシリコン組成比が小さい窒化シリコン膜２２をプラズマ気相成長する工程と、を有する半導体装置の製造方法である。 （もっと読む）

【課題】高輝度、高効率、高信頼性を達成する半導体発光素子を提供する。
【解決手段】実施形態に係る半導体発光素子は、積層構造体と、電極と、を備える。積層構造体は、窒化物系半導体からなる第１導電形の第１半導体層と、窒化物系半導体からなる第２導電形の第２半導体層と、前記第１半導体層と前記第２半導体層との間に設けられた発光層と、を有する。電極は、第１金属層、第２金属層及び第３金属層を有する。第１金属層は、第２半導体層の発光層とは反対側に設けられ、銀または銀合金を含む。第２金属層は、第１金属層の第２半導体層とは反対側に設けられ、金、白金、パラジウム、ロジウム、イリジウム、ルテニウム、オスミウムの少なくともいずれかの元素を含む。第３金属層は、第２金属層の第１金属層とは反対側に設けられる。第３金属層の第１半導体層から第２半導体層に向かう方向に沿った厚さは、第２金属層の前記方向に沿った厚さ以上である。 （もっと読む）

【課題】より高い破壊電圧およびより低いオン抵抗を含み、高周波数において十分に機能するパワースイッチングデバイスを提供する。
【解決手段】多重フィールドプレートトランジスタが、活性領域、ならびにソース１８、ドレイン２０、およびゲート２２を含む。第１のスペーサ層２６が、活性領域の上方でソースとゲートの間にあり、第２のスペーサ層２８が、活性領域の上方でドレインとゲートの間にある。第１のスペーサ層上の第１のフィールドプレート３０、及び第２のスペーサ層上の第２のフィールドプレート３２が、ゲートに接続される。第３のスペーサ層３４が、第１のスペーサ層、第２のスペーサ層、第１のフィールドプレート、ゲート、および第２のフィールドプレート上にあり、第３のフィールドプレート３６が、第３のスペーサ層上にあり、ソースに接続される。 （もっと読む）

【課題】半導体スイッチのチップサイズを大きくすることなく、高調波特性を改善する。
【解決手段】ＦＥＴ１において、化合物半導体基板上に形成され、所定の間隔を隔てて互いに平行状に設けられる複数のソース電極６を有するソース配線３と、化合物半導体基板上に形成され、所定の間隔を隔てて互いに平行状に設けられて複数のソース電極６に対して並列方向に交互に配置される複数のドレイン電極７を有するドレイン配線４と、化合物半導体基板上に形成され、少なくとも前記並列方向に互いに隣り合うソース電極６とドレイン電極７との電極間に位置する部分を有するゲート配線５と、ゲート配線５が形成される領域にてゲート配線５下に形成され、複数のソース電極６と複数のドレイン電極７との各電極間に独立して設けられる複数の埋め込みゲート層８とを備えた。 （もっと読む）

【課題】耐圧特性の低下やゲートリーク電流の増加を生じることなく、低抵抗で高速動作可能なヘテロ接合電界効果型トランジスタおよびその製造方法を提供する。
【解決手段】ヘテロ接合ＦＥＴの製造方法に関し、（ａ）チャネル層３及びチャネル層３上に形成されたバリア層４を窒化物半導体層として準備する工程と、（ｂ）窒化物半導体層上に不純物拡散源としてＺｎＯ膜９を形成する工程と、（ｃ）ＺｎＯ膜９上のドレイン電極６及びソース電極５を形成すべき領域以外に酸化膜１０を形成する工程と、（ｄ）窒化物半導体層に対して熱処理を行い、酸化膜１０が形成されていない領域の下部のチャネル層３及びバリア層４に選択的に、ＺｎＯ膜９からＺｎ及びＯを拡散させる工程とを備える。 （もっと読む）

【課題】単色性が強く、高効率にテラヘルツ波を発生または検出することができるテラヘルツ波素子を提供する。
【解決手段】テラヘルツ波素子１００は、バッファ層１０２と電子供給層１０４とのヘテロ接合を含む半導体多層構造１０１〜１０４と、半導体多層構造１０１〜１０４上に形成されたゲート電極１０５、ドレイン電極１０６およびソース電極１０７とを有し、ゲート電極１０５とヘテロ接合界面との間の静電容量は、ドレインとソースとの間を流れる電流の方向と直交する方向に周期的に、第１の静電容量と第１の静電容量の値と異なる第２の静電容量とを有している。 （もっと読む）

【課題】絶縁膜を有する窒化物半導体を低コストで製造する。
【解決手段】基板１０の上方に形成された半導体層２２，２３，２４と、前記半導体層の一部を酸化することにより形成された絶縁膜３０と、前記絶縁膜上に形成された電極４１と、を有し、前記絶縁膜は、酸化ガリウムを含むもの、または、酸化ガリウム及び酸化インジウムを含むものにより形成されているものであることを特徴とする半導体装置。 （もっと読む）

【課題】リセス等の形成に伴う処理で生じる残渣を適切に除去することができる化合物半導体装置の製造方法及び洗浄剤を提供する。
【解決手段】化合物半導体積層構造１を形成し、化合物半導体積層構造１の一部を除去して凹部４を形成し、洗浄剤を用いて凹部４内の洗浄を行う。洗浄剤は、凹部４内に存在する残渣と相溶する基材樹脂と溶媒とを含む。 （もっと読む）

【課題】半導体層とゲート電極との間に絶縁膜が形成された半導体装置の信頼性を高める。
【解決手段】基板の上方に形成された半導体層と、前記半導体層上に形成された絶縁膜と、前記絶縁膜上に形成された電極と、を有し、前記絶縁膜は炭素を主成分とするアモルファス膜を含むものであることを特徴とする半導体装置により上記課題を解決する。 （もっと読む）