半導体装置およびその製造方法
【課題】ショットキーバリアダイオードの逆リーク電流を低減させる。
【解決手段】禁制帯幅の異なるＧａＮ膜３ａ、３ｂとバリア膜４ａ、４ｂとを交互に積層して形成したヘテロ接合体５ａ、５ｂを有する積層体６と、積層体６の一方の側壁にショットキー接続された第１電極８と、もう一方の側壁に接して形成された第２電極１０とを有する半導体装置において、第１電極８とバリア膜４ａ、４ｂとの間に酸化膜１２を設ける。これにより、バリア膜４ａ、４ｂの加工に起因してバリア膜４ａ、４ｂに残留する欠陥にを介して逆リーク電流が流れることを防ぐ。
【解決手段】禁制帯幅の異なるＧａＮ膜３ａ、３ｂとバリア膜４ａ、４ｂとを交互に積層して形成したヘテロ接合体５ａ、５ｂを有する積層体６と、積層体６の一方の側壁にショットキー接続された第１電極８と、もう一方の側壁に接して形成された第２電極１０とを有する半導体装置において、第１電極８とバリア膜４ａ、４ｂとの間に酸化膜１２を設ける。これにより、バリア膜４ａ、４ｂの加工に起因してバリア膜４ａ、４ｂに残留する欠陥にを介して逆リーク電流が流れることを防ぐ。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、禁制帯幅が異なるヘテロ接合体を有する半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
窒化物半導体であるＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）からなるバリア膜とＧａＮ膜とのへテロ接合体は、シリコンなどを用いたｐｎ接合により構成されるダイオードと比較して高い絶縁破壊電界と高いシートキャリア濃度とを有する。そこで、このようなヘテロ接合体をダイオード（ショットキーバリアダイオード）に用いることにより、シリコンなどのｐｎ接合からなるダイオードに比べて耐圧を向上させ、オン抵抗を低下させるといったダイオード性能の向上を図ることが提案されている。
【０００３】
例えば、特許文献１（特開２００９−１１７４８５号公報）には、ＧａＮ層と、ＡｌＧａＮ層とが積層されたヘテロ接合体を有する積層構造体と、この積層構造体の第一の端部に形成され、ヘテロ接合体とショットキー接続されるショットキー電極と、この積層構造体の第２の端部に形成され、ヘテロ接合体とオーミック接続されるオーミック電極とを有するショットキーバリアダイオードが開示されている。ただし、特許文献１にはヘテロ接合体とショットキー電極との間に酸化膜などの絶縁膜を形成する旨の記載はない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１１７４８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者らは、禁制帯幅の異なる半導体膜を積層させたヘテロ接合体をダイオードなどに用いた半導体装置の特性を向上させることを検討した。
【０００６】
これに際し、本発明者らは、積層構造を有するヘテロ接合体を加工（ドライエッチングを用いたパターニング）すると、ヘテロ接合体の側壁に露出する半導体膜（例えばＡｌＧａＮ層）に欠陥が生じやすく、ダイオードの特性が劣化することを見出した。具体的には、ヘテロ接合体を含むダイオードに逆バイアスの電圧を印可した際にリーク電流が発生しやすくなり、所定の耐圧を確保できなくなるという課題がある。
【０００７】
本発明の目的は、ヘテロ接合体における逆リーク電流の発生を防ぐことにある。
【０００８】
本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本願の一発明による半導体装置は、
互いに禁制帯幅が異なる第１膜と第２膜とをヘテロ接合させて基板上に積層させたヘテロ接合体を少なくとも１層有する積層体と、
前記積層体の第１側壁に接するように配置され、前記第１膜とショットキー接続された第１電極と、
前記積層体の前記第１側壁の反対側の第２側壁に接するように配置された第２電極と、
を有する半導体装置において、
前記第１電極および前記第２膜の間には第１絶縁膜が介在するものである。
【００１１】
また、本願の一発明による半導体装置の製造方法は、
（ａ）基板上に禁制帯幅が異なる第１膜と第２膜とを交互に繰り返し積層することで積層体を形成する工程と、
（ｂ）前記積層体を選択的に除去することにより、前記積層体の第１側壁および第１側壁の反対側の第２側壁を形成する工程と、
（ｃ）前記第１側壁に露出した前記第２膜の側面に第１絶縁膜を形成する工程と、
（ｄ）前記（ｃ）工程の後、前記第１側壁に接する第１電極を形成し、前記第１膜と前記第１電極とショットキー接続させる工程と、
（ｅ）前記第２側壁に接する第２電極を形成する工程と、
を有し、
前記第１電極および前記第２膜の間には前記第１絶縁膜が介在するものである。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１３】
本発明によれば、ダイオードの逆リーク電流の発生を防ぐことができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１であるショットキーバリアダイオードの平面図である。
【図２】本発明の実施の形態１であるショットキーバリアダイオードの一部を破断して示す斜視図である。
【図３】本発明の実施の形態１であるショットキーバリアダイオードの製造方法を示す断面図である。
【図４】図３に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図５】図４に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図６】図５に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図７】図６に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図８】図７に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図９】本発明の実施の形態１であるショットキーバリアダイオードの変形例１を示す断面図である。
【図１０】本発明の実施の形態１であるショットキーバリアダイオードの変形例２を示す断面図である。
【図１１】本発明の実施の形態１であるショットキーバリアダイオードの変形例３の製造方法を示す断面図である。
【図１２】図１１に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図１３】図１２に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図１４】本発明の実施の形態１であるショットキーバリアダイオードの適用例を示す３相モータの回路図である。
【図１５】本発明の実施の形態２であるショットキーバリアダイオードの断面図である。
【図１６】比較例として示すショットキーバリアダイオードの断面図である。
【図１７】比較例として示す縦型ダイオードの断面図である。
【図１８】比較例として示す縦型ダイオードの特性を示すグラフである。
【図１９】比較例として示す縦型ダイオードの特性を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
【００１６】
（実施の形態１）
図１および図２を用いて、ショットキーバリアダイオードを含む本実施の形態の半導体装置の構成について説明する。図１は本実施の形態の半導体装置の平面図であり、図２は本実施の形態の半導体装置の一部を破断して示す斜視図である。なお、図２の斜視図に示す断面は図１のＡ−Ａ線における断面である。
【００１７】
図１および図２に示すように、本実施の形態の半導体装置は、半導体基板上に形成され、平面視において環状にパターニングされた積層膜と、その積層膜の両側の側壁にそれぞれ形成された電極とを有するショットキーバリアダイオードを具備している。具体的には、基板１と、基板１上に基板１側から順に形成されたバッファ層２、ＧａＮ膜３、積層体（積層構造体）６、ＧａＮ膜６ａおよび絶縁膜１１と、環状の積層体６の内側の側壁に形成された第１電極（ショットキー電極）８と、その反対側の側壁に形成された第２電極（オーミック電極）１０とを有している。基板１は例えばＳｉ（シリコン）基板である。また、基板１はＳｉ基板の他、ＧａＮ（窒化ガリウム）基板、ＳｉＣ（炭化ケイ素）基板またはサファイア基板などを用いてもよい。
【００１８】
バッファ層（緩衝層、応力緩和層）２は、基板１上に配置され、例えば、アンドープＡｌＧａＮ層からなる膜である。なお、アンドープとはｎ型もしくはｐ型の不純物を含有していない、または、不純物を含有していてもその濃度が低濃度であることを意味する。このバッファ層は、基板１と、この上部のＧａＮ膜３および積層体６との積層による応力緩和のために形成される。バッファ層２にはアンドープＡｌＧａＮ層の他、ＡｌＮ層などを用いてもよく、積層した場合に生じる膜応力（例えば、膜の反り）と逆応力を有する膜をバッファ層２として用いればよい。
【００１９】
ＧａＮ膜３は、バッファ層２上に形成された膜であり、その上の積層体６の最下層に形成されたＧａＮ膜３ａと一体になっている。すなわち、ＧａＮ膜３、３ａからなる一層の膜は上部の一部が環状に加工されており、下部は加工されていない。このとき、環状に加工されている領域がＧａＮ膜３ａであり、ＧａＮ膜３ａの下部の環状に加工されていない領域がＧａＮ膜３であり、ＧａＮ膜３ａは積層体６の一部を構成している。
【００２０】
積層体６は、それぞれ禁制帯幅の異なる半導体膜が繰り返し積層された構造を有する。積層体６を構成する半導体膜は化合物半導体であり、例えば、窒化系化合物半導体であるＧａＮ膜とＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）膜などとを用いることができる。具体的例として、積層体６は例えば下層から上層にかけて順にＧａＮ膜３ａ、Ａｌ０．２５Ｇａ０．７５Ｎ膜（バリア膜）４ａ、ＧａＮ膜３ｂおよびＡｌ０．２５Ｇａ０．７５Ｎ膜（バリア膜）４ｂを有する積層構造体とすることができる。ＧａＮ膜３ａ、３ｂの部材はＧａＮ膜ではなくＩｎＡｌＧａＮ膜であっても構わないが、以下に記述するようにＧａＮ膜３ａ、３ｂは電子が二次元的に走行する層となるため、混晶散乱がなく、ダイオードのオン電圧を低減できるＧａＮ膜を用いることが望ましい。一方のＩｎＡｌＧａＮ膜４ａ、４ｂには電子は走行せず、チャネルとして機能しないため、以下、単にバリア膜４ａ、４ｂと呼ぶ。なお、混晶散乱とは膜を構成する結晶が組成の乱れ（ゆらぎ）を有していることであり、混晶散乱がある膜内では、混晶散乱がない膜内に比べて電子の走行（移動）が妨げられる。
【００２１】
積層体６に含まれるＧａＮ膜３ａおよびバリア膜４ａは、ヘテロ接合体５ａを構成し、ＧａＮ膜３ｂおよびバリア膜４ｂは、ヘテロ接合体５ｂを構成する。ここで、バリア膜４ａ、４ｂを構成するＩｎＡｌＧａＮ混晶の組成はその禁制帯幅がＧａＮよりも大きくなるように選択され、一のヘテロ接合体においては、禁制帯幅の大きいバリア膜がＧａＮ膜の上層に配置される。
【００２２】
このように積層体６内では、禁制帯幅は異なったとしても擬似的に格子整合を有する半導体膜同士を接合させている。ここでは、ＧａＮ膜とＡｌＧａＮ膜とを交互に積層した積層体を例に説明する。ＧａＮおよびＡｌＧａＮをｃ軸方向、すなわち基板１の主面に対して垂直な方向に積層する場合、積層面におけるＧａＮの格子定数は０．３１８９ｎｍであり、ＡｌＮの格子定数０．３１１４ｎｍであり、ＧａＮおよびＡｌＮの格子定数は互いに近似している。また、ＡｌＧａＮの格子定数は、ＡｌＮの格子定数とＧａＮの格子定数の間の組成比に応じた値であって、ＧａＮの格子定数と近似の値をとる。よって、ＧａＮ膜とＡｌＧａＮ膜とは、連続した結晶として成長させること（成膜すること）が可能である。
【００２３】
このようなＧａＮ膜とＡｌＧａＮ膜とを積層した積層体では、これらの膜の禁制帯幅の差により、ＧａＮ膜側の界面近傍に電子層（チャネル）が生じる。この電子層は二次元電子ガスとも呼ばれ、例えば、ＡｌＧａＮ／ＧａＮヘテロ構造の場合、電子密度が１０１３（ｃｍ−２）程度の高濃度の電子層（電子ガス）が得られるため、オン抵抗を低減することができる。さらに、複数のヘテロ接合体５ａ、５ｂを積層することにより、オン抵抗をさらに低減することができる。なお、積層体６内に電流が流れる際、ＧａＮ膜３ｂのように上面と下面にバリア膜が接している膜では、前記電流は主にＧａＮ膜３ｂの上面の近傍に形成された電子層を流れ、ＧａＮ膜３ｂの下面においてはほとんど流れない。
【００２４】
上述したように、積層体６の底部の一部であるＧａＮ膜３ａは積層体６の下部のＧａＮ膜３と一体となっており、ＧａＮ膜３およびＧａＮ膜３ａは一つの層を構成している。つまり、ＧａＮ膜３は基板１の主面に沿って延在しているが、その上部の一部は環状にパターニングされており、本願ではこの環状のパターンをＧａＮ膜３ａと呼ぶものとする。積層体６上には積層体６と同様に環状にパターニングされたＧａＮ膜６ａおよび絶縁膜１１が形成されている。つまり、バリア膜４ｂ上にはＧａＮ膜６ａが形成され、ＧａＮ膜６ａ上には絶縁膜１１が形成されている。ＧａＮ膜６ａはｐ型またはｎ型の不純物が殆ど導入されていないアンドープ層である。また、積層体６の側壁であって環状パターンの中央側の側壁は第１側壁７とし、積層体６のもう一方の側壁であって環状パターンの外側の側壁は第２側壁９とする。環状パターンの内側において対向する第１側壁７には第１電極８が接して形成されており、第１側壁７の反対側の第２側壁９には第２電極１０が接するように配置されている。第１電極８および第２電極１０はＧａＮ膜６ａおよび絶縁膜１１のそれぞれの側壁にも接し、絶縁膜１１の上面にもそれぞれ接している。このように、第１電極８および第２電極１０は絶縁膜１１の上部に乗り上げて形成されているが、第１電極８および第２電極１０は互いに接しておらず、電気的に絶縁されている。
【００２５】
また、第１電極８は積層体６の上部、積層体６の第１側壁７および積層体６の環状パターンの内側のＧａＮ膜３の上面にかけて連続的に形成されており、同様に、第２電極１０は積層体６の上部、積層体６の第２側壁９および積層体６の環状パターンの外側のＧａＮ膜３の上面にかけて連続的に形成されている。第１電極８は積層体６の環状パターンの内側のＧａＮ膜３の上面を完全に覆うように形成されている。本実施の形態の半導体装置の主な特徴として、積層体６を構成するバリア膜４ａ、４ｂと第１電極８との間には、バリア膜４ａ、４ｂを構成する半導体が酸化して形成された絶縁膜である酸化膜１２がそれぞれ存在している。つまりバリア膜４ａ、４ｂと第１電極８との間には酸化膜１２が介在しており、バリア膜４ａ、４ｂと第１電極８とは直接接触していない。
【００２６】
なお、酸化膜１２はＡｌＧａＮからなるバリア膜４ａ、４ｂが酸化した膜である。酸化膜１２は例えば酸化シリコンなどで形成してもよいが、バリア膜４ａ、４ｂの側壁のみに酸化シリコン膜などの他の膜を形成することは困難であるため、ここでは露出しているバリア膜４ａ、４ｂを選択的に酸化することで容易に酸化膜１２を設けることを可能としている。
【００２７】
ＧａＮ膜３ａ、３ｂ、バリア膜４ａおよび４ｂのそれぞれの基板１の主面に対して垂直な方向における膜厚は２５ｎｍ程度であり、同方向におけるヘテロ接合体５ａ、５ｂのそれぞれの膜厚は５０ｎｍ程度である。また、積層体６上のＧａＮ膜６ａの同方向の膜厚は２〜３ｎｍ程度である。また、基板１の主面に沿う方向であって、環状の積層体６の中心を通る方向、すなわち積層体６の側壁に垂直な方向における酸化膜１２の膜厚は１ｎｍ程度である。
【００２８】
図１および図２では図示を省略しているが、基板１上にはＧａＮ膜３、積層体６、絶縁膜１１、第１電極８および第２電極１０を覆うように層間絶縁膜が形成されており、第１電極８上および第２電極１０上には第１電極８および第２電極１０に特定の電位を供給するためのコンタクトプラグがそれぞれ前記層間絶縁膜を貫通して形成されている。
【００２９】
上述したように、第１電極８は、積層体６を構成する半導体膜と接しショットキー障壁を生じさせるショットキー電極である。また、第２電極１０は、積層体６を構成する半導体膜と接し、電圧−電流特性が比較的直線的な特性（オーミック特性）を有するオーミック電極である。第１電極（ショットキー電極）８の部材としては、例えばＮｉ（ニッケル）およびＡｕ（金）を順に積層したＮｉ／Ａｕの積層電極、Ｐｔ／Ａｕの積層電極またはＰｄ／Ａｕの積層電極等が用いられる。また、第２電極（オーミック電極）１０としては、例えばＴｉ／Ａｌの積層電極などが用いられる。
【００３０】
積層体６、第１電極８および第２電極１０はショットキーバリアダイオードを構成しており、ショットキーバリアダイオードに順バイアスの電圧が印加されたときには、ＧａＮ膜３ａおよび３ｂのそれぞれの内部であって、それらの上面とバリア膜とが接する界面の近傍に形成された電子層内を、電子が第２側壁９から第１側壁７の方向へ移動する。すなわち、本実施の形態のショットキーバリアダイオードは、順バイアス時には第１電極８から第２電極１０に向けて電流が流れ、逆バイアス時には第２電極１０から第１電極８に向けて電流が流れることを防ぐ整流作用を有する半導体装置である。ショットキーバリアダイオードは、第１電極８とＧａＮ膜３ａおよび３ｂとのショットキー接合により生ずるショットキー障壁により、電子が第１電極８からＧａＮ膜３ａおよび３ｂへ移動しにくくなることを利用している。
【００３１】
なお、図１に示すように、積層体６および積層体６上の絶縁膜１１は基板１（図示しない）上の環状領域に形成され、第１電極８は、当該環状領域の内側に形成され、第２電極１０は、当該環状領域を取り囲む環状の領域に形成されている。ただし、第１電極８と第２電極１０の配置を入れ替えても構わない。その場合、図２に示す酸化膜１２は積層体６の環状領域の内側の側面である第１側壁７ではなく、積層体６の環状領域の外側の側面である第２側壁９側のバリア膜４ａ、４ｂの側壁に形成される。また、積層体６ならびにその上部のＧａＮ膜６ａおよび絶縁膜１１の平面視における形状は円形に限らず四角形または六角形などの多角形であってもよく、環状に限らず、例えば一方向に延在する矩形の形状を有していてもよい。
【００３２】
次に、本実施の形態の半導体装置の効果について、比較例を用いて説明する。図１６に、比較例の半導体装置であるショットキーバリアダイオードの断面図を示す。図１６に示す半導体装置は図１および図２を用いて説明した本実施の形態の半導体装置とほぼ同様の構造を有している。すなわち、基板２１上には順にバッファ層２２、ＧａＮ膜２３が形成され、ＧａＮ膜２３上には基板２１側から順に積層されたＧａＮ膜２３ａ、バリア膜２４ａ、ＧａＮ膜２３ｂおよびバリア膜２４ａからなる積層体２６が形成されている。バリア膜２４ａ、２４ｂはＩｎＡｌＧａＮ膜からなる。積層体６の一方の側面である第１側壁２７にはショットキー電極である第１電極２８が形成され、積層体６のもう一方の側面である第２側壁２９にはオーミック電極である第２電極３０が形成されている。ＧａＮ膜２３ａおよびバリア膜２４ａはヘテロ接合体２５ａを構成し、ＧａＮ膜２３ｂおよびバリア膜２４ｂはヘテロ接合体２５ｂを構成し、ヘテロ接合体２５ａおよびヘテロ接合体２５ｂは積層体２６を構成している。
【００３３】
ただし、本実施の形態の半導体装置とは異なり、図１６に示すショットキー電極である第１電極２８とバリア膜２４ａ、２４ｂとの間には酸化膜１２（図２参照）は形成されておらず、積層体２６を構成するバリア膜２４ｂ上にはＧａＮ膜６ａ（図２参照）および絶縁膜１１（図２参照）は形成されていない。このように、酸化膜１２を設けず、積層体２６の第１側壁２７において露出しているバリア膜２４ａ、２４ｂに直接第１電極２８を接触させた場合、積層体６を形成する際のドライエッチングに晒されたバリア膜２４ａ、２４ｂの側面には結晶欠陥が残留する。このため、第１電極２８と第２電極３０との間では前記結晶欠陥を介して逆リーク電流が流れやすくなり、１ｍＡ／ｃｍ２で定義したショットキーバリアダイオードの逆バイアス時の耐圧が１００±１０Ｖと低くなる問題がある。
【００３４】
つまり、バリア膜２４ａ、２４ｂと直接第１電極２８とが直接接している比較例の半導体装置では、逆バイアス電圧の印加時に電流がＧａＮ膜２３ａ、２３ｂと直接第１電極２８との間のショットキー接合を介さず、バリア膜２４ａ、２４ｂの側壁のダメージを受けた領域を介してＧａＮ膜２３ａ、２３ｂおよび直接第１電極２８間を流れるため、ショットキーバリアダイオードの逆バイアス時の耐圧が低くなる。
【００３５】
なお、このように逆リーク電流が発生するのはＧａＮ膜上に積層したバリア膜がダメージを負った状態で電極に接しているためであり、単体のＧａＮ膜に電極がショットキー接合しているだけの構造体では上記の逆リーク電流が発生するような問題は起きない。すなわち、本願の発明は、例えばＧａＮからなる半導体膜と例えばＡｌＧａＮからなるバリア膜とを積層して接合させたヘテロ接合体の側壁に金属電極を接続させた半導体装置に適用するものである。
【００３６】
このように半導体装置の逆方向耐圧が低くなることを防ぐ方法として、バリア膜２４ａ、２４ｂ内のＡｌの濃度を薄くすることが考えられる。リーク電流はバリア膜２４ａ、２４ｂ内のＡｌの濃度が高いほど流れやすくなるため、Ａｌ濃度を抑えることで逆リーク電流を低減することができる。しかし、Ａｌ濃度が低いバリア膜２４ａ、２４ｂを形成した場合、ＧａＮ膜２３ａ、２３ｂ内に形成される電子層の電子密度は１０１２（ｃｍ−２）程度に低くなってしまい、ショットキーバリアダイオードのオン抵抗が高くなる問題が生じる。
【００３７】
そこで、本発明者らは図１７に示すような縦型のショットキーバリアダイオード（以下、単に縦型ダイオードという）を有する半導体装置を用いて、予備実験を行った。
【００３８】
図１７は本実施の形態の半導体装置の効果を説明するための比較例の半導体装置の断面図である。図１７に示すように、比較例の半導体装置はｎ＋型の導電型を有するｎ＋型ＧａＮ基板３１を有し、ｎ＋型ＧａＮ基板３１上には下面から上面にかけてｎ−型ＧａＮからアンドープのＡｌ０．０８Ｇａ０．９２Ｎまで組成を傾斜させたバリア導体膜３４を有している。つまり、バリア導体膜３４の上面近傍の組成はＡｌ０．０８Ｇａ０．９２Ｎであるが、下面近傍の組成はｎ−型ＧａＮであり、バリア導体膜３４は下面から上面にかけてＡｌ濃度が高くなるような濃度分布を有している。バリア導体膜３４上にはＰｔ（白金）を含むショットキー（アノード）電極３８が形成されており、ｎ＋型ＧａＮ基板３１の下面にはＴｉおよびＡｌ膜の積層膜であるオーミック（カソード）電極４０が形成されている。ショットキー電極３８は平面視において例えば円形の形状を有し、その幅であってｎ＋型ＧａＮ基板３１の主面に沿う方向のショットキー電極３８の長さ（直径）は５００μｍであるものとする。また、バリア導体膜３４内のアンドープのＡｌ０．０８Ｇａ０．９２Ｎを主に含む領域のｃ軸方向の厚さは５０ｎｍ程度であるものとする。アンドープのＡｌ０．０８Ｇａ０．９２Ｎは抵抗値が高い部材ではあるが、厚さが薄いため、トンネル効果によりショットキー電極３８とオーミック電極４０との間には電流が流れる。
【００３９】
このような縦型ダイオードを形成する際、バリア導体膜３４の上部にショットキー電極３８を形成する前に、ＵＶ／Ｏ３（紫外線／オゾン）処理を２００℃にて２時間行った後にショットキー電極３８およびオーミック電極４０を形成して縦型ダイオードを形成した結果、完成した縦型ダイオードの順方向の電流―電圧特性が、ＵＶ／Ｏ３処理を行わなわずに形成した縦型ダイオードに比べて２０ｍＶ高電圧側にシフトした。このときの縦型ダイオードの順方向の電流―電圧特性を図１８に示す。
【００４０】
図１８はバリア導体膜３４（図１７参照）に紫外線を照射した縦型ダイオードと、バリア導体膜３４に紫外線を照射していない縦型ダイオードとのそれぞれの電流―電圧特性を示すグラフであり、縦軸は順方向電流（Ａ）を示し、横軸は順方向電圧（Ｖ）を示している。図１８の破線で示すグラフはバリア導体膜３４に紫外線を照射していない縦型ダイオードの電流―電圧特性を表わし、実線で示すグラフはバリア導体膜３４に紫外線を照射した縦型ダイオードの電流―電圧特性を表わしている。図１８に示すように、ＵＶ／Ｏ３処理を行わずに形成した縦型ダイオードよりも、ＵＶ／Ｏ３処理を行って形成した縦型ダイオードの方がわずかに順方向電圧の値が上昇している。
【００４１】
ＵＶ／Ｏ３処理を行った縦型ダイオードでは、図１７に示すように、紫外線の照射によってバリア導体膜３４の上面に膜厚０．１ｎｍ程度の酸化膜１２ａが形成されているものと推定される。つまり、この状態ではショットキー電極３８とバリア導体膜３４との間には酸化膜１２ａが介在している。本発明者らは、このように酸化膜１２ａを有する縦型ダイオードと酸化膜１２ａを有していない縦型ダイオードとのそれぞれの逆方向リーク電流を測定したところ、図１９に示すように、酸化膜１２ａを有する縦型ダイオードの逆方向リーク電流が酸化膜１２ａを有していない縦型ダイオードの逆方向リーク電流に比べて半減していることを確認した。図１９は酸化膜１２ａを有する縦型ダイオードと酸化膜１２ａを有していない縦型ダイオードとの電流―電圧特性を示している。図１９の縦軸は縦型ダイオードの逆方向電流（Ａ）を示し、横軸は縦型ダイオードの逆方向電圧（Ｖ）を示しており、破線で示すグラフは酸化膜１２ａを有していない縦型ダイオードの逆方向リーク電流の特性を示し、実線で示すグラフは酸化膜１２ａを有する縦型ダイオードの逆方向リーク電流の特性を示している。図１９に示すように、酸化膜１２ａを有する縦型ダイオードの逆方向リーク電流は酸化膜１２ａを有していない縦型ダイオードの逆方向リーク電流にの半分程度に低減されていることが分かる。
【００４２】
ここで、上述したＵＶ／Ｏ３処理によるバリア導体膜３４の上面の酸化時間を長くすると、逆方向リーク電流は指数関数的に低減できるものの、酸化膜厚が厚くなるにつれて図１８に示す順方向電圧が急増する。酸化膜厚が１ｎｍであれば、ＵＶ／Ｏ３処理を行わなわずに形成した縦型ダイオードに対する順方向電圧の増加は１５０ｍＶ程度であり、実用上無視できる程度に抑えられるので、酸化膜１２ａの膜厚の最適範囲は０．１〜１ｎｍといえる。
【００４３】
なお、図１７〜図１９を用いて説明した上記予備実験では縦型ダイオードを用いているが、ＵＶ／Ｏ３処理時のオゾンおよび酸素は等方的に対象に供給されるため、ショットキーバリアダイオードの導電路を基板の主面と平行な方向に形成するような横型ダイオードにおいても、ショットキー電極とバリア膜との間に酸化膜を形成することで同等の効果を得ることができる。縦型ダイオードではバリア導体膜３４および酸化膜１２ａのように抵抗値が高い膜を電流が流れるため、縦型ダイオードのオン抵抗が高くなるが、図２に示すような横型ダイオードでは電流がＧａＮ膜３ａ、３ｂを通るため、縦型ダイオードに比べて電極間の抵抗値を低くすることができる。また、横型ダイオードの場合、ヘテロ接合体の積層数を多くするだけで電子層（チャネル）の数を増やすこと（マルチチャネル化）ができるので、容易にダイオードのオン抵抗を低減することができる。
【００４４】
したがって、本実施の形態の半導体装置では上記予備実験の結果を応用し、図２に示すように、積層体６を構成するバリア膜４ａ、４ｂと第１電極８との間に、基板１の主面に沿う方向の膜厚が１ｎｍ程度の酸化膜１２を設けている。これにより、第２電極１０に高電圧を印加した場合、すなわち逆バイアスの電圧を印可した場合に、バリア膜４ａ、４ｂと第１電極８との間での電子の移動を抑制でき、図１６に示す比較例の半導体装置のように酸化膜１２を形成しない場合に比べ、逆バイアス時のリーク電流（以下、「逆リーク電流」という）の発生を抑制することができる。これは、酸化膜１２を形成することにより、第１電極８とバリア膜４ａ、４ｂとを直接接しないようにし、積層体６をパターニングした際のドライエッチングによりダメージを受けたバリア膜４ａ、４ｂの端部の結晶欠陥が導電路となって逆リーク電流が流れることを防いでいるためである。
【００４５】
これにより、本実施の形態の半導体装置では逆リーク電流の発生を防ぐ目的でバリア膜２４ａ、２４ｂ内のＡｌ濃度を低くする必要がなくなる。本実施の形態の半導体装置ではＧａＮ膜３ａ、３ｂ内に形成される電子層の電子密度は１０１３（ｃｍ−２）となり、図１６を用いて説明した比較例の半導体装置に比べて電子密度が高い電子層を形成することができるので、半導体装置のオン抵抗を低減することができる。
【００４６】
また、図１６に示す比較例のように第１電極２８および第２電極３０がＩｎＡｌＧａＮ膜からなるバリア膜２４ｂの上面に直接接して形成される場合、第１電極２８および第２電極３０とバリア膜２４ｂとの界面に電界が集中し、第１電極２８および第２電極３０間ではバリア膜２４ｂの上面を介して逆リーク電流が流れやすくなる問題がある。これに対し、本実施の形態の半導体装置では、積層体６上にＧａＮ膜６ａおよび絶縁膜１１を形成することにより、第１電極８および第２電極１０がバリア膜４ｂの上面に直接接することを防ぎ、第１電極８および第２電極１０間に逆リーク電流が流れることを防いでいる。ただし、バリア膜４ｂ上に形成するのはＧａＮ膜６ａまたは絶縁膜１１のいずれか一方のみでもよい。
【００４７】
ＧａＮ膜６ａを形成せずに絶縁膜１１のみをバリア膜４ｂ上に形成する場合は、絶縁膜１１を介して第１電極８および第２電極１０間に逆リーク電流が流れる可能性も考えられるので、バリア膜４ｂ上で対向する第１電極８および第２電極１０同士の間の領域の下部の絶縁膜１１は除去することが好ましい。つまり、バリア膜４ｂの上面と、第１電極８および第２電極１０との間にはそれぞれ絶縁膜１１が形成されているが、絶縁膜１１はバリア膜４ｂ上で分割され、バリア膜４ｂ上に二つ形成された絶縁膜１１のパターン同士の間には他の層間絶縁膜が埋め込まれることになる。
【００４８】
また、ショットキーバリアダイオードは、ｎ型の導電型を有する半導体基板の主面上にアンドープのＡｌＧａＮなどからなるバリア膜を介してショットキー電極を形成し、半導体基板の前記主面の反対側の裏面にオーミック電極を形成した、縦型のダイオードとして形成することも考えられる。しかし、この構造では半導体基板の主面に対して垂直な方向に電流が流れる際、抵抗値が高いバリア膜を介して電流が流れるため、ショットキーバリアダイオードのオン抵抗が高くなる問題がある。これに対し、本実施の形態の半導体層装置では、第１電極８および第２電極１０を積層体６の側壁に接触させているので、順バイアス時にバリア膜を介さず電流を流すことができ、低抵抗な接合を実現することを可能としている。
【００４９】
また、積層体６のパターンを環状ではなく基板１の主面に沿って一方向に延在する矩形の形状にした場合、その端部では電界集中が起こることを防ぐために電界を緩和する特別な構造を設ける必要がある。これに対し、図１および図２に示すように積層体６のパターンを環状にすることによりパターンの端部が形成されることを防ぎ、パターンの一部において電界集中が起こることを防ぐことができるため、ショットキーバリアダイオードの構造を単純にし、製造工程を簡略化することができる。
【００５０】
なお、ショットキーバリアダイオードは図２に示すショットキー電極である第１電極８とヘテロ接合体５ａ、５ｂが接することでダイオードとして機能する半導体素子であるため、第２側壁９において第２電極１０とダメージを受けたバリア膜４ａ、４ｂとが接していることは問題とはならない。第２側壁９において第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜が形成されていると、オン抵抗が上昇する虞があるため、第１側壁７側に酸化膜１２を設けたとしても、第２側壁９側には酸化膜を形成しないようにすることが望ましい。このため、本実施の形態の半導体装置では、第２電極１０とバリア膜４ａ、４ｂとの間には酸化膜を設けていないが、上記オン抵抗の上昇が問題とならない場合は、酸化膜１２と同様に、第２側壁９において第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜が形成されていても構わない。
【００５１】
次に、図３〜図８を用いて、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図３〜図８は、本実施の形態の半導体装置の製造工程を示す断面図であり、図２の断面と同じ位置の断面を示している。
【００５２】
まず、図３に示すように、基板１として例えばＳｉ基板を準備し、基板１上にバッファ層２として、例えばＡｌＧａＮ層を気相エピタキシー法を用いて２μｍ程度の膜厚で形成する。このとき、不純物化合物を成膜装置内に導入せず、バッファ層２をアンドープ層とする。続いて、バッファ層２上に、化合物半導体膜としてＧａＮ膜３を気相エピタキシー法を用いて２μｍ程度の膜厚で形成する。
【００５３】
続いて、ＧａＮ膜３上にＡｌ０．２５Ｇａ０．７５Ｎ膜からなるバリア膜４ａを気相エピタキシー法を用いて２５ｎｍ程度の膜厚で成膜する。その後、バリア膜４ａ上にＧａＮ膜３ｂを２５ｎｍ程度の膜厚で成膜した後、ＧａＮ膜３ｂ上にＡｌ０．２５Ｇａ０．７５Ｎからなるバリア膜４ｂを２５ｎｍ程度の膜厚で成膜する。前述したように、ＧａＮ膜およびＡｌ０．２５Ｇａ０．７５Ｎ膜は互いに格子定数が近似しており、気相エピタキシー法において原料ガスを調整するだけで、連続した結晶として成膜することが可能である。その後、気相エピタキシー法を用いてバリア膜４ｂ上にアンドープ層であるＧａＮ膜６ａを形成した後、ＧａＮ膜６ａ上に、絶縁膜１１として例えば酸化シリコン膜をＣＶＤ（Chemical Vapor Deposition、化学気相成長）法により堆積する。
【００５４】
次に、図４に示すように、絶縁膜１１上にフォトレジスト膜（図示しない）を形成し、フォトリソグラフィ技術を用いて露光・現像することにより、所定の領域に前記フォトレジスト膜を残存させる。続いて、残存するフォトレジスト膜をマスクとして絶縁膜１１をドライエッチングにより加工してＧａＮ膜６ａの上面を露出する孔を形成した後、フォトレジスト膜を除去する。以下このような、所定の形状の膜（例えばフォトレジスト膜）を形成し、当該膜をマスクとして他の膜をエッチング（選択的に除去）することにより所望の形状のパターンを形成する工程をパターニングという。このパターニング工程により、絶縁膜１１が所望の領域に形成される。ここでは、平面視において円形の領域の絶縁膜１１を除去することにより、絶縁膜１１を貫通する孔を形成する。
【００５５】
その後、残存する絶縁膜１１をマスクとして、前記孔の直下のＧａＮ膜６ａ、バリア膜４ｂ、ＧａＮ膜３ｂ、バリア膜４ａおよびＧａＮ膜３の積層膜を、最下層のＧａＮ膜３の上面から所定の深さまでドライエッチングし、後の工程で形成する積層体６（図２参照）の内側の側壁である第１側壁７（図２参照）を形成する。つまり、このときエッチングにより積層膜を除去するのはＧａＮ膜３の途中深さまでであり、バッファ層２は露出させない。この工程のドライエッチングでは、例えば塩素プラズマを用いたドライエッチングを用いる。このとき、前記ドライエッチング工程により露出したバリア膜４ａ、４ｂの側面はドライエッチングによってダメージを受け、結晶欠陥が生じて絶縁性が低下しているものと考えられる。
【００５６】
次に、図５に示すように、基板１およびその上に形成した構造体を含む試料を２００℃に加熱して、波長１８４．９ｎｍの水銀ランプにより発生させたオゾンを２時間照射する。このオゾン照射処理（ＵＶ／Ｏ３処理）の際、ＧａＮ膜３、３ｂおよび６ａの側面ならびにドライエッチングにより露出されたＧａＮ膜３の上面はほとんど変質しないのに対し、露出しているバリア膜４ａ、４ｂの側面は酸化され、主成分がＡｌ２Ｏ３であり、基板１の主面に沿う方向の厚さが約１ｎｍの酸化膜１２が選択的に形成される。つまり酸化膜１２はバリア膜４ａ、４ｂの酸化物である。
【００５７】
次に、図６に示すように、フォトリソグラフィ技術により、絶縁膜１１上の所定の領域にフォトレジスト膜を残存させた後、フォトレジスト膜をマスクとして絶縁膜１１をエッチングした後、フォトレジスト膜を除去する。これにより、平面視において環状の形状を有する絶縁膜１１を形成する。その後、残存する絶縁膜１１をマスクとして、ＧａＮ膜６ａ、バリア膜４ｂ、ＧａＮ膜３ｂ、バリア膜４ａおよびＧａＮ膜３の積層膜を、最下層のＧａＮ膜３の上面から所定の深さまでドライエッチングし、積層体６の外側の側面である第２側壁９を形成する。つまり、このときエッチングにより積層膜を除去するのはＧａＮ膜３の途中深さまでであり、バッファ層２は露出させない。ここでは、例えば塩素プラズマを用いたドライエッチングを行う。
【００５８】
この工程により、上面の一部が除去されたＧａＮ膜３内の上部の領域であって、曲面の側壁を有する凸部でありＧａＮ膜３からなるＧａＮ膜３ａを形成する。ＧａＮ膜３およびＧａＮ膜３ａは一体となっている層であり、ＧａＮ膜３ａは平面視において環状の形状を有するパターンである。以上の工程により、ＧａＮ膜３上に順に積層された複数の環状パターンからなる積層体６を形成する。積層体６はヘテロ接合体５ａおよびヘテロ接合体５ａ上の５ｂからなり、ヘテロ接合体５ａはＧａＮ膜３ａおよびＧａＮ膜３ａ上のバリア膜４ａからなり、ヘテロ接合体５ｂはＧａＮ膜３ｂおよびＧａＮ膜３ｂ上のバリア膜４ｂからなる。したがって、積層体６はＧａＮ膜３上に順に積層されたＧａＮ膜３ａ、バリア膜４ａ、ＧａＮ膜３ｂおよびバリア膜４ｂを含み、平面視において環状の形状を有している。
【００５９】
また、積層体６の上部には環状のパターンであるＧａＮ膜６ａおよび絶縁膜１１が積層体６側から順に積層されている。環状パターンである積層体６の内側の側壁は第１側壁７であり、もう一方の側壁である外側の側壁は第２側壁９である。このとき、第１側壁７側のバリア膜４ａ、４ｂのそれぞれの側壁には酸化膜１２が形成されているが、第２側壁９側のバリア膜４ａ、４ｂのそれぞれの側壁にはいずれも酸化膜は形成されておらず、第２側壁９においてバリア膜４ａ、４ｂの側面が露出している。
【００６０】
次に、図７に示すように、絶縁膜１１の上面の外周部と、第２側壁９および積層体６外側の領域のＧａＮ膜３の上面とを覆うようにフォトレジスト膜をフォトリソグラフィ技術を用いて形成する。つまり、環状のパターンである絶縁膜１１の外周部近傍はフォトレジスト膜で覆うが、絶縁膜１１の内周部ならびにその内側の第１側壁７およびＧａＮ膜３の上面はフォトレジスト膜から露出させる。続いて、フォトレジスト膜上を含む基板１の主面の全面上に、導電性膜として金属膜を堆積する。前記金属膜は、例えば基板１側から順にＮｉとＡｕを積層したＮｉ／Ａｕの積層膜であり、スパッタリング法またはＥＢ（Electron Beam）蒸着法などを用いて形成する。
【００６１】
続いて、フォトレジスト膜を、その上に堆積したＮｉ／Ａｕの積層膜とともに除去する手法（リフトオフ法）により、Ｎｉ／Ａｕの積層膜を所望の領域にのみ残存させ、積層体６の第１側壁７および酸化膜１２と接するＮｉ／Ａｕの積層膜からなる第１電極８を形成する。つまり、第１電極８は環状の第１側壁７の内側のＧａＮ膜３の上面、第１側壁７、ＧａＮ膜６ａの内側の側壁、絶縁膜１１の内側の側壁および絶縁膜１１の内周部近傍の上面に連続的に形成される。第１電極８は第１側壁７においてＧａＮ膜３ａ、３ｂとショットキー接合を形成しているショットキー電極である。また、第１側壁７には酸化膜１２が形成されているため、第１電極８は酸化膜１２に接しているが、バリア膜４ａ、４ｂには接していない。したがって、第１電極８がダメージを受けたバリア膜４ａ、４ｂの側壁に接することはない。
【００６２】
次に、図８に示すように、図７を用いて説明した工程と同様の工程を行い、リフトオフ法を用いて積層体６の第２側壁と接するような第２電極１０（例えば、Ｔｉ／Ａｕ）を形成する。このとき、第２電極１０を形成するのは環状のパターンである積層体６の内側ではなく外側の領域のＧａＮ膜３の上面、第２側壁９、ＧａＮ膜６ａの外側の側壁、絶縁膜１１の外側の側壁および絶縁膜１１の外周部の上面のみである。これにより、第２電極１０は第２側壁９においてバリア膜４ａ、４ｂと接し、また、ＧａＮ膜３ａ、３ｂとオーミック接続される。なお、絶縁膜１１の上面の一端は第１電極８に覆われ、反対側のもう一端は第２電極１０に覆われており、第１電極８と第２電極１０との間には絶縁膜１１が露出しているため、第１電極８および第２電極１０は互いに接しておらず、電気的に絶縁されている。これにより、積層体６、第１電極８および第２電極１０を有するショットキーバリアダイオードが形成される。
【００６３】
その後の工程は図示しないが、積層体６、第１電極８および第２電極１０を覆うように基板１上に厚い層間絶縁膜をＣＶＤ法などにより形成した後、前記層間絶縁膜を貫通するコンタクトプラグを第１電極８上および第２電極１０上に形成する。続いて、コンタクトプラグ上に金属配線を複数形成し、前記複数の金属配線と第１電極８および第２電極１０とをコンタクトプラグを介してそれぞれ電気的に接続することで、本実施の形態の半導体装置が完成する。
【００６４】
なお、上述した製造工程では「第１側壁形成、バリア膜酸化、第２側壁形成、第１電極形成、第２電極形成」の工程順で半導体装置を形成しているが、この工程順は、「第１側壁形成、バリア膜酸化、第１電極形成、第２側壁形成、第２電極形成」または「第２側壁形成、第２電極形成、第１側壁形成、バリア膜酸化、第１電極形成」の順であっても構わない。
【００６５】
また、上述した製造工程では積層体６の上方に絶縁膜１１を形成しているが、積層体６上にＧａＮ膜６ａが形成されていれば、絶縁膜１１は形成しなくても良い。その場合、ＧａＮ膜６ａおよび積層体６のパターニングは絶縁膜１１をマスクとせずフォトレジスト膜をマスクとするか、または絶縁膜１１をマスクとしてＧａＮ膜６ａおよび積層体６のパターニングを行った後に絶縁膜１１を除去する。
【００６６】
また、前述したように第１電極８および第２電極１０が積層体６の上部のバリア膜４ｂの上面に直接接すると逆リーク電流が発生する要因となるため、逆リーク電流の発生を防ぐ観点から、ＧａＮ膜６ａを形成しない場合は絶縁膜１１を積層体６上に形成することが望ましい。なお、ＧａＮ膜６ａを形成しない場合は、バリア膜４ｂの上面に直接絶縁膜１１が形成されることにより、絶縁膜１１を介して第１電極８および第２電極１０間に逆リーク電流が流れる虞がある。
【００６７】
このような逆リーク電流の発生は、絶縁膜１１とＡｌＧａＮ膜との相性が悪いために起こるものである。したがって、図２に示す半導体装置のように、ＡｌＧａＮ膜上にＧａＮ膜６ａを介して絶縁膜１１を形成する場合は、第１電極８および第２電極１０間に絶縁膜１１が連続的に形成されていても問題とはならない。図２に示す絶縁膜１１は単に積層体６のパターニング用のマスクとして用いるために設けられている膜であり、第１電極８および第２電極１０とバリア膜４ｂが直接接することを防ぐために設けられている訳ではない。図２に示す半導体装置において第１電極８および第２電極１０とバリア膜４ｂが直接接することを防いでいるのはＧａＮ膜６ａである。
【００６８】
これに対し、ＧａＮ膜６ａを形成しない場合、絶縁膜１１とバリア膜４ｂとの界面を介して逆リーク電流が流れることを防ぐために、第１電極８および第２電極１０の直下の絶縁膜１１のみを残して第１電極８および第２電極１０間の領域の直下の絶縁膜１１を除去し、図９に示すようにバリア膜４ｂの上面を露出させることが望ましい。つまり、第１電極８の直下の絶縁膜１１および第２電極１０の直下の絶縁膜１１を連続的に形成せず、分断することで、絶縁膜１１およびバリア膜４ｂの界面を介して逆リーク電流が流れることを防ぐことができる。なお、図９は図２の断面と同じ位置の断面を示している。
【００６９】
図９は、図２に示す半導体装置とほぼ同様の構造を有している本実施の形態の変形例１の半導体装置の断面図である。ただし、図２に示す半導体装置とは異なり、図９に示す半導体装置の積層体６上にはＧａＮ膜６ａが形成されておらず、また、絶縁膜１１は絶縁膜１１上の第１電極８および第２電極１０の間の領域の直下には形成されておらず、バリア膜４ｂの上面の一部は絶縁膜１１から露出している。
【００７０】
ただし、ＧａＮ膜６ａおよび絶縁膜１１を形成しない場合でも、図５を用いて説明したＵＶ／Ｏ３処理による酸化工程により、絶縁膜である酸化膜１２が第１側壁７のバリア膜４ａ、４ｂの側面に形成されるとともに、露出しているバリア膜４ｂの上面にも酸化膜１２が形成されることが考えられる。この場合、図５を用いて説明した工程の後にバリア膜４ｂ上に第１電極８および第２電極１０を形成したとしても、図１０に示すようにバリア膜４ｂと第１電極８および第２電極１０との間に酸化膜１２が形成されていることで、バリア膜４ｂの上面を介して逆リーク電流が流れることを防ぐことができる。
【００７１】
図１０は図２に示す半導体装置とほぼ同様の構造を有している本実施の形態の変形例２の半導体装置の断面図であり、なお、図２の断面と同じ位置の断面を示している。ただし、図２に示す半導体装置とは異なり、図１０に示す半導体装置の積層体６上にはＧａＮ膜６ａおよび絶縁膜１１が形成されておらず、代わりに酸化膜１２がバリア膜４ｂの上面を覆っている。バリア膜４ｂの上面の酸化膜１２の膜厚は、基板１の主面に対して垂直な方向において１ｎｍ程度である。
【００７２】
上記のように積層体６の上面にＧａＮ膜６ａ、絶縁膜１１または酸化膜１２を設けているのは、第１電極８および第２電極１０が積層体６の上面上に乗り上げて形成されているために起こる逆リーク電流の発生を防ぐためである。したがって、第１電極８および第２電極１０を積層体６上に形成せず、第１電極８および第２電極１０を積層体６の側壁に形成する場合は、積層体６の上面にＧａＮ膜６ａ、絶縁膜１１または酸化膜１２を形成する必要はない。
【００７３】
前述したように、図１６を用いて説明した比較例の半導体装置では、バリア膜２４ａ、２４ｂと第１電極２８とが直接接することにより、ドライエッチングに晒されて結晶欠陥が残留しているバリア膜２４ａ、２４ｂの側面を介して第１電極２８とＧａＮ膜２３ａ、２３ｂとの間に逆リーク電流が流れる問題がある。この場合、１ｍＡ／ｃｍ２で定義したダイオードの耐圧は１００±１０Ｖとなる。
【００７４】
これに対し、本発明者らの検討によれば、図３〜図１０を用いて説明した本実施の形態の半導体装置においてショットキーバリアダイオードの逆方向耐圧を測定したところ、８００±１００Ｖの良好な結果が得られた。これは、バリア膜４ａ、４ｂの側面にドライエッチングに起因した結晶欠陥が残留しても、図８に示すように第１電極８とバリア膜４ａ、４ｂとの間に酸化膜１２を設けることによって、逆リーク電流が流れることを防ぐことができるためである。
【００７５】
なお、バリア膜４ａ、４ｂの組成は上記した組成とは異なる組成のＡｌＧａＮ膜であってもよく、上記した組成とは異なる組成のＡｌＧａＮ膜を用いても、上述した効果と同様の効果が得られる。
【００７６】
また、上記の半導体装置の構成では、ヘテロ接合体を２層積層したが、３層以上のヘテロ接合体を積層してもよい。このように、ヘテロ接合体の積層数、すなわち、チャネル数を増加させることにより、ショットキーバリアダイオードのオン抵抗の低減することができる。
【００７７】
上述した製造工程ではオーミック電極である第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜が形成されないように、第２側壁９を形成する前、または第２側壁９を露出していない状態で第１側壁７において露出するバリア膜４ａ、４ｂの表面を酸化する方法を用いている。これに対する変形例３として、以下に積層体６を一回のエッチング工程により形成する製造方法を図１１〜図１３を用いて説明する。なお、図１１〜図１３は図２の断面と同じ位置の断面を示している。
【００７８】
変形例３である半導体装置の製造工程では、まず図３に示す積層構造を形成した後、図１１に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて積層体６のパターンを形成する。このとき製造工程中の半導体装置の構造は図６に示す構造とほぼ同様であるが、酸化膜１２が形成されておらず、第１側壁７においてバリア膜４ａ、４ｂの側面が露出している点で上述した製造方法とは異なる。この場合、第１側壁７側のバリア膜４ａ、４ｂの側面は上記ドライエッチングによりダメージを負い、結晶欠陥が生じているものと考えられる。
【００７９】
次に、積層体６を覆うように基板１の主面の全面上に例えば酸化シリコン膜からなる絶縁膜１３をＣＶＤ法などにより形成した後、フォトリソグラフィ技術およびドライエッチング法を用いて絶縁膜１３を加工することで、積層体６の第１側壁７および第１側壁７の内側のＧａＮ膜３の上面を露出させる。続いて、ＵＶ／Ｏ３処理を行うことでバリア膜４ａ、４ｂの側面であって第１側壁７側の側面のみに酸化膜１２を形成する。
【００８０】
次に、絶縁膜１３を除去するが、その際に用いるフッ酸などのエッチャント（エッチング液）により酸化膜１２が除去されることを防ぐため、積層体６および絶縁膜１３を覆うように基板１の主面の全面上に例えば窒化シリコン膜からなる絶縁膜１４をＣＶＤ法などにより形成した後、フォトリソグラフィ技術およびドライエッチング法を用いて絶縁膜１３を加工する。これにより、酸化膜１２を覆い、かつ、絶縁膜１３を露出する絶縁膜１４を形成する。
【００８１】
その後、図示はしないがフッ酸を用いたウェットエッチングにより絶縁膜１３を除去した後、リン酸を用いたウェットエッチングにより絶縁膜１４を除去することで、図６と同様の構造を得ることができる。これ以降の工程は図７〜図８を用いて説明した工程を行うことで、変形例３の半導体装置が完成する。
【００８２】
このようにして形成した変形例３の半導体装置では、積層体６の両側の側壁を一度のエッチング工程によりパターニングするため、フォトマスクの合わせずれなどに起因して第１側壁７と第２側壁９との距離にばらつきが生じることを防ぐことができる。つまり、アノード電極およびカソード電極間の距離を一定に保って半導体装置を形成することができるため、半導体装置の耐圧のばらつきを抑制することができる。
【００８３】
図３〜図８を用いて説明した製造工程では、第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜が形成されないように積層体６を２回のエッチングにより形成し、第１側壁７を形成した後であって第２側壁９を形成する前にバリア膜４ａ、４ｂのそれぞれの側面の酸化を行っている。また、図１１〜図１３を用いて説明した製造工程では、同様に第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜が形成しないようにする目的で絶縁膜１３を形成した状態でバリア膜４ａ、４ｂのそれぞれの側面の酸化を行っている。
【００８４】
ただし、第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜が形成されることに起因するオン抵抗の上昇が問題とならない程度である場合は、酸化膜１２と同様に、第２側壁９において第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜を形成しても構わない。その場合、図３〜図８および図１１〜図１３を用いて説明したような製造方法ではなく、例えば図１１を用いて説明したエッチング工程により積層体６を有する構造を一括で形成し、その後バリア膜４ａ、４ｂのそれぞれの両側の側面を酸化した後、図７および図８の工程によりショットキーバリアダイオードを形成することが考えられる。
【００８５】
以下に、図１〜図１３を用いて説明したショットキーバリアダイオードの適用例について説明する。本実施の形態の半導体装置は、例えば、ハイブリッド車などに使用される３相モータの駆動回路に使用することができる。
【００８６】
図１４は、本実施の形態のショットキーバリアダイオードを用いた３相モータの回路図である。図１４に示すように、３相モータ回路は３相モータ４１、パワー半導体装置４２、制御回路４３を有している。３相モータ４１は、位相の異なる３相の電圧により駆動するように構成されている。図１４において破線により囲んで示すパワー半導体装置４２は、３相モータ４１を制御するスイッチング素子により構成されており、例えば、３相のそれぞれに対応してＩＧＢＴ４４とダイオード４５が設けられている。すなわち、３相のうちの各単相において、電源電位（Ｖｃｃ）と３相モータの入力電位との間にＩＧＢＴ４４とダイオード４５が逆並列に接続されており、３相モータの入力電位と接地電位（ＧＮＤ）との間にもＩＧＢＴ４４とダイオード４５が逆並列に接続されている。つまり、３相モータ４１では、単相（各相）毎に２つのＩＧＢＴ４４と２つのダイオード４５が設けられており、３相で６つのＩＧＢＴ４４と６つのダイオード４５が設けられている。
【００８７】
それぞれのＩＧＢＴ４４のゲート電極は、一部図示を省略しているがいずれも制御回路４３に接続されており、この制御回路４３によってＩＧＢＴ４４が制御される。このようなパワー半導体装置４２および制御回路４３を有する３相モータの駆動回路では、制御回路４３でパワー半導体装置４２を構成するＩＧＢＴ４４（スイッチング素子）を流れる電流を制御することにより、３相モータ４１を回転させる。つまり、ＩＧＢＴ４４は、３相モータ４１に電源電位（Ｖｃｃ）を供給したり、あるいは、接地電位（ＧＮＤ）を供給したりするスイッチング素子として機能するものであり、このＩＧＢＴ４４のオン／オフのタイミングを制御回路４３で制御することにより、３相モータ４１を駆動することができるようになっている。
【００８８】
ＩＧＢＴ４４とダイオード４５とは、図１４に示すように、逆並列に接続されているが、このときのダイオードの機能について以下に説明する。
【００８９】
ダイオード４５は、負荷がインダクタンスを含まない純抵抗である場合、還流するエネルギーがないため不要である。しかし、負荷にモータ（例えば、３相モータ）のようなインダクタンスを含む回路が接続されている場合、ＯＮしているスイッチ（ＩＧＢＴ４４）とは逆方向に負荷電流が流れるモードがある。このとき、ＩＧＢＴ４４などのスイッチング素子単体では、この逆方向電流を流し得る機能を持たないので、ＩＧＢＴ４４などのスイッチング素子に逆並列にダイオードを接続する必要がある。すなわち、インバータ回路において、モータ制御のように負荷にインダクタンスを含む場合、ＩＧＢＴ４４などのスイッチング素子をターンＯＦＦしたとき、インダクタンスに蓄えられたエネルギーを必ず放出しなければならない。ＩＧＢＴ４４単体では、インダクタンスに蓄えられたエネルギーを開放するための逆方向電流を流すことができない。そこで、このインダクタンスに蓄えられた電気エネルギーを還流するため、ＩＧＢＴ４４に逆並列にダイオード４５を接続する。つまり、ダイオード４５は、インダクタンスに蓄えられた電気エネルギーを開放するために逆方向電流を流すという機能を有している。
【００９０】
かかるダイオード４５として本実施の形態で説明したショットキーバリアダイオードを用いることで、３相モータの回路特性を向上させることができる。なお、上記３相モータ回路は、本実施の形態の半導体装置の適用例の一例に過ぎず、本実施の形態の半導体装置が各種回路に適用可能であることは言うまでもない。
【００９１】
（実施の形態２）
前記実施の形態１では、ヘテロ接合体としてＧａＮ膜とＡｌＧａＮ膜との積層膜を用いたが、他の半導体膜を積層したヘテロ接合体を用いてもよい。例えば、ＡｌＧａＮ膜に代えて、ＩｎＡｌＮ膜を用いてもよい。すなわち、ヘテロ接合体として、ＧａＮ膜とＩｎＡｌＮ膜との積層膜を用いてもよい。前述したとおり、ヘテロ接合体を構成する膜同士の界面である積層面におけるＧａＮの格子定数は０．３１８９ｎｍであり、ＡｌＮの格子定数は０．３１１４ｎｍであり、ＩｎＮの格子定数は０．３５４８ｎｍである。よって、ＩｎＧａＮの格子定数は、ＡｌＮの格子定数とＩｎＮの格子定数の間の組成比に応じた値であって、ＧａＮの格子定数と近似の値をとる。ここで、ＧａＮの禁制帯幅は、ＩｎＧａＮの禁制帯幅より小さく、一のヘテロ接合体において、禁制帯幅の大きい膜であるＩｎＡｌＮ膜が上層に配置される。
【００９２】
このように、ＧａＮ膜とＩｎＡｌＮ膜とのヘテロ接合体を用い、１００組程度のヘテロ接合体を積層することで、チャネル数を大幅に増加させることができ、オン抵抗の更なる低減を図ることができる。
【００９３】
本実施の形態の半導体装置の断面図を、図１５に示す。図１５に示すショットキーバリアダイオードは図８に示す前記実施の形態１の半導体装置と同様の構造を有しているが、図１５に示すように、ＧａＮ膜３ａ、３ｂのそれぞれの上部にはＡｌＧａＮ膜ではなくＩｎＡｌＮ膜からなるバリア膜４０ａ、４０ｂが形成されている。つまり、本実施の形態の半導体装置は前記実施の形態１の半導体装置とはバリア膜の部材が異なる。
【００９４】
また、バリア膜４ｂ（図８参照）に対応するバリア膜４０ｂとＧａＮ膜６との間にはヘテロ接合体５ｃ、５ｄが基板１側から順に形成されており、ヘテロ接合体５ａ〜５ｃが積層体６を形成している点も前記実施の形態１と異なる。つまり、バリア膜４０ｂ上に順に積層されたＧａＮ膜３ｃおよびバリア膜４０ｃはヘテロ接合体５ｃを構成し、ヘテロ接合体５ｃ上に順に積層されたＧａＮ膜３ｄおよびバリア膜４０ｄはヘテロ接合体５ｄを構成している。これは、前記実施の形態１の半導体装置に比べて本実施の形態の半導体装置では多数のヘテロ接合体を積層することが可能であることを示しており、図１５では図を分かりやすくするためにヘテロ接合体５ａ〜５ｄを４層示しているが、実際には１００層程度のヘテロ接合体を積層することが考えられる。なお、それぞれのバリア膜４０ａ〜４０ｄと第１電極８との界面には酸化膜１２が形成されている。
【００９５】
ヘテロ接合体をＧａＮ膜および当該ＧａＮ膜上に形成したＡｌＧａＮ膜の積層膜により構成した場合、ＧａＮとＡｌＧａＮとの格子定数の違いにより、ＡｌＧａＮ膜内のＡｌの比率を０．２５よりも大きくすると、ヘテロ接合内の応力が大きくなり、ヘテロ接合体にクラックが生じる可能性が高くなる。前記応力は、積層体６を構成するヘテロ接合体の積層数が多くなるほど大きくなる。したがって、ＧａＮ膜およびＡｌＧａＮ膜からなるヘテロ接合体を積層したショットキーバリアダイオードでは、ヘテロ接合体を多く積層するとクラックが生じやすくなるため、積層するヘテロ接合体の数は３層程度までにする必要がある。つまり、半導体装置の信頼性を確保する観点から、ヘテロ接合体をＧａＮ膜および当該ＧａＮ膜上に形成したＡｌＧａＮ膜の積層膜により構成した場合、積層できるヘテロ接合体の数は２層または３層程度が限界となる。
【００９６】
これに対し、本実施の形態の半導体装置のようにＧａＮ膜とＩｎＡｌＮ膜とのヘテロ接合体を用いた場合、ＧａＮとＩｎＡｌＮとでは格子定数が揃いやすく、ヘテロ接合体内にほとんど応力が発生しないため、例えば１０００層積層した複数のヘテロ接合体により積層体６を形成することができる。ヘテロ接合体を構成するＧａＮ膜およびＩｎＡｌＮ膜の膜厚はそれぞれ２５ｎｍ程度であるため、１層のヘテロ接合体の膜厚は約５０ｎｍとなる。前述したように、クラックの発生を防ぐことでヘテロ接合体は１０００層積層することも可能であるが、実際に使用する半導体装置では、例えばヘテロ接合体を１００層積層し、膜厚が５μｍ程度の積層体６を形成することが考えられる。
【００９７】
本実施の形態の半導体装置では、ＧａＮ膜およびＡｌＧａＮ膜からなるヘテロ接合体を用いる半導体装置に比べて多数のヘテロ接合体ができる。積層体６内のヘテロ接合体が多いほど第１電極８と第２電極１０との間に電子が通る電子層（チャネル）を多く形成できるため、オン抵抗を低減することができる。
【００９８】
本実施の形態の半導体装置は、前記実施の形態１と同様の工程により形成することができる。ただし、前記実施の形態１のバリア膜のＡｌＮモル比が０．２５程度であったのに対し、本実施の形態の半導体装置のバリア膜のＡｌＮモル比は０．８程度となり、比較的高くなる。このため、前記実施の形態１の酸化膜１２を形成する際はオゾン照射を行ったが、本実施の形態では、水蒸気雰囲気における酸化（ウェット酸化）によってバリア膜の酸化膜を形成することもできる。これは、バリア膜のＡｌの濃度が３０％程度で比較的低い場合はウェット酸化ではほとんど酸化しないが、Ａｌの濃度が７０％以上で比較的高い場合はウェット酸化により容易にバリア膜の表面を酸化できるためである。なお、このときＧａＮ膜３ａ、３ｂのそれぞれの側面およびドライエッチングされたＧａＮ膜３の表面はほとんど変質しない。すなわち、バリア膜の酸化の際に紫外線を用いたオゾン照射ではなくウェット酸化を行うことで、ＧａＮ膜が受けるダメージを低減することができる。
【００９９】
図１６を用いて説明した比較例の半導体装置は逆方向耐圧が１００±１０Ｖであったが、本実施の形態の半導体装置では、ショットキーバリアダイオードの逆方向耐圧は８００±１００Ｖであり、比較例の半導体装置に比べて良好な逆方向耐圧を得ることができる。さらに、ヘテロ接合体内でのクラックの発生を抑えることでヘテロ接合体を例えば１００層積層することを可能とし、チャネル数を大幅に増やすことができるため、オン抵抗を低減することができる。
【０１００】
したがって、本実施の形態の半導体装置では、前記実施の形態１の効果と同様にダイオードの逆リーク電流を低減する効果を得られる上に、ヘテロ接合体をより多く積層することを可能にすることで、ショットキーバリアダイオードのオン抵抗を低減することを可能としている。
【０１０１】
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１０２】
本発明の半導体装置の製造方法は、禁制帯幅が異なるヘテロ接合体を有する半導体装置に幅広く利用されるものである。
【符号の説明】
【０１０３】
１、２１ 基板
２、２２ バッファ層
３、６ａ、２３ ＧａＮ膜
３ａ〜３ｄ、２３ａ、２３ｂ、 ＧａＮ膜
４ａ、４ｂ、２４ａ、２４ｂ、４０ａ〜４０ｄ バリア膜
５ａ〜５ｄ、２５ａ、２５ｂ ヘテロ接合体
６、２６ 積層体
７、２７ 第１側壁
８、２８ 第１電極
９、２９ 第２側壁
１０、３０ 第２電極
１１、１３、１４ 絶縁膜
１２、１２ａ 酸化膜
３１ ｎ＋型ＧａＮ基板
３４ バリア導体膜
３８ ショットキー電極
４０ オーミック電極
４１ ３相モータ
４２ パワー半導体装置
４３ 制御回路
４４ ＩＧＢＴ
４５ ダイオード
【技術分野】
【０００１】
本発明は、半導体装置およびその製造方法に関し、特に、禁制帯幅が異なるヘテロ接合体を有する半導体装置に適用して有効な技術に関する。
【背景技術】
【０００２】
窒化物半導体であるＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）からなるバリア膜とＧａＮ膜とのへテロ接合体は、シリコンなどを用いたｐｎ接合により構成されるダイオードと比較して高い絶縁破壊電界と高いシートキャリア濃度とを有する。そこで、このようなヘテロ接合体をダイオード（ショットキーバリアダイオード）に用いることにより、シリコンなどのｐｎ接合からなるダイオードに比べて耐圧を向上させ、オン抵抗を低下させるといったダイオード性能の向上を図ることが提案されている。
【０００３】
例えば、特許文献１（特開２００９−１１７４８５号公報）には、ＧａＮ層と、ＡｌＧａＮ層とが積層されたヘテロ接合体を有する積層構造体と、この積層構造体の第一の端部に形成され、ヘテロ接合体とショットキー接続されるショットキー電極と、この積層構造体の第２の端部に形成され、ヘテロ接合体とオーミック接続されるオーミック電極とを有するショットキーバリアダイオードが開示されている。ただし、特許文献１にはヘテロ接合体とショットキー電極との間に酸化膜などの絶縁膜を形成する旨の記載はない。
【先行技術文献】
【特許文献】
【０００４】
【特許文献１】特開２００９−１１７４８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００５】
本発明者らは、禁制帯幅の異なる半導体膜を積層させたヘテロ接合体をダイオードなどに用いた半導体装置の特性を向上させることを検討した。
【０００６】
これに際し、本発明者らは、積層構造を有するヘテロ接合体を加工（ドライエッチングを用いたパターニング）すると、ヘテロ接合体の側壁に露出する半導体膜（例えばＡｌＧａＮ層）に欠陥が生じやすく、ダイオードの特性が劣化することを見出した。具体的には、ヘテロ接合体を含むダイオードに逆バイアスの電圧を印可した際にリーク電流が発生しやすくなり、所定の耐圧を確保できなくなるという課題がある。
【０００７】
本発明の目的は、ヘテロ接合体における逆リーク電流の発生を防ぐことにある。
【０００８】
本発明の前記の目的と新規な特徴は、本明細書の記述および添付図面から明らかになるであろう。
【課題を解決するための手段】
【０００９】
本願において開示される発明のうち、代表的なものの概要を簡単に説明すれば、次のとおりである。
【００１０】
本願の一発明による半導体装置は、
互いに禁制帯幅が異なる第１膜と第２膜とをヘテロ接合させて基板上に積層させたヘテロ接合体を少なくとも１層有する積層体と、
前記積層体の第１側壁に接するように配置され、前記第１膜とショットキー接続された第１電極と、
前記積層体の前記第１側壁の反対側の第２側壁に接するように配置された第２電極と、
を有する半導体装置において、
前記第１電極および前記第２膜の間には第１絶縁膜が介在するものである。
【００１１】
また、本願の一発明による半導体装置の製造方法は、
（ａ）基板上に禁制帯幅が異なる第１膜と第２膜とを交互に繰り返し積層することで積層体を形成する工程と、
（ｂ）前記積層体を選択的に除去することにより、前記積層体の第１側壁および第１側壁の反対側の第２側壁を形成する工程と、
（ｃ）前記第１側壁に露出した前記第２膜の側面に第１絶縁膜を形成する工程と、
（ｄ）前記（ｃ）工程の後、前記第１側壁に接する第１電極を形成し、前記第１膜と前記第１電極とショットキー接続させる工程と、
（ｅ）前記第２側壁に接する第２電極を形成する工程と、
を有し、
前記第１電極および前記第２膜の間には前記第１絶縁膜が介在するものである。
【発明の効果】
【００１２】
本願において開示される発明のうち、代表的なものによって得られる効果を簡単に説明すれば以下のとおりである。
【００１３】
本発明によれば、ダイオードの逆リーク電流の発生を防ぐことができる。
【図面の簡単な説明】
【００１４】
【図１】本発明の実施の形態１であるショットキーバリアダイオードの平面図である。
【図２】本発明の実施の形態１であるショットキーバリアダイオードの一部を破断して示す斜視図である。
【図３】本発明の実施の形態１であるショットキーバリアダイオードの製造方法を示す断面図である。
【図４】図３に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図５】図４に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図６】図５に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図７】図６に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図８】図７に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図９】本発明の実施の形態１であるショットキーバリアダイオードの変形例１を示す断面図である。
【図１０】本発明の実施の形態１であるショットキーバリアダイオードの変形例２を示す断面図である。
【図１１】本発明の実施の形態１であるショットキーバリアダイオードの変形例３の製造方法を示す断面図である。
【図１２】図１１に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図１３】図１２に続くショットキーバリアダイオードの製造方法を説明する断面図である。
【図１４】本発明の実施の形態１であるショットキーバリアダイオードの適用例を示す３相モータの回路図である。
【図１５】本発明の実施の形態２であるショットキーバリアダイオードの断面図である。
【図１６】比較例として示すショットキーバリアダイオードの断面図である。
【図１７】比較例として示す縦型ダイオードの断面図である。
【図１８】比較例として示す縦型ダイオードの特性を示すグラフである。
【図１９】比較例として示す縦型ダイオードの特性を示すグラフである。
【発明を実施するための形態】
【００１５】
以下、本発明の実施の形態を図面に基づいて詳細に説明する。なお、実施の形態を説明するための全図において、同一の機能を有する部材には同一の符号を付し、その繰り返しの説明は省略する。また、以下の実施の形態では、特に必要なときを除き、同一または同様な部分の説明を原則として繰り返さない。
【００１６】
（実施の形態１）
図１および図２を用いて、ショットキーバリアダイオードを含む本実施の形態の半導体装置の構成について説明する。図１は本実施の形態の半導体装置の平面図であり、図２は本実施の形態の半導体装置の一部を破断して示す斜視図である。なお、図２の斜視図に示す断面は図１のＡ−Ａ線における断面である。
【００１７】
図１および図２に示すように、本実施の形態の半導体装置は、半導体基板上に形成され、平面視において環状にパターニングされた積層膜と、その積層膜の両側の側壁にそれぞれ形成された電極とを有するショットキーバリアダイオードを具備している。具体的には、基板１と、基板１上に基板１側から順に形成されたバッファ層２、ＧａＮ膜３、積層体（積層構造体）６、ＧａＮ膜６ａおよび絶縁膜１１と、環状の積層体６の内側の側壁に形成された第１電極（ショットキー電極）８と、その反対側の側壁に形成された第２電極（オーミック電極）１０とを有している。基板１は例えばＳｉ（シリコン）基板である。また、基板１はＳｉ基板の他、ＧａＮ（窒化ガリウム）基板、ＳｉＣ（炭化ケイ素）基板またはサファイア基板などを用いてもよい。
【００１８】
バッファ層（緩衝層、応力緩和層）２は、基板１上に配置され、例えば、アンドープＡｌＧａＮ層からなる膜である。なお、アンドープとはｎ型もしくはｐ型の不純物を含有していない、または、不純物を含有していてもその濃度が低濃度であることを意味する。このバッファ層は、基板１と、この上部のＧａＮ膜３および積層体６との積層による応力緩和のために形成される。バッファ層２にはアンドープＡｌＧａＮ層の他、ＡｌＮ層などを用いてもよく、積層した場合に生じる膜応力（例えば、膜の反り）と逆応力を有する膜をバッファ層２として用いればよい。
【００１９】
ＧａＮ膜３は、バッファ層２上に形成された膜であり、その上の積層体６の最下層に形成されたＧａＮ膜３ａと一体になっている。すなわち、ＧａＮ膜３、３ａからなる一層の膜は上部の一部が環状に加工されており、下部は加工されていない。このとき、環状に加工されている領域がＧａＮ膜３ａであり、ＧａＮ膜３ａの下部の環状に加工されていない領域がＧａＮ膜３であり、ＧａＮ膜３ａは積層体６の一部を構成している。
【００２０】
積層体６は、それぞれ禁制帯幅の異なる半導体膜が繰り返し積層された構造を有する。積層体６を構成する半導体膜は化合物半導体であり、例えば、窒化系化合物半導体であるＧａＮ膜とＩｎｘＡｌｙＧａ１−ｘ−ｙＮ（０≦ｘ≦１、０≦ｙ≦１、０≦ｘ＋ｙ≦１）膜などとを用いることができる。具体的例として、積層体６は例えば下層から上層にかけて順にＧａＮ膜３ａ、Ａｌ０．２５Ｇａ０．７５Ｎ膜（バリア膜）４ａ、ＧａＮ膜３ｂおよびＡｌ０．２５Ｇａ０．７５Ｎ膜（バリア膜）４ｂを有する積層構造体とすることができる。ＧａＮ膜３ａ、３ｂの部材はＧａＮ膜ではなくＩｎＡｌＧａＮ膜であっても構わないが、以下に記述するようにＧａＮ膜３ａ、３ｂは電子が二次元的に走行する層となるため、混晶散乱がなく、ダイオードのオン電圧を低減できるＧａＮ膜を用いることが望ましい。一方のＩｎＡｌＧａＮ膜４ａ、４ｂには電子は走行せず、チャネルとして機能しないため、以下、単にバリア膜４ａ、４ｂと呼ぶ。なお、混晶散乱とは膜を構成する結晶が組成の乱れ（ゆらぎ）を有していることであり、混晶散乱がある膜内では、混晶散乱がない膜内に比べて電子の走行（移動）が妨げられる。
【００２１】
積層体６に含まれるＧａＮ膜３ａおよびバリア膜４ａは、ヘテロ接合体５ａを構成し、ＧａＮ膜３ｂおよびバリア膜４ｂは、ヘテロ接合体５ｂを構成する。ここで、バリア膜４ａ、４ｂを構成するＩｎＡｌＧａＮ混晶の組成はその禁制帯幅がＧａＮよりも大きくなるように選択され、一のヘテロ接合体においては、禁制帯幅の大きいバリア膜がＧａＮ膜の上層に配置される。
【００２２】
このように積層体６内では、禁制帯幅は異なったとしても擬似的に格子整合を有する半導体膜同士を接合させている。ここでは、ＧａＮ膜とＡｌＧａＮ膜とを交互に積層した積層体を例に説明する。ＧａＮおよびＡｌＧａＮをｃ軸方向、すなわち基板１の主面に対して垂直な方向に積層する場合、積層面におけるＧａＮの格子定数は０．３１８９ｎｍであり、ＡｌＮの格子定数０．３１１４ｎｍであり、ＧａＮおよびＡｌＮの格子定数は互いに近似している。また、ＡｌＧａＮの格子定数は、ＡｌＮの格子定数とＧａＮの格子定数の間の組成比に応じた値であって、ＧａＮの格子定数と近似の値をとる。よって、ＧａＮ膜とＡｌＧａＮ膜とは、連続した結晶として成長させること（成膜すること）が可能である。
【００２３】
このようなＧａＮ膜とＡｌＧａＮ膜とを積層した積層体では、これらの膜の禁制帯幅の差により、ＧａＮ膜側の界面近傍に電子層（チャネル）が生じる。この電子層は二次元電子ガスとも呼ばれ、例えば、ＡｌＧａＮ／ＧａＮヘテロ構造の場合、電子密度が１０１３（ｃｍ−２）程度の高濃度の電子層（電子ガス）が得られるため、オン抵抗を低減することができる。さらに、複数のヘテロ接合体５ａ、５ｂを積層することにより、オン抵抗をさらに低減することができる。なお、積層体６内に電流が流れる際、ＧａＮ膜３ｂのように上面と下面にバリア膜が接している膜では、前記電流は主にＧａＮ膜３ｂの上面の近傍に形成された電子層を流れ、ＧａＮ膜３ｂの下面においてはほとんど流れない。
【００２４】
上述したように、積層体６の底部の一部であるＧａＮ膜３ａは積層体６の下部のＧａＮ膜３と一体となっており、ＧａＮ膜３およびＧａＮ膜３ａは一つの層を構成している。つまり、ＧａＮ膜３は基板１の主面に沿って延在しているが、その上部の一部は環状にパターニングされており、本願ではこの環状のパターンをＧａＮ膜３ａと呼ぶものとする。積層体６上には積層体６と同様に環状にパターニングされたＧａＮ膜６ａおよび絶縁膜１１が形成されている。つまり、バリア膜４ｂ上にはＧａＮ膜６ａが形成され、ＧａＮ膜６ａ上には絶縁膜１１が形成されている。ＧａＮ膜６ａはｐ型またはｎ型の不純物が殆ど導入されていないアンドープ層である。また、積層体６の側壁であって環状パターンの中央側の側壁は第１側壁７とし、積層体６のもう一方の側壁であって環状パターンの外側の側壁は第２側壁９とする。環状パターンの内側において対向する第１側壁７には第１電極８が接して形成されており、第１側壁７の反対側の第２側壁９には第２電極１０が接するように配置されている。第１電極８および第２電極１０はＧａＮ膜６ａおよび絶縁膜１１のそれぞれの側壁にも接し、絶縁膜１１の上面にもそれぞれ接している。このように、第１電極８および第２電極１０は絶縁膜１１の上部に乗り上げて形成されているが、第１電極８および第２電極１０は互いに接しておらず、電気的に絶縁されている。
【００２５】
また、第１電極８は積層体６の上部、積層体６の第１側壁７および積層体６の環状パターンの内側のＧａＮ膜３の上面にかけて連続的に形成されており、同様に、第２電極１０は積層体６の上部、積層体６の第２側壁９および積層体６の環状パターンの外側のＧａＮ膜３の上面にかけて連続的に形成されている。第１電極８は積層体６の環状パターンの内側のＧａＮ膜３の上面を完全に覆うように形成されている。本実施の形態の半導体装置の主な特徴として、積層体６を構成するバリア膜４ａ、４ｂと第１電極８との間には、バリア膜４ａ、４ｂを構成する半導体が酸化して形成された絶縁膜である酸化膜１２がそれぞれ存在している。つまりバリア膜４ａ、４ｂと第１電極８との間には酸化膜１２が介在しており、バリア膜４ａ、４ｂと第１電極８とは直接接触していない。
【００２６】
なお、酸化膜１２はＡｌＧａＮからなるバリア膜４ａ、４ｂが酸化した膜である。酸化膜１２は例えば酸化シリコンなどで形成してもよいが、バリア膜４ａ、４ｂの側壁のみに酸化シリコン膜などの他の膜を形成することは困難であるため、ここでは露出しているバリア膜４ａ、４ｂを選択的に酸化することで容易に酸化膜１２を設けることを可能としている。
【００２７】
ＧａＮ膜３ａ、３ｂ、バリア膜４ａおよび４ｂのそれぞれの基板１の主面に対して垂直な方向における膜厚は２５ｎｍ程度であり、同方向におけるヘテロ接合体５ａ、５ｂのそれぞれの膜厚は５０ｎｍ程度である。また、積層体６上のＧａＮ膜６ａの同方向の膜厚は２〜３ｎｍ程度である。また、基板１の主面に沿う方向であって、環状の積層体６の中心を通る方向、すなわち積層体６の側壁に垂直な方向における酸化膜１２の膜厚は１ｎｍ程度である。
【００２８】
図１および図２では図示を省略しているが、基板１上にはＧａＮ膜３、積層体６、絶縁膜１１、第１電極８および第２電極１０を覆うように層間絶縁膜が形成されており、第１電極８上および第２電極１０上には第１電極８および第２電極１０に特定の電位を供給するためのコンタクトプラグがそれぞれ前記層間絶縁膜を貫通して形成されている。
【００２９】
上述したように、第１電極８は、積層体６を構成する半導体膜と接しショットキー障壁を生じさせるショットキー電極である。また、第２電極１０は、積層体６を構成する半導体膜と接し、電圧−電流特性が比較的直線的な特性（オーミック特性）を有するオーミック電極である。第１電極（ショットキー電極）８の部材としては、例えばＮｉ（ニッケル）およびＡｕ（金）を順に積層したＮｉ／Ａｕの積層電極、Ｐｔ／Ａｕの積層電極またはＰｄ／Ａｕの積層電極等が用いられる。また、第２電極（オーミック電極）１０としては、例えばＴｉ／Ａｌの積層電極などが用いられる。
【００３０】
積層体６、第１電極８および第２電極１０はショットキーバリアダイオードを構成しており、ショットキーバリアダイオードに順バイアスの電圧が印加されたときには、ＧａＮ膜３ａおよび３ｂのそれぞれの内部であって、それらの上面とバリア膜とが接する界面の近傍に形成された電子層内を、電子が第２側壁９から第１側壁７の方向へ移動する。すなわち、本実施の形態のショットキーバリアダイオードは、順バイアス時には第１電極８から第２電極１０に向けて電流が流れ、逆バイアス時には第２電極１０から第１電極８に向けて電流が流れることを防ぐ整流作用を有する半導体装置である。ショットキーバリアダイオードは、第１電極８とＧａＮ膜３ａおよび３ｂとのショットキー接合により生ずるショットキー障壁により、電子が第１電極８からＧａＮ膜３ａおよび３ｂへ移動しにくくなることを利用している。
【００３１】
なお、図１に示すように、積層体６および積層体６上の絶縁膜１１は基板１（図示しない）上の環状領域に形成され、第１電極８は、当該環状領域の内側に形成され、第２電極１０は、当該環状領域を取り囲む環状の領域に形成されている。ただし、第１電極８と第２電極１０の配置を入れ替えても構わない。その場合、図２に示す酸化膜１２は積層体６の環状領域の内側の側面である第１側壁７ではなく、積層体６の環状領域の外側の側面である第２側壁９側のバリア膜４ａ、４ｂの側壁に形成される。また、積層体６ならびにその上部のＧａＮ膜６ａおよび絶縁膜１１の平面視における形状は円形に限らず四角形または六角形などの多角形であってもよく、環状に限らず、例えば一方向に延在する矩形の形状を有していてもよい。
【００３２】
次に、本実施の形態の半導体装置の効果について、比較例を用いて説明する。図１６に、比較例の半導体装置であるショットキーバリアダイオードの断面図を示す。図１６に示す半導体装置は図１および図２を用いて説明した本実施の形態の半導体装置とほぼ同様の構造を有している。すなわち、基板２１上には順にバッファ層２２、ＧａＮ膜２３が形成され、ＧａＮ膜２３上には基板２１側から順に積層されたＧａＮ膜２３ａ、バリア膜２４ａ、ＧａＮ膜２３ｂおよびバリア膜２４ａからなる積層体２６が形成されている。バリア膜２４ａ、２４ｂはＩｎＡｌＧａＮ膜からなる。積層体６の一方の側面である第１側壁２７にはショットキー電極である第１電極２８が形成され、積層体６のもう一方の側面である第２側壁２９にはオーミック電極である第２電極３０が形成されている。ＧａＮ膜２３ａおよびバリア膜２４ａはヘテロ接合体２５ａを構成し、ＧａＮ膜２３ｂおよびバリア膜２４ｂはヘテロ接合体２５ｂを構成し、ヘテロ接合体２５ａおよびヘテロ接合体２５ｂは積層体２６を構成している。
【００３３】
ただし、本実施の形態の半導体装置とは異なり、図１６に示すショットキー電極である第１電極２８とバリア膜２４ａ、２４ｂとの間には酸化膜１２（図２参照）は形成されておらず、積層体２６を構成するバリア膜２４ｂ上にはＧａＮ膜６ａ（図２参照）および絶縁膜１１（図２参照）は形成されていない。このように、酸化膜１２を設けず、積層体２６の第１側壁２７において露出しているバリア膜２４ａ、２４ｂに直接第１電極２８を接触させた場合、積層体６を形成する際のドライエッチングに晒されたバリア膜２４ａ、２４ｂの側面には結晶欠陥が残留する。このため、第１電極２８と第２電極３０との間では前記結晶欠陥を介して逆リーク電流が流れやすくなり、１ｍＡ／ｃｍ２で定義したショットキーバリアダイオードの逆バイアス時の耐圧が１００±１０Ｖと低くなる問題がある。
【００３４】
つまり、バリア膜２４ａ、２４ｂと直接第１電極２８とが直接接している比較例の半導体装置では、逆バイアス電圧の印加時に電流がＧａＮ膜２３ａ、２３ｂと直接第１電極２８との間のショットキー接合を介さず、バリア膜２４ａ、２４ｂの側壁のダメージを受けた領域を介してＧａＮ膜２３ａ、２３ｂおよび直接第１電極２８間を流れるため、ショットキーバリアダイオードの逆バイアス時の耐圧が低くなる。
【００３５】
なお、このように逆リーク電流が発生するのはＧａＮ膜上に積層したバリア膜がダメージを負った状態で電極に接しているためであり、単体のＧａＮ膜に電極がショットキー接合しているだけの構造体では上記の逆リーク電流が発生するような問題は起きない。すなわち、本願の発明は、例えばＧａＮからなる半導体膜と例えばＡｌＧａＮからなるバリア膜とを積層して接合させたヘテロ接合体の側壁に金属電極を接続させた半導体装置に適用するものである。
【００３６】
このように半導体装置の逆方向耐圧が低くなることを防ぐ方法として、バリア膜２４ａ、２４ｂ内のＡｌの濃度を薄くすることが考えられる。リーク電流はバリア膜２４ａ、２４ｂ内のＡｌの濃度が高いほど流れやすくなるため、Ａｌ濃度を抑えることで逆リーク電流を低減することができる。しかし、Ａｌ濃度が低いバリア膜２４ａ、２４ｂを形成した場合、ＧａＮ膜２３ａ、２３ｂ内に形成される電子層の電子密度は１０１２（ｃｍ−２）程度に低くなってしまい、ショットキーバリアダイオードのオン抵抗が高くなる問題が生じる。
【００３７】
そこで、本発明者らは図１７に示すような縦型のショットキーバリアダイオード（以下、単に縦型ダイオードという）を有する半導体装置を用いて、予備実験を行った。
【００３８】
図１７は本実施の形態の半導体装置の効果を説明するための比較例の半導体装置の断面図である。図１７に示すように、比較例の半導体装置はｎ＋型の導電型を有するｎ＋型ＧａＮ基板３１を有し、ｎ＋型ＧａＮ基板３１上には下面から上面にかけてｎ−型ＧａＮからアンドープのＡｌ０．０８Ｇａ０．９２Ｎまで組成を傾斜させたバリア導体膜３４を有している。つまり、バリア導体膜３４の上面近傍の組成はＡｌ０．０８Ｇａ０．９２Ｎであるが、下面近傍の組成はｎ−型ＧａＮであり、バリア導体膜３４は下面から上面にかけてＡｌ濃度が高くなるような濃度分布を有している。バリア導体膜３４上にはＰｔ（白金）を含むショットキー（アノード）電極３８が形成されており、ｎ＋型ＧａＮ基板３１の下面にはＴｉおよびＡｌ膜の積層膜であるオーミック（カソード）電極４０が形成されている。ショットキー電極３８は平面視において例えば円形の形状を有し、その幅であってｎ＋型ＧａＮ基板３１の主面に沿う方向のショットキー電極３８の長さ（直径）は５００μｍであるものとする。また、バリア導体膜３４内のアンドープのＡｌ０．０８Ｇａ０．９２Ｎを主に含む領域のｃ軸方向の厚さは５０ｎｍ程度であるものとする。アンドープのＡｌ０．０８Ｇａ０．９２Ｎは抵抗値が高い部材ではあるが、厚さが薄いため、トンネル効果によりショットキー電極３８とオーミック電極４０との間には電流が流れる。
【００３９】
このような縦型ダイオードを形成する際、バリア導体膜３４の上部にショットキー電極３８を形成する前に、ＵＶ／Ｏ３（紫外線／オゾン）処理を２００℃にて２時間行った後にショットキー電極３８およびオーミック電極４０を形成して縦型ダイオードを形成した結果、完成した縦型ダイオードの順方向の電流―電圧特性が、ＵＶ／Ｏ３処理を行わなわずに形成した縦型ダイオードに比べて２０ｍＶ高電圧側にシフトした。このときの縦型ダイオードの順方向の電流―電圧特性を図１８に示す。
【００４０】
図１８はバリア導体膜３４（図１７参照）に紫外線を照射した縦型ダイオードと、バリア導体膜３４に紫外線を照射していない縦型ダイオードとのそれぞれの電流―電圧特性を示すグラフであり、縦軸は順方向電流（Ａ）を示し、横軸は順方向電圧（Ｖ）を示している。図１８の破線で示すグラフはバリア導体膜３４に紫外線を照射していない縦型ダイオードの電流―電圧特性を表わし、実線で示すグラフはバリア導体膜３４に紫外線を照射した縦型ダイオードの電流―電圧特性を表わしている。図１８に示すように、ＵＶ／Ｏ３処理を行わずに形成した縦型ダイオードよりも、ＵＶ／Ｏ３処理を行って形成した縦型ダイオードの方がわずかに順方向電圧の値が上昇している。
【００４１】
ＵＶ／Ｏ３処理を行った縦型ダイオードでは、図１７に示すように、紫外線の照射によってバリア導体膜３４の上面に膜厚０．１ｎｍ程度の酸化膜１２ａが形成されているものと推定される。つまり、この状態ではショットキー電極３８とバリア導体膜３４との間には酸化膜１２ａが介在している。本発明者らは、このように酸化膜１２ａを有する縦型ダイオードと酸化膜１２ａを有していない縦型ダイオードとのそれぞれの逆方向リーク電流を測定したところ、図１９に示すように、酸化膜１２ａを有する縦型ダイオードの逆方向リーク電流が酸化膜１２ａを有していない縦型ダイオードの逆方向リーク電流に比べて半減していることを確認した。図１９は酸化膜１２ａを有する縦型ダイオードと酸化膜１２ａを有していない縦型ダイオードとの電流―電圧特性を示している。図１９の縦軸は縦型ダイオードの逆方向電流（Ａ）を示し、横軸は縦型ダイオードの逆方向電圧（Ｖ）を示しており、破線で示すグラフは酸化膜１２ａを有していない縦型ダイオードの逆方向リーク電流の特性を示し、実線で示すグラフは酸化膜１２ａを有する縦型ダイオードの逆方向リーク電流の特性を示している。図１９に示すように、酸化膜１２ａを有する縦型ダイオードの逆方向リーク電流は酸化膜１２ａを有していない縦型ダイオードの逆方向リーク電流にの半分程度に低減されていることが分かる。
【００４２】
ここで、上述したＵＶ／Ｏ３処理によるバリア導体膜３４の上面の酸化時間を長くすると、逆方向リーク電流は指数関数的に低減できるものの、酸化膜厚が厚くなるにつれて図１８に示す順方向電圧が急増する。酸化膜厚が１ｎｍであれば、ＵＶ／Ｏ３処理を行わなわずに形成した縦型ダイオードに対する順方向電圧の増加は１５０ｍＶ程度であり、実用上無視できる程度に抑えられるので、酸化膜１２ａの膜厚の最適範囲は０．１〜１ｎｍといえる。
【００４３】
なお、図１７〜図１９を用いて説明した上記予備実験では縦型ダイオードを用いているが、ＵＶ／Ｏ３処理時のオゾンおよび酸素は等方的に対象に供給されるため、ショットキーバリアダイオードの導電路を基板の主面と平行な方向に形成するような横型ダイオードにおいても、ショットキー電極とバリア膜との間に酸化膜を形成することで同等の効果を得ることができる。縦型ダイオードではバリア導体膜３４および酸化膜１２ａのように抵抗値が高い膜を電流が流れるため、縦型ダイオードのオン抵抗が高くなるが、図２に示すような横型ダイオードでは電流がＧａＮ膜３ａ、３ｂを通るため、縦型ダイオードに比べて電極間の抵抗値を低くすることができる。また、横型ダイオードの場合、ヘテロ接合体の積層数を多くするだけで電子層（チャネル）の数を増やすこと（マルチチャネル化）ができるので、容易にダイオードのオン抵抗を低減することができる。
【００４４】
したがって、本実施の形態の半導体装置では上記予備実験の結果を応用し、図２に示すように、積層体６を構成するバリア膜４ａ、４ｂと第１電極８との間に、基板１の主面に沿う方向の膜厚が１ｎｍ程度の酸化膜１２を設けている。これにより、第２電極１０に高電圧を印加した場合、すなわち逆バイアスの電圧を印可した場合に、バリア膜４ａ、４ｂと第１電極８との間での電子の移動を抑制でき、図１６に示す比較例の半導体装置のように酸化膜１２を形成しない場合に比べ、逆バイアス時のリーク電流（以下、「逆リーク電流」という）の発生を抑制することができる。これは、酸化膜１２を形成することにより、第１電極８とバリア膜４ａ、４ｂとを直接接しないようにし、積層体６をパターニングした際のドライエッチングによりダメージを受けたバリア膜４ａ、４ｂの端部の結晶欠陥が導電路となって逆リーク電流が流れることを防いでいるためである。
【００４５】
これにより、本実施の形態の半導体装置では逆リーク電流の発生を防ぐ目的でバリア膜２４ａ、２４ｂ内のＡｌ濃度を低くする必要がなくなる。本実施の形態の半導体装置ではＧａＮ膜３ａ、３ｂ内に形成される電子層の電子密度は１０１３（ｃｍ−２）となり、図１６を用いて説明した比較例の半導体装置に比べて電子密度が高い電子層を形成することができるので、半導体装置のオン抵抗を低減することができる。
【００４６】
また、図１６に示す比較例のように第１電極２８および第２電極３０がＩｎＡｌＧａＮ膜からなるバリア膜２４ｂの上面に直接接して形成される場合、第１電極２８および第２電極３０とバリア膜２４ｂとの界面に電界が集中し、第１電極２８および第２電極３０間ではバリア膜２４ｂの上面を介して逆リーク電流が流れやすくなる問題がある。これに対し、本実施の形態の半導体装置では、積層体６上にＧａＮ膜６ａおよび絶縁膜１１を形成することにより、第１電極８および第２電極１０がバリア膜４ｂの上面に直接接することを防ぎ、第１電極８および第２電極１０間に逆リーク電流が流れることを防いでいる。ただし、バリア膜４ｂ上に形成するのはＧａＮ膜６ａまたは絶縁膜１１のいずれか一方のみでもよい。
【００４７】
ＧａＮ膜６ａを形成せずに絶縁膜１１のみをバリア膜４ｂ上に形成する場合は、絶縁膜１１を介して第１電極８および第２電極１０間に逆リーク電流が流れる可能性も考えられるので、バリア膜４ｂ上で対向する第１電極８および第２電極１０同士の間の領域の下部の絶縁膜１１は除去することが好ましい。つまり、バリア膜４ｂの上面と、第１電極８および第２電極１０との間にはそれぞれ絶縁膜１１が形成されているが、絶縁膜１１はバリア膜４ｂ上で分割され、バリア膜４ｂ上に二つ形成された絶縁膜１１のパターン同士の間には他の層間絶縁膜が埋め込まれることになる。
【００４８】
また、ショットキーバリアダイオードは、ｎ型の導電型を有する半導体基板の主面上にアンドープのＡｌＧａＮなどからなるバリア膜を介してショットキー電極を形成し、半導体基板の前記主面の反対側の裏面にオーミック電極を形成した、縦型のダイオードとして形成することも考えられる。しかし、この構造では半導体基板の主面に対して垂直な方向に電流が流れる際、抵抗値が高いバリア膜を介して電流が流れるため、ショットキーバリアダイオードのオン抵抗が高くなる問題がある。これに対し、本実施の形態の半導体層装置では、第１電極８および第２電極１０を積層体６の側壁に接触させているので、順バイアス時にバリア膜を介さず電流を流すことができ、低抵抗な接合を実現することを可能としている。
【００４９】
また、積層体６のパターンを環状ではなく基板１の主面に沿って一方向に延在する矩形の形状にした場合、その端部では電界集中が起こることを防ぐために電界を緩和する特別な構造を設ける必要がある。これに対し、図１および図２に示すように積層体６のパターンを環状にすることによりパターンの端部が形成されることを防ぎ、パターンの一部において電界集中が起こることを防ぐことができるため、ショットキーバリアダイオードの構造を単純にし、製造工程を簡略化することができる。
【００５０】
なお、ショットキーバリアダイオードは図２に示すショットキー電極である第１電極８とヘテロ接合体５ａ、５ｂが接することでダイオードとして機能する半導体素子であるため、第２側壁９において第２電極１０とダメージを受けたバリア膜４ａ、４ｂとが接していることは問題とはならない。第２側壁９において第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜が形成されていると、オン抵抗が上昇する虞があるため、第１側壁７側に酸化膜１２を設けたとしても、第２側壁９側には酸化膜を形成しないようにすることが望ましい。このため、本実施の形態の半導体装置では、第２電極１０とバリア膜４ａ、４ｂとの間には酸化膜を設けていないが、上記オン抵抗の上昇が問題とならない場合は、酸化膜１２と同様に、第２側壁９において第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜が形成されていても構わない。
【００５１】
次に、図３〜図８を用いて、本実施の形態の半導体装置の製造方法を説明するとともに、当該半導体装置の構成をより明確にする。図３〜図８は、本実施の形態の半導体装置の製造工程を示す断面図であり、図２の断面と同じ位置の断面を示している。
【００５２】
まず、図３に示すように、基板１として例えばＳｉ基板を準備し、基板１上にバッファ層２として、例えばＡｌＧａＮ層を気相エピタキシー法を用いて２μｍ程度の膜厚で形成する。このとき、不純物化合物を成膜装置内に導入せず、バッファ層２をアンドープ層とする。続いて、バッファ層２上に、化合物半導体膜としてＧａＮ膜３を気相エピタキシー法を用いて２μｍ程度の膜厚で形成する。
【００５３】
続いて、ＧａＮ膜３上にＡｌ０．２５Ｇａ０．７５Ｎ膜からなるバリア膜４ａを気相エピタキシー法を用いて２５ｎｍ程度の膜厚で成膜する。その後、バリア膜４ａ上にＧａＮ膜３ｂを２５ｎｍ程度の膜厚で成膜した後、ＧａＮ膜３ｂ上にＡｌ０．２５Ｇａ０．７５Ｎからなるバリア膜４ｂを２５ｎｍ程度の膜厚で成膜する。前述したように、ＧａＮ膜およびＡｌ０．２５Ｇａ０．７５Ｎ膜は互いに格子定数が近似しており、気相エピタキシー法において原料ガスを調整するだけで、連続した結晶として成膜することが可能である。その後、気相エピタキシー法を用いてバリア膜４ｂ上にアンドープ層であるＧａＮ膜６ａを形成した後、ＧａＮ膜６ａ上に、絶縁膜１１として例えば酸化シリコン膜をＣＶＤ（Chemical Vapor Deposition、化学気相成長）法により堆積する。
【００５４】
次に、図４に示すように、絶縁膜１１上にフォトレジスト膜（図示しない）を形成し、フォトリソグラフィ技術を用いて露光・現像することにより、所定の領域に前記フォトレジスト膜を残存させる。続いて、残存するフォトレジスト膜をマスクとして絶縁膜１１をドライエッチングにより加工してＧａＮ膜６ａの上面を露出する孔を形成した後、フォトレジスト膜を除去する。以下このような、所定の形状の膜（例えばフォトレジスト膜）を形成し、当該膜をマスクとして他の膜をエッチング（選択的に除去）することにより所望の形状のパターンを形成する工程をパターニングという。このパターニング工程により、絶縁膜１１が所望の領域に形成される。ここでは、平面視において円形の領域の絶縁膜１１を除去することにより、絶縁膜１１を貫通する孔を形成する。
【００５５】
その後、残存する絶縁膜１１をマスクとして、前記孔の直下のＧａＮ膜６ａ、バリア膜４ｂ、ＧａＮ膜３ｂ、バリア膜４ａおよびＧａＮ膜３の積層膜を、最下層のＧａＮ膜３の上面から所定の深さまでドライエッチングし、後の工程で形成する積層体６（図２参照）の内側の側壁である第１側壁７（図２参照）を形成する。つまり、このときエッチングにより積層膜を除去するのはＧａＮ膜３の途中深さまでであり、バッファ層２は露出させない。この工程のドライエッチングでは、例えば塩素プラズマを用いたドライエッチングを用いる。このとき、前記ドライエッチング工程により露出したバリア膜４ａ、４ｂの側面はドライエッチングによってダメージを受け、結晶欠陥が生じて絶縁性が低下しているものと考えられる。
【００５６】
次に、図５に示すように、基板１およびその上に形成した構造体を含む試料を２００℃に加熱して、波長１８４．９ｎｍの水銀ランプにより発生させたオゾンを２時間照射する。このオゾン照射処理（ＵＶ／Ｏ３処理）の際、ＧａＮ膜３、３ｂおよび６ａの側面ならびにドライエッチングにより露出されたＧａＮ膜３の上面はほとんど変質しないのに対し、露出しているバリア膜４ａ、４ｂの側面は酸化され、主成分がＡｌ２Ｏ３であり、基板１の主面に沿う方向の厚さが約１ｎｍの酸化膜１２が選択的に形成される。つまり酸化膜１２はバリア膜４ａ、４ｂの酸化物である。
【００５７】
次に、図６に示すように、フォトリソグラフィ技術により、絶縁膜１１上の所定の領域にフォトレジスト膜を残存させた後、フォトレジスト膜をマスクとして絶縁膜１１をエッチングした後、フォトレジスト膜を除去する。これにより、平面視において環状の形状を有する絶縁膜１１を形成する。その後、残存する絶縁膜１１をマスクとして、ＧａＮ膜６ａ、バリア膜４ｂ、ＧａＮ膜３ｂ、バリア膜４ａおよびＧａＮ膜３の積層膜を、最下層のＧａＮ膜３の上面から所定の深さまでドライエッチングし、積層体６の外側の側面である第２側壁９を形成する。つまり、このときエッチングにより積層膜を除去するのはＧａＮ膜３の途中深さまでであり、バッファ層２は露出させない。ここでは、例えば塩素プラズマを用いたドライエッチングを行う。
【００５８】
この工程により、上面の一部が除去されたＧａＮ膜３内の上部の領域であって、曲面の側壁を有する凸部でありＧａＮ膜３からなるＧａＮ膜３ａを形成する。ＧａＮ膜３およびＧａＮ膜３ａは一体となっている層であり、ＧａＮ膜３ａは平面視において環状の形状を有するパターンである。以上の工程により、ＧａＮ膜３上に順に積層された複数の環状パターンからなる積層体６を形成する。積層体６はヘテロ接合体５ａおよびヘテロ接合体５ａ上の５ｂからなり、ヘテロ接合体５ａはＧａＮ膜３ａおよびＧａＮ膜３ａ上のバリア膜４ａからなり、ヘテロ接合体５ｂはＧａＮ膜３ｂおよびＧａＮ膜３ｂ上のバリア膜４ｂからなる。したがって、積層体６はＧａＮ膜３上に順に積層されたＧａＮ膜３ａ、バリア膜４ａ、ＧａＮ膜３ｂおよびバリア膜４ｂを含み、平面視において環状の形状を有している。
【００５９】
また、積層体６の上部には環状のパターンであるＧａＮ膜６ａおよび絶縁膜１１が積層体６側から順に積層されている。環状パターンである積層体６の内側の側壁は第１側壁７であり、もう一方の側壁である外側の側壁は第２側壁９である。このとき、第１側壁７側のバリア膜４ａ、４ｂのそれぞれの側壁には酸化膜１２が形成されているが、第２側壁９側のバリア膜４ａ、４ｂのそれぞれの側壁にはいずれも酸化膜は形成されておらず、第２側壁９においてバリア膜４ａ、４ｂの側面が露出している。
【００６０】
次に、図７に示すように、絶縁膜１１の上面の外周部と、第２側壁９および積層体６外側の領域のＧａＮ膜３の上面とを覆うようにフォトレジスト膜をフォトリソグラフィ技術を用いて形成する。つまり、環状のパターンである絶縁膜１１の外周部近傍はフォトレジスト膜で覆うが、絶縁膜１１の内周部ならびにその内側の第１側壁７およびＧａＮ膜３の上面はフォトレジスト膜から露出させる。続いて、フォトレジスト膜上を含む基板１の主面の全面上に、導電性膜として金属膜を堆積する。前記金属膜は、例えば基板１側から順にＮｉとＡｕを積層したＮｉ／Ａｕの積層膜であり、スパッタリング法またはＥＢ（Electron Beam）蒸着法などを用いて形成する。
【００６１】
続いて、フォトレジスト膜を、その上に堆積したＮｉ／Ａｕの積層膜とともに除去する手法（リフトオフ法）により、Ｎｉ／Ａｕの積層膜を所望の領域にのみ残存させ、積層体６の第１側壁７および酸化膜１２と接するＮｉ／Ａｕの積層膜からなる第１電極８を形成する。つまり、第１電極８は環状の第１側壁７の内側のＧａＮ膜３の上面、第１側壁７、ＧａＮ膜６ａの内側の側壁、絶縁膜１１の内側の側壁および絶縁膜１１の内周部近傍の上面に連続的に形成される。第１電極８は第１側壁７においてＧａＮ膜３ａ、３ｂとショットキー接合を形成しているショットキー電極である。また、第１側壁７には酸化膜１２が形成されているため、第１電極８は酸化膜１２に接しているが、バリア膜４ａ、４ｂには接していない。したがって、第１電極８がダメージを受けたバリア膜４ａ、４ｂの側壁に接することはない。
【００６２】
次に、図８に示すように、図７を用いて説明した工程と同様の工程を行い、リフトオフ法を用いて積層体６の第２側壁と接するような第２電極１０（例えば、Ｔｉ／Ａｕ）を形成する。このとき、第２電極１０を形成するのは環状のパターンである積層体６の内側ではなく外側の領域のＧａＮ膜３の上面、第２側壁９、ＧａＮ膜６ａの外側の側壁、絶縁膜１１の外側の側壁および絶縁膜１１の外周部の上面のみである。これにより、第２電極１０は第２側壁９においてバリア膜４ａ、４ｂと接し、また、ＧａＮ膜３ａ、３ｂとオーミック接続される。なお、絶縁膜１１の上面の一端は第１電極８に覆われ、反対側のもう一端は第２電極１０に覆われており、第１電極８と第２電極１０との間には絶縁膜１１が露出しているため、第１電極８および第２電極１０は互いに接しておらず、電気的に絶縁されている。これにより、積層体６、第１電極８および第２電極１０を有するショットキーバリアダイオードが形成される。
【００６３】
その後の工程は図示しないが、積層体６、第１電極８および第２電極１０を覆うように基板１上に厚い層間絶縁膜をＣＶＤ法などにより形成した後、前記層間絶縁膜を貫通するコンタクトプラグを第１電極８上および第２電極１０上に形成する。続いて、コンタクトプラグ上に金属配線を複数形成し、前記複数の金属配線と第１電極８および第２電極１０とをコンタクトプラグを介してそれぞれ電気的に接続することで、本実施の形態の半導体装置が完成する。
【００６４】
なお、上述した製造工程では「第１側壁形成、バリア膜酸化、第２側壁形成、第１電極形成、第２電極形成」の工程順で半導体装置を形成しているが、この工程順は、「第１側壁形成、バリア膜酸化、第１電極形成、第２側壁形成、第２電極形成」または「第２側壁形成、第２電極形成、第１側壁形成、バリア膜酸化、第１電極形成」の順であっても構わない。
【００６５】
また、上述した製造工程では積層体６の上方に絶縁膜１１を形成しているが、積層体６上にＧａＮ膜６ａが形成されていれば、絶縁膜１１は形成しなくても良い。その場合、ＧａＮ膜６ａおよび積層体６のパターニングは絶縁膜１１をマスクとせずフォトレジスト膜をマスクとするか、または絶縁膜１１をマスクとしてＧａＮ膜６ａおよび積層体６のパターニングを行った後に絶縁膜１１を除去する。
【００６６】
また、前述したように第１電極８および第２電極１０が積層体６の上部のバリア膜４ｂの上面に直接接すると逆リーク電流が発生する要因となるため、逆リーク電流の発生を防ぐ観点から、ＧａＮ膜６ａを形成しない場合は絶縁膜１１を積層体６上に形成することが望ましい。なお、ＧａＮ膜６ａを形成しない場合は、バリア膜４ｂの上面に直接絶縁膜１１が形成されることにより、絶縁膜１１を介して第１電極８および第２電極１０間に逆リーク電流が流れる虞がある。
【００６７】
このような逆リーク電流の発生は、絶縁膜１１とＡｌＧａＮ膜との相性が悪いために起こるものである。したがって、図２に示す半導体装置のように、ＡｌＧａＮ膜上にＧａＮ膜６ａを介して絶縁膜１１を形成する場合は、第１電極８および第２電極１０間に絶縁膜１１が連続的に形成されていても問題とはならない。図２に示す絶縁膜１１は単に積層体６のパターニング用のマスクとして用いるために設けられている膜であり、第１電極８および第２電極１０とバリア膜４ｂが直接接することを防ぐために設けられている訳ではない。図２に示す半導体装置において第１電極８および第２電極１０とバリア膜４ｂが直接接することを防いでいるのはＧａＮ膜６ａである。
【００６８】
これに対し、ＧａＮ膜６ａを形成しない場合、絶縁膜１１とバリア膜４ｂとの界面を介して逆リーク電流が流れることを防ぐために、第１電極８および第２電極１０の直下の絶縁膜１１のみを残して第１電極８および第２電極１０間の領域の直下の絶縁膜１１を除去し、図９に示すようにバリア膜４ｂの上面を露出させることが望ましい。つまり、第１電極８の直下の絶縁膜１１および第２電極１０の直下の絶縁膜１１を連続的に形成せず、分断することで、絶縁膜１１およびバリア膜４ｂの界面を介して逆リーク電流が流れることを防ぐことができる。なお、図９は図２の断面と同じ位置の断面を示している。
【００６９】
図９は、図２に示す半導体装置とほぼ同様の構造を有している本実施の形態の変形例１の半導体装置の断面図である。ただし、図２に示す半導体装置とは異なり、図９に示す半導体装置の積層体６上にはＧａＮ膜６ａが形成されておらず、また、絶縁膜１１は絶縁膜１１上の第１電極８および第２電極１０の間の領域の直下には形成されておらず、バリア膜４ｂの上面の一部は絶縁膜１１から露出している。
【００７０】
ただし、ＧａＮ膜６ａおよび絶縁膜１１を形成しない場合でも、図５を用いて説明したＵＶ／Ｏ３処理による酸化工程により、絶縁膜である酸化膜１２が第１側壁７のバリア膜４ａ、４ｂの側面に形成されるとともに、露出しているバリア膜４ｂの上面にも酸化膜１２が形成されることが考えられる。この場合、図５を用いて説明した工程の後にバリア膜４ｂ上に第１電極８および第２電極１０を形成したとしても、図１０に示すようにバリア膜４ｂと第１電極８および第２電極１０との間に酸化膜１２が形成されていることで、バリア膜４ｂの上面を介して逆リーク電流が流れることを防ぐことができる。
【００７１】
図１０は図２に示す半導体装置とほぼ同様の構造を有している本実施の形態の変形例２の半導体装置の断面図であり、なお、図２の断面と同じ位置の断面を示している。ただし、図２に示す半導体装置とは異なり、図１０に示す半導体装置の積層体６上にはＧａＮ膜６ａおよび絶縁膜１１が形成されておらず、代わりに酸化膜１２がバリア膜４ｂの上面を覆っている。バリア膜４ｂの上面の酸化膜１２の膜厚は、基板１の主面に対して垂直な方向において１ｎｍ程度である。
【００７２】
上記のように積層体６の上面にＧａＮ膜６ａ、絶縁膜１１または酸化膜１２を設けているのは、第１電極８および第２電極１０が積層体６の上面上に乗り上げて形成されているために起こる逆リーク電流の発生を防ぐためである。したがって、第１電極８および第２電極１０を積層体６上に形成せず、第１電極８および第２電極１０を積層体６の側壁に形成する場合は、積層体６の上面にＧａＮ膜６ａ、絶縁膜１１または酸化膜１２を形成する必要はない。
【００７３】
前述したように、図１６を用いて説明した比較例の半導体装置では、バリア膜２４ａ、２４ｂと第１電極２８とが直接接することにより、ドライエッチングに晒されて結晶欠陥が残留しているバリア膜２４ａ、２４ｂの側面を介して第１電極２８とＧａＮ膜２３ａ、２３ｂとの間に逆リーク電流が流れる問題がある。この場合、１ｍＡ／ｃｍ２で定義したダイオードの耐圧は１００±１０Ｖとなる。
【００７４】
これに対し、本発明者らの検討によれば、図３〜図１０を用いて説明した本実施の形態の半導体装置においてショットキーバリアダイオードの逆方向耐圧を測定したところ、８００±１００Ｖの良好な結果が得られた。これは、バリア膜４ａ、４ｂの側面にドライエッチングに起因した結晶欠陥が残留しても、図８に示すように第１電極８とバリア膜４ａ、４ｂとの間に酸化膜１２を設けることによって、逆リーク電流が流れることを防ぐことができるためである。
【００７５】
なお、バリア膜４ａ、４ｂの組成は上記した組成とは異なる組成のＡｌＧａＮ膜であってもよく、上記した組成とは異なる組成のＡｌＧａＮ膜を用いても、上述した効果と同様の効果が得られる。
【００７６】
また、上記の半導体装置の構成では、ヘテロ接合体を２層積層したが、３層以上のヘテロ接合体を積層してもよい。このように、ヘテロ接合体の積層数、すなわち、チャネル数を増加させることにより、ショットキーバリアダイオードのオン抵抗の低減することができる。
【００７７】
上述した製造工程ではオーミック電極である第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜が形成されないように、第２側壁９を形成する前、または第２側壁９を露出していない状態で第１側壁７において露出するバリア膜４ａ、４ｂの表面を酸化する方法を用いている。これに対する変形例３として、以下に積層体６を一回のエッチング工程により形成する製造方法を図１１〜図１３を用いて説明する。なお、図１１〜図１３は図２の断面と同じ位置の断面を示している。
【００７８】
変形例３である半導体装置の製造工程では、まず図３に示す積層構造を形成した後、図１１に示すように、フォトリソグラフィ技術およびドライエッチング法を用いて積層体６のパターンを形成する。このとき製造工程中の半導体装置の構造は図６に示す構造とほぼ同様であるが、酸化膜１２が形成されておらず、第１側壁７においてバリア膜４ａ、４ｂの側面が露出している点で上述した製造方法とは異なる。この場合、第１側壁７側のバリア膜４ａ、４ｂの側面は上記ドライエッチングによりダメージを負い、結晶欠陥が生じているものと考えられる。
【００７９】
次に、積層体６を覆うように基板１の主面の全面上に例えば酸化シリコン膜からなる絶縁膜１３をＣＶＤ法などにより形成した後、フォトリソグラフィ技術およびドライエッチング法を用いて絶縁膜１３を加工することで、積層体６の第１側壁７および第１側壁７の内側のＧａＮ膜３の上面を露出させる。続いて、ＵＶ／Ｏ３処理を行うことでバリア膜４ａ、４ｂの側面であって第１側壁７側の側面のみに酸化膜１２を形成する。
【００８０】
次に、絶縁膜１３を除去するが、その際に用いるフッ酸などのエッチャント（エッチング液）により酸化膜１２が除去されることを防ぐため、積層体６および絶縁膜１３を覆うように基板１の主面の全面上に例えば窒化シリコン膜からなる絶縁膜１４をＣＶＤ法などにより形成した後、フォトリソグラフィ技術およびドライエッチング法を用いて絶縁膜１３を加工する。これにより、酸化膜１２を覆い、かつ、絶縁膜１３を露出する絶縁膜１４を形成する。
【００８１】
その後、図示はしないがフッ酸を用いたウェットエッチングにより絶縁膜１３を除去した後、リン酸を用いたウェットエッチングにより絶縁膜１４を除去することで、図６と同様の構造を得ることができる。これ以降の工程は図７〜図８を用いて説明した工程を行うことで、変形例３の半導体装置が完成する。
【００８２】
このようにして形成した変形例３の半導体装置では、積層体６の両側の側壁を一度のエッチング工程によりパターニングするため、フォトマスクの合わせずれなどに起因して第１側壁７と第２側壁９との距離にばらつきが生じることを防ぐことができる。つまり、アノード電極およびカソード電極間の距離を一定に保って半導体装置を形成することができるため、半導体装置の耐圧のばらつきを抑制することができる。
【００８３】
図３〜図８を用いて説明した製造工程では、第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜が形成されないように積層体６を２回のエッチングにより形成し、第１側壁７を形成した後であって第２側壁９を形成する前にバリア膜４ａ、４ｂのそれぞれの側面の酸化を行っている。また、図１１〜図１３を用いて説明した製造工程では、同様に第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜が形成しないようにする目的で絶縁膜１３を形成した状態でバリア膜４ａ、４ｂのそれぞれの側面の酸化を行っている。
【００８４】
ただし、第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜が形成されることに起因するオン抵抗の上昇が問題とならない程度である場合は、酸化膜１２と同様に、第２側壁９において第２電極１０とバリア膜４ａ、４ｂとの間に酸化膜を形成しても構わない。その場合、図３〜図８および図１１〜図１３を用いて説明したような製造方法ではなく、例えば図１１を用いて説明したエッチング工程により積層体６を有する構造を一括で形成し、その後バリア膜４ａ、４ｂのそれぞれの両側の側面を酸化した後、図７および図８の工程によりショットキーバリアダイオードを形成することが考えられる。
【００８５】
以下に、図１〜図１３を用いて説明したショットキーバリアダイオードの適用例について説明する。本実施の形態の半導体装置は、例えば、ハイブリッド車などに使用される３相モータの駆動回路に使用することができる。
【００８６】
図１４は、本実施の形態のショットキーバリアダイオードを用いた３相モータの回路図である。図１４に示すように、３相モータ回路は３相モータ４１、パワー半導体装置４２、制御回路４３を有している。３相モータ４１は、位相の異なる３相の電圧により駆動するように構成されている。図１４において破線により囲んで示すパワー半導体装置４２は、３相モータ４１を制御するスイッチング素子により構成されており、例えば、３相のそれぞれに対応してＩＧＢＴ４４とダイオード４５が設けられている。すなわち、３相のうちの各単相において、電源電位（Ｖｃｃ）と３相モータの入力電位との間にＩＧＢＴ４４とダイオード４５が逆並列に接続されており、３相モータの入力電位と接地電位（ＧＮＤ）との間にもＩＧＢＴ４４とダイオード４５が逆並列に接続されている。つまり、３相モータ４１では、単相（各相）毎に２つのＩＧＢＴ４４と２つのダイオード４５が設けられており、３相で６つのＩＧＢＴ４４と６つのダイオード４５が設けられている。
【００８７】
それぞれのＩＧＢＴ４４のゲート電極は、一部図示を省略しているがいずれも制御回路４３に接続されており、この制御回路４３によってＩＧＢＴ４４が制御される。このようなパワー半導体装置４２および制御回路４３を有する３相モータの駆動回路では、制御回路４３でパワー半導体装置４２を構成するＩＧＢＴ４４（スイッチング素子）を流れる電流を制御することにより、３相モータ４１を回転させる。つまり、ＩＧＢＴ４４は、３相モータ４１に電源電位（Ｖｃｃ）を供給したり、あるいは、接地電位（ＧＮＤ）を供給したりするスイッチング素子として機能するものであり、このＩＧＢＴ４４のオン／オフのタイミングを制御回路４３で制御することにより、３相モータ４１を駆動することができるようになっている。
【００８８】
ＩＧＢＴ４４とダイオード４５とは、図１４に示すように、逆並列に接続されているが、このときのダイオードの機能について以下に説明する。
【００８９】
ダイオード４５は、負荷がインダクタンスを含まない純抵抗である場合、還流するエネルギーがないため不要である。しかし、負荷にモータ（例えば、３相モータ）のようなインダクタンスを含む回路が接続されている場合、ＯＮしているスイッチ（ＩＧＢＴ４４）とは逆方向に負荷電流が流れるモードがある。このとき、ＩＧＢＴ４４などのスイッチング素子単体では、この逆方向電流を流し得る機能を持たないので、ＩＧＢＴ４４などのスイッチング素子に逆並列にダイオードを接続する必要がある。すなわち、インバータ回路において、モータ制御のように負荷にインダクタンスを含む場合、ＩＧＢＴ４４などのスイッチング素子をターンＯＦＦしたとき、インダクタンスに蓄えられたエネルギーを必ず放出しなければならない。ＩＧＢＴ４４単体では、インダクタンスに蓄えられたエネルギーを開放するための逆方向電流を流すことができない。そこで、このインダクタンスに蓄えられた電気エネルギーを還流するため、ＩＧＢＴ４４に逆並列にダイオード４５を接続する。つまり、ダイオード４５は、インダクタンスに蓄えられた電気エネルギーを開放するために逆方向電流を流すという機能を有している。
【００９０】
かかるダイオード４５として本実施の形態で説明したショットキーバリアダイオードを用いることで、３相モータの回路特性を向上させることができる。なお、上記３相モータ回路は、本実施の形態の半導体装置の適用例の一例に過ぎず、本実施の形態の半導体装置が各種回路に適用可能であることは言うまでもない。
【００９１】
（実施の形態２）
前記実施の形態１では、ヘテロ接合体としてＧａＮ膜とＡｌＧａＮ膜との積層膜を用いたが、他の半導体膜を積層したヘテロ接合体を用いてもよい。例えば、ＡｌＧａＮ膜に代えて、ＩｎＡｌＮ膜を用いてもよい。すなわち、ヘテロ接合体として、ＧａＮ膜とＩｎＡｌＮ膜との積層膜を用いてもよい。前述したとおり、ヘテロ接合体を構成する膜同士の界面である積層面におけるＧａＮの格子定数は０．３１８９ｎｍであり、ＡｌＮの格子定数は０．３１１４ｎｍであり、ＩｎＮの格子定数は０．３５４８ｎｍである。よって、ＩｎＧａＮの格子定数は、ＡｌＮの格子定数とＩｎＮの格子定数の間の組成比に応じた値であって、ＧａＮの格子定数と近似の値をとる。ここで、ＧａＮの禁制帯幅は、ＩｎＧａＮの禁制帯幅より小さく、一のヘテロ接合体において、禁制帯幅の大きい膜であるＩｎＡｌＮ膜が上層に配置される。
【００９２】
このように、ＧａＮ膜とＩｎＡｌＮ膜とのヘテロ接合体を用い、１００組程度のヘテロ接合体を積層することで、チャネル数を大幅に増加させることができ、オン抵抗の更なる低減を図ることができる。
【００９３】
本実施の形態の半導体装置の断面図を、図１５に示す。図１５に示すショットキーバリアダイオードは図８に示す前記実施の形態１の半導体装置と同様の構造を有しているが、図１５に示すように、ＧａＮ膜３ａ、３ｂのそれぞれの上部にはＡｌＧａＮ膜ではなくＩｎＡｌＮ膜からなるバリア膜４０ａ、４０ｂが形成されている。つまり、本実施の形態の半導体装置は前記実施の形態１の半導体装置とはバリア膜の部材が異なる。
【００９４】
また、バリア膜４ｂ（図８参照）に対応するバリア膜４０ｂとＧａＮ膜６との間にはヘテロ接合体５ｃ、５ｄが基板１側から順に形成されており、ヘテロ接合体５ａ〜５ｃが積層体６を形成している点も前記実施の形態１と異なる。つまり、バリア膜４０ｂ上に順に積層されたＧａＮ膜３ｃおよびバリア膜４０ｃはヘテロ接合体５ｃを構成し、ヘテロ接合体５ｃ上に順に積層されたＧａＮ膜３ｄおよびバリア膜４０ｄはヘテロ接合体５ｄを構成している。これは、前記実施の形態１の半導体装置に比べて本実施の形態の半導体装置では多数のヘテロ接合体を積層することが可能であることを示しており、図１５では図を分かりやすくするためにヘテロ接合体５ａ〜５ｄを４層示しているが、実際には１００層程度のヘテロ接合体を積層することが考えられる。なお、それぞれのバリア膜４０ａ〜４０ｄと第１電極８との界面には酸化膜１２が形成されている。
【００９５】
ヘテロ接合体をＧａＮ膜および当該ＧａＮ膜上に形成したＡｌＧａＮ膜の積層膜により構成した場合、ＧａＮとＡｌＧａＮとの格子定数の違いにより、ＡｌＧａＮ膜内のＡｌの比率を０．２５よりも大きくすると、ヘテロ接合内の応力が大きくなり、ヘテロ接合体にクラックが生じる可能性が高くなる。前記応力は、積層体６を構成するヘテロ接合体の積層数が多くなるほど大きくなる。したがって、ＧａＮ膜およびＡｌＧａＮ膜からなるヘテロ接合体を積層したショットキーバリアダイオードでは、ヘテロ接合体を多く積層するとクラックが生じやすくなるため、積層するヘテロ接合体の数は３層程度までにする必要がある。つまり、半導体装置の信頼性を確保する観点から、ヘテロ接合体をＧａＮ膜および当該ＧａＮ膜上に形成したＡｌＧａＮ膜の積層膜により構成した場合、積層できるヘテロ接合体の数は２層または３層程度が限界となる。
【００９６】
これに対し、本実施の形態の半導体装置のようにＧａＮ膜とＩｎＡｌＮ膜とのヘテロ接合体を用いた場合、ＧａＮとＩｎＡｌＮとでは格子定数が揃いやすく、ヘテロ接合体内にほとんど応力が発生しないため、例えば１０００層積層した複数のヘテロ接合体により積層体６を形成することができる。ヘテロ接合体を構成するＧａＮ膜およびＩｎＡｌＮ膜の膜厚はそれぞれ２５ｎｍ程度であるため、１層のヘテロ接合体の膜厚は約５０ｎｍとなる。前述したように、クラックの発生を防ぐことでヘテロ接合体は１０００層積層することも可能であるが、実際に使用する半導体装置では、例えばヘテロ接合体を１００層積層し、膜厚が５μｍ程度の積層体６を形成することが考えられる。
【００９７】
本実施の形態の半導体装置では、ＧａＮ膜およびＡｌＧａＮ膜からなるヘテロ接合体を用いる半導体装置に比べて多数のヘテロ接合体ができる。積層体６内のヘテロ接合体が多いほど第１電極８と第２電極１０との間に電子が通る電子層（チャネル）を多く形成できるため、オン抵抗を低減することができる。
【００９８】
本実施の形態の半導体装置は、前記実施の形態１と同様の工程により形成することができる。ただし、前記実施の形態１のバリア膜のＡｌＮモル比が０．２５程度であったのに対し、本実施の形態の半導体装置のバリア膜のＡｌＮモル比は０．８程度となり、比較的高くなる。このため、前記実施の形態１の酸化膜１２を形成する際はオゾン照射を行ったが、本実施の形態では、水蒸気雰囲気における酸化（ウェット酸化）によってバリア膜の酸化膜を形成することもできる。これは、バリア膜のＡｌの濃度が３０％程度で比較的低い場合はウェット酸化ではほとんど酸化しないが、Ａｌの濃度が７０％以上で比較的高い場合はウェット酸化により容易にバリア膜の表面を酸化できるためである。なお、このときＧａＮ膜３ａ、３ｂのそれぞれの側面およびドライエッチングされたＧａＮ膜３の表面はほとんど変質しない。すなわち、バリア膜の酸化の際に紫外線を用いたオゾン照射ではなくウェット酸化を行うことで、ＧａＮ膜が受けるダメージを低減することができる。
【００９９】
図１６を用いて説明した比較例の半導体装置は逆方向耐圧が１００±１０Ｖであったが、本実施の形態の半導体装置では、ショットキーバリアダイオードの逆方向耐圧は８００±１００Ｖであり、比較例の半導体装置に比べて良好な逆方向耐圧を得ることができる。さらに、ヘテロ接合体内でのクラックの発生を抑えることでヘテロ接合体を例えば１００層積層することを可能とし、チャネル数を大幅に増やすことができるため、オン抵抗を低減することができる。
【０１００】
したがって、本実施の形態の半導体装置では、前記実施の形態１の効果と同様にダイオードの逆リーク電流を低減する効果を得られる上に、ヘテロ接合体をより多く積層することを可能にすることで、ショットキーバリアダイオードのオン抵抗を低減することを可能としている。
【０１０１】
以上、本発明者らによってなされた発明を実施の形態に基づき具体的に説明したが、本発明は前記実施の形態に限定されるものではなく、その要旨を逸脱しない範囲で種々変更可能であることはいうまでもない。
【産業上の利用可能性】
【０１０２】
本発明の半導体装置の製造方法は、禁制帯幅が異なるヘテロ接合体を有する半導体装置に幅広く利用されるものである。
【符号の説明】
【０１０３】
１、２１ 基板
２、２２ バッファ層
３、６ａ、２３ ＧａＮ膜
３ａ〜３ｄ、２３ａ、２３ｂ、 ＧａＮ膜
４ａ、４ｂ、２４ａ、２４ｂ、４０ａ〜４０ｄ バリア膜
５ａ〜５ｄ、２５ａ、２５ｂ ヘテロ接合体
６、２６ 積層体
７、２７ 第１側壁
８、２８ 第１電極
９、２９ 第２側壁
１０、３０ 第２電極
１１、１３、１４ 絶縁膜
１２、１２ａ 酸化膜
３１ ｎ＋型ＧａＮ基板
３４ バリア導体膜
３８ ショットキー電極
４０ オーミック電極
４１ ３相モータ
４２ パワー半導体装置
４３ 制御回路
４４ ＩＧＢＴ
４５ ダイオード
【特許請求の範囲】
【請求項１】
互いに禁制帯幅が異なる第１膜と第２膜とをヘテロ接合させて基板上に積層させたヘテロ接合体を少なくとも１層有する積層体と、
前記積層体の第１側壁に接するように配置され、前記第１膜とショットキー接続された第１電極と、
前記積層体の前記第１側壁の反対側の第２側壁に接するように配置された第２電極と、
を有する半導体装置において、
前記第１電極および前記第２膜の間には第１絶縁膜が介在することを特徴とする半導体装置。
【請求項２】
前記第１膜はＧａＮを含み、前記第２膜はＡｌＧａＮまたはＩｎＡｌＧａＮを含むことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記積層体は、前記基板上に積層された複数の前記ヘテロ接合体を有することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１絶縁膜は前記第２膜の酸化物を含むことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第２側壁において、前記第２電極と前記第２膜とは直接接していることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記第２電極と前記第１膜とは前記第２側壁においてオーミック接続されていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記第１電極および前記第２電極は前記積層体上に乗り上げるように形成されており、前記第１電極および前記第２電極と前記積層体の上面との間にはＧａＮ膜が介在していることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記第１電極および前記第２電極は前記積層体上に乗り上げるように形成されており、前記第１電極および前記第２電極と前記積層体の上面との間には第２絶縁膜が介在していることを特徴とする請求項１記載の半導体装置。
【請求項９】
（ａ）基板上に禁制帯幅が異なる第１膜と第２膜とを交互に繰り返し積層することで積層体を形成する工程と、
（ｂ）前記積層体を選択的に除去することにより、前記積層体の第１側壁および第１側壁の反対側の第２側壁を形成する工程と、
（ｃ）前記第１側壁に露出した前記第２膜の側面に第１絶縁膜を形成する工程と、
（ｄ）前記（ｃ）工程の後、前記第１側壁に接する第１電極を形成し、前記第１膜と前記第１電極とショットキー接続させる工程と、
（ｅ）前記第２側壁に接する第２電極を形成する工程と、
を有し、
前記第１電極および前記第２膜の間には前記第１絶縁膜が介在することを特徴とする半導体装置の製造方法。
【請求項１０】
前記第１膜はＧａＮを含み、前記第２膜はＡｌＧａＮまたはＩｎＡｌＧａＮを含むことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記（ｃ）工程では、前記第１側壁に露出する前記第２膜の側面を酸化させることにより、前記第２膜の酸化物を含む前記第１絶縁膜を形成することを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１２】
前記（ｃ）工程では、前記第２膜をオゾン照射またはウェット酸化により酸化することで前記第１絶縁膜を形成することを特徴とする請求項１１載の半導体装置の製造方法。
【請求項１３】
前記（ｅ）工程では、前記第１膜と前記第２電極とをオーミック接続させることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１４】
前記（ａ）工程の後であって前記（ｂ）工程の前に、前記積層体上にＧａＮ膜を形成する工程を有し、
前記（ｄ）工程では前記ＧａＮ膜上に前記第１電極を形成し、
前記（ｅ）工程では前記ＧａＮ膜上に前記第２電極を形成することを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１５】
前記（ａ）工程の後であって前記（ｂ）工程の前に、前記積層体上に第２絶縁膜を形成する工程を有し、
前記（ｄ）工程では前記第２絶縁膜上に前記第１電極を形成し、
前記（ｅ）工程では前記第２絶縁膜上に前記第２電極を形成することを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１６】
前記（ｄ）工程および前記（ｅ）工程の後、前記第２絶縁膜を一部除去することで、前記第１電極の直下の前記第２絶縁膜と前記第２電極の直下の前記第２絶縁膜とを分離することを特徴とする請求項１５記載の半導体装置の製造方法。
【請求項１】
互いに禁制帯幅が異なる第１膜と第２膜とをヘテロ接合させて基板上に積層させたヘテロ接合体を少なくとも１層有する積層体と、
前記積層体の第１側壁に接するように配置され、前記第１膜とショットキー接続された第１電極と、
前記積層体の前記第１側壁の反対側の第２側壁に接するように配置された第２電極と、
を有する半導体装置において、
前記第１電極および前記第２膜の間には第１絶縁膜が介在することを特徴とする半導体装置。
【請求項２】
前記第１膜はＧａＮを含み、前記第２膜はＡｌＧａＮまたはＩｎＡｌＧａＮを含むことを特徴とする請求項１記載の半導体装置。
【請求項３】
前記積層体は、前記基板上に積層された複数の前記ヘテロ接合体を有することを特徴とする請求項１記載の半導体装置。
【請求項４】
前記第１絶縁膜は前記第２膜の酸化物を含むことを特徴とする請求項１記載の半導体装置。
【請求項５】
前記第２側壁において、前記第２電極と前記第２膜とは直接接していることを特徴とする請求項１記載の半導体装置。
【請求項６】
前記第２電極と前記第１膜とは前記第２側壁においてオーミック接続されていることを特徴とする請求項１記載の半導体装置。
【請求項７】
前記第１電極および前記第２電極は前記積層体上に乗り上げるように形成されており、前記第１電極および前記第２電極と前記積層体の上面との間にはＧａＮ膜が介在していることを特徴とする請求項１記載の半導体装置。
【請求項８】
前記第１電極および前記第２電極は前記積層体上に乗り上げるように形成されており、前記第１電極および前記第２電極と前記積層体の上面との間には第２絶縁膜が介在していることを特徴とする請求項１記載の半導体装置。
【請求項９】
（ａ）基板上に禁制帯幅が異なる第１膜と第２膜とを交互に繰り返し積層することで積層体を形成する工程と、
（ｂ）前記積層体を選択的に除去することにより、前記積層体の第１側壁および第１側壁の反対側の第２側壁を形成する工程と、
（ｃ）前記第１側壁に露出した前記第２膜の側面に第１絶縁膜を形成する工程と、
（ｄ）前記（ｃ）工程の後、前記第１側壁に接する第１電極を形成し、前記第１膜と前記第１電極とショットキー接続させる工程と、
（ｅ）前記第２側壁に接する第２電極を形成する工程と、
を有し、
前記第１電極および前記第２膜の間には前記第１絶縁膜が介在することを特徴とする半導体装置の製造方法。
【請求項１０】
前記第１膜はＧａＮを含み、前記第２膜はＡｌＧａＮまたはＩｎＡｌＧａＮを含むことを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１１】
前記（ｃ）工程では、前記第１側壁に露出する前記第２膜の側面を酸化させることにより、前記第２膜の酸化物を含む前記第１絶縁膜を形成することを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１２】
前記（ｃ）工程では、前記第２膜をオゾン照射またはウェット酸化により酸化することで前記第１絶縁膜を形成することを特徴とする請求項１１載の半導体装置の製造方法。
【請求項１３】
前記（ｅ）工程では、前記第１膜と前記第２電極とをオーミック接続させることを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１４】
前記（ａ）工程の後であって前記（ｂ）工程の前に、前記積層体上にＧａＮ膜を形成する工程を有し、
前記（ｄ）工程では前記ＧａＮ膜上に前記第１電極を形成し、
前記（ｅ）工程では前記ＧａＮ膜上に前記第２電極を形成することを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１５】
前記（ａ）工程の後であって前記（ｂ）工程の前に、前記積層体上に第２絶縁膜を形成する工程を有し、
前記（ｄ）工程では前記第２絶縁膜上に前記第１電極を形成し、
前記（ｅ）工程では前記第２絶縁膜上に前記第２電極を形成することを特徴とする請求項９記載の半導体装置の製造方法。
【請求項１６】
前記（ｄ）工程および前記（ｅ）工程の後、前記第２絶縁膜を一部除去することで、前記第１電極の直下の前記第２絶縁膜と前記第２電極の直下の前記第２絶縁膜とを分離することを特徴とする請求項１５記載の半導体装置の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【図２】
【図３】
【図４】
【図５】
【図６】
【図７】
【図８】
【図９】
【図１０】
【図１１】
【図１２】
【図１３】
【図１４】
【図１５】
【図１６】
【図１７】
【図１８】
【図１９】
【公開番号】特開２０１２−１８６３３１（Ｐ２０１２−１８６３３１Ａ）
【公開日】平成２４年９月２７日（２０１２．９．２７）
【国際特許分類】
【出願番号】特願２０１１−４８７２８（Ｐ２０１１−４８７２８）
【出願日】平成２３年３月７日（２０１１．３．７）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
【公開日】平成２４年９月２７日（２０１２．９．２７）
【国際特許分類】
【出願日】平成２３年３月７日（２０１１．３．７）
【出願人】（０００００５１０８）株式会社日立製作所 (27,607)
【Ｆターム（参考）】
[ Back to top ]