窒化物系半導体素子及びその製造方法
【課題】窒化物系半導体素子及びその製造方法を提供する。
【解決手段】ダイオード構造物を有するベース基板１１０と、該ベース基板１１０上に配置されるエピタキシャル成長膜１２０と、該エピタキシャル成長膜１２０上に配置される電極部１４０とを含み、該ダイオード構造物は、第１タイプの半導体層１１２と、該第１タイプの半導体層の中央に介在する第２タイプの半導体層１１４とを含む。
【解決手段】ダイオード構造物を有するベース基板１１０と、該ベース基板１１０上に配置されるエピタキシャル成長膜１２０と、該エピタキシャル成長膜１２０上に配置される電極部１４０とを含み、該ダイオード構造物は、第１タイプの半導体層１１２と、該第１タイプの半導体層の中央に介在する第２タイプの半導体層１１４とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に関するもので、より詳しくは、逆方向漏洩電流を減少させた窒化物系半導体素子及びその製造方法に関するものである。
【背景技術】
【０００２】
一般に、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）などのIII族元素と窒素（Ｎ）とを含むIII族窒化物系半導体は、広いエネルギーバンドギャップ、高い電子移動度、飽和電子速度、高い熱化学的安定性などの特性を有している。このようなIII族窒化物系半導体を基にする電界効果トランジスタ（Ｎｉｔｒｉｄｅ-ｂａｓｅｄ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：Ｎ-ＦＥＴ）は、広いエネルギーバンドギャップを有する半導体材料、例えばガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）、アルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）などの材料を基にして製造される。
【０００３】
一般的な窒化物系電界効果トランジスタは、ベース基板と、該ベース基板上に形成されるエピタキシャル成長膜と、該エピタキシャル成長膜上に配置されるショットキー電極と、オーミック電極とを備える。このような窒化物系半導体素子は、前記エピタキシャル成長膜の内部に電流の移動経路として用いられる２次元電子ガス（２-Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ：２ＤＥＧ）が生成され、該２次元電子ガスをキャリア移動経路として使用し、順方向及び逆方向の動作を行うことができる。
【０００４】
これらの窒化物系半導体素子のうち、ショットキーダイオード構造を有する素子は、金属と半導体とのショットキー接合を利用する素子である。このような窒化物系半導体素子は、速い速度の切替え動作が可能で、低い順方向電圧で駆動される。普通、ショットキーダイオードのような窒化物系半導体素子は、アノード電極でショットキーコンタクトをなすショットキー電極を有し、カソード電極でオーミックコンタクトをなすオーミック電極を有する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国公開特許第１０−２００５−００８４６８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、このような構造のショットキーダイオードは、逆方向動作時、該ショットキー電極から前記ベース基板への漏洩電流が発生する。このような逆方向漏洩電流の防止のために、一般的な室化物系半導体素子のベース基板としては、略１ｋオーム（ｏｈｍ）以上の抵抗値を有するシリコン基板と、シリコンカーバイド基板と、スピネル基板と、サファイア基板とを使用する。しかし、このような高抵抗値を有する基板を使用するとしても、該漏洩電流の発生を根本的に防止できない。また、このような高抵抗値を有する基板は相対的に高価である。特に、一般的に広く用いられる１ｋオーム以上の高抵抗値を有するシリコンウェハは、他の基板に比べて相当に高価なので、該窒化物系半導体素子の製造費用を増加させる要因になる。
【０００７】
本発明は上記の問題点に鑑みて成されたものであって、その目的は、逆方向漏洩電流を防止する窒化物系半導体素子を提供することにある。
【０００８】
また、本発明の他の目的は、製作費用を減少させた窒化物系半導体素子を提供することにある。
【０００９】
また、本発明のさらに他の目的は、逆方向漏洩電流を防止する窒化物系半導体素子の製造方法を提供することにある。
【００１０】
また、本発明のさらに他の目的は、製作費用を減少させた窒化物系半導体素子を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を解決するために、本発明による窒化物系半導体素子は、ダイオード構造物を有するべース基板と、前記ベース基板上に配置されるエピタキシャル成長膜と、前記エピタキシャル成長膜上に配置される電極部とを含み、前記ダイオード構造物は、第１タイプの半導体層と、該第１タイプの半導体層内に配置され、両面が前記第１タイプの半導体層により覆われた第２タイプの半導体層とを含む。
【００１２】
本発明の実施形態によれば、前記第１タイプの半導体層は、Ｎ型半導体層であり、前記第２タイプの半導体層は、Ｐ型半導体層であってもよい。
【００１３】
本発明の実施形態によれば、前記ベース基板は、前記第１タイプの半導体基板と、前記半導体基板上に配置される第２タイプの不純物ドーピング層と、前記第２タイプの不純物ドーピング層上に配置される前記第１タイプの不純物ドーピング層とを含むことができる。
【００１４】
本発明の実施形態によれば、前記半導体基板は、１ｋオーム未満の抵抗値を有するシリコン基板を含み、前記ベース基板は、１ｋオーム以上の抵抗値を有することができる。
【００１５】
本発明の実施形態によれば、前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられることができる。
【００１６】
本発明の実施形態によれば、前記ベース基板は、該ベース基板と前記エピタキシャル成長膜との間に介在するバッファ層をさらに含み、前記バッファ層は、超格子層（ｓｕｐｅｒ-ｌａｔｔｉｃｅ ｌａｙｅｒ）を含むことができる。
【００１７】
本発明の実施形態によれば、前記超格子層は、インシュレータ層と半導体層とが交互に積層されることができる。
【００１８】
本発明の実施形態によれば、前記エピタキシャル成長膜は、前記ベース基板上の第１の窒化膜と、前記第１の窒化膜上に配置され、前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜とを含み、前記第１の窒化膜と前記第２の窒化膜との境界には、２次元電子ガス（２-ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｏｒｎ Ｇａｓ：２ＤＥＧ）が生成されることができる。
【００１９】
本発明の実施形態によれば、前記電極部は、前記エピタキシャル成長層上に配置されるショットキー電極と、前記ショットキー電極から離間されるオーミック電極と、前記エピタキシャル成長層上に配置されるゲート電極と、前記ゲート電極の一側に配置されるソース電極と、前記ゲート電極の他側に配置されるドレイン電極とを含むことができる。
【００２０】
本発明の実施形態によれば、前記電極部は、前記ベース基板の下面を覆うオーミック電極をさらに含むことができる。
【００２１】
本発明による窒化物系半導体素子は、ダイオード構造物を有するベース基板と、前記ベース基板上に配置されるエピタキシャル成長膜と、前記エピタキシャル成長膜上に配置されるショットキー障壁ダイオード構造物と、トランジスタ構造物とを含み、前記ダイオード構造物は、第１タイプの半導体層と、前記第１タイプの半導体層の中央に介在する第２タイプの半導体層とを含む。
【００２２】
本発明の実施形態によれば、前記ショットキー障壁ダイオード構造物は、ショットキー電極と、前記ショットキー電極から離間されるオーミック電極とを含むことができる。
【００２３】
本発明の実施形態によれば、前記トランジスタ構造物は、ゲート電極と、前記ゲート電極の一側に配置されるソース電極と、前記ゲート電極の他側に配置されるドレイン電極とを含むことができる。
【００２４】
本発明の実施形態によれば、前記トランジスタ構造物は、高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）及び電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）のうちの少なくともいずれか一つを含むことができる。
【００２５】
本発明の実施形態によれば、前記エピタキシャル成長膜は、前記ベース基板上の第１の窒化膜と、前記第１の窒化膜上に配置され、前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜とを含み、前記第１の窒化膜と前記第２の窒化膜との境界には、前記ショットキー障壁ダイオードと前記トランジスタの電流移動経路として用いられる２次元電子ガス（２ＤＥＧ）が生成されることができる。
【００２６】
本発明の実施形態によれば、前記第１タイプの半導体層は、Ｎ型半導体層であり、前記第２タイプの半導体層は、Ｐ型半導体層であってもよい。
【００２７】
本発明の実施形態によれば、前記ベース基板は、前記第１タイプの半導体基板と、前記半導体基板の上部に設けられる第２タイプの不純物ドーピング層と、前記第２タイプの不純物ドーピング層の上部に設けられる前記第１タイプの不純物ドーピング層とを含むことができる。
【００２８】
本発明の実施形態によれば、前記半導体基板は、１ｋオーム未満の抵抗値を有するシリコン基板を含み、前記ベース基板は、１ｋオーム以上の抵抗値を有することができる。
【００２９】
本発明の実施形態によれば、前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられることができる。
【００３０】
本発明による窒化物系半導体素子の製造方法は、ベース基板を準備するステップと、前記ベース基板をシード層（ｓｅｅｄ ｌａｙｅｒ）として前記ベース基板上にエピタキシャル成長膜を形成するステップと、前記エピタキシャル成長膜上に電極部を形成するステップとを含み、前記ベース基板を準備するステップは、第１タイプの半導体層と、前記第１タイプの半導体層内に形成される第２タイプの半導体層とを有するダイオード構造物を形成するステップとを含むことができる。
【００３１】
本発明の実施形態によれば、前記ダイオード構造物を形成するステップは、前記第１タイプの半導体基板を準備するステップと、前記半導体基板の上部に前記第２タイプの半導体層をドーピングするステップと、前記第２タイプの半導体層の上部に前記第１タイプの半導体層をドーピングするステップとを含むことができる。
【００３２】
本発明の実施形態によれば、前記ダイオード構造物を形成するステップは、前記第１タイプの半導体基板を準備するステップと、前記半導体基板の内部へと前記第２タイプの不純物イオンを注入するステップとを含むことができる。
【００３３】
本発明の実施形態によれば、前記ダイオード構造物を形成するステップは、ＮＰＮ接合構造を形成するステップを含むことができる。
【００３４】
本発明の実施形態によれば、前記半導体基板を準備するステップは、１ｋオーム未満の抵抗値を有するシリコン基板を準備するステップを含み、前記ベース基板を準備するステップは、１ｋオーム以上の抵抗値を有するＮＰＮ接合構造を形成するステップを含むことができる。
【００３５】
本発明の実施形態によれば、前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時、前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられることができる。
【００３６】
本発明の実施形態によれば、前記エピタキシャル成長膜を形成するステップは、前記ベース基板をシード層として前記ベース基板上に第１の窒化膜を成長させるステップと、前記第１の窒化膜をシード層として前記第１の窒化膜上に前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜を成長させるステップとを含み、前記第１の窒化膜と前記第２の窒化膜との境界には２次元電子ガス（２ＤＥＧ）が生成されることができる。
【００３７】
本発明の実施形態によれば、前記電極部を形成するステップは、前記エピタキシャル成長膜の上部中央にショットキー電極を形成するステップと、前記エピタキシャル成長膜の上部縁に前記ショットキー電極から離間される第１のオーミック電極を形成するステップと、前記ベース基板の下面を覆う第２のオーミック電極を形成するステップとを含むことができる。
【００３８】
本発明による窒化物系半導体素子の製造方法は、ベース基板を準備するステップと、前記ベース基板をシード層（ｓｅｅｄ ｌａｙｅｒ）として前記ベース基板上にエピタキシャル成長膜を形成するステップと、前記エピタキシャル成長膜上にショットキー障壁ダイオード構造物を形成するステップと、前記エピタキシャル成長膜上にトランジスタ構造物を形成するステップとを含み、前記ベース基板を準備するステップは、第１タイプの半導体層を準備するステップと、前記第１タイプの半導体層の内部に形成される第２タイプの半導体層を形成させるステップとを含むことができる。
【００３９】
本発明の実施形態によれば、前記ショットキー障壁ダイオード構造物を形成するステップは、前記エピタキシャル成長膜上にショットキー電極を形成するステップと、前記エピタキシャル成長膜上に前記ショットキー電極から離間されるオーミック電極を形成するステップとを含むことができる。
【００４０】
本発明の実施形態によれば、前記トランジスタ構造物を形成するステップは、前記エピタキシャル成長膜上にゲート電極を形成するステップと、前記エピタキシャル成長膜上であって前記ゲート電極の一側にソース電極を形成するステップと、前記エピタキシャル成長膜上であって前記ゲート電極の他側にドレイン電極を形成するステップとを含むことができる。
【００４１】
本発明の実施形態によれば、前記トランジスタ構造物を形成するステップは、前記エピタキシャル成長膜上に高電子移動度トランジスタ及び電界効果トランジスタのうちの少なくともいずれか一つを形成するステップとを含むことができる。
【００４２】
本発明の実施形態によれば、前記エピタキシャル成長膜を形成するステップは、前記ベース基板上に第１の窒化膜を形成するステップと、前記第１の窒化膜上に前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜を形成するステップとを含み、前記第１の窒化膜と前記第２の窒化膜との境界には、前記ショットキー障壁ダイオード構造物と前記トランジスタ構造物との電流移動経路として用いられる２次元電子ガスが生成されることができる。
【００４３】
本発明の実施形態によれば、前記第１タイプの半導体層は、Ｎ型半導体層から成り、前記第２タイプの半導体層は、Ｐ型半導体層から成ることができる。
【００４４】
本発明の実施形態によれば、前記ベース基板を準備するステップは、前記第１タイプの半導体基板を準備するステップと、前記半導体基板の上部に第２タイプの不純物ドーピング層を形成するステップと、前記第２タイプの不純物ドーピング層の上部に前記第１タイプの不純物ドーピング層を形成するステップとを含むことができる。
【００４５】
本発明の実施形態によれば、前記第１タイプの半導体基板を準備するステップは、１ｋオーム未満の抵抗値を有するシリコン基板を準備するステップを含み、前記ベース基板を準備するステップは、前記シリコン基板を使用して１ｋオーム以上の抵抗値を有する前記ダイオード構造物を形成するステップを含むことができる。
【００４６】
本発明の実施形態によれば、前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられることができる。
【発明の効果】
【００４７】
本発明による窒化物系半導体素子は、ダイオード構造物を有するベース基板と、２次元電子ガス（２ＤＥＧ）を有するエピタキシャル成長膜と、電極部とを備えることができる。前記ダイオード構造物は、ＮＰＮ接合ダイオードまたはＰＮＰ接合ダイオードで、これにより、前記ダイオード構造物は前記電極部のショットキー電極とオーミック電極との間に逆方向電圧印加時、前記ショットキー電極から前記ベース基板への電流流れを遮断させることができる。これにより、本発明による窒化物系半導体素子は、オフ動作時、逆方向漏洩電流を防止して素子の逆方向耐圧を増加させ、窒化物系半導体素子の歩留まりを増加させることができる。
【００４８】
本発明の実施形態による窒化物系半導体素子は、ダイオード構造物を有するベース基板と、２次元電子ガス（２ＤＥＧ）を有するエピタキシャル成長膜と、電極部とを含むことができる。この時、前記ベース基板は、相対的に１ｋオーム未満の低価のシリコン基板をベースとして、１ｋオーム以上の高抵抗度を有するように構成されることができる。これにより、本発明による窒化物系半導体素子は、低価のシリコン基板をベースとして逆方向漏洩電流を遮断するダイオード構造物を有するベース基板を構成することによって、相対的に高抵抗値の基板を使用する素子に比べて、逆方向漏洩電流を根本的に防止すると共に、素子の製作費用を減らすことができる。
【００４９】
本発明の実施形態による窒化物系半導体素子の製造方法は、ダイオード構造物を有するベース基板を準備し、該ベース基板の上部にエピタキシャル成長膜を成長させ、前記エピタキシャル成長膜上に電極部を形成し、前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に電極部のショットキー電極から前記ベース基板への電流移動を遮断するダイオードとして用いられることができる。これにより、本発明の実施形態による窒化物系半導体素子の製造方法は、逆方向漏洩電流を防止して耐圧を増加させ、歩留まりを向上させた窒化物系半導体素子を製造することができる。
【００５０】
本発明の実施形態による窒化物系半導体素子の製造方法は、ダイオード構造物を有するベース基板を製造し、前記ベース基板の上部にエピタキシャル成長膜を成長させて、前記エピタキシャル成長膜上に電極部を形成し、前記ベース基板は、相対的に低価である低抵抗値のシリコン基板に対して不純物イオンをドーピングして形成されることができる。これにより、本発明の実施形態による窒化物系半導体素子の製造方法は、相対的に高価な高抵抗値基板を使用する場合に比べて、逆方向漏洩電流を根本的に防止すると共に、素子の製作費用を減らすことができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態による窒化物系半導体素子を示す回路図である。
【図２】本発明の実施形態による窒化物系半導体素子を示す側面図である。
【図３】本発明の実施形態による窒化物系半導体素子の製造方法を示す順序図である。
【図４】本発明の実施形態による窒化物系半導体素子の製造過程を説明するための図面である。
【図５】同じく、窒化物系半導体素子の製造過程を説明するための図面である。
【図６】同じく、窒化物系半導体素子の製造過程を説明するための図面である。
【発明を実施するための形態】
【００５２】
以下、本発明の好適な実施の形態は添付の図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００５３】
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及される構成要素、ステップと、動作及び／又は素子は、一つ以上の他の構成要素、ステップと、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００５４】
以下、添付図面を参照して、本発明の好適な実施の形態による窒化物系半導体素子及びその製造方法について説明すれば、次のとおりである。
【００５５】
図１は、本発明の実施形態による窒化物系半導体素子を示す回路図で、図２は、本発明の実施形態による窒化物系半導体素子を示す側面図である。
【００５６】
図１及び図２を参照して、本発明の実施形態による窒化物系半導体素子１００は、ショットキー障壁ダイオード（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ：ＳＢＤ）構造１０及びトランジスタ構造物を有するパワー素子であってもよい。該トランジスタ構造物は、高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）２０及び電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）３０のうちの少なくともいずれか一つを含むことができる。
【００５７】
前記窒化物系半導体素子１００は、ベース基板１１０、エピタキシャル成長膜１２０及び電極部１４０を含むことができる。
【００５８】
前記ベース基抜１１０は、ダイオード構造物（ｄｉｏｄｅ ｓｔｒｕｃｔｕｒｅ）を有することができる。例えば、前記ベース基板１１０は、第１タイプの半導体層１１２と、該第１タイプの半導体層１１２間に介在する第２タイプの半導体層１１４とを有することができる。これにより、前記第２タイプの半導体層１１４は、前記第１タイプの半導体層１１２によりその両面が覆われる構造を有することができる。一例として、前記第１タイプがＮ型であり、前記第２タイプがＰ型の場合、前記ダイオード構造物は、ＮＰＮ接合ダイオードをなすことができる。他の例として、前記第１タイプがＰ型であり、前記第２タイプがＮ型の場合、前記ダイオード構造物は、ＰＮＰ接合ダイオードをなすことができる。
【００５９】
前記ＮＰＮ接合ダイオードは、前記第１タイプの半導体層（以下、Ｎ型半導体層１１２）の上部にＰ型半導体不純物イオンを注入し、前記Ｎ型半導体層１１２上に第２タイプの半導体層（以下、Ｐ型半導体層１１４）を形成し、前記Ｐ型半導体層１１４の上部に前記第１タイプの不純物イオンを注入し、前記Ｐ型半導体層１１４上に再度前記Ｎ型半導体層１１２を形成して製造されることができる。または、前記ＮＰＮ接合ダイオードは、前記Ｎ型半導体層１１２内に前記Ｐ型半導体層１１４が位置するように、前記Ｎ型半導体層１１２内の一定な深さにＰ型不純物イオンを注入して形成されることができる。ここで、前記ベース基板１１０は相対的に低い抵抗値を有する１ｋオーム未満の低抵抗値を有するシリコン基板をベースとして製作されることであってもよい。前記ベース基板１１０の製作過程に対する詳細は後述する。
【００６０】
一方、前記ベース基板１１０上には、バッファ層１１８がされに形成されることができる。該バッファ層１１８は、超格子層構造を有することができる。該超格子層は、異種材料の薄膜が交互に積層される構造を有することができる。一例として、前記バッファ層１１８は、インシュレータ層と半導体層とが交互に成長する多層構造を有することができる。前記のようなバッファ層１１８は、ベース基板１１０と前記エピタキシャル成長膜１２０との間の格子不一致による欠陥の発生を減少させることができる。
【００６１】
前記エピタキシャル成長膜１２０は、前記ベース基板１１０上に配置されることができる。一例として、前記エピタキシャル成長膜１２０は、前記ベース基板１１０上に順に積層される第１の窒化膜１２２及び第２の窒化膜１２４を含むことができる。前記第２の窒化膜１２４は、前記第１の窒化膜１２２に比べて広いエネルギーバンドギャップを有する材料から成ることができる。また、前記第２の窒化膜１２４は前記第１の窒化膜１２２に比べて異なる格子定数を有する材料から成ることができる。例えば、前記第１の窒化膜１２２及び前記第２の窒化膜１２４は、III族室化物系材料を含む膜であってもよい。より詳しくは、前記第１の窒化膜１２２はガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）及びアルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）のうちのいずれか一つによって形成され、前記第２の窒化膜１２４はガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）及びアルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）ののうちの他の一つによって形成されることができる。一例として、前記第１の窒化膜１２２はガリウム窒化膜（ＧａＮ）であり、前記第２の窒化膜１２４はアルミニウムガリウム窒化膜（ＡｌＧａＮ）であってもよい。
【００６２】
前記のような構造のエピタキシャル成長膜１２０には、前記第１の窒化膜１２２と前記第２の窒化膜１２４との境界に２次元電子ガスが生成されることができる。前記窒化物系半導体素子１００の動作時、電流の流れは、前記２次元電子ガスによってなされることができる。ここで、前記ショットキー障壁ダイオード１０及び前記トランジスタ構造物２０、３０の電流移動は、前記２次元電子ガスによってなされることができる。このために、前記ショットキー障壁ダイオード１０及び前記トランジスタ構造物２０、３０は前記２次元電子ガスを共有することができる。
【００６３】
前記電極部１４０は、ショットキー電極１４２及びオーミック電極１４４を含むことができる。前記ショットキー電極１４２は第１〜第３のショットキー電極１４２ａ、１４２ｂ、１４２ｃを含み、前記オーミック電極１４４は第１のオーミック電極１４４ａ及び前記第２のオーミック電極１４４ｂを含むことができる。前記第１〜第３のショットキー電極１４２ａ、１４２ｂ、１４２ｃは、前記エピタキシャル成長膜１２０の上部に互いに離間して配置されることができる。前記第１のオーミック電極１４４ａは、前記第１〜第３のショットキー電極１４２ａ、１４２ｂ、１４２ｃ各々の両側に配置されることができる。そして、前記第２のオーミック電極１４４ｂは、前記ベース基板１１０の下面を覆うことができる。
【００６４】
前記第１のショットキー電極１４２ａと前記第１のショットキー電極１４２ａとの両側に配置される第１のオーミック電極１４４ａは、前記ショットキー障壁ダイオード１０を構成することができる。前記第１のショットキー電極１４２ａは、前記ショットキー障壁ダイオード１０の陽極として用いられ、前記第１のオーミック電極１４４ａは陰極として用いられることができる。前記第２のショットキー電極１４２ｂと前記第２のショットキー電極１４２ｂとの両側に配置される第１のオーミック電極１４４ａは、前記高電子移動度トランジスタ２０を構成することができる。前記第２のショットキー電極１４２ｂは前記高電子移動度トランジスタ２０のゲート電極として用いられ、前記第２のショットキー電極１４２ｂの両側に配置される前記第１のオーミック電極１４４ａは、ソース電極及びドレイン電極として各々用いられることができる。そして、前記第３のショットキー電極１４２ｃと前記第３のショットキー電極１４２ｃとの両側に配置される第１のオーミック電極１４４ａは、電界効果トランジスタ３０を構成することができる。前記第３のショットキー電極１４２ｃは前記電界効果トランジスタ３０のゲート電極として用いられ、前記第３のショットキー電極１４２ｃの両側に配置される前記第１のオーミック電極１４４ａは前記電界効果トランジスタ３０のソース電極及びドレイン電極として各々用いられることができる。
【００６５】
また、前記第２のオーミック電極１３４ｂは、前記ベース基板１１０の下面を均一な厚さで覆うことができる。前記第２のオーミック電極１３４ｂは前記ベース基板１１０のＮ型半導体層１１２とオーミックコンタクトをなすことができる。前記第２のオーミック電極１３４ｂは前記第１のオーミック電極１４４ａと電気的に接続することができる。これにより、前記第１及び第２のオーミック電極１４４ａ、１３４ｂは順方向及び逆方向の動作時、同時に電圧が印加されるように構成されることができる。
【００６６】
前述のように、本発明の実施形態による窒化物系半導体素子１００は、ダイオード構造物を有するベース基板１１０と、２次元電子ガスを有するエピタキシャル成長膜１２０と、電極部１４０とを含むことができる。前記ダイオード構造物は、ＮＰＮ接合ダイオードまたはＰＮＰ接合ダイオードであってもよい。そのため、前記ダイオード構造物は、前記電極部１４０のショットキー電極１４２とオーミック電極１４４との間への逆方向電圧の印加時、ショットキー電極１４２から前記ベース基板１１０への電流流れを遮断するダイオードとして用いられることができる。これにより、本発明による窒化物系半導体素子１００は、オフ動作時、逆方向漏洩電流を防止して素子の逆方向耐圧を増加させて、窒化物系半導体素子１００の歩留まりを増加させることができる。
【００６７】
また、本発明の実施形態による窒化物系半導体素子１００は、ダイオード構造物を有するベース基板１１０と、２次元電子ガス（２ＤＥＧ）を有するエピタキシャル成長膜１２０と、電極部１４０とを含むことができる。この時、前記ベース基板１１０は、相対的に１ｋオーム未満の低価のシリコン基板をベースとして、１ｋオーム以上の高抵抗度を有するように構成されることができる。これにより、本発明による窒化物系半導体素子１００は、逆方向漏洩電流を遮断するダイオード構造物を有するベース基板１１０を備えることによって、相対的に高抵抗値の基板を使用する素子に比べて、逆方向漏洩電流を根本的に防止すると共に、素子の製作費用を減らすことができる。
【００６８】
以下、本発明の実施形態による窒化物系半導体素子の製造方法に対して詳細に説明する。ここで、前述の本発明の実施形態による窒化物系半導体素子１００に対し重複する内容は、省略または簡略にする。ここで、後述する製造方法は、ＮＰＮ接合構造を有する窒化物系半導体素子の製造方法を説明し、ＰＮＰ接合構造のベース基板を有する窒化物系半導体素子の製造方法に対しては省略する。
【００６９】
図３は、本発明の実施形態による窒化物系半導体素子の製造方法を示す順序図である。図４〜図６は、本発明の実施形態による窒化物系半導体素子の製造過程を説明するための図面である。
【００７０】
図３及び図４を参照して、ＮＰＮ接合構造を有するベース基板１１０を準備することができる（Ｓ１１０）。一例として、前記ベース基板１１０を準備するステップは、Ｎ型半導体層１１２を準備するステップと、前記Ｎ型半導体層１１２に対しＰ型不純物イオンをドーピングして、前記Ｎ型シリコン基板１１２の上部にＰ型半導体層１１４を形成するステップと、前記Ｐ型半導体層１１４に対しＮ型不純物イオンをドーピング処理して、前記Ｐ型半導体層１１４の上部にＮ型半導体層１１２を形成するステップとを含むことができる。
【００７１】
他の例として、前記ベース基板１１０を準備するステップは、Ｎ型半導体層１１２を準備するステップと、前記Ｎ型半導体層１１２の内部に前記Ｐ型不純物イオンを注入して、前記Ｎ型半導体層１１２内の一定な深さに前記Ｐ型半導体層１１４を形成するステップとを含むことができる。
【００７２】
さらに他の例として、前記ベース基板１１０を準備するステップは、Ｎ型半導体層１１２を準備するステップと、前記Ｎ型半導体層１１２をシード層として前記Ｎ型半導体層１１２上にＰ型半導体層１１４を形成するステップと、前記Ｐ型半導体層１１４をシード層として前記Ｐ型半導体層１１４上に再度前記Ｎ型半導体層１１４を形成するステップとを含むことができる。
【００７３】
一方、前記ベース基板１１０の製造のために用いられるベースであるＮ型半導体層１１２としては、低抵抗値を有する基板が用いられることができる。より具体的に、前記ベース基板１１０は高抵抗値を有する基板の代りに、相対的に１ｋオーム未満の低抵抗値を有するＮ型シリコン基板を使用して形成されることであってもよい。一般的な窒化物系半導体素子１１０は、逆方向漏洩電流の防止のために、略１ｋオーム以上の高抵抗値を有するシリコン基板、シリコンカーバイド基板、スピネル基板及びサファイア基板のうちのいずれか一つを使用する。しかし、前記のような基板、特に１ｋオーム以上の高抵抗値を有するシリコン基板は、相対的に高価なので、室化物系半導体素子１００の製作費用を増加させる大きい要因になる。そのため、本発明による窒化物系半導体素子１００は前記ベース基板１１０を相対的に１ｋオーム未満の抵抗値を有するＮ型シリコン基板をベースとして、前記Ｎ型シリコン基板にＰ型不純物イオンを注入して製造することにより、前記窒化物系半導体素子１００の製作費用を減少させることができる。この時、製造される前記ベース基板１１０の抵抗値は、１ｋオーム以上であってもよい。特に、前記ベース基板１１０はＮＰＮダイオード構造を有するので、ＮＰＮダイオード特性の上、非常に高い抵抗値を有することができる。
【００７４】
一方、前記ベース基板１１０を準備するステップは、最上部の前記Ｎ型半導体層１１２を覆うバッファ層１１８を形成するステップをさらに含むことができる。前記バッファ層１１８を形成するステップは、前記Ｎ型半導体層１１２上に超格子層を形成するステップを含むことができる。この超格子層を形成するステップは、前記Ｐ型半導体層１１４上にインシュレータ層（ｉｎｓｕｌａｔｏｒ ｌａｙｅｒ）と半導体層（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｌａｙｅｒ）とを反復して交互に形成して行われることができる。
【００７５】
図３及び図５を参照して、ベース基板１１０をシード層として前記ベース基板１１０上にエピタキシャル成長膜１２０を形成する（Ｓ１２０）。該エピタキシャル成長膜１２０を形成するステップは、前記ベース基板１１０上に第１の窒化膜１２２を形成するステップと、前記第１の窒化膜１２２上に第２の窒化膜１２４を形成するステップとを含むことができる。一例として、前記エピタキシャル成長膜１２０を形成するステップは、前記ベース基板１１０をシード層として前記第１の窒化膜１２２をエピタキシャル成長させた後、前記第１の窒化膜１２２をシード層として前記第２の窒化膜１２４をエピタキシャル成長させてなされることができる。前記第１及び第２の窒化膜１２２、１２４を形成するためのエピタキシャル成長工程としては、分子ビームエピタキシャル成長工程（Ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｐｒｏｃｅｓｓ）、原子層エピタキシャル成長工程（Ａｔｏｍｉｃ ｌａｙｅｒ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｐｒｏｃｅｓｓ）、フローモジュレーション有機金属気相エピタキシャル成長工程（ｆｌｏｗ ｍｏｄｕｌａｔｉｏｎ Ｏｒｇａｎｏｍｅｔａｌｌｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｐｒｏｃｅｓｓ）、有機金属気相エピタキシャル成長工程（Ｏｒｇａｎｏｍｅｔａｌｌｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｐｒｏｃｅｓｓ）、ハイブリッド気相エピタキシャル成長工程（Ｈｙｂｒｉｄ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｐｒｏｃｅｓｓ）のうちの少なくともいずれか一つが挙げられる。または、他の例として、前記第１及び第２の室化膜１２２、１２４を形成するための工程としては、化学気相蒸着工程（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ Ｐｒｏｃｅｓｓ）及び物理的気相蒸着工程（Ｐｈｉｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ Ｐｒｏｃｅｓｓ）のうちのいずれか一つが挙げられる。
【００７６】
図３及び図６を参照して、電極部１４０を形成することができる（Ｓ１３０）。前記電極部１４０を形成するステップは、前記エピタキシャル成長膜１２０の上部で互いに離間される第１〜第３のショットキー電極１４２ａ、１４２ｂ、１４２ｃを形成するステップと、前記エピタキシャル成長膜１２０の上部に前記第１〜第３のショットキー電極１４２ａ、１４２ｂ、１４２ｃ各々の両側に配置される第１のオーミック電極１４４ａを形成するステップとを含むことができる。また、前記電極部１４０を形成するステップは、前記ベース基板１１０の下面を覆う第２のオーミック電極１４４ｂを形成するステップをさらに含むことができる。
【００７７】
前記電極部１４０を形成するステップは、前記ベース基板１１０の下面及び前記エピタキシャル成長膜１２０の上面を覆う導電膜を形成するステップと、前記エピタキシャル成長膜１２０の上面を覆う導電膜を選択的にパターニングするステップとを含むことができる。前記導電膜を形成するステップは、前記ベース基板１１０の下部及び前記エピタキシャル成長膜１２０の上部に対してアルミニウム（Ａｌ）、モリブデン（Ｍｏ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、チタン（Ｔｉ）、パラジワム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、コパルト（Ｃｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、銅（Ｃｕ）及び亜鉛（Ｚｎ）のうちの少なくともいずれか一つを含む金属膜を形成して行われることができる。
【００７８】
前記エピタキシャル成長膜１２０の上部一側に形成される金属膜は、前記エピタキシャル成長膜１２０の第２の室化膜１２４とショットキーコンタクトし、前記第１〜第３のショットキー電極１４２ａ、１４２ｂ、１４２ｃとして用いられることができる。前記第１のショットキー電極１４２ａの両側に形成される金属膜は、前記第２の窒化膜１２４とオーミックコンタクトし、前記第１のオーミック電極１４４ａとして用いられることができる。前記第１のショットキー電極１４２ａと前記第１のショットキー電極１４２ａとの両側に形成される前記第１のオーミック電極１４４ａは、ショットキー障壁ダイオード１０を構成することができる。前記第２のショットキー電極１４２ｂと前記第２のショットキー電極１４２ｂとの両側に形成される前記第１のオーミック電極１４４ａは、高電子移動度トランジスタ２０を構成することができる。そして、前記第３のショットキー電極１４２ｃと前記第３のショットキー電極１４２ｃとの両側に形成される前記第１のオーミック電極１４４ａは、電界効果トランジスタ３０を構成することができる。前記第１及び第２のオーミック電極１４４ａ、１４４ｂは互いに電気的に接続し、素子１００の順方向及び逆方向動作時に同時に電圧が印加されることができる。
【００７９】
前述のように、本発明の実施形態による窒化物系半導体素子の製造方法は、ダイオード構造物を有するベース基板１１０を準備し、該ベース基板１１０の上部にエピタキシャル成長膜１２０を成長させ、前記エピタキシャル成長膜１２０上に電極部１４０を形成し、前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に電極部１４０のショットキー電極１４２から前記ベース基板１１０への電流移動を遮断するダイオードとして用いられることができる。これにより、本発明の実施形態による窒化物系半導体素子の製造方法は、逆方向漏洩電流を防止して耐圧を増加させて、歩留まりを向上した窒化物系半導体素子を製造することができる。
【００８０】
また、本発明の実施形態による窒化物系半導体素子の製造方法は、ダイオード構造物を有するベース基板１１０を製造し、該ベース基板１１０の上部にエピタキシャル成長膜１２０を成長させて、前記エピタキシャル成長膜１２０上に電極部１４０を形成し、前記ベース基板１１０は相対的に低価である低抵抗値のシリコン基板に対して不純物イオンをドーピングして形成されることができる。これにより、本発明の実施形態による窒化物系半導体素子の製造方法は、相対的に高価な高抵抗値を有する基板を使用する場合に比べて、逆方向漏洩電流を根本的に防止すると共に、素子の製作費用を減らすことができる。
【００８１】
今回開示される実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８２】
１０ ショットキー障壁ダイオード
２０ 高電子移動度トランジスタ
３０ 電界効果トランジスタ
１００ 半導体素子
１１０ ベース基板
１１２ Ｎ型半導体層
１１４ Ｐ型半導体層
１２０ エピタキシャル成長膜
１２２ 第１の窒化膜
１２４ 第２の窒化膜
１４０ 電極部
１４２ ショットキー電極
１４４ オーミック電極
【技術分野】
【０００１】
本発明は、半導体素子及びその製造方法に関するもので、より詳しくは、逆方向漏洩電流を減少させた窒化物系半導体素子及びその製造方法に関するものである。
【背景技術】
【０００２】
一般に、ガリウム（Ｇａ）、アルミニウム（Ａｌ）、インジウム（Ｉｎ）などのIII族元素と窒素（Ｎ）とを含むIII族窒化物系半導体は、広いエネルギーバンドギャップ、高い電子移動度、飽和電子速度、高い熱化学的安定性などの特性を有している。このようなIII族窒化物系半導体を基にする電界効果トランジスタ（Ｎｉｔｒｉｄｅ-ｂａｓｅｄ Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：Ｎ-ＦＥＴ）は、広いエネルギーバンドギャップを有する半導体材料、例えばガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）、アルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）などの材料を基にして製造される。
【０００３】
一般的な窒化物系電界効果トランジスタは、ベース基板と、該ベース基板上に形成されるエピタキシャル成長膜と、該エピタキシャル成長膜上に配置されるショットキー電極と、オーミック電極とを備える。このような窒化物系半導体素子は、前記エピタキシャル成長膜の内部に電流の移動経路として用いられる２次元電子ガス（２-Ｄｉｍｅｎｓｉｏｎａｌ Ｅｌｅｃｔｒｏｎ Ｇａｓ：２ＤＥＧ）が生成され、該２次元電子ガスをキャリア移動経路として使用し、順方向及び逆方向の動作を行うことができる。
【０００４】
これらの窒化物系半導体素子のうち、ショットキーダイオード構造を有する素子は、金属と半導体とのショットキー接合を利用する素子である。このような窒化物系半導体素子は、速い速度の切替え動作が可能で、低い順方向電圧で駆動される。普通、ショットキーダイオードのような窒化物系半導体素子は、アノード電極でショットキーコンタクトをなすショットキー電極を有し、カソード電極でオーミックコンタクトをなすオーミック電極を有する。
【先行技術文献】
【特許文献】
【０００５】
【特許文献１】韓国公開特許第１０−２００５−００８４６８５号公報
【発明の概要】
【発明が解決しようとする課題】
【０００６】
しかし、このような構造のショットキーダイオードは、逆方向動作時、該ショットキー電極から前記ベース基板への漏洩電流が発生する。このような逆方向漏洩電流の防止のために、一般的な室化物系半導体素子のベース基板としては、略１ｋオーム（ｏｈｍ）以上の抵抗値を有するシリコン基板と、シリコンカーバイド基板と、スピネル基板と、サファイア基板とを使用する。しかし、このような高抵抗値を有する基板を使用するとしても、該漏洩電流の発生を根本的に防止できない。また、このような高抵抗値を有する基板は相対的に高価である。特に、一般的に広く用いられる１ｋオーム以上の高抵抗値を有するシリコンウェハは、他の基板に比べて相当に高価なので、該窒化物系半導体素子の製造費用を増加させる要因になる。
【０００７】
本発明は上記の問題点に鑑みて成されたものであって、その目的は、逆方向漏洩電流を防止する窒化物系半導体素子を提供することにある。
【０００８】
また、本発明の他の目的は、製作費用を減少させた窒化物系半導体素子を提供することにある。
【０００９】
また、本発明のさらに他の目的は、逆方向漏洩電流を防止する窒化物系半導体素子の製造方法を提供することにある。
【００１０】
また、本発明のさらに他の目的は、製作費用を減少させた窒化物系半導体素子を提供することにある。
【課題を解決するための手段】
【００１１】
上記目的を解決するために、本発明による窒化物系半導体素子は、ダイオード構造物を有するべース基板と、前記ベース基板上に配置されるエピタキシャル成長膜と、前記エピタキシャル成長膜上に配置される電極部とを含み、前記ダイオード構造物は、第１タイプの半導体層と、該第１タイプの半導体層内に配置され、両面が前記第１タイプの半導体層により覆われた第２タイプの半導体層とを含む。
【００１２】
本発明の実施形態によれば、前記第１タイプの半導体層は、Ｎ型半導体層であり、前記第２タイプの半導体層は、Ｐ型半導体層であってもよい。
【００１３】
本発明の実施形態によれば、前記ベース基板は、前記第１タイプの半導体基板と、前記半導体基板上に配置される第２タイプの不純物ドーピング層と、前記第２タイプの不純物ドーピング層上に配置される前記第１タイプの不純物ドーピング層とを含むことができる。
【００１４】
本発明の実施形態によれば、前記半導体基板は、１ｋオーム未満の抵抗値を有するシリコン基板を含み、前記ベース基板は、１ｋオーム以上の抵抗値を有することができる。
【００１５】
本発明の実施形態によれば、前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられることができる。
【００１６】
本発明の実施形態によれば、前記ベース基板は、該ベース基板と前記エピタキシャル成長膜との間に介在するバッファ層をさらに含み、前記バッファ層は、超格子層（ｓｕｐｅｒ-ｌａｔｔｉｃｅ ｌａｙｅｒ）を含むことができる。
【００１７】
本発明の実施形態によれば、前記超格子層は、インシュレータ層と半導体層とが交互に積層されることができる。
【００１８】
本発明の実施形態によれば、前記エピタキシャル成長膜は、前記ベース基板上の第１の窒化膜と、前記第１の窒化膜上に配置され、前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜とを含み、前記第１の窒化膜と前記第２の窒化膜との境界には、２次元電子ガス（２-ｄｉｍｅｎｓｉｏｎａｌ ｅｌｅｃｔｏｒｎ Ｇａｓ：２ＤＥＧ）が生成されることができる。
【００１９】
本発明の実施形態によれば、前記電極部は、前記エピタキシャル成長層上に配置されるショットキー電極と、前記ショットキー電極から離間されるオーミック電極と、前記エピタキシャル成長層上に配置されるゲート電極と、前記ゲート電極の一側に配置されるソース電極と、前記ゲート電極の他側に配置されるドレイン電極とを含むことができる。
【００２０】
本発明の実施形態によれば、前記電極部は、前記ベース基板の下面を覆うオーミック電極をさらに含むことができる。
【００２１】
本発明による窒化物系半導体素子は、ダイオード構造物を有するベース基板と、前記ベース基板上に配置されるエピタキシャル成長膜と、前記エピタキシャル成長膜上に配置されるショットキー障壁ダイオード構造物と、トランジスタ構造物とを含み、前記ダイオード構造物は、第１タイプの半導体層と、前記第１タイプの半導体層の中央に介在する第２タイプの半導体層とを含む。
【００２２】
本発明の実施形態によれば、前記ショットキー障壁ダイオード構造物は、ショットキー電極と、前記ショットキー電極から離間されるオーミック電極とを含むことができる。
【００２３】
本発明の実施形態によれば、前記トランジスタ構造物は、ゲート電極と、前記ゲート電極の一側に配置されるソース電極と、前記ゲート電極の他側に配置されるドレイン電極とを含むことができる。
【００２４】
本発明の実施形態によれば、前記トランジスタ構造物は、高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）及び電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）のうちの少なくともいずれか一つを含むことができる。
【００２５】
本発明の実施形態によれば、前記エピタキシャル成長膜は、前記ベース基板上の第１の窒化膜と、前記第１の窒化膜上に配置され、前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜とを含み、前記第１の窒化膜と前記第２の窒化膜との境界には、前記ショットキー障壁ダイオードと前記トランジスタの電流移動経路として用いられる２次元電子ガス（２ＤＥＧ）が生成されることができる。
【００２６】
本発明の実施形態によれば、前記第１タイプの半導体層は、Ｎ型半導体層であり、前記第２タイプの半導体層は、Ｐ型半導体層であってもよい。
【００２７】
本発明の実施形態によれば、前記ベース基板は、前記第１タイプの半導体基板と、前記半導体基板の上部に設けられる第２タイプの不純物ドーピング層と、前記第２タイプの不純物ドーピング層の上部に設けられる前記第１タイプの不純物ドーピング層とを含むことができる。
【００２８】
本発明の実施形態によれば、前記半導体基板は、１ｋオーム未満の抵抗値を有するシリコン基板を含み、前記ベース基板は、１ｋオーム以上の抵抗値を有することができる。
【００２９】
本発明の実施形態によれば、前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられることができる。
【００３０】
本発明による窒化物系半導体素子の製造方法は、ベース基板を準備するステップと、前記ベース基板をシード層（ｓｅｅｄ ｌａｙｅｒ）として前記ベース基板上にエピタキシャル成長膜を形成するステップと、前記エピタキシャル成長膜上に電極部を形成するステップとを含み、前記ベース基板を準備するステップは、第１タイプの半導体層と、前記第１タイプの半導体層内に形成される第２タイプの半導体層とを有するダイオード構造物を形成するステップとを含むことができる。
【００３１】
本発明の実施形態によれば、前記ダイオード構造物を形成するステップは、前記第１タイプの半導体基板を準備するステップと、前記半導体基板の上部に前記第２タイプの半導体層をドーピングするステップと、前記第２タイプの半導体層の上部に前記第１タイプの半導体層をドーピングするステップとを含むことができる。
【００３２】
本発明の実施形態によれば、前記ダイオード構造物を形成するステップは、前記第１タイプの半導体基板を準備するステップと、前記半導体基板の内部へと前記第２タイプの不純物イオンを注入するステップとを含むことができる。
【００３３】
本発明の実施形態によれば、前記ダイオード構造物を形成するステップは、ＮＰＮ接合構造を形成するステップを含むことができる。
【００３４】
本発明の実施形態によれば、前記半導体基板を準備するステップは、１ｋオーム未満の抵抗値を有するシリコン基板を準備するステップを含み、前記ベース基板を準備するステップは、１ｋオーム以上の抵抗値を有するＮＰＮ接合構造を形成するステップを含むことができる。
【００３５】
本発明の実施形態によれば、前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時、前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられることができる。
【００３６】
本発明の実施形態によれば、前記エピタキシャル成長膜を形成するステップは、前記ベース基板をシード層として前記ベース基板上に第１の窒化膜を成長させるステップと、前記第１の窒化膜をシード層として前記第１の窒化膜上に前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜を成長させるステップとを含み、前記第１の窒化膜と前記第２の窒化膜との境界には２次元電子ガス（２ＤＥＧ）が生成されることができる。
【００３７】
本発明の実施形態によれば、前記電極部を形成するステップは、前記エピタキシャル成長膜の上部中央にショットキー電極を形成するステップと、前記エピタキシャル成長膜の上部縁に前記ショットキー電極から離間される第１のオーミック電極を形成するステップと、前記ベース基板の下面を覆う第２のオーミック電極を形成するステップとを含むことができる。
【００３８】
本発明による窒化物系半導体素子の製造方法は、ベース基板を準備するステップと、前記ベース基板をシード層（ｓｅｅｄ ｌａｙｅｒ）として前記ベース基板上にエピタキシャル成長膜を形成するステップと、前記エピタキシャル成長膜上にショットキー障壁ダイオード構造物を形成するステップと、前記エピタキシャル成長膜上にトランジスタ構造物を形成するステップとを含み、前記ベース基板を準備するステップは、第１タイプの半導体層を準備するステップと、前記第１タイプの半導体層の内部に形成される第２タイプの半導体層を形成させるステップとを含むことができる。
【００３９】
本発明の実施形態によれば、前記ショットキー障壁ダイオード構造物を形成するステップは、前記エピタキシャル成長膜上にショットキー電極を形成するステップと、前記エピタキシャル成長膜上に前記ショットキー電極から離間されるオーミック電極を形成するステップとを含むことができる。
【００４０】
本発明の実施形態によれば、前記トランジスタ構造物を形成するステップは、前記エピタキシャル成長膜上にゲート電極を形成するステップと、前記エピタキシャル成長膜上であって前記ゲート電極の一側にソース電極を形成するステップと、前記エピタキシャル成長膜上であって前記ゲート電極の他側にドレイン電極を形成するステップとを含むことができる。
【００４１】
本発明の実施形態によれば、前記トランジスタ構造物を形成するステップは、前記エピタキシャル成長膜上に高電子移動度トランジスタ及び電界効果トランジスタのうちの少なくともいずれか一つを形成するステップとを含むことができる。
【００４２】
本発明の実施形態によれば、前記エピタキシャル成長膜を形成するステップは、前記ベース基板上に第１の窒化膜を形成するステップと、前記第１の窒化膜上に前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜を形成するステップとを含み、前記第１の窒化膜と前記第２の窒化膜との境界には、前記ショットキー障壁ダイオード構造物と前記トランジスタ構造物との電流移動経路として用いられる２次元電子ガスが生成されることができる。
【００４３】
本発明の実施形態によれば、前記第１タイプの半導体層は、Ｎ型半導体層から成り、前記第２タイプの半導体層は、Ｐ型半導体層から成ることができる。
【００４４】
本発明の実施形態によれば、前記ベース基板を準備するステップは、前記第１タイプの半導体基板を準備するステップと、前記半導体基板の上部に第２タイプの不純物ドーピング層を形成するステップと、前記第２タイプの不純物ドーピング層の上部に前記第１タイプの不純物ドーピング層を形成するステップとを含むことができる。
【００４５】
本発明の実施形態によれば、前記第１タイプの半導体基板を準備するステップは、１ｋオーム未満の抵抗値を有するシリコン基板を準備するステップを含み、前記ベース基板を準備するステップは、前記シリコン基板を使用して１ｋオーム以上の抵抗値を有する前記ダイオード構造物を形成するステップを含むことができる。
【００４６】
本発明の実施形態によれば、前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられることができる。
【発明の効果】
【００４７】
本発明による窒化物系半導体素子は、ダイオード構造物を有するベース基板と、２次元電子ガス（２ＤＥＧ）を有するエピタキシャル成長膜と、電極部とを備えることができる。前記ダイオード構造物は、ＮＰＮ接合ダイオードまたはＰＮＰ接合ダイオードで、これにより、前記ダイオード構造物は前記電極部のショットキー電極とオーミック電極との間に逆方向電圧印加時、前記ショットキー電極から前記ベース基板への電流流れを遮断させることができる。これにより、本発明による窒化物系半導体素子は、オフ動作時、逆方向漏洩電流を防止して素子の逆方向耐圧を増加させ、窒化物系半導体素子の歩留まりを増加させることができる。
【００４８】
本発明の実施形態による窒化物系半導体素子は、ダイオード構造物を有するベース基板と、２次元電子ガス（２ＤＥＧ）を有するエピタキシャル成長膜と、電極部とを含むことができる。この時、前記ベース基板は、相対的に１ｋオーム未満の低価のシリコン基板をベースとして、１ｋオーム以上の高抵抗度を有するように構成されることができる。これにより、本発明による窒化物系半導体素子は、低価のシリコン基板をベースとして逆方向漏洩電流を遮断するダイオード構造物を有するベース基板を構成することによって、相対的に高抵抗値の基板を使用する素子に比べて、逆方向漏洩電流を根本的に防止すると共に、素子の製作費用を減らすことができる。
【００４９】
本発明の実施形態による窒化物系半導体素子の製造方法は、ダイオード構造物を有するベース基板を準備し、該ベース基板の上部にエピタキシャル成長膜を成長させ、前記エピタキシャル成長膜上に電極部を形成し、前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に電極部のショットキー電極から前記ベース基板への電流移動を遮断するダイオードとして用いられることができる。これにより、本発明の実施形態による窒化物系半導体素子の製造方法は、逆方向漏洩電流を防止して耐圧を増加させ、歩留まりを向上させた窒化物系半導体素子を製造することができる。
【００５０】
本発明の実施形態による窒化物系半導体素子の製造方法は、ダイオード構造物を有するベース基板を製造し、前記ベース基板の上部にエピタキシャル成長膜を成長させて、前記エピタキシャル成長膜上に電極部を形成し、前記ベース基板は、相対的に低価である低抵抗値のシリコン基板に対して不純物イオンをドーピングして形成されることができる。これにより、本発明の実施形態による窒化物系半導体素子の製造方法は、相対的に高価な高抵抗値基板を使用する場合に比べて、逆方向漏洩電流を根本的に防止すると共に、素子の製作費用を減らすことができる。
【図面の簡単な説明】
【００５１】
【図１】本発明の実施形態による窒化物系半導体素子を示す回路図である。
【図２】本発明の実施形態による窒化物系半導体素子を示す側面図である。
【図３】本発明の実施形態による窒化物系半導体素子の製造方法を示す順序図である。
【図４】本発明の実施形態による窒化物系半導体素子の製造過程を説明するための図面である。
【図５】同じく、窒化物系半導体素子の製造過程を説明するための図面である。
【図６】同じく、窒化物系半導体素子の製造過程を説明するための図面である。
【発明を実施するための形態】
【００５２】
以下、本発明の好適な実施の形態は添付の図面を参考にして詳細に説明する。次に示される各実施の形態は当業者にとって本発明の思想が十分に伝達されることができるようにするために例として挙げられるものである。従って、本発明は以下示している各実施の形態に限定されることなく他の形態で具体化されることができる。そして、図面において、装置の大きさ及び厚さなどは便宜上して表現されることができる。明細書全体に渡って同一の参照符号は同一の構成要素を示している。
【００５３】
本明細書で使われた用語は、実施形態を説明するためのものであって、本発明を制限しようとするものではない。本明細書において、単数形は文句で特別に言及しない限り複数形も含む。明細書で使われる「含む」とは、言及される構成要素、ステップと、動作及び／又は素子は、一つ以上の他の構成要素、ステップと、動作及び／又は素子の存在または追加を排除しないことに理解されたい。
【００５４】
以下、添付図面を参照して、本発明の好適な実施の形態による窒化物系半導体素子及びその製造方法について説明すれば、次のとおりである。
【００５５】
図１は、本発明の実施形態による窒化物系半導体素子を示す回路図で、図２は、本発明の実施形態による窒化物系半導体素子を示す側面図である。
【００５６】
図１及び図２を参照して、本発明の実施形態による窒化物系半導体素子１００は、ショットキー障壁ダイオード（Ｓｃｈｏｔｔｋｙ Ｂａｒｒｉｅｒ Ｄｉｏｄｅ：ＳＢＤ）構造１０及びトランジスタ構造物を有するパワー素子であってもよい。該トランジスタ構造物は、高電子移動度トランジスタ（Ｈｉｇｈ Ｅｌｅｃｔｒｏｎ Ｍｏｂｉｌｉｔｙ Ｔｒａｎｓｉｓｔｏｒ：ＨＥＭＴ）２０及び電界効果トランジスタ（Ｆｉｅｌｄ Ｅｆｆｅｃｔ Ｔｒａｎｓｉｓｔｏｒ：ＦＥＴ）３０のうちの少なくともいずれか一つを含むことができる。
【００５７】
前記窒化物系半導体素子１００は、ベース基板１１０、エピタキシャル成長膜１２０及び電極部１４０を含むことができる。
【００５８】
前記ベース基抜１１０は、ダイオード構造物（ｄｉｏｄｅ ｓｔｒｕｃｔｕｒｅ）を有することができる。例えば、前記ベース基板１１０は、第１タイプの半導体層１１２と、該第１タイプの半導体層１１２間に介在する第２タイプの半導体層１１４とを有することができる。これにより、前記第２タイプの半導体層１１４は、前記第１タイプの半導体層１１２によりその両面が覆われる構造を有することができる。一例として、前記第１タイプがＮ型であり、前記第２タイプがＰ型の場合、前記ダイオード構造物は、ＮＰＮ接合ダイオードをなすことができる。他の例として、前記第１タイプがＰ型であり、前記第２タイプがＮ型の場合、前記ダイオード構造物は、ＰＮＰ接合ダイオードをなすことができる。
【００５９】
前記ＮＰＮ接合ダイオードは、前記第１タイプの半導体層（以下、Ｎ型半導体層１１２）の上部にＰ型半導体不純物イオンを注入し、前記Ｎ型半導体層１１２上に第２タイプの半導体層（以下、Ｐ型半導体層１１４）を形成し、前記Ｐ型半導体層１１４の上部に前記第１タイプの不純物イオンを注入し、前記Ｐ型半導体層１１４上に再度前記Ｎ型半導体層１１２を形成して製造されることができる。または、前記ＮＰＮ接合ダイオードは、前記Ｎ型半導体層１１２内に前記Ｐ型半導体層１１４が位置するように、前記Ｎ型半導体層１１２内の一定な深さにＰ型不純物イオンを注入して形成されることができる。ここで、前記ベース基板１１０は相対的に低い抵抗値を有する１ｋオーム未満の低抵抗値を有するシリコン基板をベースとして製作されることであってもよい。前記ベース基板１１０の製作過程に対する詳細は後述する。
【００６０】
一方、前記ベース基板１１０上には、バッファ層１１８がされに形成されることができる。該バッファ層１１８は、超格子層構造を有することができる。該超格子層は、異種材料の薄膜が交互に積層される構造を有することができる。一例として、前記バッファ層１１８は、インシュレータ層と半導体層とが交互に成長する多層構造を有することができる。前記のようなバッファ層１１８は、ベース基板１１０と前記エピタキシャル成長膜１２０との間の格子不一致による欠陥の発生を減少させることができる。
【００６１】
前記エピタキシャル成長膜１２０は、前記ベース基板１１０上に配置されることができる。一例として、前記エピタキシャル成長膜１２０は、前記ベース基板１１０上に順に積層される第１の窒化膜１２２及び第２の窒化膜１２４を含むことができる。前記第２の窒化膜１２４は、前記第１の窒化膜１２２に比べて広いエネルギーバンドギャップを有する材料から成ることができる。また、前記第２の窒化膜１２４は前記第１の窒化膜１２２に比べて異なる格子定数を有する材料から成ることができる。例えば、前記第１の窒化膜１２２及び前記第２の窒化膜１２４は、III族室化物系材料を含む膜であってもよい。より詳しくは、前記第１の窒化膜１２２はガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）及びアルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）のうちのいずれか一つによって形成され、前記第２の窒化膜１２４はガリウム窒化物（ＧａＮ）、アルミニウムガリウム窒化物（ＡｌＧａＮ）、インジウムガリウム窒化物（ＩｎＧａＮ）及びアルミニウムインジウムガリウム窒化物（ＡｌＩｎＧａＮ）ののうちの他の一つによって形成されることができる。一例として、前記第１の窒化膜１２２はガリウム窒化膜（ＧａＮ）であり、前記第２の窒化膜１２４はアルミニウムガリウム窒化膜（ＡｌＧａＮ）であってもよい。
【００６２】
前記のような構造のエピタキシャル成長膜１２０には、前記第１の窒化膜１２２と前記第２の窒化膜１２４との境界に２次元電子ガスが生成されることができる。前記窒化物系半導体素子１００の動作時、電流の流れは、前記２次元電子ガスによってなされることができる。ここで、前記ショットキー障壁ダイオード１０及び前記トランジスタ構造物２０、３０の電流移動は、前記２次元電子ガスによってなされることができる。このために、前記ショットキー障壁ダイオード１０及び前記トランジスタ構造物２０、３０は前記２次元電子ガスを共有することができる。
【００６３】
前記電極部１４０は、ショットキー電極１４２及びオーミック電極１４４を含むことができる。前記ショットキー電極１４２は第１〜第３のショットキー電極１４２ａ、１４２ｂ、１４２ｃを含み、前記オーミック電極１４４は第１のオーミック電極１４４ａ及び前記第２のオーミック電極１４４ｂを含むことができる。前記第１〜第３のショットキー電極１４２ａ、１４２ｂ、１４２ｃは、前記エピタキシャル成長膜１２０の上部に互いに離間して配置されることができる。前記第１のオーミック電極１４４ａは、前記第１〜第３のショットキー電極１４２ａ、１４２ｂ、１４２ｃ各々の両側に配置されることができる。そして、前記第２のオーミック電極１４４ｂは、前記ベース基板１１０の下面を覆うことができる。
【００６４】
前記第１のショットキー電極１４２ａと前記第１のショットキー電極１４２ａとの両側に配置される第１のオーミック電極１４４ａは、前記ショットキー障壁ダイオード１０を構成することができる。前記第１のショットキー電極１４２ａは、前記ショットキー障壁ダイオード１０の陽極として用いられ、前記第１のオーミック電極１４４ａは陰極として用いられることができる。前記第２のショットキー電極１４２ｂと前記第２のショットキー電極１４２ｂとの両側に配置される第１のオーミック電極１４４ａは、前記高電子移動度トランジスタ２０を構成することができる。前記第２のショットキー電極１４２ｂは前記高電子移動度トランジスタ２０のゲート電極として用いられ、前記第２のショットキー電極１４２ｂの両側に配置される前記第１のオーミック電極１４４ａは、ソース電極及びドレイン電極として各々用いられることができる。そして、前記第３のショットキー電極１４２ｃと前記第３のショットキー電極１４２ｃとの両側に配置される第１のオーミック電極１４４ａは、電界効果トランジスタ３０を構成することができる。前記第３のショットキー電極１４２ｃは前記電界効果トランジスタ３０のゲート電極として用いられ、前記第３のショットキー電極１４２ｃの両側に配置される前記第１のオーミック電極１４４ａは前記電界効果トランジスタ３０のソース電極及びドレイン電極として各々用いられることができる。
【００６５】
また、前記第２のオーミック電極１３４ｂは、前記ベース基板１１０の下面を均一な厚さで覆うことができる。前記第２のオーミック電極１３４ｂは前記ベース基板１１０のＮ型半導体層１１２とオーミックコンタクトをなすことができる。前記第２のオーミック電極１３４ｂは前記第１のオーミック電極１４４ａと電気的に接続することができる。これにより、前記第１及び第２のオーミック電極１４４ａ、１３４ｂは順方向及び逆方向の動作時、同時に電圧が印加されるように構成されることができる。
【００６６】
前述のように、本発明の実施形態による窒化物系半導体素子１００は、ダイオード構造物を有するベース基板１１０と、２次元電子ガスを有するエピタキシャル成長膜１２０と、電極部１４０とを含むことができる。前記ダイオード構造物は、ＮＰＮ接合ダイオードまたはＰＮＰ接合ダイオードであってもよい。そのため、前記ダイオード構造物は、前記電極部１４０のショットキー電極１４２とオーミック電極１４４との間への逆方向電圧の印加時、ショットキー電極１４２から前記ベース基板１１０への電流流れを遮断するダイオードとして用いられることができる。これにより、本発明による窒化物系半導体素子１００は、オフ動作時、逆方向漏洩電流を防止して素子の逆方向耐圧を増加させて、窒化物系半導体素子１００の歩留まりを増加させることができる。
【００６７】
また、本発明の実施形態による窒化物系半導体素子１００は、ダイオード構造物を有するベース基板１１０と、２次元電子ガス（２ＤＥＧ）を有するエピタキシャル成長膜１２０と、電極部１４０とを含むことができる。この時、前記ベース基板１１０は、相対的に１ｋオーム未満の低価のシリコン基板をベースとして、１ｋオーム以上の高抵抗度を有するように構成されることができる。これにより、本発明による窒化物系半導体素子１００は、逆方向漏洩電流を遮断するダイオード構造物を有するベース基板１１０を備えることによって、相対的に高抵抗値の基板を使用する素子に比べて、逆方向漏洩電流を根本的に防止すると共に、素子の製作費用を減らすことができる。
【００６８】
以下、本発明の実施形態による窒化物系半導体素子の製造方法に対して詳細に説明する。ここで、前述の本発明の実施形態による窒化物系半導体素子１００に対し重複する内容は、省略または簡略にする。ここで、後述する製造方法は、ＮＰＮ接合構造を有する窒化物系半導体素子の製造方法を説明し、ＰＮＰ接合構造のベース基板を有する窒化物系半導体素子の製造方法に対しては省略する。
【００６９】
図３は、本発明の実施形態による窒化物系半導体素子の製造方法を示す順序図である。図４〜図６は、本発明の実施形態による窒化物系半導体素子の製造過程を説明するための図面である。
【００７０】
図３及び図４を参照して、ＮＰＮ接合構造を有するベース基板１１０を準備することができる（Ｓ１１０）。一例として、前記ベース基板１１０を準備するステップは、Ｎ型半導体層１１２を準備するステップと、前記Ｎ型半導体層１１２に対しＰ型不純物イオンをドーピングして、前記Ｎ型シリコン基板１１２の上部にＰ型半導体層１１４を形成するステップと、前記Ｐ型半導体層１１４に対しＮ型不純物イオンをドーピング処理して、前記Ｐ型半導体層１１４の上部にＮ型半導体層１１２を形成するステップとを含むことができる。
【００７１】
他の例として、前記ベース基板１１０を準備するステップは、Ｎ型半導体層１１２を準備するステップと、前記Ｎ型半導体層１１２の内部に前記Ｐ型不純物イオンを注入して、前記Ｎ型半導体層１１２内の一定な深さに前記Ｐ型半導体層１１４を形成するステップとを含むことができる。
【００７２】
さらに他の例として、前記ベース基板１１０を準備するステップは、Ｎ型半導体層１１２を準備するステップと、前記Ｎ型半導体層１１２をシード層として前記Ｎ型半導体層１１２上にＰ型半導体層１１４を形成するステップと、前記Ｐ型半導体層１１４をシード層として前記Ｐ型半導体層１１４上に再度前記Ｎ型半導体層１１４を形成するステップとを含むことができる。
【００７３】
一方、前記ベース基板１１０の製造のために用いられるベースであるＮ型半導体層１１２としては、低抵抗値を有する基板が用いられることができる。より具体的に、前記ベース基板１１０は高抵抗値を有する基板の代りに、相対的に１ｋオーム未満の低抵抗値を有するＮ型シリコン基板を使用して形成されることであってもよい。一般的な窒化物系半導体素子１１０は、逆方向漏洩電流の防止のために、略１ｋオーム以上の高抵抗値を有するシリコン基板、シリコンカーバイド基板、スピネル基板及びサファイア基板のうちのいずれか一つを使用する。しかし、前記のような基板、特に１ｋオーム以上の高抵抗値を有するシリコン基板は、相対的に高価なので、室化物系半導体素子１００の製作費用を増加させる大きい要因になる。そのため、本発明による窒化物系半導体素子１００は前記ベース基板１１０を相対的に１ｋオーム未満の抵抗値を有するＮ型シリコン基板をベースとして、前記Ｎ型シリコン基板にＰ型不純物イオンを注入して製造することにより、前記窒化物系半導体素子１００の製作費用を減少させることができる。この時、製造される前記ベース基板１１０の抵抗値は、１ｋオーム以上であってもよい。特に、前記ベース基板１１０はＮＰＮダイオード構造を有するので、ＮＰＮダイオード特性の上、非常に高い抵抗値を有することができる。
【００７４】
一方、前記ベース基板１１０を準備するステップは、最上部の前記Ｎ型半導体層１１２を覆うバッファ層１１８を形成するステップをさらに含むことができる。前記バッファ層１１８を形成するステップは、前記Ｎ型半導体層１１２上に超格子層を形成するステップを含むことができる。この超格子層を形成するステップは、前記Ｐ型半導体層１１４上にインシュレータ層（ｉｎｓｕｌａｔｏｒ ｌａｙｅｒ）と半導体層（ｓｅｍｉｃｏｎｄｕｃｔｏｒ ｌａｙｅｒ）とを反復して交互に形成して行われることができる。
【００７５】
図３及び図５を参照して、ベース基板１１０をシード層として前記ベース基板１１０上にエピタキシャル成長膜１２０を形成する（Ｓ１２０）。該エピタキシャル成長膜１２０を形成するステップは、前記ベース基板１１０上に第１の窒化膜１２２を形成するステップと、前記第１の窒化膜１２２上に第２の窒化膜１２４を形成するステップとを含むことができる。一例として、前記エピタキシャル成長膜１２０を形成するステップは、前記ベース基板１１０をシード層として前記第１の窒化膜１２２をエピタキシャル成長させた後、前記第１の窒化膜１２２をシード層として前記第２の窒化膜１２４をエピタキシャル成長させてなされることができる。前記第１及び第２の窒化膜１２２、１２４を形成するためのエピタキシャル成長工程としては、分子ビームエピタキシャル成長工程（Ｍｏｌｅｃｕｌａｒ ｂｅａｍ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｐｒｏｃｅｓｓ）、原子層エピタキシャル成長工程（Ａｔｏｍｉｃ ｌａｙｅｒ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｐｒｏｃｅｓｓ）、フローモジュレーション有機金属気相エピタキシャル成長工程（ｆｌｏｗ ｍｏｄｕｌａｔｉｏｎ Ｏｒｇａｎｏｍｅｔａｌｌｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｐｒｏｃｅｓｓ）、有機金属気相エピタキシャル成長工程（Ｏｒｇａｎｏｍｅｔａｌｌｉｃ ｖａｐｏｒ ｐｈａｓｅ ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｐｒｏｃｅｓｓ）、ハイブリッド気相エピタキシャル成長工程（Ｈｙｂｒｉｄ Ｖａｐｏｒ Ｐｈａｓｅ Ｅｐｉｔａｘｉａｌ ｇｒｏｗｔｈ ｐｒｏｃｅｓｓ）のうちの少なくともいずれか一つが挙げられる。または、他の例として、前記第１及び第２の室化膜１２２、１２４を形成するための工程としては、化学気相蒸着工程（Ｃｈｅｍｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ Ｐｒｏｃｅｓｓ）及び物理的気相蒸着工程（Ｐｈｉｓｉｃａｌ Ｖａｐｏｒ Ｄｅｐｏｓｉｔｉｏｎ Ｐｒｏｃｅｓｓ）のうちのいずれか一つが挙げられる。
【００７６】
図３及び図６を参照して、電極部１４０を形成することができる（Ｓ１３０）。前記電極部１４０を形成するステップは、前記エピタキシャル成長膜１２０の上部で互いに離間される第１〜第３のショットキー電極１４２ａ、１４２ｂ、１４２ｃを形成するステップと、前記エピタキシャル成長膜１２０の上部に前記第１〜第３のショットキー電極１４２ａ、１４２ｂ、１４２ｃ各々の両側に配置される第１のオーミック電極１４４ａを形成するステップとを含むことができる。また、前記電極部１４０を形成するステップは、前記ベース基板１１０の下面を覆う第２のオーミック電極１４４ｂを形成するステップをさらに含むことができる。
【００７７】
前記電極部１４０を形成するステップは、前記ベース基板１１０の下面及び前記エピタキシャル成長膜１２０の上面を覆う導電膜を形成するステップと、前記エピタキシャル成長膜１２０の上面を覆う導電膜を選択的にパターニングするステップとを含むことができる。前記導電膜を形成するステップは、前記ベース基板１１０の下部及び前記エピタキシャル成長膜１２０の上部に対してアルミニウム（Ａｌ）、モリブデン（Ｍｏ）、金（Ａｕ）、ニッケル（Ｎｉ）、白金（Ｐｔ）、チタン（Ｔｉ）、パラジワム（Ｐｄ）、イリジウム（Ｉｒ）、ロジウム（Ｒｈ）、コパルト（Ｃｏ）、タングステン（Ｗ）、タンタル（Ｔａ）、銅（Ｃｕ）及び亜鉛（Ｚｎ）のうちの少なくともいずれか一つを含む金属膜を形成して行われることができる。
【００７８】
前記エピタキシャル成長膜１２０の上部一側に形成される金属膜は、前記エピタキシャル成長膜１２０の第２の室化膜１２４とショットキーコンタクトし、前記第１〜第３のショットキー電極１４２ａ、１４２ｂ、１４２ｃとして用いられることができる。前記第１のショットキー電極１４２ａの両側に形成される金属膜は、前記第２の窒化膜１２４とオーミックコンタクトし、前記第１のオーミック電極１４４ａとして用いられることができる。前記第１のショットキー電極１４２ａと前記第１のショットキー電極１４２ａとの両側に形成される前記第１のオーミック電極１４４ａは、ショットキー障壁ダイオード１０を構成することができる。前記第２のショットキー電極１４２ｂと前記第２のショットキー電極１４２ｂとの両側に形成される前記第１のオーミック電極１４４ａは、高電子移動度トランジスタ２０を構成することができる。そして、前記第３のショットキー電極１４２ｃと前記第３のショットキー電極１４２ｃとの両側に形成される前記第１のオーミック電極１４４ａは、電界効果トランジスタ３０を構成することができる。前記第１及び第２のオーミック電極１４４ａ、１４４ｂは互いに電気的に接続し、素子１００の順方向及び逆方向動作時に同時に電圧が印加されることができる。
【００７９】
前述のように、本発明の実施形態による窒化物系半導体素子の製造方法は、ダイオード構造物を有するベース基板１１０を準備し、該ベース基板１１０の上部にエピタキシャル成長膜１２０を成長させ、前記エピタキシャル成長膜１２０上に電極部１４０を形成し、前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に電極部１４０のショットキー電極１４２から前記ベース基板１１０への電流移動を遮断するダイオードとして用いられることができる。これにより、本発明の実施形態による窒化物系半導体素子の製造方法は、逆方向漏洩電流を防止して耐圧を増加させて、歩留まりを向上した窒化物系半導体素子を製造することができる。
【００８０】
また、本発明の実施形態による窒化物系半導体素子の製造方法は、ダイオード構造物を有するベース基板１１０を製造し、該ベース基板１１０の上部にエピタキシャル成長膜１２０を成長させて、前記エピタキシャル成長膜１２０上に電極部１４０を形成し、前記ベース基板１１０は相対的に低価である低抵抗値のシリコン基板に対して不純物イオンをドーピングして形成されることができる。これにより、本発明の実施形態による窒化物系半導体素子の製造方法は、相対的に高価な高抵抗値を有する基板を使用する場合に比べて、逆方向漏洩電流を根本的に防止すると共に、素子の製作費用を減らすことができる。
【００８１】
今回開示される実施の形態はすべての点で例示であって制限的なものではないと考えられるべきである。本発明の範囲は、前記した実施の形態の説明ではなくて特許請求の範囲によって示され、特許請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。
【符号の説明】
【００８２】
１０ ショットキー障壁ダイオード
２０ 高電子移動度トランジスタ
３０ 電界効果トランジスタ
１００ 半導体素子
１１０ ベース基板
１１２ Ｎ型半導体層
１１４ Ｐ型半導体層
１２０ エピタキシャル成長膜
１２２ 第１の窒化膜
１２４ 第２の窒化膜
１４０ 電極部
１４２ ショットキー電極
１４４ オーミック電極
【特許請求の範囲】
【請求項１】
ダイオード構造物を有するベース基板と、
前記ベース基板上に配置されるエピタキシャル成長膜と
前記エピタキシャル成長膜上に配置される電極部とを含み、
前記ダイオード構造物は、
第１タイプの半導体層と、
前記第１タイプの半導体層内に配置され、その両面が前記第１タイプの半導体層により覆われた第２タイプの半導体層とを含む窒化物系半導体素子。
【請求項２】
前記第１タイプの半導体層は、Ｎ型半導体層であり、
前記第２タイプの半導体層は、Ｐ型半導体層である請求項１に記載の窒化物系半導体素子。
【請求項３】
前記ベース基板は、
前記第１タイプの半導体基板と、
前記半導体基板上に配置される第２タイプの不純物ドーピング層と、
前記第２タイプの不純物ドーピング層上に配置される前記第１タイプの不純物ドーピング層と
を含む請求項１に記載の窒化物系半導体素子。
【請求項４】
前記半導体基板は、１ｋオーム未満の抵抗値を有するシリコン基板を含み、
前記ベース基板は、１ｋオーム以上の抵抗値を有する請求項３に記載の窒化物系半導体素子。
【請求項５】
前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられる請求項１に記載の窒化物系半導体素子。
【請求項６】
前記ベース基板は、前記ベース基板と前記エピタキシャル成長膜との間に介在するバッファ層をさらに含み、
前記バッファ層は、超格子層を含む請求項１に記載の窒化物系半導体素子。
【請求項７】
前記超格子層は、インシュレータ層と半導体層とが交互に積層してなされる請求項６に記載の窒化物系半導体素子。
【請求項８】
前記エピタキシャル成長膜は、
前記ベース基板上の第１の窒化膜と、
前記第１の窒化膜上に配置され、前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜とを含み、
前記第１の窒化膜と前記第２の窒化膜との境界には、２次元電子ガスが生成される請求項１に記載の窒化物系半導体素子。
【請求項９】
前記電極部は、
前記エピタキシャル成長層上に配置されるショットキー電極と、
前記ショットキー電極から離間されるオーミック電極と、
前記エピタキシャル成長層上に配置されるゲート電極と、
前記ゲート電極の一側に配置されるソース電極と、
前記ゲート電極の他側に配置されるドレイン電極と
を含む請求項１に記載の窒化物系半導体素子。
【請求項１０】
前記電極部は、前記ベース基板の下面を覆うオーミック電極をさらに含む請求項９に記載の窒化物系半導体素子。
【請求項１１】
ダイオード構造物を有するベース基板と、
前記ベース基板上に配置されるエピタキシャル成長膜と、
前記エピタキシャル成長膜上に配置されるショットキー障壁ダイオード構造物及びトランジスタ構造物とを含み、
前記ダイオード構造物は、
第１タイプの半導体層と、
前記第１タイプの半導体層間に介在する第２タイプの半導体層と
を含む窒化物系半導体素子。
【請求項１２】
前記ショットキー障壁ダイオード構造物は、
ショットキー電極と、
前記ショットキー電極から離間されるオーミック電極とを含む請求項１１に記載の窒化物系半導体素子。
【請求項１３】
前記トランジスタ構造物は、
ゲート電極と、
前記ゲート電極の一側に配置されるソース電極と、
前記ゲート電極の他側に配置されるドレイン電極と、
を含む請求項１１に記載の窒化物系半導体素子。
【請求項１４】
前記トランジスタ構造物は、高電子移動度トランジスタ及び電界効果トランジスタのうちの少なくともいずれか一つを含む請求項１１に記載の窒化物系半導体素子。
【請求項１５】
前記エピタキシャル成長膜は、
前記ベース基板上の第１の窒化膜と、
前記第１の窒化膜上に配置され、前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜とを含み、
前記第１の窒化膜と前記第２の窒化膜との境界には、前記ショットキー障壁ダイオードと前記トランジスタとの電流移動経路として用いられる２次元電子ガスが生成される請求項１１に記載の窒化物系半導体素子。
【請求項１６】
前記第１タイプの半導体層は、Ｎ型半導体層であり、
前記第２タイプの半導体層は、Ｐ型半導体層である請求項１１に記載の窒化物系半導体素子。
【請求項１７】
前記ベース基板は、
前記第１タイプの半導体基板と、
前記半導体基板の上部に第２タイプの不純物ドーピング層と、
前記第２タイプの不純物ドーピング層の上部に前記第１タイプの不純物ドーピング層と
を含む請求項１１に記載の窒化物系半導体素子。
【請求項１８】
前記半導体基板は、１ｋオーム未満の抵抗値を有するシリコン基板を含み、
前記ベース基板は、１ｋオーム以上の抵抗値を有する請求項１１に記載の窒化物系半導体素子。
【請求項１９】
前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられる請求項１１に記載の窒化物系半導体素子。
【請求項２０】
ベース基板を準備するステップと、
前記ベース基板をシード層として前記ベース基板上にエピタキシャル成長膜を形成するステップと、
前記エピタキシャル成長膜上に電極部を形成するステップとを含み、
前記ベース基板を準備するステップは、
第１タイプの半導体層と、該第１タイプの半導体層内に形成される第２タイプの半導体層とを有するダイオード構造物を形成するステップを含む窒化物系半導体素子の製造方法。
【請求項２１】
前記ダイオード構造物を形成するステップは、
前記第１タイプの半導体基板を準備するステップと、
前記半導体基板の上部に前記第２タイプの半導体層をドーピングするステップと、
前記第２タイプの半導体層の上部に前記第１タイプの半導体層をドーピングするステップと
を含む請求項２０に記載の化物系半導体素子の製造方法。
【請求項２２】
前記ダイオード構造物を形成するステップは、
前記第１タイプの半導体基板を準備するステップと、
前記半導体基板の内部へと前記第２タイプの不純物イオンを注入するステップと
を含む請求項２０に記載の窒化物系半導体素子の製造方法。
【請求項２３】
前記ダイオード構造物を形成するステップは、ＮＰＮ接合構造を形成するステップを含む請求項２０に記載の窒化物系半導体素子の製造方法。
【請求項２４】
前記半導体基板を準備するステップは、１ｋオーム未満の抵抗値を有するシリコン基板を準備するステップを含み、
前記ベース基板を準備するステップは、１ｋオーム以上の抵抗値を有するＮＰＮ接合構造を形成するステップを含む請求項２０に記載の窒化物系半導体素子の製造方法。
【請求項２５】
前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時、前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられる請求項２０に記載の半導体素子の製造方法。
【請求項２６】
前記エピタキシャル成長膜を形成するステップは、
前記ベース基板をシード層として前記ベース基板上に第１の窒化膜を成長させるステップと、
前記第１の窒化膜をシード層として、前記第１の窒化膜上に前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜を成長させるステップとを含み、
前記第１の窒化膜と前記第２の窒化膜との境界には、２次元電子ガスが生成される請求項２０に記載の窒化物系半導体素子の製造方法。
【請求項２７】
前記電極部を形成するステップは、
前記エピタキシャル成長膜の上部中央にショットキー電極を形成するステップと、
前記エピタキシャル成長膜の上部縁に前記ショットキー電極から離間される第１のオーミック電極を形成するステップと、
前記ベース基板の下面を覆う第２のオーミック電極を形成するステップと
を含む請求項２０に記載の窒化物系半導体素子の製造方法。
【請求項２８】
ベース基板を準備するステップと、
前記ベース基板をシード層として用いて、前記ベース基板上にエピタキシャル成長膜を形成するステップと、
前記エピタキシャル成長膜上にショットキー障壁ダイオード構造物を形成するステップと、
前記エピタキシャル成長膜上にトランジスタ構造物を形成するステップとを含み、
前記ベース基板を準備するステップは、
第１タイプの半導体層を準備するステップと、
前記第１タイプの半導体層の内部に形成される第２タイプの半導体層を形成させるステップと
を含む窒化物系半導体素子の製造方法。
【請求項２９】
前記ショットキー障壁ダイオード構造物を形成するステップは、
前記エピタキシャル成長膜上にショットキー電極を形成するステップと、
前記エピタキシャル成長膜上に前記ショットキー電極から離間されるオーミック電極を形成するステップと
を含む請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３０】
前記トランジスタ構造物を形成するステップは、
前記エピタキシャル成長膜上にゲート電極を形成するステップと、
前記エピタキシャル成長膜上であって前記ゲート電極の一側にソース電極を形成するステップと、
前記エピタキシャル成長膜上であって前記ゲート電極の他側にドレイン電極を形成するステップと
を含む請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３１】
前記トランジスタ構造物を形成するステップは、
前記エピタキシャル成長膜上に高電子移動度トランジスタ及び電界効果トランジスタのうちの少なくともいずれか一つを形成するステップを含む請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３２】
前記エピタキシャル成長膜を形成するステップは、
前記ベース基板上に第１の窒化膜を形成するステップと、
前記第１の窒化膜上に前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜を形成するステップとを含み、
前記第１の窒化膜と前記第２の窒化膜との境界には、前記ショットキー障壁ダイオード構造物と前記トランジスタ構造物との電流移動経路として用いられる２次元電子ガスが生成される請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３３】
前記第１タイプの半導体層は、Ｎ型半導体層から成り、
前記第２タイプの半導体層は、Ｐ型半導体層から成る請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３４】
前記ベース基板を準備するステップは、
前記第１タイプの半導体基板を準備するステップと、
前記半導体基板の上部に第２タイプの不純物ドーピング層を形成するステップと、
前記第２タイプの不純物ドーピング層の上部に前記第１タイプの不純物ドーピング層を形成するステップと
を含む請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３５】
前記第１タイプの半導体基板を準備するステップは、１ｋオーム未満の抵抗値を有するシリコン基板を準備するステップを含み、
前記ベース基板を準備するステップは、前記シリコン基板を使用して１ｋオーム以上の抵抗値を有する前記ダイオード構造物を形成するステップを含む請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３６】
前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられる請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項１】
ダイオード構造物を有するベース基板と、
前記ベース基板上に配置されるエピタキシャル成長膜と
前記エピタキシャル成長膜上に配置される電極部とを含み、
前記ダイオード構造物は、
第１タイプの半導体層と、
前記第１タイプの半導体層内に配置され、その両面が前記第１タイプの半導体層により覆われた第２タイプの半導体層とを含む窒化物系半導体素子。
【請求項２】
前記第１タイプの半導体層は、Ｎ型半導体層であり、
前記第２タイプの半導体層は、Ｐ型半導体層である請求項１に記載の窒化物系半導体素子。
【請求項３】
前記ベース基板は、
前記第１タイプの半導体基板と、
前記半導体基板上に配置される第２タイプの不純物ドーピング層と、
前記第２タイプの不純物ドーピング層上に配置される前記第１タイプの不純物ドーピング層と
を含む請求項１に記載の窒化物系半導体素子。
【請求項４】
前記半導体基板は、１ｋオーム未満の抵抗値を有するシリコン基板を含み、
前記ベース基板は、１ｋオーム以上の抵抗値を有する請求項３に記載の窒化物系半導体素子。
【請求項５】
前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられる請求項１に記載の窒化物系半導体素子。
【請求項６】
前記ベース基板は、前記ベース基板と前記エピタキシャル成長膜との間に介在するバッファ層をさらに含み、
前記バッファ層は、超格子層を含む請求項１に記載の窒化物系半導体素子。
【請求項７】
前記超格子層は、インシュレータ層と半導体層とが交互に積層してなされる請求項６に記載の窒化物系半導体素子。
【請求項８】
前記エピタキシャル成長膜は、
前記ベース基板上の第１の窒化膜と、
前記第１の窒化膜上に配置され、前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜とを含み、
前記第１の窒化膜と前記第２の窒化膜との境界には、２次元電子ガスが生成される請求項１に記載の窒化物系半導体素子。
【請求項９】
前記電極部は、
前記エピタキシャル成長層上に配置されるショットキー電極と、
前記ショットキー電極から離間されるオーミック電極と、
前記エピタキシャル成長層上に配置されるゲート電極と、
前記ゲート電極の一側に配置されるソース電極と、
前記ゲート電極の他側に配置されるドレイン電極と
を含む請求項１に記載の窒化物系半導体素子。
【請求項１０】
前記電極部は、前記ベース基板の下面を覆うオーミック電極をさらに含む請求項９に記載の窒化物系半導体素子。
【請求項１１】
ダイオード構造物を有するベース基板と、
前記ベース基板上に配置されるエピタキシャル成長膜と、
前記エピタキシャル成長膜上に配置されるショットキー障壁ダイオード構造物及びトランジスタ構造物とを含み、
前記ダイオード構造物は、
第１タイプの半導体層と、
前記第１タイプの半導体層間に介在する第２タイプの半導体層と
を含む窒化物系半導体素子。
【請求項１２】
前記ショットキー障壁ダイオード構造物は、
ショットキー電極と、
前記ショットキー電極から離間されるオーミック電極とを含む請求項１１に記載の窒化物系半導体素子。
【請求項１３】
前記トランジスタ構造物は、
ゲート電極と、
前記ゲート電極の一側に配置されるソース電極と、
前記ゲート電極の他側に配置されるドレイン電極と、
を含む請求項１１に記載の窒化物系半導体素子。
【請求項１４】
前記トランジスタ構造物は、高電子移動度トランジスタ及び電界効果トランジスタのうちの少なくともいずれか一つを含む請求項１１に記載の窒化物系半導体素子。
【請求項１５】
前記エピタキシャル成長膜は、
前記ベース基板上の第１の窒化膜と、
前記第１の窒化膜上に配置され、前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜とを含み、
前記第１の窒化膜と前記第２の窒化膜との境界には、前記ショットキー障壁ダイオードと前記トランジスタとの電流移動経路として用いられる２次元電子ガスが生成される請求項１１に記載の窒化物系半導体素子。
【請求項１６】
前記第１タイプの半導体層は、Ｎ型半導体層であり、
前記第２タイプの半導体層は、Ｐ型半導体層である請求項１１に記載の窒化物系半導体素子。
【請求項１７】
前記ベース基板は、
前記第１タイプの半導体基板と、
前記半導体基板の上部に第２タイプの不純物ドーピング層と、
前記第２タイプの不純物ドーピング層の上部に前記第１タイプの不純物ドーピング層と
を含む請求項１１に記載の窒化物系半導体素子。
【請求項１８】
前記半導体基板は、１ｋオーム未満の抵抗値を有するシリコン基板を含み、
前記ベース基板は、１ｋオーム以上の抵抗値を有する請求項１１に記載の窒化物系半導体素子。
【請求項１９】
前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられる請求項１１に記載の窒化物系半導体素子。
【請求項２０】
ベース基板を準備するステップと、
前記ベース基板をシード層として前記ベース基板上にエピタキシャル成長膜を形成するステップと、
前記エピタキシャル成長膜上に電極部を形成するステップとを含み、
前記ベース基板を準備するステップは、
第１タイプの半導体層と、該第１タイプの半導体層内に形成される第２タイプの半導体層とを有するダイオード構造物を形成するステップを含む窒化物系半導体素子の製造方法。
【請求項２１】
前記ダイオード構造物を形成するステップは、
前記第１タイプの半導体基板を準備するステップと、
前記半導体基板の上部に前記第２タイプの半導体層をドーピングするステップと、
前記第２タイプの半導体層の上部に前記第１タイプの半導体層をドーピングするステップと
を含む請求項２０に記載の化物系半導体素子の製造方法。
【請求項２２】
前記ダイオード構造物を形成するステップは、
前記第１タイプの半導体基板を準備するステップと、
前記半導体基板の内部へと前記第２タイプの不純物イオンを注入するステップと
を含む請求項２０に記載の窒化物系半導体素子の製造方法。
【請求項２３】
前記ダイオード構造物を形成するステップは、ＮＰＮ接合構造を形成するステップを含む請求項２０に記載の窒化物系半導体素子の製造方法。
【請求項２４】
前記半導体基板を準備するステップは、１ｋオーム未満の抵抗値を有するシリコン基板を準備するステップを含み、
前記ベース基板を準備するステップは、１ｋオーム以上の抵抗値を有するＮＰＮ接合構造を形成するステップを含む請求項２０に記載の窒化物系半導体素子の製造方法。
【請求項２５】
前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時、前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられる請求項２０に記載の半導体素子の製造方法。
【請求項２６】
前記エピタキシャル成長膜を形成するステップは、
前記ベース基板をシード層として前記ベース基板上に第１の窒化膜を成長させるステップと、
前記第１の窒化膜をシード層として、前記第１の窒化膜上に前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜を成長させるステップとを含み、
前記第１の窒化膜と前記第２の窒化膜との境界には、２次元電子ガスが生成される請求項２０に記載の窒化物系半導体素子の製造方法。
【請求項２７】
前記電極部を形成するステップは、
前記エピタキシャル成長膜の上部中央にショットキー電極を形成するステップと、
前記エピタキシャル成長膜の上部縁に前記ショットキー電極から離間される第１のオーミック電極を形成するステップと、
前記ベース基板の下面を覆う第２のオーミック電極を形成するステップと
を含む請求項２０に記載の窒化物系半導体素子の製造方法。
【請求項２８】
ベース基板を準備するステップと、
前記ベース基板をシード層として用いて、前記ベース基板上にエピタキシャル成長膜を形成するステップと、
前記エピタキシャル成長膜上にショットキー障壁ダイオード構造物を形成するステップと、
前記エピタキシャル成長膜上にトランジスタ構造物を形成するステップとを含み、
前記ベース基板を準備するステップは、
第１タイプの半導体層を準備するステップと、
前記第１タイプの半導体層の内部に形成される第２タイプの半導体層を形成させるステップと
を含む窒化物系半導体素子の製造方法。
【請求項２９】
前記ショットキー障壁ダイオード構造物を形成するステップは、
前記エピタキシャル成長膜上にショットキー電極を形成するステップと、
前記エピタキシャル成長膜上に前記ショットキー電極から離間されるオーミック電極を形成するステップと
を含む請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３０】
前記トランジスタ構造物を形成するステップは、
前記エピタキシャル成長膜上にゲート電極を形成するステップと、
前記エピタキシャル成長膜上であって前記ゲート電極の一側にソース電極を形成するステップと、
前記エピタキシャル成長膜上であって前記ゲート電極の他側にドレイン電極を形成するステップと
を含む請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３１】
前記トランジスタ構造物を形成するステップは、
前記エピタキシャル成長膜上に高電子移動度トランジスタ及び電界効果トランジスタのうちの少なくともいずれか一つを形成するステップを含む請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３２】
前記エピタキシャル成長膜を形成するステップは、
前記ベース基板上に第１の窒化膜を形成するステップと、
前記第１の窒化膜上に前記第１の窒化膜に比べて広いエネルギーバンドギャップを有する第２の窒化膜を形成するステップとを含み、
前記第１の窒化膜と前記第２の窒化膜との境界には、前記ショットキー障壁ダイオード構造物と前記トランジスタ構造物との電流移動経路として用いられる２次元電子ガスが生成される請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３３】
前記第１タイプの半導体層は、Ｎ型半導体層から成り、
前記第２タイプの半導体層は、Ｐ型半導体層から成る請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３４】
前記ベース基板を準備するステップは、
前記第１タイプの半導体基板を準備するステップと、
前記半導体基板の上部に第２タイプの不純物ドーピング層を形成するステップと、
前記第２タイプの不純物ドーピング層の上部に前記第１タイプの不純物ドーピング層を形成するステップと
を含む請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３５】
前記第１タイプの半導体基板を準備するステップは、１ｋオーム未満の抵抗値を有するシリコン基板を準備するステップを含み、
前記ベース基板を準備するステップは、前記シリコン基板を使用して１ｋオーム以上の抵抗値を有する前記ダイオード構造物を形成するステップを含む請求項２８に記載の窒化物系半導体素子の製造方法。
【請求項３６】
前記ダイオード構造物は、前記窒化物系半導体素子の逆方向動作時に前記電極部から前記ベース基板への電流流れを遮断するダイオードとして用いられる請求項２８に記載の窒化物系半導体素子の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図６】
【図２】
【図３】
【図４】
【図５】
【図６】
【公開番号】特開２０１２−１９１８６（Ｐ２０１２−１９１８６Ａ）
【公開日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願番号】特願２０１０−２６４７２２（Ｐ２０１０−２６４７２２）
【出願日】平成２２年１１月２９日（２０１０．１１．２９）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
【公開日】平成２４年１月２６日（２０１２．１．２６）
【国際特許分類】
【出願日】平成２２年１１月２９日（２０１０．１１．２９）
【出願人】（５９４０２３７２２）サムソン エレクトロ−メカニックス カンパニーリミテッド． (1,585)
【Ｆターム（参考）】
[ Back to top ]