【課題】トランジスタの集積度が高い半導体装置及びその製造方法を提供する。
【解決手段】実施形態に係る半導体装置は、第１領域において上面に第１方向に延びる複数本のフィンが形成された半導体基板と、前記第１方向に対して交差した第２方向に延び、前記フィンを跨ぐ第１ゲート電極と、前記フィンと前記第１ゲート電極との間に設けられた第１ゲート絶縁膜と、前記第２領域において前記半導体基板上に設けられた第２ゲート電極と、前記半導体基板と前記第２ゲート電極との間に設けられた第２ゲート絶縁膜と、を備える。そして、前記第１ゲート電極の層構造は、前記第２ゲート電極の層構造とは異なる。 （もっと読む）

【課題】 チャンネルドーピングあるいは複雑なゲート電極パターン化の必要性なしに、複数のトランジスタが多閾値電圧を有する半導体装置を提供する。
【解決手段】 半導体装置及びその製造方法において、第１トランジスタは、第１材料で形成された下層と第２材料で形成された上層とを含むゲートスタックを有する。第２トランジスタは、第３材料で形成された下層と第２材料で形成された上層とを含むゲートスタックを有する。第３トランジスタは、第１材料で形成された下層と第４材料で形成された上層とを含むゲートスタックを有する。第４トランジスタは、第３材料で形成された下層と第４材料で形成された上層とを含むゲートスタックを有する。第１材料乃至前記第４材料の仕事関数は互いに異なる。第１トランジスタ乃至第４トランジスタは、互いに異なる閾値電圧を有する。 （もっと読む）

【課題】多結晶シリコン膜との接触に起因するショットキー抵抗を低減する。
【解決手段】半導体装置は、トランジスタを備える。トランジスタは、第１の活性領域の表面の一部を覆い二酸化シリコンよりも高い誘電率を有する第１の絶縁材料からなる第１のゲート絶縁膜と、第１のゲート絶縁膜上に形成された第１の金属材料からなる第１の金属ゲート電極と、第１の金属ゲート電極上に形成されたｐ型導電型の第１の多結晶シリコン膜を有する。 （もっと読む）

【課題】動作特性に優れ低温で製造可能な酸化物半導体を用いた表示装置の特性を活かす、適切な構成を備えた保護回路等を提供する。
【解決手段】ゲート電極１０１を被覆するゲート絶縁層１０２と、ゲート絶縁層１０２上においてゲート電極１０１と重畳する第１酸化物半導体層１０３と、第１酸化物半導体層１０３上においてゲート電極と端部が重畳し、導電層１０５ａと第２酸化物半導体層１０４ａが積層された一対の第１配線層３８及び第２配線層３９とを有する非線形素子１７０ａを用いて保護回路を構成する。ゲート絶縁層１０２上において物性の異なる酸化物半導体層同士の接合を形成することで、ショットキー接合に比べて安定動作をさせることが可能となり、接合リークが低減し、非線形素子１７０ａの特性を向上させることができる。 （もっと読む）

【課題】カーボンによるバンドギャップ・エンジニアリングを可能とし、カーボン原子に基づく多彩なエレクトロニクスを達成して、信頼性の高い電子装置を実現する。
【解決手段】電子装置は、単層のグラフェン膜１と、グラフェン膜１上の両端に設けられた一対の電極２，３とを有しており、グラフェン膜１では、電極２，３間の領域において、中央部位のＢＣ間が複数のアンチドット１０が形成されてなる第１の領域１ａとされており、第１の領域１ａの両側におけるＡＢ間及びＣＤ間がアンチドットの形成されていない第２の領域１ｂとされている。 （もっと読む）

【課題】シリサイド工程によるゲート絶縁膜の金属汚染や、メモリセルのショートチャネル効果を抑制する。
【解決手段】実施形態によれば、不揮発性半導体記憶装置は、半導体基板と、前記半導体基板上に順に形成された第１絶縁層、電荷蓄積層、第２絶縁層、および制御電極を有し、前記電荷蓄積層の側面が傾斜面を有する複数のメモリセルトランジスタとを備える。さらに、前記装置は、前記メモリセルトランジスタの側面と、前記メモリセルトランジスタ間の前記半導体基板の上面に形成された第１の絶縁膜部分と、前記メモリセルトランジスタ間のエアギャップ上と前記メモリセルトランジスタ上に連続して形成された第２の絶縁膜部分と、を有する１層以上の絶縁膜を備える。さらに、前記メモリセルトランジスタ間の前記半導体基板の上面から前記エアギャップの下端までの第１距離は、前記メモリセルトランジスタの側面に形成された前記絶縁膜の膜厚よりも大きい。 （もっと読む）

【課題】仕事関数の異なる複数の電極層を有し、ゲート抵抗が低く、作製が容易なゲート電極を備える半導体装置を提供する。
【解決手段】実施形態によれば、半導体装置は、基板と、前記基板上に形成されたゲート絶縁膜とを備える。さらに、前記装置は、前記ゲート絶縁膜の上面に形成され、第１の仕事関数を有する第１の電極層と、前記ゲート絶縁膜の上面と前記第１の電極層の上面に連続して形成され、前記第１の仕事関数と異なる第２の仕事関数を有する第２の電極層と、を有するゲート電極と、前記ゲート電極の側面に形成された側壁絶縁膜とを備える。さらに、前記装置では、前記第１の電極層の上面の高さは、前記側壁絶縁膜の上面の高さよりも低い。 （もっと読む）

【課題】パワー半導体素子において、周辺の電界強度を緩和する構造を小さな面積で実現する。
【解決手段】周辺領域Ｑにおいては、半導体層との間に周辺層間絶縁層（絶縁層）を介して複数の多結晶シリコン層７０が、ソース電極３０から端部ドレイン電極４１の間にかけて設けられる。多結晶シリコン層７０には、その長手方向が水平方向から傾斜した（傾斜角θ、０＜θ＜９０°）傾斜部が設けられている。多結晶シリコン層７０の傾斜部においては、ｐ型領域７１と、ｎ型領域７２とが長手方向に交互に多数形成されている。 （もっと読む）

【課題】本願発明者らが、プラズマ処理等による半導体ウエハのチャージアップの影響を検討したところによると、半導体ウエハ等にドライエッチング等を施すと、通常、その結果として、半導体ウエハは、主に電気的に正側に偏った不均一な帯電状態となることが明らかとなった。これは、ドライエッチング等によって、正の可動イオン等がウエハの表面やその近傍に残存し、不均一に分布していることを示すものであり、個々の半導体チップとされた後も残存して、動作に悪影響を及ぼす恐れがある。
【解決手段】本願発明は、通常、ポリマー除去液等を使用する必要のないメタル膜加工工程に於いて、加工用レジスト膜の除去後、ポリマー除去液類似の導電性処理液との摩擦により、ウエハ全体を負に帯電させるものである。 （もっと読む）

【課題】トランジスタ間接続配線が吊りワード線と短絡してしまうのを回避すること。
【解決手段】第１の方向（Ｘ）に複数本並べて配置された活性領域（５０）の各々は、第１の方向（Ｘ）と直交する第２の方向（Ｙ）に離間して配置された２つの縦型トランジスタ（５１）と、この２つの縦型トランジスタ（５１）の間に位置するピラー（１ａ）と、から成る。半導体装置（１００）は、複数本の活性領域（５０）の中央の位置で、第１の方向（Ｘ）へ延在して配置された吊りワード線（２３）と、２つの縦型トランジスタ（５１）間を接続するために、第２の方向（Ｙ）に延在し、かつ吊りワード線（２３）を迂回するように構成されたトランジスタ間接続配線（２１、１０Ａ、１６）と、を備える。 （もっと読む）

【課題】ゲートリーク電流が少なく、かつ電流コラプスが抑えられた半導体装置の提供。
【解決手段】第１の態様においては、窒化物系半導体で形成された半導体層１１０と、半導体層上に開口を有して設けられ、タンタル酸窒化物を含む第１絶縁膜１２０と、第１絶縁膜の開口において半導体層上に積層された第２絶縁膜１３０と、第２絶縁膜上に設けられたゲート電極１４０と、を備える半導体装置を提供する。ここで、第２絶縁膜は、第１絶縁膜より絶縁性が高い絶縁膜により構成される。 （もっと読む）

【課題】半導体層を用いた素子を配線層間に形成し、かつ、ゲート電極の材料を、配線の材料以外の導電体にする。
【解決手段】第１配線層１５０の表層には、第１配線２１０が埋め込まれている。第１配線２１０上には、ゲート電極２１８が形成されている。ゲート電極２１８は、第１配線２１０に接続している。ゲート電極２１８は、第１配線２１０とは別工程で形成されている。このため、ゲート電極２１８を第１配線２１０とは別の材料で形成することができる。そしてゲート電極２１８上には、ゲート絶縁膜２１９及び半導体層２２０が形成されている。 （もっと読む）

【課題】窒化物半導体層をチャネルとして用いたトランジスタにおいて、閾値電圧を高くする。
【解決手段】第２窒化物半導体層２００は、Ａｌの組成比が互いに異なる複数の窒化物半導体層を順次積層した構造を有するため、Ａｌ組成が階段状に変化している。第２窒化物半導体層２００を形成する複数の半導体層は、それぞれが同一方向に分極している。そしてゲート電極４２０に近い半導体層は、ゲート電極４２０から遠い半導体層よりも、分極の強度が強く（又は弱く）なっている。すなわち複数の半導体層は、ゲート電極４２０に近づくにつれて、分極の強度が一方向に変化している。この分極の方向は、複数の半導体層内の界面において負の電荷が正の電荷よりも多くなる方向である。 （もっと読む）

【課題】電極抵抗および界面抵抗の低下を実現する熱安定性の高いバリアメタル構造を備えた半導体装置を提供すること。
【解決手段】実施形態の半導体装置は、半導体基板１の上に形成されたポリシリコン膜２と、前記ポリシリコン膜上に形成された金属のシリサイド膜１０と、を備える。実施形態の半導体装置は、前記シリサイド膜の上に形成された前記金属の酸化膜４と、前記酸化膜の上に形成されたタングステン或いはモリブデンを含む膜５と、を備える。 （もっと読む）

【課題】抵抗変化物質を含む半導体素子及びその製造方法を提供する。
【解決手段】印加された電圧によって抵抗が変化する抵抗変化物質をチャネル層として含む半導体素子及びその製造方法、前記半導体素子を含む不揮発性メモリ装置に係り、前記半導体素子は、絶縁基板上に配置されたチャネル層、前記チャネル層内に配置されたゲート電極、前記ゲート電極を取り囲むゲート絶縁膜、前記ゲート電極の両側面で、前記チャネル層上に配置されるソース電極及びドレイン電極、並びに前記基板と前記ゲート電極との間に配置される抵抗変化物質層を含み、これにより、前記半導体素子は、スイッチの機能と不揮発性メモリの機能とを同時に遂行することができる。 （もっと読む）

【課題】特性の優れた半導体装置を提供する。
【解決手段】本発明の一態様にかかる半導体装置は、半導体基板１に設けられた第１導電型のＮ−型オフセット層８と、トレンチ１２を有し、Ｎ−型オフセット層８の間に設けられた第２の導電型のチャネル領域１３と、チャネル領域１３の上に形成され、トレンチ１２に埋設されたトレンチゲート１０を有するゲート電極４と、を備えたトランジスタを含み、ゲート幅方向におけるトレンチゲート１０の幅がゲート長方向の位置に応じて変化しているものである。 （もっと読む）

【課題】プラズマエッチング室内において、基板の上に形成された二層レジストをエッチングするための方法を提供する。
【解決手段】二層レジストの第１の層の上にパターンを形成された基板をエッチング室に導入する工程から開始される。次いで、ＳｉＣｌ₄ガスがエッチング室に流し込まれる。次に、ＳｉＣｌ₄ガスを流し入れつつエッチング室内においてプラズマを発生させる。次いで、二層レジストがエッチングされる。 （もっと読む）

【課題】窒化物半導体を用いた電界効果トランジスタで、高いドレイン電流が実現できるようにする。
【解決手段】ドレイン電極１０７とゲート領域１２１との間のドレイン領域１２３の距離は、ソース電極１０６とゲート領域１２１との間のソース領域１２２の距離より長く形成され、加えて、ゲート電極１０４は、ゲート領域１２１からソース電極１０６の側に延在する延在部１４１を備えて形成されている。ゲート電極１０４のソース電極１０６の側への延在部１４１により、ゲート電極１０４に対する電圧印加でソース領域１２２のチャネル層１０１における電子濃度が増加可能とされている。 （もっと読む）

【課題】低損失、高耐圧、出力電圧のｄＶ／ｄｔの制御が容易で、製造が容易なＩＧＢＴを提供する。
【解決手段】第１導電型の第１半導体層と、第１半導体層の表面の第２導電型の第２半導体層と、第１半導体層の表面に形成されたトレンチと、第１半導体層の表面の半導体凸部と、半導体凸部の表面形成された第３半導体層と、第３半導体層の表面の第４半導体層と、トレンチの内壁に沿って設けられたゲート絶縁層と、トレンチの内壁に沿って設けられた第１層間絶縁層と、ゲート絶縁層を介して第４半導体層に対向する第１導電層と、第１層間絶縁層の第２導電層と、第２導電層の表面を覆う第２層間絶縁層と、第３半導体層と第４半導体層の表面に形成され、前記第４半導体層に電気的に接続される第３導電層と、第３導電層と第３半導体層を接続するコンタクト部と、第２半導体層の表面に形成された第４導電層とを備え、半導体凸部の表面の一部が第１半導体層である。 （もっと読む）

【課題】ゲートラストプロセスの工程数を削減しつつ、所望の信頼性及び特性が得られるメタルゲート電極を備えたＭＩＳＦＥＴを実現できるようにする。
【解決手段】各ゲート溝の少なくとも底面上にゲート絶縁膜１１２及び保護膜１１３が順次形成されている。一方のゲート溝内の保護膜１１３の上には第１の金属含有膜１１４ａ及び第２の金属含有膜１１４ｂが順次形成されており、他方のゲート溝内の保護膜１１３の上には第２の金属含有膜１１４ｂが形成されている。一方のゲート溝内の保護膜１１３の厚さと比べて、他方のゲート溝内の保護膜１１３の厚さは薄い。 （もっと読む）