【課題】高集積化、微細化されたパターンにおいて、ビアホール等を良好に埋め込み、かつ電気抵抗率の低い埋め込み型の多層配線構造を提供する。
【解決手段】埋め込み型の多層配線構造の製造方法が、絶縁層に孔部を形成する工程と、孔部の表面に、物理的真空堆積法で、平均膜厚が０．２ｎｍ以上で１０ｎｍ以下である触媒層６、または触媒層の平均膜厚が、触媒層の材料原子の１原子層以上で１０ｎｍ以下である触媒層６、を形成する工程と、触媒層を触媒に用いた無電解めっき法により、孔部の表面に無電解めっき層７を形成する工程と、無電解めっき層をシード層に用いた電解めっき法で、孔部を電解めっき層８で埋め込む工程とを含む。 （もっと読む）

集積回路（１００）の形成方法（９００）およびその構造体が提供される。半導体基板（１０２）上にゲート誘電体（１０４）が形成され、半導体基板（１０２）上のゲート誘電体（１０４）上にゲート（１０６）が形成される。半導体基板（１０２）にソース／ドレイン接合部（５０４／５０６）が形成される。ソース／ドレイン接合部（５０４／５０６）上に超均一シリサイド（６０４／６０８）が形成され、半導体基板（１０２）の上方に誘電体層（７０２）が堆積される。次いで、誘電体層（７０２）に、超均一シリサイド（６０４／６０８／６０６）へのコンタクトが形成される。
（もっと読む）

本発明は、基板（１）および少なくとも１つの半導体要素を含んだ半導体本体（１１）を有した半導体デバイス（１０）の製造方法に関する。その方法では、要素の形成後、少なくとも１つの電気的絶縁層（２）または電気的導体層（３）を含んだ層構造が形成され、開口部が、パターン形成されたフォトレジスト層（４）およびエッチング・プロセスの助けによって層構造中に形成され、残渣が、エッチング・プロセス中に半導体本体（１１）の表面上に形成され、エッチング・プロセス後に、フォトレジスト層（４）が、酸素含有化合物を使用する処理によって灰にされ、その後、表面が、酸を水で希釈した溶液を含んだ洗浄剤を、室温より高い温度に加熱して使用する洗浄作業を受け、それによって形成された残渣が除去される。本発明によれば、硫酸が、洗浄剤用の酸として選択される。
（もっと読む）

１以上の物質層のバリヤ層を原子層堆積により堆積させるために基板を処理する方法が提供される。一態様においては、金属含有化合物の１以上のパルスと窒素含有化合物の１以上のパルスを交互に導入することにより基板表面の少なくとも一部上に金属窒化物バリヤ層を堆積させるステップと、金属含有化合物の１以上のパルスと還元剤の１以上のパルスを交互に導入することにより金属窒化物バリヤ層の少なくとも一部上に金属バリヤ層を堆積させるステップとを含む基板を処理する方法が提供される。金属窒化物バリヤ層及び/又は金属バリヤ層の堆積前に基板表面上で浸漬プロセスが行われてもよい。 （もっと読む）

【課題】バリアメタル膜の表面に形成される自然酸化膜の膜厚を薄くし、ボイドの発生を防止した多層配線構造の製造方法を提供する。
【解決手段】埋め込み型の多層配線構造の製造方法において、絶縁層に孔部４を形成する工程と、少なくとも孔部の内壁を覆うように、タンタルと窒素を主成分とするバリアメタル膜５を形成する工程と、バリアメタル膜の表面に形成された酸化膜６を除去する工程と、銅を含むめっき液にバリアメタル膜を浸漬してバリアメタル膜上に無電解銅めっき膜７を形成する工程とを含み、バリアメタル膜に含まれる窒素とタンタルの元素組成比（Ｎ／Ｔａ）を、０．３以上で、かつ１．５以下とする。 （もっと読む）

半導体ウェーハ処理装置（１０）のチャンバ（１６）と、清掃されるべき表面にバイアス電圧を掛けることなくガス混合物中に高密度プラズマを生成するためのみのＩＣＰ電源と、に供給される、水素及び不活性ガスから成る清掃ガス混合物、例えば、水素含有量が体積で２０％から８０％の間にある混合物を使用する清掃方法が提供される。本発明の実施形態では、Ｓｉ及びＳｉＯ_２汚染物質又はＣＦｘ汚染物質は引き続く金属被着に先立ってシリコン・コンタクト（４６）から清掃される。本発明の別の実施形態では、基準酸化物エッチング速度を回復するために酸化物をエッチングする以前にシリコン残留物は内部チャンバ表面から清掃される。

（もっと読む）

【課題】　配線抵抗による電圧降下の影響や画素への信号の書き込み不良や階調不良などを防止し、より高画質のＥＬ表示装置や液晶表示装置を代表とする表示装置を提供することを課題とする。
【解決手段】　本発明はＥＬ表示装置や液晶表示装置を代表とする表示装置に用いられる電極や配線として、Ｃｕを有する配線を設ける。また、該配線のＣｕを主成分とする導電膜は、マスクを用いたスパッタ法により形成する。このような構成により、電圧降下や信号のなまりを低減することができる。 （もっと読む）

【課題】 凹部への埋め込み性が良好で、長期に亘り安定した良好な電気的特性を得ることができ、さらに作製工程を可及的に低減し得る配線構造を提供する。
【解決手段】 Ｃｕ板と基板３との温度及び温度差を所定通りに制御しつつ、原料ガスであるＣｌ₂ ガスのプラズマによりＣｕ板をエッチングすることによりＣｕ成分とＣｌ₂ ガスとの前駆体であるＣｕＣｌを形成し、この前駆体が基板３に吸着され、その後Ｃｕ成分を析出させることによりＣｕの薄膜を形成する成膜反応と、この成膜反応により形成されたＣｕ膜をＣｌ₂ ガスのプラズマでエッチングするエッチング反応とを共存させるとともに、前記成膜反応の速度が前記エッチング反応の速度よりも大きくなるように制御することにより前記凹部３ａにその底部から順にＣｕ膜を積層してこの凹部３ａにＣｕを埋め込んだ。 （もっと読む）

【課題】銅配線の寿命を増大させ、同時に、密着性を高め、ストレスマイグレーション耐性を向上させる。
【解決手段】Ｃｕ１６とバリアメタル１２、あるいはＣｕ１６とキャップ層１９との界面近傍に、不純物１５を固溶させる、不純物１５を析出させる、非晶質Ｃｕ１４を存在させるまたはＣｕとの化合物を形成することにより、界面近傍の空孔を減らし、Ｃｕのエレクトロマイグレーション（ＥＭ）に対する界面拡散の寄与を減少させ、寿命を増大させ、同時に、密着性を高め、ストレスマイグレーション耐性を向上させた。 （もっと読む）

【課題】 配線構造と他の電極間のショートを防ぐ。
【解決手段】 ＳｉＯ_２により構成されたゲート絶縁膜１２およびその上に積層され、ＳｉＮにより構成された層間絶縁膜１３に、緩衝フッ酸を用いたエッチングによりコンタクトホールを形成する。このコンタクトホールに、高融点金属により構成された第１の保護金属層１７０と、高融点金属よりも抵抗の低い金属により構成された配線層１７２と、および高融点金属により構成され、ゲート絶縁膜１２よりも厚く形成された第２の保護金属層１７４とがこの順で積層された電極５３を形成する。 （もっと読む）

【課題】 導体層の研磨中に導体層の剥がれを防止できる配線基板の製造方法を提供することを目的とする。
【解決手段】 基板１０の一方の面１０ａに少なくとも孔１０ｂを形成する工程と、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上と、孔１０ｂの内面上とに、めっき給電層１４を形成する工程と、電解めっきにより、めっき給電層１４を介して、基板１０の一方の面１０ａ上、他方の面１０ｅ上及び側面１０ｆ上に形成され、かつ孔１０ｂを埋め込む金属層１８を形成する工程と、金属層１８を研磨することにより、孔１０ｂに金属層１８が埋め込まれた金属層のパターン１７ａ，１７ｂを形成する工程とを有する。 （もっと読む）

【課題】 再現性の高い工程を用いて低抵抗のゲート電極を有するＧＯＬＤ構造を構成できるようにし、それにより、微細化が可能であるとともに信頼性の高いＭＯＳトランジスタを提供する。
【解決手段】 半導体基板１に形成したソース及びドレイン領域１０ａ，１０ｂと、酸化膜３ｂを介して形成したゲート電極５と、前記ソース及びドレイン領域１０ａ，１０ｂとチャネル形成領域３０の間に前記ソース及びドレイン領域１０ａ，１０ｂを取り囲むソース及びドレイン低濃度領域６ａ’，６ｂ’とを有するＭＯＳトランジスタにおいて、前記酸化膜３ｂを介して前記ソース及びドレイン低濃度領域６ａ’，６ｂ’に接する導電性である２つのサイドスペーサ９ａと、前記ゲート電極５及び前記サイドスペーサ９ａ上に形成された導電性薄膜１５とを有する。 （もっと読む）

【課題】 上層配線層と下層配線層とを、アスペクト比の高いビアコンタクトで接続した多層配線構造を提供する。
【解決手段】 多層配線構造のビアコンタクト形成工程が、ビアホールの底面上に触媒層を設け、触媒層上にビアホールの上方に向ってめっき金属層を成長させ、めっき金属層でビアホールを充填する無電解めっき工程からなる。 （もっと読む）

【課題】 エレクトロマイグレーション耐性と、ストレスマイグレーション耐性を同時に向上させる多層配線構造及びその製造方法を提供する。
【解決手段】 ＡｌＣｕ膜１０３Ｃと、厚みが０〜１５ｎｍのＴｉ膜との反応によりＡｌ₃ Ｔｉ層１０３ＤをＡｌＣｕ膜とＴｉＮ膜の界面に形成することにより、界面拡散を抑制し、かつＡｌ₃ Ｔｉ層形成時に発生する引張り応力を低減し、ＥＭ耐性を向上させる。その後のＦＳＧ膜１０４ＡをＨＤＰ−ＣＶＤ法で成膜する際に、ウェハ裏面に不活性ガスを流してウェハを冷却し、ウェハ温度を４５０℃以下にすることにより、ＦＳＧとＡｌＣｕの熱膨張率差に起因するＡｌＣｕ膜の残留引張り応力の発生を低減し、ＳＭ耐性及びＥＭ耐性を向上させる。さらに、ＦＳＧ膜の上にＳｉＯＮ膜を設けることにより、ＦＳＧ膜の遊離フッ素の上方への拡散を阻止して、上層配線の剥がれを防止する。 （もっと読む）