多層配線構造の製造方法
【課題】高集積化、微細化されたパターンにおいて、ビアホール等を良好に埋め込み、かつ電気抵抗率の低い埋め込み型の多層配線構造を提供する。
【解決手段】埋め込み型の多層配線構造の製造方法が、絶縁層に孔部を形成する工程と、孔部の表面に、物理的真空堆積法で、平均膜厚が０．２ｎｍ以上で１０ｎｍ以下である触媒層６、または触媒層の平均膜厚が、触媒層の材料原子の１原子層以上で１０ｎｍ以下である触媒層６、を形成する工程と、触媒層を触媒に用いた無電解めっき法により、孔部の表面に無電解めっき層７を形成する工程と、無電解めっき層をシード層に用いた電解めっき法で、孔部を電解めっき層８で埋め込む工程とを含む。
【解決手段】埋め込み型の多層配線構造の製造方法が、絶縁層に孔部を形成する工程と、孔部の表面に、物理的真空堆積法で、平均膜厚が０．２ｎｍ以上で１０ｎｍ以下である触媒層６、または触媒層の平均膜厚が、触媒層の材料原子の１原子層以上で１０ｎｍ以下である触媒層６、を形成する工程と、触媒層を触媒に用いた無電解めっき法により、孔部の表面に無電解めっき層７を形成する工程と、無電解めっき層をシード層に用いた電解めっき法で、孔部を電解めっき層８で埋め込む工程とを含む。
【発明の詳細な説明】
【技術分野】
【０００１】
本発明は、埋め込み型の多層配線構造の製造方法に関し、特に、物理的真空堆積法を用いた埋め込み型の多層配線構造の製造方法に関する。
【背景技術】
【０００２】
従来のダマシンプロセスを用いた、銅の埋込み配線の作製方法では、ＴａＮなどのバリアメタル層をビアホール内に形成した後、バリアメタル層上にシード層を形成し、かかるシード層を用いた電解めっきによりビアホールを埋め込んでいた（特許文献１、非特許文献１）。
【０００３】
図５は、従来の銅の埋め込み配線の製造工程の断面図であり、かかる製造工程は以下の工程（１）〜（４）を含む。
【０００４】
工程１：図５（ａ）に示すように、例えば酸化シリコンからなる層間絶縁膜５１に孔部５２を設け、続いて、スパッタ法を用いて、孔部５２の表面にＴａＮ等のバリアメタル層５３を形成する。
【０００５】
工程２：図５（ｂ）に示すように、塩化スズ水溶液を用いた湿式法により、バリアメタル層５３の表面等にスズを吸着させた後に、塩化パラジウム水溶液を用いてスズをパラジウムで置換し、Ｐｄのコロイド粒子５４を吸着させる（湿式法）。
【０００６】
工程３：図５（ｃ）に示すように、Ｐｄのコロイド粒子５４を触媒に用いた無電解めっきにより、膜厚が約１０ｎｍのＣｕのシード層５５を形成する。
【０００７】
工程４：図５（ｄ）に示すように、Ｃｕのシード層５５を無電解めっきで形成することにより、アスペクト比の大きな孔部５２内にもシード層５５が形成できる。続いて、シード層５５を用いた電解めっきにより孔部５２をＣｕで埋め込み、埋め込み配線を形成する（図示せず）。
【０００８】
【特許文献１】特開２０００−３３６４８６号公報
【非特許文献１】S.Shingubara, T.Ida, H.Sawa, H.Sakaue, and T.Takahagi: "Effect of Pd Catalyst Adsorption on Cu Filling Characteristics in Electroless Plating", Advanced Metallization Conference 2000, Mat. Res. Sci. Conf. Proc. ULSI-XVI (2001), pp.229-234
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、湿式法でＰｄのコロイド粒子５４を形成した場合、コロイド粒子５４は、孔部５２の表面に、相互の距離が離れた、吸着密度の低い状態で吸着する。このため、コロイド粒子５４を触媒に用いた無電解めっきで形成するシード層５５の膜厚を薄くすると、図５（ｄ）に示すようなボイド５６がシード層５５に形成される。具体的には、ボイド５６を発生させることなく１０ｎｍ以下のい薄膜のシード層５５を形成できないため、埋め込み配線幅が１００ｎｍ以下のような微細配線の作製には、かかる湿式法が適用できなかった。
【００１０】
本発明は、高集積化、微細化されたパターンにおいて、ビアホール等を良好に埋め込み、かつ電気抵抗率の低い埋め込み型の多層配線構造の提供を目的とする。
【課題を解決するための手段】
【００１１】
そこで、発明者らは鋭意研究の結果、物理的真空堆積法でＰｄのコロイド粒子を吸着させて触媒層を形成することにより、ボイドを発生させることなく薄膜のシード層が形成できること、触媒層の平均膜厚を制御することにより埋め込み配線の高抵抗率化を防止できることを見出し、本発明を完成した。
【００１２】
即ち、本発明は、埋め込み型の多層配線構造の製造方法であって、絶縁層に孔部を形成する工程と、孔部の表面に、物理的真空堆積法で、平均膜厚が０．２ｎｍ以上で１０ｎｍ以下である触媒層、または触媒層の平均膜厚が、触媒層の材料原子の１原子層以上で１０ｎｍ以下である触媒層、を形成する堆積工程と、触媒層を触媒に用いた無電解めっき法により、孔部の表面に無電解めっき層を形成する工程と、無電解めっき層をシード層に用いた電解めっき法で、孔部を電解めっき層で埋め込む埋め込み工程とを含むことを特徴とする多層配線構造の製造方法である。
【００１３】
上記触媒層の平均膜厚は、５ｎｍ以下であることが好ましい。
【００１４】
上記触媒層は、パラジウム、白金、および金からなる群から選択される一つの材料からなることが好ましい。
【００１５】
上記堆積工程は、クラスタイオンビーム法で、好適には直径が１０ｎｍ以下、更に好適には５ｎｍ以下のクラスタ粒子を、上記孔部の表面に吸着させる工程である。
【００１６】
また、上記堆積工程に先だって、上記孔部の表面に、ＴａＮ、ＷＮ、およびＴｉＮからなる群から選択される材料を主成分とするバリアメタル層を形成する工程を含むものであっても良い。
【００１７】
また、上記埋め込み工程の後に、上記多層配線構造を、２００℃以上で４５０℃以下の温度で熱処理する工程を含むものであっても良い。
【発明の効果】
【００１８】
以上の説明から明らかなように、本発明にかかる多層配線構造の製造方法を用いることにより、微細化された、低電気抵抗率の多層配線構造の提供が可能となる。
【発明を実施するための最良の形態】
【００１９】
図１は、全体が１００で表される、本実施の形態にかかる埋め込み配線の製造工程（ダマシンプロセス）の断面図である。かかる製造方法は、以下の工程（１）〜（６）を含む。
【００２０】
工程１：図１（ａ）に示すように、酸化シリコン等の層間絶縁層１中に、例えば銅からなる下層配線２を形成する。次に、下層配線２を覆うように、同じく酸化シリコン等からなる層間絶縁層３を形成する。
【００２１】
工程２：図１（ｂ）に示すように、層間絶縁層３をエッチングして孔部４を形成する。続いて、孔部４の表面に、例えばスパッタ法を用いて、ＴａＮからなるバリアメタル層５を形成する。バリアメタル層５の材料には、ＴａＮ、ＷＮ、またはＴｉＮを主成分とする材料を用いても構わない。
【００２２】
工程３：図１（ｃ）に示すように、指向性の高い物理的真空堆積法で、Ｐｄのコロイド粒子からなる触媒層６を、層間絶縁層３およびバリアメタル層５上に吸着させる。具体的には、クラスタイオンビーム法を用いて、クラスタ状のＰｄを供給し、コロイド粒子として、層間絶縁層３およびバリアメタル層５上に吸着させる。この結果、層間絶縁層３、バリアメタル層５上には、直径が約１０ｎｍ以下、好適には約５ｎｍ以下のＰｄのコロイド粒子（ＩＣＢ−Ｐｄ）からなる触媒層６が形成される。なお、図１では、便宜的に、複数のコロイド粒子からなる触媒層６を、層状の触媒層６として記載する。
【００２３】
図２は、孔部４の側壁の、バリアメタル層５上に形成されたＰｄコロイド粒子（ＩＣＢ−Ｐｄ）のＴＥＭ写真である。図２からわかるように、バリアメタル層５上には、直径が約２〜５ｎｍの、複数のＰｄコロイド粒子からなる触媒層６が形成されている。コロイド粒子の平均直径は約３ｎｍである。また、コロイド粒子相互の平均距離は約１０ｎｍまたはそれ以下である。言い換えれば、コロイド粒子の吸着密度は、１０ｎｍ×１０ｎｍの領域に３個程度である。ここで、吸着密度とは、所定の面積に吸着したコロイド粒子の数をいうものとする。
【００２４】
Ｐｄのコロイド粒子の吸着密度は、コロイド粒子を一様な膜厚の層状となるように延ばした場合の膜厚（平均膜厚）が、好適には約０．２ｎｍ以上で約２０ｎｍ以下の膜厚、更に好適には約０．５ｎｍ以上で約５ｎｍ以下となるように制御される。なお、最小の平均膜厚は、触媒に用いる材料原子の１原子層程度である。例えば、平均直径が約３ｎｍのＰｄコロイド粒子が、１０ｎｍ×１０ｎｍの領域に３個吸着している場合、平均膜厚は約０．３５ｎｍとなる。これは、Ｐｄの１原子層の膜厚である０．１９５ｎｍ（（１００）配向の場合）より大きくなっている。
【００２５】
なお、ここでは、物理的真空堆積法としてクラスターイオンビーム法を用いたが、スパッタ法、真空蒸着法、ＭＢＥ法、電子ビーム蒸着法等の他の堆積法を用いても構わない。特に、高イオン化率スパッタ（ＩＭＰ）法やクラスタイオンビーム法のような、高イオン化粒子ビームを用いた堆積法が好ましい。
【００２６】
工程４：図１（ｄ）に示すように、例えば硫酸銅溶液を用いた無電解めっきにより、銅の無電解めっき層（シード層）７を触媒層６の上に形成する。無電解めっき層７の膜厚は、約１０ｎｍまたはそれ以下とする。上述のように、物理的真空堆積法で触媒層６を形成することによりＰｄコロイド粒子の吸着密度が高くなる。このため、無電解めっき層７を１０ｎｍ以下のような薄膜としても、ボイドが発生せず、良好な連続膜が形成できる。
【００２７】
工程５：図１（ｅ）に示すように、無電解めっき層７をシード層に用いた電解めっきにより、銅の電解めっき層８を形成して孔部４を埋め込む。
【００２８】
工程６：図１（ｆ）に示すように、例えば窒素雰囲気下で、約２００℃〜約４５０℃の温度で数分〜数１０分間保持し、熱処理を行なう。かかる熱処理により、バリアメタル層５と無電解めっき層６等との密着性が向上する。最後にＣＭＰ法を用いて、層間絶縁膜３の上の触媒層６、無電解めっき層７、及び電解めっき層８を除去し、全体が１００で表される、埋め込み配線が完成する。
【００２９】
かかる熱処理を行なった場合、最終的に作製した埋め込み配線の電気抵抗率が高くなる場合がある。図３は、熱処理により電気抵抗率が高くなった埋め込み配線の、断面の概略図であり、図３中、図１と同一符号は、同一又は相当箇所を示す。図３に示すように、高電気抵抗化した埋め込み配線では、Ｐｄのコロイド粒子からなる触媒層６から、無電解めっき層７、および電解めっき層８中に、Ｐｄ粒子９が固溶拡散していることがわかる。このような無電解めっき層７、電解めっき層８中のＰｄ粒子９は、伝導電子に対して散乱体として作用する。電気抵抗率は、固溶拡散したＰｄ等の不純物が伝導電子を散乱する程度に依存するため、Ｐｄ粒子９の固溶拡散量が多いほど埋め込み配線の電気抵抗率は高くなる。
【００３０】
図４は、本発明の製造方法で作製した、銅の埋め込み配線１００について、触媒層６の平均膜厚と、埋め込み配線の電気抵抗率との関係を示したグラフある。横軸は触媒層の平均膜厚を、縦軸は埋め込み配線の電気抵抗率を表す。また、記号□はアニール前、記号○はアニール後の値を示す。
埋め込み配線１００では、膜厚が約１０ｎｍの無電解めっき層７を形成し、これをシード層に用いて銅の電解めっき層８で孔部４を埋め込んだ。続いて、３００℃で熱処理を行なった後、ＣＭＰ法により埋め込み配線を形成した。埋め込み配線の配線幅（図１（ｆ）の横方向に幅）は０．５μｍである。
【００３１】
本発明の製造方法で作製した銅の埋め込み配線１００では、触媒層６の平均膜厚が１０ｎｍ以下の領域では、熱処理前（記号□）と熱処理後（記号○）とで、電気抵抗率の値は殆ど変化しない。一方、触媒層６の平均膜厚を１０ｎｍより大きくするほど、熱処理後の埋め込み配線の電気抵抗率が、熱処理前に比べて高くなる。
このように、触媒層の平均膜厚を１０ｎｍ以下とすることにより、熱処理によるＰｄ粒子の固溶拡散を防止し、埋め込み配線層の高抵抗率化を防止できる。
【００３２】
また、図４から明らかなように、熱処理の前後を問わず、触媒層６の平均膜厚が５ｎｍの場合、電気抵抗率は約３．０μΩ・ｃｍであり、平均膜厚が１ｎｍの場合、電気抵抗率は約２．１μΩ・ｃｍである。なお、平均膜厚が１ｎｍの場合、アスペクト比（高さ／線幅）が４程度の孔部の側壁では、触媒層６の平均膜厚はＰｄ原子の１原子層程度となる。
【００３３】
ここで、埋め込み配線の電気抵抗率が３μΩ・ｃｍ以下であれば、ＬＳＩ等の配線に適用できる。従って、触媒層６の平均膜厚を、約１原子層以上で、約１０ｎｍ以下、好適には、約１原子層以上で、約５ｎｍ以下とすることにより、埋め込み配線層の電気抵抗率が３μΩ・ｃｍ以下になり、ＬＳＩ等に適用可能な配線層を得ることができる。なお、上述のように、触媒層６の平均膜厚が１０ｎｍ以下であれば、熱処理による埋め込み配線の高抵抗率化も防止できる。
【００３４】
また、かかる埋め込み配線では、銅からなる無電解めっき層７および電解めっき層８中に、微量のＰｄが拡散しているため、無電解めっき層７等を純銅から形成した場合（即ち、微量のＰｄを含まない場合）に比較して、エレクトロマイグレーションに対する信頼性が数倍以上向上する。更に、バリアメタル層５と無電解めっき層６等との密着性も、バリアメタル層５上にスパッタ法で銅膜を形成した場合と比較して、同程度またはそれ以上に向上する。
【００３５】
なお、触媒層６の平均膜厚が１ｎｍ以下になると、無電解めっき層７、電解めっき層８とバリアメタル層５との密着性が不十分となり、ＣＭＰ工程（図１（ｆ））で剥離が生じる。
【００３６】
また、上述の工程２（図１（ｂ）参照）において、クラスターイオンビーム法でバリアメタル層５の表面に吸着させたＰｄクラスタ粒子の直径は、約２ｎｍ〜約４ｎｍ程度であり、このサイズのＰｄクラスタ粒子は密着性が良好で、かつ無電解めっきの触媒として優れた性質を示した。一方、Ｐｄクラスタ粒子の直径が１０ｎｍより大きくなると、無電解めっき層６の連続性が悪くなり、薄膜の無電解めっき層６の形成が困難となった。
【００３７】
なお、本実施の形態では、触媒層６の材料としてパラジウムを用いたが、白金、金等を用いても構わない。
【産業上の利用可能性】
【００３８】
物理的真空堆積法でＰｄのコロイド粒子を吸着させて触媒層を形成することにより、ボイドを発生させることなく薄膜のシード層が形成できる。また、触媒層の平均膜厚を制御することにより埋め込み配線の高抵抗率化を防止できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態にかかる埋め込み配線の製造工程の断面図である。
【図２】バリアメタル層上に形成されたＰｄコロイド粒子のＴＥＭ写真である。
【図３】本発明の実施の形態にかかる埋め込み配線の断面図である。
【図４】埋め込み配線の、触媒層の平均膜厚と電気抵抗率との関係である。
【図５】従来の埋め込み配線の製造工程の断面図である。
【符号の説明】
【００４０】
１ 層間絶縁層、２ 下層配線、３ 層間絶縁層、４ 孔部、５ バリアメタル層、６ 触媒層、７ 無電解めっき層、８ 電解めっき層、９ Ｐｄ粒子、１００ 埋め込み配線
【技術分野】
【０００１】
本発明は、埋め込み型の多層配線構造の製造方法に関し、特に、物理的真空堆積法を用いた埋め込み型の多層配線構造の製造方法に関する。
【背景技術】
【０００２】
従来のダマシンプロセスを用いた、銅の埋込み配線の作製方法では、ＴａＮなどのバリアメタル層をビアホール内に形成した後、バリアメタル層上にシード層を形成し、かかるシード層を用いた電解めっきによりビアホールを埋め込んでいた（特許文献１、非特許文献１）。
【０００３】
図５は、従来の銅の埋め込み配線の製造工程の断面図であり、かかる製造工程は以下の工程（１）〜（４）を含む。
【０００４】
工程１：図５（ａ）に示すように、例えば酸化シリコンからなる層間絶縁膜５１に孔部５２を設け、続いて、スパッタ法を用いて、孔部５２の表面にＴａＮ等のバリアメタル層５３を形成する。
【０００５】
工程２：図５（ｂ）に示すように、塩化スズ水溶液を用いた湿式法により、バリアメタル層５３の表面等にスズを吸着させた後に、塩化パラジウム水溶液を用いてスズをパラジウムで置換し、Ｐｄのコロイド粒子５４を吸着させる（湿式法）。
【０００６】
工程３：図５（ｃ）に示すように、Ｐｄのコロイド粒子５４を触媒に用いた無電解めっきにより、膜厚が約１０ｎｍのＣｕのシード層５５を形成する。
【０００７】
工程４：図５（ｄ）に示すように、Ｃｕのシード層５５を無電解めっきで形成することにより、アスペクト比の大きな孔部５２内にもシード層５５が形成できる。続いて、シード層５５を用いた電解めっきにより孔部５２をＣｕで埋め込み、埋め込み配線を形成する（図示せず）。
【０００８】
【特許文献１】特開２０００−３３６４８６号公報
【非特許文献１】S.Shingubara, T.Ida, H.Sawa, H.Sakaue, and T.Takahagi: "Effect of Pd Catalyst Adsorption on Cu Filling Characteristics in Electroless Plating", Advanced Metallization Conference 2000, Mat. Res. Sci. Conf. Proc. ULSI-XVI (2001), pp.229-234
【発明の開示】
【発明が解決しようとする課題】
【０００９】
しかしながら、湿式法でＰｄのコロイド粒子５４を形成した場合、コロイド粒子５４は、孔部５２の表面に、相互の距離が離れた、吸着密度の低い状態で吸着する。このため、コロイド粒子５４を触媒に用いた無電解めっきで形成するシード層５５の膜厚を薄くすると、図５（ｄ）に示すようなボイド５６がシード層５５に形成される。具体的には、ボイド５６を発生させることなく１０ｎｍ以下のい薄膜のシード層５５を形成できないため、埋め込み配線幅が１００ｎｍ以下のような微細配線の作製には、かかる湿式法が適用できなかった。
【００１０】
本発明は、高集積化、微細化されたパターンにおいて、ビアホール等を良好に埋め込み、かつ電気抵抗率の低い埋め込み型の多層配線構造の提供を目的とする。
【課題を解決するための手段】
【００１１】
そこで、発明者らは鋭意研究の結果、物理的真空堆積法でＰｄのコロイド粒子を吸着させて触媒層を形成することにより、ボイドを発生させることなく薄膜のシード層が形成できること、触媒層の平均膜厚を制御することにより埋め込み配線の高抵抗率化を防止できることを見出し、本発明を完成した。
【００１２】
即ち、本発明は、埋め込み型の多層配線構造の製造方法であって、絶縁層に孔部を形成する工程と、孔部の表面に、物理的真空堆積法で、平均膜厚が０．２ｎｍ以上で１０ｎｍ以下である触媒層、または触媒層の平均膜厚が、触媒層の材料原子の１原子層以上で１０ｎｍ以下である触媒層、を形成する堆積工程と、触媒層を触媒に用いた無電解めっき法により、孔部の表面に無電解めっき層を形成する工程と、無電解めっき層をシード層に用いた電解めっき法で、孔部を電解めっき層で埋め込む埋め込み工程とを含むことを特徴とする多層配線構造の製造方法である。
【００１３】
上記触媒層の平均膜厚は、５ｎｍ以下であることが好ましい。
【００１４】
上記触媒層は、パラジウム、白金、および金からなる群から選択される一つの材料からなることが好ましい。
【００１５】
上記堆積工程は、クラスタイオンビーム法で、好適には直径が１０ｎｍ以下、更に好適には５ｎｍ以下のクラスタ粒子を、上記孔部の表面に吸着させる工程である。
【００１６】
また、上記堆積工程に先だって、上記孔部の表面に、ＴａＮ、ＷＮ、およびＴｉＮからなる群から選択される材料を主成分とするバリアメタル層を形成する工程を含むものであっても良い。
【００１７】
また、上記埋め込み工程の後に、上記多層配線構造を、２００℃以上で４５０℃以下の温度で熱処理する工程を含むものであっても良い。
【発明の効果】
【００１８】
以上の説明から明らかなように、本発明にかかる多層配線構造の製造方法を用いることにより、微細化された、低電気抵抗率の多層配線構造の提供が可能となる。
【発明を実施するための最良の形態】
【００１９】
図１は、全体が１００で表される、本実施の形態にかかる埋め込み配線の製造工程（ダマシンプロセス）の断面図である。かかる製造方法は、以下の工程（１）〜（６）を含む。
【００２０】
工程１：図１（ａ）に示すように、酸化シリコン等の層間絶縁層１中に、例えば銅からなる下層配線２を形成する。次に、下層配線２を覆うように、同じく酸化シリコン等からなる層間絶縁層３を形成する。
【００２１】
工程２：図１（ｂ）に示すように、層間絶縁層３をエッチングして孔部４を形成する。続いて、孔部４の表面に、例えばスパッタ法を用いて、ＴａＮからなるバリアメタル層５を形成する。バリアメタル層５の材料には、ＴａＮ、ＷＮ、またはＴｉＮを主成分とする材料を用いても構わない。
【００２２】
工程３：図１（ｃ）に示すように、指向性の高い物理的真空堆積法で、Ｐｄのコロイド粒子からなる触媒層６を、層間絶縁層３およびバリアメタル層５上に吸着させる。具体的には、クラスタイオンビーム法を用いて、クラスタ状のＰｄを供給し、コロイド粒子として、層間絶縁層３およびバリアメタル層５上に吸着させる。この結果、層間絶縁層３、バリアメタル層５上には、直径が約１０ｎｍ以下、好適には約５ｎｍ以下のＰｄのコロイド粒子（ＩＣＢ−Ｐｄ）からなる触媒層６が形成される。なお、図１では、便宜的に、複数のコロイド粒子からなる触媒層６を、層状の触媒層６として記載する。
【００２３】
図２は、孔部４の側壁の、バリアメタル層５上に形成されたＰｄコロイド粒子（ＩＣＢ−Ｐｄ）のＴＥＭ写真である。図２からわかるように、バリアメタル層５上には、直径が約２〜５ｎｍの、複数のＰｄコロイド粒子からなる触媒層６が形成されている。コロイド粒子の平均直径は約３ｎｍである。また、コロイド粒子相互の平均距離は約１０ｎｍまたはそれ以下である。言い換えれば、コロイド粒子の吸着密度は、１０ｎｍ×１０ｎｍの領域に３個程度である。ここで、吸着密度とは、所定の面積に吸着したコロイド粒子の数をいうものとする。
【００２４】
Ｐｄのコロイド粒子の吸着密度は、コロイド粒子を一様な膜厚の層状となるように延ばした場合の膜厚（平均膜厚）が、好適には約０．２ｎｍ以上で約２０ｎｍ以下の膜厚、更に好適には約０．５ｎｍ以上で約５ｎｍ以下となるように制御される。なお、最小の平均膜厚は、触媒に用いる材料原子の１原子層程度である。例えば、平均直径が約３ｎｍのＰｄコロイド粒子が、１０ｎｍ×１０ｎｍの領域に３個吸着している場合、平均膜厚は約０．３５ｎｍとなる。これは、Ｐｄの１原子層の膜厚である０．１９５ｎｍ（（１００）配向の場合）より大きくなっている。
【００２５】
なお、ここでは、物理的真空堆積法としてクラスターイオンビーム法を用いたが、スパッタ法、真空蒸着法、ＭＢＥ法、電子ビーム蒸着法等の他の堆積法を用いても構わない。特に、高イオン化率スパッタ（ＩＭＰ）法やクラスタイオンビーム法のような、高イオン化粒子ビームを用いた堆積法が好ましい。
【００２６】
工程４：図１（ｄ）に示すように、例えば硫酸銅溶液を用いた無電解めっきにより、銅の無電解めっき層（シード層）７を触媒層６の上に形成する。無電解めっき層７の膜厚は、約１０ｎｍまたはそれ以下とする。上述のように、物理的真空堆積法で触媒層６を形成することによりＰｄコロイド粒子の吸着密度が高くなる。このため、無電解めっき層７を１０ｎｍ以下のような薄膜としても、ボイドが発生せず、良好な連続膜が形成できる。
【００２７】
工程５：図１（ｅ）に示すように、無電解めっき層７をシード層に用いた電解めっきにより、銅の電解めっき層８を形成して孔部４を埋め込む。
【００２８】
工程６：図１（ｆ）に示すように、例えば窒素雰囲気下で、約２００℃〜約４５０℃の温度で数分〜数１０分間保持し、熱処理を行なう。かかる熱処理により、バリアメタル層５と無電解めっき層６等との密着性が向上する。最後にＣＭＰ法を用いて、層間絶縁膜３の上の触媒層６、無電解めっき層７、及び電解めっき層８を除去し、全体が１００で表される、埋め込み配線が完成する。
【００２９】
かかる熱処理を行なった場合、最終的に作製した埋め込み配線の電気抵抗率が高くなる場合がある。図３は、熱処理により電気抵抗率が高くなった埋め込み配線の、断面の概略図であり、図３中、図１と同一符号は、同一又は相当箇所を示す。図３に示すように、高電気抵抗化した埋め込み配線では、Ｐｄのコロイド粒子からなる触媒層６から、無電解めっき層７、および電解めっき層８中に、Ｐｄ粒子９が固溶拡散していることがわかる。このような無電解めっき層７、電解めっき層８中のＰｄ粒子９は、伝導電子に対して散乱体として作用する。電気抵抗率は、固溶拡散したＰｄ等の不純物が伝導電子を散乱する程度に依存するため、Ｐｄ粒子９の固溶拡散量が多いほど埋め込み配線の電気抵抗率は高くなる。
【００３０】
図４は、本発明の製造方法で作製した、銅の埋め込み配線１００について、触媒層６の平均膜厚と、埋め込み配線の電気抵抗率との関係を示したグラフある。横軸は触媒層の平均膜厚を、縦軸は埋め込み配線の電気抵抗率を表す。また、記号□はアニール前、記号○はアニール後の値を示す。
埋め込み配線１００では、膜厚が約１０ｎｍの無電解めっき層７を形成し、これをシード層に用いて銅の電解めっき層８で孔部４を埋め込んだ。続いて、３００℃で熱処理を行なった後、ＣＭＰ法により埋め込み配線を形成した。埋め込み配線の配線幅（図１（ｆ）の横方向に幅）は０．５μｍである。
【００３１】
本発明の製造方法で作製した銅の埋め込み配線１００では、触媒層６の平均膜厚が１０ｎｍ以下の領域では、熱処理前（記号□）と熱処理後（記号○）とで、電気抵抗率の値は殆ど変化しない。一方、触媒層６の平均膜厚を１０ｎｍより大きくするほど、熱処理後の埋め込み配線の電気抵抗率が、熱処理前に比べて高くなる。
このように、触媒層の平均膜厚を１０ｎｍ以下とすることにより、熱処理によるＰｄ粒子の固溶拡散を防止し、埋め込み配線層の高抵抗率化を防止できる。
【００３２】
また、図４から明らかなように、熱処理の前後を問わず、触媒層６の平均膜厚が５ｎｍの場合、電気抵抗率は約３．０μΩ・ｃｍであり、平均膜厚が１ｎｍの場合、電気抵抗率は約２．１μΩ・ｃｍである。なお、平均膜厚が１ｎｍの場合、アスペクト比（高さ／線幅）が４程度の孔部の側壁では、触媒層６の平均膜厚はＰｄ原子の１原子層程度となる。
【００３３】
ここで、埋め込み配線の電気抵抗率が３μΩ・ｃｍ以下であれば、ＬＳＩ等の配線に適用できる。従って、触媒層６の平均膜厚を、約１原子層以上で、約１０ｎｍ以下、好適には、約１原子層以上で、約５ｎｍ以下とすることにより、埋め込み配線層の電気抵抗率が３μΩ・ｃｍ以下になり、ＬＳＩ等に適用可能な配線層を得ることができる。なお、上述のように、触媒層６の平均膜厚が１０ｎｍ以下であれば、熱処理による埋め込み配線の高抵抗率化も防止できる。
【００３４】
また、かかる埋め込み配線では、銅からなる無電解めっき層７および電解めっき層８中に、微量のＰｄが拡散しているため、無電解めっき層７等を純銅から形成した場合（即ち、微量のＰｄを含まない場合）に比較して、エレクトロマイグレーションに対する信頼性が数倍以上向上する。更に、バリアメタル層５と無電解めっき層６等との密着性も、バリアメタル層５上にスパッタ法で銅膜を形成した場合と比較して、同程度またはそれ以上に向上する。
【００３５】
なお、触媒層６の平均膜厚が１ｎｍ以下になると、無電解めっき層７、電解めっき層８とバリアメタル層５との密着性が不十分となり、ＣＭＰ工程（図１（ｆ））で剥離が生じる。
【００３６】
また、上述の工程２（図１（ｂ）参照）において、クラスターイオンビーム法でバリアメタル層５の表面に吸着させたＰｄクラスタ粒子の直径は、約２ｎｍ〜約４ｎｍ程度であり、このサイズのＰｄクラスタ粒子は密着性が良好で、かつ無電解めっきの触媒として優れた性質を示した。一方、Ｐｄクラスタ粒子の直径が１０ｎｍより大きくなると、無電解めっき層６の連続性が悪くなり、薄膜の無電解めっき層６の形成が困難となった。
【００３７】
なお、本実施の形態では、触媒層６の材料としてパラジウムを用いたが、白金、金等を用いても構わない。
【産業上の利用可能性】
【００３８】
物理的真空堆積法でＰｄのコロイド粒子を吸着させて触媒層を形成することにより、ボイドを発生させることなく薄膜のシード層が形成できる。また、触媒層の平均膜厚を制御することにより埋め込み配線の高抵抗率化を防止できる。
【図面の簡単な説明】
【００３９】
【図１】本発明の実施の形態にかかる埋め込み配線の製造工程の断面図である。
【図２】バリアメタル層上に形成されたＰｄコロイド粒子のＴＥＭ写真である。
【図３】本発明の実施の形態にかかる埋め込み配線の断面図である。
【図４】埋め込み配線の、触媒層の平均膜厚と電気抵抗率との関係である。
【図５】従来の埋め込み配線の製造工程の断面図である。
【符号の説明】
【００４０】
１ 層間絶縁層、２ 下層配線、３ 層間絶縁層、４ 孔部、５ バリアメタル層、６ 触媒層、７ 無電解めっき層、８ 電解めっき層、９ Ｐｄ粒子、１００ 埋め込み配線
【特許請求の範囲】
【請求項１】
埋め込み型の多層配線構造の製造方法であって、
絶縁層に孔部を形成する工程と、
該孔部の表面に、物理的真空堆積法で、平均膜厚が０．２ｎｍ以上で１０ｎｍ以下である触媒層を形成する堆積工程と、
該触媒層を触媒に用いた無電解めっき法により、該孔部の表面に無電解めっき層を形成する工程と、
該無電解めっき層をシード層に用いた電解めっき法で、該孔部を電解めっき層で埋め込む埋め込み工程とを含むことを特徴とする多層配線構造の製造方法。
【請求項２】
埋め込み型の多層配線構造の製造方法であって、
絶縁層に孔部を形成する工程と、
該孔部の表面に、物理的真空堆積法で触媒層を形成する工程であって、該触媒層の平均膜厚が、該触媒層の材料原子の１原子層以上で１０ｎｍ以下である触媒層を形成する堆積工程と、
該触媒層を触媒に用いた無電解めっき法により、該孔部の表面に無電解めっき層を形成する工程と、
該無電解めっき層をシード層に用いた電解めっき法で、該孔部を電解めっき層で埋め込む埋め込み工程とを含むことを特徴とする多層配線構造の製造方法。
【請求項３】
上記触媒層の平均膜厚が、５ｎｍ以下であることを特徴とする請求項１又は２に記載の製造方法。
【請求項４】
上記触媒層が、パラジウム、白金、および金からなる群から選択される一つの材料からなることを特徴とする請求項１又は２に記載の製造方法。
【請求項５】
上記堆積工程が、クラスタイオンビーム法で、直径が１０ｎｍ以下のクラスタ粒子を、上記孔部の表面に吸着させる工程であることを特徴とする請求項１又は２に記載の製造方法。
【請求項６】
上記堆積工程が、クラスタイオンビーム法で、直径が５ｎｍ以下のクラスタ粒子を、上記孔部の表面に吸着させる工程であることを特徴とする請求項１又は２に記載の製造方法。
【請求項７】
上記堆積工程に先だって、上記孔部の表面に、ＴａＮ、ＷＮ、およびＴｉＮからなる群から選択される材料を主成分とするバリアメタル層を形成する工程を含むことを特徴とする請求項１又は２に記載の製造方法。
【請求項８】
上記埋め込み工程の後に、上記多層配線構造を、２００℃以上で４５０℃以下の温度で熱処理する工程を含むことを特徴とする請求項１又は２に記載の製造方法。
【請求項１】
埋め込み型の多層配線構造の製造方法であって、
絶縁層に孔部を形成する工程と、
該孔部の表面に、物理的真空堆積法で、平均膜厚が０．２ｎｍ以上で１０ｎｍ以下である触媒層を形成する堆積工程と、
該触媒層を触媒に用いた無電解めっき法により、該孔部の表面に無電解めっき層を形成する工程と、
該無電解めっき層をシード層に用いた電解めっき法で、該孔部を電解めっき層で埋め込む埋め込み工程とを含むことを特徴とする多層配線構造の製造方法。
【請求項２】
埋め込み型の多層配線構造の製造方法であって、
絶縁層に孔部を形成する工程と、
該孔部の表面に、物理的真空堆積法で触媒層を形成する工程であって、該触媒層の平均膜厚が、該触媒層の材料原子の１原子層以上で１０ｎｍ以下である触媒層を形成する堆積工程と、
該触媒層を触媒に用いた無電解めっき法により、該孔部の表面に無電解めっき層を形成する工程と、
該無電解めっき層をシード層に用いた電解めっき法で、該孔部を電解めっき層で埋め込む埋め込み工程とを含むことを特徴とする多層配線構造の製造方法。
【請求項３】
上記触媒層の平均膜厚が、５ｎｍ以下であることを特徴とする請求項１又は２に記載の製造方法。
【請求項４】
上記触媒層が、パラジウム、白金、および金からなる群から選択される一つの材料からなることを特徴とする請求項１又は２に記載の製造方法。
【請求項５】
上記堆積工程が、クラスタイオンビーム法で、直径が１０ｎｍ以下のクラスタ粒子を、上記孔部の表面に吸着させる工程であることを特徴とする請求項１又は２に記載の製造方法。
【請求項６】
上記堆積工程が、クラスタイオンビーム法で、直径が５ｎｍ以下のクラスタ粒子を、上記孔部の表面に吸着させる工程であることを特徴とする請求項１又は２に記載の製造方法。
【請求項７】
上記堆積工程に先だって、上記孔部の表面に、ＴａＮ、ＷＮ、およびＴｉＮからなる群から選択される材料を主成分とするバリアメタル層を形成する工程を含むことを特徴とする請求項１又は２に記載の製造方法。
【請求項８】
上記埋め込み工程の後に、上記多層配線構造を、２００℃以上で４５０℃以下の温度で熱処理する工程を含むことを特徴とする請求項１又は２に記載の製造方法。
【図１】
【図２】
【図３】
【図４】
【図５】
【図２】
【図３】
【図４】
【図５】
【公開番号】特開２００５−３３０２９（Ｐ２００５−３３０２９Ａ）
【公開日】平成１７年２月３日（２００５．２．３）
【国際特許分類】
【出願番号】特願２００３−２７１３３６（Ｐ２００３−２７１３３６）
【出願日】平成１５年７月７日（２００３．７．７）
【出願人】（３９６０２３９９３）株式会社半導体理工学研究センター (150)
【Ｆターム（参考）】
【公開日】平成１７年２月３日（２００５．２．３）
【国際特許分類】
【出願日】平成１５年７月７日（２００３．７．７）
【出願人】（３９６０２３９９３）株式会社半導体理工学研究センター (150)
【Ｆターム（参考）】
[ Back to top ]