説明

Fターム[4M104DD22]の内容

半導体の電極 (138,591) | 製造方法(特徴のあるもの) (30,582) | 析出面の前処理 (2,098) | 表面処理 (1,044)

Fターム[4M104DD22]の下位に属するFターム

Fターム[4M104DD22]に分類される特許

81 - 100 / 634


【課題】ノーマリーオフ動作型の半導体素子を複雑な工程を経ることなく作製する方法を提供する。
【解決手段】半導体素子の作製方法が、下地基板の上に、少なくともGaを含む、Inx1Aly1Gaz1N(x1+y1+z1=1)なる組成の第1のIII族窒化物からなるチャネル層を形成する工程と、チャネル層の上に、少なくともAlを含む、Inx2Aly2Gaz2N(x2+y2+z2=1)なる組成の第2のIII族窒化物からなる障壁層を形成する工程と、障壁層の表面の、ソース電極およびドレイン電極の形成予定個所に対し、ソース電極およびドレイン電極を形成する工程と、障壁層の表面の、ゲート電極の形成予定個所に対し、アルゴンプラズマ処理または酸素プラズマ処理を施す工程と、プラズマ処理工程を経たゲート電極の形成予定個所にゲート電極を形成する工程と、を備えるようにする。 (もっと読む)


【課題】バリアメタル層の金属配線に対する密着性を向上させつつ、金属配線の低抵抗化を図った半導体装置の製造方法を提供する。
【解決手段】層間絶縁膜15に形成された凹部16、17内にバリアメタル層20を形成した後、凹部16、17内にCu配線層23を形成する。バリアメタル層20の形成工程は、凹部16、17内にTi含有量が50原子%を超える第1のTiNx膜18を形成した後、側壁部上と比較して底部上に相対的に多く形成されるように、Ti含有量が第1のTiNx膜18より多い第2のTiNx膜(またはTi膜)19を形成する。 (もっと読む)


【課題】無電解めっき方法において、パラジウム等の貴金属を使用することなく、またクロム酸等の有害な薬剤を使用せずにめっきと被めっき物間の良好な密着性を確保でき、かつ、めっき液を繰り返し使用することができる無電解めっき方法を提供すること。
【解決手段】被めっき物の表面上に、めっき金属の金属イオンを還元する能力を有する有機残基を側鎖に含有するポリマーを塗設する工程(1)と、前記ポリマーが塗設された被めっき物の表面上に、前記金属イオンを含みこの金属イオンを還元しうる還元剤を含まない溶液中において、前記金属イオンの部分還元金属酸化物を析出させる工程(2)と、前記金属イオンを還元しうる還元剤を含む溶液中において、前記部分還元金属酸化物を自己触媒性を有するめっき金属に還元する工程(3)と、被めっき物の表面上に、無電解めっき液中においてめっき金属の被膜を形成する工程(4)と、を含む無電解めっき方法。 (もっと読む)


【課題】 本発明は上述の問題点を解決するためのもので、本発明の目的は、ソースとドレインに低い電子障壁を誘導するためにショットキー接触を有するITO透明電極を蒸着する窒化物半導体MOSFET及びその製造方法を提供することにある。
【解決手段】 窒化物半導体MOSFET及びその製造方法が提供される。本窒化物半導体MOSFETの製造方法は、単結晶シリコン基板上に有機金属化学蒸着器(MOCVD)を用いて緩衝層を蒸着し、緩衝層の上に窒化物半導体薄膜を形成し、窒化物半導体薄膜に硫化アンモニウムを処理し、硫化アンモニウムを処理した後、窒化物半導体薄膜の上にITOを用いて電極を形成し、電極を覆い、前記窒化物半導体薄膜の上にゲート誘電体を形成し、ゲート誘電体の上にITOを蒸着してゲート電極を形成する。これにより、窒化物半導体がエンハンスメントモードで動作することにより、漏れ電流及び出力消耗を減少させることができ、センサと集積化を簡単に実現することができる。 (もっと読む)


【課題】UV露光でも電気的絶縁性が損なわれず、表面濡れ性の変化を利用して印刷法でソース・ドレイン電極のパターニングが可能なゲート絶縁層を有する薄膜トランジスタの製造方法を提供する。
【解決手段】基板7上にゲート電極42およびゲート絶縁層2が順次形成され、該ゲート絶縁層が形成されたゲート電極上に適宜の間隔でソース電極5aおよびドレイン電極5bが対向配置され、該間隔を含む領域に半導体層6が形成された薄膜トランジスタを、活性水素基と反応可能なメラミン誘導体および活性水素基を有する樹脂を含有する溶液を塗布・焼成し、紫外線照射で表面濡れ性が可変のゲート絶縁層を形成し、紫外線照射で該ゲート絶縁層の露光部位を親水性域に変え、親水性域に電極材料含有溶液を印刷法で塗布・乾燥し、ソース電極及びドレイン電極を形成して薄膜トランジスタを形成する。 (もっと読む)


【課題】コンタクト抵抗を低減する半導体装置およびその製造方法を提供する。
【解決手段】実施の形態の半導体装置は、シリコンを含む半導体基板10上の層間絶縁膜11に形成されたコンタクトホール12の底部14に形成され、コンタクトホール12に形成されるコンタクトプラグ21と電気的に接続するニッケルシリサイド膜18を有する。このニッケルシリサイド膜18は、ニッケルシリサイド膜18とコンタクトプラグ21の界面18aが半導体基板10と層間絶縁膜11の界面10aより高い。 (もっと読む)


【課題】 従来の方法と比較して、短時間で凹部の全体に導電材を埋め込むことができる技術を提供する。
【解決手段】 本願に係る導電材の埋め込み方法は、半導体装置の製造過程において表面に形成される凹部22に導電材を埋め込む方法に関する。この方法は、凹部22の少なくとも底面に露出する下地層10の表面に不純物24aを定着させる不純物定着工程と、不純物24aが定着した下地層10を利用して導電材をVLS成長させて、凹部の全体に導電材を埋め込むVLS成長工程とを有する。この方法では、VLS成長によって凹部22に導電材を埋め込むため、短時間で導電材を埋め込むことができる。 (もっと読む)


【課題】酸化物反応層の寄生抵抗の低減を図り、動作特性の向上を図った電子デバイス配線用Cu合金スパッタリングターゲット材、及び素子構造を提供する。
【解決手段】TFT素子1は、a−Si膜5上に形成されたPドープna−Si膜6と、Pドープna−Si膜6上に形成された1nm以下のSi酸化膜7を有している。電極配線膜となるCu合金膜8が、Si酸化膜7上にスパッタリングにより形成されている。Cu合金膜8は、0.3〜2.0原子%のSn、In、Gaの金属のうち1種以上を含有する。 (もっと読む)


【課題】不良を抑制しつつ微細化を達成する半導体装置の作製方法を提供することを目的の一とする。
【解決手段】絶縁表面上に、酸化物半導体層と、酸化物半導体層と接するソース電極およびドレイン電極と、を形成し、ソース電極上およびドレイン電極上にそれぞれ絶縁層を形成し、酸化物半導体層、ソース電極、ドレイン電極および絶縁層上にゲート絶縁層を形成し、ゲート絶縁層上に導電層を形成し、導電層を覆うように絶縁膜を形成し、導電層におけるソース電極またはドレイン電極と重畳する領域の少なくとも一部が露出するように絶縁膜を加工し、導電層の露出した領域をエッチングして、ソース電極とドレイン電極に挟まれた領域の少なくとも一部と重畳するゲート電極を自己整合的に形成する半導体装置の作製方法である。 (もっと読む)


【課題】バリア金属膜とCVD法によって形成される金属導体膜である銅膜との間の密着性に優れた半導体デバイスの製造方法を提供すること。
【解決手段】基板上に直接にまたは絶縁体膜を介してバリア金属膜を形成する工程と、該バリア金属膜上にCVD法によって銅膜を形成する工程とを含む半導体デバイス製造方法において、該バリア金属膜を形成する工程と該銅膜を形成する工程との間に、加熱条件下アンモニア、水素、またはシランのうちの少なくともいずれか1つを含む第1の還元性ガスに暴露する工程と、該銅膜を形成する工程の後に、加熱条件下第2の還元性ガスに暴露する工程と、を有することを特徴とする。 (もっと読む)


【課題】酸化物半導体を用いた半導体装置において、電界効果移動度が大きい酸化物半導体層を用いた半導体装置の作製方法を提供することを課題の一つとする。また、高速動作可能な半導体装置の作製方法を提供することを課題の一つとする。
【解決手段】酸化物半導体層をハロゲン元素により終端化させて、酸化物半導体層と、酸化物半導体層と接する導電層のコンタクト抵抗の増大を抑制することで、酸化物半導体層と導電層のコンタクト抵抗が良好になり、電界効果移動度が高いトランジスタを作製することができる。 (もっと読む)


【課題】有機薄膜トランジスタソース/ドレイン電極などに適する厚みが均一で高精細なパターン画像の形成方法を提供する。
【解決手段】特定の構造単位を有するポリイミド前駆体及び該ポリイミド前駆体を脱水閉環して得られるポリイミドからなる群より選ばれる少なくとも一種の重合体を含むパターン画像下層膜形成液を基板上に塗布し、乾燥、焼成することでパターン画像下層膜を得る工程と、
得られるパターン画像下層膜に紫外線を照射しパターン画像下層膜の濡れ性を変化させる工程と、
パターン画像形成液が付着したブレードと上記パターン画像下層膜とを相対的に移動させることにより、上記パターン画像下層膜の紫外線照射領域に上記パターン画像形成液を塗布させ、乾燥する工程と、
を有することを特徴とする。 (もっと読む)


【課題】本発明は、太陽電池の電極として用いられる導電性電極パターンを提供する。
【解決手段】基板100上に上下に配設された下部金属膜及び上部金属膜を含み、該下部金属膜及び該上部金属膜のうちのいずれか一つは銀(Ag)を含み、該下部金属膜及び該上部金属膜のうち他の1つは、該下部金属膜及び該上部金属膜のうちのいずれか一つと異なる遷移金属を含む。 (もっと読む)


【課題】隣接する膜パターンの間隔を制御することが可能なパターン付基板の作製方法を
提供する。また、膜パターンの幅の制御が可能で、特に、幅が細く且つ厚みのあるパター
ン付基板の作製方法を提供する。また、アンテナのインダクタンスのバラツキが少なく、
起電力の高い導電膜を有する基板の作製方法を提供することを課題とする。また、歩留ま
り高く半導体装置を作製する方法を提供することを課題とする。
【解決手段】基板、絶縁膜又は導電膜上に珪素及び酸素が結合し且つ前記珪素に不活性な
基が結合する膜を形成した後、珪素及び酸素が結合し且つ前記珪素に不活性な基が結合す
る膜表面に印刷法を用いて組成物を印刷し、組成物を焼成して膜パターンを形成すること
を特徴とする。 (もっと読む)


【解決課題】 複数の微細な貫通孔が存在するシリコン基板において、半導体プロセスに依らない簡素な技術により平坦部のみならず貫通孔内部にも密着性が良好な金属膜を成膜して、高密度実装用途に好適なシリコン基板を提供する。
【解決手段】 めっき前処理によりシリコン基板の平坦部と貫通孔内部の清浄シリコン表面を現出させ、ニッケル置換めっき・無電解銅めっき(S4)を順に行うことにより、シリコン基板の全ての貫通孔の内壁全面ならびに主面の全面もしくは一部の面を直接被覆し、密着性に優れ良好な導電性を示す膜を有するめっき層付シリコン基板を作製することができる。 (もっと読む)


【課題】スパッタ成膜において、あらゆる膜特性を同時に満足させる手法を提供すること。
【解決手段】スパッタ現象を利用して基板上に導電性薄膜を形成する方法であって、薄膜形成中に、スパッタ電力、スパッタガス、および反応性ガスを含む成膜パラメータの少なくとも1つを2つの値に変動させ、その時間分割比を制御することを特徴とする導電性薄膜の形成方法である。また、p型またはn型の導電型を有する半導体上に導電性薄膜を形成する方法において、半導体上への成膜開始時点に、強度にプラズマ照射を行うことを特徴とする導電性薄膜の形成方法も採用できる。 (もっと読む)


【課題】コンタクトの抵抗値のばらつきを抑え、歩留りを安定させることが可能な半導体装置の製造方法を提供する。
【解決手段】半導体基板上に形成された導電層上に、絶縁膜を形成し、ハロゲンガスを含む第1のガスを用いて絶縁膜をドライエッチングして、導電層の表面を露出させ、露出した導電層に対しハロゲンガスを還元可能な第2のガスを用いて第1のプラズマ処理を行い、露出した導電層に対しC元素及びO元素を含みハロゲン元素を含まない第3のガスを用いて、第2のプラズマ処理を行う。 (もっと読む)


【課題】従来よりも大幅に少ない原材料及び製造エネルギーを用いて製造することが可能な電界効果トランジスタを提供する。
【解決手段】ソース領域144及びドレイン領域146並びにチャネル領域142を含む酸化物導電体層140と、チャネル領域142の導通状態を制御するゲート電極120と、ゲート電極120とチャネル領域142との間に形成され強誘電体材料からなるゲート絶縁層130とを備え、チャネル領域142の層厚は、ソース領域144の層厚及びドレイン領域146の層厚よりも薄い電界効果トランジスタ。酸化物導電体層140は、型押し成形技術を用いて形成されている。 (もっと読む)


【課題】被処理体上のビアホールや配線用溝等の開口部に高密度にカーボンナノチューブ膜を埋め込むことができるカーボンナノチューブの形成方法を提供する。
【解決手段】表面に1又は複数の開口部を有し、当該開口部底面に触媒金属層が形成された被処理体を準備し(STEP1)、触媒金属層に酸素プラズマ処理を施し(STEP2)、酸素プラズマ処理後の触媒金属層に水素含有プラズマ処理を施して、触媒金属層の表面を活性化し(STEP3)、その後、触媒金属層の上にプラズマCVDによりカーボンナノチューブを成長させて、被処理体の開口部内をカーボンナノチューブで充填する(STEP5)。 (もっと読む)


【課題】半導体装置がSBDとして良好なショットキー特性を得ることができるようにする。
【解決手段】主面2a側がn型領域12とされると共に当該主面2aにp型領域15を形成してなる炭化珪素基板の主面2aのうち、p型領域15の表面15aのみを荒らす粗面化工程と、前記炭化珪素基板2の主面2aを洗浄液により洗浄する洗浄工程と、一種類の金属材料からなる一体の電極用金属層を、前記n型領域12の表面12a及び前記p型領域15の表面15aの両方に接触させるように、前記主面2aに形成する接続工程とを備える半導体装置の製造方法を提供する。 (もっと読む)


81 - 100 / 634