【課題】 耐圧を低下させることなく、トレンチ開口幅を小さくすることができるショットキー接合型半導体装置を提供する。
【解決手段】 トレンチの断面形状を、トレンチの底面部の中央が高く、周辺が低いサブトレンチ形状とし、ｐ型不純物をドリフト層表面に対して垂直に導入することで、サブトレンチが設けられたトレンチの内壁部に接するように形成されたｐ＋ＳｉＣ領域が、トレンチの底面の中央での接合位置よりも、トレンチの底面の周辺での接合位置が深くなるように形成する。 （もっと読む）

【課題】半導体層と電極との間に絶縁膜を介するＭＩＳ構造を採用するも、オン抵抗の上昇及び閾値の変動を抑止し、信頼性の高い半導体装置を得る。
【解決手段】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、化合物半導体積層構造２と、化合物半導体積層構造２の表面と接触する挿入金属層４と、挿入金属層４上に形成されたゲート絶縁膜７と、挿入金属層４の上方でゲート絶縁膜７を介して形成されたゲート電極８とを含み構成される。 （もっと読む）

【課題】ゲート電極によるチャネルのポテンシャル制御性を大幅に向上させ、信頼性の高い所期の高耐圧及び高出力を得ることのできる化合物半導体装置を実現する。
【解決手段】ＡｌＧａＮ／ＧａＮ・ＨＥＭＴは、Ｓｉ基板１と、Ｓｉ基板１の上方に形成された電子走行層２ｂと、電子走行層２ｂの上方に形成された電子供給層２ｃと、電子供給層２ｃの上方に形成されたソース電極４、ドレイン電極５及びゲート電極６とを含み構成されており、電子走行層２ｃは、平面視でソース電極４とドレイン電極５とを結ぶ方向と交差する方向に並ぶ複数の段差、例えば第１の段差２ｃａ、第２の段差２ｃｂ、第３の段差２ｃｃを有する。 （もっと読む）

【課題】閾値電圧のバラつきを抑制する溝トランジスタを提供する。
【解決手段】図１に示すように、表面に少なくとも一つ以上の溝部２５０を有している半導体基板４０と、溝部２５０の側壁を覆うように形成されたゲート絶縁膜２０と、溝部２５０に埋めこまれているゲート電極１０と、半導体基板４０の表面に形成され、ゲート電極１０を介して互いに対向しているソースおよびドレイン１５０と、を含み、溝部２５０の側壁には、複数の凸凹１００が形成されている。 （もっと読む）

【課題】改善された光電変換効率を有する太陽電池を提供する。
【解決手段】太陽電池１は、光電変換部１０と、第１の電極２１と、第２の電極２２とを備える。第１の電極２１は、光電変換部１０の一主面１０ａの上に配されている、第２の電極２２は、光電変換部１０の他主面１０ｂの上に、第１の電極２１よりも小面積に配されている。第１の電極２１は、第１の第１電極導電層２１ａと、第２の第１電極導電層２１ｃとを含む。第１の第１電極導電層２１ａは、光電変換部１０の一主面１０ａの上に配されている。第２の第１電極導電層２１ｃは、第１の第１電極導電層２１ａの上に配されている。第１の第１電極導電層２１ａは、第２の第１電極導電層２１ｃよりも高い光反射率を有する。第２の第１電極導電層２１ｃは、第１の第１電極導電層２１ａよりも低い電気抵抗を有する。 （もっと読む）

【課題】ソース電極およびドレイン電極間におけるオフリーク電流の低減を課題とする。
【解決手段】本発明の一態様は、ゲート電極１０１と、前記ゲート電極を覆うように形成されたゲート絶縁膜１０２，１０３と、前記ゲート絶縁膜上に形成され、前記ゲート電極の上方に位置する活性層１０４と、前記活性層の側面及び前記ゲート絶縁膜の上に形成されたシリコン層１０５，１０６と、前記シリコン層上に形成されたソース電極１０７ａおよびドレイン電極１０７ｂと、を具備し、前記活性層は、前記ソース電極および前記ドレイン電極それぞれと接しないことを特徴とする半導体装置である。 （もっと読む）

【課題】冷却効率を向上させることができる半導体装置を提供すること。
【解決手段】実施形態に係る半導体装置１０は、裏面に複数の凹部１６を有するシリコン基板１１と、この基板１１の表面上に形成された半導体層１２と、半導体層１２の表面上に、互いに離間して形成されたドレイン電極１３およびソース電極１４と、ドレイン電極１３とソース電極１４との間の半導体層１２上に形成されたゲート電極１５と、複数の凹部１６の内部を含むシリコン基板１１の裏面全体に形成された裏面金属１７と、を具備する。 （もっと読む）

【課題】シンカー層を含むエピタキシャル層の厚さを増大させても耐圧性能の向上が可能な半導体装置及びその製造方法を提供する。
【解決手段】半導体装置１は、第１導電型の埋め込み拡散層１６Ｎａ，１６Ｎｄ，１６Ｎｂを有する支持基板１０と、第１導電型と同じ導電型のシンカー層２１Ｎａ，２１Ｎｂを有するエピタキシャル層２０と、シンカー層２１Ｎａ，２１Ｎｂから離れた領域でエピタキシャル層２０上に形成された電極層３１とを備える。支持基板１０の上層部は、エピタキシャル層の上面に向けて突出する凸状部１０Ｐａ，１０Ｐｂを有し、シンカー層２１Ｎａ，２１Ｎｂは、エピタキシャル層２０の上面近傍から凸状部１０Ｐａ，１０Ｐｂにおける埋め込み拡散層１６Ｎａ，１６Ｎｂにまで延在する不純物拡散領域からなる。 （もっと読む）

【課題】電流コラプスが抑制され、耐圧の高い半導体装置を提供する。
【解決手段】基板１１０と、基板１１０の上方に形成された窒化物系化合物半導体からなるバッファ層１２０と、バッファ層１２０上に形成された窒化物系化合物半導体からなるチャネル層１３０と、チャネル層１３０の上方に形成された窒化物系化合物半導体からなる電子供給層１３２と、電子供給層１３２の上方に形成された第１の電極１３６と、電子供給層１３２の上方に形成された第２の電極１３８と、を備え、第２の電極１３８の電位に対して、基板１１０の電位および第１の電極１３６の電位が同じ側であり、第２の電極１３８の下の領域のバッファ層１２０の厚さおよびチャネル層１３０の厚さの合計が、第１の電極１３６の下の領域のバッファ層１２０の厚さおよびチャネル層１３０の厚さの合計より、大きい半導体装置。 （もっと読む）

【課題】逆方向リーク電流および順方向電圧を低減することができる半導体装置を提供すること。
【解決手段】表面１２および裏面１１を有し、表面１２側に側壁２２および底壁２０を有する台形トレンチ１７が形成されたＳｉＣエピタキシャル層６の表面１２に接するように、アノード電極２７をショットキー接合させる。また、各台形トレンチ１７の底壁２０のエッジ部２４を、曲率半径Ｒが０．０１Ｌ＜Ｒ＜１０Ｌ・・・（１）（式（１）において、Ｌはトレンチ１７の幅方向に沿って対向するエッジ部２４間の直線距離を示している。）を満たすように、台形トレンチ１７の外方へ向かって湾曲する形状に形成する。 （もっと読む）

【課題】本発明の実施例は非晶質酸化物薄膜トランジスタ及びその製造方法、ディスプレイパネルを開示する。
【解決手段】前記非晶質酸化物薄膜トランジスタは、ゲート電極、ゲート絶縁層、半導体活性層、ソース電極及びドレイン電極を含む。前記半導体活性層はチャネル層とオーミック接触層を含み、前記チャネル層は前記オーミック接触層に比べ酸素含有量が高い。また、前記チャネル層は前記ゲート絶縁層と接し、前記オーミック接触層は二つの独立したオーミック接触領域に分けられ、かつ前記二つの独立したオーミック接触領域はそれぞれ前記ソース電極、ドレイン電極と接する。 （もっと読む）

【課題】ドレイン電極とドレイン層とのコンタクト抵抗を低減できる半導体素子及び半導体素子の製造方法を提供する。
【解決手段】半導体素子は、第１導電型のドレイン層と、ドレイン層上に形成された第１導電型のドリフト層と、ドリフト層上に選択的に形成された第２導電型のベース層と、ベース層上に選択的に形成された第１導電型のソース層と、ゲート絶縁膜を介して、ドリフト層、ベース層及びソース層に跨って形成されたゲート電極と、ベース層及びソース層に電気的に接続されたソース電極と、ドリフト層を貫通して、底部の少なくとも一部がドレイン層にまで達する第１のトレンチ内に形成され、ドレイン層と電気的に接続されたドレイン電極と、を備え、底部には、凹凸が形成されている。 （もっと読む）

【課題】消費電力が低く、かつ、動作時の電流値が高い半導体装置およびその製造方法を提供する。
【解決手段】実施形態の半導体装置は、第１導電型の基板上のソース領域に形成された第２導電型の第１の不純物拡散層と、前記基板上のポケット領域に形成された第１導電型の第２の不純物拡散層と、前記基板上のドレイン領域に形成された第１導電型の第３の不純物拡散層と、前記第１乃至第３の不純物拡散層の表面上に形成されたゲート絶縁膜と、前記ゲート絶縁膜上に形成されたゲートと、を含む。前記ポケット領域は前記ソース領域に隣接し、リセスを有するように形成される。前記ゲートは、前記ゲート絶縁膜を介して前記リセスを埋め込むように前記ゲート絶縁膜上に形成される。 （もっと読む）

【課題】十分な電流を流すことのできるトランジスタを備えた半導体装置を提供することを可能にする。
【解決手段】一実施形態の半導体装置は、半導体基板と、半導体基板上に設けられ、上面および側面が鞍形状を形成し、上面における鞍点を含む領域における第１方向の両端に凸部をそれぞれ有する半導体領域と、凸部の上面を除いた半導体領域の上面と、第１方向に沿った側面と、第１方向に直交する第２方向に沿った、上面における鞍点を含む領域側の前記凸部の側面との上に設けられたゲート絶縁膜と、ゲート絶縁膜の上に設けられたゲート電極であって、上面における鞍点を含む領域の直上に設けられた本体部と、本体部に接続され半導体領域の第１方向に沿った側面を覆う脚部と、を有し、脚部の第１方向における長さが上面における鞍点を含む領域の直上に設けられた本体部の第１方向における長さよりも長くなるように構成されたゲート電極と、ゲート電極の両側の半導体基板に設けられた第１および第２不純物領域と、を備えている。 （もっと読む）

【課題】ニッケルめっき電極を備え、低ＶＦを兼ね備えた半導体装置の製造方法、および、半導体装置を提供することを目的としている。
【解決手段】ｎ型半導体基板の一方の表面近傍に、小電流領域の電圧降下を得るべく濃度設定されたｐ型の半導体層を形成してｐｎ接合を形成する工程と、ｐ型の半導体層表面に、鉛を含有するガラスパッシベーション膜を形成し、形成したガラスパッシベーション膜の一部を除去して開口部を形成する工程と、開口部を形成した後、ｐ型の半導体層表面に、アルミニウムの膜を形成する工程と、アルミニウムとｐ型の半導体層のシリコンを、熱処理により反応させてアルミニウム・シリサイド膜を生成する工程と、アルミニウム・シリサイド膜上部に存在するシリコンと未反応のアルミニウムを、エッチングにより除去して表面を粗面化する工程と、粗面化されたアルミニウム・シリサイド膜の上にニッケル電極を形成する工程とを備える。 （もっと読む）

【課題】ｐ型III族窒化物半導体８をドライエッチングして形成した平坦表面に電極を形成してもオーミック接触させることができない。
【解決手段】ｐ型III族窒化物半導体８の電極形成範囲をドライエッチングして溝８ｄを形成し、その溝８ｄに金属２０を充填して電極を形成する。ｐ型III族窒化物半導体８のドライエッチング面は、エッチングによって生じた欠陥によってｎ型化しているために、平坦平面にドライエッチングしておいて電極を形成するとオーミック接触しない。溝８ｄを設けておくと、欠陥が少ない溝８ｄの側面においてｐ型III族窒化物半導体８と電極がオーミック接触し、半導体と電極の接触抵抗が低減する。 （もっと読む）

【課題】電気特性及び信頼性の高い薄膜トランジスタを有する半導体装置、及び該半導体
装置を量産高く作製する方法を提案することを課題とする。
【解決手段】半導体層としてＩｎ、Ｇａ、及びＺｎを含む酸化物半導体膜を用い、半導体
層とソース電極層及びドレイン電極層との間に金属酸化物層でなるバッファ層が設けられ
た逆スタガ型（ボトムゲート構造）の薄膜トランジスタを含むことを要旨とする。ソース
電極層及びドレイン電極層と半導体層との間に、バッファ層として金属酸化物層を意図的
に設けることによってオーミック性のコンタクトを形成する。 （もっと読む）

【課題】 埋め込み工程におけるスループットを向上でき、埋め込み工程が多用される半導体集積回路装置であっても、優れた生産能力を発揮することが可能な成膜装置を提供すること。
【解決手段】 アミノシラン系ガスを供給する供給機構１２２、及びアミノ基を含まないシラン系ガスを供給する供給機構１２１を備え、アミノシラン系ガスを供給して前記導電体に達する開孔を有した絶縁膜の表面、及び前記開孔の底の表面にシード層を形成する処理、及びアミノ基を含まないシラン系ガスを供給してシード層上にシリコン膜を形成する処理を、一つの処理室内１０１において順次実行する。 （もっと読む）

【課題】縦型トランジスタの特性を悪化させることなく縦型トランジスタの設置面積を削減できる高集積化に適した半導体装置およびその製造方法を提供する。
【解決手段】一定の間隔を空けて配置された複数のピラー３０が備えられ、複数のピラー３０が、縦型トランジスタＴのチャネルとして機能する半導体層からなるチャネルピラー１と、不純物拡散層からなり、前記チャネルピラー１の下部に接続されて縦型トランジスタＴの一方のソースドレインとして機能する下部拡散層４に電気的に接続された引き上げコンタクトプラグ２とを含む半導体装置とする。 （もっと読む）

【課題】窒化物半導体層の表面に形成したオーミック電極のコンタクト抵抗を低減した窒化物半導体装置およびその製造方法を提供すること。
【解決手段】第一の窒化物半導体層３と、第一の窒化物半導体層３の上に形成された第二の窒化物半導体層４と、第二の窒化物半導体層４の表面に形成されるオーミック電極としてのカソード電極６と、を備え、第二の窒化物半導体層４の表面におけるカソード電極６が形成される領域に、凹凸構造を有するコンタクト部４ａが形成され、このコンタクト部４ａの表面粗さ（ＲＭＳ）が０.２５ｎｍ以上５ｎｍ以下であり、かつコンタクト部４ａの表面の酸素の組成比率が５ａｔ．％以下に設定されている。 （もっと読む）